特開 2022-185782 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022185782

(43)【公開日】2022-12-15

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/3065 20060101AFI20221208BHJP

【ＦＩ】

H01L21/302 104Z

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021093615

(22)【出願日】2021-06-03

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】小柴 健

(72)【発明者】

【氏名】汲田 昌弘

(72)【発明者】

【氏名】岩橋 洋平

(72)【発明者】

【氏名】加藤 武寛

【テーマコード（参考）】

5F004

【Ｆターム（参考）】

5F004AA16

5F004DB00

5F004DB32

5F004EB04

5F004FA02

5F004FA08

(57)【要約】

【課題】炭化珪素により構成された半導体基板において、幅が狭い溝で効果的に応力を緩和する。
【解決手段】 本明細書が開示する半導体装置の製造方法は、溝形成工程を有する。前記溝形成工程では、（０００１）面が上面に対して［１１－２０］方向に傾斜しているＳｉＣ基板の前記上面のダイシング領域内にエッチングによって複数の溝を形成する。ここでは、前記複数の溝が前記ＳｉＣ基板の前記上面を見たときに［１１－２０］方向に沿う第１方向の寸法が［１－１００］に沿う第２方向の寸法よりも長い形状を有するように前記複数の溝を形成する。前記複数の溝を形成した後に、前記ＳｉＣ基板の前記上面に半導体層をエピタキシャル成長させる。また、前記複数の溝を形成した後に、前記ＳｉＣ基板の前記上面または前記半導体層の上面にイオンを注入する。
【選択図】図３

【特許請求の範囲】

【請求項1】

半導体装置の製造方法であって、
（０００１）面が上面に対して［１１－２０］方向に傾斜しているＳｉＣ基板の前記上面のダイシング領域内にエッチングによって複数の溝を形成する工程であって、前記複数の溝が前記ＳｉＣ基板の前記上面を見たときに［１１－２０］方向に沿う第１方向の寸法が［１－１００］に沿う第２方向の寸法よりも長い形状を有するように前記複数の溝を形成する工程と、
前記複数の溝を形成した後に、前記ＳｉＣ基板の前記上面に半導体層をエピタキシャル成長させる工程と、
前記複数の溝を形成した後に、前記ＳｉＣ基板の前記上面または前記半導体層の上面にイオンを注入する工程と、
を有する製造方法。

【請求項2】

前記複数の溝を、ドライエッチングによって形成する請求項１に記載の製造方法。

【請求項3】

前記ＳｉＣ基板が、前記ダイシング領域内にアライメントマークを有しており、
前記複数の溝を、前記アライメントマークを避けて形成する、
請求項１または２に記載の製造方法。

【請求項4】

前記ＳｉＣ基板の前記上面を見たときに、前記各溝のうちの前記第１方向における端部に隣接する部分が、前記端部に向かうにしたがって幅が細くなる形状を有する、請求項１～３のいずれか一項に記載の製造方法。

【請求項5】

前記ダイシング領域が、前記第２方向に沿って伸びる部分を有しており、
前記第２方向に沿って伸びる前記部分に、前記第２方向に沿って間隔を開けて前記複数の溝を形成する請求項１～４のいずれか一項に記載の製造方法。

【請求項6】

前記ダイシング領域が、前記第１方向に沿って伸びる部分を有しており、
前記第１方向に沿って伸びる前記部分に、前記第１方向に沿って間隔を開けて前記複数の溝を形成する請求項１～５のいずれか一項に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、半導体装置の製造方法に関する。

【0002】

特許文献１には、半導体基板のダイシング領域にエッチングによって溝を形成する技術が開示されている。溝を形成することによって、半導体基板に生じる応力が緩和され、半導体基板の反りが抑制される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００３－３３２２７０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の技術では、ダイシング領域に沿って幅広の溝を形成するため、エッチング領域の面積が広い。このようにエッチング領域の面積が広いと、エッチング領域全体を適切にエッチングすることが困難となり、また、エッチング時間が長くなる。他方、溝の幅を狭くすると、半導体基板上にエピタキシャル層を成長させるときに溝が埋まり、溝による応力緩和効果が得られない。本明細書では、炭化珪素により構成された半導体基板において、幅が狭い溝で効果的に応力を緩和する技術を提案する。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置の製造方法は、溝形成工程と、エピタキシャル成長工程と、イオン注入工程を有する。前記溝形成工程では、（０００１）面が上面に対して［１１－２０］方向に傾斜しているＳｉＣ基板の前記上面のダイシング領域内にエッチングによって複数の溝を形成する。ここでは、前記複数の溝が前記ＳｉＣ基板の前記上面を見たときに［１１－２０］方向に沿う第１方向の寸法が［１－１００］に沿う第２方向の寸法よりも長い形状を有するように前記複数の溝を形成する。前記エピタキシャル成長工程では、前記複数の溝を形成した後に、前記ＳｉＣ基板の前記上面に半導体層をエピタキシャル成長させる。前記イオン注入工程では、前記複数の溝を形成した後に、前記ＳｉＣ基板の前記上面または前記半導体層の上面にイオンを注入する。

【0006】

なお、エピタキシャル成長工程とイオン注入工程は、いずれを先に実施てもよい。

【0007】

また、「（０００１）面が上面に対して［１１－２０］方向に傾斜している」ことは、［１１－２０］方向を含む断面において（０００１）面が上面に対して傾斜していることを意味する。

【0008】

この製造方法では、溝形成工程において、ダイシング領域内に、第１方向の寸法が第２方向の寸法よりも長い複数の溝を形成する。溝形成工程後にイオン注入工程を実施すると、イオンが注入された領域が膨張する。しかしながら、ダイシング領域内に形成された溝によってＳｉＣ基板で生じる応力が緩和されるので、ＳｉＣ基板で生じる反りが抑制される。また、エピタキシャル成長工程では、溝の内面にもエピタキシャル層が成長する。ここで、ＳｉＣ基板では、溝の第２方向（すなわち、［１－１００］方向に沿う方向）に交差する側面にはエピタキシャル層が成長し難い。したがって、溝の幅（すなわち、第２方向における溝の寸法）が狭くても、エピタキシャル成長工程で溝が埋まることを抑制でき、溝を残存させることができる。したがって、溝による応力緩和効果を得ることができる。このように、この製造方法によれば、幅が狭い溝でＳｉＣ基板内の応力を緩和することができる。

【図面の簡単な説明】

【0009】

【図1】半導体基板１２を上から見た平面図。

【図2】半導体基板１２の断面図。

【図3】ダイシング領域１６の拡大図。

【図4】ダイシング領域１６の拡大図。

【図5】図３のＶ－Ｖ線における断面図。

【図6】図３のＶＩ－ＶＩ線における断面図。

【図7】イオン注入工程の説明図。

【図8】イオン注入工程の説明図。

【図9】実施例２における溝２０の形状を示す平面図。

【図10】他の例における溝２０の形状を示す平面図。

【図11】半導体層３０が厚い場合の図５に対応する断面図。

【図12】半導体層３０が厚い場合の図６に対応する断面図。

【発明を実施するための形態】

【0010】

本明細書が開示する一例の製造方法では、前記複数の溝を、ドライエッチングによって形成してもよい。

【0011】

ドライエッチングでは、大面積のエッチングが困難であり、幅が広い溝を形成することが困難である。この製造方法によれば、溝の幅が狭いので、ドライエッチングによって好適に溝を形成することができる。

【0012】

本明細書が開示する一例の製造方法では、前記ＳｉＣ基板が、前記ダイシング領域内にアライメントマークを有していてもよい。前記複数の溝を、前記アライメントマークを避けて形成してもよい。

【0013】

この構成によれば、半導体基板の加工装置等において、アライメントマークを認識しながら高精度の加工を行うことができる。

【0014】

本明細書が開示する一例の製造方法では、前記ＳｉＣ基板の前記上面を見たときに、前記各溝のうちの前記第１方向における端部に隣接する部分が、前記端部に向かうにしたがって幅が細くなる形状を有していてもよい。

【0015】

この構成によれば、各溝の端部近傍においてエピタキシャル層が成長し難く、エピタキシャル成長工程後に溝がより残存し易い。

【0016】

本明細書が開示する一例の製造方法では、前記ダイシング領域が、前記第２方向に沿って伸びる部分を有していてもよい。前記第２方向に沿って伸びる前記部分に、前記第２方向に沿って間隔を開けて前記複数の溝を形成してもよい。

【0017】

本明細書が開示する一例の製造方法では、前記ダイシング領域が、前記第１方向に沿って伸びる部分を有していてもよい。前記第１方向に沿って伸びる前記部分に、前記第１方向に沿って間隔を開けて前記複数の溝を形成してもよい。

【実施例0018】

実施例１の製造方法では、図１に示すＳｉＣ基板１２から半導体装置を製造する。ＳｉＣ基板１２は、４Ｈ－ＳｉＣにより構成されている。以下では、ＳｉＣ基板１２の厚み方向をｚ方向といい、ｚ方向に直交する一方向をｘ方向といい、ｚ方向及びｘ方向に直交する方向をｙ方向という。ｘ方向及びｙ方向は、ＳｉＣ基板１２の上面１２ａに平行である。図２は、ＳｉＣ基板１２の結晶方向を示している。図２に示すように、ＳｉＣ基板１２の［１－１００］方向はｙ方向と一致している。ＳｉＣ基板１２の（０００１）面は、ＳｉＣ基板１２の上面１２ａに対して、［１－１００］方向を軸としてオフ角θだけ傾斜している。すなわち、（０００１）面は、［１１－２０］方向と［０００１］方向を含む断面において、上面１２ａに対して傾斜している。言い換えると、（０００１）面は、上面１２ａに対して［１１－２０］方向に傾斜している。したがって、図１のようにＳｉＣ基板１２の上面１２ａを平面視した状態では、ｘ方向は［１１－２０］方向に沿って伸びている。図１に示すように、ＳｉＣ基板１２は、複数の素子領域１４とダイシング領域１６を有している。複数の素子領域１４は、半導体装置（例えば、電界効果トランジスタ等）となる領域である。ダイシング領域１６は、素子領域１４を個別の半導体装置に分割するダイシング工程において除去される領域である。図１では、ダイシング領域１６がハッチングにより示されている。ダイシング領域１６は、ｘ方向に伸びる部分１６ａとｙ方向に伸びる部分１６ｂを有している。

【0019】

（溝形成工程）
まず、溝形成工程を実施する。溝形成工程では、図３に示すように、ＳｉＣ基板１２の上面１２ａのうちのダイシング領域１６内に、ドライエッチング（例えば、反応性イオンエッチング）によって複数の溝２０を形成する。より詳細には、まず、ＳｉＣ基板１２の表面を洗浄する。次に、ＳｉＣ基板１２の上面１２ａ全体を覆う酸化膜を形成する。次に、フォトリソグラフィによって酸化膜の表面に、エッチングマスクを形成する。次に、エッチングマスクを介して酸化膜をエッチングすることによって、酸化膜をパターニングする。次に、酸化膜を介してＳｉＣ基板１２の上面１２ａをドライエッチングすることによって、複数の溝２０を形成する。次に、ＳｉＣ基板１２に対してアッシング、洗浄等を実施する。

【0020】

ここでは、図３に示すように、ｘ方向の寸法がｙ方向の寸法よりも長い溝２０を形成する。以下では、溝２０のｘ方向の寸法を溝２０の長さといい、溝２０のｙ方向の寸法を溝２０の幅という。ダイシング領域１６の部分１６ａと部分１６ｂのそれぞれに、複数の溝２０を形成する。部分１６ａ内には、ｙ方向に並んだ溝２０のペアをｘ方向に間隔を開けて複数個形成する。部分１６ｂ内には、ｙ方向に間隔を開けて複数の溝２０を形成する。また、図４に示すように、ダイシング領域１６内にアライメントマーク２４が設けられている位置では、アライメントマーク２４を避けて溝２０を形成する。溝２０がアライメントマーク２４に干渉しないので、その後の工程でアライメントマーク２４に基づいて加工を行うことができる。

【0021】

（エピタキシャル成長工程）
次に、エピタキシャル成長工程を実施する。エピタキシャル成長工程では、図５、６に示すように、ＳｉＣ基板１２の上面１２ａ上に、ＳｉＣによって構成された半導体層３０をエピタキシャル成長させる。すなわち、素子領域１４内とダイシング領域１６内の上面１２ａ全体に、半導体層３０をエピタキシャル成長させる。ここでは、溝２０の深さよりも厚みが薄い半導体層３０を上面１２ａ上に成長させる。このとき、ダイシング領域１６内では、溝２０の内面にも半導体層３０が成長する。半導体層３０がＳｉＣ基板１２の結晶方向に倣って成長するため、溝２０内において結晶の成長速度に異方性が生じる。

【0022】

図５に示すように、溝２０のｘ方向における両端部を構成する２つの側面２０ｘ１、２０ｘ２のうち、側面２０ｘ１には速い速度で半導体層３０が成長する。したがって、側面２０ｘ１には厚い半導体層３０が形成される。側面２０ｘ２には半導体層３０が成長し難い。したがって、側面２０ｘ２には半導体層３０がほとんど形成されない。側面２０ｘ１には厚い半導体層３０が形成されるが、半導体層３０の形成前の溝２０の長さＬ１が十分に長いので、側面２０ｘ１から成長する半導体層３０によって溝２０が埋め込まれることが防止される。図６に示すように、溝２０のｙ方向における両端部を構成する２つの側面２０ｙ１、２０ｙ２には、半導体層３０が成長し難い。したがって、側面２０ｙ１、２０ｙ２には半導体層３０がほとんど形成されない。このため、半導体層３０の形成前の溝２０の幅Ｗ１が狭くても、側面２０ｙ１、２０ｙ２から成長する半導体層３０によって溝２０が埋め込まれることが防止される。したがって、半導体層３０の形成後に、半導体層３０の上面に溝２０が残存する。

【0023】

（イオン注入工程）
次に、イオン注入工程を実施する。イオン注入工程では、図７、８に示すように、半導体層３０にｐ型またはｎ型の不純物をイオン注入する。ここでは、素子領域１４内の半導体層３０に選択的に不純物を注入する。これによって、素子領域１４内に、ｐ型層またはｎ型層を形成する。図７、８の矢印１００に示すように、半導体層３０に不純物を注入すると、不純物が注入された範囲内で半導体層３０が膨張する。ＳｉＣ基板１２の下面近傍の部分はほとんど膨張しないので、矢印１００に示すように半導体層３０が膨張すると、ＳｉＣ基板１２が上に凸となるように反ろうとする。しかしながら、半導体層３０の上面に溝２０が設けられているので、半導体層３０の膨張量が溝２０によって吸収される。したがって、ＳｉＣ基板１２内で発生する応力が緩和され、ＳｉＣ基板１２の反りが抑制される。

【0024】

イオン注入後に、ＳｉＣ基板１２の素子領域１４に対して種々の加工が行われる。ＳｉＣ基板１２の反りが少ないので、各加工工程において不具合が抑制される。

【0025】

素子領域１４に対する必要な加工が完了したら、ダイシング領域１６の部分１６ａ、１６ｂに沿ってダイシングを行うことで、ダイシング領域１６を除去する。これによって、素子領域１４を個別の半導体装置に分割する。以上の工程によって、半導体装置が製造される。

【0026】

以上に説明したように、実施例１の製造方法では、ｘ方向（すなわち、［１１－２０］方向に沿う方向）に長い溝２０を形成し、その後、半導体層３０をエピタキシャル成長させる。溝２０がｘ方向に長いので、側面２０ｘ１において半導体層３０が厚く成長しても、溝２０が埋まらない。また、溝２０のｙ方向における幅が狭いが、半導体層３０が側面２０ｙ１、２０ｙ２に厚く成長しないので、溝２０が埋まらない。したがって、エピタキシャル成長工程後に溝２０が残存する。このため、その後のイオン注入工程において、ＳｉＣ基板１２で生じる応力を緩和し、ＳｉＣ基板１２の反りを抑制できる。

【0027】

また、実施例１の製造方法では、ＳｉＣ基板１２の反り抑制のために形成される溝２０の幅が狭い。なお、ダイシング領域１６に沿って幅が広い溝を形成することによってもＳｉＣ基板１２の反りを抑制することはできる。しかしながら、この場合、ＳｉＣ基板１２のエッチング量が多く、エッチング領域全体を精度よく加工することが困難である。また、エッチングに要する加工時間も長くなる。特に、ＳｉＣのエッチングには通常はドライエッチングが用いられるが、ドライエッチングでは広いエッチング領域を適切にエッチングすることは困難である。これに対し、実施例１のように幅が狭い溝２０を複数形成する場合には、エッチング領域の面積が狭く、複数の溝２０を短時間で高精度に形成することができる。このように、実施例１の製造方法では、溝形成工程を適切かつ短時間で実施することができる。

【実施例0028】

実施例２の製造方法では、溝形成工程で形成する溝の形状が実施例１とは異なる。実施例２の製造方法のその他の構成は、実施例１と等しい。実施例２では、溝２０が、図９に示す形状を有している。溝２０は、ｘ方向の両端部２０ａ、２０ｂに隣接する部分２２ａ、２２ｂを有している。端部２０ａに隣接する部分２２ａは、端部２０ａに近づくにしたがって幅が細くなる形状を有している。端部２０ｂに隣接する部分２２ｂは、端部２０ｂに近づくにしたがって幅が細くなる形状を有している。この構成によれば、部分２２ａの側面２３ａ及び部分２２ｂの側面２３ｂがｙ方向に対して傾斜しているので、エピタキシャル成長工程において側面２３ａ、２３ｂに半導体層３０がより成長し難い。したがって、半導体層３０の形成後に溝２０がより残存し易い。したがって、イオン注入工程において、ＳｉＣ基板１２に反りが生じ難い。

【0029】

また、他の例では、図１０に示すように、溝２０がｘ方向に長い楕円形状を有していてもよい。

【0030】

また、他の例では、図１１、１２に示すように、半導体層３０を溝２０の深さよりも厚く形成してもよい。この構成でも、半導体層３０の上面に溝２０を残存させることができる。したがって、イオン注入工程において、ＳｉＣ基板１２に反りが生じ難い。

【0031】

なお、上述した実施例１、２では、溝形成工程、エピタキシャル成長工程、イオン注入工程の順序でこれらの工程を実施した。しかしながら、他の例では、溝形成工程、イオン注入工程、エピタキシャル成長工程の順序でこれらの工程を実施してもよい。溝形成工程後のイオン注入工程では、ＳｉＣ基板１２の上面１２ａに不純物をイオン注入する。溝形成工程で溝２０が形成されているので、イオン注入工程でＳｉＣ基板１２の反りが抑制される。その後のエピタキシャル工程では、溝２０がｘ方向に長い形状を有しているので、半導体層３０の上面に溝２０が残存する。このように溝２０が残存することで、エピタキシャル工程の後もＳｉＣ基板１２の反りを抑制できる。

【0032】

実施例のｘ方向は第１方向の一例である。実施例のｙ方向は第２方向の一例である。

【0033】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。