特開 2022-185809 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022185809

(43)【公開日】2022-12-15

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G02F 1/1343 20060101AFI20221208BHJP

   G02F 1/1368 20060101ALN20221208BHJP

【ＦＩ】

G02F1/1343

G02F1/1368

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2021093665

(22)【出願日】2021-06-03

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】木村 駿一

(72)【発明者】

【氏名】松島 寿治

【テーマコード（参考）】

2H092

2H192

【Ｆターム（参考）】

2H092GA14

2H092GA17

2H092GA20

2H092GA29

2H092JA25

2H092JA38

2H092JA46

2H092JB16

2H092NA25

2H092QA09

2H192AA24

2H192BB12

2H192BB13

2H192BB21

2H192BB55

2H192BB64

2H192BB66

2H192BB72

2H192BB73

2H192BB86

2H192BC12

2H192BC31

2H192BC51

2H192CB02

2H192CC02

2H192DA24

2H192EA22

2H192EA43

2H192JA33

(57)【要約】

【課題】 高精細化が可能な液晶表示装置を提供する。
【解決手段】 実施形態の液晶表示装置は、第１基板と、第２基板と、液晶層とを備える。前記第１基板は、第１共通電極と、前記第１基板の厚さ方向において前記第１共通電極と前記液晶層の間に位置する第２共通電極と、前記厚さ方向において前記第１共通電極と前記第２共通電極の間に位置し、第１方向に並ぶ一対の第１側辺を有する第１画素電極とを備える。前記第２共通電極は、前記第１方向に延びるとともに第２方向に並ぶ第１幹部および第２幹部と、前記第２幹部から前記第１幹部に向けて延出する第１枝部とを有する。前記第１画素電極は、前記第１幹部と前記第２幹部の間に位置する。前記第１枝部は、前記一対の第１側辺の間において前記第１画素電極と重なる。前記一対の第１側辺の間における前記第１画素電極の幅は、前記第２幹部に近づくに連れて小さくなる。
【選択図】 図９

【特許請求の範囲】

【請求項1】

第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板の間の液晶層と、
を備え、
前記第１基板は、
共通電圧が印加される第１共通電極と、
前記第１基板の厚さ方向において前記第１共通電極と前記液晶層の間に位置し、前記共通電圧が印加される第２共通電極と、
前記厚さ方向において前記第１共通電極と前記第２共通電極の間に位置し、第１方向に並ぶ一対の第１側辺を有する第１画素電極と、
を備え、
前記第２共通電極は、
前記第１方向にそれぞれ延びるとともに前記第１方向と交差する第２方向に並ぶ第１幹部および第２幹部と、
前記第２幹部から前記第１幹部に向けて延出する第１枝部と、
を有し、
前記第１画素電極は、前記第１幹部と前記第２幹部の間に位置し、
前記第１枝部は、前記一対の第１側辺の間において前記第１画素電極と重なり、
前記一対の第１側辺の間における前記第１画素電極の幅は、前記第２幹部に近づくに連れて小さくなる、
液晶表示装置。

【請求項2】

前記第１基板は、平面視において、
前記第１共通電極が形成され、前記第２共通電極および前記第１画素電極が形成されていない一対の第１共通電圧領域と、
前記第１方向において前記一対の第１共通電圧領域の間に位置し、前記第１枝部が形成された第２共通電圧領域と、
前記第１方向において前記一対の第１共通電圧領域と前記第２共通電圧領域の間にそれぞれ位置し、前記第１画素電極が形成された画素電圧領域と、
を有している、
請求項１に記載の液晶表示装置。

【請求項3】

前記一対の第１側辺は、それぞれ前記第２方向に対して鋭角を成している、
請求項１または２に記載の液晶表示装置。

【請求項4】

前記第１画素電極は、前記一対の第１側辺と、前記第１方向と平行な短辺および長辺とを有する台形状である、
請求項３に記載の液晶表示装置。

【請求項5】

前記短辺の幅は、前記第１枝部の根本部の幅よりも大きい、
請求項４に記載の液晶表示装置。

【請求項6】

前記第１枝部の先端部は、前記第１幹部と離れている、
請求項１乃至５のうちいずれか１項に記載の液晶表示装置。

【請求項7】

前記第１基板は、前記厚さ方向において前記第１共通電極と前記第２共通電極の間に位置するとともに前記第２方向において前記第１幹部と前記第２幹部の間に位置する第２画素電極をさらに備え、
前記第２共通電極は、前記第１幹部から前記第２幹部に向けて延出する第２枝部をさらに有し、
前記第２画素電極は、前記第１方向に並ぶ一対の第２側辺を有し、
前記第２枝部は、前記一対の第２側辺の間において前記第２画素電極と重なり、
前記一対の第２側辺の間における前記第２画素電極の幅は、前記第１幹部に近づくに連れて小さくなる、
請求項１乃至６のうちいずれか１項に記載の液晶表示装置。

【請求項8】

前記第２共通電極は、
前記第１方向に延びるとともに前記第１幹部および前記第２幹部と前記第２方向に並ぶ第３幹部と、
前記第２幹部から前記第３幹部に向けて延出する第３枝部と、
をさらに有し、
前記第１基板は、前記厚さ方向において前記第１共通電極と前記第２共通電極の間に位置するとともに前記第２方向において前記第２幹部と前記第３幹部の間に位置する第３画素電極をさらに備え、
前記第３画素電極は、前記第１方向に並ぶ一対の第３側辺を有し、
前記第３枝部は、前記一対の第３側辺の間において前記第３画素電極と重なり、
前記一対の第３側辺の間における前記第３画素電極の幅は、前記第２幹部に近づくに連れて小さくなる、
請求項１乃至７のうちいずれか１項に記載の液晶表示装置。

【請求項9】

前記第１基板は、第１配向膜を有し、
前記第２基板は、第２配向膜を有し、
前記液晶層に含まれる液晶分子は、正の誘電率異方性を有し、
前記第１配向膜および前記第２配向膜は、前記液晶分子を前記第２方向に配向させる、
請求項１乃至８のうちいずれか１項に記載の液晶表示装置。

【請求項10】

前記第１基板は、第１配向膜を有し、
前記第２基板は、第２配向膜を有し、
前記液晶層に含まれる液晶分子は、負の誘電率異方性を有し、
前記第１配向膜および前記第２配向膜は、前記液晶分子を前記第１方向に配向させる、
請求項１乃至８のうちいずれか１項に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、液晶表示装置に関する。

【背景技術】

【0002】

表示装置の一例として、ＩＰＳ（In-Plane-Switching）モードの液晶表示装置が知られている。ＩＰＳモードの液晶表示装置においては、液晶層を介して対向する一対の基板のうちの一方に画素電極および共通電極が設けられ、これら電極間に発生する横電界を利用して液晶層の液晶分子の配向が制御される。また、ＩＰＳモードの中で、画素電極および共通電極を異なる層に配置する、ＦＦＳ（Fringe Field Switching）モードの液晶表示装置が実用化されている。この液晶表示装置においては、一対の電極間に発生するフリンジ電界を利用して液晶分子の配向が制御される。

【0003】

一方で、下記の特許文献１には、各画素において液晶分子が回転しない領域を周期的に形成することにより応答速度を速めた液晶表示装置が開示されている。以下、この種の液晶表示装置の構成を高速応答モードと呼ぶ。

【0004】

高速応答モードにおいては、各画素において櫛歯状の電極パターンを狭ピッチで形成する必要がある。液晶表示装置をより高精細化する場合、当該櫛歯状の電極パターンが短絡する可能性がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１８－１１６１８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は、高精細化が可能な液晶表示装置を提供することにある。

【課題を解決するための手段】

【0007】

一実施形態に係る液晶表示装置は、第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板の間の液晶層と、を備えている。前記第１基板は、共通電圧が印加される第１共通電極と、前記第１基板の厚さ方向において前記第１共通電極と前記液晶層の間に位置し、前記共通電圧が印加される第２共通電極と、前記厚さ方向において前記第１共通電極と前記第２共通電極の間に位置し、第１方向に並ぶ一対の第１側辺を有する第１画素電極と、を備えている。前記第２共通電極は、前記第１方向にそれぞれ延びるとともに前記第１方向と交差する第２方向に並ぶ第１幹部および第２幹部と、前記第２幹部から前記第１幹部に向けて延出する第１枝部と、を有している。前記第１画素電極は、前記第１幹部と前記第２幹部の間に位置している。前記第１枝部は、前記一対の第１側辺の間において前記第１画素電極と重なっている。さらに、前記一対の第１側辺の間における前記第１画素電極の幅は、前記第２幹部に近づくに連れて小さくなる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る液晶表示装置の構成例を概略的に示す斜視図である。

【図2】図２は、第１実施形態に係る液晶表示装置の等価回路の一例を概略的に示す図である。

【図3】図３は、第１実施形態に係る表示パネルの概略的な断面図である。

【図4】図４は、第１実施形態に係る表示パネルの他の概略的な断面図である。

【図5】図５は、高速応答モードの動作原理を説明するためのモデルを示す平面図である。

【図6】図６は、図５のモデルにおいて電界が形成された状態を示す平面図である。

【図7】図７は、高速応答モードの動作原理を説明するための他のモデルを示す平面図である。

【図8】図８は、図７のモデルにおいて電界が形成された状態を示す平面図である。

【図9】図９は、第１実施形態に係る第１共通電極、第２共通電極および画素電極の概略的な平面図である。

【図10】図１０は、第１実施形態に係る副画素に適用し得るより詳細な構造を示す概略的な平面図である。

【図11】図１１は、第１実施形態の他の一例に係る副画素の概略的な平面図である。

【図12】図１２は、第２実施形態に係る副画素の概略的な平面図である。

【図13】図１３は、第３実施形態に係る副画素の概略的な平面図である。

【図14】図１４は、第４実施形態に係る副画素の概略的な平面図である。

【発明を実施するための形態】

【0009】

以下、いくつかの実施形態について、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

【0010】

各実施形態においては、電子機器の一例として液晶表示装置を開示する。この液晶表示装置は、例えば、ＶＲ（Virtual Reality）ビュアー、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器およびウェアラブル端末等の種々の装置に用いることができる。

【0011】

［第１実施形態］
図１は、第１実施形態に係る液晶表示装置ＤＳＰ（以下、表示装置ＤＳＰと称す）の構成例を概略的に示す斜視図である。図示した第１方向Ｘ、第２方向Ｙおよび第３方向Ｚは互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘおよび第２方向Ｙは、液晶表示装置（以下、単に、表示装置と称する）ＤＳＰを構成する基板の主面と平行な方向に相当する。第３方向Ｚは、表示装置ＤＳＰやその構成要素の厚さ方向に相当する。本明細書において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を「上側」（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を「下側」（あるいは、単に下）と称する。「第１層の上の第２層」及び「第１層の下の第２層」とした場合、第２層は、第１層に接していてもよいし、第１層から離間していてもよい。また、表示装置ＤＳＰやその構成要素を第３方向Ｚと平行に観ることを平面視という。

【0012】

表示装置ＤＳＰは、表示パネルＰＮＬと、表示パネルＰＮＬに対向する照明装置ＢＬと、表示パネルＰＮＬを駆動するドライバＩＣ４と、表示パネルＰＮＬおよび照明装置ＢＬの動作を制御する制御モジュール５と、フレキシブル回路基板ＦＰＣ１と、フレキシブル回路基板ＦＰＣ２とを備えている。

【0013】

図１の例において、表示パネルＰＮＬの平面視における形状は、第１方向Ｘと平行な短辺と、第２方向Ｙと平行な長辺とを有する長方形状である。表示パネルＰＮＬの平面形状は、例えば正方形、正円形または楕円形などの他の形状であってもよい。

【0014】

表示パネルＰＮＬは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２と、これら基板ＳＵＢ１，ＳＵＢ２の間に位置する液晶層（後述する液晶層ＬＣ）とを備えている。

【0015】

表示パネルＰＮＬは、表示領域ＤＡおよび非表示領域ＮＤＡを有している。表示領域ＤＡは、画像を表示する領域である。非表示領域ＮＤＡは、画像が表示されない領域である。図１の例においては、非表示領域ＮＤＡが表示領域ＤＡを囲っている。非表示領域ＮＤＡは、周辺領域や額縁領域と呼ぶこともできる。表示パネルＰＮＬは、例えば、表示領域ＤＡにおいてマトリクス状に並ぶ複数の画素ＰＸを備えている。

【0016】

ドライバＩＣ４は、非表示領域ＮＤＡに位置している。図１の例において、ドライバＩＣ４は、第１基板ＳＵＢ１の実装部ＭＴに実装されている。実装部ＭＴは、第１基板ＳＵＢ１のうち第２基板ＳＵＢ２と重なっていない部分である。なお、ドライバＩＣ４は、フレキシブル回路基板ＦＰＣ１などの他の位置に実装されてもよい。

【0017】

フレキシブル回路基板ＦＰＣ１は、表示パネルＰＮＬと制御モジュール５とを電気的に接続している。フレキシブル回路基板ＦＰＣ２は、照明装置ＢＬと制御モジュール５とを電気的に接続している。フレキシブル回路基板ＦＰＣ１は、制御モジュール５から出力される信号を表示パネルＰＮＬに伝達する。フレキシブル回路基板ＦＰＣ２は、制御モジュール５から出力される信号を照明装置ＢＬに伝達する。

【0018】

図２は、表示装置ＤＳＰの等価回路の一例を概略的に示す図である。表示装置ＤＳＰは、第１ドライバＤＲ１と、第２ドライバＤＲ２と、第１ドライバＤＲ１に接続された複数の走査線Ｇと、第２ドライバＤＲ２に接続された複数の信号線Ｓとを備えている。各走査線Ｇは、表示領域ＤＡにおいて第１方向Ｘに延びるとともに第２方向Ｙに間隔を置いて並んでいる。各信号線Ｓは、表示領域ＤＡにおいて第２方向Ｙに延びるとともに第１方向Ｘに間隔を置いて並び、各走査線Ｇと交差している。

【0019】

画素ＰＸは、複数の副画素ＳＰを有している。例えば、本実施形態においては、１つの画素ＰＸが赤色の副画素ＳＰＲ、緑色の副画素ＳＰＧ、青色の副画素ＳＰＢを１つずつ含む場合を想定する。但し、画素ＰＸは、白色を表示する副画素ＳＰなどをさらに含んでもよいし、同一の色に対応する複数の副画素ＳＰを含んでもよい。なお、副画素を単に画素と称する場合もある。

【0020】

図２において、副画素ＳＰは、第１方向Ｘに隣り合う２本の走査線Ｇと、第２方向Ｙに隣り合う２本の信号線Ｓとで区画される領域に相当する。各副画素ＳＰに対してスイッチング素子ＳＷと画素電極ＰＥが配置されている。また、複数の副画素ＳＰに亘って共通電極ＣＥが形成されている。共通電極ＣＥには共通電圧が印加される。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ、信号線Ｓおよび画素電極ＰＥと接続されている。

【0021】

走査線Ｇは、第１方向Ｘに並んだ副画素ＳＰの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ副画素ＳＰの各々におけるスイッチング素子ＳＷと接続されている。例えば、共通電極ＣＥと画素電極ＰＥとの間には保持容量が形成される。

【0022】

第１ドライバＤＲ１は、各走査線Ｇに対して走査信号を順次供給する。第２ドライバＤＲ２は、各信号線Ｓに対して映像信号を選択的に供給する。あるスイッチング素子ＳＷに対応する走査線Ｇに走査信号が供給され、かつこのスイッチング素子ＳＷに接続された信号線Ｓに映像信号が供給されると、この映像信号に応じた画素電圧が画素電極ＰＥに印加される。このとき、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって、液晶層ＬＣの液晶分子の配向が電圧の印加されていない初期配向状態から変化する。このような動作により、表示領域ＤＡに画像が表示される。

【0023】

図３は、本実施形態に係る表示パネルＰＮＬの概略的な断面図である。図３においては、１つの副画素ＳＰの概略的な断面を示している。図示した断面において、第１基板ＳＵＢ１は、透明な絶縁基材１０と、絶縁層１１，１２，１３，１４，１５，１６と、第１配向膜１７と、信号線Ｓと、共通電極ＣＥと、画素電極ＰＥとを備えている。

【0024】

絶縁基材１０は、例えばガラスまたはプラスチックにより形成されている。絶縁層１１，１２，１３，１４，１５，１６は、この順で第３方向Ｚに積層されている。絶縁層１１，１２，１３，１５，１６は、例えば窒化ケイ素や酸化ケイ素などの無機材料で形成されている。絶縁層１４は、例えばアクリル樹脂などの有機材料で形成されている。

【0025】

信号線Ｓは、絶縁層１３の上に配置され、絶縁層１４により覆われている。本実施形態において、共通電極ＣＥは、第１共通電極ＣＥ１と、第３方向Ｚにおいて第１共通電極ＣＥ１と液晶層ＬＣの間に位置する第２共通電極ＣＥ２とを含む。第１共通電極ＣＥ１および第２共通電極ＣＥ２には、それぞれ共通電圧が印加される。

【0026】

第１共通電極ＣＥ１は、絶縁層１４の上に配置され、絶縁層１５により覆われている。第２共通電極ＣＥ２は、絶縁層１６の上に配置され、第１配向膜１７により覆われている。

【0027】

画素電極ＰＥは、絶縁層１５の上に配置され、絶縁層１６により覆われている。すなわち、画素電極ＰＥは、第３方向Ｚにおいて第１共通電極ＣＥ１と第２共通電極ＣＥ２の間に位置している。

【0028】

図３の断面においては、第１共通電極ＣＥ１、第２共通電極ＣＥ２および画素電極ＰＥが第３方向Ｚに重なっている。１共通電極ＣＥ１、第２共通電極ＣＥ２および画素電極ＰＥは、例えばＩＴＯ（Indium Tin Oxide）などの透明導電材料で形成されている。

【0029】

第２基板ＳＵＢ２は、透明な絶縁基材２０と、遮光層２１と、カラーフィルタ２２と、オーバーコート層２３と、第２配向膜２４とを備えている。絶縁基材２０は、例えばガラスまたはプラスチックにより形成されている。

【0030】

遮光層２１およびカラーフィルタ２２は、絶縁基材２０の下に配置され、オーバーコート層２３により覆われている。オーバーコート層２３は、第２配向膜２４により覆われている。第１配向膜１７および第２配向膜２４は、液晶層ＬＣに含まれる液晶分子を後述する初期配向方向に配向させる。

【0031】

遮光層２１は、副画素ＳＰの境界に配置されている。遮光層２１は、各副画素ＳＰにおいて開口ＯＰを有している。開口ＯＰは、当該開口ＯＰが設けられた副画素ＳＰに対応する色のカラーフィルタ２２と重なっている。

【0032】

表示パネルＰＮＬは、第１偏光板ＰＬ１と、第２偏光板ＰＬ２とをさらに備えている。第１偏光板ＰＬ１は、絶縁基材１０の下面に貼り付けられている。第２偏光板ＰＬ２は、絶縁基材２０の上面に貼り付けられている。偏光板ＰＬ１，ＰＬ２の偏光軸（または吸収軸）は、互いに直交している。表示パネルＰＮＬは、第１偏光板ＰＬ１および第２偏光板ＰＬ２以外の光学機能層をさらに備えてもよい。

【0033】

図４は、表示パネルＰＮＬの他の概略的な断面図である。スイッチング素子ＳＷは、半導体層ＳＣを備えている。図４に示す断面は、この半導体層ＳＣに沿ったものに相当する。

【0034】

半導体層ＳＣは、絶縁層１１の上に配置され、絶縁層１２により覆われている。走査線Ｇは、絶縁層１２の上に配置され、絶縁層１３により覆われている。図４の断面においては、走査線Ｇが半導体層ＳＣと２か所で対向している。すなわち、当該スイッチング素子ＳＷはダブルゲート型である。ただし、スイッチング素子ＳＷはシングルゲート型であってもよい。

【0035】

半導体層ＳＣの一部には、絶縁層１２，１３に設けられたコンタクトホールＣＨ１を通じて信号線Ｓが接触している。半導体層ＳＣの他の一部には、絶縁層１２，１３，１４，１５に設けられたコンタクトホールＣＨ２を通じて画素電極ＰＥが接触している。画素電極ＰＥと半導体層ＳＣの間に中継用の導電層が介在してもよい。この導電層は、例えば信号線Ｓと同じ材料により信号線Ｓと同層に形成することができる。

【0036】

図４の断面においては、半導体層ＳＣ、信号線Ｓ、走査線Ｇ、コンタクトホールＣＨ１，ＣＨ２が第３方向Ｚにおいて遮光層２１と対向している。ただし、例えば半導体層ＳＣの一部が遮光層２１と対向していなくてもよい。

【0037】

ここで、高速応答モードについて説明する。図５および図６は、高速応答モードの動作原理を説明するためのモデルＭ１を示す平面図である。モデルＭ１は、下部電極Ｅ１と、下部電極Ｅ１に重ねられた上部電極Ｅ２と、複数の液晶分子ＬＭとを含む。モデルＭ１における液晶分子ＬＭは、正（ポジ型）の誘電率異方性を有している。

【0038】

上部電極Ｅ２は、幹部ＴＰｍと、幹部ＴＰｍから延出する複数の枝部ＢＰｍとを有している。枝部ＢＰｍは、先端側の角部Ｃ１，Ｃ２と、根本側の角部Ｃ３，Ｃ４と、角部Ｃ１，Ｃ３の間の側辺１０１と、角部Ｃ２，Ｃ４の間の側辺１０２とを有している。

【0039】

図５の例においては、下部電極Ｅ１と上部電極Ｅ２の間に電界が形成されていない。このとき、液晶分子ＬＭは、配向膜の作用によりその長軸が初期配向方向ＡＤと一致するように配向される。図５の例においては、初期配向方向ＡＤと枝部ＢＰｍの延出方向が一致している。

【0040】

図６の例においては、下部電極Ｅ１と上部電極Ｅ２の間に電界が形成されている。図中に鎖線で示すＥＬは、上部電極Ｅ２の周囲に生じる電界の等電位線の一例である。液晶分子ＬＭには、電界の方向に対して長軸が平行となる（等電位線ＥＬに直交する）ように回転する力が働く。

【0041】

角部Ｃ１，Ｃ３の近傍においては、液晶分子ＬＭが第１回転方向Ｒ１に回転する。また、角部Ｃ２，Ｃ４の近傍においては、液晶分子ＬＭが第２回転方向Ｒ２に回転する。第１回転方向Ｒ１および第２回転方向Ｒ２は、互いに異なる回転方向（反対の回転方向）である。

【0042】

角部Ｃ１～Ｃ４は、側辺１０１，１０２の近傍における液晶分子ＬＭの回転方向を制御する配向制御機能（換言すると、配向を安定化する機能）を有している。すなわち、側辺１０１の近傍の液晶分子ＬＭは、角部Ｃ１，Ｃ３の近傍における液晶分子ＬＭの回転の影響を受けて、第１回転方向Ｒ１に回転する。また、側辺１０２の近傍の液晶分子ＬＭは、角部Ｃ２，Ｃ４の近傍における液晶分子ＬＭの回転の影響を受けて、第２回転方向Ｒ２に回転する。画像表示に際して、側辺１０１，１０２の近傍は、高透過率領域（明領域）となる。

【0043】

一方で、枝部ＢＰｍの中心ＣＬ１の近傍や、２本の枝部ＢＰｍの間の領域における中心ＣＬ２の近傍においては、第１回転方向Ｒ１に回転する液晶分子ＬＭと第２回転方向Ｒ２に回転する液晶分子ＬＭとが拮抗している。そのため、中心ＣＬ１，ＣＬ２においては液晶分子ＬＭが初期配向状態に維持され、殆ど回転しない。画像表示に際して、中心ＣＬ１，ＣＬ２の近傍は、低透過率領域（暗領域）となる。

【0044】

図７および図８は、高速応答モードの動作原理を説明するためのモデルＭ２を示す平面図である。モデルＭ２は、モデルＭ１と同じく下部電極Ｅ１、上部電極Ｅ２および複数の液晶分子ＬＭを含む。ただし、モデルＭ２における液晶分子ＬＭは、負（ネガ型）の誘電率異方性を有している。

【0045】

モデルＭ２においては、初期配向方向ＡＤと枝部ＢＰｍの延出方向が直交している。下部電極Ｅ１と上部電極Ｅ２の間に電界が形成されていない状態においては、図７に示すように液晶分子ＬＭが配向される。

【0046】

図８の例においては、下部電極Ｅ１と上部電極Ｅ２の間に電界が形成されている。液晶分子ＬＭには、電界の方向に対して長軸が垂直を成す（等電位線ＥＬと平行となる）ように回転する力が働く。

【0047】

モデルＭ２においても、側辺１０１の近傍の液晶分子ＬＭが第１回転方向Ｒ１に回転し、側辺１０２の近傍の液晶分子ＬＭが第２回転方向Ｒ２に回転する。また、中心ＣＬ１，ＣＬ２においては液晶分子ＬＭが初期配向状態に維持され、殆ど回転しない。

【0048】

モデルＭ１，Ｍ２のいずれにおいても、電界の形成時に液晶分子ＬＭが所定方向に回転する領域と、液晶分子ＬＭが回転しない領域とが図中の上下方向に交互に形成される。これにより、表示装置の応答速度を高めることができる。

【0049】

図９は、本実施形態に係る第１共通電極ＣＥ１、第２共通電極ＣＥ２および画素電極ＰＥの概略的な平面図である。ここでは、４つの副画素ＳＰ（ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄ）に着目する。表示領域ＤＡにおいては、これら副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄから成る構成が第１方向Ｘおよび第２方向Ｙに繰り返し並んでいる。

【0050】

副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄは、上述の副画素ＳＰＲ，ＳＰＧ，ＳＰＢのいずれかである。副画素ＳＰａ，ＳＰｂは第１方向Ｘに並び、副画素ＳＰｃ，ＳＰｄは第１方向Ｘに並び、副画素ＳＰａ，ＳＰｃは第２方向Ｙに並び、副画素ＳＰｂ，ＳＰｄは第２方向Ｙに並んでいる。

【0051】

第２共通電極ＣＥ２は、第１方向Ｘに延びる複数の幹部ＴＰと、各幹部ＴＰから延出する複数の枝部ＢＰとを有している。図９においては、第２方向Ｙに並ぶ３つの幹部ＴＰ（第１乃至第３幹部ＴＰａ，ＴＰｂ，ＴＰｃ）および４つの枝部ＢＰ（第１乃至第４枝部ＢＰａ，ＢＰｂ，ＢＰｃ，ＢＰｄ）が示されている。枝部ＢＰａ，ＢＰｂは、幹部ＴＰｂから幹部ＴＰａに向けて延出している。枝部ＢＰｃ，ＢＰｄは、幹部ＴＰｃから幹部ＴＰｂに向けて延出している。枝部ＢＰａ，ＢＰｂ，ＢＰｃ，ＢＰｄの延出方向は、第２方向Ｙと平行である。

【0052】

副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄのそれぞれに対して開口ＯＰ（第１乃至第４開口ＯＰａ，ＯＰｂ，ＯＰｃ，ＯＰｄ）が設けられている。開口ＯＰａ，ＯＰｂは、幹部ＴＰａ，ＴＰｂの間に位置している。開口ＯＰｃ，ＯＰｄは、幹部ＴＰｂ，ＴＰｃの間に位置している。すなわち、図９の例においては、幹部ＴＰａ，ＴＰｂ，ＴＰｃが上述の遮光層２１と重なっている。

【0053】

副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄのそれぞれに対して画素電極ＰＥ（第１乃至第４画素電極ＰＥａ，ＰＥｂ，ＰＥｃ，ＰＥｄ）と、半導体層ＳＣ（第１乃至第４半導体層ＳＣａ，ＳＣｂ，ＳＣｃ，ＳＣｄ）とが配置されている。画素電極ＰＥａ，ＰＥｂは、大部分が幹部ＴＰａ，ＴＰｂの間に位置している。画素電極ＰＥｃ，ＰＥｄは、大部分が幹部ＴＰｂ，ＴＰｃの間に位置している。

【0054】

枝部ＢＰａは、第１方向Ｘに並ぶ一対の側辺３１，３２と、根本部３３と、先端部３４とを有している。側辺３１は、第２方向Ｙに対して時計回りに鋭角θ１を成すように傾いている。側辺３２は、第２方向Ｙに対して反時計回りに鋭角θ１を成すように傾いている。根本部３３は、枝部ＢＰａと幹部ＴＰｂの接続部分に相当する。先端部３４は、幹部ＴＰａと離れている。

【0055】

画素電極ＰＥａは、第１方向Ｘに並ぶ一対の側辺４１，４２と、短辺４３（上底）と、短辺４３に平行な長辺４４（下底）とを有する台形状である。側辺４１は、第２方向Ｙに対して反時計回りに鋭角θ２を成すように傾いている。側辺４２は、第２方向Ｙに対して時計回りに鋭角θ２を成すように傾いている。短辺４３および長辺４４は、第１方向Ｘと平行である。

【0056】

側辺４１，４２が上記の通り傾いているため、側辺４１，４２の間における画素電極ＰＥａの幅Ｗｐｅは、幹部ＴＰｂ（または根本部３３、短辺４３）に近づくに連れて小さくなる。枝部ＢＰａおよび画素電極ＰＥａは、大部分が開口ＯＰａと重なっている。枝部ＢＰａは、側辺４１，４２の間において画素電極ＰＥａと重なっている。

【0057】

鋭角θ１，θ２は、例えば１０度以下である。他の例として、鋭角θ１，θ２は５度以下である。図９の例においては、鋭角θ１が鋭角θ２よりも小さい。この場合には、画素電極ＰＥａに比べて幅が小さい枝部ＢＰａを極力長く形成することができる。ただし、鋭角θ１を鋭角θ２以上とすることも可能である。

【0058】

図９の例においては、短辺４３が幹部ＴＰｂと重なり、長辺４４が幹部ＴＰａと重なっている。ただし、短辺４３と幹部ＴＰｂが重なっていなくてもよい。また、長辺４４と幹部ＴＰａが重なっていなくてもよい。

【0059】

枝部ＢＰｂ，ＢＰｃ，ＢＰｄは、枝部ＢＰａと同様の形状を有している。また、画素電極ＰＥｂ，ＰＥｃ，ＰＥｄは、画素電極ＰＥａと同様の形状を有している。

【0060】

第１共通電極ＣＥ１は、副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄと全体的に重なる形状を有している。すなわち、図９において第２共通電極ＣＥ２および各画素電極ＰＥが存在しない領域には、第１共通電極ＣＥ１が存在している。

【0061】

図１０は、副画素ＳＰに適用し得るより詳細な構造を示す概略的な平面図である。ここでは図９に示した副画素ＳＰａに着目する。副画素ＳＰａの開口ＯＰａは、２本の走査線Ｇ（第１および第２走査線Ｇａ，Ｇｂ）と、２本の信号線Ｓ（第１および第２信号線Ｓａ，Ｓｂ）とで囲われている。走査線Ｇａ，Ｇｂおよび信号線Ｓａ，Ｓｂは、全体的に遮光層２１と重なっている。また、走査線Ｇａは幹部ＴＰａと重なり、走査線Ｇｂは幹部ＴＰｂと重なっている。

【0062】

図１０の例においては、画素電極ＰＥａの短辺４３が走査線Ｇｂと重なり、画素電極ＰＥａの長辺４４が走査線Ｇａと重なっている。他の例として、第２方向Ｙにおいて短辺４３と走査線Ｇｂが離れていてもよいし、第２方向Ｙにおいて長辺４４と走査線Ｇａが離れていてもよい。さらに、図１０の例においては、画素電極ＰＥａが信号線Ｓａ，Ｓｂと重なっていない。他の例として、画素電極ＰＥａの一部が信号線Ｓａ，Ｓｂの少なくとも一方と重なっていてもよい。

【0063】

図１０の例においては、画素電極ＰＥａの短辺４３の幅Ｗ４３が、枝部ＢＰａの根本部３３の幅Ｗ３３よりも大きい。さらに、第１方向Ｘにおいて、画素電極ＰＥａの側辺４１，４２と根本部３３とが離れている。

【0064】

副画素ＳＰａの半導体層ＳＣａと信号線Ｓａは、コンタクトホールＣＨ１（図４参照）を通じて接続されている。また、半導体層ＳＣａと画素電極ＰＥａは、コンタクトホールＣＨ２（図４参照）を通じて接続されている。半導体層ＳＣａは、コンタクトホールＣＨ１，ＣＨ２の間で走査線Ｇａと２回交差している。

【0065】

コンタクトホールＣＨ１は、走査線Ｇａ，Ｇｂの間において走査線Ｇａ寄りに位置している。コンタクトホールＣＨ２は、開口ＯＰａと長辺４４の間に位置している。コンタクトホールＣＨ２は、開口ＯＰａと走査線Ｇａの間、開口ＯＰａと幹部ＴＰａの間、または側辺４１と長辺４４が成す角部に位置していると言うこともできる。

【0066】

副画素ＳＰｂ，ＳＰｃ，ＳＰｄを含む他の副画素ＳＰについても図１０に示した副画素ＳＰａと同様の構造を適用し得る。

【0067】

以上のような本実施形態の構造であれば、図９において幹部ＴＰｂ，ＴＰｃの間に例示するように、第１共通電圧領域Ａｃ１と、第２共通電圧領域Ａｃ２と、画素電圧領域Ａｐとが形成される。第１共通電圧領域Ａｃ１および第２共通電圧領域Ａｃ２は、共通電圧が印加される領域である。画素電圧領域Ａｐは、画素電圧が印加される領域である。

【0068】

第１共通電圧領域Ａｃ１は、第１共通電極ＣＥ１が形成され、第２共通電極ＣＥ２および画素電極ＰＥが形成されていない領域であり、第１方向Ｘに隣り合う２つの画素電極ＰＥの間に位置している。第２共通電圧領域Ａｃ２は、枝部ＢＰが形成された領域であり、第１方向Ｘにおいて一対の第１共通電圧領域Ａｃ１の間に位置している。画素電圧領域Ａｐは、画素電極ＰＥが形成され、第２共通電極ＣＥ２が形成されていない領域であり、第１方向Ｘにおいて一対の第１共通電圧領域Ａｃ１と第２共通電圧領域Ａｃ２の間にそれぞれ位置している。

【0069】

図９の例においては、液晶分子ＬＭの初期配向方向ＡＤが第２方向Ｙと一致している。すなわち、第１配向膜１７および第２配向膜２４は、液晶分子ＬＭを第２方向Ｙに配向させる。液晶分子ＬＭは、正の誘電率異方性を有している。

【0070】

共通電極ＣＥ１，ＣＥ２と画素電極ＰＥとの間に電界が形成された際に、枝部ＢＰの側辺３１の近傍や画素電極ＰＥの側辺４２の近傍においては、液晶分子ＬＭが第１回転方向Ｒ１に回転する。また、枝部ＢＰの側辺３２の近傍や画素電極ＰＥの側辺４１の近傍においては、液晶分子ＬＭが第２回転方向Ｒ２に回転する。

【0071】

一方で、第１共通電圧領域Ａｃ１の第１方向Ｘにおける中心ＣＬｃ１、第２共通電圧領域Ａｃ２の第１方向Ｘにおける中心ＣＬｃ２、画素電圧領域Ａｐの第１方向Ｘにおける中心ＣＬｐにおいては、液晶分子ＬＭの回転が抑制される。これにより、上述のモデルＭ１と同様の高速応答モードが実現される。

【0072】

仮に、第１共通電圧領域Ａｃ１と第２共通電圧領域Ａｃ２を１つの導電層で形成する場合、これら共通電圧領域Ａｃ１，Ａｃ２を第１方向Ｘに狭ピッチでパターニングする必要がある。例えば２０００ｐｐｉ以上に高精細な表示装置ＤＳＰを実現するにあたっては、パターニングの解像限界により、共通電圧領域Ａｃ１，Ａｃ２を１つの導電層で形成することが困難となり得る。

【0073】

これに対し、本実施形態においては、第１共通電圧領域Ａｃ１と第２共通電圧領域Ａｃ２が第３方向Ｚに重ねられた異なる導電層で形成されている。そのため、これら共通電圧領域Ａｃ１，Ａｃ２を狭ピッチで配列することが可能である。また、各副画素ＳＰにおける一対の画素電圧領域Ａｐは、画素電極ＰＥに枝部ＢＰを重ね合わせることで形成されている。これにり、画素電極ＰＥに対する精細なパターニングが不要となる。これらにより、高精細な表示装置ＤＳＰを製造することができる。

【0074】

さらに、本実施形態において、画素電極ＰＥは、当該画素電極ＰＥと重なる枝部ＢＰが接続された幹部ＴＰに近づくに連れて幅Ｗｐｅが小さくなる形状を有している。これにより、画素電極ＰＥの側辺４１，４２が第２方向Ｙ（初期配向方向ＡＤ）に対して鋭角θ２を成すように傾いている。このような構成においては、側辺４１，４２が第２方向Ｙと平行である場合に比べ、側辺４１，４２の近傍における液晶分子ＬＭの回転方向が定まりやすくなる。結果として、液晶分子ＬＭの配向安定性が高まり、表示装置ＤＳＰの表示品位が向上する。

【0075】

また、本実施形態においては、枝部ＢＰの側辺３１，３２が第２方向Ｙ（初期配向方向ＡＤ）に対して鋭角θ１を成すように傾いている。これにより、側辺４１，４２の場合と同様に液晶分子ＬＭの配向安定性が高まる。

【0076】

図１１は、本実施形態の他の一例に係る副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄの概略的な平面図である。この例においては、初期配向方向ＡＤが第１方向Ｘ（幹部ＴＰの延出方向）と平行であり、液晶分子ＬＭが負の誘電率異方性を有している。すなわち、第１配向膜１７および第２配向膜２４は、液晶分子ＬＭを第１方向Ｘに配向させる。その他の構成は図９と同様である。

【0077】

図９の例と同じく、共通電極ＣＥ１，ＣＥ２と画素電極ＰＥとの間に電界が形成された際に、側辺３１，４２の近傍においては液晶分子ＬＭが第１回転方向Ｒ１に回転し、側辺３２，４１の近傍においては液晶分子ＬＭが第２回転方向Ｒ２に回転する。一方で、中心ＣＬｃ１，ＣＬｃ２，ＣＬｐにおいては液晶分子ＬＭの回転が抑制される。これにより、上述のモデルＭ２と同様の高速応答モードが実現される。

【0078】

図１１の例においても、側辺３１，３２，４１，４２が第２方向Ｙ（初期配向方向ＡＤと直交する方向）に対して鋭角を成すように傾いていることにより、側辺３１，３２，４１，４２の近傍における液晶分子ＬＭの回転方向が定まりやすくなる。結果として、液晶分子ＬＭの配向安定性が高まり、表示装置ＤＳＰの表示品位が向上する。

【0079】

以上の他にも、本実施形態からは種々の好適な効果を得ることができる。

【0080】

［第２実施形態］
第２実施形態について説明する。特に言及しない構成は第１実施形態と同様である。

【0081】

図１２は、第２実施形態に係る副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄの概略的な平面図である。表示領域ＤＡにおいては、これら副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄから成る構成が第１方向Ｘおよび第２方向Ｙに繰り返し並んでいる。

【0082】

図１２の例において、副画素ＳＰａ，ＳＰｃの構造は図９の例と同様であるが、副画素ＳＰｂ，ＳＰｄの構造が図９の例と異なる。すなわち、副画素ＳＰｂ，ＳＰｄは、第１方向Ｘと平行な軸に関して副画素ＳＰａ，ＳＰｃと線対称の形状を有している。

【0083】

具体的には、枝部ＢＰｂが幹部ＴＰａから幹部ＴＰｂに向けて延出し、枝部ＢＰｄが幹部ＴＰｂから幹部ＴＰｃに向けて延出している。また、画素電極ＰＥｂは幹部ＴＰａに近づくに連れて幅が小さくなる形状を有し、画素電極ＰＥｄは幹部ＴＰｂに近づくに連れて幅が小さくなる形状を有している。

【0084】

図１２の例においては、副画素ＳＰａの開口ＯＰａと、副画素ＳＰｂの開口ＯＰｂとが第２方向Ｙにおいてずれている。すなわち、開口ＯＰａ，ＯＰｂのサイズは同じであるが、開口ＯＰｂと幹部ＴＰａの間の距離が開口ＯＰａと幹部ＴＰａの間の距離よりも小さい。さらに、開口ＯＰｂと幹部ＴＰｂの間の距離が開口ＯＰａと幹部ＴＰｂの間の距離よりも大きい。副画素ＳＰｃの開口ＯＰｃと副画素ＳＰｄの開口ＯＰｄとの関係も、開口ＯＰａ，ＯＰｂの関係と同様である。

【0085】

副画素ＳＰａの半導体層ＳＣａの配置態様は、図１０に示したものと同様である。すなわち、半導体層ＳＣａの一部が幹部ＴＰａと重なっている。一方、副画素ＳＰｂの半導体層ＳＣｂについては、その一部が幹部ＴＰｂと重なっている。半導体層ＳＣｂと画素電極ＰＥｂを接続するコンタクトホールＣＨ２は、開口ＯＰｂと幹部ＴＰｂの間に位置している。副画素ＳＰｃの半導体層ＳＣｃと副画素ＳＰｄの半導体層ＳＣｄの配置態様は、それぞれ半導体層ＳＣａ，ＳＣｂと同様である。すなわち、半導体層ＳＣｃの一部が幹部ＴＰｂと重なり、半導体層ＳＣｄの一部が幹部ＴＰｃと重なっている。

【0086】

図１０の例と同じく、隣り合う幹部ＴＰの間には、第１共通電圧領域Ａｃ１と、第２共通電圧領域Ａｃ２と、画素電圧領域Ａｐとが形成される。図１０の例においては、第１共通電圧領域Ａｃ１の幅が一定ではなく、隣接する画素電極ＰＥの長辺４４に近づくに連れて小さくなる。これに対し、図１２の例においては、第１方向Ｘにおける第１共通電圧領域Ａｃ１の幅（第１方向Ｘに隣り合う画素電極ＰＥの間隔）が一定である。したがって、第１方向Ｘにおいて画素電極ＰＥを狭ピッチで配列した場合であっても、隣り合う画素電極ＰＥが短絡しにくい。

【0087】

図１２においては、初期配向方向ＡＤが第２方向Ｙと一致し、かつ正の誘電率異方性を有する液晶分子ＬＭが電界により回転した状態を示している。本実施形態においては、第１方向Ｘに隣り合う画素電極ＰＥの側辺同士が平行となるため、図１２において画素電極ＰＥｃの側辺４２と画素電極ＰＥｄの側辺４１に重ねて示した液晶分子ＬＭのように、第１共通電圧領域Ａｃ１における液晶分子ＬＭの回転方向が揃う。これにより、第１共通電圧領域Ａｃ１には液晶分子ＬＭが回転しない部分が形成されにくい。したがって、安定した高速応答モードを実現する観点からは、第１実施形態の構成に利点がある。

【0088】

なお、本実施形態の構成において、図１１の例と同じく、初期配向方向ＡＤが第１方向Ｘと平行であり、かつ液晶分子ＬＭが負の誘電率異方性を有していてもよい。

【0089】

［第３実施形態］
第３実施形態について説明する。特に言及しない構成は上述の各実施形態と同様である。

【0090】

図１３は、第３実施形態に係る副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄの概略的な平面図である。表示領域ＤＡにおいては、これら副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄから成る構成が第１方向Ｘおよび第２方向Ｙに繰り返し並んでいる。

【0091】

図１３の例において、副画素ＳＰａ，ＳＰｂの構造は図９の例と類似しているが、副画素ＳＰｃ，ＳＰｄの構造が図９の例と異なる。すなわち、枝部ＢＰｃ，ＢＰｄがいずれも幹部ＴＰｂから幹部ＴＰｃに向けて延出し、画素電極ＰＥｃ，ＰＥｄがいずれも幹部ＴＰｂに近づくに連れて幅が小さくなる形状を有している。

【0092】

図１３においては、シングルゲート型の半導体層ＳＣａ，ＳＣｂ，ＳＣｃ，ＳＣｄを例示している。半導体層ＳＣａ，ＳＣｂ，ＳＣｃ，ＳＣｄは、上述の各実施形態と同様のダブルゲート型であってもよい。

【0093】

図１３の例においては、半導体層ＳＣａの一部が幹部ＴＰａと重なっている。半導体層ＳＣａと画素電極ＰＥａを接続するコンタクトホールＣＨ２は、側辺４１と長辺４４が成す角部の近傍において開口ＯＰａと幹部ＴＰａの間に位置している。半導体層ＳＣｂの配置態様は半導体層ＳＣａと同様である。

【0094】

また、図１３の例においては、半導体層ＳＣｃの一部が幹部ＴＰｃと重なっている。半導体層ＳＣｃと画素電極ＰＥｃを接続するコンタクトホールＣＨ２は、側辺４２と長辺４４が成す角部の近傍において開口ＯＰｃと幹部ＴＰｃの間に位置している。半導体層ＳＣｄの配置態様は半導体層ＳＣｃと同様である。

【0095】

本実施形態の構成においても、図９の例と同じく、隣り合う２つの幹部ＴＰの間に第１共通電圧領域Ａｃ１、第２共通電圧領域Ａｃ２および画素電圧領域Ａｐが形成される。図１３においては、初期配向方向ＡＤが第２方向Ｙと一致し、かつ正の誘電率異方性を有する液晶分子ＬＭが電界により回転した状態を示している。他の例として、初期配向方向ＡＤが第１方向Ｘと平行であり、かつ液晶分子ＬＭが負の誘電率異方性を有していてもよい。

【0096】

［第４実施形態］
第４実施形態について説明する。特に言及しない構成は上述の各実施形態と同様である。

【0097】

図１４は、第４実施形態に係る副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄの概略的な平面図である。表示領域ＤＡにおいては、これら副画素ＳＰａ，ＳＰｂ，ＳＰｃ，ＳＰｄから成る構成が第１方向Ｘおよび第２方向Ｙに繰り返し並んでいる。

【0098】

図１４の例において、副画素ＳＰａ，ＳＰｄの構造は図９の例と同様である。また、副画素ＳＰｂ，ＳＰｃの構造は図１２の例における副画素ＳＰｂと同様である。すなわち、枝部ＢＰａが幹部ＴＰｂから幹部ＴＰａに向けて延出し、枝部ＢＰｂが幹部ＴＰａから幹部ＴＰｂに向けて延出し、枝部ＢＰｃが幹部ＴＰｂから幹部ＴＰｃに向けて延出し、枝部ＢＰｄが幹部ＴＰｃから幹部ＴＰｂに向けて延出している。

【0099】

また、画素電極ＰＥａが幹部ＴＰｂに近づくに連れて幅が小さくなる形状を有し、画素電極ＰＥｂが幹部ＴＰａに近づくに連れて幅が小さくなる形状を有し、画素電極ＰＥｃが幹部ＴＰｂに近づくに連れて幅が小さくなる形状を有し、画素電極ＰＥｄが幹部ＴＰｃに近づくに連れて幅が小さくなる形状を有している。

【0100】

本実施形態の構成においても、図９の例と同じく、隣り合う２つの幹部ＴＰの間に第１共通電圧領域Ａｃ１、第２共通電圧領域Ａｃ２および画素電圧領域Ａｐが形成される。また、図１２の例と同じく、第１方向Ｘにおける第１共通電圧領域Ａｃ１の幅（第１方向Ｘに隣り合う画素電極ＰＥの間隔）が一定である。

【0101】

図１４においては、初期配向方向ＡＤが第２方向Ｙと一致し、かつ正の誘電率異方性を有する液晶分子ＬＭが電界により回転した状態を示している。他の例として、初期配向方向ＡＤが第１方向Ｘと平行であり、かつ液晶分子ＬＭが負の誘電率異方性を有していてもよい。

【0102】

以上、本発明の実施形態として説明した液晶表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

【0103】

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【0104】

また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0105】

ＤＳＰ…液晶表示装置、ＰＮＬ…表示パネル、ＢＬ…照明装置、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＬＣ…液晶層、ＰＸ…画素、ＳＰ…副画素、ＣＥ１…第１共通電極、ＣＥ２…第２共通電極、ＰＥ…画素電極、ＴＰ…幹部、ＢＰ…枝部、ＬＭ…液晶分子、ＡＤ…初期配向方向、ＯＰ…開口、ＳＣ…半導体層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】