(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022186633
(43)【公開日】2022-12-15
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H01L 27/146 20060101AFI20221208BHJP
【ＦＩ】
H01L27/146 A
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022086293
(22)【出願日】2022-05-26
(31)【優先権主張番号】10-2021-0072970
(32)【優先日】2021-06-04
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】張 敬恩
(72)【発明者】
【氏名】金 鉉哲
(72)【発明者】
【氏名】金 振泳
(72)【発明者】
【氏名】金 東▲ひょん▼
(72)【発明者】
【氏名】金 聲仁
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA05
4M118AB01
4M118BA14
4M118CA05
4M118CA07
4M118CA09
4M118CA34
4M118CB13
4M118DD04
4M118EA16
4M118FA06
4M118FA26
4M118FA27
4M118FA28
4M118FA38
4M118GA02
4M118GA09
4M118GC08
4M118GD04
4M118GD11
4M118HA24
4M118HA25
(57)【要約】
【課題】
イメージセンサを提供する。
【解決手段】
光が入射する第１表面、及び第１表面と反対になる第２表面を有する基板、基板内のピクセル領域を取り囲むピクセル分離構造体、ピクセル領域内の光電変換領域、及びピクセル領域内のパターンを定義する素子分離層を含み、素子分離層は、ピクセル分離構造体と接触する第１部分及びピクセル分離構造体から離隔された第２部分を含み、素子分離層は、基板の第２表面から基板内に延び、基板の第１表面に垂直な方向に素子分離層の第２部分の長さは、垂直方向に素子分離層の第１部分の長さよりも短いイメージセンサである。
【選択図】 図２
イメージセンサを提供する。
【解決手段】
光が入射する第１表面、及び第１表面と反対になる第２表面を有する基板、基板内のピクセル領域を取り囲むピクセル分離構造体、ピクセル領域内の光電変換領域、及びピクセル領域内のパターンを定義する素子分離層を含み、素子分離層は、ピクセル分離構造体と接触する第１部分及びピクセル分離構造体から離隔された第２部分を含み、素子分離層は、基板の第２表面から基板内に延び、基板の第１表面に垂直な方向に素子分離層の第２部分の長さは、垂直方向に素子分離層の第１部分の長さよりも短いイメージセンサである。
【選択図】 図２
【特許請求の範囲】
【請求項1】
イメージセンサであって、
光が入射する第１表面、及び、前記第１表面と反対になる第２表面を有する基板と、
前記基板内のピクセル領域を取り囲むピクセル分離構造体と、
前記ピクセル領域内の光電変換領域と、
前記ピクセル領域内のパターンを定義する素子分離層と、
を含み、
前記素子分離層は、前記ピクセル分離構造体と接触する第１部分、及び、前記ピクセル分離構造体から離隔された第２部分を含み、
前記素子分離層は、前記基板の前記第２表面から前記基板内に延び、
前記基板の前記第１表面に垂直な方向への前記素子分離層の前記第２部分の長さは、垂直方向への前記素子分離層の前記第１部分の長さよりも短い、
ことを特徴とする、イメージセンサ。
光が入射する第１表面、及び、前記第１表面と反対になる第２表面を有する基板と、
前記基板内のピクセル領域を取り囲むピクセル分離構造体と、
前記ピクセル領域内の光電変換領域と、
前記ピクセル領域内のパターンを定義する素子分離層と、
を含み、
前記素子分離層は、前記ピクセル分離構造体と接触する第１部分、及び、前記ピクセル分離構造体から離隔された第２部分を含み、
前記素子分離層は、前記基板の前記第２表面から前記基板内に延び、
前記基板の前記第１表面に垂直な方向への前記素子分離層の前記第２部分の長さは、垂直方向への前記素子分離層の前記第１部分の長さよりも短い、
ことを特徴とする、イメージセンサ。
【請求項2】
前記素子分離層の前記第１部分は、前記ピクセル領域の周りに沿って、前記ピクセル分離構造体と接触する、
ことを特徴とする、請求項１に記載のイメージセンサ。
ことを特徴とする、請求項１に記載のイメージセンサ。
【請求項3】
前記イメージセンサは、さらに、
前記ピクセル領域内で前記ピクセル分離構造体と接触する第１ドーピング領域、及び、前記パターン内の第２ドーピング領域、を含み、
前記第１ドーピング領域の不純物の導電型は、第２ドーピング領域の不純物の導電型と互いに異なり、
前記素子分離層の前記第１部分は、前記第１ドーピング領域上に位置する、
ことを特徴とする、請求項１に記載のイメージセンサ。
前記ピクセル領域内で前記ピクセル分離構造体と接触する第１ドーピング領域、及び、前記パターン内の第２ドーピング領域、を含み、
前記第１ドーピング領域の不純物の導電型は、第２ドーピング領域の不純物の導電型と互いに異なり、
前記素子分離層の前記第１部分は、前記第１ドーピング領域上に位置する、
ことを特徴とする、請求項１に記載のイメージセンサ。
【請求項4】
前記ピクセル分離構造体は、前記基板の前記第１表面から前記第２表面まで、前記基板を貫通する、
ことを特徴とする、請求項１に記載のイメージセンサ。
ことを特徴とする、請求項１に記載のイメージセンサ。
【請求項5】
前記基板の前記第１表面における前記ピクセル分離構造体の幅は、前記基板の前記第２表面における前記ピクセル分離構造体の幅よりも狭い、
ことを特徴とする、請求項１に記載のイメージセンサ。
ことを特徴とする、請求項１に記載のイメージセンサ。
【請求項6】
前記イメージセンサは、さらに、
前記基板の前記第２表面から前記基板内に延びる伝送ゲート、を含む、
ことを特徴とする、請求項１に記載のイメージセンサ。
前記基板の前記第２表面から前記基板内に延びる伝送ゲート、を含む、
ことを特徴とする、請求項１に記載のイメージセンサ。
【請求項7】
前記パターンは、互いに離隔された第１パターン及び第２パターンを含み、
前記第２ドーピング領域は、前記第１パターン内に位置し、
前記イメージセンサは、前記第２パターン内の第３ドーピング領域を、さらに含み、
前記第３ドーピング領域の不純物の導電型は、前記第２ドーピング領域の不純物の導電型と互いに異なる、
ことを特徴とする、請求項３に記載のイメージセンサ。
前記第２ドーピング領域は、前記第１パターン内に位置し、
前記イメージセンサは、前記第２パターン内の第３ドーピング領域を、さらに含み、
前記第３ドーピング領域の不純物の導電型は、前記第２ドーピング領域の不純物の導電型と互いに異なる、
ことを特徴とする、請求項３に記載のイメージセンサ。
【請求項8】
前記素子分離層の前記第２部分の一部は、前記第１パターンと前記第２パターンとの間に延びる、
ことを特徴とする、請求項７に記載のイメージセンサ。
ことを特徴とする、請求項７に記載のイメージセンサ。
【請求項9】
イメージセンサであって、
光が入射する第１表面、及び、前記第１表面と反対となる第２表面を有する基板と、
前記基板内にピクセル領域を定義する、深いトレンチ内のピクセル分離構造体と、
前記ピクセル領域内の光電変換領域と、
前記ピクセル領域内のパターンを定義する、第１浅いトレンチ及び第２浅いトレンチ内の素子分離層と、
を含み、
前記第１浅いトレンチは、前記基板の前記第２表面から前記基板内に前記基板の前記第１表面に垂直な方向に第１深さでリセスされて、前記深いトレンチに連結され、
前記第２浅いトレンチは、前記基板の前記第２表面から前記基板内に垂直方向に第２深さでリセスされて、前記第１浅いトレンチに連結され、
前記第１深さは、前記第２深さよりも深いこと、
を特徴とする、イメージセンサ。
光が入射する第１表面、及び、前記第１表面と反対となる第２表面を有する基板と、
前記基板内にピクセル領域を定義する、深いトレンチ内のピクセル分離構造体と、
前記ピクセル領域内の光電変換領域と、
前記ピクセル領域内のパターンを定義する、第１浅いトレンチ及び第２浅いトレンチ内の素子分離層と、
を含み、
前記第１浅いトレンチは、前記基板の前記第２表面から前記基板内に前記基板の前記第１表面に垂直な方向に第１深さでリセスされて、前記深いトレンチに連結され、
前記第２浅いトレンチは、前記基板の前記第２表面から前記基板内に垂直方向に第２深さでリセスされて、前記第１浅いトレンチに連結され、
前記第１深さは、前記第２深さよりも深いこと、
を特徴とする、イメージセンサ。
【請求項10】
前記第１浅いトレンチと前記第２浅いトレンチとの境界に、前記基板の段差(step)が存在する、
ことを特徴とする、請求項９に記載のイメージセンサ。
ことを特徴とする、請求項９に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに関し、より具体的には、CMOSイメージセンサに関する。
【背景技術】
【0002】
イメージセンサは、電荷結合素子(CCD:charge coupled device)イメージセンサまたはCMOSイメージセンサを含む。CMOSイメージセンサは、駆動方式が簡単であり、信号処理回路を単一チップに集積することができ、製品の小型化が可能である。CMOSイメージセンサは、電力消耗が低く、バッテリ容量が制限的な製品に適用され得る。また、CMOSイメージセンサは、CMOS工程技術を互換可能に適用することができ、製造コストを低減させ得る。また、CMOSイメージセンサは、技術開発と共に、高解像度の具現が可能となり、CMOSイメージセンサに対する消費者の要求が増加している。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする課題は、浅いトレンチエッチング損傷によるダークレベル(dark level)電流を減少させ、ドーピング領域間の漏れ電流を減少させる浅いトレンチ構造を有する、イメージセンサを提供することである。
【課題を解決するための手段】
【0004】
本発明の実施例によるイメージセンサは、光が入射する第１表面、及び、前記第１表面と反対になる第２表面を有する基板、前記基板内のピクセル領域を取り囲むピクセル分離構造体、前記ピクセル領域内の光電変換領域、及び、前記ピクセル領域内のパターンを定義する素子分離層を含む。前記素子分離層は、前記ピクセル分離構造体と接触する第１部分及び前記ピクセル分離構造体から離隔された第２部分を含み、前記素子分離層は、前記基板の前記第２表面から前記基板内に延び、前記基板の前記第１表面に垂直な方向への前記素子分離層の前記第２部分の長さは、前記垂直方向への前記素子分離層の前記第１部分の長さよりも短い。
【0005】
本発明の実施例によるイメージセンサは、光が入射する第１表面、及び、前記第１表面と反対になる第２表面を有する基板、前記基板内にピクセル領域を定義する深いトレンチ内のピクセル分離構造体、前記ピクセル領域内の光電変換領域、及び、前記ピクセル領域内のパターンを定義する第１浅いトレンチ、及び、第２浅いトレンチ内の素子分離層を含み、前記第１浅いトレンチは、前記基板の前記第２表面から前記基板内に前記基板の前記第１表面に垂直な方向に第１深さにリセスされ、前記深いトレンチに連結され、前記第２浅いトレンチは、前記基板の前記第２表面から前記基板内に前記垂直方向に第２深さでリセスされて、前記第１浅いトレンチに連結され、前記第１深さは、前記第２深さよりも深い。
【0006】
本発明の実施例によるイメージセンサは、互いに対向する第１表面及び第２表面を有する基板、前記基板の前記第１表面上のマイクロレンズ、前記基板内にピクセル領域を定義する深いトレンチ内のピクセル分離構造体、前記ピクセル領域内の光電変換領域、前記ピクセル領域内で前記ピクセル分離構造体と接触する第１ドーピング領域、前記ピクセル領域内のパターンを定義する第１浅いトレンチ及び第２浅いトレンチ内の素子分離層、及び、前記パターン内の第２ドーピング領域を含み、前記第１ドーピング領域の不純物の導電型は、第２ドーピング領域の不純物の導電型とは互いに異なり、前記第１浅いトレンチは、前記基板の前記第２表面から前記基板内に前記基板の前記第１表面に垂直な方向に第１深さでリセスされて、前記深いトレンチに連結され、前記第２浅いトレンチは、前記基板の前記第２表面から前記基板内に前記垂直方向に第２深さでリセスされて、前記第１浅いトレンチに連結され、前記第１浅いトレンチは、前記第１ドーピング領域上に位置し、前記第１深さは、前記第２深さよりも深い。
【図面の簡単な説明】
【0007】
【図1】本発明の実施例によるイメージセンサを示す平面図である。
【図4】本発明の実施例によるイメージセンサを示す断面図である。
【図5】本発明の実施例によるイメージセンサに含まれる複数のピクセル回路の等価回路図である。
【図6A】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6B】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6C】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6D】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6E】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6F】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6G】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6H】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図6I】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図7A】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図7B】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図7C】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図7D】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【図7E】本発明の実施例によるイメージセンサ製造方法を示す断面図である。
【発明を実施するための形態】
【0008】
図１は、本発明の実施例によるイメージセンサ１００を示す平面図である。図２は、図１のＡ－Ａ’線に沿って見た本発明の実施例によるイメージセンサ１００を示す断面図である。図３は、図１のＢ－Ｂ’線に沿って見た本発明の実施例によるイメージセンサ１００を示す断面図である。
【0009】
図１－図３を参照すれば、イメージセンサ１００は、基板１１０、マイクロレンズ１８０、深いトレンチＤＴ内のピクセル分離構造体１５０、光電変換領域ＰＤ、及び、第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２内の素子分離層１２０を含む。一部実施例において、イメージセンサ１００は、第１ドーピング領域ＰＬＡＤ及び第２ドーピング領域ＦＤを、さらに含む。一部実施例において、イメージセンサ１００は、第３ドーピング領域ＧＮＤを、さらに含む。一部実施例において、イメージセンサ１００は、伝送ゲートＴＧ、選択ゲートＳＧ、及びドライブゲートＤＧを、さらに含む。一部実施例において、イメージセンサ１００は、前面構造体１３０を、さらに含む。一部実施例において、イメージセンサ１００は、支持基板１４０を、さらに含む。一部実施例において、イメージセンサ１００は、背面反射防止層１６１を、さらに含む。一部実施例において、イメージセンサ１００は、フェンス１６３、及びカラーフィルタ１７０を、さらに含む。一部実施例において、イメージセンサ１００は、キャッピング層１９０を、さらに含む。
【0010】
基板１１０は、互いに反対となる第１表面１１０ａ及び第２表面１１０ｂを有することができる。第１表面１１０ａは、光が入射する表面でもあり、垂直方向（Ｚ方向）に鉛直にもなる。通常、第１表面１１０ａは、背面とも呼ばれ、第２表面１１０ｂは、前面とも呼ばれる。前記基板１１０は、ＩV族半導体物質、ＩＩＩ－Ｖ族半導体物質、またはＩＩ－ＶＩ族半導体物質のような半導体物質を含む。前記ＩV族半導体物質は、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、または、シリコン（Ｓｉ）－ゲルマニウム（Ｇｅ）を含む。前記ＩＩＩ－Ｖ族半導体物質は、例えば、ガリウムヒ素（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、リン化ガリウム（ＧａＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、または、ヒ化インジウムガリウム（ＩｎＧａＡｓ）を含む。前記ＩＩ－ＶＩ族半導体物質は、例えば、テルル化亜鉛（ＺｎＴｅ）、または、硫化カドミウム（ＣｄＳ）を含む。
【0011】
深いトレンチＤＴは、基板１１０内に複数のピクセル領域ＰＸを定義することができる。すなわち、深いトレンチＤＴは、複数のピクセル領域ＰＸを互いに離隔させ得る。複数のピクセル領域ＰＸは、２次元アレイ状に配列され得る。図１には、４個のピクセル領域ＰＸが２×２マトリックス状に配列されていると図示されているが、ピクセル領域ＰＸの数及び配置は、それに制限されない。例えば、基板１１０内に形成されるピクセル領域ＰＸの数は、４よりも多い。
【0012】
一部実施例において、深いトレンチＤＴは、基板１１０の第１表面１１０ａから第２表面１１０ｂまで、基板１１０を貫通することができる。深いトレンチＤＴは、基板１１０の第２表面１１０ｂ（すなわち、前面）からエッチングされるFDTI(front-side deep trench isolation)工程によって形成され得る。
【0013】
ピクセル分離構造体１５０は、深いトレンチＤＴ内に配置され得る。ピクセル分離構造体１５０は、複数のピクセル領域ＰＸを取り囲むことができる。ピクセル分離構造体１５０は、複数のピクセル領域ＰＸを互いに分離させ得る。深いトレンチＤＴがＦＤＴＩによって形成される場合、ピクセル分離構造体１５０は、基板１１０の第１表面１１０ａから第２表面１１０ｂまで、基板１１０を貫通することができる。またＦＤＴＩ工程によって、基板１１０の第１表面１１０ａにおけるピクセル分離構造体１５０の幅Ｗ１は、基板１１０の第２表面１１０ｂにおけるピクセル分離構造体１５０の幅Ｗ２よりも狭い。
【0014】
ピクセル分離構造体１５０は、絶縁パターン１５４、伝導性パターン１５２、及びキャッピングパターン１５６を含む。絶縁パターン１５４は、深いトレンチＤＴの内側壁を覆うことができる。キャッピングパターン１５６が、絶縁パターン１５４上で深いトレンチＤＴの上部を満たすことができる。伝導性パターン１５２が、絶縁パターン１５４上で深いトレンチＤＴの下部を満たすことができる。キャッピングパターン１５６の上面は、基板１１０の第２表面１１０ｂと共面(coplanar)でもあり、伝導性パターン１５２によれば、基板１１０の第１表面１１０ａと共面でもある。絶縁パターン１５４は、基板１１０の第１表面１１０ａから第２表面１１０ｂまで延び得る。伝導性パターン１５２は、絶縁パターン１５４によって、基板１１０から電気的に分離され得る。一部実施例において、キャッピングパターン１５６は、省略され得る。その場合、伝導性パターン１５２が、基板１１０の第１表面１１０ａから第２表面１１０ｂまで延び、伝導性パターン１５２の上面は、基板１１０の第２表面１１０ｂと共面でもある。
【0015】
一部実施例において、伝導性パターン１５２は、例えば、ｎ型またはｐ型にドーピングされたポリシリコンのような半導体物質または金属物質を含む。一部実施例において、絶縁パターン１５４及びキャッピングパターン１５６は、シリコン酸化物、シリコン窒化物、またはシリコン酸窒化物を含んでもよい。他の実施例において、絶縁パターン１５４は、ハフニウム酸化物、アルミニウム酸化物、タンタル酸化物のような金属酸化物を含み、そのような場合、絶縁パターン１５４は、負の固定電荷層(negative fixed charge layer)として作用することができる。
【0016】
複数の光電変換領域ＰＤは、複数のピクセル領域ＰＸ内にそれぞれ配置され得る。光電変換領域ＰＤは、光信号を電気信号に変換する。光電変換領域ＰＤは、フォトダイオード、フォトトランジスタ(photo transistor)、フォトゲート、ＰＩＮフォトダイオード(Pinned Photo Diode;PPD)、またはそれらの組合せを含む。光電変換領域ＰＤは、基板１１０と反対である導電型の不純物がドーピングされたドーピング領域を含んでもよい。
【0017】
第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２は、ピクセル領域ＰＸ内のパターンＰＴを定義することができる。第１浅いトレンチＳＴ１は、基板１１０の第２表面１１０ｂから基板１１０内に垂直方向（Ｚ方向）に第１深さＤａでリセスされて、深いトレンチＤＴに連結され得る。第２浅いトレンチＳＴ２は、基板１１０の第２表面１１０ｂから基板１１０内に垂直方向（Ｚ方向）に第２深さＤｂでリセスされて、第１浅いトレンチＳＴ１に連結され得る。この際、第１深さＤａは、第２深さＤｂよりも深い。例えば、第１深さＤａは、約２０００～３０００オングストロームであり、第２深さＤｂは、約２００～１０００オングストロームでもあるので、第１深さＤａと第２深さＤｂとの差は、約１０００～２８００オングストロームでもある。一部実施例において、第１浅いトレンチＳＴ１は、ピクセル領域ＰＸの周りに沿って、前記深いトレンチＤＴに連結され得る。
【0018】
第１浅いトレンチＳＴ１と第２浅いトレンチＳＴ２との境界ＳＴ１２が図１に点線で表示されている。図１に図示された第１浅いトレンチＳＴ１と第２浅いトレンチＳＴ２との境界ＳＴ１２の形状は、例示的なものであって、多様に変形され得る。第１浅いトレンチＳＴ１の深さＤａと第２浅いトレンチＳＴ２の深さＤｂとが互いに異なるので、第１浅いトレンチＳＴ１と第２浅いトレンチＳＴ２との境界ＳＴ１２には、図３に図示されたように段差(step)が存在し得る。
【0019】
素子分離層１２０は、第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２内に配置され得る。素子分離層１２０は、第１浅いトレンチＳＴ１内の第１部分１２０ａ及び第２浅いトレンチＳＴ２内の第２部分１２０ｂを含む。素子分離層１２０の第１部分１２０ａは、ピクセル分離構造体１５０と接触し、素子分離層１２０の第２部分１２０ｂは、ピクセル分離構造体１５０から離隔され得る。素子分離層１２０の第１部分１２０ａは、ピクセル領域ＰＸの周りに沿って、ピクセル分離構造体１５０と接触することができる。素子分離層１２０の上面は、基板１１０の第２表面１１０ｂと共面でもある。垂直方向（Ｚ方向）に素子分離層１２０の第２部分１２０ｂの長さＬｂは、垂直方向（Ｚ方向）に素子分離層１２０の第１部分１２０ａの長さＬａよりも短い。素子分離層１２０は、シリコン酸化物、シリコン窒化物、または、それらの組合せを含んでもよい。
【0020】
パターンＰＴは、第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２によって定義される基板１１０の一部でもある。一部実施例において、パターンＰＴは、互いに離隔された第１パターンＰＴ１、第２パターンＰＴ２、及び第３パターンＰＴ３を含んでもよい。図１に図示された第１パターンＰＴ１、第２パターンＰＴ２、及び第３パターンＰＴ３の形状は、例示的なものであって、多様に変形され得る。第２浅いトレンチＳＴ２の一部は、第１パターンＰＴ１と第２パターンＰＴ２との間に延び得る。すなわち、素子分離層１２０の第２部分１２０ｂの一部は、第１パターンＰＴ１と第２パターンＰＴ２との間に延び得る。
【0021】
第１ドーピング領域ＰＬＡＤは、ピクセル領域ＰＸ内でピクセル分離構造体１５０と接触することができる。第２ドーピング領域ＦＤは、第１パターンＰＴ１内に位置することができる。第１ドーピング領域ＰＬＡＤは、素子分離層１２０の第１部分１２０ａの下に位置することができる。すなわち、第１ドーピング領域ＰＬＡＤは、第１浅いトレンチＳＴ１の下に位置し、ピクセル分離構造体１５０と接触することができる。第１ドーピング領域ＰＬＡＤの不純物の導電型は、第２ドーピング領域ＦＤの不純物の導電型と互いに異なってもいる。例えば、第１ドーピング領域ＰＬＡＤの不純物の導電型は、ｐ型であり、第２ドーピング領域ＦＤの不純物の導電型は、Ｎ型である。第２ドーピング領域ＦＤは、フローティングディフュージョン領域とも呼ばれる。第１ドーピング領域ＰＬＡＤは、深いトレンチＤＴエッチング損傷によるダークレベル電流増加を緩和させ得る。
【0022】
第３ドーピング領域ＧＮＤは、第２パターンＰＴ２内に位置する。第３ドーピング領域ＧＮＤの不純物の導電型は、第２ドーピング領域ＦＤの不純物の導電型と互いに異なってもいる。すなわち、第３ドーピング領域ＧＮＤの不純物の導電型は、第１ドーピング領域ＰＬＡＤの不純物の導電型と同一である。例えば、第３ドーピング領域ＧＮＤの不純物の導電型は、ｐ型であり、第２ドーピング領域ＦＤの不純物の導電型は、Ｎ型であり、第１ドーピング領域ＦＤの不純物の導電型は、ｐ型である。第３ドーピング領域ＧＮＤは、電気的に接地され得る。
【0023】
伝送ゲートＴＧは、基板１１０の第２表面１１０ｂから基板１１０内に垂直方向（Ｚ方向）に第３深さＤｃでリセスされ得る。伝送ゲートＴＧの第３深さＤｃは、第２浅いトレンチＳＴ２の第２深さＤｂよりも深い。一部実施例において、伝送ゲートＴＧの第３深さＤｃは、第１浅いトレンチＳＴ１の第１深さＤａよりも深い。選択ゲートＳＧ、ドライブゲートＤＧ、及びリセットゲートＲＧ（図５参照）が、第３パターンＰＴ３上に配置され得る。光電変換領域ＰＤ、伝送ゲートＴＧ、フローティングディフュージョン領域ＦＤ、リセットゲートＲＧ（図５参照）、ドライブゲートＤＧ、及び選択ゲートＳＧを含むピクセル回路ＰＸＣは、図５を参照して詳細に後述する。
【0024】
基板１１０の第２表面１１０ｂ上には、前面構造体１３０が配置され得る。前面構造体１３０は、複数のコンタクト１３４ａ、複数の配線１３４ｂ、１３４ｃ、及び複数の絶縁層１３６ａ、１３６ｂ、１３６ｃを含む。複数の絶縁層１３６ａ、１３６ｂ、１３６ｃは、複数のコンタクト１３４ａ及び複数の配線１３４ｂ、１３４ｃを覆い包む。
【0025】
複数のコンタクト１３４ａ及び複数の配線１３４ｂ、１３４ｃは、基板１１０の第２表面１１０ｂ上の伝送ゲートＴＧ、リセットゲートＲＧ（図５参照）、選択ゲートＳＧ、ドライブゲートＤＧ、第２ドーピング領域ＦＤ、または第３ドーピング領域ＧＮＤに電気的に連結され得る。複数の配線１３４ｂ、１３４ｃ及び複数のコンタクト１３４ａは、タングステン、アルミニウム、銅、タングステンシリサイド、チタンシリサイド、タングステン窒化物、チタン窒化物、ドーピングされたポリシリコン、などを含み得る。複数の絶縁層１３６ａ、１３６ｂ、１３６ｃは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、低誘電(low-k)物質、などの絶縁物質を含んでもよい。前記低誘電物質は、例えば、FOX(Flowable Oxide)、TOSZ(Torene SilaZene)、USG(Undoped Silica Glass)、BSG(Borosilica Glass)、PSG(PhosphoSilica Glass)、BPSG(BoroPhosphoSilica Glass)、PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)、FSG(Fluoride Silicate Glass)、CDO(Carbon Doped silicon Oxide)、キセロゲル(Xerogel)、エアロゲル(Aerogel)、AFC(Amorphous Fluorinated Carbon)、OSG(Organo Silicate Glass)、パリレン(Parylene),BCB(bis-benzocyclobutenes)、SiLK、ポリイミド(polyimide)、多孔性ポリマー材料(porous polymeric material)、または、それらの組合せを含んでもよい。
【0026】
支持基板１４０は、前面構造体１３０上に配置され得る。一部実施例において、支持基板１４０と前面構造体１３０との間には、接着部材（図示せず）がさらに配置され得る。支持基板１４０は、製造段階の間、基板１１０の強度を補うことができる。支持基板１４０は、例えば、シリコン基板を含み得る。
【0027】
背面反射防止層１６１は、基板１１０の第１表面１１０ａ上に配置され得る。例えば、背面反射防止層１６１は、ハフニウム酸化物（ＨｆＯ２）、シリコン酸化物（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）、酸化ランタン（Ｌａ２Ｏ３）、酸化プラセオジム（Ｐｒ２Ｏ３）、酸化セリウム（ＣｅＯ２）、酸化ネオジム（Ｎｄ２Ｏ３）、酸化プロメチウム（Ｐｍ２Ｏ３）、酸化サマリウム（Ｓｍ２Ｏ３）、酸化ユウロピウム（Ｅｕ２Ｏ３）、酸化ガドリニウム（Ｇｄ２Ｏ３）、酸化テルビウム（Ｔｂ２Ｏ３）、酸化ジスプロシウム（Ｄｙ２Ｏ３）、酸化ホルミウム（Ｈｏ２Ｏ３）、酸化ツリウム（Ｔｍ２Ｏ３）、酸化イッテルビウム（Ｙｂ２Ｏ３）、酸化ルテチウム（Ｌｕ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、または、それらの組合せを含んでもよい。
【0028】
フェンス１６３は、背面反射防止層１６１上に配置され得る。フェンス１６３は、平面図上において、ピクセル分離構造体１５０に沿って延び得る。フェンス１６３は、低屈折率物質を含む。例えば、低屈折率物質は、約１．０よりも大きく、約１．４よりも小さいか、同一である屈折率を有する。例示的な実施例において、低屈折率物質は、PMMA(polymethylmetacrylate)、シリコンアクリレート(silicon acrylate)、CAB(cellulose acetatebutyrate)、シリカ(silica)、またはFSA(fluoro-silicon acrylate)を含む。例えば、低屈折率物質は、シリカ粒子が分散されたポリマー物質を含んでもよい。
【0029】
フェンス１６３が相対的に低い屈折率を有する低屈折率物質を含む場合、フェンス１６３に向かって入射される光が全反射されて、それぞれのピクセル領域ＰＸの中心部方向に向かうように指向(directed)され得る。フェンス１６３は、複数のピクセル領域ＰＸのうち１つの上に配置されるカラーフィルタ１７０内部に斜めに入射される光が、隣接した他のピクセル領域上に配置されるカラーフィルタ１７０に進入することを防止し、それにより、複数のピクセル領域ＰＸ間のクロストークが防止され得る。
【0030】
複数のカラーフィルタ１７０は、背面反射防止層１６１上に配置され、フェンス１６３によって、互いに分離され得る。複数のカラーフィルタ１７０は、例えば、緑色フィルタ、青色フィルタ、及び赤色フィルタの組合せでもある。他の実施例において、複数のカラーフィルタ１７０は、例えば、シアン(cyan)フィルタ、マゼンタ(magenta)フィルタ、及びイエロ(yellow)フィルタの組合せでもある。
【0031】
マイクロレンズ１８０が、カラーフィルタ１７０及びフェンス１６３上に配置され得る。マイクロレンズ１８０は、複数のピクセル領域ＰＸにそれぞれ対応するように配置され得る。マイクロレンズ１８０は、透明でもある。マイクロレンズ１８０は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、またはシロキサン系樹脂などの樹脂系材料によって、形成され得る。マイクロレンズ１８０は、入射光を集光し、集光された光は、カラーフィルタ１７０を介して、光電変換領域ＰＤに入射され得る。
【0032】
キャッピング層１９０は、マイクロレンズ１８０上に配置されて、マイクロレンズ１８０を保護することができる。
【0033】
本発明によれば、第１浅いトレンチＳＴ１は、第１深さＤａで深いトレンチＤＴに連結され、第２浅いトレンチＳＴ２は、第２深さＤｂで第１浅いトレンチＳＴ１に連結され、第１深さＤａは、第２深さＤｂよりも深い。素子分離層１２０は、第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２内に形成され、ピクセル分離構造体１５０は、深いトレンチＤＴ内に形成され得る。したがって、素子分離層１２０は、ピクセル分離構造体１５０と接触する第１部分１２０ａ及びピクセル分離構造体１５０から離隔された第２部分１２０ｂを含み、素子分離層１２０の第２部分１２０ｂの長さＬｂは、素子分離層１２０の第１部分１２０ａの長さＬａよりも短い。
【0034】
第２浅いトレンチＳＴ２の第２深さＤｂが比較的浅いので、第２浅いトレンチＳＴ２のエッチングされた側面の面積が減少し得る。したがって、エッチング損傷によるダークレベル電流増加が緩和され得る。第１浅いトレンチＳＴ１の第１深さＤａが比較的深いので、第１浅いトレンチＳＴ１下の第１ドーピング領域ＰＬＡＤと第１パターンＰＴ１内の第２ドーピング領域ＦＤとが互いに垂直方向に十分に離れ、第１ドーピング領域ＰＬＡＤと第２ドーピング領域ＦＤとの間の漏れ電流が減少し得る。
【0035】
図４は、本発明の実施例によるイメージセンサ１００ａを示す断面図である。図４は、図１のＡ－Ａ’線に沿って見た断面図に対応する。以下、図１ないし図３に図示されたイメージセンサ１００と図４に図示されたイメージセンサ１００ａとの相違点が説明される。
【0036】
図４を参照すれば、イメージセンサ１００ａは、ピクセル分離構造体１５０ａを含む。ピクセル分離構造体１５０ａは、基板１１０の第１表面１１０ａから基板１１０内に延び得る。ピクセル分離構造体１５０ａは、基板１１０の第１表面１１０ａ上の部分をさらに含む。深いトレンチＤＴａは、基板１１０の第１表面１１０ａから基板１１０内にリセスされ得る。ピクセル分離構造体１５０ａは、基板１１０の第１表面１１０ａを覆って深いトレンチＤＴａを満たすことができる。深いトレンチＤＴａは、BDTI(back-side deep trench isolation)工程によって形成され得る。すなわち、深いトレンチＤＴａは、基板１１０の後面である基板１１０の第１表面１１０ａからエッチングされ得る。
【0037】
第１ドーピング領域ＰＬＡＤａは、ピクセル分離構造体１６０ａの基板１１０内に延びる部分の周りに配置され得る。伝送ゲートＴＧａは、基板１１０内にリセスされない。第１浅いトレンチＳＴ１は、深いトレンチＤＴａに連結されない。素子分離層１２０の第１部分１２０ａは、ピクセル分離構造体１５０と接触しない。
【0038】
図５は、本発明の実施例によるイメージセンサに含まれる複数のピクセル回路ＰＸＣの等価回路図である。
【0039】
図５を参照すれば、複数のピクセル回路ＰＸＣは、マトリックス状に配列され得る。複数のピクセル回路ＰＸＣそれぞれは、伝送トランジスタＴＸとロジックトランジスタＲＸ、ＳＸ、ＤＸを含む。ここで、ロジックトランジスタは、リセットトランジスタＲＸ、選択トランジスタＳＸ、及びドライブトランジスタＤＸ（または、ソースフォロワートランジスタ）を含む。リセットトランジスタＲＸは、リセットゲートＲＧを含み、選択トランジスタＳＸは、選択ゲートＳＧを含み、伝送トランジスタＴＸは、伝送ゲートＴＧを含み、ドライブトランジスタＤＸは、ドライブゲートＤＧ（図１参照）を含んでもよい。
【0040】
複数のピクセル回路ＰＸＣそれぞれは、光電変換領域ＰＤ及びフローティング拡散領域ＦＤをさらに含む。光電変換領域ＰＤは、外部から入射された光量に比例して、光電荷を生成及び蓄積することができる。
【0041】
伝送ゲートＴＧは、光電変換領域ＰＤで生成された電荷を、フローティング拡散領域ＦＤに伝送することができる。フローティング拡散領域ＦＤは、光電変換領域ＰＤで生成された電荷が伝送されて、累積的に保存することができる。フローティング拡散領域ＦＤに蓄積された光電荷の量によって、ドライブトランジスタＤＸが制御され得る。
【0042】
リセットトランジスタＲＸは、フローティング拡散領域ＦＤに蓄積された電荷を周期的にリセットさせ得る。リセットトランジスタＲＸのドレイン電極は、フローティング拡散領域ＦＤと連結され、ソース電極は、電源電圧ＶＤＤに連結される。リセットトランジスタＲＸがターンオン(turn-on)されれば、リセットトランジスタＲＸのソース電極と連結された電源電圧ＶＤＤが、前記フローティング拡散領域ＦＤに伝達され得る。リセットトランジスタＲＸがターンオンされるとき、フローティング拡散領域ＦＤに蓄積された電荷が排出されて、フローティング拡散領域ＦＤがリセットされ得る。
【0043】
ドライブトランジスタＤＸは、複数のピクセルＰＸ外部に位置する電流源（図示せず）と連結されて、ソースフォロワーバッファ増幅器として機能することができる。ドライブトランジスタＤＸは、フローティング拡散領域ＦＤにおける電位変化を増幅し、これを出力ラインＶＯＵＴに出力する。
【0044】
選択トランジスタＳＸは、行単位で複数のピクセル回路ＰＸＣを選択することができる。選択トランジスタＳＸがターンオンされると、電源電圧ＶＤＤが、ドライブトランジスタＤＸのソース電極に伝達することができる。
【0045】
【0046】
図６Ａを参照すれば、互いに対向する第２表面１１０ｂ及び第３表面１１０ｃを有する基板１１０が準備される。基板１１０の第２表面１１０ｂから基板１１０内に第１深さＤａにリセスされる第１浅いトレンチＳＴ１、及び、基板１１０の第２表面１１０ｂから基板１１０内に第２深さＤｂにリセスされる第２浅いトレンチＳＴ２が形成される。第１浅いトレンチＳＴ１は、基板１１０の第２表面１１０ｂから第１深さＤａで基板１１０をエッチングすることで形成され得る。第２浅いトレンチＳＴ２は、基板１１０の第２表面１１０ｂから第２深さＤｂで基板１１０をエッチングすることで形成され得る。一部実施例においては、第１浅いトレンチＳＴ１が形成された後、第２浅いトレンチＳＴ２が形成され得る。他の実施例においては、第２浅いトレンチＳＴ２が先に形成されて、第１浅いトレンチＳＴ１が後で形成され得る。第１浅いトレンチＳＴ１と第２浅いトレンチＳＴ２とを形成することで、第１パターンＰＴ１と第２パターンＰＴ２とを含むパターンＰＴが定義され得る。
【0047】
図６Ｂを参照すれば、基板１１０の第２表面１１０ｂ、基板１１０内の第１浅いトレンチＳＴ１、及び基板１１０内の第２浅いトレンチＳＴ２上に、素子分離層１２０が形成され得る。素子分離層１２０は、第１浅いトレンチＳＴ１を満たす部分、第２浅いトレンチＳＴ２を満たす部分、及び基板１１０の第２表面１１０ｂを覆う部分を含んでもよい。
【0048】
図６Ｃを参照すれば、素子分離層１２０を貫通して基板１１０内にリセスされる深いトレンチＤＴが形成され得る。深いトレンチＤＴは、素子分離層１２０及び基板１１０をエッチングすることで形成され得る。深いトレンチＤＴは、基板１１０を完全に貫通しない。すなわち、深いトレンチＤＴは、基板１１０の第３表面１１０ｃまで到逹しない。深いトレンチＤＴを形成することでピクセル領域ＰＸが定義され得る。
【0049】
図６Ｄを参照すれば、第１浅いトレンチＳＴ１下の深いトレンチＤＴの周りに第１ドーピング領域ＰＬＡＤが形成され得る。第１ドーピング領域ＰＬＡＤは、深いトレンチＤＴのエッチング損傷によるダークレベル電流増加を緩和させ得る。
【0050】
図６Ｅを参照すれば、深いトレンチＤＴ内にピクセル分離構造体１５０が形成され得る。例えば、深いトレンチＤＴ内及び素子分離層１２０上に、絶縁パターン１５４がコンフォーマルに形成され得る。また、絶縁パターン１５４上に、深いトレンチＤＴの残り部分を満たすように、伝導性パターン１５２を形成することができる。例えば、エッチバック工程によって、伝導性パターン１５２の上部を除去することができる。伝導性パターン１５２及び絶縁パターン１５４上に、キャッピングパターン１５６が形成され得る。次いで、基板１１０の第２表面１１０ｂが露出されるように、素子分離層１２０、絶縁パターン１５４、及びキャッピングパターン１５６を平坦化することができる。これにより、第１浅いトレンチＳＴ１内の素子分離層１２０の第１部分１２０ａ、第２浅いトレンチＳＴ２内の素子分離層１２０の第２部分１２０ｂ、及び深いトレンチＤＴ内のピクセル分離構造体１５０が、残ることができる。
【0051】
図６Ｆを参照すれば、深いトレンチＤＴによって定義されるピクセル領域ＰＸ内に、光電変換領域ＰＤが形成され得る。例えば、ピクセル領域ＰＸ内にドーピング領域を形成することで、光電変換領域ＰＤが形成され得る。
【0052】
図６Ｇを参照すれば、基板１１０の第２表面１１０ｂから基板１１０内にリセスされる伝送ゲートＴＧが形成され得る。また、第１パターンＰＴ１内に、第２ドーピング領域ＦＤが形成され得る。また、第２パターンＰＴ２内に、第３ドーピング領域ＧＮＤが形成され得る。また、リセットゲートＲＧ（図５参照）、ドライブゲートＤＧ（図１及び図５参照）、及び選択ゲートＳＧ（図１及び図５参照）が、第１パターンＰＴ１上に形成され得る。
【0053】
図６Ｈを参照すれば、基板１１０の第２表面１１０ｂ上に、前面構造体１３０が形成され得る。例えば、基板１１０の第２表面１１０ｂ上に、第１絶縁層１３６ａを形成することができる。次いで、第１絶縁層１３６ａを貫通する複数のコンタクト１３４ａを形成することができる。次いで、第１絶縁層１３６ａ上に、第１配線１３４ｂを形成することができる。次いで、第１絶縁層１３６ａ及び第１配線１３４ｂ上に、第２絶縁層１３６ｂを形成することができる。次いで、第２絶縁層１３６ｂ上に、第２配線１３４ｃを形成することができる。次いで、第２配線１３４ｃ及び第２絶縁層１３６ｂ上に、第３絶縁層１３６ｃを形成することができる。
【0054】
以後、前面構造体１３０上に、支持基板１４０を接着させ得る。
【0055】
図６Ｈ及び図６Ｉを参照すれば、基板１１０の第３表面１１０ｃを研磨することで、基板１１０の第１表面１１０ａが形成され得る。基板１１０の第１表面１１０ａを通じて、ピクセル分離構造体１５０の伝導性パターン１５２が露出され得る。これにより、深いトレンチＤＴ及びピクセル分離構造体１５０は、基板１１０の第１表面１１０ａから第２表面１１０ｂまで、基板１１０を貫通することができる。
【0056】
図２及び図３を参照すれば、基板１１０の第１表面１１０ａ及びピクセル分離構造体１５０上に、背面反射防止層１６１が形成され得る。次いで、背面反射防止層１６１上に、フェンス１６３が形成され得る。次いで、背面反射防止層１６１上に、カラーフィルタ１７０が形成され得る。次いで、カラーフィルタ１７０及びフェンス１６３上に、マイクロレンズ１８０が形成され得る。次いで、マイクロレンズ１８０上に、キャッピング層１９０が形成され得る。これにより、図１ないし図３に図示されたイメージセンサ１００が完成され得る。
【0057】
【0058】
図７Ａを参照すれば、互いに対向する第２表面１１０ｂ及び第３表面１１０ｃを有する基板１１０が準備される。基板１１０の第２表面１１０ｂから基板１１０内にリセスされる第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２が形成される。第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２のうち、１つが先に形成され、第１浅いトレンチＳＴ１及び第２浅いトレンチＳＴ２のうち、他の１つが後で形成され得る。
【0059】
次いで、第１浅いトレンチＳＴ１下に、第１ドーピング領域ＰＬＡＤａが形成され得る。
【0060】
図７Ｂを参照すれば、基板１１０内に光電変換素子ＰＤが形成され得る。
【0061】
次いで、基板１１０の第２表面１１０ｂ、基板１１０内の第１浅いトレンチＳＴ１、及び基板１１０内の第２浅いトレンチＳＴ２上に、素子分離層１２０が形成され得る。次いで、基板１１０の第２表面１１０ｂが露出されるように、素子分離層１２０が平坦化され得る。第１浅いトレンチＳＴ１を満たす素子分離層１２０の第１部分１２０ａ部分及び第２浅いトレンチＳＴ２を満たす素子分離層１２０の第２部分１２０ｂが残る。
【0062】
図７Ｃを参照すれば、第１パターンＰＴ１上に、伝送ゲートＴＧａを形成することができる。また、第１パターンＰＴ１内に、第２ドーピング領域ＦＤを形成することができる。また、第２パターンＰＴ２内に、第３ドーピング領域ＧＮＤを形成することができる。
【0063】
図７Ｄを参照すれば、基板１１０の第２表面１１０ｂ及び素子分離層１２０上に、前面構造体１３０が形成され得る。選択的に、前面構造体１３０上に、支持基板１４０が形成され得る。
【0064】
【0065】
次いで、基板１１０の第１表面１１０ａから基板１１０内に第１浅いトレンチＳＴ１に向かって延びる深いトレンチＤＴａが形成され得る。深いトレンチＤＴａ及び基板１１０の第１表面１１０ａ上に、ピクセル分離構造体１５０ａが形成され得る。
【0066】
図４を参照すれば、ピクセル分離構造体１５０ａ上に、背面反射防止層１６１が形成され得る。次いで、背面反射防止層１６１上に、フェンス１６３が形成され得る。次いで、背面反射防止層１６１上に、カラーフィルタ１７０が形成され得る。次いで、カラーフィルタ１７０及びフェンス１６３上に、マイクロレンズ１８０が形成され得る。次に、マイクロレンズ１８０上に、キャッピング層１９０が形成され得る。これにより、図４に図示されたイメージセンサ１００ａが完成され得る。
【0067】
本発明に開示された実施例は、本発明の技術的思想を限定するためのものではなく、説明するためのものであり、そのような実施例によって本発明の技術的思想の範囲が限定されるものではない。本発明の保護範囲は、特許請求の範囲によって解釈されねばならず、それと同等な範囲内にある全ての技術的思想は、本発明の権利範囲に含まれると解釈されねばならない。
【符号の説明】
【0068】
１００ イメージセンサ
１１０ 基板
１１０ａ 第１表面
１１０ｂ 第２表面
１２０ 素子分離層
１２０ａ 第１部分
１２０ｂ 第２部分
１３０ 前面構造体
１３４ａ コンタクト
１３４ｂ、１３４ｃ 配線
１３６ａ、１３６ｂ、１３６ｃ 絶縁層
１４０ 支持基板
１５０ ピクセル分離構造体
１５２ 伝導性パターン
１５４ 絶縁パターン
１５６ キャッピングパターン
１６１ 背面反射防止層
１６３ フェンス
１７０ カラーフィルタ
１８０ マイクロレンズ
１９０ キャッピング層
ＤＴ 深いトレンチ
ＰＤ 光電変換領域
ＦＤ 第２ドーピング領域
ＴＧ 伝送ゲート
ＳＧ 選択ゲート
ＤＧ ドライブゲート
ＳＴ１ 第１浅いトレンチ
ＳＴ２ 第２浅いトレンチ
ＧＮＤ 第３ドーピング領域
ＰＬＡＤ 第１ドーピング領域
１１０ 基板
１１０ａ 第１表面
１１０ｂ 第２表面
１２０ 素子分離層
１２０ａ 第１部分
１２０ｂ 第２部分
１３０ 前面構造体
１３４ａ コンタクト
１３４ｂ、１３４ｃ 配線
１３６ａ、１３６ｂ、１３６ｃ 絶縁層
１４０ 支持基板
１５０ ピクセル分離構造体
１５２ 伝導性パターン
１５４ 絶縁パターン
１５６ キャッピングパターン
１６１ 背面反射防止層
１６３ フェンス
１７０ カラーフィルタ
１８０ マイクロレンズ
１９０ キャッピング層
ＤＴ 深いトレンチ
ＰＤ 光電変換領域
ＦＤ 第２ドーピング領域
ＴＧ 伝送ゲート
ＳＧ 選択ゲート
ＤＧ ドライブゲート
ＳＴ１ 第１浅いトレンチ
ＳＴ２ 第２浅いトレンチ
ＧＮＤ 第３ドーピング領域
ＰＬＡＤ 第１ドーピング領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図6H】
【図6I】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】