特開 2022-186808 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022186808

(43)【公開日】2022-12-15

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20221208BHJP

   H01L 21/336 20060101ALI20221208BHJP

   H01L 21/768 20060101ALI20221208BHJP

   H01L 21/822 20060101ALI20221208BHJP

   H01L 21/8234 20060101ALI20221208BHJP

   H01L 27/088 20060101ALI20221208BHJP

   G02F 1/1368 20060101ALI20221208BHJP

【ＦＩ】

H01L29/78 617N

H01L29/78 619A

H01L21/90 D

H01L21/90 M

H01L27/04 G

H01L27/088 J

H01L27/088 331E

G02F1/1368

【審査請求】有

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2022165318

(22)【出願日】2022-10-14

(62)【分割の表示】P 2020142389の分割

【原出願日】2016-11-09

(31)【優先権主張番号】P 2015227617

(32)【優先日】2015-11-20

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2015237207

(32)【優先日】2015-12-04

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】保坂 泰靖

(72)【発明者】

【氏名】島 行徳

(72)【発明者】

【氏名】中田 昌孝

(72)【発明者】

【氏名】神長 正美

(57)【要約】

【課題】酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に
、信頼性を向上させる。
【解決手段】トランジスタを有する半導体装置である。トランジスタは、第１のゲート電
極として機能する第１の導電膜と、第１のゲート絶縁膜と、チャネル領域を有する第１の
酸化物半導体膜と、第２のゲート絶縁膜と、第２のゲート電極として機能する第２の酸化
物半導体膜及び第２の導電膜とを有する。第２の酸化物半導体膜は、第１の酸化物半導体
膜よりキャリア密度が高い領域を有する。第２の導電膜は、第１の導電膜と接する領域を
有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の導電膜と、
前記第１の導電膜上の第１の絶縁膜と、
前記第１の絶縁膜上に位置し、前記第１の導電膜と重なる領域を有する半導体膜と、
前記半導体膜の上面と接する領域を有する第２の絶縁膜と、
前記第２の絶縁膜上に位置し、前記半導体膜と重なる領域を有する第２の導電膜と、
前記第２の導電膜の上面と接する領域と、前記第２の導電膜の側面と接する領域と、前記第２の絶縁膜の上面と接する領域と、を有し、窒化シリコンを有する第３の絶縁膜と、
前記第３の絶縁膜の上面と接する領域を有し、酸化シリコンを有する第４の絶縁膜と、
前記第４の絶縁膜の上面と接する領域を有し、有機材料を有する第５の絶縁膜と、
前記第５の絶縁膜上に位置する第３の導電膜と、
前記第３の導電膜の上面と接する領域を有し、有機材料を有する第６の絶縁膜と、
前記第６の絶縁膜上に位置する液晶素子と、を有し、
前記半導体膜は、トランジスタのチャネル形成領域を有し、
前記第２の導電膜は、前記トランジスタのゲート電極としての機能を有し、
前記第３の導電膜は、前記トランジスタのソース電極又はドレイン電極としての機能を有し、
前記第３の絶縁膜及び前記第４の絶縁膜は、第１の開口部を有し、
前記第５の絶縁膜は、前記第１の開口部と重なる第２の開口部を有し、
断面視において、前記第１の開口部の上端と、前記第２の開口部の下端とは、一致せず、
前記第２の開口部の下端における前記第２の開口部の径は、前記第１の開口部の上端における前記第１の開口部の径よりも大きく、
前記第３の導電膜は、前記第５の絶縁膜の上面と接する領域と、前記第１の開口部及び前記第２の開口部と重なる領域において前記半導体膜の上面と接する領域と、を有し、
前記チャネル形成領域は、シリコンを有する液晶表示装置。

【請求項2】

第１の導電膜と、
前記第１の導電膜上の第１の絶縁膜と、
前記第１の絶縁膜上に位置し、前記第１の導電膜と重なる領域を有する半導体膜と、
前記半導体膜の上面と接する領域を有する第２の絶縁膜と、
前記第２の絶縁膜上に位置し、前記半導体膜と重なる領域を有する第２の導電膜と、
前記第２の導電膜の上面と接する領域と、前記第２の導電膜の側面と接する領域と、前記第２の絶縁膜の上面と接する領域と、を有し、窒化シリコンを有する第３の絶縁膜と、
前記第３の絶縁膜の上面と接する領域を有し、酸化シリコンを有する第４の絶縁膜と、
前記第４の絶縁膜の上面と接する領域を有し、有機材料を有する第５の絶縁膜と、
前記第５の絶縁膜上に位置する第３の導電膜と、
前記第３の導電膜の上面と接する領域を有し、有機材料を有する第６の絶縁膜と、
前記第６の絶縁膜上に位置する液晶素子と、を有し、
前記半導体膜は、トランジスタのチャネル形成領域を有し、
前記第２の導電膜は、前記トランジスタのゲート電極としての機能を有し、
前記第３の導電膜は、前記トランジスタのソース電極又はドレイン電極としての機能を有し、
前記第３の絶縁膜及び前記第４の絶縁膜は、第１の開口部を有し、
前記第５の絶縁膜は、前記第１の開口部と重なる第２の開口部を有し、
断面視において、前記第１の開口部の上端と、前記第２の開口部の下端とは、一致せず、
前記第２の開口部の下端における前記第２の開口部の径は、前記第１の開口部の上端における前記第１の開口部の径よりも大きく、
前記第１の開口部の上端における前記第１の開口部の径は、前記第１の開口部の下端における前記第１の開口部の径よりも大きく、
前記第３の導電膜は、前記第５の絶縁膜の上面と接する領域と、前記第１の開口部及び前記第２の開口部と重なる領域において前記半導体膜の上面と接する領域と、を有し、
前記チャネル形成領域は、シリコンを有する液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表
示装置に関する。

【0002】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関する。より具体的には、半導体装置、表示装置、発光装置、照明装置、蓄電装
置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法に関する。

【0003】

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。

【背景技術】

【0004】

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目
されている。該トランジスタは、集積回路（ＩＣ）や画像装置（表示装置）のような電子
デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、シリコン
を代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目
されている。

【0005】

例えば、酸化物半導体として、Ｉｎ－Ｇａ－Ｚｎ系酸化物を用いてトランジスタを作製
する技術が開示されている（特許文献１参照）。また、自己整列トップゲート構造を有す
る酸化物薄膜のトランジスタを作製する技術が開示されている（特許文献２参照）。

【0006】

また、チャネルを形成する酸化物半導体層の下地絶縁層に、加熱により酸素を放出する
絶縁層を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている（特
許文献３参照）。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００７－９６０５５号公報

【特許文献2】特開２００９－２７８１１５号公報

【特許文献3】特開２０１２－００９８３６号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

酸化物半導体膜を有するトランジスタとしては、例えば、逆スタガ型（ボトムゲート構
造ともいう）またはスタガ型（トップゲート構造ともいう）等が挙げられる。酸化物半導
体膜を有するトランジスタを表示装置に適用する場合、スタガ型のトランジスタよりも逆
スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるた
め、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装置の
画質の高精細化が進むと、逆スタガ型のトランジスタでは、ゲート電極とソース電極及び
ドレイン電極との間の寄生容量によって信号遅延等が大きくなり、表示装置の画質が劣化
するという問題がある。そこで、酸化物半導体膜を有するスタガ型のトランジスタにおい
て、安定した電気特性及び高い信頼性を有する構造の開発が望まれている。

【0009】

また、酸化物半導体膜をチャネル領域に用いてトランジスタを作製する場合、酸化物半
導体膜のチャネル領域中に形成される酸素欠損は、トランジスタ特性に影響を与えるため
問題となる。例えば、酸化物半導体膜のチャネル領域中に酸素欠損が形成されると、該酸
素欠損に起因してキャリアが生成される。酸化物半導体膜のチャネル領域中にキャリアが
生成されると、酸化物半導体膜をチャネル領域に有するトランジスタの電気特性の変動、
例えばしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつくと
いう問題が生じる。したがって、酸化物半導体膜のチャネル領域においては、酸素欠損が
少ない方が好ましい。一方で、酸化物半導体膜をチャネル領域に用いるトランジスタにお
いて、ソース電極及びドレイン電極と接する酸化物半導体膜としては、ソース電極及びド
レイン電極との接触抵抗を低減するために酸素欠損が多く、抵抗が低い方が好ましい。

【0010】

上記問題に鑑み、本発明の一態様では、酸化物半導体を有するトランジスタにおいて、
電気特性の変動を抑制することを課題の一つとする。または、本発明の一態様では、酸化
物半導体を有するトランジスタにおいて、信頼性を向上させることを課題の一つとする。
または、本発明の一態様では、酸化物半導体を有するオン電流が大きいトランジスタを提
供することを課題の一つとする。または、本発明の一態様では、酸化物半導体を有するオ
フ電流が小さいトランジスタを提供することを課題の一つとする。または、本発明の一態
様では、消費電力が低減された半導体装置を提供することを課題の一つとする。または、
本発明の一態様では、新規な半導体装置を提供することを課題の一つとする。または、本
発明の一態様では、新規な半導体装置の作製方法を提供することを課題の一つとする。

【0011】

なお、上記の課題の記載は、他の課題の存在を妨げない。なお、本発明の一態様は、必
ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載
から自ずと明らかであり、明細書等の記載から上記以外の課題を抽出することが可能であ
る。

【課題を解決するための手段】

【0012】

本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１
の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜を間に挟んで第１の導電膜
と重なる領域を有する、第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の絶縁
膜と、第２の絶縁膜を間に挟んで第１の酸化物半導体膜と重なる領域を有する、第２の酸
化物半導体膜と、第２の酸化物半導体膜上の第２の導電膜と、第１の酸化物半導体膜上、
第２の酸化物半導体膜上、及び第２の導電膜上の第３の絶縁膜と、を有し、第１の酸化物
半導体膜は、第２の絶縁膜と接するチャネル領域と、第３の絶縁膜と接するソース領域と
、第３の絶縁膜と接するドレイン領域と、を有し、第２の酸化物半導体膜は、チャネル領
域よりキャリア密度が高い領域を有し、第２の導電膜は、第１の導電膜と接する領域を有
する半導体装置である。

【0013】

また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜を間に挟んで第
１の導電膜と重なる領域を有する、第１の酸化物半導体膜と、第１の酸化物半導体膜上の
第２の絶縁膜と、第２の絶縁膜を間に挟んで第１の酸化物半導体膜と重なる領域を有する
、第２の酸化物半導体膜と、第２の酸化物半導体膜上の第２の導電膜と、第１の酸化物半
導体膜上、第２の酸化物半導体膜上、及び第２の導電膜上の第３の絶縁膜と、を有し、第
１の酸化物半導体膜は、第２の絶縁膜と接するチャネル領域と、第３の絶縁膜と接するソ
ース領域と、第３の絶縁膜と接するドレイン領域と、を有し、第２の酸化物半導体膜は、
チャネル領域よりキャリア密度が高い領域を有し、第１の絶縁膜、第２の絶縁膜、及び第
２の酸化物半導体膜は、第１の開口部を有し、第２の導電膜は、第１の開口部において、
第１の導電膜と接する領域を有する半導体装置である。

【0014】

上記各構成において、第２の導電膜は、遮光性を有すると好ましい。また、第２の導電
膜のシート抵抗が、１０Ω／ｓｑｕａｒｅ（Ω／ｓｑ．）以下であると好ましい。

【0015】

また、上記各構成において、トランジスタは、さらに、第３の導電膜と、第４の導電膜
と、を有し、第３の導電膜は、第３の絶縁膜に設けられた第２の開口部を介して、ソース
領域において第１の酸化物半導体膜に電気的に接続する領域を有し、第４の導電膜は、第
３の絶縁膜に設けられた第３の開口部を介して、ドレイン領域において第１の酸化物半導
体膜に電気的に接続する領域を有すると好ましい。

【0016】

また、上記各構成において、第１の酸化物半導体膜、及び第２の酸化物半導体膜の少な
くとも一方は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）と、を有する
と好ましい。

【0017】

また、上記各構成において、第２の酸化物半導体膜がＩｎ、Ｚｎ、およびＭを有する場
合、Ｉｎの含有量が、Ｍの含有量以上である領域を有すると好ましい。また、第１の酸化
物半導体膜がＩｎ、Ｚｎ、およびＭを有する場合、Ｉｎの含有量が、Ｍの含有量以上であ
る領域を有すると好ましい。

【0018】

また、上記各構成において、第３の絶縁膜は、窒素および水素の少なくとも一方を有す
ると好ましい。

【0019】

また、上記各構成において、第１の酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸
配向性を有すると好ましい。

【0020】

また、本発明の他の一態様は、上記各態様の半導体装置と表示素子とを有する表示装置
である。また、本発明の他の一態様は、上記態様の半導体装置とセンサとを有する電子機
器である。本明細書中における表示装置とは、画像表示デバイスを指す。また、表示装置
にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、
ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、Ｔ
ＣＰの先にプリント配線板が設けられたモジュール、または表示装置にＣＯＧ（Ｃｈｉｐ
Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て本
発明の一態様に含む。

【発明の効果】

【0021】

本発明の一態様により、酸化物半導体を有するトランジスタにおいて、電気特性の変動
を抑制することができる。または、本発明の一態様により、酸化物半導体を有するトラン
ジスタにおいて、信頼性を向上させることができる。または、本発明の一態様により、酸
化物半導体を有するオン電流が大きいトランジスタを提供することができる。または、本
発明の一態様により、酸化物半導体を有するオフ電流が小さいトランジスタを提供するこ
とができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供す
ることができる。または、本発明の一態様により、新規な半導体装置を提供することがで
きる。または、本発明の一態様により、新規な半導体装置の作製方法を提供することがで
きる。

【0022】

なお、これらの効果の記載は、他の効果の存在を妨げない。なお、本発明の一態様は、
必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかであり、明細書、図面、請求項などの記載
から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

【0023】

【図1】半導体装置の上面及び断面を説明する図。

【図2】半導体装置の上面及び断面を説明する図。

【図3】半導体装置の断面を説明する図。

【図4】半導体装置の断面を説明する図。

【図5】半導体装置の断面を説明する図。

【図6】半導体装置の断面を説明する図。

【図7】半導体装置の断面を説明する図。

【図8】半導体装置の作製方法を説明する断面図。

【図9】半導体装置の作製方法を説明する断面図。

【図10】半導体装置の作製方法を説明する断面図。

【図11】半導体装置の作製方法を説明する断面図。

【図12】半導体装置の作製方法を説明する断面図。

【図13】半導体装置の作製方法を説明する断面図。

【図14】本発明の一態様に係る酸化物半導体の原子数比の範囲を説明する図。

【図15】ＩｎＭＺｎＯ_４の結晶を説明する図。

【図16】酸化物半導体の積層構造におけるバンド図。

【図17】ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。

【図18】ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。

【図19】ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。

【図20】ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。

【図21】Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。

【図22】表示装置の一態様を示す上面図。

【図23】表示装置の一態様を示す断面図。

【図24】表示装置の一態様を示す断面図。

【図25】表示装置の一態様を示す断面図。

【図26】表示装置の一態様を示す断面図。

【図27】表示装置の一態様を示す断面図。

【図28】表示装置を説明するブロック図及び回路図。

【図29】本発明の一態様を説明するための回路図およびタイミングチャート。

【図30】本発明の一態様を説明するためのグラフおよび回路図。

【図31】本発明の一態様を説明するための回路図およびタイミングチャート。

【図32】本発明の一態様を説明するための回路図およびタイミングチャート。

【図33】本発明の一態様を説明するためのブロック図、回路図および波形図。

【図34】本発明の一態様を説明するための回路図およびタイミングチャート。

【図35】本発明の一態様を説明するための回路図。

【図36】本発明の一態様を説明するための回路図。

【図37】表示モジュールを説明する図。

【図38】電子機器を説明する図。

【図39】電子機器を説明する図。

【図40】表示装置を説明する斜視図。

【図41】実施例に係る、シート抵抗の測定結果を説明する図。

【図42】実施例に係る、コンタクトチェーン抵抗の測定結果を説明する図。

【図43】実施例に係る、トランジスタの断面を説明する図。

【図44】実施例に係る、トランジスタのＩｄ－Ｖｇ特性を説明する図。

【図45】実施例に係る、トランジスタのＩｄ－Ｖｇ特性を説明する図。

【図46】実施例に係る、トランジスタの信頼性試験結果を説明する図。

【図47】実施例に係る、光照射時のトランジスタのＩｄ－Ｖｇ特性を説明する図。

【図48】実施例に係る、光照射時のトランジスタのＩｄ－Ｖｇ特性を説明する図。

【図49】実施例に係る、トランジスタのＴＥＭ像を説明する図。

【図50】実施例に係る、ＴＤＳ分析結果を説明する図。

【図51】実施例に係る、ＴＤＳ分析結果を説明する図。

【図52】実施例に係る、ＴＤＳ分析結果を説明する図。

【図53】実施例に係る、ＥＳＲ測定結果を説明する図。

【図54】実施例に係る、３本シグナルスピン密度の測定結果を説明する図。

【図55】実施例に係る、ＴＤＳ分析結果を説明する図。

【図56】実施例に係る、ＴＤＳ分析結果を説明する図。

【図57】実施例に係る、ＴＤＳ分析結果を説明する図。

【図58】実施例に係る、トランジスタの断面を説明する図。

【図59】実施例に係る、トランジスタのＩｄ－Ｖｇ特性を説明する図。

【図60】実施例に係る、トランジスタのＩｄ－Ｖｇ特性を説明する図。

【図61】実施例に係る、トランジスタのＩｄ－Ｖｇ特性を説明する図。

【図62】実施例に係る、トランジスタのＩｄ－Ｖｇ特性を説明する図。

【図63】実施例に係る、トランジスタのＩｄ－Ｖｇ特性を説明する図。

【図64】実施例に係る、トランジスタの信頼性試験結果を説明する図。

【図65】実施例に係る、光照射時のトランジスタのＩｄ－Ｖｇ特性を説明する図。

【図66】実施例に係る、光照射時のトランジスタのＩｄ－Ｖｇ特性を説明する図。

【図67】実施例に係る、光照射時のトランジスタのＩｄ－Ｖｇ特性を説明する図。

【発明を実施するための形態】

【0024】

以下、本発明の実施の態様について図面を用いて詳細に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細
を様々に変更し得ることが可能である。従って、本発明は以下に示す実施の形態の記載内
容に限定して解釈されない。

【0025】

なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

【0026】

また、本明細書等において、第１、第２等として付される序数詞は便宜上用いており、
工程順又は積層順を示さない場合がある。そのため、例えば、「第１の」を「第２の」又
は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載され
ている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合が
ある。

【0027】

また、本明細書において、「上に」「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化する。従って、明細書で説明した語句に限定
されず、状況に応じて適切に言い換えることができる。

【0028】

また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを
指す符号は異なる図面間でも共通して用いる。

【0029】

また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。また
は、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある
。

【0030】

また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。

【0031】

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができる。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域
をいう。

【0032】

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができる。

【0033】

なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重
なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース
電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つ
のトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書等では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大
値、最小値または平均値とする。

【0034】

チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される
領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つの
トランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明
細書等では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大
値、最小値または平均値とする。

【0035】

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受が可能なものであれば、特に限定されない。例え
ば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなど
のスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素
子などが含まれる。

【0036】

また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位
）との電位差のことを示す場合が多い。そのため、電圧を電位と言い換えることが可能で
ある。

【0037】

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。

【0038】

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔ
ｈよりも低いときのドレイン電流を言う場合がある。

【0039】

トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。

【0040】

一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０^－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０^－１
３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０^－１９Ａであり、Ｖｇ
ｓが－０．８Ｖにおけるドレイン電流が１×１０^－２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて
、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０^－１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０^－１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０^－２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０^－２２Ａ以下である、と言う場合がある。

【0041】

また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。

【0042】

トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃以上３５℃以下のいずれか一の温度）におけるオフ電流、を表す場合がある。
トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５
℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該ト
ランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下のい
ずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在す
ることを指す場合がある。

【0043】

トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導
体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶ
ｇｓの値が存在することを指す場合がある。

【0044】

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。

【0045】

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。

【0046】

また、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

【0047】

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。

【0048】

（実施の形態１）
本実施の形態においては、本発明の一態様の半導体装置及び半導体装置の作製方法の一
例について、図１乃至図１６を用いて以下説明する。

【0049】

＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置が有するトランジスタ１００の上面図であ
る。また、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面
図であり、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面
図である。なお、図１（Ａ）においては明瞭化のため、トランジスタ１００の構成要素の
一部（基板１０２及び絶縁膜等）を省略して図示している。

【0050】

また、図１（Ａ）における一点鎖線Ｘ１－Ｘ２方向をトランジスタ１００のチャネル長
（Ｌ）方向、一点鎖線Ｙ１－Ｙ２方向をトランジスタ１００のチャネル幅（Ｗ）方向と呼
称する場合がある。

【0051】

トランジスタ１００は、基板１０２上の第１のゲート電極（ボトムゲート電極ともいう
）として機能する導電膜１０６と、基板１０２及び導電膜１０６上の絶縁膜１０４と、絶
縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶
縁膜１１０上の第２のゲート電極（トップゲート電極ともいう）として機能する酸化物半
導体膜１１２及び導電膜１１４と、絶縁膜１０４、酸化物半導体膜１０８、酸化物半導体
膜１１２、及び導電膜１１４上の絶縁膜１１６と、を有する。また、酸化物半導体膜１０
８は、酸化物半導体膜１１２及び導電膜１１４と重なり、且つ絶縁膜１１０と接するチャ
ネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接す
るドレイン領域１０８ｄと、を有する。

【0052】

また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８、絶縁膜１１６及び絶縁
膜１１８に設けられた開口部１４１ｓを介して、ソース領域１０８ｓにおいて酸化物半導
体膜１０８に電気的に接続される導電膜１２０ｓ、および絶縁膜１１６及び絶縁膜１１８
に設けられた開口部１４１ｄを介して、ドレイン領域１０８ｄにおいて酸化物半導体膜１
０８に電気的に接続される導電膜１２０ｄを有する。

【0053】

なお、本明細書等において、絶縁膜１０４を第１の絶縁膜、絶縁膜１１０を第２の絶縁
膜、絶縁膜１１６を第３の絶縁膜、および絶縁膜１１８を第４の絶縁膜と、それぞれ呼称
する場合がある。また、トランジスタ１００において、絶縁膜１０４は、第１のゲート絶
縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。
そのため、本明細書等において、絶縁膜１０４を第１のゲート絶縁膜と、絶縁膜１１０を
第２のゲート絶縁膜と呼称する場合がある。また、導電膜１２０ｓは、ソース電極として
の機能を有し、導電膜１２０ｄは、ドレイン電極としての機能を有する。そのため、本明
細書等において、導電膜１２０ｓをソース電極と、導電膜１２０ｄをドレイン電極と呼称
する場合がある。

【0054】

酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給する機能を有する。酸化物半導体
膜１１２が、絶縁膜１１０に酸素を供給する機能を有することで、絶縁膜１１０中に過剰
酸素を含ませることが可能となる。絶縁膜１１０が過剰酸素領域を有することで、酸化物
半導体膜１０８、より具体的にはチャネル領域１０８ｉ中に当該過剰酸素を供給すること
ができる。よって、信頼性の高い半導体装置を提供することができる。

【0055】

なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０
８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶
縁膜１０４中に含まれる酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及
びドレイン領域１０８ｄにも供給され得る。ソース領域１０８ｓ、及びドレイン領域１０
８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵
抗が高くなる場合がある。

【0056】

一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構
成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能
となる。または、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８
ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャ
リア密度を選択的に高めればよい。

【0057】

絶縁膜１１６は、窒素および水素の少なくとも一方を有する。絶縁膜１１６が窒素およ
び水素の少なくとも一方を有する構成とすることで、酸化物半導体膜１０８、及び酸化物
半導体膜１１２に窒素および水素の少なくとも一方を供給することができる。その結果、
酸化物半導体膜１０８にソース領域１０８ｓ及びドレイン領域１０８ｄを形成することが
できる。

【0058】

また、酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給したのち、絶縁膜１１６ま
たは導電膜１１４から窒素および水素の少なくとも一方が供給されることで、伝導帯近傍
にドナー準位が形成され、キャリア密度が高くなる。別言すると、酸化物半導体膜１１２
は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）としての機能も有する。し
たがって、酸化物半導体膜１１２は、酸化物半導体膜１０８の少なくともチャネル領域１
０８ｉよりもキャリア密度が高くなる。

【0059】

一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を
有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。
したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸
化物半導体と同程度の透光性を有する。そのため、酸化物半導体膜１１２に光が入射しな
いようするためには、酸化物半導体膜１１２上に導電膜１１４を有することが好ましい。

【0060】

導電膜１１４は、遮光性を有する材料が好ましい。また、導電性が高い材料が好ましく
、すなわちシート抵抗が低いことが好ましい。具体的には、導電膜１１４のシート抵抗は
、好ましくは１００Ω／ｓｑ．以下、より好ましくは１０Ω／ｓｑ．以下であるとよい。
そのため、導電膜１１４は金属を有すると好ましい。

【0061】

また、導電膜１１４が、過剰に窒素および水素の少なくとも一方を供給する機能を有す
ると、酸化物半導体膜１０８のチャネル領域１０８ｉに窒素および水素の少なくとも一方
を供給してしまう場合がある。そのため、導電膜１１４は、窒素および水素の少なくとも
一方を供給する機能が低いことが好ましい。また、導電膜１１４は、窒素および水素の少
なくとも一方を透過する機能が低い方が好ましい。

【0062】

また、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄ
、及び酸化物半導体膜１１２は、それぞれ、酸素欠損を形成する元素を有していてもよい
。上記酸素欠損を形成する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素
、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリ
ウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。

【0063】

不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結
合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加され
ると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素
から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキ
ャリア密度が増加し、導電性が高くなる。

【0064】

また、トランジスタ１００において、絶縁膜１１０の側端部と、酸化物半導体膜１１２
の側端部と、導電膜１１４の側端部とが、揃う領域を有すると好ましい。別言すると、ト
ランジスタ１００において、絶縁膜１１０の上端部と酸化物半導体膜１１２の上端部とが
概略揃う構成であり、酸化物半導体膜１１２の上端部と導電膜１１４の下端部とが概略揃
う構成である。例えば、導電膜１１４をマスクとして絶縁膜１１０を加工することで、上
記構造とすることができる。

【0065】

また、トランジスタ１００は、絶縁膜１０４、絶縁膜１１０、及び酸化物半導体膜１１
２に設けられた開口部１４３を介して、導電膜１０６と導電膜１１４とが接する領域を有
し、両者が電気的に接続される。そのため、導電膜１０６と導電膜１１４には、同じ電位
が与えられる。

【0066】

トランジスタ１００の消費電力を低減するため、またはトランジスタ１００の電気特性
を安定化させるためには、導電膜１０６と導電膜１１４とのコンタクト抵抗（接触抵抗）
またはコンタクトチェーン抵抗は、低い方が好ましい。

【0067】

このように、トランジスタ１００は、酸化物半導体膜１０８の上下にゲート電極として
機能する導電膜を有する構成である。

【0068】

≪Ｓ－ｃｈａｎｎｅｌ構造≫
図１（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート絶縁膜と、第２のゲ
ート絶縁膜とを間に挟んで、第１のゲート電極として機能する導電膜１０６と、第２のゲ
ート電極として機能する酸化物半導体膜１１２及び導電膜１１４とに挟持される。導電膜
１０６のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも
長い。また、酸化物半導体膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８の
チャネル幅方向の長さよりも長い。また、導電膜１１４のチャネル幅方向の長さは、酸化
物半導体膜１０８のチャネル幅方向の長さよりも長い。また、導電膜１０６と導電膜１１
４とは、絶縁膜１０４、絶縁膜１１０、及び酸化物半導体膜１１２に設けられる開口部１
４３において接する領域を有し、両者が電気的に接続されているため、酸化物半導体膜１
０８のチャネル幅方向の側面の少なくとも一方は、絶縁膜１１０を介して導電膜１１４と
対向している。すなわち、酸化物半導体膜１０８のチャネル幅方向全体は、第１のゲート
絶縁膜及び第２のゲート絶縁膜を介して導電膜１０６及び導電膜１１４に覆われている。

【0069】

別言すると、トランジスタ１００のチャネル幅方向において、導電膜１０６、及び導電
膜１１４は、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して酸化物半導体膜１０８
を囲む構成である。

【0070】

このような構成とすることで、トランジスタ１００が有する酸化物半導体膜１０８を、
第１のゲート電極として機能する導電膜１０６、及び第２のゲート電極として機能する導
電膜１１４の電界によって電気的に囲むことができる。トランジスタ１００のように、第
１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物
半導体膜を電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎ
ｎｅｌ（略称：Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。

【0071】

トランジスタ１００は、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６及び導電
膜１１４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印
加することができる。したがって、トランジスタ１００の電流駆動能力が向上し、高いオ
ン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、
トランジスタ１００を微細化することが可能となる。また、トランジスタ１００は、導電
膜１０６及び導電膜１１４によって囲まれた構造を有するため、トランジスタ１００の機
械的強度を高めることができる。

【0072】

また、上記構成とすることによって、酸化物半導体膜１０８においてキャリアの流れる
領域が、酸化物半導体膜１０８の絶縁膜１０４側と、酸化物半導体膜１０８の絶縁膜１１
０側と、さらに酸化物半導体膜１０８の膜中との広い範囲となるため、トランジスタ１０
０はキャリアの移動量が増加する。その結果、トランジスタ１００のオン電流が大きくな
ると共に、電界効果移動度が大きくなり、具体的には電界効果移動度が１０ｃｍ^２／Ｖ・
ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動
度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ
の電界効果移動度である。

【0073】

なお、トランジスタ１００のチャネル幅方向において、開口部１４３が形成されている
箇所と酸化物半導体膜１０８を挟んだ反対側に、開口部１４３と異なる開口部を形成して
もよい。

【0074】

＜半導体装置の構成要素＞
以下に本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。

【0075】

≪酸化物半導体膜≫
本発明の一態様であるトランジスタ１００における酸化物半導体膜１０８には、酸化物
半導体を用いることができる。以下に、酸化物半導体について説明する。

【0076】

酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジ
ウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、
イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、
チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム
、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれ
た一種、または複数種が含まれていてもよい。

【0077】

ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、
元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元
素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウ
ム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル
、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組
み合わせても構わない。

【0078】

まず、図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）を用いて、本発明の一態様に係
る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について
説明する。なお、図１４には、酸素の原子数比については記載しない。また、酸化物半導
体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］
、及び［Ｚｎ］とする。

【0079】

図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１，αは－１以上１以
下）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数
比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比
となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比と
なるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比
となるラインを表す。

【0080】

また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０，ベ
ータは０以上）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比とな
るライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの
原子数比となるラインを表す。

【0081】

また、図１４に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその
近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。

【0082】

図１４（Ａ）および図１４（Ｂ）では、本発明の一態様に係る酸化物半導体が有する、
インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。

【0083】

一例として、図１５に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎ
Ｏ_４の結晶構造を示す。また、図１５は、ｂ軸に平行な方向から観察した場合のＩｎＭＺ
ｎＯ_４の結晶構造である。なお、図１５に示す元素Ｍ、亜鉛、および酸素を有する層（以
下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、
元素Ｍと亜鉛の割合が等しいとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規
則である。

【0084】

ＩｎＭＺｎＯ_４は、層状の結晶構造（層状構造ともいう）をとり、図１５に示すように
、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、（Ｍ，Ｚｎ）層が２
となる。

【0085】

また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元
素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ
層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。

【0086】

また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉ
ｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］及び［Ｍ
］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ
，Ｚｎ）層の割合が増加する。

【0087】

ただし、酸化物半導体中において、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が非整数である
場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が整数である層状構造を複数種有する場合があ
る。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対
し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在
する層状構造となる場合がある。

【0088】

例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比
からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲット
の［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。

【0089】

また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。
例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比で
は、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバ
イト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相
が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）
が形成される場合がある。

【0090】

また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移
動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半
導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率
を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率
が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度
が高くなるためである。

【0091】

一方、酸化物半導体中のインジウム及び亜鉛の含有率が低くなると、キャリア移動度が
低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、及びその
近傍値である原子数比（例えば図１４（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。

【0092】

従って、本発明の一態様に係る酸化物半導体は、キャリア移動度が高く、かつ、粒界が
少ない層状構造となりやすい、図１４（Ａ）の領域Ａで示される原子数比を有することが
好ましい。

【0093】

また、図１４（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４
．１、及びその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は
、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。

【0094】

なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まら
ない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比
であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従
って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領
域Ａ乃至領域Ｃの境界は厳密ではない。

【0095】

続いて、酸化物半導体をトランジスタに用いる構成について説明する。

【0096】

なお、酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を減
少させることができるため、高い電界効果移動度のトランジスタを実現することができる
。また、信頼性の高いトランジスタを実現することができる。

【0097】

また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体を用いるこ
とが好ましい。例えば、酸化物半導体は、キャリア密度が８×１０^１１／ｃｍ^３未満、好
ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり
、１×１０^－９／ｃｍ^３以上とすればよい。

【0098】

なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が
少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高
純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる
場合がある。

【0099】

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が
長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高
い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場
合がある。

【0100】

従って、トランジスタの電気特性を安定にするためには、チャネル領域の酸化物半導体
中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減
するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、
水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

【0101】

ここで、酸化物半導体中における各不純物の影響について説明する。

【0102】

酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化
物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭
素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法
（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によ
り得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａ
ｔｏｍｓ／ｃｍ^３以下とする。

【0103】

また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を
形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属
が含まれている酸化物半導体をチャネル領域に用いたトランジスタはノーマリーオン特性
となりやすい。このため、チャネル領域における酸化物半導体中のアルカリ金属またはア
ルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる
酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍ
ｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

【0104】

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリ
ア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体をチャネ
ル領域に有するランジスタはノーマリーオン特性となりやすい。従って、チャネル領域の
酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化
物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好
ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ
／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0105】

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるた
め、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電
子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キ
ャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体をチ
ャネル領域に有するトランジスタはノーマリーオン特性となりやすい。このため、酸化物
半導体中の水素はできる限り低減されていることが好ましい。具体的には、チャネル領域
の酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ
／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１
０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満
とする。

【0106】

不純物が十分に低減された酸化物半導体をトランジスタのチャネル領域に用いることで
、安定した電気特性を付与することができる。

【0107】

また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、
または３ｅＶ以上であると好ましい。

【0108】

また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。

【0109】

また、酸化物半導体膜がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ
＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２
：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：
Ｚｎ＝５：１：７等が好ましい。

【0110】

なお、成膜される酸化物半導体膜の金属元素の原子数比はそれぞれ、上記のスパッタリ
ングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動すること
がある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：
２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝
４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、
Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。

【0111】

一方で、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、絶縁膜１１６と接する。
ソース領域１０８ｓ、及びドレイン領域１０８ｄが絶縁膜１１６と接することで、絶縁膜
１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに水素及び窒素の少なくとも
一方が添加されるため、キャリア密度が高くなる。

【0112】

なお、酸化物半導体膜１０８としては、上記の構造に限られず、必要とするトランジス
タの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の
材料を用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物
半導体膜のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切にすることが好ましい。

【0113】

また、酸化物半導体膜１０８は、非単結晶構造でもよい。非単結晶構造は、例えば、後
述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶
質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ
－ＯＳは最も欠陥準位密度が低い。

【0114】

なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ－ＯＳの領域、及び単結晶構造の領域の二種以上を有する単層膜、あるい
はこの膜が積層された構造であってもよい。

【0115】

なお、酸化物半導体膜１０８において、チャネル領域１０８ｉと、ソース領域１０８ｓ
及びドレイン領域１０８ｄとの結晶性が異なる場合がある。具体的には、酸化物半導体膜
１０８において、チャネル領域１０８ｉよりもソース領域１０８ｓ及びドレイン領域１０
８ｄの方が、結晶性が低い場合がある。これは、ソース領域１０８ｓ及びドレイン領域１
０８ｄに不純物元素が添加された際に、ソース領域１０８ｓ及びドレイン領域１０８ｄに
ダメージが入ってしまい、結晶性が低下するためである。

【0116】

また、酸化物半導体膜１１２としては、先に示す酸化物半導体膜１０８と同様の材料、
及び作製方法を用いて形成することができる。例えば、酸化物半導体膜１１２としては、
Ｉｎ酸化物、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｇａ酸化物、Ｚｎ酸化物、Ａ
ｌ－Ｚｎ酸化物、またはＩｎ－Ｇａ－Ｚｎ酸化物などを用いることができる。特に、Ｉｎ
－Ｓｎ酸化物、またはＩｎ－Ｇａ－Ｚｎ酸化物を用いると好ましい。また、酸化物半導体
膜１１２としては、インジウム錫酸化物（略称：ＩＴＯ）、シリコンを含むインジウム錫
酸化物（略称：ＩＴＳＯ）など材料を用いることができる。また、酸化物半導体膜１１２
と、酸化物半導体膜１０８と、が同一の金属元素を有する構成とすることで、製造コスト
を抑制することが可能となる。

【0117】

例えば、酸化物半導体膜１１２として、Ｉｎ－Ｍ－Ｚｎ酸化物を用いる場合、Ｉｎ－Ｍ
－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は
、ＩｎがＭ以上である領域を有することが好ましい。このようなスパッタリングターゲッ
トの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１
：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等およびその近傍
が挙げられる。なお、酸化物半導体膜１１２としては、上記のスパッタリングターゲット
の組成に限定されない。また、酸化物半導体膜１１２の構造としては、単層構造または２
層以上の積層構造とすることができる。

【0118】

なお、酸化物半導体膜１１２として、Ｉｎ－Ｇａ－Ｚｎ酸化物に代表される酸化物半導
体を用いることができる。該酸化物半導体は、絶縁膜１１６から窒素および水素の少なく
とも一方が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体膜１
１２が有する酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）
として機能する。したがって、該酸化物半導体は、ゲート電極として用いることができる
。

【0119】

例えば、第２のゲート電極が、酸化物半導体膜１１２と、導電膜１１４とを有する構造
の場合、酸化物半導体膜１１２に上述の酸化物導電体（ＯＣ）を用い、導電膜１１４に金
属膜を用いる積層構造が好ましい。

【0120】

第２のゲート電極として、酸化物半導体と遮光性を有する金属膜との積層構造を用いる
場合、酸化物半導体膜１１２の下方に形成されるチャネル領域１０８ｉを遮光することが
できるため、好適である。また、酸化物半導体膜１１２として、酸化物半導体または酸化
物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体ま
たは酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形
成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散
し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）に
より低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸
素が拡散することで、酸素欠損が形成され低抵抗化する。

【0121】

≪第１のゲート絶縁膜として機能する絶縁膜≫
絶縁膜１０４は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ
）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４は、例
えば、酸化物絶縁膜および窒化物絶縁膜を単層または積層して形成することができる。な
お、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なく
とも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また
、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理
により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能で
ある。

【0122】

絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、また
は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで
、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半
導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１
０８ｉに含まれる酸素欠損を低減することが可能である。

【0123】

絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜
１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することがで
きる。

【0124】

なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素
の含有量が多いものを指し、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１
原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原
子％以上１０原子％以下の範囲で含まれるものをいう。窒化酸化シリコンとは、その組成
として、酸素よりも窒素の含有量が多いものを指し、好ましくは窒素が５５原子％以上６
５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子
％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。

【0125】

なお、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は、酸化物
絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過
剰領域）を有することがより好ましい。別言すると、絶縁膜１０４は、酸素を放出するこ
とが可能な絶縁膜である。なお、絶縁膜１０４に酸素過剰領域を設けるには、例えば、酸
素雰囲気下にて絶縁膜１０４を形成すればよい。または、成膜後の絶縁膜１０４に酸素を
添加してもよい。成膜後の絶縁膜１０４に酸素を添加する方法については後述する。

【0126】

また、絶縁膜１０４として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材
料を好適に用いることができる。該ハフニウムやイットリウムを有する材料は、酸化シリ
コンや酸化窒化シリコンと比べて比誘電率が高い。したがって、絶縁膜１０４に上記ｈｉ
ｇｈ－ｋ材料を用いることで、酸化シリコン膜を用いる場合と比べて膜厚を大きくできる
ため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の
小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウム
は、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オ
フ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いる
ことが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし
、本発明の一態様は、これらに限定されない。

【0127】

なお、本実施の形態では、絶縁膜１０４として導電膜１０６側に窒化シリコン膜を、酸
化物半導体膜１０８側に酸化シリコン膜を、積層して形成する。窒化シリコン膜は、酸化
シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要
な膜厚が大きい。そのため、トランジスタ１００の第１のゲート絶縁膜として、窒化シリ
コン膜を含むことで、第１のゲート絶縁膜を物理的に厚膜化することができる。よって、
トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジ
スタ１００の静電破壊を抑制することができる。

【0128】

≪第２のゲート絶縁膜として機能する絶縁膜≫
絶縁膜１１０は、トランジスタ１００のゲート絶縁膜として機能する。また、絶縁膜１
１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有す
る。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層
して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため
、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁
膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒
化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。

【0129】

また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎ
ｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。

【0130】

また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法
（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが
少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察される
Ｅ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起
因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０^１７ｓｐｉ
ｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下である酸化シリコン
膜、または酸化窒化シリコン膜を用いればよい。

【0131】

また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ_２）に起因するシグ
ナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分
裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）
、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６
４以上１．９６６以下（第３のシグナルとする）に観察される。

【0132】

例えば、絶縁膜１１０として、二酸化窒素（ＮＯ_２）起因のスピン密度が、１×１０^１
７ｓｐｉｎｓ／ｃｍ^３以上１×１０^１８ｓｐｉｎｓ／ｃｍ^３未満である絶縁膜を用いると
好適である。

【0133】

なお、二酸化窒素（ＮＯ_２）を含む窒素酸化物（ＮＯ_ｘ）は、絶縁膜１１０中に準位を
形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。その
ため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散す
ると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、ト
ラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、ト
ランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１
０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧の
シフトを低減することができる。

【0134】

窒素酸化物（ＮＯ_ｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜
を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈ
ｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物
（ＮＯ_ｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放
出量が１×１０^１８ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。なお、上記のアンモ
ニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０
℃以上５５０℃以下の範囲での総量である。

【0135】

窒素酸化物（ＮＯ_ｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アン
モニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯ_ｘ）が低減される。

【0136】

なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０^２０ａｔｏ
ｍｓ／ｃｍ^３以下であると好ましい。

【0137】

また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウムなどのｈｉｇｈ－ｋ材料を用いてもよい。
当該ｈｉｇｈ－ｋ材料を用いることでトランジスタのゲートリークを低減できる。

【0138】

また、絶縁膜１１０を、有機シランガスを用いたＣＶＤ法を用いて成膜してもよい。有
機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラ
メチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサ
ン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチル
ジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメ
チルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などのシリコン含有化合物を用いるこ
とができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１
０を形成することができる。

【0139】

≪第３の絶縁膜≫
絶縁膜１１６は、窒素および水素の少なくとも一方を有する。絶縁膜１１６としては、
例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、例えば、窒化シリコン、
窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することが
できる。絶縁膜１１６に含まれる水素濃度は、１×１０^２２ａｔｏｍｓ／ｃｍ^３以上であ
ると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及
びドレイン領域１０８ｄと接する。また、絶縁膜１１６は、酸化物半導体膜１１２と接す
る領域を有する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、ドレイン領域
１０８ｄ、及び酸化物半導体膜１１２中の水素濃度が高くなり、ソース領域１０８ｓ、ド
レイン領域１０８ｄ、及び酸化物半導体膜１１２のキャリア密度を高めることができる。
なお、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び酸化物半導体膜１１２としては
、それぞれ絶縁膜１１６と接することで、膜中の水素濃度が同じ領域を有する場合がある
。

【0140】

≪第４の絶縁膜≫
絶縁膜１１８としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成す
ることができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸
化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧ
ａ－Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。

【0141】

また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であ
ることが好ましい。

【0142】

絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎ
ｍ以下とすることができる。

【0143】

≪第１のゲート電極、及び一対の電極として機能する導電膜≫
導電膜１０６、及び導電膜１２０ｓ、１２０ｄとしては、スパッタリング法、真空蒸着
法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。ま
た、導電膜１０６、及び導電膜１２０ｓ、１２０ｄとしては、例えば、アルミニウム、ク
ロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから
選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組
み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいず
れか一または複数から選択された金属元素を用いてもよい。また、導電膜１０６、及び導
電膜１２０ｓ、１２０ｄは、単層構造でも、二層以上の積層構造としてもよい。例えば、
シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、
窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タング
ステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層す
る二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアル
ミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜
上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。ま
た、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム
、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用い
てもよい。

【0144】

特に、導電膜１０６、及び導電膜１２０ｓ、１２０ｄとしては、銅を含む材料を用いる
と好適である。導電膜１０６、１２０ｓ、１２０ｄに銅を含む材料を用いると、抵抗を低
くすることができる。例えば、基板１０２として大面積の基板を用いた場合においても信
号の遅延等を抑制することができる。

【0145】

また、導電膜１０６、及び導電膜１２０ｓ、１２０ｄは、インジウムと錫と含む酸化物
（略称：ＩＴＯ）、タングステンとインジウムとを含む酸化物、タングステンとインジウ
ムと亜鉛とを含む酸化物、チタンとインジウムとを含む酸化物、チタンとインジウムと錫
とを含む酸化物、インジウムと亜鉛とを含む酸化物、インジウムとガリウムと亜鉛とを含
む酸化物、シリコンとインジウムと錫とを含む酸化物（略称：ＩＴＳＯ）等の透光性を有
する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記
金属元素の積層構造とすることもできる。

【0146】

導電膜１０６、及び導電膜１２０ｓ、１２０ｄの厚さとしては、３０ｎｍ以上５００ｎ
ｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。

【0147】

≪第２のゲート電極として機能する導電膜１１４≫
第２のゲート電極として機能する導電膜１１４は、先に示す第１のゲート電極として機
能する導電膜１０６、及び一対の電極として機能する導電膜１２０ｓ、１２０ｄと同様の
材料及び作製方法を用いて形成することができる。または、これらの積層構造であっても
よい。

【0148】

また、導電膜１１４は、窒素および水素の少なくとも一方を供給する機能が低いことが
好ましい。また、導電膜１１４は、窒素および水素の少なくとも一方を透過する機能が低
い方が好ましい。具体的には、例えば、銅、モリブデン、タングステン、チタン、及びタ
ンタル、またはこれらの窒化物が好ましい。窒化モリブデン、窒化タンタル及び窒化チタ
ンのような窒素と金属とを有する窒化物は、導電性が高く、銅または水素に対し高いバリ
ア性を有し、安定であるため好ましい。

【0149】

≪基板≫
基板１０２としては、様々な基板を用いることができ、特に限定されることはない。基
板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、
ガラス基板、石英基板、セラミック基板、サファイア基板、プラスチック基板、金属基板
、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基
板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材
料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウ
ケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓
性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下が挙げられる。例
えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、
ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例とし
ては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリ
エステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリ
アミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。
特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造する
ことによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サ
イズの小さいトランジスタを製造することができる。このようなトランジスタによって回
路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。

【0150】

なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５
０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４０
０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４
００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。

【0151】

また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の
基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可
撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シ
リコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の樹脂膜が形成され
た構成等を用いることができる。

【0152】

トランジスタが転載される基板の一例としては、上述したトランジスタを形成すること
が可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィ
ルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン
、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、
再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板
を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの
形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる
。

【0153】

＜半導体装置の構成例２乃至６＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図２乃至図７
を用いて説明する。

【0154】

≪半導体装置の構成例２≫
図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）は図２（Ａ）の一点
鎖線Ｘ１－Ｘ２間の断面図であり、図２（Ｃ）は図２（Ａ）の一点鎖線Ｙ１－Ｙ２間の断
面図である。

【0155】

図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に示すトランジスタ１００
と酸化物半導体膜１１２及び導電膜１１４の形状が異なる。具体的には、トランジスタ１
００Ａが有する酸化物半導体膜１１２の下端部は、絶縁膜１１０の上端部よりも内側に形
成される。別言すると、絶縁膜１１０の側端部は、酸化物半導体膜１１２の側端部よりも
外側に位置する。

【0156】

例えば、酸化物半導体膜１１２と、導電膜１１４と、絶縁膜１１０と、を同じマスクで
加工し、酸化物半導体膜１１２及び導電膜１１４をウェットエッチング法で、絶縁膜１１
０をドライエッチング法で、それぞれ加工することで、上記構造とすることができる。

【0157】

また、酸化物半導体膜１１２及び導電膜１１４を上記の構造とすることで、酸化物半導
体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域
１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８
ｄとの間に形成される。

【0158】

領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵
抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する酸化
物半導体膜１１２及び導電膜１１４が重畳しない領域である。領域１０８ｆが高抵抗領域
の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセッ
ト領域として機能する場合においては、トランジスタ１００Ａのオン電流の低下を抑制す
るために、チャネル長（Ｌ）方向において、領域１０８ｆを１μｍ以下とすればよい。

【0159】

また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０
８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域
の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領
域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン
領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい
値電圧の変動を低減することができる。

【0160】

なお、領域１０８ｆを低抵抗領域とする場合には、例えば、絶縁膜１１６から領域１０
８ｆに水素および窒素の少なくとも一方を供給する、あるいは、絶縁膜１１０、酸化物半
導体膜１１２、及び導電膜１１４をマスクとして、導電膜１１４の上方から不純物元素を
添加することで、当該不純物が絶縁膜１１０を介し、酸化物半導体膜１０８に添加される
ことで形成される。

【0161】

≪半導体装置の構成例３≫
次に、図２（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図３（Ａ）（Ｂ）
を用いて説明する。

【0162】

図３（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図である。トランジスタ１００Ｂの
上面図としては、図２（Ａ）に示すトランジスタ１００Ａと同様であるため、図２（Ａ）
を援用して説明する。図３（Ａ）は図２（Ａ）の一点鎖線Ｘ１－Ｘ２間の断面図であり、
図３（Ｂ）は図２（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図である。

【0163】

トランジスタ１００Ｂは、先に示すトランジスタ１００Ａに平坦化絶縁膜として機能す
る絶縁膜１２２が設けられている点が異なる。それ以外の構成については、先に示すトラ
ンジスタ１００Ａと同様の構成であり、同様の効果を奏する。

【0164】

絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁
膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。
該無機材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコ
ン、酸化アルミニウム、窒化アルミニウム等が挙げられる。該有機材料としては、例えば
、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。

【0165】

なお、図３（Ａ）（Ｂ）においては、絶縁膜１２２が有する開口部の形状は、開口部１
４１ｓ、１４１ｄよりも小さい形状としたが、これに限定されず、例えば、開口部１４１
ｓ、１４１ｄと同じ形状、または開口部１４１ｓ、１４１ｄよりも大きい形状としてもよ
い。

【0166】

また、図３（Ａ）（Ｂ）においては、絶縁膜１２２上に導電膜１２０ｓ、１２０ｄを設
ける構成について例示したがこれに限定されず、例えば、絶縁膜１１８上に導電膜１２０
ｓ、１２０ｄを設け、導電膜１２０ｓ、１２０ｄ上に絶縁膜１２２を設ける構成としても
よい。

【0167】

≪半導体装置の構成例４≫
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図４及び図５を用
いて説明する。

【0168】

図４（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図である。トランジスタ１００Ｃの
上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を
援用して説明する。図４（Ａ）は図１（Ａ）の一点鎖線Ｘ１－Ｘ２間の断面図であり、図
４（Ｂ）は図１（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図である。

【0169】

トランジスタ１００Ｃは、先に示すトランジスタ１００と絶縁膜１１０の形状が異なる
。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の
効果を奏する。

【0170】

トランジスタ１００Ｃが有する絶縁膜１１０は、酸化物半導体膜１１２よりも内側に位
置する。別言すると、絶縁膜１１０の側面は、酸化物半導体膜１１２の下端部よりも内側
に位置する。例えば、酸化物半導体膜１１２及び導電膜１１４を加工した後に、エッチャ
ントを用いたウェットエッチング等により絶縁膜１１０をサイドエッチングすることで、
図４（Ａ）（Ｂ）に示す構成とすることができる。なお、絶縁膜１１０を上記構造とする
ことで、酸化物半導体膜１１２の下方には、中空領域１４７が形成される。

【0171】

中空領域１４７は、空気を有し、ゲート絶縁膜の一部として機能する。なお、中空領域
１４７の比誘電率は、空気と同じく、概ね１となる。したがって、トランジスタ１００Ｃ
の構造とすることで、ゲート電極として機能する酸化物半導体膜１１２に電圧が印加され
た場合、中空領域１４７の下方のチャネル領域１０８ｉに与えられる電圧が、絶縁膜１１
０の下方のチャネル領域１０８ｉに与えられる電圧よりも低くなる。よって、中空領域１
４７の下方のチャネル領域１０８ｉは、実効的にオーバーラップ領域（Ｌｏｖ領域ともい
う）として機能する。なお、Ｌｏｖ領域とは、ゲート電極として機能する酸化物半導体膜
１１２と重なり、且つチャネル領域１０８ｉよりも抵抗が低い領域である。

【0172】

図５（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図である。トランジスタ１００Ｄの
上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を
援用して説明する。図５（Ａ）は図１（Ａ）の一点鎖線Ｘ１－Ｘ２間の断面図であり、図
５（Ｂ）は図１（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図である。

【0173】

トランジスタ１００Ｄは、先に示すトランジスタ１００と絶縁膜１１０と、絶縁膜１１
６の形状が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構
成であり、同様の効果を奏する。

【0174】

トランジスタ１００Ｄが有する絶縁膜１１０は、酸化物半導体膜１１２及び導電膜１１
４よりも内側に位置する。別言すると、絶縁膜１１０の側面は、酸化物半導体膜１１２の
下端部よりも内側に位置する。例えば、酸化物半導体膜１１２及び導電膜１１４を加工し
たあとに、エッチャントを用いたウェットエッチング等により絶縁膜１１０をサイドエッ
チングすることで、図５（Ａ）（Ｂ）に示す構成とすることができる。また、絶縁膜１１
０を上記構造としたのち、絶縁膜１１６を形成することで、絶縁膜１１６が、酸化物半導
体膜１１２の下側にも入り込み、絶縁膜１１６が、酸化物半導体膜１１２の下方に位置す
る酸化物半導体膜１０８と接する。

【0175】

上記構成とすることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、酸化物半
導体膜１１２の下端部よりも内側に位置する。よって、トランジスタ１００Ｄは、Ｌｏｖ
領域を有する。

【0176】

トランジスタ１００Ｃ、及びトランジスタ１００ＤのようにＬｏｖ領域を有する構造と
することで、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄと
の間に高抵抗領域が形成されないため、トランジスタのオン電流を高めることが可能とな
る。

【0177】

≪半導体装置の構成例５≫
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図６及び図７を用
いて説明する。

【0178】

図６（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図である。トランジスタ１００Ｅの
上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を
援用して説明する。図６（Ａ）は図１（Ａ）の一点鎖線Ｘ１－Ｘ２間の断面図であり、図
６（Ｂ）は図１（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図である。

【0179】

トランジスタ１００Ｅは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造
が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり
、同様の効果を奏する。

【0180】

トランジスタ１００Ｅが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導
体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物
半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。

【0181】

また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、そ
れぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１
０８＿３の３層の積層構造である。

【0182】

図７（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図である。トランジスタ１００Ｆの
上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を
援用して説明する。図７（Ａ）は図１（Ａ）の一点鎖線Ｘ１－Ｘ２間の断面図であり、図
７（Ｂ）は図１（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図である。

【0183】

トランジスタ１００Ｆは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造
が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり
、同様の効果を奏する。

【0184】

トランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導
体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有す
る。

【0185】

また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、そ
れぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造で
ある。

【0186】

また、トランジスタ１００Ｆは、チャネル領域１０８ｉにおいては、酸化物半導体膜１
０８＿２、及び酸化物半導体膜１０８＿３の積層構造である。

【0187】

≪バンド構造≫
ここで、酸化物半導体を２層構造、または３層構造とした場合について述べる。酸化物
半導体Ｓ１、酸化物半導体Ｓ２、および酸化物半導体Ｓ３の積層構造に接する絶縁体のバ
ンド図と、酸化物半導体Ｓ２および酸化物半導体Ｓ３の積層構造に接する絶縁体のバンド
図と、について、図１６を用いて説明する。なお、図１６においては、酸化物半導体膜１
０８＿１、１０８＿２、及び１０８＿３が有する酸化物半導体を酸化物半導体Ｓ１、Ｓ２
、及びＳ３と表し、絶縁膜１０４及び１１０が有する絶縁体を絶縁体Ｉ１及びＩ２と表す
。

【0188】

図１６（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ
３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１６
（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する
積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため
絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２
の伝導帯下端のエネルギー準位（Ｅｃ）を示す。

【0189】

酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネル
ギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準
位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０
．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であること
が好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半
導体Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ
以下、または１ｅＶ以下であることが好ましい。

【0190】

図１６（Ａ）、および図１６（Ｂ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ
２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換
言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図
を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体
Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くすると
よい。

【0191】

具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体
Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混
合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ－Ｇａ－Ｚｎ酸化物半導
体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ－Ｇａ－Ｚｎ酸化物半導体
、Ｇａ－Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。

【0192】

このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化
物半導体Ｓ２との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠
陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく
、高いオン電流が得られる。

【0193】

トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞う
ため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１
、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざける
ことができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフ
トすることを防止することができる。

【0194】

酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分
に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ
１との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域
として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図１４（Ｃ）にお
いて、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図
１４（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍
値である原子数比を示している。

【0195】

特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸
化物半導体Ｓ１および酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２
以上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分
に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物
半導体を用いることが好適である。

【0196】

＜半導体装置の作製方法１＞
次に、図１に示すトランジスタ１００の作製方法の一例について、図８乃至図１１を用
いて説明する。なお、図８乃至図１１は、トランジスタ１００の作製方法を説明するチャ
ネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。

【0197】

まず、基板１０２上に導電膜１０６となる導電膜を形成し、その後、当該導電膜を島状
に加工することで、導電膜１０６を形成する（図８（Ａ）参照）。

【0198】

導電膜１０６としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、導電膜１０６として、厚さ１００ｎｍのタングステン膜をスパッタリング法により
形成する。または、厚さ１０ｎｍの窒化タンタル膜と厚さ１００ｎｍの銅膜をスパッタリ
ング法により形成する。
次に、基板１０２、及び導電膜１０６上に、絶縁膜１０４を形成し、絶縁膜１０４上に
酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化
物半導体膜１０７を形成する（図８（Ｂ）参照）。

【0199】

絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と
、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。

【0200】

また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０
４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン
等がある。また、酸素の添加方法としては、イオンドーピング法、イオン注入法、プラズ
マ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介し
て絶縁膜１０４に酸素を添加してもよい。

【0201】

上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウ
ム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンか
ら選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わ
せた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物
、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成するこ
とができる。

【0202】

また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる
。

【0203】

酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、
レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半
導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成し
た後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができ
る。また、印刷法を用いて、素子分離された酸化物半導体膜１０７を直接形成してもよい
。

【0204】

スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また
、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン
）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの
場合、希ガスに対して酸素のガス比を高めることが好ましい。

【0205】

なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以
上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができる
。

【0206】

なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を
用い、スパッタリングターゲットとしてＩｎ－Ｇａ－Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ
＝４：２：４．１［原子数比］）を用いて、膜厚４０ｎｍの酸化物半導体膜を成膜する。

【0207】

また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の
脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板
歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である
。

【0208】

加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した
後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水な
どが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。

【0209】

該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。

【0210】

酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処
理を行うことで、酸化物半導体膜中の、二次イオン質量分析法により得られる水素濃度を
５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５
×１０^１８ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、また
は５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１６ａｔｏｍｓ／ｃｍ^３以下と
することができる。

【0211】

次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図８
（Ｃ）参照）。

【0212】

絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、ＰＥＣＶＤ
法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性
気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例として
は、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素
、オゾン、一酸化二窒素、二酸化窒素等がある。

【0213】

また、絶縁膜１１０＿０として、堆積性気体の流量に対して酸化性気体の流量を２０倍
より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐ
ａ未満、または５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、欠陥量の少ない酸化窒
化シリコン膜を形成することができる。

【0214】

また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿
０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる
。

【0215】

また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成しても
よい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波にお
いて、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子
の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可
能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、
被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形
成することができる。

【0216】

また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することが
できる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４
）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテト
ラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘ
キサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、
トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などのシリコン含有化合物
を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い
絶縁膜１１０＿０を形成することができる。

【0217】

本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１５０ｎｍの
酸化窒化シリコン膜を形成する。

【0218】

次に、絶縁膜１１０＿０上に酸化物半導体膜１１２＿０を形成する。なお、酸化物半導
体膜１１２＿０の形成時において、酸化物半導体膜１１２＿０から絶縁膜１１０＿０中に
酸素が添加される（図８（Ｄ）参照）。

【0219】

酸化物半導体膜１１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸
素ガスを含む雰囲気で形成すると好ましい。形成時に酸素ガスを含む雰囲気で酸化物半導
体膜１１２＿０を形成することで、絶縁膜１１０＿０中に酸素を好適に添加することがで
きる。

【0220】

なお、図８（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表
している。なお、酸化物半導体膜１１２＿０としては、先に記載の酸化物半導体膜１０７
と同様の材料を用いることができる。

【0221】

本実施の形態においては、酸化物半導体膜１１２＿０として、スパッタリング装置を用
い、スパッタリングターゲットとしてＩｎ－Ｇａ－Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝
５：１：７［原子数比］）を用いて、膜厚２０ｎｍの酸化物半導体膜を成膜する。

【0222】

次に、酸化物半導体膜１１２＿０上の所望の位置に、リソグラフィによりマスクを形成
した後、酸化物半導体膜１１２＿０、絶縁膜１１０＿０、及び絶縁膜１０４の一部をエッ
チングすることで、導電膜１０６に達する開口部１４３を形成する（図９（Ａ）参照）。

【0223】

開口部１４３の形成方法としては、ウェットエッチング法及び／またはドライエッチン
グ法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、
開口部１４３を形成する。

【0224】

次に、開口部１４３を覆うように、酸化物半導体膜１１２＿０上に導電膜１１４＿０を
形成する。開口部１４３を覆うように、導電膜１１４＿０を形成することで、導電膜１０
６と、導電膜１１４＿０とが電気的に接続される（図９（Ｂ）参照）。

【0225】

次に、導電膜１１４＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形
成する（図９（Ｃ）参照）。

【0226】

次に、マスク１４０上から、エッチングを行うことで、導電膜１１４＿０と、酸化物半
導体膜１１２＿０と、絶縁膜１１０＿０と、を加工したのち、マスク１４０を除去するこ
とで、島状の導電膜１１４と、島状の酸化物半導体膜１１２と、島状の絶縁膜１１０とを
形成する（図９（Ｄ）参照）。

【0227】

本実施の形態においては、導電膜１１４＿０、酸化物半導体膜１１２＿０、及び絶縁膜
１１０＿０の加工としては、ドライエッチング法を用いて行う。

【0228】

なお、導電膜１１４と、酸化物半導体膜１１２と、絶縁膜１１０との加工の際に、導電
膜１１４が重畳しない領域の酸化物半導体膜１０７の膜厚が薄くなる場合がある。または
、導電膜１１４と、酸化物半導体膜１１２と、絶縁膜１１０との加工の際に、酸化物半導
体膜１０７が重畳しない領域の絶縁膜１０４の膜厚が薄くなる場合がある。

【0229】

次に、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導体膜１１２、及び導電膜１１
４上から、不純物元素１４５の添加を行う（図１０（Ａ）参照）。

【0230】

不純物元素１４５の添加方法としては、イオンドーピング法、イオン注入法、プラズマ
処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラ
ズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができ
る。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、
プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。

【0231】

なお、不純物元素１４５の原料ガスとして、Ｂ_２Ｈ_６、ＰＨ_３、ＣＨ_４、Ｎ_２、ＮＨ_３
、ＡｌＨ_３、ＡｌＣｌ_３、ＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｆ_２、ＨＦ、Ｈ_２及び希ガスの一以上
を用いることができる。または、希ガスで希釈されたＢ_２Ｈ_６、ＰＨ_３、Ｎ_２、ＮＨ_３、
ＡｌＨ_３、ＡｌＣｌ_３、Ｆ_２、ＨＦ、及びＨ_２の一以上を用いることができる。希ガスで
希釈されたＢ_２Ｈ_６、ＰＨ_３、Ｎ_２、ＮＨ_３、ＡｌＨ_３、ＡｌＣｌ_３、Ｆ_２、ＨＦ、及び
Ｈ_２の一以上を用いて不純物元素１４５を酸化物半導体膜１０７及び酸化物半導体膜１１
２に添加することで、希ガス、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、及び塩
素の一以上を酸化物半導体膜１０７及び酸化物半導体膜１１２に添加することができる。

【0232】

または、希ガスを添加した後、Ｂ_２Ｈ_６、ＰＨ_３、ＣＨ_４、Ｎ_２、ＮＨ_３、ＡｌＨ_３、
ＡｌＣｌ_３、ＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｆ_２、ＨＦ、及びＨ_２の一以上を酸化物半導体膜１
０７及び酸化物半導体膜１１２に添加してもよい。

【0233】

または、Ｂ_２Ｈ_６、ＰＨ_３、ＣＨ_４、Ｎ_２、ＮＨ_３、ＡｌＨ_３、ＡｌＣｌ_３、ＳｉＨ_４
、Ｓｉ_２Ｈ_６、Ｆ_２、ＨＦ、及びＨ_２の一以上を添加した後、希ガスを酸化物半導体膜１
０７及び酸化物半導体膜１１２に添加してもよい。

【0234】

不純物元素１４５の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御す
ればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ以上１
００ｋＶ以下、ドーズ量は１×１０^１３ｉｏｎｓ／ｃｍ^２以上１×１０^１６ｉｏｎｓ／ｃ
ｍ^２以下とすればよく、例えば、１×１０^１４ｉｏｎｓ／ｃｍ^２とすればよい。また、イ
オン注入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０^１３
ｉｏｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とすればよく、例えば、１×１
０^１５ｉｏｎｓ／ｃｍ^２とすればよい。

【0235】

また、本実施の形態においては、マスク１４０を除去してから、不純物元素１４５を添
加する構成について例示したが、これに限定されず、例えば、マスク１４０を残したまま
の状態で不純物元素１４５の添加を行ってもよい。

【0236】

また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、
アルゴンを酸化物半導体膜１０７及び酸化物半導体膜１１２に添加する。なお、本実施の
形態においては、不純物元素１４５として、アルゴンを添加する構成について例示したが
これに限定されず、例えば、窒素を添加する構成であってもよい。また、例えば、不純物
元素１４５を添加する工程を行わなくてもよい。

【0237】

次に、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導体膜１１２、及び導電膜１１
４上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と
接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。
また、絶縁膜１１６と接しない酸化物半導体膜１０７、別言すると絶縁膜１１０と接する
酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８
ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８が形
成される（図１０（Ｂ）参照）。

【0238】

絶縁膜１１６としては、絶縁膜１１６に用いることのできる材料を選択することで形成
できる。本実施の形態においては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１
００ｎｍの窒化シリコン膜を形成する。

【0239】

絶縁膜１１６として、窒化シリコン膜を用いることで、絶縁膜１１６に接する酸化物半
導体膜１１２、ソース領域１０８ｓ、及びドレイン領域１０８ｄに窒化シリコン膜中の水
素が入り込み、酸化物半導体膜１１２、ソース領域１０８ｓ、及びドレイン領域１０８ｄ
のキャリア密度を高めることができる。

【0240】

次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１０（Ｃ）参照）。

【0241】

絶縁膜１１８としては、絶縁膜１１８に用いることのできる材料を選択することで形成
できる。本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３
００ｎｍの酸化窒化シリコン膜を形成する。

【0242】

次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜
１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開
口部１４１ｓと、ドレイン領域１０８ｄに達する開口部１４１ｄと、を形成する（図１１
（Ａ）参照）。

【0243】

絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウェットエッチング法
及び／またはドライエッチング法を適宜用いることができる。本実施の形態においては、
ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。

【0244】

次に、開口部１４１ｓ、１４１ｄを覆うように、絶縁膜１１８上に導電膜１２０を形成
する（図１１（Ｂ）参照）。

【0245】

導電膜１２０としては、導電膜１２０ｓ、１２０ｄに用いることのできる材料を選択す
ることで形成できる。本実施の形態においては、導電膜１２０として、スパッタリング装
置を用い、厚さ５０ｎｍのチタン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００
ｎｍのチタン膜の積層膜を形成する。

【0246】

次に、導電膜１２０上の所望の位置に、リソグラフィ工程によりマスクを形成した後、
導電膜１２０の一部をエッチングすることで、導電膜１２０ｓ、１２０ｄを形成する（図
１１（Ｃ）参照）。

【0247】

導電膜１２０の加工方法としては、ウェットエッチング法及び／またはドライエッチン
グ法を適宜用いることができる。本実施の形態では、ドライエッチング法を用い、導電膜
１２０を加工し、導電膜１２０ｓ、１２０ｄを形成する。

【0248】

以上の工程により、図１に示すトランジスタ１００を作製することができる。

【0249】

なお、トランジスタ１００を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、ス
パッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ
）法、原子層成膜（ＡＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷
法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆
積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有
機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。

【0250】

熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。

【0251】

また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスを
チャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活
性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種
類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混
ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入す
る。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出し
た後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して
第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１
の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになる
まで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚
さは、ガス導入を繰り返す回数によって調節することができるため、精密な膜厚調節が可
能であり、微細なＦＥＴを作製する場合に適している。

【0252】

ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属
酸化膜などの膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する場合
には、トリメチルインジウム（Ｉｎ（ＣＨ_３）_３）、トリメチルガリウム（Ｇａ（ＣＨ_３
）_３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ_３）_２）。これらの組み合わせに限定さ
れず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ_２Ｈ_５）_３）を用いる
こともでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ_２Ｈ_５）_２）を用いることも
できる。

【0253】

例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミド
ハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ_３）_２］_４）やテトラキス（エチルメチルアミ
ド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン
（Ｏ_３）の２種類のガスを用いる。

【0254】

例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ_３）
_３）など）を気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。他の
材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、
アルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）な
どがある。

【0255】

例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ_２、一酸化二窒素）のラジカルを
供給して吸着物と反応させる。

【0256】

例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６
ガスとＢ_２Ｈ_６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ_６ガスと
Ｈ_２ガスとを用いてタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉＨ_４ガ
スを用いてもよい。

【0257】

例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを用いてＩｎ－Ｏ層を形成し
、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスとを用いてＧａＯ層を形成し、更にその後Ｚ
ｎ（ＣＨ_３）_２ガスとＯ_３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番
はこの例に限らない。また、これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層
、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに変えてＡｒ
等の不活性ガスで水をバブリングして得られたＨ_２Ｏガスを用いても良いが、Ｈを含まな
いＯ_３ガスを用いる方が好ましい。

【0258】

＜半導体装置の作製方法２＞
次に、図３に示すトランジスタ１００Ｂの作製方法の一例について、図１２及び図１３
を用いて説明する。なお、図１２及び図１３は、トランジスタ１００Ｂの作製方法を説明
するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。

【0259】

まず、先に示したトランジスタ１００の作製方法と同様に、基板１０２上に、導電膜１
０６、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導体膜１１２＿０、及び導電膜１
１４＿０を形成する（図８、及び図９（Ａ）（Ｂ）参照）。

【0260】

次に、導電膜１１４＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形
成する（図９（Ｃ）参照）。

【0261】

次に、マスク１４０上から、エッチングを行うことで導電膜１１４＿０及び酸化物半導
体膜１１２＿０を加工し、島状の導電膜１１４と、島状の酸化物半導体膜１１２とを形成
する（図１２（Ａ）参照）。

【0262】

本実施の形態においては、ウェットエッチング法を用い、導電膜１１４＿０及び酸化物
半導体膜１１２＿０を加工する。

【0263】

続けて、マスク１４０上から、エッチングを行うことで絶縁膜１１０＿０を加工し、島
状の絶縁膜１１０を形成する（図１２（Ｂ）参照）。

【0264】

本実施の形態においては、ドライエッチング法を用い、絶縁膜１１０＿０を加工する。

【0265】

次に、マスク１４０を除去した後、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導
体膜１１２、及び導電膜１１４上から、不純物元素１４５の添加を行う（図１２（Ｃ）参
照）。

【0266】

なお、不純物元素１４５の添加の際に、酸化物半導体膜１０７の表面が露出している領
域（後にソース領域１０８ｓ、及びドレイン領域１０８ｄとなる領域）には、多くの不純
物が添加される。一方で、酸化物半導体膜１０７の酸化物半導体膜１１２が重畳しなく、
且つ絶縁膜１１０が重畳する領域（後に領域１０８ｆとなる領域）には、絶縁膜１１０を
介して不純物元素１４５が添加されるため、ソース領域１０８ｓ、及びドレイン領域１０
８ｄよりも不純物元素１４５の添加量が少なくなる。

【0267】

また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、
アルゴンを酸化物半導体膜１０７及び酸化物半導体膜１１２に添加する。

【0268】

なお、本実施の形態においては、不純物元素１４５として、アルゴンを添加する構成に
ついて例示したがこれに限定されず、例えば、窒素を添加する構成であってもよい。また
、例えば、不純物元素１４５を添加する工程を行わなくてもよい。不純物元素１４５を添
加する工程を行わない場合、領域１０８ｆは、チャネル領域１０８ｉと同等の不純物濃度
となる。

【0269】

次に、絶縁膜１０４、酸化物半導体膜１０７、絶縁膜１１０、酸化物半導体膜１１２、
及び導電膜１１４上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、
絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１
０８ｄとなる。また、絶縁膜１１６と接しない酸化物半導体膜１０７、別言すると絶縁膜
１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャ
ネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導
体膜１０８が形成される（図１２（Ｄ）参照）。

【0270】

なお、チャネル領域１０８ｉと、ソース領域１０８ｓとの間、及びチャネル領域１０８
ｉと、ドレイン領域１０８ｄとの間には、領域１０８ｆが形成される。

【0271】

次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１３（Ａ）参照）。

【0272】

次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜
１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開
口部１４１ｓと、ドレイン領域１０８ｄに達する開口部１４１ｄと、を形成する（図１３
（Ｂ）参照）。

【0273】

次に、絶縁膜１１８上に絶縁膜１２２を形成する（図１３（Ｃ）参照）。

【0274】

なお、絶縁膜１２２は、平坦化絶縁膜としての機能を有する。また、絶縁膜１２２は、
開口部１４１ｓ、及び開口部１４１ｄに重畳する位置に開口部を有する。

【0275】

本実施の形態としては、絶縁膜１２２として、スピンコーター装置を用いて感光性のア
クリル系樹脂を塗布し、その後該アクリル系樹脂の所望の領域を感光させることで、開口
部を有する絶縁膜１２２を形成する。

【0276】

次に、開口部１４１ｓ、１４１ｄを覆うように、絶縁膜１２２上に導電膜１２０を形成
する（図１３（Ｄ）参照）。

【0277】

次に、導電膜１２０上の所望の位置に、リソグラフィ工程によりマスクを形成した後、
導電膜１２０の一部をエッチングすることで、導電膜１２０ｓ、１２０ｄを形成する。

【0278】

本実施の形態においては、導電膜１２０の加工にはドライエッチング法を用いる。また
、導電膜１２０の加工の際に、絶縁膜１２２の上部の一部が除去される場合がある。

【0279】

以上の工程により、図３に示すトランジスタ１００Ｂを作製することができる。

【0280】

なお、上記のトランジスタ１００Ｂの作製時において、絶縁膜１０４、酸化物半導体膜
１０７、絶縁膜１１０＿０、酸化物半導体膜１１２＿０、導電膜１１４、不純物元素１４
５、絶縁膜１１６、絶縁膜１１８、開口部１４１ｓ、１４１ｄ、及び導電膜１２０として
は、＜１－４．半導体装置の作製方法１＞に記載の内容を援用することで形成することが
できる。

【0281】

また、本実施の形態において、トランジスタが酸化物半導体膜を有する場合の例を示し
たが、本発明の一態様は、これに限定されない。本発明の一態様では、トランジスタが酸
化物半導体膜を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネ
ル領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲ
ルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを
有する材料で形成してもよい。

【0282】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。

【0283】

（実施の形態２）
本実施の形態においては、酸化物半導体の構造等について、図１７乃至図２１を参照し
て説明する。

【0284】

＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－
ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などが
ある。

【0285】

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
－ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。

【0286】

非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。

【0287】

即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕ
ｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期
構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ－ｌ
ｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である
。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近
い。

【0288】

＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。

【0289】

ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。

【0290】

ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ_４
の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行
うと、図１７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピ
ークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳ
では、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面とも
いう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡ
Ｃ－ＯＳは、該ピークを示さないことが好ましい。

【0291】

一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図１７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａ
ＺｎＯ_４に対し、２θを５６°近傍に固定してφスキャンした場合、図１７（Ｃ）に示す
ように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、
ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則である
ことが確認できる。

【0292】

次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ_４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図１７（Ｄ）に示すような回折パターン（
制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉ
ｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子
回折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成
面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面
に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１７（Ｅ
）に示す。図１７（Ｅ）より、リング状の回折パターンが確認される。したがって、プロ
ーブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペ
レットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１７（Ｅ）における
第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面および（１００）面などに起因す
ると考えられる。また、図１７（Ｅ）における第２リングは（１１０）面などに起因する
と考えられる。

【0293】

また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

【0294】

図１８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能
ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａ
ｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高
分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は
、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどに
よって観察することができる。

【0295】

図１８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認すること
ができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることが
わかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこ
ともできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａ
ｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡ
Ｃ－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または
上面と平行となる。

【0296】

また、図１８（Ｂ）および図１８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡ
Ｃ－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１８（Ｄ）および図１８（Ｅ）は
、それぞれ図１８（Ｂ）および図１８（Ｃ）を画像処理した像である。以下では、画像処
理の方法について説明する。まず、図１８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取
得したＦＦＴ像において原点を基準に、２．８ｎｍ^－１から５．０ｎｍ^－１の間の範囲を
残しマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ
：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画
像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴ
フィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格
子配列を示している。

【0297】

図１８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が
、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部で
ある。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペ
レットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。

【0298】

図１８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点
線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線
近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七
角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制し
ていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子配列が稠密
でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって
、歪みを許容することができるためと考えられる。

【0299】

以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐ
ｌａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。

【0300】

ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。

【0301】

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。

【0302】

＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。

【0303】

ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対
し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。

【0304】

また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１
９（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測さ
れる。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（
ナノビーム電子回折パターン）を図１９（Ｂ）に示す。図１９（Ｂ）より、リング状の領
域内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍ
の電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を
入射させることでは秩序性が確認される。

【0305】

また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図１９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観
測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩
序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いている
ため、規則的な電子回折パターンが観測されない領域もある。

【0306】

図１９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高
分解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所な
どのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできな
い領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさ
であり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが
１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒ
ｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことが
ある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場
合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能
性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。

【0307】

このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。

【0308】

なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。

【0309】

ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。

【0310】

＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。

【0311】

図２０に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２０（Ａ）
は電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２０（
Ｂ）は４．３×１０^８ｅ^－／ｎｍ^２の電子（ｅ^－）照射後におけるａ－ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図２０（Ａ）および図２０（Ｂ）より、ａ－ｌｉｋｅ Ｏ
Ｓは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。ま
た、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低
密度領域と推測される。

【0312】

鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。

【0313】

試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いず
れの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。

【0314】

まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有する。

【0315】

なお、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ
－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ_４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ－ｂ面に対応
する。

【0316】

図２１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさ（Ａｖｅｒａｇｅ
ｃｒｙｓｔａｌ ｓｉｚｅ）を調査した例である。なお、上述した格子縞の長さを結晶
部の大きさとしている。図２１より、ａ－ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る
電子の累積照射量（Ｃｕｍｕｌａｔｉｖｅ ｅｌｅｃｔｒｏｎ ｄｏｓｅ）に応じて結晶
部が大きくなっていくことがわかる。図２１より、ＴＥＭによる観察初期においては１．
２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ^－）の累積照射量が
４．２×１０^８ｅ^－／ｎｍ^２においては１．９ｎｍ程度の大きさまで成長していることが
わかる。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射
量が４．２×１０^８ｅ^－／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないこと
がわかる。図２１より、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの
結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。
なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用い
た。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０^５ｅ^－／（ｎｍ
^２・ｓ）、照射領域の直径を２３０ｎｍとした。

【0317】

このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとん
ど見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて
、不安定な構造であることがわかる。

【0318】

また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比
べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度およびＣＡＡ
Ｃ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結
晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。

【0319】

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ
^３未満である。

【0320】

なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。

【0321】

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。

【0322】

＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。

【0323】

酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損
（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。

【0324】

酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨ
ともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多く
なると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥
準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。

【0325】

ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。

【0326】

トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流
の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好まし
い。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃
度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、
欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸
化物半導体のキャリア密度としては、８×１０^１５ｃｍ^－３未満、好ましくは１×１０^１
１ｃｍ^－３未満、さらに好ましくは１×１０^１０ｃｍ^－３未満であり、１×１０^－９ｃｍ
^－３以上とすればよい。

【0327】

一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上
を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸
化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわず
かに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸
化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ－Ｖ
ｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準
位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大
きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キ
ャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親
和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くな
る。

【0328】

上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがっ
て、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ－ｎ」と呼称しても
よい。

【0329】

実質的に真性の酸化物半導体のキャリア密度は、１×１０^５ｃｍ^－３以上１×１０^１８
ｃｍ^－３未満が好ましく、１×１０^７ｃｍ^－３以上１×１０^１７ｃｍ^－３以下がより好ま
しく、１×１０^９ｃｍ^－３以上５×１０^１６ｃｍ^－３以下がさらに好ましく、１×１０^１
０ｃｍ^－３以上１×１０^１６ｃｍ^－３以下がさらに好ましく、１×１０^１１ｃｍ^－３以上
１×１０^１５ｃｍ^－３以下がさらに好ましい。

【0330】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

【0331】

（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図２２乃至図３２を用いて以下説明を行う。

【0332】

図２２は、表示装置の一例を示す上面図である。図２２に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図２２には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。

【0333】

また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端
子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられ
る。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画
素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号
等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ
７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースド
ライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられ
る。

【0334】

また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されず、
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いること
ができる。

【0335】

また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。

【0336】

また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。

【0337】

また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。

【0338】

なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色
を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上
追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい
。ただし、開示する発明はカラー表示の表示装置に限定されず、モノクロ表示の表示装置
に適用することもできる。

【0339】

また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。

【0340】

また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。

【0341】

本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図２３及び図２４を用いて説明する。なお、図２３は、図２２に示す一点鎖線Ｑ－Ｒに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図２４は、図
２２に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成
である。

【0342】

まず、図２３及び図２４に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。

【0343】

＜表示装置の共通部分に関する説明＞
図２３及び図２４に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。

【0344】

トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の
構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の
実施の形態に示す、その他のトランジスタを用いてもよい。

【0345】

本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。

【0346】

また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。

【0347】

容量素子７９０は、トランジスタ７５０が有する酸化物半導体膜と、同一の酸化物半導
体膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電
極及びドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成さ
れる上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０
が有する第３の絶縁膜及び第４の絶縁膜と、同一の絶縁膜を形成する工程を経て形成され
る絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能
する絶縁膜が挟持された積層型の構造である。

【0348】

また、図２３及び図２４において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。

【0349】

平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂
、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成とし
てもよい。

【0350】

また、図２３及び図２４においては、画素部７０２が有するトランジスタ７５０と、ソ
ースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを
用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソース
ドライバ回路部７０４とは、異なるトランジスタを用いてもよい。

【0351】

なお、画素部７０２と、ソースドライバ回路部７０４とに、異なるトランジスタを用い
る場合においては、実施の形態１に示すスタガ型のトランジスタと、逆スタガ型のトラン
ジスタとを組み合わせて用いてもよい。具体的には、画素部７０２にスタガ型のトランジ
スタを用い、ソースドライバ回路部７０４に逆スタガ型のトランジスタを用いる構成、あ
るいは画素部７０２に逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４に
スタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回
路部７０４を、ゲートドライバ回路部と読み替えてもよい。また、逆スタガ型のトランジ
スタは、チャネルエッチ型の構造であってもよく、チャネル保護型の構造であってもよい
。また、逆スタバ型のトランジスタにおいても、先に説明のＳ－ｃｈａｎｎｅｌ構造を有
する構造が好ましい。また、これらのトランジスタの構造を、自由に組み合わせて用いて
もよい。

【0352】

信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機
能する導電膜と同じ工程を経て形成される。なお、信号線７１０は、トランジスタ７５０
、７５２のソース電極及びドレイン電極と異なる工程を経て形成された導電膜、例えば、
ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を
用いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗
に起因する信号遅延等が少なく、大画面での表示が可能となる。

【0353】

また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。

【0354】

また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。

【0355】

また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。

【0356】

また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。

【0357】

＜液晶素子を用いる表示装置の構成例＞
図２３に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図２３に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。

【0358】

また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極
としての機能を有する。図２３に示す表示装置７００は、外光を利用し導電膜７７２で光
を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。

【0359】

導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、
可視光において、反射性のある導電膜を用いる。

【0360】

また、図２３に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の
一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を樹脂膜で形成し
、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機
能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２
に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認
性を向上させることができる。

【0361】

なお、図２３に示す表示装置７００は、反射型のカラー液晶表示装置について例示した
が、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜
を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置
の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。

【0362】

ここで、透過型のカラー液晶表示装置の一例を図２５に示す。図２５は、図２２に示す
一点鎖線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。ま
た、図２５に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、Ｆ
ＦＳモード）を用いる構成の一例である。図２５に示す構成の場合、画素電極として機能
する導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けら
れる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し
、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液
晶層７７６の配向状態を制御することができる。

【0363】

また、図２３及び図２５において図示しないが、導電膜７７２または導電膜７７４のい
ずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成とし
てもよい。また、図２３及び図２５において図示しないが、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。

【0364】

表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。

【0365】

また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。

【0366】

また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。

【0367】

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。

【0368】

＜発光素子を用いる表示装置＞
図２４に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２４に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。

【0369】

有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。

【0370】

また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光に
おいて透光性のある導電膜、または可視光において反射性のある導電膜を用いることがで
きる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において
反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよ
い。

【0371】

また、図２４に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出す
るボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。

【0372】

また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２４
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。

【0373】

＜表示装置に入出力装置を設ける構成例＞
また、図２４及び図２５に示す表示装置７００に入出力装置を設けてもよい。当該入出
力装置としては、例えば、タッチパネル等が挙げられる。

【0374】

図２４及び図２５に示す表示装置７００にタッチパネル７９１を設ける構成を図２６及
び図２７に示す。

【0375】

図２６は図２４に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であ
り、図２７は図２５に示す表示装置７００にタッチパネル７９１を設ける構成の断面図で
ある。

【0376】

まず、図２６及び図２７に示すタッチパネル７９１について、以下説明を行う。

【0377】

図２６及び図２７に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設
けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８
、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。

【0378】

なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変
化を検知することができる。

【0379】

また、図２６及び図２７に示すトランジスタ７５０の上方においては、電極７９３と、
電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部
を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図２６
及び図２７においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示
したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。

【0380】

電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図２６
に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい
。また、図２７に示すように、電極７９３は、液晶素子７７５と重ならないように設けら
れると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重な
る領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構
成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすること
ができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とするこ
とができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて
少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電
極７９４も同様の構成とすればよい。

【0381】

また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７
９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には
、可視光の透過率が低い金属材料を用いることができる。

【0382】

そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。

【0383】

例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６
６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／ｓｑ．以上１００Ω／ｓｑ．以下とす
ることができる。

【0384】

また、図２６及び図２７においては、インセル型のタッチパネルの構成について例示し
たが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタ
ッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネル
としてもよい。

【0385】

このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。

【0386】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

【0387】

（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２８を
用いて説明を行う。

【0388】

＜表示装置の回路構成＞
図２８（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。

【0389】

駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。

【0390】

画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。

【0391】

ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。

【0392】

ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。

【0393】

ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。

【0394】

複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。

【0395】

図２８（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。

【0396】

保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。

【0397】

図２８（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。

【0398】

また、図２８（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。

【0399】

また、図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｂ）に示す構成
とすることができる。

【0400】

図２８（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。

【0401】

液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。

【0402】

例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。

【0403】

ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを
制御する機能を有する。

【0404】

容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。

【0405】

例えば、図２８（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。

【0406】

データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

【0407】

また、図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｃ）に示す構成
とすることができる。

【0408】

また、図２８（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。

【0409】

トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。

【0410】

トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。

【0411】

容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。

【0412】

容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。

【0413】

トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。

【0414】

発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。

【0415】

発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。

【0416】

なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。

【0417】

図２８（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。

【0418】

データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

【0419】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

【0420】

（実施の形態５）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の
一例について、図２９乃至図３２を用いて説明する。

【0421】

なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトラ
ンジスタを、ＯＳトランジスタと呼称して以下説明を行う。

【0422】

＜インバータ回路の構成例＞
図２９（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することがで
きるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理
を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジ
スタを有する。信号Ｓ_ＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信
号である。

【0423】

図２９（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジ
スタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル
型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒ
ｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳイ
ンバータ）を作製する場合と比較して、低コストで作製することが可能である。

【0424】

なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成される
ＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置
できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。

【0425】

ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バ
ックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第
１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。

【0426】

ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８
１０の第２ゲートは、信号Ｓ_ＢＧを供給する配線に接続される。ＯＳトランジスタ８１０
の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端
子は、出力端子ＯＵＴに接続される。

【0427】

ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジス
タ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端
子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳ
を与える配線に接続される。

【0428】

図２９（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである
。図２９（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの
信号波形、信号Ｓ_ＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化
について示している。

【0429】

信号Ｓ_ＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ
８１０のしきい値電圧を制御することができる。

【0430】

信号Ｓ_ＢＧは、しきい値電圧をマイナスシフトさせるための電圧Ｖ_ＢＧ＿Ａ、しきい値
電圧をプラスシフトさせるための電圧Ｖ_ＢＧ＿Ｂを有する。第２ゲートに電圧Ｖ_ＢＧ＿Ａ
を与えることで、ＯＳトランジスタ８１０はしきい値電圧Ｖ_ＴＨ＿Ａにマイナスシフトさ
せることができる。また、第２ゲートに電圧Ｖ_ＢＧ＿Ｂを与えることで、ＯＳトランジス
タ８１０は、しきい値電圧Ｖ_ＴＨ＿Ｂにプラスシフトさせることができる。

【0431】

前述の説明を可視化するために、図３０（Ａ）には、トランジスタの電気特性の一つで
ある、Ｉｄ－Ｖｇカーブを示す。

【0432】

上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧Ｖ_ＢＧ＿Ａの
ように大きくすることで、図３０（Ａ）中の破線８４０で表される曲線にシフトさせるこ
とができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を
電圧Ｖ_ＢＧ＿Ｂのように小さくすることで、図３０（Ａ）中の実線８４１で表される曲線
にシフトさせることができる。図３０（Ａ）に示すように、ＯＳトランジスタ８１０は、
信号Ｓ_ＢＧを電圧Ｖ_ＢＧ＿Ａあるいは電圧Ｖ_ＢＧ＿Ｂというように切り替えることで、し
きい値電圧をプラスシフトあるいはマイナスシフトさせることができる。

【0433】

しきい値電圧をしきい値電圧Ｖ_ＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジス
タ８１０は電流が流れにくい状態とすることができる。図３０（Ｂ）には、この状態を可
視化して示す。

【0434】

図３０（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流Ｉ_Ｂを極めて小
さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトラン
ジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させること
ができる。

【0435】

図３０（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状
態とすることができるため、図２９（Ｃ）に示すタイミングチャートにおける出力端子の
信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳ
Ｓを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での
動作を行うことができる。

【0436】

また、しきい値電圧をしきい値電圧Ｖ_ＴＨ＿Ａにマイナスシフトさせることで、ＯＳト
ランジスタ８１０は電流が流れやすい状態とすることができる。図３０（Ｃ）には、この
状態を可視化して示す。図３０（Ｃ）に図示するように、このとき流れる電流Ｉ_Ａを少な
くとも電流Ｉ_Ｂよりも大きくすることができる。そのため、入力端子ＩＮに与える信号が
ローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電
圧を急峻に上昇させることができる。図３０（Ｃ）に図示したように、ＯＳトランジスタ
８１０に流れる電流が流れやすい状態とすることができるため、図２９（Ｃ）に示すタイ
ミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。

【0437】

なお、信号Ｓ_ＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトラン
ジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好
ましい。例えば、図２９（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベ
ルに切り替わる時刻Ｔ１よりも前に、しきい値電圧Ｖ_ＴＨ＿Ａから、しきい値電圧Ｖ_{ＴＨ
＿Ｂ}にＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図２
９（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ
２よりも前に、しきい値電圧Ｖ_ＴＨ＿Ｂからしきい値電圧Ｖ_ＴＨ＿ＡにＯＳトランジスタ
８１０のしきい値電圧を切り替えることが好ましい。

【0438】

なお、図２９（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信
号Ｓ_ＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を
制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲート
に保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図３１
（Ａ）に示す。

【0439】

図３１（Ａ）では、図２９（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０
を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲート
に接続される。またＯＳトランジスタ８５０の第２端子は、電圧Ｖ_ＢＧ＿Ｂ（あるいは電
圧Ｖ_ＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信
号Ｓ_Ｆを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧Ｖ_{ＢＧ
＿Ｂ}（あるいは電圧Ｖ_ＢＧ＿Ａ）を与える配線に接続される。

【0440】

図３１（Ａ）の動作について、図３１（Ｂ）のタイミングチャートを用いて説明する。

【0441】

ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与え
る信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲ
ートに与える構成とする。信号Ｓ_ＦをハイレベルとしてＯＳトランジスタ８５０をオン状
態とし、ノードＮ_ＢＧにしきい値電圧を制御するための電圧Ｖ_ＢＧ＿Ｂを与える。

【0442】

ノードＮ_ＢＧが電圧Ｖ_ＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とす
る。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けること
で、一旦ノードＮ_ＢＧに保持させたしきい値電圧Ｖ_ＢＧ＿Ｂを保持することができる。そ
のため、ＯＳトランジスタ８５０の第２ゲートに電圧Ｖ_ＢＧ＿Ｂを与える動作の回数が減
るため、電圧Ｖ_ＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。

【0443】

なお、図２９（Ｂ）及び図３１（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２
ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成と
してもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号
を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構
成を実現可能な回路構成の一例について、図３２（Ａ）に示す。

【0444】

図３２（Ａ）では、図２９（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラ
ンジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳイン
バータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出
力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。

【0445】

図３２（Ａ）の動作について、図３２（Ｂ）のタイミングチャートを用いて説明する。
図３２（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信
号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０の
しきい値電圧の変化について示している。

【0446】

入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラ
ンジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図３０
（Ａ）乃至図３０（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制
御できる。例えば、図３２（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信
号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿
Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とす
ることができ、出力端子ＯＵＴの電圧の上昇を急峻に下降させることができる。

【0447】

また、図３２（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレ
ベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレ
ベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることがで
き、出力端子ＯＵＴの電圧を急峻に上昇させることができる。

【0448】

以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータに
おける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該
構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子
ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子
ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電
流を小さくすることができる。そのため、低消費電力化を図ることができる。

【0449】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

【0450】

（実施の形態６）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（
ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図３３乃至図３
６を用いて説明する。

【0451】

＜半導体装置の回路構成例＞
図３３（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回
路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回
路９０６を有する。

【0452】

電源回路９０１は、基準となる電圧Ｖ_ＯＲＧを生成する回路である。電圧Ｖ_ＯＲＧは、
単一の電圧ではなく、複数の電圧でもよい。電圧Ｖ_ＯＲＧは、半導体装置９００の外部か
ら与えられる電圧Ｖ_０を基に生成することができる。半導体装置９００は、外部から与え
られる単一の電源電圧を基に電圧Ｖ_ＯＲＧを生成できる。そのため半導体装置９００は、
外部から電源電圧を複数与えることなく動作することができる。

【0453】

回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回
路９０２の電源電圧は、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳ（Ｖ_ＯＲＧ＞Ｖ_ＳＳ）とによって印加
される電圧である。また、例えば回路９０４の電源電圧は、電圧Ｖ_ＰＯＧと電圧Ｖ_ＳＳ（
Ｖ_ＰＯＧ＞Ｖ_ＯＲＧ）とによって印加される電圧である。また、例えば回路９０６の電源
電圧は、電圧Ｖ_ＯＲＧと電圧Ｖ_ＮＥＧ（Ｖ_ＯＲＧ＞Ｖ_ＳＳ＞Ｖ_ＮＥＧ）とによって印加さ
れる電圧である。なお電圧Ｖ_ＳＳは、グラウンド（ＧＮＤ）と等電位とすれば、電源回路
９０１で生成する電圧の種類を削減できる。

【0454】

電圧生成回路９０３は、電圧Ｖ_ＰＯＧを生成する回路である。電圧生成回路９０３は、
電源回路９０１から与えられる電圧Ｖ_ＯＲＧを基に電圧Ｖ_ＰＯＧを生成できる。そのため
、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。

【0455】

電圧生成回路９０５は、電圧Ｖ_ＮＥＧを生成する回路である。電圧生成回路９０５は、
電源回路９０１から与えられる電圧Ｖ_ＯＲＧを基に電圧Ｖ_ＮＥＧを生成できる。そのため
、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。

【0456】

図３３（Ｂ）は電圧Ｖ_ＰＯＧで動作する回路９０４の一例、図３３（Ｃ）は回路９０４
を動作させるための信号の波形の一例である。

【0457】

図３３（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに
与える信号は、例えば、電圧Ｖ_ＰＯＧと電圧Ｖ_ＳＳを基に生成される。当該信号は、トラ
ンジスタ９１１を導通状態とする動作時に電圧Ｖ_ＰＯＧ、非導通状態とする動作時に電圧
Ｖ_ＳＳとする。電圧Ｖ_ＰＯＧは、図３３（Ｃ）に図示するように、電圧Ｖ_ＯＲＧより大き
い。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間を導通状態
とする動作を、より確実に行うことができる。その結果、回路９０４は、誤動作が低減さ
れた回路とすることができる。

【0458】

図３３（Ｄ）は電圧Ｖ_ＮＥＧで動作する回路９０６の一例、図３３（Ｅ）は回路９０６
を動作させるための信号の波形の一例である。

【0459】

図３３（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジ
スタ９１２のゲートに与える信号は、例えば、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳを基にして生成
される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧Ｖ_ＯＲＧ、非導
通状態とする動作時に電圧Ｖ_ＳＳとする。また、トランジスタ９１２のバックゲートに与
える電圧は、電圧Ｖ_ＮＥＧを基に生成される。電圧Ｖ_ＮＥＧは、図３３（Ｅ）に図示する
ように、電圧Ｖ_ＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２のしきい値電
圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２を
より確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる
電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が
図られた回路とすることができる。

【0460】

なお、電圧Ｖ_ＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としても
よい。あるいは、電圧Ｖ_ＯＲＧと電圧Ｖ_ＮＥＧを基に、トランジスタ９１２のゲートに与
える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としても
よい。

【0461】

また図３４（Ａ）（Ｂ）には、図３３（Ｄ）（Ｅ）の変形例を示す。

【0462】

図３４（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回
路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２
は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号Ｓ_ＢＧ
は、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトラ
ンジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。

【0463】

図３４（Ｂ）のタイミングチャートには、制御信号Ｓ_ＢＧと、トランジスタ９１２Ａ、
９１２Ｂのバックゲートの電位の状態をノードＮ_ＢＧの電位の変化で示す。制御信号Ｓ_Ｂ
Ｇがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮ_ＢＧが電圧Ｖ_Ｎ
ＥＧとなる。その後、制御信号Ｓ_ＢＧがローレベルのときにノードＮ_ＢＧが電気的にフロ
ーティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小
さい。そのため、ノードＮ_ＢＧが電気的にフローティングであっても、一旦与えた電圧Ｖ
_ＮＥＧを保持することができる。

【0464】

また、図３５（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を
示す。図３５（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳとによって印加され
る電圧とすると、クロック信号ＣＬＫによって、電圧Ｖ_ＯＲＧの５倍の正電圧に昇圧され
た電圧Ｖ_ＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖ
としている。また、チャージポンプの段数を変更することで、所望の電圧Ｖ_ＰＯＧを得る
ことができる。

【0465】

また、図３５（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を
示す。図３５（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳとによって印加され
る電圧とすると、クロック信号ＣＬＫによって、グラウンド、すなわち電圧Ｖ_ＳＳから電
圧Ｖ_ＯＲＧの４倍の負電圧に降圧された電圧Ｖ_ＮＥＧを得ることができる。なお、ダイオ
ードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更す
ることで、所望の電圧Ｖ_ＮＥＧを得ることができる。

【0466】

なお、上述した電圧生成回路９０３の回路構成は、図３５（Ａ）で示す回路図の構成に
限らない。例えば、電圧生成回路９０３の変形例を図３６（Ａ）乃至図３６（Ｃ）に示す
。なお、電圧生成回路９０３の変形例は、図３６（Ａ）乃至図３６（Ｃ）に示す電圧生成
回路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子
の配置を変更することで実現可能である。

【0467】

図３６（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシ
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫによって、電圧Ｖ_ＯＲＧの４倍の正電圧に昇圧された電圧Ｖ_ＰＯ
Ｇを得ることができる。なお、段数を変更することで、所望の電圧Ｖ_ＰＯＧを得ることが
できる。図３６（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯ
Ｓトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持
した電荷の漏れを抑制できる。そのため、効率的に電圧Ｖ_ＯＲＧから電圧Ｖ_ＰＯＧへの昇
圧を図ることができる。

【0468】

また、図３６（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、
キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは
、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して
与えられる。クロック信号ＣＬＫによって、電圧Ｖ_ＯＲＧの２倍の正電圧に昇圧された電
圧Ｖ_ＰＯＧを得ることができる。図３６（Ｂ）に示す電圧生成回路９０３Ｂは、トランジ
スタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシ
タＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧Ｖ_ＯＲＧ
から電圧Ｖ_ＰＯＧへの昇圧を図ることができる。

【0469】

また、図３６（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジス
タＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、
制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧Ｖ_ＯＲＧが
昇圧された電圧Ｖ_ＰＯＧを得ることができる。図３６（Ｃ）に示す電圧生成回路９０３Ｃ
は、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行
うことができる。

【0470】

以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を
内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削
減できる。

【0471】

以上、本実施の形態で示す構成等は、他の実施の形態で示す構成と適宜組み合わせて用
いることができる。

【0472】

（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図３７乃至図４０を用いて説明を行う。

【0473】

＜表示モジュール＞
図３７に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２と
の間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続され
た表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１
０、バッテリ７０１１を有する。

【0474】

本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。

【0475】

上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル
７００６のサイズに合わせて、形状や寸法を適宜変更することができる。

【0476】

タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

【0477】

バックライト７００７は、光源７００８を有する。なお、図３７において、バックライ
ト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。

【0478】

フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム７００９は、放熱板としての機能を有していてもよい。

【0479】

プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は
、商用電源を用いる場合には、省略可能である。

【0480】

また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。

【0481】

＜電子機器１＞
次に、図３８（Ａ）乃至図３８（Ｅ）に電子機器の一例を示す。

【0482】

図３８（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。

【0483】

カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。

【0484】

ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。

【0485】

カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。

【0486】

カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。

【0487】

ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。

【0488】

筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。

【0489】

ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。

【0490】

カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。

【0491】

なお、図３８（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。

【0492】

図３８（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。

【0493】

ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。

【0494】

ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。

【0495】

また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。

【0496】

表示部８２０４に、本発明の一態様の表示装置を適用することができる。

【0497】

図３８（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。

【0498】

ヘッドマウントディスプレイ８３００は、筐体８３０１、表示部８３０２、バンド状の
固定具８３０４、及び一対のレンズ８３０５を有する。

【0499】

使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配
置することで、使用者が高い臨場感を感じることができる。

【0500】

表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態
様の半導体装置を有する表示装置は、極めて精細度を高くすることができるため、図３８
（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されるこ
となく、より現実感の高い映像を表示することができる。

【0501】

＜電子機器２＞
次に、図３８（Ａ）乃至図３８（Ｅ）に示す電子機器と、異なる電子機器の一例を図３
９（Ａ）乃至図３９（Ｇ）に示す。

【0502】

図３９（Ａ）乃至図３９（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。

【0503】

図３９（Ａ）乃至図３９（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々
な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能
、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）
によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行
う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能、等を有することができる。なお、図３９（Ａ）乃至図３９（Ｇ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。ま
た、図３９（Ａ）乃至図３９（Ｇ）には図示していないが、電子機器には、複数の表示部
を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能
、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する
機能、撮影した画像を表示部に表示する機能、等を有していてもよい。

【0504】

図３９（Ａ）乃至図３９（Ｇ）に示す電子機器の詳細について、以下説明を行う。

【0505】

図３９（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上
の表示部９００１を組み込むことが可能である。

【0506】

図３９（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情
報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３
つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１
の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００
１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールや
ＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、
電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッ
テリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位
置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。

【0507】

図３９（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。

【0508】

図３９（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。

【0509】

図３９（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図３９（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３９
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図３９（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。

【0510】

また、図４０（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。な
お、図４０（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図４０（Ｂ
）は、複数の表示パネルが展開された状態の斜視図である。

【0511】

図４０（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９
５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域
９５０２と、透光性を有する領域９５０３と、を有する。

【0512】

また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネ
ル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの
表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の
表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用
状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表
示装置とすることができる。

【0513】

また、図４０（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０
１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９
５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２と
してもよい。

【0514】

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。

【0515】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

【実施例0516】

本実施例においては、本発明の一態様のトランジスタのゲート電極に用いることができ
る材料について、シート抵抗及びコンタクト抵抗を測定した結果を示す。

【0517】

本実施例で用いた試料の作製方法について、以下説明を行う。試料Ａ１及び試料Ａ２と
して、第２のゲート電極として用いることができる材料で薄膜を形成し、該膜のシート抵
抗を測定した。また、試料Ａ３乃至試料Ａ５として、第１のゲート電極（ボトムゲート電
極、ＢＧＥともいう）として用いることができる材料と、第２のゲート電極（トップゲー
ト電極、ＴＧＥともいう）として用いることができる材料とで、積層膜を形成し、該積層
膜のコンタクトチェーン抵抗を測定した。なお、本明細書等におけるコンタクトチェーン
抵抗とは、導電膜同士のコンタクト構造（コンタクトホール）が１００個チェーン状に直
列に接続した素子（コンタクトチェーン）の抵抗値である。また、試料Ａ１乃至Ａ５の構
造を以下に示す。

【0518】

【表1】

【0519】

【表2】

【0520】

＜試料Ａ１乃至Ａ５の作製＞
試料Ａ１としては、ガラス基板上に酸化物半導体膜１１２に相当する酸化物半導体膜を
形成した。当該酸化物半導体膜としては、厚さが１０ｎｍの酸化物半導体膜を形成した。
なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４
：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリ
ングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、当該酸化物
半導体膜上に、導電膜１１４に相当する導電膜を形成した。当該導電膜としては、厚さが
５０ｎｍのタングステン膜と厚さが１００ｎｍのチタン膜を、スパッタリング装置を用い
て順次形成した。

【0521】

試料Ａ２としては、ガラス基板上に酸化物半導体膜１１２に相当する酸化物半導体膜を
形成した。当該酸化物半導体膜としては、厚さが１００ｎｍの酸化物半導体膜を形成した
。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝
４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタ
リングターゲットに印加する電源としてはＡＣ電源を用いて形成した。

【0522】

試料Ａ３としては、ガラス基板上に導電膜１０６に相当する導電膜を形成した。当該導
電膜としては、厚さが１０ｎｍのチタン膜と厚さが２００ｎｍの銅膜を、スパッタリング
装置を用いて順次形成した。続いて、該導電膜上に絶縁膜を形成し、該絶縁膜上に酸化物
半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚
さが１０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッ
タリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をス
パッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ
電源を用いて形成した。続いて、当該絶縁膜及び酸化物半導体膜に開口部１４３に相当す
る開口部（コンタクトホール）を形成した。なお、該開口部（コンタクトホール）として
は、直径２．５μｍの穴を１００個とした。続いて、当該開口部を有する絶縁膜及び酸化
物半導体膜上に、導電膜１１４に相当する導電膜を形成した。当該導電膜としては、厚さ
が５０ｎｍのタングステン膜と厚さが１００ｎｍのチタン膜を、スパッタリング装置を用
いて順次形成した。試料Ａ３においては、導電膜１０６に相当する導電膜と、導電膜１１
４に相当する導電膜とが、開口部（コンタクトホール）において１００個が直列に接続す
る領域を有する構造である。

【0523】

試料Ａ４としては、ガラス基板上に導電膜１０６に相当する導電膜を形成した。当該導
電膜としては、厚さが１０ｎｍのチタン膜と厚さが２００ｎｍの銅膜を、スパッタリング
装置を用いて順次形成した。続いて、該導電膜上に絶縁膜を形成し、該絶縁膜に開口部１
４３に相当する開口部（コンタクトホール）を形成した。なお、該開口部（コンタクトホ
ール）としては、直径２．５μｍの穴を１００個とした。続いて、当該開口部を有する絶
縁膜上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体
膜としては、厚さが１０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜と
しては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の
金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電
源としてはＡＣ電源を用いて形成した。続いて、当該酸化物半導体膜上に、導電膜１１４
に相当する導電膜を形成した。当該導電膜としては、厚さが１５ｎｍのタングステン膜と
厚さが１００ｎｍのチタン膜を、スパッタリング装置を用いて順次形成した。試料Ａ４に
おいては、導電膜１０６に相当する導電膜と、酸化物半導体膜１１２に相当する酸化物半
導体膜とが、開口部（コンタクトホール）において１００個が直列に接続する領域を有す
る構造である。

【0524】

試料Ａ５としては、ガラス基板上に導電膜１０６に相当する導電膜を形成した。当該導
電膜としては、厚さが１０ｎｍのチタン膜と厚さが２００ｎｍの銅膜を、スパッタリング
装置を用いて順次形成した。続いて、該導電膜上に絶縁膜を形成し、該絶縁膜に開口部１
４３に相当する開口部（コンタクトホール）を形成した。なお、該開口部（コンタクトホ
ール）としては、直径２．５μｍの穴を１００個とした。続いて、当該開口部を有する絶
縁膜上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体
膜としては、厚さが１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜
としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する
電源としてはＡＣ電源を用いて形成した。試料Ａ５においては、導電膜１０６に相当する
導電膜と、酸化物半導体膜１１２に相当する導電膜とが、開口部（コンタクトホール）に
おいて１００個が直列に接続する領域を有する構造である。

【0525】

＜シート抵抗及びコンタクトチェーン抵抗の測定＞
上記作製した試料Ａ１及び試料Ａ２のシート抵抗を測定した。測定結果を図４１に示す
。試料Ａ１及び試料Ａ２のシート抵抗は、それぞれ２．４１Ω／ｓｑ．、及び５０８Ω／
ｓｑ．であった。

【0526】

すなわち、試料Ａ１は、試料Ａ２より低いシート抵抗を有する。このように、酸化物半
導体膜１１２に相当する酸化物半導体膜と、導電膜１１４に相当する導電膜とを積層した
構造を第２のゲート電極に用いることで、第２のゲート電極のシート抵抗を低減できるこ
とが示された。

【0527】

また、上記作製した試料Ａ３乃至試料Ａ５におけるコンタクトチェーン抵抗を測定した
。測定結果を図４２に示す。試料Ａ３、試料Ａ４、及び試料Ａ５のコンタクトチェーン抵
抗は、それぞれ３．０×１０^２Ω、５．６×１０^７Ω、及び１．９×１０^８Ωであった。

【0528】

すなわち、試料Ａ３は、試料Ａ４及び試料Ａ５より低いコンタクトチェーン抵抗を有す
る。このように、導電膜１０６に相当する導電膜と、導電膜１１４に相当する導電膜とが
接する領域を有する構造を第１のゲート電極と第２のゲート電極とが接する領域が有する
ことで、第１のゲート電極と第２のゲート電極とのコンタクトチェーン抵抗を低減できる
ことが示された。

【0529】

以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。

【実施例0530】

本実施例においては、本発明の一態様のトランジスタに相当する試料を作製し、当該ト
ランジスタの電気特性の測定、及び断面形状の観察を行った。

【0531】

本実施例で用いた試料の作製方法について、以下説明を行う。なお、本実施例において
は、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当する試料Ｂ１を作製した。なお
、以下の説明においては、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と
同様の機能を有する構成については、同様の符号を用いて説明する。

【0532】

また、比較として、図４３（Ａ）（Ｂ）で示すように、第２のゲート電極が導電膜１１
４を有さない構成のトランジスタ１００Ｇに相当する試料Ｂ２も作製した。なお、図４３
（Ａ）（Ｂ）において、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同
様の機能を有する構成については、同様の符号を用いて説明する。

【0533】

＜トランジスタの作製方法＞
≪試料Ｂ１の作製≫
試料Ｂ１を作製する基板１０２としては、ガラス基板を用いた。基板１０２上に導電膜
１０６を形成した。導電膜１０６としては、厚さが１０ｎｍの窒化タンタル膜と厚さが１
００ｎｍの銅膜とを、スパッタリング装置を用いて順次形成した。

【0534】

次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例にお
いては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４
＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成し
た。なお、絶縁膜１０４＿１としては、厚さが５０ｎｍの窒化シリコン膜とした。また、
絶縁膜１０４＿２としては、厚さが３００ｎｍの窒化シリコン膜とした。また、絶縁膜１
０４＿３としては、厚さが５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４と
しては、厚さが５０ｎｍの酸化窒化シリコン膜とした。

【0535】

次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工す
ることで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さが４
０ｎｍの酸化物半導体膜を形成した。なお、酸化物半導体膜１０８としては、スパッタリ
ング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッ
タリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源
を用いて形成した。また、酸化物半導体膜１０８の加工には、ウェットエッチング法を用
いた。

【0536】

次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を
形成した。当該絶縁膜としては、厚さが３０ｎｍの酸化窒化シリコン膜と、厚さが１００
ｎｍの酸化窒化シリコン膜と、厚さが２０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装
置を用いて真空中で連続して形成した。

【0537】

次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気の下、３
５０℃で１時間の熱処理とした。

【0538】

次に、該絶縁膜上に、後に酸化物半導体膜１１２となる酸化物半導体膜を形成した。当
該酸化物半導体膜としては、厚さが２０ｎｍの酸化物半導体膜を形成した。なお、当該酸
化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原
子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに
印加する電源としてはＡＣ電源を用いて形成した。

【0539】

続いて、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて、該酸化物半導
体膜、該酸化物半導体膜の下側に接する絶縁膜、及び絶縁膜１０４に開口部１４３を形成
した。なお、開口部１４３の加工にはドライエッチング装置を用いた。

【0540】

次に、後に酸化物半導体膜１１２となる酸化物半導体膜上に、後に導電膜１１４となる
導電膜を形成した。当該導電膜としては、厚さが１５ｎｍのタングステン膜と厚さが１０
０ｎｍのチタン膜を、スパッタリング装置を用いて順次形成した。

【0541】

次に、上記形成した導電膜及び酸化物半導体膜を島状に加工することで、導電膜１１４
及び酸化物半導体膜１１２を形成した。また、導電膜１１４及び酸化物半導体膜１１２を
形成後、続けて、酸化物半導体膜１１２の下側に接する絶縁膜を加工することで、絶縁膜
１１０を形成した。

【0542】

なお、導電膜１１４及び酸化物半導体膜１１２の加工には、ウェットエッチング法を用
い、絶縁膜１１０の加工にはドライエッチング法を用いた。

【0543】

次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、酸化物半導体膜１１２、
及び導電膜１１４上から不純物元素の添加処理を行った。不純物元素の添加処理としては
、ドーピング装置を用い、不純物元素としてはアルゴンを用いた。

【0544】

次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、酸化物半導体膜１１２、
導電膜１１４上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さが１００ｎｍの
窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。

【0545】

次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さが３０
０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。

【0546】

次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８
に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはド
ライエッチング装置を用いた。

【0547】

次に、絶縁膜１１８上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５
μｍのアクリル系の感光性樹脂を用いた。なお、絶縁膜１２２としては、開口部１４１ａ
、１４１ｂと重なる領域に開口部を設けた。

【0548】

次に、絶縁膜１２２上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し
、当該導電膜を島状に加工することで、導電膜１２０ｓ、１２０ｄを形成した。

【0549】

導電膜１２０ｓ、１２０ｄとしては、厚さが５０ｎｍのマンガンを含む銅膜と、厚さが
１００ｎｍの銅膜とを、スパッタリング装置を用いて真空中で連続して形成した。

【0550】

以上の工程により、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当する試料Ｂ１
を作製した。

【0551】

なお、本実施例においては、トランジスタ１００Ｂに相当する試料Ｂ１として、チャネ
ル幅Ｗを５０μｍとし、チャネル幅Ｌを２．０μｍ、３．０μｍ、及び６．０μｍとした
。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。

【0552】

≪試料Ｂ２の作製≫
試料Ｂ２としては、試料Ｂ１と同様に、基板１０２上に導電膜１０６、絶縁膜１０４、
及び酸化物半導体膜１０８を形成した。

【0553】

次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を
形成した。当該絶縁膜としては、厚さが３０ｎｍの酸化窒化シリコン膜と、厚さが１００
ｎｍの酸化窒化シリコン膜と、厚さが２０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装
置を用いて真空中で連続して形成した。

【0554】

次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気の下、３
５０℃で１時間の熱処理とした。

【0555】

続いて、該絶縁膜上にマスクを形成し、当該マスクを用いて、該絶縁膜、及び絶縁膜１
０４に開口部１４３を形成した。なお、開口部１４３の加工にはドライエッチング装置を
用いた。

【0556】

次に、該絶縁膜上に後に酸化物半導体膜１１２となる酸化物半導体膜を形成した。当該
酸化物半導体膜としては、厚さが１００ｎｍの酸化物半導体膜を形成した。なお、当該酸
化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原
子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに
印加する電源としてはＡＣ電源を用いて形成した。

【0557】

次に、上記形成した酸化物半導体膜を島状に加工することで、酸化物半導体膜１１２を
形成した。また、酸化物半導体膜１１２を形成後、続けて、酸化物半導体膜１１２の下側
に接する絶縁膜を加工することで、絶縁膜１１０を形成した。

【0558】

なお、酸化物半導体膜１１２の加工には、ウェットエッチング法を用い、絶縁膜１１０
の加工にはドライエッチング法を用いた。

【0559】

次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び酸化物半導体膜１１
２上から不純物元素の添加処理を行った。不純物元素の添加処理としては、ドーピング装
置を用い、不純物元素としてはアルゴンを用いた。

【0560】

次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び酸化物半導体膜１１
２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さが１００ｎｍの窒化シリコ
ン膜を、ＰＥＣＶＤ装置を用いて形成した。

【0561】

次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さが３０
０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。

【0562】

次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８
に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはド
ライエッチング装置を用いた。

【0563】

次に、絶縁膜１１８上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５
μｍのアクリル系の感光性樹脂を用いた。なお、絶縁膜１２２としては、開口部１４１ａ
、１４１ｂと重なる領域に開口部を設けた。

【0564】

次に、絶縁膜１２２上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し
、当該導電膜を島状に加工することで、導電膜１２０ｓ、１２０ｄを形成した。

【0565】

導電膜１２０ｓ、１２０ｄとしては、厚さが５０ｎｍのマンガンを含む銅膜と、厚さが
１００ｎｍの銅膜とを、スパッタリング装置を用いて真空中で連続して形成した。

【0566】

以上の工程により、図４３（Ａ）（Ｂ）に示すトランジスタ１００Ｇに相当する試料Ｂ
２を作製した。

【0567】

なお、本実施例においては、トランジスタ１００Ｇに相当する試料Ｂ２として、チャネ
ル幅Ｗを５０μｍとし、チャネル幅Ｌを２．０μｍ、３．０μｍ、及び６．０μｍとした
。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。

【0568】

＜トランジスタの電気特性評価＞
図４４及び図４５に、本実施例で作製した試料Ｂ１及びＢ２のドレイン電流－ゲート電
圧（Ｉｄ－Ｖｇ）特性をそれぞれ示す。なお、図４４が試料Ｂ１の測定結果であり、図４
５が試料Ｂ２の測定結果である。

【0569】

また、図４４（Ａ）及び図４５（Ａ）は、チャネル幅５０μｍ及びチャネル長２．０μ
ｍサイズの特性であり、図４４（Ｂ）及び図４５（Ｂ）は、チャネル幅５０μｍ及びチャ
ネル長３．０μｍサイズの特性であり、図４４（Ｃ）及び図４５（Ｃ）は、チャネル幅５
０μｍ及びチャネル長６．０μｍサイズの特性である。また、図４４及び図４５において
、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ^２／Ｖｓ））を、
横軸がＶｇ（Ｖ）を、それぞれ表す。

【0570】

なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、トランジスタの第１のゲー
ト電極として機能する導電膜１０６に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう
）、及び第２のゲート電極として機能する酸化物半導体膜１１２及び導電膜１１４に印加
する電圧（Ｖｂｇ）ともいう）としては、－１５Ｖから＋２０Ｖまで０．２５Ｖのステッ
プで印加した。また、ソース電極として機能する導電膜１２０ｓに印加する電圧（以下、
ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導
電膜１２０ｄに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、１Ｖまたは１
０Ｖとした。

【0571】

図４４及び図４５に示すように、本実施例で作製した試料Ｂ１及び試料Ｂ２は、チャネ
ル長（Ｌ）の長さに起因せずに、良好な電気特性であることが示された。

【0572】

＜ゲートＢＴ試験における信頼性評価について＞
次に、上記作製したチャネル幅５０μｍ及びチャネル長６．０μｍサイズの試料Ｂ１及
び試料Ｂ２の信頼性評価を行った。信頼性評価としては、ゲート電極にストレス電圧を印
加する、ゲートＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験とした。なお、ゲートＢ
Ｔ試験としては、以下に示す４つの試験方法とした。

【0573】

≪ＰＢＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０
Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、
測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極と
を同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印
加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高
い（プラス側に印加）。

【0574】

≪ＮＢＴＳ：Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を－３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０
Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、
測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極と
を同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印
加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低
い（マイナス側に印加）。

【0575】

≪ＰＢＩＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒ
ａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０
Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、
測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トラン
ジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレ
イン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース
電極及びドレイン電極の電位よりも高い（プラス側に印加）。

【0576】

≪ＮＢＩＴＳ：Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒ
ａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を－３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０
Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、
測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トラン
ジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレ
イン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース
電極及びドレイン電極の電位よりも低い（マイナス側に印加）。

【0577】

なお、ゲートＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジ
スタの特性変化を、短時間で評価することができる。特に、ゲートＢＴ試験前後における
トランジスタのしきい値電圧の変化量（ΔＶｔｈ）は、信頼性を調べるための重要な指標
となる。ゲートＢＴ試験前後において、しきい値電圧の変化量（ΔＶｔｈ）が小さいほど
信頼性が高い。

【0578】

なお、ΔＶｔｈとは、しきい値電圧（Ｖｔｈ）の変化量を示しており、ストレス後のＶ
ｔｈからストレス前のＶｔｈを差分した値である。

【0579】

試料Ｂ１及び試料Ｂ２のゲートＢＴ試験結果を図４６に示す。

【0580】

図４６の結果より、試料Ｂ１は試料Ｂ２よりＮＢＩＴＳ試験の変動が小さいことが分か
った。これは、試料Ｂ１が導電膜１１４を有することで、酸化物半導体膜１０８のチャネ
ル領域に光が照射されることを防いでいるためである。したがって、第２のゲート電極と
しては、導電膜１１４を有する構成が好ましい。

【0581】

＜光照射時におけるトランジスタの電気特性評価＞
次に、上記作製したチャネル長６μｍ及びチャネル幅５０μｍサイズの試料Ｂ１及び試
料Ｂ２について、光照射時のトランジスタの電気特性を測定した。トランジスタの電気特
性としては、ドレイン電流（Ｉｄ）－ゲート電圧（Ｖｇ）特性とした。光照射時の電気特
性の測定環境としては、ストレス温度を６０℃とし、光照射は白色ＬＥＤにて約１０００
０Ｌｘで行った。

【0582】

試料Ｂ１及び試料Ｂ２のトランジスタの電気特性を図４７及び図４８に示す。図４７及
び図４８において、ソース電極（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電圧（Ｖｄ）
を１Ｖ及び１０Ｖとし、ゲート電圧（Ｖｇ及びＶｂｇ）を－１５Ｖから＋１５Ｖまで０．
２５Ｖ間隔で印加した結果を示している。また、図４７及び図４８において、縦軸がドレ
イン電流（Ｉｄ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、図４７
は試料Ｂ１の測定結果であり、図４８は試料Ｂ２の測定結果である。また、図４７（Ａ）
及び図４８（Ａ）に光照射時のトランジスタの電気特性を、図４７（Ｂ）及び図４８（Ｂ
）に光照射しないときのトランジスタの電気特性を、それぞれ示す。

【0583】

図４７及び図４８に示す電気特性の結果より、試料Ｂ２の光照射時におけるトランジス
タの電気特性は、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう
）となる結果が得られた。一方、試料Ｂ１においては光照射時においてもトランジスタの
電気特性は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）とな
る結果が得られた。すなわち、第２のゲート電極として、導電膜１１４を有する構成が好
ましい。

【0584】

以上のように、本発明の一態様のトランジスタは、光照射時においても電気特性の変動
が小さく、消費電力が小さいトランジスタであるといえる。

【0585】

＜トランジスタの断面観察＞
次に、上記作製したチャネル幅５０μｍ及びチャネル長２．０μｍサイズのトランジス
タの断面観察を行った。当該トランジスタの断面観察の結果を図４９（Ａ）（Ｂ）に示す
。なお、断面観察としては、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅ
ｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いた。

【0586】

また、図４９（Ａ）は試料Ｂ１の断面であり、図４９（Ｂ）は試料Ｂ２の断面であり、
それぞれ図２（Ａ）に示す一点鎖線Ｘ１－Ｘ２方向の断面に相当する。なお、図３（Ａ）
あるいは、図４３（Ａ）に対応する要素には共通の符号を記している。

【0587】

図４９（Ａ）（Ｂ）に示すように、本実施例で作製した試料Ｂ１及び試料Ｂ２は、良好
な断面形状であった。また、試料Ｂ１の第２のゲート電極幅（ＴＧＥ幅）は１．７０μｍ
であった。また、試料Ｂ２の第２のゲート電極幅（ＴＧＥ幅）は１．７５μｍであった。

【0588】

以上、本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いるこ
とができる。