特開 2022-187101 電力変換装置のゲート駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022187101

(43)【公開日】2022-12-19

(54)【発明の名称】電力変換装置のゲート駆動回路

(51)【国際特許分類】

   H02M 1/08 20060101AFI20221212BHJP

   H03K 17/12 20060101ALI20221212BHJP

【ＦＩ】

H02M1/08 A

H03K17/12

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2021094924

(22)【出願日】2021-06-07

(71)【出願人】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】小山 孝

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA11

5H740BB02

5H740BB08

5H740BB10

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

5H740MM18

5J055AX07

5J055AX55

5J055AX65

5J055BX16

5J055CX07

5J055DX09

5J055DX42

5J055DX48

5J055DX52

5J055DX73

5J055DX83

5J055EX04

5J055EY29

5J055EZ07

5J055EZ09

5J055FX05

5J055FX12

5J055FX13

5J055FX19

5J055GX01

5J055GX02

(57)【要約】

【課題】並列接続された半導体素子のスイッチング動作時の電流アンバランスを抑制することができる電力変換装置のゲート駆動回路を提供する。
【解決手段】並列接続された半導体素子１、２を同時に駆動する駆動回路１０と、駆動回路１０と半導体素子１、２の各ゲートの間に各々接続されたゲート抵抗１１、１２と、駆動回路１０と半導体素子１、２の各エミッタの間に各々接続されたエミッタ抵抗１３、１４と、前記ゲート抵抗１１、１２の各両端間電圧と、前記エミッタ抵抗１３、１４の各両端間電圧に基づいて、半導体素子１、２の各ゲート電流を各々補正するゲート電流補正回路２１、２２とを備えた。
【選択図】 図１

【特許請求の範囲】

【請求項1】

主回路を構成し、スイッチング制御がなされる半導体素子を、並列接続された第１の半導体素子および第２の半導体素子で構成した電力変換装置において、
前記第１の半導体素子および第２の半導体素子を同時に駆動する駆動回路と、
前記駆動回路と第１の半導体素子のゲートの間、前記駆動回路と第２の半導体素子のゲートの間に各々接続され、半導体素子のスイッチングスピードを調整するゲート抵抗と、
前記駆動回路と第１の半導体素子のエミッタの間、前記駆動回路と第２の半導体素子のエミッタの間に各々接続され、前記各ゲート抵抗と同一定数を有するエミッタ抵抗と、
前記各ゲート抵抗の各々の両端間電圧と、前記各エミッタ抵抗の各々の両端間電圧に基づいて、前記第１の半導体素子および第２の半導体素子の各ゲート電流を各々補正するゲート電流補正回路と、
を備えたことを特徴とする電力変換装置のゲート駆動回路。

【請求項2】

前記ゲート電流補正回路は、前記ゲート抵抗の両端間電圧とエミッタ抵抗の両端間電圧の差を検出する電圧差検出回路と、前記電圧差検出回路の出力側に接続され、前記ゲート抵抗の定数をゲインとする増幅器と、前記増幅器の出力の極性を反転する極性反転器と、前記極性反転器の出力信号によりオン、オフ制御され、前記ゲート電流を増加させるか否かを切り換える電圧制御スイッチと、を備えていることを特徴とする請求項１に記載の電力変換装置のゲート駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、並列接続された複数の電力用半導体素子を備えた電力変換装置に係り、特に電力用半導体素子の電流をバランスさせる技術に関する。

【背景技術】

【0002】

並列接続された複数の半導体素子の電流をバランスさせる技術は、従来、例えば特許文献１、２、３に記載のものが提案されていた。特許文献１（特許文献１の図２）では、電流センスエミッタ付のＩＧＢＴを使用し、センスエミッタに接続したセンス抵抗を介してメインエミッタに流れる電流（主電流）を検出し、並列接続されたＩＧＢＴの主電流差に応じてゲート、エミッタ間に接続したＦＥＴをオン・オフ側に制御することにより、主電流をバランスさせている。

【0003】

また、電流センスエミッタ付きＩＧＢＴとセンス抵抗の組み合わせを電流センスエミッタなしＩＧＢＴ（一般的なＩＧＢＴ）とシャント抵抗を組み合わせても同様の効果が得ることができる。

【0004】

また、特許文献２（特許文献２の図１）では、ゲート駆動回路と半導体素子間に対向する互いに逆向きのコイルを設けることにより、半導体素子間に流れる横流を用いてゲート端子電圧に帰還をかけることで主電流をバランスさせている。

【0005】

また、特許文献３（特許文献３の図１）では、並列接続されたＩＧＢＴのエミッタとゲート電源回路の０Ｖ端子間にインピーダンス手段を接続することでＩＧＢＴ間に流れる横流を抑制し、エミッタ線に過大な電流が発生した際のゲート過電圧をツェナーダイオードで抑制するように構成している。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平０９－２８９４４２号公報

【特許文献2】特開２０１７－４６３８５号公報

【特許文献3】特開２０１８－１１０９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１は電流センスエミッタ付ＩＧＢＴを使用する必要があり汎用的ではない。また、外付けにシャント抵抗を組み合わせる方法は、主電流によるシャント抵抗の発熱が課題となる。

【0008】

特許文献２は、付加するコイルの極性の向きが通常のスイッチング動作を妨げる方向に作用するため、スイッチングスピード低下に伴う半導体素子の発熱増加が懸念される。

【0009】

特許文献３は、並列接続した半導体素子の電流アンバランスに起因する素子間の横流は抑制することは可能だが、電流アンバランスそのものを抑制することはできない。

【0010】

本発明は、上記課題を解決するものであり、その目的は、並列接続された半導体素子のスイッチング動作時の電流アンバランスを抑制することができる電力変換装置のゲート駆動回路を提供することにある。

【課題を解決するための手段】

【0011】

上記課題を解決するための請求項１に記載の電力変換装置のゲート駆動回路は、
主回路を構成し、スイッチング制御がなされる半導体素子を、並列接続された第１の半導体素子および第２の半導体素子で構成した電力変換装置において、
前記第１の半導体素子および第２の半導体素子を同時に駆動する駆動回路と、
前記駆動回路と第１の半導体素子のゲートの間、前記駆動回路と第２の半導体素子のゲートの間に各々接続され、半導体素子のスイッチングスピードを調整するゲート抵抗と、
前記駆動回路と第１の半導体素子のエミッタの間、前記駆動回路と第２の半導体素子のエミッタの間に各々接続され、前記各ゲート抵抗と同一定数を有するエミッタ抵抗と、
前記各ゲート抵抗の各々の両端間電圧と、前記各エミッタ抵抗の各々の両端間電圧に基づいて、前記第１の半導体素子および第２の半導体素子の各ゲート電流を各々補正するゲート電流補正回路と、を備えたことを特徴とする。

【0012】

請求項２に記載の電力変換装置のゲート駆動回路は、請求項１において、
前記ゲート電流補正回路は、前記ゲート抵抗の両端間電圧とエミッタ抵抗の両端間電圧の差を検出する電圧差検出回路と、前記電圧差検出回路の出力側に接続され、前記ゲート抵抗の定数をゲインとする増幅器と、前記増幅器の出力の極性を反転する極性反転器と、前記極性反転器の出力信号によりオン、オフ制御され、前記ゲート電流を増加させるか否かを切り換える電圧制御スイッチと、を備えていることを特徴とする。

【発明の効果】

【0013】

（１）請求項１、２に記載の発明によれば、ゲート・エミッタ間にインダクタ（バランスコア）を付加することによるスイッチングスピードの減少や、大電流が流れる主回路部にシャント抵抗を装着することによる発熱の懸念がなく、半導体素子のしきい値電圧差によって生じる電流アンバランスを抑制することが可能となる。
（２）請求項２に記載の発明によれば、第１の半導体素子と第２の半導体素子の各しきい値電圧の差に起因して第１の半導体素子と第２の半導体素子のオンタイミングがずれた場合、第１の半導体素子および第２の半導体素子のエミッタどうしを結ぶ共通接続線および各エミッタと前記駆動回路を結ぶ各エミッタ線に横流が流れるが、この横流はエミッタ電流とゲート電流の差となって流れる。

【0014】

このため、請求項２に記載の発明によれば、エミッタ抵抗の両端間電圧とゲート抵抗の両端間電圧の差分に基づいて、遅れてオンした側の半導体素子のゲート電流を増加させることができ、これによってターンオン動作が促進されて、電流アンバランスを抑制することができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態例による電力変換装置のゲート電流補正回路の構成図。

【発明を実施するための形態】

【0016】

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。本実施形態例では、並列接続された電力用半導体素子間のゲート線に流れる横流を利用することによりスイッチング動作時の電流アンバランスを改善するように構成した。

【0017】

図１に、実施形態例による電力変換装置のゲート電流補正回路を示す。図１は、インバータなどの電力変換装置における、例えばブリッジ接続された半導体素子のうち１個の半導体素子を、並列接続した２個の半導体素子１、２（第１の半導体素子、第２の半導体素子）で構成し、それら２個の半導体素子１、２のしきい値電圧差によって生じる電流アンバランスを抑制するブロックを示している。

【0018】

図１において、１０は半導体素子１、２を同時に駆動する駆動回路であり、半導体素子１、２の各ゲートをオン、オフ制御させるゲート信号を、正側端からゲート抵抗１１を介して半導体素子１のゲートに供給し、正側端からゲート抵抗１２を介して半導体素子２のゲートに供給する。

【0019】

半導体素子１のエミッタと駆動回路１０の負側端の間にはエミッタ抵抗１３が接続され、半導体素子２のエミッタと駆動回路１０の負側端の間にはエミッタ抵抗１４が接続されている。

【0020】

ゲート抵抗１１と半導体素子１のゲートの共通接続点には、半導体素子１、２間のエミッタ電流に流れる横流を推定し、その横流に対応した電圧値に応じて半導体素子１のゲート電流を補正するゲート電流補正回路２１が接続されている。

【0021】

ゲート抵抗１２と半導体素子２のゲートの共通接続点には、半導体素子１、２間のエミッタ電流に流れる横流を推定し、その横流に対応した電圧値に応じて半導体素子２のゲート電流を補正するゲート電流補正回路２２が接続されている。

【0022】

ゲート電流補正回路２１内の３１は、半導体素子１のエミッタ電圧（ｖｅ１）（エミッタ抵抗１３の両端間電圧）とゲート抵抗１１の両端間電圧（ｖｐｇ１）の電圧差を検出する電圧差検出回路であり、例えばｖｅ１を正入力としｖｐｇ１を負入力とするコンパレータで構成されている。

【0023】

３２は、電圧差検出回路３１で検出された電圧差をゲート抵抗倍する（ゲート抵抗１１、１２の定数をゲインとする）増幅器である。

【0024】

３３は、増幅器３２の出力の極性を反転する極性反転器である。

【0025】

３４は、極性反転器３３の出力信号によりオン、オフ制御され、半導体素子１のゲート電流ｉｇ１を増加させるか否かを切り換える電圧制御スイッチであり、オン時には制御電源Ｖｐからの電流をゲート電流ｉｇ１に加算するように構成されている。

【0026】

ゲート電流補正回路２２は、図示省略しているがゲート電流補正回路２１と同様の電圧差検出回路３１、増幅器３２、極性反転器３３、電圧制御スイッチ３４を備えており、電圧差検出回路３１は半導体素子２のエミッタ電位（ｖｅ２）（エミッタ抵抗１４の両端間電圧）とゲート抵抗１２の両端間電圧（ｖｐｇ２）の電圧差を検出し、電圧制御スイッチ３４は、半導体素子２のゲート電流ｉｇ２を増加させるか否かを切り換え、オン時には制御電源Ｖｐからの電流をゲート電流ｉｇ２に加算するように構成されている。

【0027】

尚、ゲート抵抗１１、１２およびエミッタ抵抗１３、１４は半導体素子１、２のスイッチングスピードを調整するものであり、各々の定数（抵抗値Ｒ）は同一に設定されている。

【0028】

また、通常のゲート抵抗１１、１２のみを装着する場合の１／２の定数とすることで、半導体素子１、２のスイッチングスピードを減少させることなく動作させることが可能となる。

【0029】

図中のＬｓは主回路の寄生インダクタンスを示している。

【0030】

図１の構成において、半導体素子１、２のしきい値電圧ｖｔｈ１、ｖｔｈ２に差があると、電流アンバランスが発生し主回路の寄生インダクタンス（Ｌｓ）により、半導体素子１、２間に横流が発生する。例えば、しきい値電圧の関係がｖｔｈ１＞ｖｔｈ２の場合、半導体素子２が先にオンするためスイッチング遷移中のエミッタ電位の関係はｖｅ１＜ｖｅ２となり横流電流の経路は点線となる。

【0031】

すなわち、半導体素子１、２のエミッタどうしを結ぶ共通接続線および各エミッタと駆動回路を結ぶ各エミッタ線に点線の矢印の方向で横流が流れる。

【0032】

このとき、半導体素子１のゲート電流（ｉｇ１）、エミッタ電流（ｉｅ１）と横流電流（ｉｃＬ）の関係は、
ｉ_cL＝ｉ_e1－ｉ_g1…（１）
となる。

【0033】

ここで、ゲート抵抗Ｒｇ、ゲート抵抗電位差（ｖｐｇ）、エミッタ抵抗（Ｒｅ）、エミッタ抵抗電位差（ｖｅ１）とするとゲート電流（ｉｇ１）、エミッタ電流（ｉｅ１）は、
ｉ_g1＝ｖ_pg／Ｒ_g…（２）
ｉ_e1＝ｖ_e1／Ｒ_e…（３）
である。

【0034】

前記ゲート抵抗とエミッタ抵抗を同一の定数（Ｒ）とすると、（１）式は、
ｉ_cL＝ｉ_e1－ｉ_g1＝（ｖ_e1／Ｒ_e）－（ｖ_pg／Ｒ_g）＝（ｖ_e1－ｖ_pg）／Ｒ…（４）
となり、ゲート電流補正回路２１の増幅器３２の出力には横流（ｉｃＬ）に応じた電圧が検出される。

【0035】

点線で示す横流電流の経路より、ｖｅ１は負極性、ｖｅ２は正極性であるため、
ゲート電流補正回路２１の増幅器３２の出力は負極性、ゲート電流補正回路２２の増幅器３２の出力は正極性となる。半導体素子１に着目すると、遅れてオンしているため、ゲート電流を加算する方向に作用させるために極性反転器３３にて極性を正に反転させ、電圧制御スイッチ３４をオン制御している。これにより、横流電流に応じてゲート電流を加算させることで、半導体素子１のターンオン動作が促進されるため、電流アンバランスを抑制することが可能となる。

【0036】

なおこのとき、ゲート電流補正回路２２側では、増幅器３２の出力が正であり、極性反転器３３の反転により電圧制御スイッチ３４はオフ状態とされる。

【0037】

以上のように本実施形態例によれば、従来技術のように、ゲート・エミッタ間にインダクタ（バランスコア）を付加することによるスイッチングスピードの減少や、大電流が流れる主回路部にシャント抵抗を装着することによる発熱の懸念がなく、半導体素子のしきい値電圧差によって生じる電流アンバランスを抑制することが可能となる。

【符号の説明】

【0038】

１…第１の半導体素子
２…第２の半導体素子
１０…駆動回路
１１、１２…ゲート抵抗
１３、１４…エミッタ抵抗
２１、２２…ゲート電流補正回路
３１…電圧差検出回路
３２…増幅器
３３…極性反転器
３４…電圧制御スイッチ

【図1】