技術分野
この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
要約特許出願時に添付された[要約書]
【課題】p+ 型コンタクト領域上にNi/Al/Ni構造を入れることで、内蔵ダイオードのVFを下げることができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供する。
【解決手段】第1導電型の炭化珪素半導体基板に、第1導電型の第1半導体層と、第2導電型の第2半導体層と、第1導電型の第1半導体領域と、第2導電型の第2半導体領域と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、第1電極と、第2電極とを形成する。第1電極は、下部Ni膜、Al膜および上部Ni膜を、成膜し、層間絶縁膜膜と接しないようにエッチングし、熱処理により、下部Ni膜をシンタリングし、Niシリサイド膜を形成し、Ti膜、TiN膜およびAlSi膜を成膜し、AlSi膜をエッチングする。
【選択図】図4
発明が解決しようとする課題[発明の詳細な説明]から抜粋
上述のように、従来は、p+型コンタクト領域108、n+型ソース領域107上部にNi膜121を形成し、熱処理によりNiシリサイド膜115を形成し、その後余剰Niを除去している。このように、n+型ソース領域107(ソース領域)と、p+型コンタクト領域108(コンタクト領域)のどちらの領域でもコンタクト抵抗が下げられるNiシリサイド膜115を形成している。
課題を解決するための手段[発明の詳細な説明]から抜粋
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第1導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層を形成する第1工程を行う。次に、前記第1半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第2導電型の第2半導体層を形成する第2工程を行う。次に、前記第2半・・・ 続きを
知財ポータルサイト IP Force にログインして見る
発明の効果[発明の詳細な説明]から抜粋
本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、p+ 型コンタクト領域上にNi/Al/Ni構造を入れることで、内蔵ダイオードのVFを下げることができるという効果を奏する。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である(その1)。
【図2】
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である(その2)。
【図3】
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である(その3)。
【図4】
実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。
【図5】
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その1)。
【図6】
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す上面図である(その1)。
【図7】
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その2)。
【図8】
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す上面図である(その2)。
【図9】
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その3)。
【図10】
従来の炭化珪素半導体装置の構造を示す断面図である。
【図11】
従来の炭化珪素半導体装置の製造途中の状態を示す断面図である(その1)。
【図12】
従来の炭化珪素半導体装置の製造途中の状態を示す断面図である(その2)。
【図13】
従来の炭化珪素半導体装置の製造途中の状態を示す断面図である(その3)。
1、101 n+型炭化珪素基板
2、102 n-型炭化珪素エピタキシャル層
3、103 第1p+型ベース領域
4、104 第2p+型ベース領域
5、105 n型高濃度領域
6、106 p型ベース層
7、107 n+型ソース領域
8、108 p+型コンタクト領域
9、109 ゲート絶縁膜
10、110 ゲート電極
11、111 層間絶縁膜
12、112 ソース電極
13、113 裏面電極
14、114 Ti/TiN膜
15、115 Niシリサイド膜
16、116 トレンチ
17、117 n+型領域
18、118 炭化珪素半導体基体
19、119 AlSi膜
20 NiAlシリサイド膜
22、122 チャネルインプラ部
23 下部Ni膜
24 Al膜
25 上部Ni膜
70、170 トレンチ型MOSFET
121 Ni膜
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録