知財求人 - 知財ポータルサイト「IP Force」
特開2022-187420ブリッジ回路の駆動回路、それを用いたモータ駆動装置、電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022187420
(43)【公開日】2022-12-19
(54)【発明の名称】ブリッジ回路の駆動回路、それを用いたモータ駆動装置、電子機器
(51)【国際特許分類】
H03K 17/16 20060101AFI20221212BHJP
H03K 17/56 20060101ALI20221212BHJP
H03K 17/687 20060101ALI20221212BHJP
H02M 1/08 20060101ALI20221212BHJP
H02M 7/48 20070101ALI20221212BHJP
【ＦＩ】
H03K17/16 F
H03K17/56 Z
H03K17/687 F
H02M1/08 A
H02M7/48 E
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2021095452
(22)【出願日】2021-06-07
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】杉江 尚
【テーマコード（参考）】
5H740
5H770
5J055
【Ｆターム（参考）】
5H740BA12
5H740BB04
5H740BB05
5H740BB09
5H740BC01
5H740BC02
5H740HH05
5H740JA01
5H740JB01
5H740KK01
5H740NN17
5H770BA01
5H770DA03
5H770DA41
5H770EA01
5H770GA03
5H770GA04
5H770GA06
5H770GA17
5H770GA20
5H770HA03X
5H770HA03Z
5H770JA09X
5H770LB02
5J055AX27
5J055BX16
5J055CX20
5J055DX13
5J055DX56
5J055DX72
5J055DX83
5J055EX01
5J055EY10
5J055EY21
5J055EZ03
5J055EZ10
5J055EZ63
5J055GX01
5J055GX02
5J055GX04
5J055GX05
(57)【要約】
【課題】汎用的にデッドタイムの影響を補正可能な駆動回路を提供する。
【解決手段】ハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬがオンレベルであり、かつ第１フィードバック信号Ｓ１がアサートであるときに所定電流量のオン電流ＩＨＧ＿ＯＮをソースし、ハイサイド制御信号ＨＧＣＴＬがオフレベルであるとき、ハイサイドトランジスタＭＨのゲートから、オフ電流ＩＨＧ＿ＯＦＦをシンクする。補正回路４６０は、第１モードにおいて、入力信号ＰＷＭＩＮのパルス幅Ｔａを測定する。補正回路４６０は、第２フィードバック信号Ｓ２がアサートされてから、パルス幅Ｔａの１／２の時間Ｔａ／２の経過後に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに変化させる。
【選択図】図１
【解決手段】ハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬがオンレベルであり、かつ第１フィードバック信号Ｓ１がアサートであるときに所定電流量のオン電流ＩＨＧ＿ＯＮをソースし、ハイサイド制御信号ＨＧＣＴＬがオフレベルであるとき、ハイサイドトランジスタＭＨのゲートから、オフ電流ＩＨＧ＿ＯＦＦをシンクする。補正回路４６０は、第１モードにおいて、入力信号ＰＷＭＩＮのパルス幅Ｔａを測定する。補正回路４６０は、第２フィードバック信号Ｓ２がアサートされてから、パルス幅Ｔａの１／２の時間Ｔａ／２の経過後に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに変化させる。
【選択図】図１
【特許請求の範囲】
【請求項1】
電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび前記出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する駆動回路であって、
前記ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、
前記ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、
前記ブリッジ回路の出力を指示する入力信号、前記第１フィードバック信号および前記第２フィードバック信号を受け、実駆動信号を生成する補正回路と、
前記実駆動信号がオンレベルであり、かつ前記第１フィードバック信号がアサートであるときに、前記ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、前記実駆動信号がオフレベルであるとき、前記ハイサイドトランジスタの前記ゲートから、前記所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、
を備え、
前記補正回路は、第１モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号のパルス幅Ｔａを測定し、
前記第２フィードバック信号がアサートされてから、前記パルス幅Ｔａの１／２の時間Ｔａ／２の経過後に、前記実駆動信号をオフレベルに変化させる、駆動回路。
前記ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、
前記ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、
前記ブリッジ回路の出力を指示する入力信号、前記第１フィードバック信号および前記第２フィードバック信号を受け、実駆動信号を生成する補正回路と、
前記実駆動信号がオンレベルであり、かつ前記第１フィードバック信号がアサートであるときに、前記ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、前記実駆動信号がオフレベルであるとき、前記ハイサイドトランジスタの前記ゲートから、前記所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、
を備え、
前記補正回路は、第１モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号のパルス幅Ｔａを測定し、
前記第２フィードバック信号がアサートされてから、前記パルス幅Ｔａの１／２の時間Ｔａ／２の経過後に、前記実駆動信号をオフレベルに変化させる、駆動回路。
【請求項2】
前記ハイサイドトランジスタがフルオンするとアサートされる第３フィードバック信号を生成する第３センサをさらに備え、
前記補正回路は、第２モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｂを測定し、
前記第２フィードバック信号がアサートされてから前記第３フィードバック信号がアサートされるまでの時間がＴｃであるとき、前記入力信号がオフレベルに遷移してから、時間Ｔｂ－Ｔｃの経過後に、前記実駆動信号をオフレベルに変化させる、請求項１に記載の駆動回路。
前記補正回路は、第２モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｂを測定し、
前記第２フィードバック信号がアサートされてから前記第３フィードバック信号がアサートされるまでの時間がＴｃであるとき、前記入力信号がオフレベルに遷移してから、時間Ｔｂ－Ｔｃの経過後に、前記実駆動信号をオフレベルに変化させる、請求項１に記載の駆動回路。
【請求項3】
前記補正回路は、第３モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｄを測定し、
前記第２フィードバック信号がアサートされてから、前記入力信号がオフレベルに遷移するまでの時間がＴｅであり、前記入力信号がオフレベルに遷移してから、前記第３フィードバック信号がアサートされるまでの時間がＴｆであるとき、前記ハイサイドトランジスタがフルオンしてから、時間Ｔｄ－Ｔｅ－２Ｔｆの経過後に、前記実駆動信号をオフレベルに変化させる、請求項２に記載の駆動回路。
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｄを測定し、
前記第２フィードバック信号がアサートされてから、前記入力信号がオフレベルに遷移するまでの時間がＴｅであり、前記入力信号がオフレベルに遷移してから、前記第３フィードバック信号がアサートされるまでの時間がＴｆであるとき、前記ハイサイドトランジスタがフルオンしてから、時間Ｔｄ－Ｔｅ－２Ｔｆの経過後に、前記実駆動信号をオフレベルに変化させる、請求項２に記載の駆動回路。
【請求項4】
前記第１センサは、前記ローサイドトランジスタのゲート電圧が第１しきい値電圧を下回ると、前記第１フィードバック信号をアサートする、請求項１から３のいずれかに記載の駆動回路。
【請求項5】
前記第２センサは、前記出力電圧が第２しきい値電圧を超えると、前記第２フィードバック信号をアサートする、請求項１から４のいずれかに記載の駆動回路。
【請求項6】
前記第３センサは、前記ハイサイドトランジスタのゲート電圧が第３しきい値電圧を超えると、前記第３フィードバック信号をアサートする、請求項２または３に記載の駆動回路。
【請求項7】
電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび前記出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する駆動回路であって、
前記ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、
前記ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、
前記ハイサイドトランジスタがフルオンするとアサートされる第３フィードバック信号を生成する第３センサと、
前記ブリッジ回路の出力を指示する入力信号、前記第１フィードバック信号および前記第２フィードバック信号を受け、実駆動信号を生成する補正回路と、
前記実駆動信号がオンレベルであり、かつ前記第１フィードバック信号がネゲートであるときに、前記ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、前記実駆動信号がオフレベルであるとき、前記ハイサイドトランジスタの前記ゲートから、前記所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、
を備え、
前記補正回路は、第２モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｂを測定し、
前記第２フィードバック信号がアサートされてから前記第３フィードバック信号がアサートされるまでの時間がＴｃであるとき、前記入力信号がオフレベルに遷移してから、時間Ｔｂ－Ｔｃの経過後に、前記実駆動信号をオフレベルに変化させる、駆動回路。
前記ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、
前記ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、
前記ハイサイドトランジスタがフルオンするとアサートされる第３フィードバック信号を生成する第３センサと、
前記ブリッジ回路の出力を指示する入力信号、前記第１フィードバック信号および前記第２フィードバック信号を受け、実駆動信号を生成する補正回路と、
前記実駆動信号がオンレベルであり、かつ前記第１フィードバック信号がネゲートであるときに、前記ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、前記実駆動信号がオフレベルであるとき、前記ハイサイドトランジスタの前記ゲートから、前記所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、
を備え、
前記補正回路は、第２モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｂを測定し、
前記第２フィードバック信号がアサートされてから前記第３フィードバック信号がアサートされるまでの時間がＴｃであるとき、前記入力信号がオフレベルに遷移してから、時間Ｔｂ－Ｔｃの経過後に、前記実駆動信号をオフレベルに変化させる、駆動回路。
【請求項8】
電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび前記出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する駆動回路であって、
前記ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、
前記ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、
前記ハイサイドトランジスタがフルオンするとアサートされる第３フィードバック信号を生成する第３センサと、
前記ブリッジ回路の出力を指示する入力信号、前記第１フィードバック信号および前記第２フィードバック信号を受け、実駆動信号を生成する補正回路と、
前記実駆動信号がオンレベルであり、かつ前記第１フィードバック信号がネゲートであるときに、前記ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、前記実駆動信号がオフレベルであるとき、前記ハイサイドトランジスタの前記ゲートから、前記所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、
を備え、
前記補正回路は、第３モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｄを測定し、
前記第２フィードバック信号がアサートされてから、前記入力信号がオフレベルに遷移するまでの時間がＴｅであり、前記入力信号がオフレベルに遷移してから、前記第３フィードバック信号がアサートされるまでの時間がＴｆであるとき、前記ハイサイドトランジスタがフルオンしてから、時間Ｔｄ－Ｔｅ－２Ｔｆの経過後に、前記実駆動信号をオフレベルに変化させる、駆動回路。
前記ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、
前記ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、
前記ハイサイドトランジスタがフルオンするとアサートされる第３フィードバック信号を生成する第３センサと、
前記ブリッジ回路の出力を指示する入力信号、前記第１フィードバック信号および前記第２フィードバック信号を受け、実駆動信号を生成する補正回路と、
前記実駆動信号がオンレベルであり、かつ前記第１フィードバック信号がネゲートであるときに、前記ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、前記実駆動信号がオフレベルであるとき、前記ハイサイドトランジスタの前記ゲートから、前記所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、
を備え、
前記補正回路は、第３モードにおいて、
前記入力信号がオンレベルに遷移すると、前記実駆動信号をオンレベルに変化させ、
前記入力信号がオンレベルに遷移してから、前記第２フィードバック信号がアサートされるまでの時間Ｔｄを測定し、
前記第２フィードバック信号がアサートされてから、前記入力信号がオフレベルに遷移するまでの時間がＴｅであり、前記入力信号がオフレベルに遷移してから、前記第３フィードバック信号がアサートされるまでの時間がＴｆであるとき、前記ハイサイドトランジスタがフルオンしてから、時間Ｔｄ－Ｔｅ－２Ｔｆの経過後に、前記実駆動信号をオフレベルに変化させる、駆動回路。
【請求項9】
前記補正回路は、前記実駆動信号をオフレベルへと遷移させるターンオフトリガを生成するタイマー回路を含む、請求項１から８のいずれかに記載の駆動回路。
【請求項10】
前記タイマー回路は、
キャパシタと、
前記キャパシタを第１電流で充電する充電回路と、
前記キャパシタを第２電流で放電する放電回路であって、前記第２電流は、前記第１電流と同じ第１電流量と、前記第１電流量の２倍の電流量とで切りかえ可能である放電回路と、
前記キャパシタの電圧を、前記キャパシタの初期化電圧に相当するしきい値電圧と比較し、前記ターンオフトリガを生成する比較回路と、
を含む、請求項９に記載の駆動回路。
キャパシタと、
前記キャパシタを第１電流で充電する充電回路と、
前記キャパシタを第２電流で放電する放電回路であって、前記第２電流は、前記第１電流と同じ第１電流量と、前記第１電流量の２倍の電流量とで切りかえ可能である放電回路と、
前記キャパシタの電圧を、前記キャパシタの初期化電圧に相当するしきい値電圧と比較し、前記ターンオフトリガを生成する比較回路と、
を含む、請求項９に記載の駆動回路。
【請求項11】
前記比較回路は、
前記第１電流の経路上に設けられたインピーダンス素子と、
電圧コンパレータと、
を含み、
前記タイマー回路は、タイマー動作開始に先だって、前記インピーダンス素子の電圧降下にもとづく前記初期化電圧を前記キャパシタに印加し、
前記電圧コンパレータは、前記キャパシタの電圧を前記インピーダンス素子の前記電圧降下にもとづく前記しきい値電圧と比較する、請求項１０に記載の駆動回路。
前記第１電流の経路上に設けられたインピーダンス素子と、
電圧コンパレータと、
を含み、
前記タイマー回路は、タイマー動作開始に先だって、前記インピーダンス素子の電圧降下にもとづく前記初期化電圧を前記キャパシタに印加し、
前記電圧コンパレータは、前記キャパシタの電圧を前記インピーダンス素子の前記電圧降下にもとづく前記しきい値電圧と比較する、請求項１０に記載の駆動回路。
【請求項12】
前記電圧コンパレータは、入力オフセット電圧が調整可能に構成される、請求項１１に記載の駆動回路。
【請求項13】
前記比較回路は、
ゲートが前記キャパシタと接続される第１電界効果トランジスタと、
前記第１電界効果トランジスタと同型であり、ゲートドレイン間が接続された第２電界効果トランジスタと、
を含み、
前記タイマー回路は、タイマー動作開始に先だって、前記第２電界効果トランジスタに前記第１電流が流れる状態における前記第２電界効果トランジスタの電圧降下にもとづく前記初期化電圧を前記キャパシタに印加する、請求項１０に記載の駆動回路。
ゲートが前記キャパシタと接続される第１電界効果トランジスタと、
前記第１電界効果トランジスタと同型であり、ゲートドレイン間が接続された第２電界効果トランジスタと、
を含み、
前記タイマー回路は、タイマー動作開始に先だって、前記第２電界効果トランジスタに前記第１電流が流れる状態における前記第２電界効果トランジスタの電圧降下にもとづく前記初期化電圧を前記キャパシタに印加する、請求項１０に記載の駆動回路。
【請求項14】
ハイサイドトランジスタおよびローサイドトランジスタを含むブリッジ回路と、
前記ブリッジ回路を駆動する請求項１から１３のいずれかに記載の駆動回路と、
を備える、モータ駆動装置。
前記ブリッジ回路を駆動する請求項１から１３のいずれかに記載の駆動回路と、
を備える、モータ駆動装置。
【請求項15】
モータと、
前記モータを駆動する請求項１４に記載のモータ駆動装置と、
を備える、電子機器。
前記モータを駆動する請求項１４に記載のモータ駆動装置と、
を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ブリッジ回路の駆動回路に関する。
【背景技術】
【0002】
モータドライバ回路やＤＣ／ＤＣコンバータ、電力変換装置などにおいて、パワートランジスタを用いたハーフブリッジ回路、Ｈブリッジ回路、三相ブリッジ回路（以下、ブリッジ回路と総称する）が多用されている。
【0003】
ブリッジ回路は、電源端子と接地端子の間に直列に設けられた上アームおよび下アームを備える。上アームは、並列に接続されるハイサイドトランジスタおよびフライホイルダイオードを含む。下アームは、並列に接続されるローサイドトランジスタおよびフライホイルダイオードを含む。
【0004】
ブリッジ回路は、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態が切替可能である。ハイ出力状態とロー出力状態の間で遷移する際に、ハイサイドトランジスタとローサイドトランジスタが同時にオンすると、好ましくない貫通電流が流れる。これを防止するために、ブリッジ回路は、ハイ出力状態とロー出力状態の間の遷移に際して、ハイサイドトランジスタとローサイドトランジスタが両方オフとなるハイインピーダンス状態を経由させる。このブリッジ回路がハイインピーダンス状態となる期間をデッドタイムと称する。
【0005】
ブリッジ回路のＰＷＭ（Pulse Width Modulation）制御について検討する。理想的には、ＰＷＭ信号のデューティサイクルの指令値をｄ（０≦ｄ≦１）とするとき、ブリッジ回路の実効的な出力電圧（時間平均）ＶＯＵＴは、
ＶＯＵＴ＝ＶＩＮ×ｄ …（１）
となる。ＶＩＮはブリッジ回路の入力電圧である。
ＶＯＵＴ＝ＶＩＮ×ｄ …（１）
となる。ＶＩＮはブリッジ回路の入力電圧である。
【0006】
ところが、デッドタイムが挿入されると、ブリッジ回路の実効的な出力電圧ＶＯＵＴが、式（１）の値から乖離する。特許文献１には、デッドタイムに起因する出力電圧ＶＯＵＴの実効値の誤差を補正する技術が開示される。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１９－２０４９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献１に記載の技術は、ハイサイドトランジスタのオフ時間と、ローサイドトランジスタのオフ時間が等しいこと、またハイサイドトランジスタおよびローサイドトランジスタそれぞれのゲート電圧が、一定の傾きで遷移することを前提としていた。
【0009】
しかしながら、ブリッジ回路の駆動回路の構成によっては、これらの前提が成立しない場合がある。
【0010】
本開示は係る課題に鑑みてなされたものあり、そのある態様の例示的な目的のひとつは、汎用的にデッドタイムの影響を補正可能な駆動回路の提供にある。
【課題を解決するための手段】
【0011】
本開示のある態様は、電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する駆動回路に関する。駆動回路は、ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、ブリッジ回路の出力を指示する入力信号、第１フィードバック信号および第２フィードバック信号を受け、実駆動信号を生成する補正回路と、実駆動信号がオンレベルであり、かつ第１フィードバック信号がアサートであるときに、ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、実駆動信号がオフレベルであるとき、ハイサイドトランジスタのゲートから、所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、を備える。
【0012】
補正回路は、第１モード～第３モードの少なくともひとつをサポートする。
【0013】
補正回路は、第１モードにおいて、入力信号がオンレベルに遷移すると、実駆動信号をオンレベルに変化させ、入力信号のパルス幅Ｔａを測定し、第２フィードバック信号がアサートされてから、パルス幅Ｔａの１／２の時間Ｔａ／２の経過後に、実駆動信号をオフレベルに変化させる。
【0014】
第２モードまたは第３モードをサポートする際に、駆動回路には、ハイサイドトランジスタがフルオンするとアサートされる第３フィードバック信号を生成する第３センサが設けられてもよい。
【0015】
補正回路は、第２モードにおいて、入力信号がオンレベルに遷移すると、実駆動信号をオンレベルに変化させ、入力信号がオンレベルに遷移してから、第２フィードバック信号がアサートされるまでの時間Ｔｂを測定し、第２フィードバック信号がアサートされてから第３フィードバック信号がアサートされるまでの時間がＴｃであるとき、入力信号がオフレベルに遷移してから、時間Ｔｂ－Ｔｃの経過後に、実駆動信号をオフレベルに変化させる。
【0016】
補正回路は、第３モードにおいて、入力信号がオンレベルに遷移すると、実駆動信号をオンレベルに変化させ、入力信号がオンレベルに遷移してから、第２フィードバック信号がアサートされるまでの時間Ｔｄを測定し、第２フィードバック信号がアサートされてから、入力信号がオフレベルに遷移するまでの時間がＴｅであり、入力信号がオフレベルに遷移してから、第３フィードバック信号がアサートされるまでの時間がＴｆであるとき、ハイサイドトランジスタがフルオンしてから、時間Ｔｄ－Ｔｅ－２Ｔｆの経過後に、実駆動信号をオフレベルに変化させる。
【0017】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0018】
本開示のある態様によれば、汎用的にデッドタイムの影響を補正できる。
【図面の簡単な説明】
【0019】
【発明を実施するための形態】
【0020】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0021】
この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。
【0022】
一実施形態に係る駆動回路は、電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する。駆動回路は、ローサイドトランジスタがオフするとアサートされる第１フィードバック信号を生成する第１センサと、ブリッジ回路の出力電圧の変化に応じてアサートされる第２フィードバック信号を生成する第２センサと、ブリッジ回路の出力を指示する入力信号、第１フィードバック信号および第２フィードバック信号を受け、実駆動信号を生成する補正回路と、実駆動信号がオンレベルであり、かつ第１フィードバック信号がアサートであるときに、ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、実駆動信号がオフレベルであるとき、ハイサイドトランジスタのゲートから、所定電流量のオフ電流をシンクするように構成されるハイサイドドライバ回路と、を備える。補正回路は、第１モードにおいて、入力信号がオンレベルに遷移すると、実駆動信号をオンレベルに変化させ、入力信号のパルス幅Ｔａを測定し、第２フィードバック信号がアサートされてから、パルス幅Ｔａの１／２の時間Ｔａ／２の経過後に、実駆動信号をオフレベルに変化させる。
【0023】
この構成によれば、入力信号のパルス幅が非常に狭く、ブリッジ回路の出力電圧が変化するより前に、入力信号がオフレベルに遷移するようなケースにおいて、デッドタイムの影響を補正できる。
【0024】
一実施形態において、駆動回路は、ハイサイドトランジスタがフルオンするとアサートされる第３フィードバック信号を生成する第３センサをさらに備えてもよい。補正回路は、第２モードにおいて、入力信号がオンレベルに遷移すると、実駆動信号をオンレベルに変化させ、入力信号がオンレベルに遷移してから、第２フィードバック信号がアサートされるまでの時間Ｔｂを測定し、第２フィードバック信号がアサートされてから第３フィードバック信号がアサートされるまでの時間がＴｃであるとき、入力信号がオフレベルに遷移してから、時間Ｔｂ－Ｔｃの経過後に、実駆動信号をオフレベルに変化させてもよい。
【0025】
この構成によれば、ブリッジ回路の出力電圧が変化し、さらにハイサイドトランジスタがフルオンした後に、入力信号がオフレベルに遷移するようなケースにおいて、デッドタイムの影響を補正できる。
【0026】
一実施形態において、補正回路は、第３モードにおいて、入力信号がオンレベルに遷移すると、実駆動信号をオンレベルに変化させ、入力信号がオンレベルに遷移してから、第２フィードバック信号がアサートされるまでの時間Ｔｄを測定し、第２フィードバック信号がアサートされてから、入力信号がオフレベルに遷移するまでの時間がＴｅであり、入力信号がオフレベルに遷移してから、第３フィードバック信号がアサートされるまでの時間がＴｆであるとき、ハイサイドトランジスタがフルオンしてから、時間Ｔｄ－Ｔｅ－２Ｔｆの経過後に、実駆動信号をオフレベルに変化させてもよい。
【0027】
この構成によれば、ブリッジ回路の出力電圧ＶＯＵＴが変化した後であって、ハイサイドトランジスタがフルオンする前に、入力信号がオフレベルに遷移するようなケースにおいて、デッドタイムの影響を補正できる。
【0028】
一実施形態において、第１センサは、ローサイドトランジスタのゲート電圧が第１しきい値電圧を下回ると、第１フィードバック信号をアサートしてもよい。
【0029】
一実施形態において、第２センサは、出力電圧が第２しきい値電圧を超えると、第２フィードバック信号をアサートしてもよい。
【0030】
一実施形態において、第３センサは、ハイサイドトランジスタのゲート電圧が第３しきい値電圧を超えると、第３フィードバック信号をアサートしてもよい。
【0031】
一実施形態において、補正回路は、実駆動信号をオフレベルへと遷移させるターンオフトリガを生成するタイマー回路を含んでもよい。
【0032】
一実施形態において、タイマー回路は、キャパシタと、キャパシタを第１電流で充電する充電回路と、キャパシタを第２電流で放電する放電回路であって、第２電流は、第１電流と同じ第１電流量と、第１電流量の２倍の電流量とで切りかえ可能である放電回路と、キャパシタの電圧を、キャパシタの初期化電圧に相当するしきい値電圧と比較し、ターンオフトリガを生成する比較回路と、を含んでもよい。
【0033】
一実施形態において、比較回路は、第１電流の経路上に設けられたインピーダンス素子と、電圧コンパレータと、を含んでもよい。タイマー回路は、タイマー動作開始に先だって、インピーダンス素子の電圧降下にもとづく初期化電圧をキャパシタに印加し、電圧コンパレータは、キャパシタの電圧をインピーダンス素子の電圧降下にもとづくしきい値電圧と比較してもよい。
【0034】
一実施形態において、電圧コンパレータは、入力オフセット電圧が調整可能に構成されてもよい。これにより、伝搬遅延の影響を、入力オフセット電圧に応じてキャンセルできる。
【0035】
一実施形態において、比較回路は、ゲートがキャパシタと接続される第１電界効果トランジスタと、第１電界効果トランジスタと同型であり、ゲートドレイン間が接続された第２電界効果トランジスタと、を含んでもよい。タイマー回路は、タイマー動作開始に先だって、第２電界効果トランジスタに第１電流が流れる状態における第２電界効果トランジスタの電圧降下にもとづく初期化電圧をキャパシタに印加してもよい。
【0036】
（実施形態）
以下、好適な実施形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
以下、好適な実施形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0037】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0038】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0039】
なお本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【0040】
図１は、実施形態に係るスイッチング回路１００の回路図である。スイッチング回路１００は、ブリッジ回路１１０および駆動回路４００を備える。ここでは、スイッチング回路１００の一相分の構成のみを示すが、スイッチング回路１００は、三相であってもよいし、Ｈブリッジ回路であってもよい。
【0041】
ブリッジ回路１１０は、入力ライン（電源ライン）１０２と出力端子（出力ライン）１０４の間に設けられる上アーム１１２と、出力ライン１０４と接地ライン１０６の間に設けられる下アーム１１４を備える。上アーム１１２は、並列に接続されるハイサイドトランジスタＭＨとフライホイルダイオード（還流ダイオード）Ｄｉを含む。下アーム１１４は、並列に接続されるローサイドトランジスタＭＬとフライホイルダイオードＤｉを含む。本実施形態において、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＮチャンネルＭＯＳＦＥＴであり、それぞれのボディダイオードが、フライホイルダイオードＤｉを兼ねている。
【0042】
駆動回路４００は、ブリッジ回路１１０の上アーム１１２および下アーム１１４を制御する。駆動回路４００は、上アーム１１２がオン、下アーム１１４がオフであるハイ出力状態φＨ、上アーム１１２がオフ、下アーム１１４がオンであるロー出力状態φＬの２状態を切りかえる。ブリッジ回路１１０は、上アーム１１２、下アーム１１４が両方オフであるハイインピーダンス状態φＨＺをとる場合もある。
【0043】
駆動回路４００は、４個のセンサ４１０，４２０，４３０，４４０、ハイサイドドライバ回路４５０、補正回路４６０、ローサイドドライバ回路４９０を備え、ひとつの半導体基板に集積化された機能ＩＣである。
【0044】
第１のセンサはローサイドオフセンサ４１０であり、ローサイドトランジスタＭＬがオフするとアサートされる第１フィードバック信号Ｓ１を生成する。たとえばローサイドオフセンサ４１０は、ローサイドトランジスタＭＬのゲートソース間電圧（ゲート電圧）が、ＭＯＳＦＥＴのしきい値電圧に応じて定められた第１しきい値電圧ＶＴＨ１を下回ると、第１フィードバック信号Ｓ１をアサートする。
【0045】
第２のセンサは出力センサ４２０であり、ブリッジ回路１１０の出力電圧ＶＯＵＴの変化に応じてアサートされる第２フィードバック信号Ｓ２を生成する。たとえば出力センサ４２０は、出力電圧ＶＯＵＴを、第２しきい値電圧ＶＴＨ２と比較し、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２を超えると、第２フィードバック信号Ｓ２をアサートする。
【0046】
第３のセンサはハイサイドフルオンセンサ４３０であり、ハイサイドトランジスタＭＨがフルオンするとアサートされる第３フィードバック信号Ｓ３を生成する。たとえばハイサイドフルオンセンサ４３０は、ハイサイドトランジスタＭＨのゲート電圧が、第３しきい値電圧ＶＴＨ３を超えると、第３フィードバック信号Ｓ３をアサートする。第３しきい値電圧ＶＴＨ３は、ハイサイドドライバ回路４５０の電源電圧ＶＨよりもわずかに低く設定される。言い換えると、第３フィードバック信号Ｓ３は、ハイサイドトランジスタＭＨのゲートソース間電圧ＶＧＳが、ＶＨ－ＶＩＮよりわずかに低く定められたしきい値電圧ＶＴＨ３’を超えると、アサートされる。
【0047】
第４のセンサはハイサイドオフセンサ４４０であり、ハイサイドトランジスタＭＨがオフするとアサートされる第４フィードバック信号Ｓ４を生成する。たとえばハイサイドオフセンサ４４０は、ハイサイドトランジスタＭＨのゲートソース間電圧が、ＭＯＳＦＥＴのしきい値電圧に応じて定められた第４しきい値電圧ＶＴＨ４を下回ると、第４フィードバック信号Ｓ４をアサートする。
【0048】
補正回路４６０は、図示しないコントローラが生成する入力信号ＰＷＭＩＮ、第２フィードバック信号Ｓ２、第３フィードバック信号Ｓ３を受け、実駆動信号であるハイサイド制御信号ＨＧＣＴＬを生成する。
【0049】
ハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬおよび第１フィードバック信号Ｓ１を受ける。ハイサイドドライバ回路４５０の出力ノードはハイサイドトランジスタＭＨのゲートと接続される。
【0050】
ハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬがオンレベル（たとえばハイ）であり、かつ第１フィードバック信号Ｓ１がアサート（ハイ）であるときにアクティブとなり、ハイサイドトランジスタＭＨのゲートに所定電流量のオン電流ＩＨＧ＿ＯＮをソースする。これによりハイサイドトランジスタＭＨのゲートソース間電圧ＶＧＳを一定の傾きで上昇させ、ハイサイドトランジスタＭＨをターンオンする。
【0051】
またハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬがオフレベル（ロー）であるときにアクティブとなり、ハイサイドトランジスタＭＨのゲートから、オフ電流ＩＨＧ＿ＯＦＦをシンクするように構成される。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧ＶＧＳを一定の傾きで低下させ、ハイサイドトランジスタＭＨをターンオフする。
【0052】
ここで、オフ電流ＩＨＧ＿ＯＦＦとオン電流ＩＨＧ＿ＯＮは、同じ電流量とされる。これにより、ハイサイドトランジスタＭＨのターンオン時間とターンオフ時間が等しくなることが保証される。
【0053】
ローサイドドライバ回路４９０も、ハイサイドドライバ回路４５０と同様に構成される。ローサイドドライバ回路４９０は、ローサイド制御信号（実駆動信号という）ＬＧＣＴＬおよび第４フィードバック信号Ｓ４を受ける。ローサイドドライバ回路４９０の出力ノードはローサイドトランジスタＭＬのゲートと接続される。
【0054】
ローサイドドライバ回路４９０は、ローサイド制御信号ＬＧＣＴＬがオンレベル（たとえばハイ）であり、かつ第４フィードバック信号Ｓ４がアサート（ハイ）であるときにアクティブとなり、ローサイドトランジスタＭＬのゲートに所定電流量のオン電流ＩＬＧ＿ＯＮをソースする。これによりローサイドトランジスタＭＬのゲートソース間電圧ＶＧＳを一定の傾きで上昇させ、ローサイドトランジスタＭＬをターンオンする。
【0055】
またローサイドドライバ回路４９０は、ローサイド制御信号ＬＧＣＴＬがオフレベル（ロー）であるときにアクティブとなり、ローサイドトランジスタＭＬのゲートから、オフ電流ＩＬＧ＿ＯＦＦをシンクするように構成される。これにより、ローサイドトランジスタＭＬのゲートソース間電圧ＶＧＳを一定の傾きで低下させ、ローサイドトランジスタＭＬをターンオフする。
【0056】
ここで、オフ電流ＩＬＧ＿ＯＦＦとオン電流ＩＬＧ＿ＯＮは、同じ電流量とされる。これにより、ローサイドトランジスタＭＬのターンオン時間とターンオフ時間が等しくなることが保証される。
【0057】
補正回路４６０は、第１モードから第３モードの少なくともひとつをサポートする。第１モード～第３モードは、入力信号ＰＷＭＩＮのデューティサイクルが小さい場合を想定したモードである。
【0058】
（第１モード）
第１モードは、入力信号ＰＷＭＩＮのパルス幅が非常に狭く、ブリッジ回路１１０の出力電圧ＶＯＵＴが変化するより前に、入力信号ＰＷＭＩＮがオフレベルに遷移するようなケースに適用可能である。
第１モードは、入力信号ＰＷＭＩＮのパルス幅が非常に狭く、ブリッジ回路１１０の出力電圧ＶＯＵＴが変化するより前に、入力信号ＰＷＭＩＮがオフレベルに遷移するようなケースに適用可能である。
【0059】
補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移すると、ハイサイド制御信号ＨＧＣＴＬをオンレベルに変化させる。
【0060】
補正回路４６０は、入力信号ＰＷＭＩＮのパルス幅Ｔａを測定する（サンプリングと称する）。そして補正回路４６０は、第２フィードバック信号Ｓ２がアサート（出力電圧ＶＯＵＴが変化）されてから、パルス幅Ｔａの１／２の時間Ｔａ／２の経過後に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに変化させる。
【0061】
（第２モード）
第２モードは、ブリッジ回路１１０の出力電圧ＶＯＵＴが変化し、さらにハイサイドトランジスタＭＨがフルオンした後に、入力信号ＰＷＭＩＮがオフレベルに遷移するようなケースに適用可能である。
第２モードは、ブリッジ回路１１０の出力電圧ＶＯＵＴが変化し、さらにハイサイドトランジスタＭＨがフルオンした後に、入力信号ＰＷＭＩＮがオフレベルに遷移するようなケースに適用可能である。
【0062】
補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移すると、ハイサイド制御信号ＨＧＣＴＬをオンレベルに変化させる。そして入力信号ＰＷＭＩＮがオンレベルに遷移してから、第２フィードバック信号Ｓ２がアサートされるまでの時間Ｔｂを測定する（サンプリング）。
【0063】
そして、第２フィードバック信号Ｓ２がアサート（出力電圧ＶＯＵＴが変化）されてから第３フィードバック信号Ｓ３がアサート（ハイサイドトランジスタＭＨがフルオン）されるまでの時間がＴｃであるとき、入力信号ＰＷＭＩＮがオフレベルに遷移してから、時間Ｔｂ－Ｔｃの経過後に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに変化させる。
【0064】
（第３モード）
第３モードは、ブリッジ回路１１０の出力電圧ＶＯＵＴが変化した後であって、ハイサイドトランジスタＭＨがフルオンする前に、入力信号ＰＷＭＩＮがオフレベルに遷移するようなケースに適用可能である。
第３モードは、ブリッジ回路１１０の出力電圧ＶＯＵＴが変化した後であって、ハイサイドトランジスタＭＨがフルオンする前に、入力信号ＰＷＭＩＮがオフレベルに遷移するようなケースに適用可能である。
【0065】
補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移すると、ハイサイド制御信号ＨＧＣＴＬをオンレベルに変化させる。そして補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移してから、第２フィードバック信号Ｓ２がアサート（出力電圧ＶＯＵＴが変化）されるまでの時間Ｔｄを測定する。
【0066】
第２フィードバック信号Ｓ２がアサートされてから、入力信号ＰＷＭＩＮがオフレベルに遷移するまでの時間がＴｅであり、入力信号ＰＷＭＩＮがオフレベルに遷移してから、第３フィードバック信号Ｓ３がアサート（ハイサイドトランジスタＭＨがフルオン）されるまでの時間がＴｆであるとき、補正回路４６０は、ハイサイドトランジスタＭＨがフルオンしてから、時間Ｔｄ－Ｔｅ－２Ｔｆの経過後に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに変化させる。
【0067】
以上がスイッチング回路１００の構成である。続いてその動作を、第１モード～第３モードそれぞれについて説明する。
【0068】
図２は、スイッチング回路１００の第１モードの動作を説明する波形図である。時刻ｔ１０に入力信号ＰＷＭＩＮがオンレベルに遷移する。これに応答して、ハイサイド制御信号ＨＧＣＴＬがオンレベル、ローサイド制御信号ＬＧＣＴＬがオフレベルに遷移する。ローサイド制御信号ＬＧＣＴＬがオフレベルとなると、ローサイドドライバ回路４９０がハイサイドトランジスタＭＨのゲートから定電流をシンクし、ゲート電圧ＶＬＧが時間とともに低下していく。そして時刻ｔ１１に、ゲート電圧ＶＬＧが第１しきい値電圧ＶＴＨ１を下回ると、第１フィードバック信号Ｓ１がアサートされる。
【0069】
第１フィードバック信号Ｓ１がアサートされると、ハイサイドドライバ回路４５０が駆動電流ＩＨＧ＿ＯＮをソースし始める。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が一定の傾きで増大する。
【0070】
時刻ｔ１２に、入力信号ＰＷＭＩＮがオフレベルに遷移する。入力信号ＰＷＭＩＮがオンレベルであった時間Ｔａ（ｔ１０～ｔ１２）が、補正回路４６０によって測定される。
【0071】
ハイサイドトランジスタＭＨのゲートソース間電圧がＭＯＳＦＥＴのしきい値を越えると、ハイサイドトランジスタＭＨがターンオンし、出力電圧ＶＯＵＴが上昇し始める。
【0072】
時刻ｔ１３に、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２を超えると、第２フィードバック信号Ｓ２がアサートされる。
【0073】
補正回路４６０は、時刻ｔ１３から時間Ｔａ／２の経過後の時刻ｔ１４に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに遷移させる。またローサイド制御信号ＬＧＣＴＬはオンレベルに遷移する。
【0074】
ハイサイド制御信号ＨＧＣＴＬがオフレベルになると、ハイサイドドライバ回路４５０が駆動電流ＩＨＧ＿ＯＦＦをシンクし始める。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が一定の傾きで低下する。そしてゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）がＭＯＳＦＥＴのゲートしきい値電圧より低くなると、ハイサイドトランジスタＭＨがオフとなる。この段階ではローサイドトランジスタＭＬはまだオンしていないが、下アーム１１４のフライホイルダイオードＤｉに電流が流れることで、出力電圧ＶＯＵＴは－Ｖｆに向かって変化する。そして時刻ｔ１５に、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２より低くなると、第２フィードバック信号Ｓ２がネゲートされる。
【0075】
そして時刻ｔ１６に、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が第４しきい値電圧ＶＴＨ４を下回ると、第４フィードバック信号Ｓ４がアサートされる。第４フィードバック信号Ｓ４がアサートされると、ローサイドドライバ回路４９０がアクティブとなり、ローサイドトランジスタＭＬのゲートに、オフ電流ＩＬＧ＿ＯＦＦと同じ量のオン電流ＩＬＧ＿ＯＮをソースする。これによりローサイドトランジスタＭＬのゲートソース間電圧ＶＧＳを一定の傾きで上昇させ、ローサイドトランジスタＭＬをターンオンする。
【0076】
以上が第１モードの動作である。続いて、その利点を説明する。
【0077】
ハイサイドドライバ回路４５０が生成するオン電流ＩＨＧ＿ＯＮとオフ電流ＩＨＧ＿ＯＦＦは同じ量であるから、ハイサイドトランジスタＭＨのゲートソース間電圧ＶＨＧ－ＶＯＵＴは、時刻ｔ１４を中心とした左右対称の波形となる。ここで第２フィードバック信号Ｓ２のパルス幅は、出力電圧ＶＯＵＴのパルス幅と等しいとみなすことができる。そして、電圧ＶＨＧ，ＶＯＵＴは、時刻ｔ１４を中心として左右対称の波形を有しているとみなせるから、ｔ１４～ｔ１５の長さは、ｔ１３～ｔ１４の長さと等しくなる。上述のように、ｔ１３～ｔ１４の長さは、Ｔａ／２であるから、ｔ１３～ｔ１５の長さ、つまり出力電圧ＶＯＵＴのパルス幅は、Ｔａ／２×２＝Ｔａとなり、元の入力信号ＰＷＭＩＮのパルス幅と等しくなる。
【0078】
このように、第１モードによれば、デッドタイムの影響を受けずに、入力信号ＰＷＭＩＮと実質的に等しいパルス幅を有する出力電圧ＶＯＵＴを生成することができる。
【0079】
続いて第２モードの動作を説明する。
【0080】
【0081】
時刻ｔ２０に入力信号ＰＷＭＩＮがオンレベルに遷移する。これに応答して、ハイサイド制御信号ＨＧＣＴＬがオンレベル、ローサイド制御信号ＬＧＣＴＬがオフレベルに遷移する。ローサイド制御信号ＬＧＣＴＬがオフレベルとなると、ローサイドドライバ回路４９０がハイサイドトランジスタＭＨのゲートから定電流をシンクし、ゲート電圧ＶＬＧが時間とともに低下していく。そして時刻ｔ２１に、ゲート電圧ＶＬＧが第１しきい値電圧ＶＴＨ１を下回ると、第１フィードバック信号Ｓ１アサートされる。
【0082】
第１フィードバック信号Ｓ１がアサートされると、ハイサイドドライバ回路４５０が駆動電流ＩＨＧ＿ＯＮをソースし始める。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が一定の傾きで増大する。これによりハイサイドトランジスタＭＨがターンオンし、出力電圧ＶＯＵＴが上昇し始める。そして時刻ｔ２２に、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２を超えると、第２フィードバック信号Ｓ２がアサートされる。補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移してから、第２フィードバック信号Ｓ２がアサートされるまでの時間Ｔｂ（＝ｔ２０～ｔ２２）を測定する（サンプリング）。
【0083】
その後、ハイサイドトランジスタＭＨのゲートソース間電圧ＶＨＧ－ＶＯＵＴがさらに上昇し、時刻ｔ２３に、第３しきい値電圧ＶＴＨ３を超えると、第３フィードバック信号Ｓ３がアサートされる。第２フィードバック信号Ｓ２がアサート（出力電圧ＶＯＵＴが変化）されてから第３フィードバック信号Ｓ３がアサート（ハイサイドトランジスタＭＨがフルオン）されるまでの時間がＴｃであるとする。
【0084】
その後、時刻ｔ２４に、入力信号ＰＷＭＩＮがオフレベルに遷移する。補正回路４６０は、時刻ｔ２４から時間（Ｔｂ－Ｔｃ）の経過後の時刻ｔ２５に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに変化させる。またローサイド制御信号ＬＧＣＴＬはオンレベルに遷移する。
【0085】
ハイサイド制御信号ＨＧＣＴＬがオフレベルになると、ハイサイドドライバ回路４５０が駆動電流ＩＨＧ＿ＯＦＦをシンクし始める。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が一定の傾きで低下する。時刻ｔ２６にゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が第３しきい値電圧ＶＴＨ３より低くなると、つまりフルオン状態が解除されると、第３フィードバック信号Ｓ３がネゲートされる。
【0086】
そしてゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）がＭＯＳＦＥＴのゲートしきい値電圧より低くなると、ハイサイドトランジスタＭＨがオフとなる。この段階ではローサイドトランジスタＭＬはまだオンしていないが、下アーム１１４のフライホイルダイオードＤｉに電流が流れることで、出力電圧ＶＯＵＴは－Ｖｆに向かって変化する。そして時刻ｔ２７に、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２より低くなると、第２フィードバック信号Ｓ２がネゲートされる。
【0087】
そして時刻ｔ２８に、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が第４しきい値電圧ＶＴＨ４を下回ると、第４フィードバック信号Ｓ４がアサートされる。第４フィードバック信号Ｓ４がアサートされると、ローサイドドライバ回路４９０がアクティブとなり、ローサイドトランジスタＭＬのゲートに、オフ電流ＩＬＧ＿ＯＦＦと同じ量のオン電流ＩＬＧ＿ＯＮをソースする。これによりローサイドトランジスタＭＬのゲートソース間電圧ＶＧＳを一定の傾きで上昇させ、ローサイドトランジスタＭＬをターンオンする。
【0088】
以上が第２モードの動作である。続いてその利点を説明する。
【0089】
第３しきい値電圧ＶＴＨ３を、ハイサイドトランジスタＭＨのゲートソース間電圧の最高値（ＶＨ－ＶＩＮ）に近く定めると、時刻ｔ２５と時刻ｔ２６の時間差は小さくできる。ここでは、時刻ｔ２５とｔ２６が実質的に同時であると仮定する。
【0090】
ハイサイドドライバ回路４５０が生成するオン電流ＩＨＧ＿ＯＮとオフ電流ＩＨＧ＿ＯＦＦは同じ量であるから、ハイサイドトランジスタＭＨのゲートソース間電圧ＶＨＧ－ＶＯＵＴの波形は、上りスロープの区間（ｔ２１～ｔ２３）と、下りスロープの区間（ｔ２６以降、ゼロになるまで）において、左右対称となる。
【0091】
ここで第２フィードバック信号Ｓ２のパルス幅は、出力電圧ＶＯＵＴのパルス幅と等しいとみなすことができる。そして、電圧ＶＨＧ，ＶＯＵＴは、上りスロープと下りスロープとで同じ波形を有しているから、ｔ２６～ｔ２７の長さは、ｔ２２～ｔ２３の長さＴｃと等しくなる。第２フィードバック信号Ｓ２（出力電圧ＶＯＵＴ）の立ち上がりｔ２２は、入力信号ＰＷＭＩＮの立ち上がりｔ２０よりも、Ｔｂ遅れており、第２フィードバック信号Ｓ２（出力電圧ＶＯＵＴ）の立ち下がりｔ２７は、入力信号ＰＷＭＩＮの立ち下がりｔ２４よりも、（Ｔｂ－Ｔｃ）＋Ｔｃ＝Ｔｂ遅れている。つまり出力電圧ＶＯＵＴのパルス幅は、入力信号ＰＷＭＩＮのパルス幅と等しくなる。
【0092】
（第３モード）
続いて第３モードの動作を説明する。
続いて第３モードの動作を説明する。
【0093】
【0094】
時刻ｔ３０に入力信号ＰＷＭＩＮがオンレベルに遷移する。これに応答して、ハイサイド制御信号ＨＧＣＴＬがオンレベル、ローサイド制御信号ＬＧＣＴＬがオフレベルに遷移する。ローサイド制御信号ＬＧＣＴＬがオフレベルとなると、ローサイドドライバ回路４９０がハイサイドトランジスタＭＨのゲートから定電流をシンクし、ゲート電圧ＶＬＧが時間とともに低下していく。そして時刻ｔ３１に、ゲート電圧ＶＬＧが第１しきい値電圧ＶＴＨ１を下回ると、第１フィードバック信号Ｓ１アサートされる。
【0095】
第１フィードバック信号Ｓ１がアサートされると、ハイサイドドライバ回路４５０が駆動電流ＩＨＧ＿ＯＮをソースし始める。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が一定の傾きで増大する。これによりハイサイドトランジスタＭＨがターンオンし、出力電圧ＶＯＵＴが上昇し始める。そして時刻ｔ３２に、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２を超えると、第２フィードバック信号Ｓ２がアサートされる。
【0096】
補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移してから、第２フィードバック信号Ｓ２がアサート（出力電圧ＶＯＵＴが変化）されるまでの時間Ｔｄを測定する（サンプリング）。
【0097】
続く時刻ｔ３３に入力信号ＰＷＭＩＮがオフレベルに遷移する。その後、ハイサイドトランジスタＭＨのゲートソース間電圧ＶＨＧ－ＶＯＵＴがさらに上昇し、時刻ｔ３４に第３しきい値電圧ＶＴＨ３を超えると、第３フィードバック信号Ｓ３がアサートされる。
【0098】
第２フィードバック信号Ｓ２がアサートされてから、入力信号ＰＷＭＩＮがオフレベルに遷移するまでの時間がＴｅであり、入力信号ＰＷＭＩＮがオフレベルに遷移してから、第３フィードバック信号Ｓ３がアサート（ハイサイドトランジスタＭＨがフルオン）されるまでの時間がＴｆであるとする。
【0099】
補正回路４６０は、ハイサイドトランジスタＭＨがフルオンする時刻ｔ３４から、時間（Ｔｄ－Ｔｅ－２Ｔｆ）の経過後の時刻ｔ３５に、ハイサイド制御信号ＨＧＣＴＬをオフレベルに変化させる。またローサイド制御信号ＬＧＣＴＬはオンレベルに遷移する。
【0100】
ハイサイド制御信号ＨＧＣＴＬがオフレベルになると、ハイサイドドライバ回路４５０が駆動電流ＩＨＧ＿ＯＦＦをシンクし始める。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が一定の傾きで低下する。時刻ｔ３６にゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が第３しきい値電圧ＶＴＨ３より低くなると、つまりフルオン状態が解除されると、第３フィードバック信号Ｓ３がネゲートされる。
【0101】
そしてゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）がＭＯＳＦＥＴのゲートしきい値電圧より低くなると、ハイサイドトランジスタＭＨがオフとなる。この段階ではローサイドトランジスタＭＬはまだオンしていないが、下アーム１１４のフライホイルダイオードＤｉに電流が流れることで、出力電圧ＶＯＵＴは－Ｖｆに向かって変化する。そして時刻ｔ３７に、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２より低くなると、第２フィードバック信号Ｓ２がネゲートされる。
【0102】
そして時刻ｔ３８に、ハイサイドトランジスタＭＨのゲートソース間電圧（ＶＨＧ－ＶＯＵＴ）が第４しきい値電圧ＶＴＨ４を下回ると、第４フィードバック信号Ｓ４がアサートされる。第４フィードバック信号Ｓ４がアサートされると、ローサイドドライバ回路４９０がアクティブとなり、ローサイドトランジスタＭＬのゲートに、オフ電流ＩＬＧ＿ＯＦＦと同じ量のオン電流ＩＬＧ＿ＯＮをソースする。これによりローサイドトランジスタＭＬのゲートソース間電圧ＶＧＳを一定の傾きで上昇させ、ローサイドトランジスタＭＬをターンオンする。
【0103】
以上が第３モードの動作である。続いてその利点を説明する。
【0104】
第３しきい値電圧ＶＴＨ３を、ハイサイドトランジスタＭＨのゲートソース間電圧の最高値（ＶＨ－ＶＩＮ）に近く定めると、時刻ｔ３５と時刻ｔ３６の時間差は小さくできる。ここでは、時刻ｔ３５とｔ３６が実質的に同時であると仮定する。
【0105】
ハイサイドドライバ回路４５０が生成するオン電流ＩＨＧ＿ＯＮとオフ電流ＩＨＧ＿ＯＦＦは同じ量であるから、ハイサイドトランジスタＭＨのゲートソース間電圧ＶＨＧ－ＶＯＵＴの波形は、上りスロープの区間（ｔ３１～ｔ３４）と、下りスロープの区間（ｔ３５以降、ゼロになるまで）とで、左右対称となる。
【0106】
ここで第２フィードバック信号Ｓ２のパルス幅は、出力電圧ＶＯＵＴのパルス幅と等しいとみなすことができる。そして、電圧ＶＨＧ，ＶＯＵＴは、上りスロープと下りスロープとで同じ波形を有しているから、ｔ３６～ｔ３７の長さは、ｔ３２～ｔ３４の長さＴｅ＋Ｔｆと等しくなる。
【0107】
第２フィードバック信号Ｓ２（出力電圧ＶＯＵＴ）の立ち上がりｔ３２は、入力信号ＰＷＭＩＮの立ち上がりｔ３０よりも、Ｔｄ遅れている。第２フィードバック信号Ｓ２（出力電圧ＶＯＵＴ）の立ち下がりｔｔ３７は、入力信号ＰＷＭＩＮの立ち下がりｔ３３よりも、Ｔｆ＋（Ｔｄ－Ｔｅ－２Ｔｆ）＋（Ｔｅ＋Ｔｆ）＝Ｔｄ遅れている。つまり出力電圧ＶＯＵＴのパルス幅は、入力信号ＰＷＭＩＮのパルス幅と等しくなる。
【0108】
続いて駆動回路４００の具体的な構成例を説明する。
【0109】
図５は、補正回路４６０の構成例を示すブロック図である。補正回路４６０は、イベント駆動型のロジック回路４６２およびタイマー回路４７０を備える。
【0110】
ロジック回路４６２には、入力信号ＰＷＭＩＮに加えて、フィードバック信号Ｓ１～Ｓ３が入力されている。ロジック回路４６２はステートマシンを含んでおり、入力信号ＰＷＭＩＮおよびフィードバック信号Ｓ１～Ｓ３に応じて、状態遷移する。
【0111】
タイマー回路４７０は、ロジック回路４６２によって制御され、ハイサイド駆動信号ＨＧＣＴＬをオフレベルへと遷移させるターンオフトリガを生成する。ロジック回路４６２は、状態ごとに、タイマー回路４７０を利用して時間測定を行う。ロジック回路４６２は、タイマー回路４７０からのターンオフトリガＴＵＲＮ＿ＯＦＦに応答して、ハイサイド駆動信号ＨＧＣＴＬをオフレベルに遷移させる。
【0112】
ロジック回路４６２は、入力信号ＰＷＭＩＮのネガティブエッジのタイミングと、第１フィードバック信号Ｓ１～第３フィードバック信号Ｓ３それぞれのアサートのタイミングと、に応じて、補正回路４６０のモードを選択する。
【0113】
すなわち、図２のように、入力信号ＰＷＭＩＮのネガティブエッジが、第１フィードバック信号Ｓ１のアサートに先行する場合、第１モードとなる。
【0114】
図３のように、入力信号ＰＷＭＩＮのネガティブエッジが、第３フィードバック信号Ｓ３のアサートの後であるとき、第２モードとなる。
【0115】
図４のように、入力信号ＰＷＭＩＮのネガティブエッジが、第２フィードバック信号のアサートより後であり、第３フィードバック信号Ｓ３のアサートより前に発生するとき、第３モードとなる。
【0116】
ロジック回路４６２は、入力信号ＰＷＭＩＮがオンレベルに遷移すると、つまり入力信号ＰＷＭＩＮのポジティブエッジをトリガとして、タイマー回路４７０を起動し、第１モードにおいて時間Ｔａを、第２モードにおいて時間Ｔｂを、第３モードにおいて時間Ｔｄをサンプリングさせる。つまり第１モードでは、ロジック回路４６２は、入力信号ＰＷＭＩＮのネガティブエッジをトリガとしてタイマー回路４７０を停止し、時間Ｔａをサンプリングする。第２モードおよび第３モードでは、ロジック回路４６２は、第２フィードバック信号Ｓ２のアサートをトリガとして、タイマー回路４７０を停止し、時間ＴｂあるいはＴｄをサンプリングする。
【0117】
そして、ロジック回路４６２は、第１モードでは、入力信号ＰＷＭＩＮのネガティブエッジをトリガとしてタイマー回路４７０をスタートさせる。タイマー回路４７０は、スタートから時間Ｔａ／２の経過後に、ターンオフトリガＴＵＲＮ＿ＯＦＦを発生する。
【0118】
第２モードでは、ロジック回路４６２は、第２フィードバック信号Ｓ２のアサートに応答して、タイマー回路４７０をスタートさせ、第３フィードバック信号Ｓ３のアサートまでの時間Ｔｃを測定させる。さらにロジック回路４６２は、入力信号ＰＷＭＩＮのネガティブエッジに応答して、タイマー回路４７０をリスタートさせる。タイマー回路４７０は、（Ｔｂ－Ｔｃ）の時間経過後に、ターンオフトリガＴＵＲＮ＿ＯＦＦを発生する。
【0119】
第３モードでは、ロジック回路４６２は、第２フィードバック信号Ｓ２のアサートに応答して、タイマー回路４７０をスタートさせ、入力信号ＰＷＭＩＮのネガティブエッジまでの時間Ｔｅを測定させる。さらにロジック回路４６２は、入力信号ＰＷＭＩＮのネガティブエッジに応答してタイマー回路４７０をリスタートさせ、第３フィードバック信号Ｓ３のアサートまでの時間Ｔｆを測定させる。そして、第３フィードバック信号Ｓ３のアサートに応答して、タイマー回路４７０をリスタートさせ、タイマー回路４７０は、（Ｔｄ－Ｔｅ－２Ｔｆ）の時間経過後に、ターンオフトリガＴＵＲＮ＿ＯＦＦを発生する。
【0120】
タイマー回路４７０の構成は特に限定されず、アナログタイマーで構成してもよいし、デジタルタイマー（カウンタ）で構成してもよい。
【0121】
図６は、補正回路４６０の具体的な構成例を示す回路図である。タイマー回路４７０はアナログタイマーであり、キャパシタＣ１、充電回路４７２、放電回路４７４、比較回路４７６を含む。
【0122】
サンプリングに先だってキャパシタＣ１には、初期化電圧ＶＩＮＩＴが印加され、電荷が初期化される。
【0123】
ロジック回路４６２は、サンプリング開始の指示として、スイッチＳＷ１１をオンし、充電回路４７２をイネーブルとする。ロジック回路４６２は、サンプリング終了の指示として、スイッチＳＷ１１をオフし、充電回路４７２をディセーブルとする。充電回路４７２は、イネーブルの間、キャパシタＣ１を定電流Ｉｃで充電する。充電期間の長さをＴＳＭＰとすると、サンプリング終了時のキャパシタＣ１の電圧ＶＣ１は、
ＶＳＭＰ＝ＶＩＮＩＴ＋ＴＳＭＰ×Ｉｃ／Ｃ１
となる。ＴＳＭＰは、Ｔａ，ＴｂまたはＴｄのいずれかである。
ＶＳＭＰ＝ＶＩＮＩＴ＋ＴＳＭＰ×Ｉｃ／Ｃ１
となる。ＴＳＭＰは、Ｔａ，ＴｂまたはＴｄのいずれかである。
【0124】
またロジック回路４６２は、タイマースタート／リスタートの指示として、スイッチＳＷ１２をオンし、放電回路４７４をイネーブルとし、タイマーストップの指示として、スイッチＳＷ１２をオフし、放電回路４７４をディセーブルとする。またロジック回路４６２は、放電回路４７４が生成する電流量を、Ｉｃと２×Ｉｃのいずれかにセットする。タイマー回路４７０のタイマー動作中、キャパシタＣ１の電圧ＶＣ１は、Ｉｃ／Ｃ１または２×Ｉｃ／Ｃ１の傾きで低下する。
【0125】
比較回路４７６は、キャパシタＣ１の電圧ＶＣ１を、初期化電圧ＶＩＮＩＴに相当するしきい値電圧ＶＴＨと比較し、電圧ＶＣ１が電圧ＶＴＨまで低下すると、ターンオフトリガＴＵＲＮ＿ＯＦＦを出力する。
【0126】
【0127】
【0128】
ロジック回路４６２は、時刻ｔ１０に、充電回路４７２をイネーブルとし、サンプリングを開始し、時刻ｔ１２に充電回路４７２をディセーブルとし、サンプリングを終了する。サンプリング終了時のキャパシタ電圧ＶＣ１は、
ＶＳＭＰ＝ＶＩＮＩＴ＋Ｔａ×Ｉｃ／Ｃ１
となる。
ＶＳＭＰ＝ＶＩＮＩＴ＋Ｔａ×Ｉｃ／Ｃ１
となる。
【0129】
時刻ｔ１３に、ロジック回路４６２は、第２フィードバック信号Ｓ２のアサートに応答して放電回路４７４をイネーブルとし、タイマースタートする。このときの放電回路４７４の電流量は２×Ｉｃにセットされる。
【0130】
放電期間の間、キャパシタＣ１の電圧ＶＣ１は、ＶＳＭＰからＶＴＨまで低下するから、電圧の変化幅ΔＶは、
ΔＶ＝ＶＳＭＰ－ＶＴＨ＝ＶＩＮＩＴ＋Ｔａ×Ｉｃ／Ｃ１－ＶＩＮＩＴ＝Ｔａ×Ｉｃ／Ｃ１
となる。放電開始からターンオフトリガＴＵＲＮ＿ＯＦＦが出力されるまでの時間をｔＤＩＳとすると、
ｔＤＩＳ×２×Ｉｃ／Ｃ１＝Ｔａ×Ｉｃ／Ｃ１
が成り立つ。したがって、ｔＤＩＳ＝Ｔａ／２となる。ターンオフトリガＴＵＲＮ＿ＯＦＦは、タイマースタートから時間Ｔａ／２の経過後の時刻ｔ１４にアサートされる。
ΔＶ＝ＶＳＭＰ－ＶＴＨ＝ＶＩＮＩＴ＋Ｔａ×Ｉｃ／Ｃ１－ＶＩＮＩＴ＝Ｔａ×Ｉｃ／Ｃ１
となる。放電開始からターンオフトリガＴＵＲＮ＿ＯＦＦが出力されるまでの時間をｔＤＩＳとすると、
ｔＤＩＳ×２×Ｉｃ／Ｃ１＝Ｔａ×Ｉｃ／Ｃ１
が成り立つ。したがって、ｔＤＩＳ＝Ｔａ／２となる。ターンオフトリガＴＵＲＮ＿ＯＦＦは、タイマースタートから時間Ｔａ／２の経過後の時刻ｔ１４にアサートされる。
【0131】
【0132】
ロジック回路４６２は、時刻ｔ２０に、充電回路４７２をイネーブルとし、サンプリングを開始し、時刻ｔ２２に充電回路４７２をディセーブルとし、サンプリングを終了する。サンプリング終了時のキャパシタ電圧ＶＣ１は、
ＶＳＭＰ＝ＶＩＮＩＴ＋Ｔｂ×Ｉｃ／Ｃ１
となる。
ＶＳＭＰ＝ＶＩＮＩＴ＋Ｔｂ×Ｉｃ／Ｃ１
となる。
【0133】
時刻ｔ２２に、ロジック回路４６２は、第２フィードバック信号Ｓ２のアサートに応答して放電回路４７４をイネーブルとし、タイマースタートし、第３フィードバック信号Ｓ３がアサートされる時刻ｔ２３に、放電回路４７４をディセーブルとし、タイマーを一時停止する。このときの放電回路４７４の電流量はＩｃにセットされる。
【0134】
時刻ｔ２３における、キャパシタＣ１の電圧ＶＣ１は、
ＶＣ１＝ＶＳＭＰ－Ｔｃ×Ｉｃ／Ｃ１＝ＶＩＮＩＴ＋Ｔｂ×Ｉｃ／Ｃ１－Ｔｃ×Ｉｃ／Ｃ１
となる。
ＶＣ１＝ＶＳＭＰ－Ｔｃ×Ｉｃ／Ｃ１＝ＶＩＮＩＴ＋Ｔｂ×Ｉｃ／Ｃ１－Ｔｃ×Ｉｃ／Ｃ１
となる。
【0135】
時刻ｔ２４に、ロジック回路４６２は入力信号ＰＷＭＩＮのネガティブエッジに応答して、放電回路４７４をイネーブルとし、タイマーをリスタートする。このときの放電回路４７４の電流量もＩｃにセットされる。
【0136】
ターンオフトリガＴＵＲＮ＿ＯＦＦは、リスタート後、Ｔｂ－Ｔｃの経過後の時刻ｔ２５にアサートされる。
【0137】
【0138】
ロジック回路４６２は、時刻ｔ３０に、充電回路４７２をイネーブルとし、サンプリングを開始し、時刻ｔ３２に充電回路４７２をディセーブルとし、サンプリングを終了する。サンプリング終了時のキャパシタ電圧ＶＣ１は、
ＶＳＭＰ＝ＶＩＮＩＴ＋Ｔｄ×Ｉｃ／Ｃ１
となる。
ＶＳＭＰ＝ＶＩＮＩＴ＋Ｔｄ×Ｉｃ／Ｃ１
となる。
【0139】
時刻ｔ３２に、ロジック回路４６２は、第２フィードバック信号Ｓ２のアサートに応答して放電回路４７４をイネーブルとし、タイマースタートし、第３フィードバック信号Ｓ３がアサートされる時刻ｔ３３に、放電回路４７４をディセーブルとし、タイマーを一時停止する。このときの放電回路４７４の電流量はＩｃにセットされる。
【0140】
時刻ｔ３３における、キャパシタＣ１の電圧ＶＣ１は、
ＶＣ１＝ＶＳＭＰ－Ｔｅ×Ｉｃ／Ｃ１
ＶＣ１＝ＶＳＭＰ－Ｔｅ×Ｉｃ／Ｃ１
【0141】
時刻ｔ３３に、ロジック回路４６２は入力信号ＰＷＭＩＮのネガティブエッジに応答して、放電回路４７４をイネーブルとし、タイマーをリスタートする。このときの放電回路４７４の電流量は２×Ｉｃにセットされる。
【0142】
そして、時刻ｔ３４に、ロジック回路４６２は第３フィードバック信号Ｓ３のアサートに応答して、放電回路４７４をイネーブルとし、タイマーをリスタートする。このときの放電回路４７４の電流量はＩｃにセットされる。時刻ｔ３４におけるキャパシタＣ１の電圧ＶＣ１は、
ＶＣ１＝ＶＳＭＰ－Ｔｅ×Ｉｃ／Ｃ１－Ｔｆ×２×Ｉｃ／Ｃ１
となる。
ＶＣ１＝ＶＳＭＰ－Ｔｅ×Ｉｃ／Ｃ１－Ｔｆ×２×Ｉｃ／Ｃ１
となる。
【0143】
ターンオフトリガＴＵＲＮ＿ＯＦＦは、時刻ｔ３４のリスタート後、Ｔｄ－Ｔｅ－２×Ｔｆの経過後の時刻ｔ３５にアサートされる。
【0144】
図１０は、タイマー回路４７０の具体的な構成例（４７０Ａ）の回路図である。タイマー回路４７０Ａにおいて、比較回路４７６は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタＭ１１および定電流源ＣＳ１１を含む。
【0145】
初期化回路４７８は、ＭＯＳトランジスタＭ１２とスイッチＳＷ１３を含む。トランジスタＭ１２は、ＭＯＳトランジスタＭ１１と同型のレプリカであり、トランジスタＭ１１のサイズは、トランジスタＭ１２のサイズの２倍である。キャパシタＣ１を初期化する際に、スイッチＳＷ１３およびＳＷ１１がオンとなる。これにより、キャパシタＣ１は、トランジスタＭ１１のしきい値電圧ＶＧＳ（ｔｈ）に応じた初期化電圧ＶＩＮＩＴで充電される。
【0146】
サンプリングの間、スイッチＳＷ１１がオンとなり、キャパシタ電圧ＶＣ１が初期化電圧ＶＩＮＩＴから上昇する。タイマー動作中、スイッチＳＷ１２がオンとなり、キャパシタ電圧ＶＣ１が時間とともに低下する。キャパシタ電圧ＶＣ１が、トランジスタＭ１１のゲートしきい値電圧ＶＧＳ（ｔｈ）まで低下すると、ターンオフトリガＴＵＲＮ＿ＯＦＦが出力される。
【0147】
図１１は、タイマー回路４７０の具体的な構成例（４７０Ｂ）の回路図である。タイマー回路４７０Ｂにおいて、比較回路４７６は、２入力の電圧コンパレータＣＯＭＰ１を含む。
【0148】
初期化回路４７８は、スイッチＳＷ１４，ＳＷ１５およびインピーダンス素子を含む。この例では、インピーダンス素子は、ゲートドレイン間が結線されたＭＯＳＦＥＴであるが、その限りでなく、定電流Ｉｃが流れることにより、一定の電圧降下を発生する素子を用いることができ、たとえば抵抗やダイオードであってもよい。
【0149】
キャパシタＣ１を初期化する際に、スイッチＳＷ１１およびＳＷ１５がオンとなる。このとき、キャパシタＣ１には、トランジスタＭ１３のゲートしきい値電圧ＶＧＳ（ｔｈ）に応じた初期化電圧ＶＩＮＩＴが印加される。
【0150】
サンプリングの間、スイッチＳＷ１１がオンとなり、キャパシタ電圧ＶＣ１が初期化電圧ＶＩＮＩＴから上昇する。タイマー動作中、スイッチＳＷ１２がオンとなり、キャパシタ電圧ＶＣ１が時間とともに低下する。またタイマー動作中は、スイッチＳＷ１４がオンとなり、トランジスタＭ１３のゲートしきい値電圧ＶＧＳ（ｔｈ）に応じたしきい値電圧ＶＴＨが、電圧コンパレータＣＯＭＰ１に供給される。
【0151】
図１１の構成は、図１０の構成に比べて以下の利点を有する。図１０の構成は、初期化電圧ＶＩＮＩＴとしきい値電圧ＶＴＨのオフセットが生じやすく、また伝搬遅延が大きい。これに対して、図１１の構成は、比較回路４７６を、高速な電圧コンパレータＣＯＭＰ１で構成することで、伝搬遅延を小さくできる。また図１１の構成では、初期化電圧ＶＩＮＩＴとしきい値電圧ＶＴＨのオフセットは原理上発生しない。
【0152】
図１１の電圧コンパレータＣＯＭＰ１は、入力オフセット電圧ＶＯＦＳを調節可能とすることが好ましい。電圧コンパレータＣＯＭＰ１の入力オフセット電圧ＶＯＦＳを調節することで、ターンオフトリガＴＵＲＮ＿ＯＦＦのタイミングを微調整でき、その他の経路で生ずる伝搬遅延の影響をキャンセルすることができる。
【0153】
図１２は、ハイサイドドライバ回路４５０およびハイサイドフルオンセンサ４３０の構成例を示す回路図である。
【0154】
ハイサイドフルオンセンサ４３０は、ＰＭＯＳトランジスタ４３２および抵抗４３４を含む。ＰＭＯＳトランジスタ４３２および抵抗４３４は、ハイレベル電圧ＶＨが発生する電源ライン４０２と、それよりΔＶ低い電圧に安定化される定電圧ライン４０４の間に直列に接続され、ＰＭＯＳトランジスタ４３２のゲートは、ＨＧピンを介してハイサイドトランジスタＭＨのゲートと接続される。
【0155】
第３フィードバック信号Ｓ３は、ＶＨ－ＶＨＧが、ＰＭＯＳトランジスタ４３２のゲートしきい値電圧ＶＧＳ（ｔｈ）より小さくなるとアサートされる。
【0156】
ハイサイドドライバ回路４５０は、ソース電流源ＣＳ３１、シンク電流源ＣＳ３２、スイッチＳＷ３１～ＳＷ３４を含む。
【0157】
ソース電流源ＣＳ３１は、定電流源ＣＳ３３が生成する基準電流ＩＲＥＦを折り返すカレントミラー回路で構成される。スイッチＳＷ３１は、オン電流ＩＨＧ＿ＯＮを出力すべき期間においてオンとなる。同様にシンク電流源ＣＳ３２も、基準電流ＩＲＥＦを折り返すカレントミラー回路で構成される。スイッチＳＷ３２は、オフ電流ＩＨＧ＿ＯＦＦを出力すべき期間においてオンとなる。この構成によれば、等しい電流量のオン電流ＩＨＧ＿ＯＮ，オフ電流ＩＨＧ＿ＯＦＦを生成できる。
【0158】
ストロングオンスイッチＳＷ３３は、ハイサイドトランジスタＭＨがフルオンした後に、オンされる。ハイサイドトランジスタＭＨのフルオン後は、スイッチＳＷ３１はオフとすることができる。
【0159】
反対にストロングオフスイッチＳＷ３４は、ハイサイドトランジスタＭＨが完全にオフした後に、オンされる。ハイサイドトランジスタＭＨのオフ後は、スイッチＳＷ３２はオフとすることができる。
【0160】
続いて、スイッチング回路１００の用途を説明する。スイッチング回路１００は、モータの駆動回路に好適に用いることができる。
【0161】
図１３は、実施形態に係るスイッチング回路１００を備えるモータ駆動装置３００の回路図である。モータ駆動装置３００は、負荷である三相モータ３０２を駆動し、回転状態を制御する。
【0162】
モータ駆動装置３００は、ブリッジ回路１１０および駆動回路２００を備える。ブリッジ回路１１０は、三相インバータであり、Ｕ相、Ｖ相、Ｗ相のレグを有し、各相のレグは、上アームおよび下アームを有する。
【0163】
駆動回路２００は、制御回路２１０およびハイサイドドライバ回路２２０Ｕ～２２０Ｗ、ローサイドドライバ回路２６０Ｕ～２６０Ｗを備える。制御回路２１０は、負荷である三相モータ３０２の状態にもとづいて、ブリッジ回路１１０を構成する６個のアームの状態を示す制御信号を生成する。
【0164】
ハイサイドドライバ回路２２０Ｕ～２２０Ｗは、上述のハイサイドドライバ回路４５０のアーキテクチャで構成され、デッドタイムに起因するデューティサイクルの誤差の影響を補正可能である。
【0165】
ここでは三相モータを例としたが、単相モータであってもよい。この場合、ブリッジ回路１１０はＨブリッジ回路となる。
【0166】
続いてモータ駆動装置３００の用途を説明する。モータ駆動装置３００は、ハードディスクのスピンドルモータの制御、撮像デバイスのレンズ駆動用モータの制御に利用できる。あるいは、プリンタのヘッドの駆動用モータ、あるいは紙送り用モータの駆動に用いることができる。あるいはモータ駆動装置３００は、電気自動車やハイブリッド自動車などのモータの駆動に利用できる。
【0167】
実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示あるいは本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【0168】
（変形例１）
実施形態では、ブリッジ回路１１０がディスクリート部品で構成されたが、その限りでなく、ブリッジ回路１１０は駆動回路４００に集積化されていてもよい。
実施形態では、ブリッジ回路１１０がディスクリート部品で構成されたが、その限りでなく、ブリッジ回路１１０は駆動回路４００に集積化されていてもよい。
【0169】
（変形例２）
上アーム１１２および下アーム１１４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成してもよい。
上アーム１１２および下アーム１１４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成してもよい。
【0170】
（変形例３）
実施形態では、３個のモードを選択可能としたが、そのうちの任意のものだけを実装してもよい。なお、第１モードのみを実装する場合、ハイサイドフルオンセンサ４３０は省略してもよい。
実施形態では、３個のモードを選択可能としたが、そのうちの任意のものだけを実装してもよい。なお、第１モードのみを実装する場合、ハイサイドフルオンセンサ４３０は省略してもよい。
【0171】
（変形例４）
スイッチング回路１００の用途はモータ駆動装置３００には限定されない。たとえばスイッチング回路１００は、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）、各種電力変換装置（インバータやコンバータ）、放電灯の点灯用インバータ、デジタルオーディオアンプなどに好適に利用できる。したがってスイッチング回路１００は、電子機器や家電製品を含む民生機器、自動車や車載部品、産業車両や産業機械に用いることができる。
スイッチング回路１００の用途はモータ駆動装置３００には限定されない。たとえばスイッチング回路１００は、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）、各種電力変換装置（インバータやコンバータ）、放電灯の点灯用インバータ、デジタルオーディオアンプなどに好適に利用できる。したがってスイッチング回路１００は、電子機器や家電製品を含む民生機器、自動車や車載部品、産業車両や産業機械に用いることができる。
【0172】
実施形態は、本発明の原理、応用を示しているにすぎず、実施形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【0173】
１００ スイッチング回路
１０２ 入力ライン
１０４ 出力ライン
１０６ 接地ライン
１１０ ブリッジ回路
１１２ 上アーム
１１４ 下アーム
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
Ｄｉ フライホイルダイオード
ＨＧＣＴＬ ハイサイド制御信号
ＬＧＣＴＬ ローサイド制御信号
４００ 駆動回路
４１０ ローサイドオフセンサ
４２０ 出力センサ
４３０ ハイサイドフルオンセンサ
４４０ ハイサイドオフセンサ
４５０ ハイサイドドライバ回路
４６０ 補正回路
４９０ ローサイドドライバ回路
Ｓ１ 第１フィードバック信号
Ｓ２ 第２フィードバック信号
Ｓ３ 第３フィードバック信号
Ｓ４ 第４フィードバック信号
３００ モータ駆動装置
３０２ 三相モータ
４６２ ロジック回路
４７０ タイマー回路
Ｃ１ キャパシタ
４７２ 充電回路
４７４ 放電回路
４７６ 比較回路
４７８ 初期化回路
４３２ ＰＭＯＳトランジスタ
１０２ 入力ライン
１０４ 出力ライン
１０６ 接地ライン
１１０ ブリッジ回路
１１２ 上アーム
１１４ 下アーム
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
Ｄｉ フライホイルダイオード
ＨＧＣＴＬ ハイサイド制御信号
ＬＧＣＴＬ ローサイド制御信号
４００ 駆動回路
４１０ ローサイドオフセンサ
４２０ 出力センサ
４３０ ハイサイドフルオンセンサ
４４０ ハイサイドオフセンサ
４５０ ハイサイドドライバ回路
４６０ 補正回路
４９０ ローサイドドライバ回路
Ｓ１ 第１フィードバック信号
Ｓ２ 第２フィードバック信号
Ｓ３ 第３フィードバック信号
Ｓ４ 第４フィードバック信号
３００ モータ駆動装置
３０２ 三相モータ
４６２ ロジック回路
４７０ タイマー回路
Ｃ１ キャパシタ
４７２ 充電回路
４７４ 放電回路
４７６ 比較回路
４７８ 初期化回路
４３２ ＰＭＯＳトランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】