特開 2022-187422 ブリッジ回路の駆動回路、それを用いたモータ駆動装置、電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022187422

(43)【公開日】2022-12-19

(54)【発明の名称】ブリッジ回路の駆動回路、それを用いたモータ駆動装置、電子機器

(51)【国際特許分類】

   H03K 17/16 20060101AFI20221212BHJP

   H03K 17/56 20060101ALI20221212BHJP

   H03K 17/687 20060101ALI20221212BHJP

   H02M 1/08 20060101ALI20221212BHJP

   H02M 7/48 20070101ALI20221212BHJP

【ＦＩ】

H03K17/16 F

H03K17/56 Z

H03K17/687 F

H02M1/08 A

H02M7/48 E

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2021095454

(22)【出願日】2021-06-07

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】杉江 尚

【テーマコード（参考）】

5H740

5H770

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB04

5H740BB05

5H740BB09

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK01

5H740NN17

5H770BA01

5H770DA03

5H770DA41

5H770EA01

5H770GA03

5H770GA04

5H770GA06

5H770GA17

5H770GA20

5H770HA03X

5H770HA03Z

5H770JA09X

5H770LB02

5J055AX27

5J055BX16

5J055CX20

5J055DX13

5J055DX56

5J055DX72

5J055DX83

5J055EX01

5J055EY10

5J055EY21

5J055EZ03

5J055EZ10

5J055EZ63

5J055GX01

5J055GX02

5J055GX04

5J055GX05

(57)【要約】

【課題】デッドタイムの影響を補正可能な駆動回路を提供する。
【解決手段】出力センサ４２０は、ブリッジ回路１１０の出力電圧Ｖ_ＯＵＴのハイまたはローへの遷移を示す出力監視信号ＯＵＴ＿ＤＥＴを生成する。補正回路４６０は、実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベルに遷移してから、出力監視信号ＯＵＴ＿ＤＥＴが出力電圧Ｖ_ＯＵＴのハイへの遷移を示すまでの第１時間τ_１を測定し、実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベルに遷移してから出力監視信号ＯＵＴ＿ＤＥＴが出力電圧Ｖ_ＯＵＴのローへの遷移を示すまでの第２時間τ_２を測定する。補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移してから、直前に測定した第２時間τ_２の経過後に、実駆動信号ＤＲＶ＿ＲＥＡＬをオンレベルに変化させ、入力信号ＰＷＭＩＮがオフレベルに遷移してから、直前に測定した第１時間τ_１の経過後に、実駆動信号ＤＲＶ＿ＲＥＡＬをオフレベルに変化させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび前記出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する駆動回路であって、
前記ブリッジ回路の出力電圧がハイに遷移し、またはローに遷移したことを示す出力監視信号を生成する出力センサと、
前記ブリッジ回路の出力を指示する入力信号および前記出力監視信号を受け、実駆動信号を生成する補正回路と、
前記実駆動信号にもとづくハイサイド制御信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバ回路と、
前記実駆動信号にもとづくローサイド制御信号に応じて前記ローサイドトランジスタを駆動するローサイドドライバ回路と、
を備え、
前記補正回路は、前記実駆動信号がオンレベルに遷移してから、前記出力監視信号が前記出力電圧の前記ハイへの遷移を示すまでの第１時間を測定し、前記実駆動信号がオフレベルに遷移してから前記出力監視信号が前記出力電圧の前記ローへの遷移を示すまでの第２時間を測定し、あるサイクルにおいて、前記入力信号がオンレベルに遷移してから、前のサイクルで測定された前記第２時間の経過後に、前記実駆動信号をオンレベルに変化させ、前記入力信号がオフレベルに遷移してから、同じサイクルで測定された前記第１時間の経過後に、前記実駆動信号をオフレベルに変化させる、駆動回路。

【請求項2】

前記補正回路は、
前記第１時間を測定する第１タイマー回路と、
前記第２時間を測定する第２タイマー回路と、
を含む、請求項１に記載の駆動回路。

【請求項3】

前記第１タイマー回路は、
第１キャパシタと、
前記第１キャパシタを定電流で充電する第１充電回路であって、前記実駆動信号がオンレベルに遷移するとイネーブルとなり、前記出力監視信号が前記出力電圧の前記ハイへの遷移を示すとディセーブルとなる第１充電回路と、
前記第１キャパシタを前記第１充電回路と同量の定電流で放電する第１放電回路であって、前記入力信号がオフレベルに遷移するとイネーブルとなる第１放電回路と、
前記第１キャパシタの電圧を、前記第１キャパシタの初期電圧に相当する第１しきい値電圧と比較し、ターンオフトリガを生成する第１比較回路と、
を含み、
前記補正回路は、前記ターンオフトリガに応答して、前記実駆動信号をオフレベルに変化させる、請求項２に記載の駆動回路。

【請求項4】

前記第２タイマー回路は、
第２キャパシタと、
前記第２キャパシタを定電流で充電する第２充電回路であって、前記実駆動信号がオフレベルに遷移するとイネーブルとなり、前記出力監視信号が前記出力電圧の前記ローへの遷移を示すとディセーブルとなる第２充電回路と、
前記第２キャパシタを前記第２充電回路と同量の定電流で放電する第２放電回路であって、前記入力信号がオンレベルに遷移するとイネーブルとなる第２充電回路と、
前記第２キャパシタの電圧を、前記第２キャパシタの初期電圧に相当する第２しきい値電圧と比較し、ターンオントリガを生成する第２比較回路と、
を含み、
前記補正回路は、前記ターンオントリガに応答して、前記実駆動信号をオンレベルに変化させる、請求項２または３に記載の駆動回路。

【請求項5】

前記第１比較回路は、
前記第１充電回路が生成する前記定電流の経路上に設けられた第１インピーダンス素子と、
第１電圧コンパレータと、
を含み、
前記第１タイマー回路は、タイマー動作開始に先だって、前記インピーダンス素子の電圧降下にもとづく前記初期電圧を前記第１キャパシタに印加し、
前記第１電圧コンパレータは、前記第１キャパシタの電圧を前記第１インピーダンス素子の前記電圧降下にもとづく前記しきい値電圧と比較する、請求項３に記載の駆動回路。

【請求項6】

前記第１電圧コンパレータは、入力オフセット電圧が調整可能に構成される、請求項５に記載の駆動回路。

【請求項7】

前記第１比較回路は、
ゲートが前記第１キャパシタと接続される第１電界効果トランジスタと、
前記第１電界効果トランジスタと同型であり、ゲートドレイン間が接続された第２電界効果トランジスタと、
を含み、
前記タイマー回路は、タイマー動作開始に先だって、前記第２電界効果トランジスタに前記第１充電回路が生成する前記定電流が流れる状態における前記第２電界効果トランジスタの電圧降下にもとづく前記初期電圧を前記第１キャパシタに印加する、請求項５に記載の駆動回路。

【請求項8】

前記ハイサイドドライバ回路は、前記ハイサイド制御信号がオンレベルであるときに、前記ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、前記ハイサイド制御信号がオフレベルであるとき、前記ハイサイドトランジスタの前記ゲートから、前記所定電流量のオフ電流をシンクするように構成される、請求項１から７のいずれかに記載の駆動回路。

【請求項9】

ひとつの半導体基板に一体集積化される、請求項から８のいずれかに記載の駆動回路。

【請求項10】

ハイサイドトランジスタおよびローサイドトランジスタを含むブリッジ回路と、
前記ブリッジ回路を駆動する請求項１から９のいずれかに記載の駆動回路と、
を備える、モータ駆動装置。

【請求項11】

モータと、
前記モータを駆動する請求項１０に記載のモータ駆動装置と、
を備える、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ブリッジ回路の駆動回路に関する。

【背景技術】

【0002】

モータドライバ回路やＤＣ／ＤＣコンバータ、電力変換装置などにおいて、パワートランジスタを用いたハーフブリッジ回路、Ｈブリッジ回路、三相ブリッジ回路（以下、ブリッジ回路と総称する）が多用されている。

【0003】

ブリッジ回路は、電源端子と接地端子の間に直列に設けられた上アームおよび下アームを備える。上アームは、並列に接続されるハイサイドトランジスタおよびフライホイルダイオードを含む。下アームは、並列に接続されるローサイドトランジスタおよびフライホイルダイオードを含む。

【0004】

ブリッジ回路は、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態が切替可能である。ハイ出力状態とロー出力状態の間で遷移する際に、ハイサイドトランジスタとローサイドトランジスタが同時にオンすると、好ましくない貫通電流が流れる。これを防止するために、ブリッジ回路は、ハイ出力状態とロー出力状態の間の遷移に際して、ハイサイドトランジスタとローサイドトランジスタが両方オフとなるハイインピーダンス状態を経由させる。このブリッジ回路がハイインピーダンス状態となる期間をデッドタイムと称する。

【0005】

ブリッジ回路のＰＷＭ（Pulse Width Modulation）制御について検討する。理想的には、ＰＷＭ信号のデューティサイクルの指令値をｄ（０≦ｄ≦１）とするとき、ブリッジ回路の実効的な出力電圧（時間平均）Ｖ_ＯＵＴは、
Ｖ_ＯＵＴ＝Ｖ_ＩＮ×ｄ …（１）
となる。Ｖ_ＩＮはブリッジ回路の入力電圧である。

【0006】

ところが、デッドタイムが挿入されると、ブリッジ回路の実効的な出力電圧Ｖ_ＯＵＴが、式（１）の値から乖離する。特許文献１には、デッドタイムに起因する出力電圧Ｖ_ＯＵＴの実効値の誤差を補正する技術が開示される。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１９－２０４９９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本開示は係る状況においてなされたものあり、そのある態様の例示的な目的のひとつは、デッドタイムの影響を補正可能な駆動回路の提供にある。

【課題を解決するための手段】

【0009】

本開示のある態様は、電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する駆動回路に関する。駆動回路は、ブリッジ回路の出力電圧がハイまたはローに遷移したことを示す出力監視信号を生成する出力センサと、ブリッジ回路の出力を指示する入力信号および出力監視信号を受け、実駆動信号を生成する補正回路と、実駆動信号にもとづくハイサイド制御信号に応じてハイサイドトランジスタを駆動するハイサイドドライバ回路と、実駆動信号にもとづくローサイド制御信号に応じてローサイドトランジスタを駆動するローサイドドライバ回路と、を備える。補正回路は、実駆動信号がオンレベルに遷移してから、出力監視信号が出力電圧のハイへの遷移を示すまでの第１時間を測定し、実駆動信号がオフレベルに遷移してから出力監視信号が出力電圧のローへの遷移を示すまでの第２時間を測定し、あるサイクルにおいて、入力信号がオンレベルに遷移してから、前のサイクルで測定された第２時間の経過後に、実駆動信号をオンレベルに変化させ、入力信号がオフレベルに遷移してから、同じサイクルで測定された第１時間の経過後に、実駆動信号をオフレベルに変化させる。

【0010】

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0011】

本開示のある態様によれば、デッドタイムの影響を補正できる。

【図面の簡単な説明】

【0012】

【図1】図１は、実施形態に係るスイッチング回路の回路図である。

【図2】図２は、図１のスイッチング回路の動作を説明する図である。

【図3】図３は、補正回路の構成例を示すブロック図である。

【図4】図４は、補正回路の具体的な構成例を示す回路図である。

【図5】図５は、図４の補正回路の動作波形図である。

【図6】図６は、タイマー回路の具体的な構成例の回路図である。

【図7】図７は、タイマー回路の具体的な構成例の回路図である。

【図8】図８は、ハイサイドドライバ回路の構成例を示す回路図である。

【図9】図９は、実施形態に係るスイッチング回路を備えるモータ駆動装置の回路図である。

【発明を実施するための形態】

【0013】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0014】

この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。

【0015】

一実施形態に係る駆動回路は、電源ラインと出力ラインの間に接続されるハイサイドトランジスタおよび出力ラインと接地ラインの間に接続されるローサイドトランジスタを有するブリッジ回路を駆動する。駆動回路は、ブリッジ回路の出力電圧がハイまたはローに遷移したことを示す出力監視信号を生成する出力センサと、ブリッジ回路の出力を指示する入力信号および出力監視信号を受け、実駆動信号を生成する補正回路と、実駆動信号にもとづくハイサイド制御信号に応じてハイサイドトランジスタを駆動するハイサイドドライバ回路と、実駆動信号にもとづくローサイド制御信号に応じてローサイドトランジスタを駆動するローサイドドライバ回路と、を備える。補正回路は、実駆動信号がオンレベルに遷移してから、出力監視信号が出力電圧のハイへの遷移を示すまでの第１時間を測定し、実駆動信号がオフレベルに遷移してから出力監視信号が出力電圧のローへの遷移を示すまでの第２時間を測定し、あるサイクルにおいて、入力信号がオンレベルに遷移してから、前のサイクルで測定された第２時間の経過後に、実駆動信号をオンレベルに変化させ、入力信号がオフレベルに遷移してから、同じサイクルで測定された第１時間の経過後に、実駆動信号をオフレベルに変化させる。

【0016】

この構成によれば、出力電圧のライズの遅延を、次の出力電圧のフォールにおいて補正し、出力電圧の立ち下がりの遅延を、次の出力電圧の立ち上がりにおいて補正することにより、デッドタイムの影響を補正できる。

【0017】

一実施形態において、補正回路は、第１時間を測定する第１タイマー回路と、第２時間を測定する第２タイマー回路と、を含んでもよい。２個のタイマー回路を交互に用いることで、出力電圧の立ち上がりと立ち下がりそれぞれの補正が可能となる。

【0018】

一実施形態において、第１タイマー回路は、第１キャパシタと、第１キャパシタを定電流で充電する第１充電回路であって、実駆動信号がオンレベルに遷移するとイネーブルとなり、出力監視信号が出力電圧のハイへの遷移を示すとディセーブルとなる第１充電回路と、第１キャパシタを第１充電回路と同量の定電流で放電する第１放電回路であって、入力信号がオフレベルに遷移するとイネーブルとなる第１放電回路と、第１キャパシタの電圧を、第１キャパシタの初期電圧に相当する第１しきい値電圧と比較し、ターンオフトリガを生成する第１比較回路と、を含んでもよい。補正回路は、ターンオフトリガに応答して、実駆動信号をオフレベルに変化させてもよい。第１充電回路による充電によって、第１キャパシタの電圧を上昇させ、電圧の上昇幅を第１時間としてサンプリングし、第１放電回路による放電によって、第１キャパシタの電圧をもとの初期電圧まで低下させることにより、直前にサンプリングした第１時間と同じ時間を測定できる。

【0019】

一実施形態において、第２タイマー回路は、第２キャパシタと、第２キャパシタを定電流で充電する第２充電回路であって、実駆動信号がオフレベルに遷移するとイネーブルとなり、出力監視信号が出力電圧のローへの遷移を示すとディセーブルとなる第２充電回路と、第２キャパシタを第２充電回路と同量の定電流で放電する第２放電回路であって、入力信号がオンレベルに遷移するとイネーブルとなる第２放電回路と、第２キャパシタの電圧を、第２キャパシタの初期電圧に相当する第２しきい値電圧と比較し、ターンオントリガを生成する第２比較回路と、を含んでもよい。補正回路は、ターンオントリガに応答して、実駆動信号をオンレベルに変化させてもよい。第２充電回路による充電によって、第２キャパシタの電圧を上昇させ、電圧の上昇幅を第２時間としてサンプリングし、第２放電回路による放電によって、第２キャパシタの電圧をもとの初期電圧まで低下させることにより、直前にサンプリングした第２時間と同じ時間を測定できる。

【0020】

一実施形態において、第１比較回路は、第１充電回路が生成する定電流の経路上に設けられた第１インピーダンス素子と、第１電圧コンパレータと、を含んでもよい。第１タイマー回路は、タイマー動作開始に先だって、インピーダンス素子の電圧降下にもとづく初期電圧を第１キャパシタに印加し、第１電圧コンパレータは、第１キャパシタの電圧を第１インピーダンス素子の電圧降下にもとづくしきい値電圧と比較してもよい。

【0021】

一実施形態において、第１電圧コンパレータは、入力オフセット電圧が調整可能に構成されてもよい。これにより、伝搬遅延の影響を、入力オフセット電圧に応じてキャンセルできる。

【0022】

第１比較回路は、ゲートが第１キャパシタと接続される第１電界効果トランジスタと、第１電界効果トランジスタと同型であり、ゲートドレイン間が接続された第２電界効果トランジスタと、を含んでもよい。タイマー回路は、タイマー動作開始に先だって、第２電界効果トランジスタに第１充電回路が生成する定電流が流れる状態における第２電界効果トランジスタの電圧降下にもとづく初期電圧を第１キャパシタに印加してもよい。

【0023】

ハイサイドドライバ回路は、ハイサイド制御信号がオンレベルであるときに、ハイサイドトランジスタのゲートに所定電流量のオン電流をソースし、ハイサイド制御信号がオフレベルであるとき、ハイサイドトランジスタのゲートから、所定電流量のオフ電流をシンクするように構成されてもよい。

【0024】

（実施形態）
以下、好適な実施形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0025】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0026】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0027】

なお本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

【0028】

図１は、実施形態に係るスイッチング回路１００の回路図である。スイッチング回路１００は、ブリッジ回路１１０および駆動回路４００を備える。ここでは、スイッチング回路１００の一相分の構成のみを示すが、スイッチング回路１００は、三相であってもよいし、Ｈブリッジ回路であってもよい。

【0029】

ブリッジ回路１１０は、入力ライン（電源ライン）１０２と出力端子（出力ライン）１０４の間に設けられる上アーム１１２と、出力ライン１０４と接地ライン１０６の間に設けられる下アーム１１４を備える。上アーム１１２は、並列に接続されるハイサイドトランジスタＭＨとフライホイルダイオード（還流ダイオード）Ｄｉを含む。下アーム１１４は、並列に接続されるローサイドトランジスタＭＬとフライホイルダイオードＤｉを含む。本実施形態において、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＮチャンネルＭＯＳＦＥＴであり、それぞれのボディダイオードが、フライホイルダイオードＤｉを兼ねている。

【0030】

駆動回路４００は、ブリッジ回路１１０の上アーム１１２および下アーム１１４を制御する。駆動回路４００は、上アーム１１２がオン、下アーム１１４がオフであるハイ出力状態φ_Ｈ、上アーム１１２がオフ、下アーム１１４がオンであるロー出力状態φ_Ｌの２状態を切りかえる。ブリッジ回路１１０は、上アーム１１２、下アーム１１４が両方オフであるハイインピーダンス状態φ_ＨＺをとる場合もある。

【0031】

駆動回路４００は、３個のセンサ４１０，４２０，４４０、ハイサイドドライバ回路４５０、補正回路４６０、ローサイドドライバ回路４９０を備え、ひとつの半導体基板に集積化された機能ＩＣである。

【0032】

第１のセンサはローサイドオフセンサ４１０であり、ローサイドトランジスタＭＬがオフするとアサートされるローサイドオフ信号ＬＳ＿ＯＦＦを生成する。たとえばローサイドオフセンサ４１０は、ローサイドトランジスタＭＬのゲートソース間電圧（ゲート電圧）が、ＭＯＳＦＥＴのしきい値電圧に応じて定められた第１しきい値電圧Ｖ_ＴＨ１を下回ると、ローサイドオフ信号ＬＳ＿ＯＦＦをアサートする。

【0033】

第２のセンサはハイサイドオフセンサ４４０であり、ハイサイドトランジスタＭＨがオフするとアサートされるハイサイドオフ信号ＨＳ＿ＯＦＦを生成する。たとえばハイサイドオフセンサ４４０は、ハイサイドトランジスタＭＨのゲートソース間電圧が、ＭＯＳＦＥＴのしきい値電圧に応じて定められた第４しきい値電圧Ｖ_ＴＨ４を下回ると、ハイサイドオフ信号ＨＳ＿ＯＦＦをアサートする。

【0034】

第３のセンサは出力センサ４２０であり、ブリッジ回路１１０の出力電圧Ｖ_ＯＵＴがハイに遷移し、またはローに遷移したことを示す出力監視信号ＯＵＴ＿ＤＥＴを生成する。たとえば出力センサ４２０は、出力電圧Ｖ_ＯＵＴを、所定のしきい値電圧Ｖ_ＴＨ（たとえばＶ_ＩＮ／２）と比較し、出力電圧Ｖ_ＯＵＴがしきい値電圧Ｖ_ＴＨを超えると、出力電圧Ｖ_ＯＵＴがハイに遷移したと判定し、出力電圧Ｖ_ＯＵＴがしきい値電圧Ｖ_ＴＨより低くなると、出力電圧Ｖ_ＯＵＴがローに遷移したと判定してもよい。

【0035】

あるいは、出力センサ４２０は、出力電圧Ｖ_ＯＵＴを、２つのしきい値電圧Ｖ_ＴＨＨ、Ｖ_ＴＨＬと比較してもよい。出力センサ４２０は、出力電圧Ｖ_ＯＵＴがしきい値電圧Ｖ_ＴＨＨを超えると、出力電圧Ｖ_ＯＵＴがハイに遷移したと判定し、出力電圧Ｖ_ＯＵＴがしきい値電圧Ｖ_ＴＨＬより低くなると、出力電圧Ｖ_ＯＵＴがローに遷移したと判定してもよい。Ｖ_ＴＨＨ＞Ｖ_ＩＮ／２＞Ｖ_ＴＨＬを満たしてもよい。この場合、出力監視信号ＯＵＴ＿ＤＥＴは、Ｖ_ＯＵＴとＶ_ＴＨＨの比較結果にもとづくハイ検出信号と、Ｖ_ＯＵＴとＶ_ＴＨＬの比較結果にもとづくロー検出信号と、を含んでもよい。

【0036】

補正回路４６０は、図示しないコントローラが生成する入力信号ＰＷＭＩＮおよび出力監視信号ＯＵＴ＿ＤＥＴを受け、実駆動信号ＤＲＶ＿ＲＥＡＬを生成する。

【0037】

ハイサイドドライバ回路４５０は、実駆動信号ＤＲＶ＿ＲＥＡＬおよびローサイドオフ信号ＬＳ＿ＯＦＦを受ける。ハイサイドドライバ回路４５０の出力ノードはハイサイドトランジスタＭＨのゲートと接続される。

【0038】

ハイサイドドライバ回路４５０は、実駆動信号ＤＲＶ＿ＲＥＡＬにもとづくハイサイド制御信号ＨＧＣＴＬに応じて、ハイサイドトランジスタＭＨを駆動する。ハイサイドドライバ回路４５０の内部信号であるハイサイド制御信号ＨＧＣＴＬは、実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベル（たとえばハイ）であり、かつローサイドオフ信号ＬＳ＿ＯＦＦがアサートであるときに、オンレベルとなる。また、ハイサイド制御信号ＨＧＣＴＬは、実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベルであるときにオフレベルとなる。

【0039】

ハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬがオンレベルであるときに、ハイサイドトランジスタＭＨをオンし、ハイサイド制御信号ＨＧＣＴＬがオフレベルであるときに、ハイサイドトランジスタＭＨをオフする。

【0040】

具体的にはハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬがオンレベルであるとき（実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベル、かつローサイドオフ信号ＬＳ＿ＯＦＦがアサート）、ハイサイドトランジスタＭＨのゲートに所定電流量のオン電流Ｉ_{ＨＧ＿ＯＮ}をソースするように構成される。これによりハイサイドトランジスタＭＨのゲートソース間電圧Ｖ_ＧＳを一定の傾きで上昇させ、ハイサイドトランジスタＭＨをターンオンする。

【0041】

またハイサイドドライバ回路４５０は、ハイサイド制御信号ＨＧＣＴＬがオフレベル（ロー）であるとき（実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベル）、ハイサイドトランジスタＭＨのゲートから、オフ電流Ｉ_{ＨＧ＿ＯＦＦ}をシンクするように構成される。これにより、ハイサイドトランジスタＭＨのゲートソース間電圧Ｖ_ＧＳを一定の傾きで低下させ、ハイサイドトランジスタＭＨをターンオフする。

【0042】

ここで、オフ電流Ｉ_{ＨＧ＿ＯＦＦ}とオン電流Ｉ_{ＨＧ＿ＯＮ}は、同じ電流量としてもよい。この場合、ハイサイドトランジスタＭＨのターンオン時間とターンオフ時間が等しくなることが保証される。なお、オフ電流Ｉ_{ＨＧ＿ＯＦＦ}とオン電流Ｉ_{ＨＧ＿ＯＮ}は、異なる電流量であってもよい。

【0043】

ローサイドドライバ回路４９０も、ハイサイドドライバ回路４５０と同様に構成される。ローサイドドライバ回路４９０は、実駆動信号ＤＲＶ＿ＲＥＡＬおよびハイサイドオフ信号ＨＳ＿ＯＦＦを受ける。ローサイドドライバ回路４９０の出力ノードはローサイドトランジスタＭＬのゲートと接続される。

【0044】

ローサイドドライバ回路４９０は、実駆動信号ＤＲＶ＿ＲＥＡＬにもとづくローサイド制御信号ＬＧＣＴＬに応じて、ローサイドトランジスタＭＬを駆動する。ローサイドドライバ回路４９０の内部信号であるローサイド制御信号ＬＧＣＴＬは、実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベルであり、かつハイサイドオフ信号ＨＳ＿ＯＦＦがアサートであるときに、オンレベル（たとえばハイ）となる。またローサイド制御信号ＬＧＣＴＬは、実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベルであるときに、オフレベル（たとえばロー）となる。

【0045】

ローサイドドライバ回路４９０は、ローサイド制御信号ＬＧＣＴＬがオンレベルであるときに、ローサイドトランジスタＭＬをオンし、ローサイド制御信号ＬＧＣＴＬがオフレベルであるときに、ローサイドトランジスタＭＬをオフする。

【0046】

具体的にはローサイドドライバ回路４９０は、ローサイド制御信号ＬＧＣＴＬがオンレベルであるとき（実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベル、かつハイサイドオフ信号ＨＳ＿ＯＦＦがアサート）に、ローサイドトランジスタＭＬのゲートに所定電流量のオン電流Ｉ_{ＬＧ＿ＯＮ}をソースする。これによりローサイドトランジスタＭＬのゲートソース間電圧Ｖ_ＧＳを一定の傾きで上昇させ、ローサイドトランジスタＭＬをターンオンする。

【0047】

またローサイドドライバ回路４９０は、ローサイド制御信号ＬＧＣＴＬがオフレベルであるとき（実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベル）に、ローサイドトランジスタＭＬのゲートから、オフ電流Ｉ_{ＬＧ＿ＯＦＦ}をシンクするように構成される。これにより、ローサイドトランジスタＭＬのゲートソース間電圧Ｖ_ＧＳを一定の傾きで低下させ、ローサイドトランジスタＭＬをターンオフする。

【0048】

ここで、オフ電流Ｉ_{ＬＧ＿ＯＦＦ}とオン電流Ｉ_{ＬＧ＿ＯＮ}は、同じ電流量としてもよい。この場合、ローサイドトランジスタＭＬのターンオン時間とターンオフ時間が等しくなることが保証される。なお、オフ電流Ｉ_{ＬＧ＿ＯＦＦ}とオン電流Ｉ_{ＬＧ＿ＯＮ}は、異なる電流量であってもよい。

【0049】

補正回路４６０は、入力信号ＰＷＭＩＮおよび出力監視信号ＯＵＴ＿ＤＥＴを受け、実駆動信号ＤＲＶ＿ＲＥＡＬを生成する。

【0050】

補正回路４６０は、自身の出力である実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベルに遷移してから、出力監視信号ＯＵＴ＿ＤＥＴが、出力電圧Ｖ_ＯＵＴのハイへの遷移を示すまでの第１時間τ_１を測定する。

【0051】

また補正回路４６０は、自身の出力である実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベルに遷移してから、出力監視信号ＯＵＴ＿ＤＥＴが、出力電圧Ｖ_ＯＵＴのローへの遷移を示すまでの第２時間τ_２を測定する。

【0052】

補正回路４６０は、あるサイクルにおいて、入力信号ＰＷＭＩＮがオンレベルに遷移してから、前のサイクルで測定された第２時間τ_２の経過後に、実駆動信号ＤＲＶ＿ＲＥＡＬをオンレベルに変化させる。また補正回路４６０は、入力信号ＰＷＭＩＮがオフレベルに遷移してから、同じサイクルで測定された第１時間τ_１の経過後に、実駆動信号ＤＲＶ＿ＲＥＡＬをオフレベルに変化させる。

【0053】

以上がスイッチング回路１００の構成である。続いてその動作を説明する。図２は、図１のスイッチング回路１００の動作を説明する図である。

【0054】

時刻ｔ_１に実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベル（ロー）に遷移すると、ハイサイド制御信号ＨＧＣＴＬがローとなり、ハイサイドドライバ回路４５０はハイサイドトランジスタＭＨのゲート電圧Ｖ_ＨＧを低下させ、ターンオフさせる。時刻ｔ_２にハイサイドトランジスタＭＨがオフとなると、ハイサイドオフ信号ＨＳ＿ＯＦＦがアサートされる。ハイサイドオフ信号ＨＳ＿ＯＦＦがアサートされると、ローサイド制御信号ＬＧＣＴＬがハイとなり、ローサイドドライバ回路４９０は、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＬＧを上昇させ、ターンオンさせる。ローサイドトランジスタＭＬがターンオンすると、出力電圧Ｖ_ＯＵＴはローレベル（０Ｖ）に遷移し、時刻ｔ_３に出力監視信号ＯＵＴ＿ＤＥＴは、ローへの遷移を示す。

【0055】

補正回路４６０は、自身の出力である実駆動信号ＤＲＶ＿ＲＥＡＬがオフレベルに遷移した時刻ｔ_１から、出力監視信号ＯＵＴ＿ＤＥＴが、出力電圧Ｖ_ＯＵＴのローへの遷移を示す時刻ｔ_３までの第２時間τ_{２（ＳＭＰ）}を測定（サンプリング）する。

【0056】

時刻ｔ_４に入力信号ＰＷＭＩＮがオンレベルに遷移する。補正回路４６０は、入力信号ＰＷＭＩＮがオンレベルに遷移してから、前のサイクルで測定された第２時間τ_{２（ＳＭＰ）}にもとづく第２補正時間τ_{２（ＣＭＰ）}の経過後の時刻ｔ_５に、実駆動信号ＤＲＶ＿ＲＥＡＬをオンレベルに変化させる。

【0057】

時刻ｔ_５に実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベル（ハイ）に遷移すると、ローサイド制御信号ＬＧＣＴＬがローとなり、ローサイドドライバ回路４９０はローサイドトランジスタＭＬのゲート電圧Ｖ_ＬＧを低下させ、ターンオフさせる。時刻ｔ_６にローサイドトランジスタＭＬがオフとなると、ローサイドオフ信号ＬＳ＿ＯＦＦがアサートされる。ローサイドオフ信号ＬＳ＿ＯＦＦがアサートされると、ハイサイド制御信号ＨＧＣＴＬがハイとなり、ハイサイドドライバ回路４５０は、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＨＧを上昇させ、ターンオンさせる。ハイサイドトランジスタＭＨがターンオンすると、出力電圧Ｖ_ＯＵＴはハイレベル（Ｖ_ＩＮ）に遷移し、時刻ｔ_７に、出力監視信号ＯＵＴ＿ＤＥＴは、ハイを示す。

【0058】

補正回路４６０は、自身の出力である実駆動信号ＤＲＶ＿ＲＥＡＬがオンレベルに遷移した時刻ｔ_５から、出力監視信号ＯＵＴ＿ＤＥＴが、出力電圧Ｖ_ＯＵＴのハイへの遷移を示す時刻ｔ_７までの第１時間τ_{１（ＳＭＰ）}を測定（サンプリング）する。

【0059】

時刻ｔ_８に、入力信号ＰＷＭＩＮがオフレベルに遷移する。補正回路４６０は、入力信号ＰＷＭＩＮがオフレベルに遷移した時刻ｔ_８から、同じサイクルで測定された第１時間τ_{１（ＳＭＰ）}にもとづく第１補正時間τ_{１（ＣＭＰ）}の経過後の時刻ｔ_９に、実駆動信号ＤＲＶ＿ＲＥＡＬをオフレベルに変化させる。

【0060】

駆動回路４００は、時刻ｔ_１～ｔ_９の動作を繰り返す。以上が駆動回路４００の動作である。

【0061】

この駆動回路４００によれば、出力電圧Ｖ_ＯＵＴのパルス幅、すなわちデューティサイクルが、入力信号ＰＷＭＩＮのパルス幅（すなわちデューティサイクル）と等しくなる。つまりデッドタイムの影響を補正することができる。

【0062】

続いて駆動回路４００の具体的な構成例を説明する。

【0063】

図３は、補正回路４６０の構成例を示すブロック図である。補正回路４６０は、イベント駆動型のロジック回路４６２およびタイマー回路４７０＿１，４７０＿２を備える。

【0064】

タイマー回路４７０＿１，４７０＿２は、ロジック回路４６２によって制御される。第１タイマー回路４７０＿１は、上述の第１時間τ_１の管理に使用される。第１タイマー回路４７０＿１は、サンプリングスタート信号Ｓ１１に応答して、時間測定を開始し、サンプリングエンド信号Ｓ１２に応答して、時間測定を停止する。第１タイマー回路４７０＿１は、サンプリングされた第１時間τ_{１（ＳＭＰ）}を保持する。また第１タイマー回路４７０＿１は、補正スタート信号Ｓ１３に応答して、時間測定を開始し、第１時間τ_{１（ＳＭＰ）}の経過後に、補正エンド信号Ｓ１４をアサートする。

【0065】

第２タイマー回路４７０＿２は、上述の第２時間τ_２の管理に使用される。第２タイマー回路４７０＿２は、サンプリングスタート信号Ｓ２１に応答して、時間測定を開始し、サンプリングエンド信号Ｓ２２に応答して、時間測定を停止する。第２タイマー回路４７０＿２は、サンプリングされた第２時間τ_{２（ＳＭＰ）}を保持する。また第２タイマー回路４７０＿２は、補正スタート信号Ｓ２３に応答して、時間測定を開始し、第２時間τ_{２（ＳＭＰ）}の経過後に、補正エンド信号Ｓ２４をアサートする。

【0066】

ロジック回路４６２には、入力信号ＰＷＭＩＮに加えて、出力監視信号ＯＵＴ＿ＤＥＴが入力されている。

【0067】

ロジック回路４６２は、実駆動信号ＤＲＶ＿ＲＥＡＬのオフレベルへの遷移をトリガとして、第２タイマー回路４７０＿２に対してサンプリングスタート信号Ｓ２１を出力する。またロジック回路４６２は、出力監視信号ＯＵＴ＿ＤＥＴが、出力電圧Ｖ_ＯＵＴがローに変化したことを示すと、サンプリングエンド信号Ｓ２２を出力する。

【0068】

ロジック回路４６２は、入力信号ＰＷＭ＿ＩＮのオンレベルへの遷移をトリガとして、第２タイマー回路４７０＿２に対して補正スタート信号Ｓ２３を出力する。そして、第２タイマー回路４７０＿２から補正エンド信号Ｓ２４を受けると、実駆動信号ＤＲＶ＿ＲＥＡＬをオンレベルに遷移させる。

【0069】

ロジック回路４６２は、実駆動信号ＤＲＶ＿ＲＥＡＬのオンレベルへの遷移をトリガとして、第１タイマー回路４７０＿１に対してサンプリングスタート信号Ｓ１１を出力する。またロジック回路４６２は、出力監視信号ＯＵＴ＿ＤＥＴが、出力電圧Ｖ_ＯＵＴがハイに変化したことを示すと、サンプリングエンド信号Ｓ１２を出力する。

【0070】

ロジック回路４６２は、入力信号ＰＷＭ＿ＩＮのオフレベルへの遷移をトリガとして、第１タイマー回路４７０＿１に対して補正スタート信号Ｓ１３を出力する。そして、第１タイマー回路４７０＿１から補正エンド信号Ｓ１４を受けると、実駆動信号ＤＲＶ＿ＲＥＡＬをオフレベルに遷移させる。

【0071】

タイマー回路４７０の構成は特に限定されず、アナログタイマーで構成してもよいし、デジタルタイマー（カウンタ）で構成してもよい。

【0072】

図４は、補正回路４６０の具体的な構成例を示す回路図である。第１タイマー回路４７０＿１、第２タイマー回路４７０＿２はアナログタイマーである。第１タイマー回路４７０＿１は、キャパシタＣ１、充電回路４７２、放電回路４７４、比較回路４７６を含む。サンプリングに先だってキャパシタＣ１には、初期電圧Ｖ_ＩＮＩＴが印加され、電荷が初期化される。

【0073】

ロジック回路４６２は、サンプリングスタート信号Ｓ１１によって、スイッチＳＷ１１をオンし、充電回路４７２をイネーブルとする。ロジック回路４６２は、サンプリングエンド信号Ｓ１２によってスイッチＳＷ１１をオフし、充電回路４７２をディセーブルとする。充電回路４７２は、イネーブルの間、キャパシタＣ１を定電流Ｉｃで充電する。充電期間の長さをＴ_ＳＭＰとすると、サンプリング終了時のキャパシタＣ１の電圧Ｖ_Ｃ１は、
Ｖ_ＳＭＰ＝Ｖ_ＩＮＩＴ＋Ｔ_ＳＭＰ×Ｉｃ／Ｃ１
となる。Ｔ_ＳＭＰは、上述の第１時間τ_１である。

【0074】

またロジック回路４６２は、補正スタート信号Ｓ１３により、スイッチＳＷ１２をオンし、放電回路４７４をイネーブルとし、タイマースタートする。タイマー回路４７０＿１のタイマー動作中、キャパシタＣ１の電圧Ｖ_Ｃ１は、Ｉｃ／Ｃ１の傾きで低下する。

【0075】

比較回路４７６は、キャパシタＣ１の電圧Ｖ_Ｃ１を、初期電圧Ｖ_ＩＮＩＴに相当するしきい値電圧Ｖ_ＴＨと比較し、電圧Ｖ_Ｃ１が電圧Ｖ_ＴＨまで低下すると、補正エンド信号Ｓ１４を出力する。

【0076】

第２タイマー回路４７０＿２は、第１タイマー回路４７０＿１と同様に構成され、第２時間τ_{２（ＳＭＰ）}をサンプリングし、またサンプリングした時間τ_{２（ＳＭＰ）}をタイマーカウントする。

【0077】

図５は、図４の補正回路４６０の動作波形図である。図５の中の各時刻は、図２の中の時刻と対応している。

【0078】

図５の上段には、第２タイマー回路４７０＿２の動作が示される。時刻ｔ_１に、サンプリングスタート信号Ｓ２１がアサートされると、第２タイマー回路４７０＿２のスイッチＳＷ１１がオンとなり、キャパシタＣ１の電圧Ｖ_Ｃ１が上昇する。時刻ｔ_２にサンプリングエンド信号Ｓ２２がアサートされるとスイッチＳＷ１１がオフとなり、電圧Ｖ_Ｃ１の上昇がストップする。

【0079】

時刻ｔ_４に補正スタート信号Ｓ２３がアサートされると、スイッチＳＷ２２がオンとなり、キャパシタＣ１の電圧Ｖ_Ｃ１が低下していく。そして、第２時間τ_{２（ＳＭＰ）}と等しい第２補正時間τ_{２（ＣＭＰ）}の経過後に、補正エンド信号Ｓ２４がアサートされる。

【0080】

図５の下段には、第１タイマー回路４７０＿１の動作が示される。時刻ｔ_６に、サンプリングスタート信号Ｓ１１がアサートされると、第１タイマー回路４７０＿１のスイッチＳＷ１１がオンとなり、キャパシタＣ１の電圧Ｖ_Ｃ１が上昇する。時刻ｔ_７にサンプリングエンド信号Ｓ１２がアサートされるとスイッチＳＷ１１がオフとなり、電圧Ｖ_Ｃ１の上昇がストップする。

【0081】

時刻ｔ_８に補正スタート信号Ｓ１３がアサートされると、スイッチＳＷ２２がオンとなり、キャパシタＣ１の電圧Ｖ_Ｃ１が低下していく。そして、第１時間τ_{１（ＣＭＰ）}と等しい第１補正時間τ_{１（ＣＭＰ）}の経過後に、補正エンド信号Ｓ１４がアサートされる。

【0082】

続いて、タイマー回路４７０＿１，４７０＿２の構成例を説明する。

【0083】

図６は、タイマー回路４７０の具体的な構成例（４７０Ａ）の回路図である。タイマー回路４７０Ａにおいて、比較回路４７６は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタＭ１１および定電流源ＣＳ１１を含む。

【0084】

初期化回路４７８は、ＭＯＳトランジスタＭ１２とスイッチＳＷ１３を含む。トランジスタＭ１２は、ＭＯＳトランジスタＭ１１と同型のレプリカであり、トランジスタＭ１１のサイズは、トランジスタＭ１２のサイズの２倍である。キャパシタＣ１を初期化する際に、スイッチＳＷ１３およびＳＷ１１がオンとなる。これにより、キャパシタＣ１は、トランジスタＭ１１のしきい値電圧Ｖ_{ＧＳ（ｔｈ）}に応じた初期電圧Ｖ_ＩＮＩＴで充電される。

【0085】

サンプリングの間、スイッチＳＷ１１がオンとなり、キャパシタ電圧Ｖ_Ｃ１が初期電圧Ｖ_ＩＮＩＴから上昇する。タイマー動作中、スイッチＳＷ１２がオンとなり、キャパシタ電圧Ｖ_Ｃ１が時間とともに低下する。キャパシタ電圧Ｖ_Ｃ１が、トランジスタＭ１１のゲートしきい値電圧Ｖ_{ＧＳ（ｔｈ）}まで低下すると、補正エンド信号Ｓ１４（Ｓ２４）がアサートされる。

【0086】

図７は、タイマー回路４７０の具体的な構成例（４７０Ｂ）の回路図である。タイマー回路４７０Ｂにおいて、比較回路４７６は、２入力の電圧コンパレータＣＯＭＰ１を含む。

【0087】

初期化回路４７８は、スイッチＳＷ１４，ＳＷ１５およびインピーダンス素子を含む。この例では、インピーダンス素子は、ゲートドレイン間が結線されたＭＯＳＦＥＴであるが、その限りでなく、定電流Ｉｃが流れることにより、一定の電圧降下を発生する素子を用いることができ、たとえば抵抗やダイオードであってもよい。

【0088】

キャパシタＣ１を初期化する際に、スイッチＳＷ１１およびＳＷ１５がオンとなる。このとき、キャパシタＣ１には、トランジスタＭ１３のゲートしきい値電圧Ｖ_{ＧＳ（ｔｈ）}に応じた初期電圧Ｖ_ＩＮＩＴが印加される。

【0089】

サンプリングの間、スイッチＳＷ１１がオンとなり、キャパシタ電圧Ｖ_Ｃ１が初期電圧Ｖ_ＩＮＩＴから上昇する。タイマー動作中、スイッチＳＷ１２がオンとなり、キャパシタ電圧Ｖ_Ｃ１が時間とともに低下する。またタイマー動作中は、スイッチＳＷ１４がオンとなり、トランジスタＭ１３のゲートしきい値電圧Ｖ_{ＧＳ（ｔｈ）}に応じたしきい値電圧Ｖ_ＴＨが、電圧コンパレータＣＯＭＰ１に供給される。

【0090】

図７の構成は、図６の構成に比べて以下の利点を有する。図６の構成は、初期電圧Ｖ_ＩＮＩＴとしきい値電圧Ｖ_ＴＨのオフセットが生じやすく、また伝搬遅延が大きい。これに対して、図７の構成は、比較回路４７６を、高速な電圧コンパレータＣＯＭＰ１で構成することで、伝搬遅延を小さくできる。また図７の構成では、初期電圧Ｖ_ＩＮＩＴとしきい値電圧Ｖ_ＴＨのオフセットは原理上発生しない。

【0091】

図７の電圧コンパレータＣＯＭＰ１は、入力オフセット電圧Ｖ_ＯＦＳを調節可能とすることが好ましい。電圧コンパレータＣＯＭＰ１の入力オフセット電圧Ｖ_ＯＦＳを調節することで、補正エンド信号Ｓ１４，Ｓ２４のタイミングを微調整でき、その他の経路で生ずる伝搬遅延の影響をキャンセルすることができる。

【0092】

図８は、ハイサイドドライバ回路４５０の構成例を示す回路図である。ハイサイドドライバ回路４５０は、ソース電流源ＣＳ３１、シンク電流源ＣＳ３２、スイッチＳＷ３１～ＳＷ３４を含む。

【0093】

ソース電流源ＣＳ３１は、定電流源ＣＳ３３が生成する基準電流Ｉ_ＲＥＦを折り返すカレントミラー回路で構成される。スイッチＳＷ３１は、オン電流Ｉ_{ＨＧ＿ＯＮ}を出力すべき期間においてオンとなる。同様にシンク電流源ＣＳ３２も、基準電流Ｉ_ＲＥＦを折り返すカレントミラー回路で構成される。スイッチＳＷ３２は、オフ電流Ｉ_{ＨＧ＿ＯＦＦ}を出力すべき期間においてオンとなる。この構成によれば、等しい電流量のオン電流Ｉ_{ＨＧ＿ＯＮ}，オフ電流Ｉ_{ＨＧ＿ＯＦＦ}を生成できる。

【0094】

ストロングオンスイッチＳＷ３３は、ハイサイドトランジスタＭＨがフルオンした後に、オンされる。ハイサイドトランジスタＭＨのフルオン後は、スイッチＳＷ３１はオフとすることができる。

【0095】

反対にストロングオフスイッチＳＷ３４は、ハイサイドトランジスタＭＨが完全にオフした後に、オンされる。ハイサイドトランジスタＭＨのオフ後は、スイッチＳＷ３２はオフとすることができる。

【0096】

ローサイドドライバ回路４９０は、ハイサイドドライバ回路４５０と同様に構成することができる。

【0097】

続いて、スイッチング回路１００の用途を説明する。スイッチング回路１００は、モータの駆動回路に好適に用いることができる。

【0098】

図９は、実施形態に係るスイッチング回路１００を備えるモータ駆動装置３００の回路図である。モータ駆動装置３００は、負荷である三相モータ３０２を駆動し、回転状態を制御する。

【0099】

モータ駆動装置３００は、ブリッジ回路１１０および駆動回路２００を備える。ブリッジ回路１１０は、三相インバータであり、Ｕ相、Ｖ相、Ｗ相のレグを有し、各相のレグは、上アームおよび下アームを有する。

【0100】

駆動回路２００は、制御回路２１０およびハイサイドドライバ回路２２０Ｕ～２２０Ｗ、ローサイドドライバ回路２６０Ｕ～２６０Ｗを備える。制御回路２１０は、負荷である三相モータ３０２の状態にもとづいて、ブリッジ回路１１０を構成する６個のアームの状態を示す制御信号を生成する。

【0101】

ハイサイドドライバ回路２２０Ｕ～２２０Ｗは、上述のハイサイドドライバ回路４５０のアーキテクチャで構成され、デッドタイムに起因するデューティサイクルの誤差の影響を補正可能である。

【0102】

ここでは三相モータを例としたが、単相モータであってもよい。この場合、ブリッジ回路１１０はＨブリッジ回路となる。

【0103】

続いてモータ駆動装置３００の用途を説明する。モータ駆動装置３００は、ハードディスクのスピンドルモータの制御、撮像デバイスのレンズ駆動用モータの制御に利用できる。あるいは、プリンタのヘッドの駆動用モータ、あるいは紙送り用モータの駆動に用いることができる。あるいはモータ駆動装置３００は、電気自動車やハイブリッド自動車などのモータの駆動に利用できる。

【0104】

実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示あるいは本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

【0105】

（変形例１）
実施形態では、ブリッジ回路１１０がディスクリート部品で構成されたが、その限りでなく、ブリッジ回路１１０は駆動回路４００に集積化されていてもよい。

【0106】

（変形例２）
上アーム１１２および下アーム１１４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成してもよい。

【0107】

（変形例３）
スイッチング回路１００の用途はモータ駆動装置３００には限定されない。たとえばスイッチング回路１００は、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）、各種電力変換装置（インバータやコンバータ）、放電灯の点灯用インバータ、デジタルオーディオアンプなどに好適に利用できる。したがってスイッチング回路１００は、電子機器や家電製品を含む民生機器、自動車や車載部品、産業車両や産業機械に用いることができる。

【0108】

実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにさまざまな変形例が存在すること、またそうした変形例も本開示または本発明の範囲に含まれることは当業者に理解されるところである。

【符号の説明】

【0109】

１００ スイッチング回路
１０２ 入力ライン
１０４ 出力ライン
１０６ 接地ライン
１１０ ブリッジ回路
１１２ 上アーム
１１４ 下アーム
ＰＷＭＩＮ 入力信号
ＤＲＶ＿ＲＥＡＬ 実駆動信号
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
Ｄｉ フライホイルダイオード
ＨＧＣＴＬ ハイサイド制御信号
ＬＧＣＴＬ ローサイド制御信号
４００ 駆動回路
４１０ ローサイドオフセンサ
４２０ 出力センサ
４４０ ハイサイドオフセンサ
４５０ ハイサイドドライバ回路
４６０ 補正回路
４９０ ローサイドドライバ回路
ＬＳ＿ＯＦＦ ローサイドオフ信号
ＯＵＴ＿ＤＥＴ 出力監視信号
ＨＳ＿ＯＦＦ ハイサイドオフ信号
３００ モータ駆動装置
３０２ 三相モータ
４６２ ロジック回路
４７０ タイマー回路
Ｃ１ キャパシタ
４７２ 充電回路
４７４ 放電回路
４７６ 比較回路
４７８ 初期化回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】