ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022187906
(43)【公開日】2022-12-20
(54)【発明の名称】検出装置
(51)【国際特許分類】
H04N 5/369 20110101AFI20221213BHJP
G06T 1/00 20060101ALI20221213BHJP
H04L 9/10 20060101ALI20221213BHJP
【ＦＩ】
H04N5/369
G06T1/00 400G
H04L9/00 621Z
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021096139
(22)【出願日】2021-06-08
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】多田 正浩
【テーマコード（参考）】
5B047
5C024
【Ｆターム（参考）】
5B047BA02
5B047BB04
5B047BC11
5B047CA19
5C024AX02
5C024AX06
5C024CX03
5C024GX03
5C024HX29
5C024HX58
5C024HX59
(57)【要約】
【課題】検出精度を向上させることが可能な検出装置を提供する。
【解決手段】検出装置は、基板と、基板に配列された複数のフォトダイオードと、被検出体に光を照射する光源と、光源がオフの場合での複数のフォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、光源がオンの場合での複数のフォトダイオードの逆バイアス電流に基づく第２検出信号を検出する検出回路と、光源がオフの場合での第１検出信号に基づく第１撮像データと、光源がオンの場合での第２検出信号に基づく第２撮像データと、第１撮像データと第２撮像データとの差分のデータである差分データと、を格納するメモリと、を有する。
【選択図】図９
【解決手段】検出装置は、基板と、基板に配列された複数のフォトダイオードと、被検出体に光を照射する光源と、光源がオフの場合での複数のフォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、光源がオンの場合での複数のフォトダイオードの逆バイアス電流に基づく第２検出信号を検出する検出回路と、光源がオフの場合での第１検出信号に基づく第１撮像データと、光源がオンの場合での第２検出信号に基づく第２撮像データと、第１撮像データと第２撮像データとの差分のデータである差分データと、を格納するメモリと、を有する。
【選択図】図９
【特許請求の範囲】
【請求項1】
基板と、
前記基板に配列された複数のフォトダイオードと、
被検出体に光を照射する光源と、
前記光源がオフの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、前記光源がオンの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第２検出信号を検出する検出回路と、
前記光源がオフの場合での前記第１検出信号に基づく第１撮像データと、前記光源がオンの場合での前記第２検出信号に基づく第２撮像データと、前記第１撮像データと前記第２撮像データとの差分のデータである差分データと、を格納するメモリと、を有する
検出装置。
前記基板に配列された複数のフォトダイオードと、
被検出体に光を照射する光源と、
前記光源がオフの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、前記光源がオンの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第２検出信号を検出する検出回路と、
前記光源がオフの場合での前記第１検出信号に基づく第１撮像データと、前記光源がオンの場合での前記第２検出信号に基づく第２撮像データと、前記第１撮像データと前記第２撮像データとの差分のデータである差分データと、を格納するメモリと、を有する
検出装置。
【請求項2】
前記基板及び複数の前記フォトダイオードは、前記光源と前記被検出体との間に位置する
請求項１に記載の検出装置。
請求項１に記載の検出装置。
【請求項3】
前記光源がオフの場合での前記第１撮像データに基づいて、機器の個体識別を行う機器個体識別回路を有する
請求項１又は請求項２に記載の検出装置。
請求項１又は請求項２に記載の検出装置。
【請求項4】
機器個体識別回路は、前記光源がオフの場合での前記第１撮像データと、あらかじめ格納された複数の前記フォトダイオードの基準データとの一致率が９９％以上の場合に、前記機器が一致したと判定する
請求項３に記載の検出装置。
請求項３に記載の検出装置。
【請求項5】
前記検出回路は、複数の前記フォトダイオードの順バイアス電流に基づく第３検出信号を検出し、
前記メモリは、前記第３検出信号に基づく第３撮像データを格納する
請求項１又は請求項２に記載の検出装置。
前記メモリは、前記第３検出信号に基づく第３撮像データを格納する
請求項１又は請求項２に記載の検出装置。
【請求項6】
前記光源がオフの場合での前記第１撮像データ及び前記第３撮像データに基づいて、機器の個体識別を行う機器個体識別回路を有し、
機器個体識別回路は、前記光源がオフの場合での前記第１撮像データと、あらかじめ格納された複数の前記フォトダイオードの基準データとの一致率が９０％以上、かつ、前記第３撮像データと、複数の前記フォトダイオードの基準データとの一致率が９０％以上の場合に、前記機器が一致したと判定する
請求項５に記載の検出装置。
機器個体識別回路は、前記光源がオフの場合での前記第１撮像データと、あらかじめ格納された複数の前記フォトダイオードの基準データとの一致率が９０％以上、かつ、前記第３撮像データと、複数の前記フォトダイオードの基準データとの一致率が９０％以上の場合に、前記機器が一致したと判定する
請求項５に記載の検出装置。
【請求項7】
基板と、
前記基板に配列された複数のフォトダイオードと、
被検出体に光を照射する光源と、
前記光源がオフの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、前記光源がオンの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第２検出信号を検出し、前記光源がオフの場合での複数の前記フォトダイオードの順バイアス電流に基づく第３検出信号を検出する検出回路と、
前記第３検出信号に基づく機器個体撮像データに基づいて、機器の個体識別を行う機器個体識別回路と、
前記光源がオフの場合での前記第１検出信号に基づく第１生体情報撮像データと、前記光源がオンの場合での前記第２検出信号に基づく第２生体情報撮像データと、前記第１生体情報撮像データと前記第２生体情報撮像データとの差分のデータである差分データと、を格納するメモリと、を有する
検出装置。
前記基板に配列された複数のフォトダイオードと、
被検出体に光を照射する光源と、
前記光源がオフの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、前記光源がオンの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第２検出信号を検出し、前記光源がオフの場合での複数の前記フォトダイオードの順バイアス電流に基づく第３検出信号を検出する検出回路と、
前記第３検出信号に基づく機器個体撮像データに基づいて、機器の個体識別を行う機器個体識別回路と、
前記光源がオフの場合での前記第１検出信号に基づく第１生体情報撮像データと、前記光源がオンの場合での前記第２検出信号に基づく第２生体情報撮像データと、前記第１生体情報撮像データと前記第２生体情報撮像データとの差分のデータである差分データと、を格納するメモリと、を有する
検出装置。
【請求項8】
基板と、
前記基板に配列された複数のフォトダイオードと、
被検出体に光を照射する光源と、を有し、
前記光源がオンのときに複数の前記フォトダイオードの逆バイアス電流に基づく撮像信号を検出し、
前記光源がオンまたはオフのときに複数の前記フォトダイオードの順バイアス電流に基づく識別信号を検出し、
前記識別信号に基づいて、機器の個体識別を行う、
検出装置。
前記基板に配列された複数のフォトダイオードと、
被検出体に光を照射する光源と、を有し、
前記光源がオンのときに複数の前記フォトダイオードの逆バイアス電流に基づく撮像信号を検出し、
前記光源がオンまたはオフのときに複数の前記フォトダイオードの順バイアス電流に基づく識別信号を検出し、
前記識別信号に基づいて、機器の個体識別を行う、
検出装置。
【請求項9】
前記撮像信号に基づく生体情報撮像データと前記識別信号に基づく個体識別データを格納するメモリと、を有する
請求項８に記載の検出装置。
請求項８に記載の検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、検出装置に関する。
【背景技術】
【0002】
指紋パターンや血管パターンを検出可能な光センサが知られている（例えば、特許文献１）。また、特許文献２には、デバイス固有の特性分布等の物理的複製不可機能（ＰＵＦ、Physical unclonable function）を利用して、センサの機器個体識別を行うセキュリティ技術について記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００９－３２００５号公報
【特許文献2】特開２０１７－１１８２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
複数のフォトダイオードを走査して、順次フォトダイオードからの出力信号を読み出す検出方式では、被検出体から取得された情報に、各フォトダイオードの特性分布の情報が加えられた信号が出力される可能性がある。
【0005】
本発明は、検出精度を向上させることが可能な検出装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一態様の検出装置は、基板と、前記基板に配列された複数のフォトダイオードと、被検出体に光を照射する光源と、前記光源がオフの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、前記光源がオンの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第２検出信号を検出する検出回路と、前記光源がオフの場合での前記第１検出信号に基づく第１撮像データと、前記光源がオンの場合での前記第２検出信号に基づく第２撮像データと、前記第１撮像データと前記第２撮像データとの差分のデータである差分データと、を格納するメモリと、を有する。
【0007】
本発明の一態様の検出装置は、基板と、前記基板に配列された複数のフォトダイオードと、被検出体に光を照射する光源と、前記光源がオフの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第１検出信号を検出し、前記光源がオンの場合での複数の前記フォトダイオードの逆バイアス電流に基づく第２検出信号を検出し、前記光源がオフの場合での複数の前記フォトダイオードの順バイアス電流に基づく第３検出信号を検出する検出回路と、前記第３検出信号に基づく機器個体撮像データに基づいて、機器の個体識別を行う機器個体識別回路と、前記光源がオフの場合での前記第１検出信号に基づく第１生体情報撮像データと、前記光源がオンの場合での前記第２検出信号に基づく第２生体情報撮像データと、前記第１生体情報撮像データと前記第２生体情報撮像データとの差分のデータである差分データと、を格納するメモリと、を有する。
【0008】
本発明の一態様の検出装置は、基板と、前記基板に配列された複数のフォトダイオードと、被検出体に光を照射する光源と、を有し、前記光源がオンのときに複数の前記フォトダイオードの逆バイアス電流に基づく撮像信号を検出し、前記光源がオンまたはオフのときに複数の前記フォトダイオードの順バイアス電流に基づく識別信号を検出し、前記識別信号に基づいて、機器の個体識別を行う。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0011】
（第１実施形態）
図１は、第１実施形態に係る検出装置を示す平面図である。図１に示すように、検出装置１は、センサ基材２１と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、検出回路４８と、制御回路１２２と、電源回路１２３と、第１光源基材５１と、第２光源基材５２と、第１光源６１と、第２光源６２と、を有する。第１光源基材５１には、複数の第１光源６１が設けられる。第２光源基材５２には複数の第２光源６２が設けられる。
図１は、第１実施形態に係る検出装置を示す平面図である。図１に示すように、検出装置１は、センサ基材２１と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、検出回路４８と、制御回路１２２と、電源回路１２３と、第１光源基材５１と、第２光源基材５２と、第１光源６１と、第２光源６２と、を有する。第１光源基材５１には、複数の第１光源６１が設けられる。第２光源基材５２には複数の第２光源６２が設けられる。
【0012】
センサ基材２１には、フレキシブルプリント基板７１を介して制御基板１２１が電気的に接続される。フレキシブルプリント基板７１には、検出回路４８が設けられている。制御基板１２１には、制御回路１２２及び電源回路１２３が設けられている。制御回路１２２は、例えばＦＰＧＡ（Field Programmable Gate Array）である。制御回路１２２は、センサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ部１０の検出動作を制御する。また、制御回路１２２は、第１光源６１及び第２光源６２に制御信号を供給して、第１光源６１及び第２光源６２の点灯又は非点灯を制御する。電源回路１２３は、センサ電源信号ＶＤＤＳＮＳ（図４参照）等の電圧信号をセンサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に供給する。また、電源回路１２３は、電源電圧を第１光源６１及び第２光源６２に供給する。
【0013】
センサ基材２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ部１０が有する複数のフォトダイオードＰＤ（図４参照）が設けられた領域である。周辺領域ＧＡは、検出領域ＡＡの外周と、センサ基材２１の端部との間の領域であり、フォトダイオードＰＤが設けられない領域である。
【0014】
ゲート線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。具体的には、ゲート線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。
【0015】
なお、第１方向Ｄｘは、センサ基材２１と平行な面内の一方向である。第２方向Ｄｙは、センサ基材２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、センサ基材２１の法線方向である。
【0016】
複数の第１光源６１は、第１光源基材５１に設けられ、第２方向Ｄｙに沿って配列される。複数の第２光源６２は、第２光源基材５２に設けられ、第２方向Ｄｙに沿って配列される。第１光源基材５１及び第２光源基材５２は、それぞれ、制御基板１２１に設けられた端子部１２４、１２５を介して、制御回路１２２及び電源回路１２３と電気的に接続される。
【0017】
複数の第１光源６１及び複数の第２光源６２は、例えば、無機ＬＥＤ（Light Emitting Diode）や、有機ＥＬ（ＯＬＥＤ：Organic Light Emitting Diode）等が用いられる。複数の第１光源６１及び複数の第２光源６２は、それぞれ異なる波長の第１光及び第２光を出射する。
【0018】
第１光源６１から出射された第１光は、主に指Ｆｇ等の被検出体の表面で反射されセンサ部１０に入射する。これにより、センサ部１０は、指Ｆｇ等の表面の凹凸の形状を検出することで指紋を検出することができる。第２光源６２から出射された第２光は、主に指Ｆｇ等の内部で反射し又は指Ｆｇ等を透過してセンサ部１０に入射する。これにより、センサ部１０は、指Ｆｇ等の内部の生体に関する情報を検出できる。生体に関する情報とは、例えば、指Ｆｇや掌の脈波、脈拍、血管像等である。すなわち、検出装置１は、指紋を検出する指紋検出装置や、静脈などの血管パターンを検出する静脈検出装置として構成されてもよい。
【0019】
第１光は、５００ｎｍ以上６００ｎｍ以下、例えば５５０ｎｍ程度の波長を有し、第２光は、７８０ｎｍ以上９５０ｎｍ以下、例えば８５０ｎｍ程度の波長を有していてもよい。この場合、第１光は、青色又は緑色の可視光であり、第２光は、赤外光である。センサ部１０は、第１光源６１から出射された第１光に基づいて、指紋を検出することができる。第２光源６２から出射された第２光は、指Ｆｇ等の被検出体の内部で反射し又は指Ｆｇ等を透過・吸収されてセンサ部１０に入射する。これにより、センサ部１０は、指Ｆｇ等の内部の生体に関する情報として脈波や血管像（血管パターン）を検出できる。
【0020】
又は、第１光は、６００ｎｍ以上７００ｎｍ以下、例えば６６０ｎｍ程度の波長を有し、第２光は、７８０ｎｍ以上９００ｎｍ以下、例えば８５０ｎｍ程度の波長を有していてもよい。この場合、第１光源６１から出射された第１光及び第２光源６２から出射された第２光に基づいて、センサ部１０は、生体に関する情報として、脈波、脈拍や血管像に加えて、血中酸素飽和度を検出することができる。このように、検出装置１は、第１光源６１及び複数の第２光源６２を有しているので、第１光に基づいた検出と、第２光に基づいた検出とを行うことで、種々の生体に関する情報を検出することができる。
【0021】
なお、図１に示す第１光源６１及び第２光源６２の配置は、あくまで一例であり適宜変更することができる。検出装置１は、光源として複数種類の光源（第１光源６１と第２光源６２）が設けられている。ただし、これに限定されず、光源は１種類であってもよい。例えば、第１光源基材５１及び第２光源基材５２のそれぞれに、複数の第１光源６１及び複数の第２光源６２が配置されていてもよい。また、第１光源６１及び第２光源６２が設けられる光源基材は１つ又は３つ以上であってもよい。あるいは、光源は、少なくとも１つ以上配置されていればよい。
【0022】
図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。図２に示すように、検出装置１は、さらに検出制御部１１と検出部４０と、有する。検出制御部１１の機能の一部又は全部は、制御回路１２２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１２２に含まれる。
【0023】
センサ部１０は、複数のフォトダイオードＰＤを有する。センサ部１０が有するフォトダイオードＰＤは、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する光センサである。また、センサ部１０は、ゲート線駆動回路１５から供給されるゲート駆動信号Ｖｇｃｌにしたがって検出を行う。
【0024】
検出制御部１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御部１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。また、検出制御部１１は、各種制御信号を第１光源６１及び第２光源６２に供給して、それぞれの点灯及び非点灯を制御する。
【0025】
ゲート線駆動回路１５は、各種制御信号に基づいて複数のゲート線ＧＣＬ（図３参照）を駆動する回路である。ゲート線駆動回路１５は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線駆動回路１５は、ゲート線ＧＣＬに接続された複数のフォトダイオードＰＤを選択する。
【0026】
信号線選択回路１６は、複数の信号線ＳＧＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御部１１から供給される選択信号ＡＳＷに基づいて、選択された信号線ＳＧＬと検出回路４８とを接続する。これにより、信号線選択回路１６は、フォトダイオードＰＤの検出信号Ｖｄｅｔを検出部４０に出力する。
【0027】
検出部４０は、検出回路４８と、信号処理部４４と、座標抽出部４５と、記憶部４６と、検出タイミング制御部４７と、画像処理部４９と、出力処理部５０とを備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出回路４８と、信号処理部４４と、座標抽出部４５と、画像処理部４９と、が同期して動作するように制御する。
【0028】
検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ、Analog Front End）である。検出回路４８は、少なくとも検出信号増幅部４２及びＡ／Ｄ変換部４３の機能を有する信号処理回路である。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。
【0029】
信号処理部４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理部４４は、指Ｆｇが検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指Ｆｇや掌の表面の凹凸を検出できる。また、信号処理部４４は、検出回路４８からの信号に基づいて生体に関する情報を検出できる。生体に関する情報は、例えば、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素濃度等である。
【0030】
また、信号処理部４４は、複数のフォトダイオードＰＤにより同時に検出された検出信号Ｖｄｅｔ（生体に関する情報）を取得し、これらを平均化する処理を実行してもよい。この場合、検出部４０は、ノイズや、指Ｆｇ等の被検出体とセンサ部１０との相対的な位置ずれに起因する測定誤差を抑制して、安定した検出が可能となる。
【0031】
記憶部４６は、信号処理部４４で演算された信号を一時的に保存する。記憶部４６は、例えばＲＡＭ（Random Access Memory）、レジスタ回路等であってもよい。
【0032】
座標抽出部４５は、信号処理部４４において指の接触又は近接が検出されたときに、指等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出部４５は、指Ｆｇや掌の血管の検出座標を求める論理回路である。画像処理部４９は、センサ部１０の各フォトダイオードＰＤから出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報及び指Ｆｇや掌の血管の形状を示す二次元情報を生成する。なお、座標抽出部４５は、検出座標を算出せずにセンサ出力電圧Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。また、座標抽出部４５及び画像処理部４９は、検出部４０に含まれていない場合であってもよい。
【0033】
出力処理部５０は、複数のフォトダイオードＰＤからの出力に基づいた処理を行う処理部として機能する。具体的には、実施形態の出力処理部５０は、少なくとも、信号処理部４４を経て取得された検出信号Ｖｄｅｔに基づいて、少なくとも脈波データを含むセンサ出力電圧Ｖｏを出力する。実施形態では、後述する各フォトダイオードＰＤの検出信号Ｖｄｅｔの出力の変化（振幅）を示すデータを信号処理部４４が出力し、どの出力がセンサ出力電圧Ｖｏに採用されるかを出力処理部５０が決定するが、この両方を信号処理部４４又は出力処理部５０が行うようにしてもよい。なお、出力処理部５０は、座標抽出部４５が求めた検出座標、画像処理部４９が生成した二次元情報等をセンサ出力電圧Ｖｏに含めるようにしてもよい。また、出力処理部５０の機能は、他の構成（例えば、画像処理部４９等）に統合されてもよい。
【0034】
次に、検出装置１の回路構成例について説明する。図３は、検出装置を示す回路図である。図３に示すように、センサ部１０は、マトリクス状に配列された複数の部分検出領域ＰＡＡを有する。複数の部分検出領域ＰＡＡには、それぞれフォトダイオードＰＤが設けられている。
【0035】
ゲート線ＧＣＬは、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡと接続される。また、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）は、第２方向Ｄｙに配列され、それぞれゲート線駆動回路１５に接続される。なお、以下の説明において、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を区別して説明する必要がない場合には、単にゲート線ＧＣＬと表す。また、図３では説明を分かりやすくするために、８本のゲート線ＧＣＬを示しているが、あくまで一例であり、ゲート線ＧＣＬは、Ｍ本（Ｍは８以上、例えばＭ＝２５６）配列されていてもよい。
【0036】
信号線ＳＧＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡのフォトダイオードＰＤに接続される。また、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）は、第１方向Ｄｘに配列されて、それぞれ信号線選択回路１６及びリセット回路１７に接続される。なお、以下の説明において、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）を区別して説明する必要がない場合には、単に信号線ＳＧＬと表す。
【0037】
また、説明を分かりやすくするために、１２本の信号線ＳＧＬを示しているが、あくまで一例であり、信号線ＳＧＬは、Ｎ本（Ｎは１２以上、例えばＮ＝２５２）配列されていてもよい。また、図３では、信号線選択回路１６とリセット回路１７との間にセンサ部１０が設けられている。これに限定されず、信号線選択回路１６とリセット回路１７とは、信号線ＳＧＬの同じ方向の端部にそれぞれ接続されていてもよい。また、１つのセンサの実質的な面積は例えば実質５０×５０ｕｍ２とされ、検出領域ＡＡの解像度は例えば実質５０８ｐｐｉとされ、検出領域ＡＡに配置されるセンサ数は例えば２５２セル×２５６セルとされ、検出領域ＡＡの面積は例えば１２．６×１２．８ｍｍ２とされる。
【0038】
ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号を、制御回路１２２（図１参照）から受け取る。ゲート線駆動回路１５は、各種制御信号に基づいて、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を時分割的に順次選択する。ゲート線駆動回路１５は、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線ＧＣＬに接続された複数の第１スイッチング素子Ｔｒにゲート駆動信号Ｖｇｃｌが供給され、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡが、検出対象として選択される。
【0039】
なお、ゲート線駆動回路１５は、指紋の検出及び異なる複数の生体に関する情報（脈波、脈拍、血管像、血中酸素濃度等）のそれぞれの検出モードごとに、異なる駆動を実行してもよい。例えば、ゲート線駆動回路１５は、複数のゲート線ＧＣＬを束ねて駆動してもよい。
【0040】
信号線選択回路１６は、複数の選択信号線Ｌｓｅｌと、複数の出力信号線Ｌｏｕｔと、第３スイッチング素子ＴｒＳと、を有する。複数の第３スイッチング素子ＴｒＳは、それぞれ複数の信号線ＳＧＬに対応して設けられている。６本の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）は、共通の出力信号線Ｌｏｕｔ１に接続される。６本の信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）は、共通の出力信号線Ｌｏｕｔ２に接続される。出力信号線Ｌｏｕｔ１、Ｌｏｕｔ２は、それぞれ検出回路４８に接続される。
【0041】
ここで、信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）を第１信号線ブロックとし、信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）を第２信号線ブロックとする。複数の選択信号線Ｌｓｅｌは、１つの信号線ブロックに含まれる第３スイッチング素子ＴｒＳのゲートにそれぞれ接続される。また、１本の選択信号線Ｌｓｅｌは、複数の信号線ブロックの第３スイッチング素子ＴｒＳのゲートに接続される。
【0042】
制御回路１２２（図１参照）は、選択信号ＡＳＷを順次選択信号線Ｌｓｅｌに供給する。これにより、信号線選択回路１６は、第３スイッチング素子ＴｒＳの動作により、１つの信号線ブロックにおいて信号線ＳＧＬを時分割的に順次選択する。また、信号線選択回路１６は、複数の信号線ブロックでそれぞれ１本ずつ信号線ＳＧＬを選択する。このような構成により、検出装置１は、検出回路４８を含むＩＣ（Integrated Circuit）の数、又はＩＣの端子数を少なくすることができる。なお、信号線選択回路１６は、複数の信号線ＳＧＬを束ねて検出回路４８に接続してもよい。
【0043】
図３に示すように、リセット回路１７は、基準信号線Ｌｖｒ、リセット信号線Ｌｒｓｔ及び第４スイッチング素子ＴｒＲを有する。第４スイッチング素子ＴｒＲは、複数の信号線ＳＧＬに対応して設けられている。基準信号線Ｌｖｒは、複数の第４スイッチング素子ＴｒＲのソース又はドレインの一方に接続される。リセット信号線Ｌｒｓｔは、複数の第４スイッチング素子ＴｒＲのゲートに接続される。
【0044】
制御回路１２２は、リセット信号ＲＳＴ２をリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、複数の信号線ＳＧＬは基準信号線Ｌｖｒと電気的に接続される。電源回路１２３は、基準信号ＣＯＭを基準信号線Ｌｖｒに供給する。これにより、複数の部分検出領域ＰＡＡに含まれる容量素子Ｃａ（図４参照）に基準信号ＣＯＭが供給される。
【0045】
図４は、複数の部分検出領域を示す回路図である。なお、図４では、検出回路４８の回路構成も併せて示している。図４に示すように、部分検出領域ＰＡＡは、フォトダイオードＰＤと、容量素子Ｃａと、第１スイッチング素子Ｔｒとを含む。容量素子Ｃａは、フォトダイオードＰＤに形成される容量（センサ容量）であり、等価的にフォトダイオードＰＤと並列に接続される。
【0046】
図４では、複数のゲート線ＧＣＬのうち、第２方向Ｄｙに並ぶ２つのゲート線ＧＣＬ（ｍ）、ＧＣＬ（ｍ＋１）を示す。また、複数の信号線ＳＧＬのうち、第１方向Ｄｘに並ぶ２つの信号線ＳＧＬ（ｎ）、ＳＧＬ（ｎ＋１）を示す。部分検出領域ＰＡＡは、ゲート線ＧＣＬと信号線ＳＧＬとで囲まれた領域である。
【0047】
第１スイッチング素子Ｔｒは、フォトダイオードＰＤに対応して設けられる。第１スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor）で構成されている。
【0048】
第１方向Ｄｘに並ぶ複数の部分検出領域ＰＡＡに属する第１スイッチング素子Ｔｒのゲートは、ゲート線ＧＣＬに接続される。第２方向Ｄｙに並ぶ複数の部分検出領域ＰＡＡに属する第１スイッチング素子Ｔｒのソースは、信号線ＳＧＬに接続される。第１スイッチング素子Ｔｒのドレインは、フォトダイオードＰＤのカソード及び容量素子Ｃａに接続される。
【0049】
フォトダイオードＰＤのアノードには、電源回路１２３からセンサ電源信号ＶＤＤＳＮＳが供給される。また、信号線ＳＧＬ及び容量素子Ｃａには、電源回路１２３から、信号線ＳＧＬ及び容量素子Ｃａの初期電位となる基準信号ＣＯＭが供給される。
【0050】
部分検出領域ＰＡＡに光が照射されると、フォトダイオードＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａに電荷が蓄積される。第１スイッチング素子Ｔｒがオンになると、容量素子Ｃａに蓄積された電荷に応じて、信号線ＳＧＬに電流が流れる。信号線ＳＧＬは、信号線選択回路１６の第３スイッチング素子ＴｒＳを介して検出回路４８に接続される。これにより、検出装置１は、部分検出領域ＰＡＡごとに、又はブロック単位ＰＡＧごとにフォトダイオードＰＤに照射される光の光量に応じた信号を検出できる。
【0051】
検出回路４８は、読み出し期間Ｐｄｅｔ（図７参照）にスイッチＳＳＷがオンになり、信号線ＳＧＬと接続される。検出回路４８の検出信号増幅部４２は、信号線ＳＧＬから供給された電流の変動を電圧の変動に変換して増幅する。検出信号増幅部４２の非反転入力部（＋）には、固定された電位を有する基準電位（Ｖｒｅｆ）が入力され、反転入力端子（－）には、信号線ＳＧＬが接続される。実施形態では、基準電位（Ｖｒｅｆ）電圧として基準信号ＣＯＭと同じ信号が入力される。また、検出信号増幅部４２は、容量素子Ｃｂ及びリセットスイッチＲＳＷを有する。リセット期間Ｐｒｓｔ（図６参照）において、リセットスイッチＲＳＷがオンになり、容量素子Ｃｂの電荷がリセットされる。
【0052】
次に、フォトダイオードＰＤの構成について説明する。図５は、センサ部の概略断面構成を示す断面図である。図５に示すように、センサ部１０は、センサ基材２１と、ＴＦＴ層２２と、絶縁層２３と、フォトダイオードＰＤと、絶縁層２４ａ、２４ｂ、２４ｃ、２５を備える。センサ基材２１は、絶縁性の基材であり、例えば、ガラスや樹脂材料が用いられる。センサ基材２１は、平板状に限定されず、曲面を有していてもよい。この場合、センサ基材２１は、フィルム状の樹脂であってもよい。センサ基材２１は、第１面と、第１面の反対側の第２面とを有する。第１面に、ＴＦＴ層２２、絶縁層２３、フォトダイオードＰＤ、絶縁層２４、２５の順に積層される。
【0053】
ＴＦＴ層２２は、上述したゲート線駆動回路１５や信号線選択回路１６等の回路が設けられる。また、ＴＦＴ層２２には、第１スイッチング素子Ｔｒ等のＴＦＴ（Thin Film Transistor）や、ゲート線ＧＣＬ、信号線ＳＧＬ等の各種配線が設けられる。センサ基材２１及びＴＦＴ層２２は、所定の検出領域ごとにセンサを駆動する駆動回路基板であり、バックプレーン又はアレイ基板とも呼ばれる。
【0054】
絶縁層２３は、有機絶縁層であり、ＴＦＴ層２２の上に設けられる。絶縁層２３は、ＴＦＴ層２２に形成される第１スイッチング素子Ｔｒや、各種導電層で形成される凹凸を平坦化する平坦化層である。
【0055】
フォトダイオードＰＤは、絶縁層２３の上に設けられる。フォトダイオードＰＤは、下部電極３５、半導体層３１及び上部電極３４を有し、この順で積層される。
【0056】
下部電極３５は、絶縁層２３の上に設けられ、コンタクトホールＨ１を介してＴＦＴ層２２の第１スイッチング素子Ｔｒと電気的に接続される。下部電極３５は、フォトダイオードＰＤのカソードであり、検出信号Ｖｄｅｔを読み出すための電極である。下部電極３５は、例えば、ＩＴＯ（Indium Tin Oxide）等の透光性を有する導電材料で形成される。
【0057】
半導体層３１は、アモルファスシリコン（ａ－Ｓｉ）である。半導体層３１は、ｉ型半導体層３２ａ、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃを含む。ｉ型半導体層３２ａ、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃは、光電変換素子の一具体例である。図５では、センサ基材２１の表面に垂直な方向において、ｎ型半導体層３２ｃ、ｉ型半導体層３２ａ及びｐ型半導体層３２ｂの順に積層されている。ただし、反対の構成、つまり、ｐ型半導体層３２ｂ、ｉ型半導体層３２ａ及びｎ型半導体層３２ｃの順に積層されていてもよい。また半導体層３１は、有機半導体からなる光電変換素子であってもよい。
【0058】
ｎ型半導体層３２ｃは、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体層３２ｂは、ａ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｉ型半導体層３２ａは、例えば、ノンドープの真性半導体であり、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃよりも低い導電性を有する。
【0059】
上部電極３４は、フォトダイオードＰＤのアノードであり、電源信号ＶＤＤＳＮＳを光電変換層に供給するための電極である。上部電極３４は、例えばＩＴＯ等の透光性導電層であり、フォトダイオードＰＤごとに複数設けられる。
【0060】
絶縁層２３の上に絶縁層２４ａ及び絶縁層２４ｂが設けられている。絶縁層２４ａは、上部電極３４の周縁部を覆い、上部電極３４と重なる位置に開口が設けられている。接続配線３６は、上部電極３４のうち、絶縁層２４ａが設けられていない部分で上部電極３４と接続される。絶縁層２４ｂは、上部電極３４及び接続配線３６を覆って絶縁層２４ａの上に設けられる。絶縁層２４ｂの上に平坦化層である絶縁層２４ｃが設けられる。絶縁層２４ｃの上に絶縁層２５が設けられる。ただし、絶縁層２５は、なくてもよい。
【0061】
図６は、第１変形例に係る検出装置のセンサ部の概略断面構成を示す断面図である。図５Ｂに示すように、第１変形例の検出装置１Ａにおいて、フォトダイオードＰＤＡは、絶縁層２３ａの上に設けられる。絶縁層２３ａは、絶縁層２３を覆って設けられた無機絶縁層であり、例えば窒化シリコン（ＳｉＮ）で形成される。フォトダイオードＰＤＡは、光電変換層３１Ａと、下部電極３５（カソード電極）と、上部電極３４（アノード電極）と、を有する。センサ基材２１の第１面に垂直な方向において、下部電極３５、光電変換層３１Ａ、上部電極３４の順に積層される。
【0062】
光電変換層３１Ａは、照射される光に応じて特性（例えば、電圧電流特性や抵抗値）が変化する。光電変換層３１Ａの材料として、有機材料が用いられる。具体的には、光電変換層３１Ａとして、例えば、低分子有機材料であるＣ６０（フラーレン）、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル：Phenyl C61-butyric acid methyl ester）、ＣｕＰｃ（銅フタロシアニン：Copper Phthalocyanine）、Ｆ１６ＣｕＰｃ（フッ素化銅フタロシアニン）、ｒｕｂｒｅｎｅ（ルブレン：5,6,11,12-tetraphenyltetracene）、ＰＤＩ（Perylene（ペリレン）の誘導体）等を用いることができる。
【0063】
光電変換層３１Ａは、これらの低分子有機材料を用いて蒸着型（Dry Process）で形成することができる。この場合、光電変換層３１Ａは、例えば、ＣｕＰｃとＦ１６ＣｕＰｃとの積層膜、又はｒｕｂｒｅｎｅとＣ６０との積層膜であってもよい。光電変換層３１Ａは、塗布型（Wet Process）で形成することもできる。この場合、光電変換層３１Ａは、上述した低分子有機材料と高分子有機材料とを組み合わせた材料が用いられる。高分子有機材料として、例えばＰ３ＨＴ（poly（3-hexylthiophene））、Ｆ８ＢＴ（F8-alt-benzothiadiazole）等を用いることができる。光電変換層３１Ａは、Ｐ３ＨＴとＰＣＢＭとが混合した状態の膜、又はＦ８ＢＴとＰＤＩとが混合した状態の膜とすることができる。
【0064】
下部電極３５と、上部電極３４とは、光電変換層３１Ａを挟んで対向する。上部電極３４は、例えば、ＩＴＯ（Indium Tin Oxide）等の透光性を有する導電性材料が用いられる。下部電極３５は、例えば、銀（Ａｇ）やアルミニウム（Ａｌ）等の金属材料が用いられる。又は、下部電極３５は、これらの金属材料の少なくとも１以上を含む合金材料であってもよい。
【0065】
下部電極３５の膜厚を制御することで、透光性を有する半透過型電極として下部電極３５を形成できる。例えば、下部電極３５は、膜厚１０ｎｍのＡｇ薄膜で形成することで、６０％程度の透光性を有する。この場合、フォトダイオードＰＤＡは、センサ基材２１の両面側から照射される光、例えば第２面側から照射される光Ｌ１及び第１面側から照射される光の両方を検出できる。
【0066】
図６では図示を省略するが、上部電極３４を覆って保護膜が設けられてもよい。保護膜は、パッシベーション膜であり、フォトダイオードＰＤＡを保護するために設けられている。
【0067】
図６に示すように、ＴＦＴ層２２には、フォトダイオードＰＤＡに電気的に接続される第１スイッチング素子Ｔｒが設けられる。第１スイッチング素子Ｔｒは、半導体層８１、ソース電極８２、ドレイン電極８３及びゲート電極８４、８５を有する。フォトダイオードＰＤＡの下部電極３５は、絶縁層２３、２３ａに設けられたコンタクトホールＨ１１を介して、第１スイッチング素子Ｔｒのドレイン電極８３と電気的に接続される。
【0068】
第１スイッチング素子Ｔｒは、半導体層８１の上側及び下側の両方にゲート電極８４、８５が設けられた、いわゆるデュアルゲート構造である。ただし、これに限定されず、第１スイッチング素子Ｔｒはトップゲート構造でもよく、ボトムゲート構造でもよい。
【0069】
なお、図６では、周辺領域ＧＡに設けられた第２スイッチング素子ＴｒＡ及び端子部７２を、模式的に示している。第２スイッチング素子ＴｒＡは、例えば、ゲート線駆動回路１５（図１参照）に設けられたスイッチング素子である。第２スイッチング素子ＴｒＡは、半導体層８６、ソース電極８７、ドレイン電極８８及びゲート電極８９を有する。第２スイッチング素子ＴｒＡは、半導体層８６の上側にゲート電極８９が設けられた、いわゆるトップゲート構造である。半導体層８６の下側で、半導体層８６とセンサ基材２１との間には、遮光層９０が設けられる。ただし、これに限定されず、第２スイッチング素子ＴｒＡはボトムゲート構造でもよく、デュアルゲート構造でもよい。
【0070】
第１スイッチング素子Ｔｒの半導体層８１と、第２スイッチング素子ＴｒＡの半導体層８６とは、異なる層に設けられる。第１スイッチング素子Ｔｒの半導体層８１は、例えば酸化物半導体である。第２スイッチング素子ＴｒＡの半導体層８６は、例えばポリシリコンである。
【0071】
次に、本実施形態の検出装置１の動作例について説明する。図７は、検出装置の動作例を表すタイミング波形図である。図７に示すように、検出装置１は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１２３は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、センサ電源信号ＶＤＤＳＮＳをフォトダイオードＰＤのアノードに供給する。センサ電源信号ＶＤＤＳＮＳはフォトダイオードＰＤのアノード－カソード間に逆バイアスを印加する信号である。例えば、フォトダイオードＰＤのカソードには実質０．７５Ｖの基準信号ＣＯＭが印加されているが、アノードに実質－１．２５Ｖのセンサ電源信号ＶＤＤＳＮＳを印加することにより、アノード－カソード間は実質２．０Ｖで逆バイアスされる。制御回路１２２は、リセット信号ＲＳＴ２を”Ｈ”とした後にゲート線駆動回路１５にスタート信号ＳＴＶおよびクロック信号ＣＫを供給し、リセット期間Ｐｒｓｔが開始する。リセット期間Ｐｒｓｔにおいて、制御回路１２２は、基準信号ＣＯＭをリセット回路１７に供給し、リセット信号ＲＳＴ２によってリセット電圧を供給するための第４スイッチング素子ＴｒＲをオンさせる。これにより各信号線ＳＧＬにはリセット電圧として基準信号ＣＯＭが供給される。基準信号ＣＯＭは、例えば０．７５Ｖとされる。
【0072】
リセット期間Ｐｒｓｔにおいて、ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ及びリセット信号ＲＳＴ１に基づいて、順次ゲート線ＧＣＬを選択する。ゲート線駆動回路１５は、ゲート駆動信号Ｖｇｃｌ｛Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）｝をゲート線ＧＣＬに順次供給する。ゲート駆動信号Ｖｇｃｌは、高レベル電圧である電源電圧ＶＤＤと低レベル電圧である電源電圧ＶＳＳとを有するパルス状の波形を有する。図７では、Ｍ本（例えばＭ＝２５６）のゲート線ＧＣＬが設けられており、各ゲート線ＧＣＬに、ゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）が順次供給され、複数の第１スイッチング素子Ｔｒは各行毎に順次導通され、リセット電圧が供給される。リセット電圧として例えば、基準信号ＣＯＭの電圧０．７５Ｖが供給される。
【0073】
これにより、リセット期間Ｐｒｓｔでは、全ての部分検出領域ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準信号ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。尚、部分的にゲート線ＧＣＬ、および信号線ＳＧＬを選択することにより部分検出領域ＰＡＡのうち一部の容量素子Ｃａの容量をリセットすることも可能である。
【0074】
露光するタイミングの例として、ゲート線非選択時露光制御方法と常時露光制御方法がある。ゲート線非選択時露光制御方法においては、検出対象のフォトダイオードＰＤに接続された全てのゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、検出対象の全てのフォトダイオードＰＤにリセット電圧が供給される。その後、検出対象のフォトダイオードＰＤに接続された全てのゲート線ＧＣＬが低電圧（第１スイッチング素子Ｔｒがオフ）になると露光が開始され、露光期間Ｐｅｘの間に露光が行われる。露光が終了すると前述のように検出対象のフォトダイオードＰＤに接続されたゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、読み出し期間Ｐｄｅｔに読み出しが行われる。常時露光制御方法においては、リセット期間Ｐｒｓｔ、読み出し期間Ｐｄｅｔにおいても露光を行う制御（常時露光制御）をすることも可能である。この場合は、リセット期間Ｐｒｓｔにゲート駆動信号Ｖｇｃｌ（１）がゲート線ＧＣＬに供給された後に、露光期間Ｐｅｘ（１）が開始する。ここで、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝とはフォトダイオードＰＤから容量素子Ｃａへ充電される期間とされる。リセット期間Ｐｒｓｔに容量素子Ｃａにチャージされた電荷が光照射によってフォトダイオードＰＤに逆方向電流（カソードからアノードへ）が流れ、容量素子Ｃａの電位差は減少する。なお、各ゲート線ＧＣＬに対応する部分検出領域ＰＡＡでの、実際の露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、開始のタイミング及び終了のタイミングが異なっている。露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、リセット期間Ｐｒｓｔでゲート駆動信号Ｖｇｃｌが高レベル電圧の電源電圧ＶＤＤから低レベル電圧の電源電圧ＶＳＳに変化したタイミングで開始される。また、露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、読み出し期間Ｐｄｅｔでゲート駆動信号Ｖｇｃｌが電源電圧ＶＳＳから電源電圧ＶＤＤに変化したタイミングで終了する。各露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）の露光時間の長さは等しい。
【0075】
ゲート線非選択時露光制御方法において、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝及では、各部分検出領域ＰＡＡで、フォトダイオードＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａに電荷が蓄積される。
【0076】
読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１２２は、リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。尚、リセット信号はリセット期間Ｐｒｓｔのみ高レベル電圧としてもよい。読み出し期間Ｐｄｅｔでは、リセット期間Ｐｒｓｔと同様に、ゲート線駆動回路１５は、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）を順次供給する。
【0077】
具体的には、図８に示すように、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが順次、又は同時に検出回路４８に接続される。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。
【0078】
同様に、ゲート線駆動回路１５は、行読み出し期間ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。すなわち、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）、ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）ごとに、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。各ゲート駆動信号Ｖｇｃｌが高レベル電圧となる期間ごとに、信号線選択回路１６は選択信号ＡＳＷに基づいて、順次信号線ＳＧＬを選択する。信号線選択回路１６は、信号線ＳＧＬごとに順次、１つの検出回路４８に接続する。これにより、読み出し期間Ｐｄｅｔで、検出装置１は、全ての部分検出領域ＰＡＡの検出信号Ｖｄｅｔを検出回路４８に出力することができる。
【0079】
図８は、図７における読み出し期間の動作例を表すタイミング波形図である。以下、図８を参照して、図７における１つのゲート駆動信号Ｖｇｃｌ（ｊ）の供給期間である行読み出し期間ＶＲ中の動作例について説明する。図７では、最初のゲート駆動信号Ｖｇｃｌ（１）に行読み出し期間ＶＲの符号を付しているが、他のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ）についても同様である。ｊは、１からＭのいずれかの自然数である。
【0080】
図８および図４に示すように、第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）は予め基準電位（Ｖｒｅｆ）電圧にリセットされている。基準電位（Ｖｒｅｆ）電圧はリセット電圧とされ、例えば０．７５Ｖとされる。次にゲート駆動信号Ｖｇｃｌ（ｊ）がハイレベルとなり当該行の第１スイッチング素子Ｔｒがオンし、各行の信号線ＳＧＬは当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧になる。ゲート駆動信号Ｖｇｃｌ（ｊ）の立ち上がりから期間ｔ１の経過後、選択信号ＡＳＷ（ｋ）がハイになる期間ｔ２が生じる。選択信号ＡＳＷ（ｋ）がハイになって第３スイッチング素子ＴｒＳがオンすると、当該第３スイッチング素子ＴｒＳを介して検出回路４８と接続されている部分検出領域ＰＡＡの容量（容量素子Ｃａ）に充電された電荷により、第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）（図４参照）が当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧に変化する（期間ｔ３）。図８の例では期間ｔ３のようにこの電圧はリセット電圧から下がっている。その後、スイッチＳＳＷがオン（ＳＳＷ信号のハイレベルの期間ｔ４）すると当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷が検出回路４８の検出信号増幅部４２の容量（容量素子Ｃｂ）へ電荷が移動し、検出信号増幅部４２の出力電圧は容量素子Ｃｂに蓄積された電荷に応じた電圧となる。このとき検出信号増幅部４２の反転入力部はオペアンプのイマジナリショート電位となるため、基準電位（Ｖｒｅｆ）に戻っている。検出信号増幅部４２の出力電圧はＡ／Ｄ変換部４３で読み出す。図８の例では、各列の信号線ＳＧＬに対応する選択信号ＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）、…の波形がハイになって第３スイッチング素子ＴｒＳを順次オンさせ、同様の動作を順次行うことで当該ゲート線ＧＣＬに接続された部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷を順次読み出している。なお図８におけるＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）…は、例えば、図７におけるＡＳＷ１からＡＳＷ６のいずれかである。
【0081】
具体的には、スイッチＳＳＷがオンになる期間ｔ４が生じると、部分検出領域ＰＡＡの容量（容量素子Ｃａ）から検出回路４８の検出信号増幅部４２の容量（容量素子Ｃｂ）へ電荷が移動する。このとき検出信号増幅部４２の非反転入力（＋）は、基準電位（Ｖｒｅｆ）電圧（例えば、０．７５［Ｖ］）にバイアスされている。このため、検出信号増幅部４２の入力間のイマジナリショートにより第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）も基準電位（Ｖｒｅｆ）電圧になる。また、容量素子Ｃｂの電圧は、選択信号ＡＳＷ（ｋ）に応じて第３スイッチング素子ＴｒＳがオンした箇所の部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧となる。検出信号増幅部４２の出力は、イマジナリショートによって第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）が基準電位（Ｖｒｅｆ）電圧になった後に、容量素子Ｃｂの容量に応じた電圧になり、この出力電圧をＡ／Ｄ変換部４３で読み取る。なお、容量素子Ｃｂの電圧とは、例えば、容量素子Ｃｂを構成するコンデンサに設けられる２つの電極間の電圧である。
【0082】
なお、期間ｔ１は、例えば２０［μｓ］である。期間ｔ２は、例えば６０［μｓ］である。期間ｔ３は、例えば４４．７［μｓ］である。期間ｔ４は、例えば０．９８［μｓ］である。
【0083】
なお、図７から図８では、ゲート線駆動回路１５がゲート線ＧＣＬを個別に選択する例を示したが、これに限定されない。ゲート線駆動回路１５は、２以上の所定数のゲート線ＧＣＬを同時に選択し、所定数のゲート線ＧＣＬごとに順次ゲート駆動信号Ｖｇｃｌを供給してもよい。また、信号線選択回路１６も、２以上の所定数の信号線ＳＧＬを同時に１つの検出回路４８に接続してもよい。また更には、ゲート線駆動回路１５は、複数のゲート線ＧＣＬを間引いて走査してもよい。
【0084】
次に、検出装置１の機器個体識別方法及び生体認証方法について説明する。図９は、第１実施形態に係る検出装置の、機器個体識別回路及び生体認証回路の構成例を示すブロック図である。
【0085】
図９に示すように、検出装置１は、機器個体識別回路１３０と、生体認証回路１４０とを有する。機器個体識別回路１３０は、第１光源６１がオフ（非点灯）の場合での機器個体撮像データＩＤ１（第１撮像データ）に基づいて、検出装置１（センサ部１０）の個体識別を行う回路である。機器個体識別回路１３０は、センサ部１０が有する各フォトダイオードＰＤの固有の特性分布である物理的複製不可機能（以下、ＰＵＦ（Physical unclonable function）と表す）を利用して機器個体識別を行う。生体認証回路１４０は、センサ部１０から生体情報撮像データＢＩＤを受け取って個人認証を行う回路である。
【0086】
機器個体識別回路１３０及び生体認証回路１４０は、どのように設けられていてもよく、例えば、図１に示す制御回路１２２に含まれていてもよいし、ホストＩＣに含まれていてもよい。生体認証回路１４０は、外部のサーバーに設けられて、ＰＵＦデータと個人情報とを紐付けして保管されてもいい。
【0087】
機器個体識別回路１３０は、ＰＵＦ制御回路１３１、演算回路１３２、出力回路１３３、駆動回路１３４及び画像メモリ１３５を含む。ＰＵＦ制御回路１３１は、検出装置１の機器個体識別を制御する回路である。ＰＵＦ制御回路１３１は、例えばＦＰＧＡである。ＰＵＦ制御回路１３１は、検出装置１の製造時あるいは出荷時に、各フォトダイオードＰＤの特性分布に基づく機器個体識別データＩＤ２を取得し、機器個体識別データＩＤ２を基準データとして画像メモリ１３５に格納する。機器個体識別データＩＤ２は、例えば各フォトダイオードＰＤの逆バイアス電流に関する情報である。
【0088】
また、ＰＵＦ制御回路１３１は、検出装置１の電源投入時等、所定のタイミングで、各フォトダイオードＰＤの検出信号Ｖｄｅｔに基づく機器個体撮像データＩＤ１を取得する。例えば、ＰＵＦ制御回路１３１は、ゲート線駆動回路１５及び信号線選択回路１６（図１参照）を制御して、センサ部１０のフォトダイオードＰＤを走査する。駆動回路１３４は、ＰＵＦ制御回路１３１からの制御信号に基づいてセンサ部１０のフォトダイオードＰＤに逆バイアス駆動となるセンサ電源信号ＶＤＤＳＮＳ（図４参照）を供給する。一例として、上述したように、逆バイアス駆動では、第１スイッチング素子Ｔｒ及び第４スイッチング素子ＴｒＲがオンになり、例えば、フォトダイオードＰＤのカソードに、実質０．７５Ｖの基準信号ＣＯＭが供給され、アノードに実質－１．２５Ｖのセンサ電源信号ＶＤＤＳＮＳが供給される。撮像データの取得も、先に述べているように容量素子Ｃａの電荷を読み出すことで取得する。これによりＰＵＦ制御回路１３１は、機器個体撮像データＩＤ１を取得し、機器個体撮像データＩＤ１を画像メモリ１３５に格納する。機器個体撮像データＩＤ１等の各種撮像データは、各フォトダイオードＰＤの検出信号Ｖｄｅｔが所定の順番で配列された、ひとまとまりの情報である。
【0089】
演算回路１３２は、機器個体撮像データＩＤ１と、基準データである機器個体識別データＩＤ２とを比較して、検出装置１の機器個体識別を行う。演算回路１３２は、各フォトダイオードＰＤの検出信号Ｖｄｅｔ（逆バイアス電流）が、それぞれ基準データ（機器個体識別データＩＤ２）と一致しているかどうかを判定する。演算回路１３２は、各フォトダイオードＰＤの検出信号Ｖｄｅｔ（逆バイアス電流）と、あらかじめ格納された複数のフォトダイオードＰＤの機器個体識別データＩＤ２との一致率が９９％以上の場合に、機器個体撮像データＩＤ１が検出装置１で撮像されたデータであると判定する。各フォトダイオードＰＤの検出信号Ｖｄｅｔ（逆バイアス電流）と、機器個体識別データＩＤ２との一致率が９９％よりも小さい場合には、機器個体識別ができないと判定する。
【0090】
出力回路１３３は、演算回路１３２の判定結果を制御回路１２２（図１参照）及び生体認証回路１４０に出力する回路である。あるいは、出力回路１３３は、外部の表示部（図示しない）に出力し、機器個体識別の判定結果を表示してもよい。また、出力回路１３３は、判定結果とともに、取得した機器個体撮像データＩＤ１を生体認証回路１４０に出力する。
【0091】
生体認証回路１４０は、演算回路１４１、認証回路１４２、出力回路１４３及びメモリ１４４を有する。メモリ１４４は、生体情報撮像データＢＩＤ、機器個体撮像データＩＤ１、差分データＤＩＤ、登録生体情報データベースＲＤＢ等の各種情報を記憶する。
【0092】
生体情報撮像データＢＩＤは、センサ部１０の複数のフォトダイオードＰＤから出力された検出信号Ｖｄｅｔに基づいて取得された撮像データである。機器個体撮像データＩＤ１は、機器個体識別回路１３０で取得され、生体認証回路１４０に送信されたＰＵＦの情報である。差分データＤＩＤは、生体情報撮像データＢＩＤと機器個体撮像データＩＤ１との差分のデータである。すなわち、差分データＤＩＤは、取得された生のデータである生体情報撮像データＢＩＤから、複数のフォトダイオードＰＤの固有の特性分布を除いたデータである。登録生体情報データベースＲＤＢは、検出装置１のユーザごとにあらかじめ登録された、複数の登録生体情報を含む。登録生体情報データベースＲＤＢは、ユーザ一人に関する指紋、静脈パターン等の複数種類の生体情報を含んでいてもよい。
【0093】
演算回路１４１は、センサ部１０から取得した生体情報撮像データＢＩＤと、機器個体識別回路１３０から取得した機器個体撮像データＩＤ１と、の差分を演算し、差分データＤＩＤを生成する。演算回路１４１は、差分データＤＩＤをメモリ１４４に格納する。
【0094】
認証回路１４２は、差分データＤＩＤと、登録生体情報データベースＲＤＢから取得したユーザの登録生体情報とを照合して、個人認証を行う。出力回路１４３は、認証結果を検出装置１に接続された外部の機器に送信する。外部の機器は、認証結果に応じた所定の動作を行う。また、個人認証が一致しない場合には、検出装置１は、認証不一致の結果を表示部に表示し、再度の認証要求をユーザに対して行ってもよい。
【0095】
次に、図９から図１１を参照して、検出装置１の機器個体識別方法及び生体認証方法について説明する。図１０は、検出装置と、光源との関係を模式的に示す説明図である。図１１は、第１実施形態に係る検出装置の動作例を説明するためのフローチャートである。
【0096】
図１０に示すように、第１光源６１（又は第２光源６２）は、検出装置１の下側に配置される。被検出体である指Ｆｇは、検出装置１の上側に配置される。より具体的には、第１光源６１は、センサ基材２１（図５参照）と対向して配置され、指Ｆｇは、フォトダイオードＰＤ（図５参照）と対向して配置される。このように、検出装置１のセンサ基材２１（基板）及び複数のフォトダイオードＰＤは、第１光源６１と、被検出体である指Ｆｇとの間に位置する。
【0097】
本実施形態では、指Ｆｇが検出装置１の上に配置された状態で第１光源６１がオン（点灯）になると、光Ｌ１は指Ｆｇの表面で反射される。指Ｆｇで反射された光がフォトダイオードＰＤに照射されて、検出装置１は、生体情報を検出することができる。また、指Ｆｇが検出装置１の上に配置された状態で第１光源６１がオフ（非点灯）になると、光Ｌ１は照射されず、かつ、検出装置１のフォトダイオードＰＤは指Ｆｇで遮光され、外光Ｌ２がフォトダイオードＰＤに照射されることを抑制できる。
【0098】
図１１に示すように、検出装置１は、機器個体識別プロセス（ステップＳＴ１１からステップＳＴ１６）を行った後、生体認証プロセス（ステップＳＴ１７からステップＳＴ２２）を行う。なお、機器個体識別プロセスは、生体認証プロセスごとに行う必要はなく、上述したように、検出装置１の電源投入時等、所定のタイミングで行ってもよい。
【0099】
まず、ＰＵＦ制御回路１３１は、センサ部１０からの検出信号Ｖｄｅｔに基づいて、指Ｆｇの検出の有無を判断する（ステップＳＴ１１）。指Ｆｇが検出されない場合（ステップＳＴ１１、Ｎｏ）、ＰＵＦ制御回路１３１は、指Ｆｇが検出されるまで機器個体識別プロセスを停止する。この際、検出装置１は、例えば、ユーザに対して、指Ｆｇをセンサ部１０に接触させるように促す表示等を行ってもよい。
【0100】
指Ｆｇが検出された場合（ステップＳＴ１１、Ｙｅｓ）、ＰＵＦ制御回路１３１は、第１光源６１をオフ（非点灯）にする（ステップＳＴ１２）。これにより、センサ部１０の複数のフォトダイオードＰＤは、指Ｆｇで覆われて遮光される。なお、ＰＵＦ制御回路１３１は、図１に示す制御回路１２２を介してセンサ部１０及び第１光源６１等の動作を制御してもよい。ＰＵＦ制御回路１３１が制御回路１２２と一体に形成されている場合には、ＰＵＦ制御回路１３１が、直接、センサ部１０及び第１光源６１等の動作を制御してもよい。
【0101】
ＰＵＦ制御回路１３１は、上述したようにセンサ部１０の複数のフォトダイオードＰＤを駆動し、検出回路４８は、第１光源６１がオフ（非点灯）の状態で、複数のフォトダイオードＰＤの逆バイアス電流に基づく検出信号Ｖｄｅｔ（第１検出信号）を検出する（ステップＳＴ１３）。
【0102】
ＰＵＦ制御回路１３１は、複数のフォトダイオードＰＤの走査が終了したかどうかを判断する（ステップＳＴ１４）。走査が終了していない場合（ステップＳＴ１４、Ｎｏ）、ＰＵＦ制御回路１３１は、ゲート線駆動回路１５によりゲート線ＧＣＬを順次駆動する。ステップＳＴ１３及びステップＳＴ１４での第１検出信号を取得する動作は、上述した図７、図８に示すリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔと同様の駆動であり、繰り返しの説明は省略する。
【0103】
走査が終了した場合（ステップＳＴ１４、Ｙｅｓ）、ＰＵＦ制御回路１３１は、検出信号Ｖｄｅｔに基づく撮像データを、機器個体撮像データＩＤ１（第１撮像データ）として画像メモリ１３５に格納する（ステップＳＴ１５）。機器個体撮像データＩＤ１は、上述したように、第１光源６１がオフ（非点灯）での、複数のフォトダイオードＰＤの逆バイアス電流に基づく情報であり、複数のフォトダイオードＰＤの固有の特性分布が反映されたＰＵＦとして取得される。この「固有の特性分布」は、電源オフ時に取得したＰＵＦデータは、取得したデータの中で最大値と最小値の間のなかでの差分データとすることで外光等の影響を受けない固有の分布データを取得できる。
【0104】
ＰＵＦ制御回路１３１は、機器個体識別を行う（ステップＳＴ１６）。演算回路１３２は、機器個体撮像データＩＤ１と、あらかじめ基準データとして格納された機器個体識別データＩＤ２とを比較する。演算回路１３２は、複数のフォトダイオードＰＤのそれぞれの検出信号Ｖｄｅｔ（逆バイアス電流）の値の一致率を比較する。機器個体識別できない場合（ステップＳＴ１６、Ｎｏ）、すなわち、一致率が基準値よりも下回る場合、ＰＵＦ制御回路１３１は、再度、機器個体識別を行う。あるいは、ＰＵＦ制御回路１３１は、機器個体識別ができない情報を表示部に表示する。
【0105】
機器個体識別ができた場合（ステップＳＴ１６、Ｙｅｓ）、すなわち、一致率が基準値以上である場合、出力回路１３３は、機器個体識別の判定結果を制御回路１２２及び生体認証回路１４０に出力する。また、出力回路１３３は、機器個体識別プロセスで取得した機器個体撮像データＩＤ１を生体認証回路１４０に出力する。生体認証回路１４０は機器個体撮像データＩＤ１をメモリ１４４に格納する。
【0106】
なお、機器個体識別は、複数のフォトダイオードＰＤのそれぞれの逆バイアス電流を比較する方法に限定されない。例えば、機器個体識別回路１３０は、機器個体撮像データＩＤ１及び機器個体識別データＩＤ２を、それぞれ画像データとして取得し、パターンマッチングにより、比較してもよい。
【0107】
制御回路１２２は、生体認証回路１４０に制御信号を供給して、ステップＳＴ１７以下の生体認証プロセスを実行する。制御回路１２２は、第１光源６１をオン（点灯）にする（ステップＳＴ１７）。
【0108】
制御回路１２２は、センサ部１０の複数のフォトダイオードＰＤを駆動し、検出回路４８は、第１光源６１がオン（点灯）の状態で、複数のフォトダイオードＰＤの逆バイアス電流に基づく検出信号Ｖｄｅｔ（第２検出信号）を検出する（ステップＳＴ１８）。ステップＳＴ１８での検出信号Ｖｄｅｔ（第２検出信号）を取得する動作は、上述した図７、８に示すリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔと同様の駆動であり、繰り返しの説明は省略する。
【0109】
複数のフォトダイオードＰＤの走査が終了した後、生体認証回路１４０は、ステップＳＴ１８で取得された検出信号Ｖｄｅｔ（第２検出信号）に基づく生体情報撮像データＢＩＤ（第２撮像データ）をメモリ１４４に格納する（ステップＳＴ１９）。この際、生体認証回路１４０は、生体情報撮像データＢＩＤを、ステップＳＴ１１からステップＳＴ１６で取得された機器個体撮像データＩＤ１と対応づけて、メモリ１４４に格納する。
【0110】
演算回路１３２は、生体情報撮像データＢＩＤと機器個体撮像データＩＤ１との差分を演算し、差分データＤＩＤを生成する。演算回路１３２は差分データＤＩＤをメモリ１４４に格納する（ステップＳＴ２０）。
【0111】
認証回路１４２は、差分データＤＩＤに基づいて生体認証を実行する（ステップＳＴ２１）。すなわち、認証回路１４２は、差分データＤＩＤと、登録生体情報データベースＲＤＢに登録されたユーザの生体情報とを比較して、一致率が基準値以上かどうかを判断する。ステップＳＴ２１においても、上述したように、各フォトダイオードＰＤの検出信号Ｖｄｅｔを比較してもよいし、画像データのパターンマッチングを行ってもよい。
【0112】
出力回路１４３は、認証回路１４２から受け取った生体認証結果を、制御回路１２２に出力する（ステップＳＴ２２）。制御回路１２２は、認証結果に基づいて利用者本人であることを確認した場合に、所定の処理（例えば、検出装置１が搭載される機器へのアクセス許可等）を実行する。
【0113】
なお、図９では、説明を分かりやすくするために、機器個体識別回路１３０と生体認証回路１４０とを個別に記載している。ただし、これに限定されず、機器個体識別回路１３０及び生体認証回路１４０は、１つのＩＣとして実装されていてもよい。この場合、演算回路１３２及び演算回路１４１は１つの回路で実現されていてもよく、画像メモリ１３５及びメモリ１４４も１つの記憶回路で実現されていてもよい。また、図１１に示すフローチャートも適宜変更してもよい。
【0114】
以上のように、本実施形態では、指Ｆｇの検出を行った後に機器個体識別を行うことで、第１光源６１をオフにするのみで複数のフォトダイオードＰＤを遮光できる。機器個体識別プロセスでは、複数のフォトダイオードＰＤを遮光した状態で、複数のフォトダイオードＰＤの逆バイアス電流に基づく検出信号Ｖｄｅｔ（第１検出信号）を検出することができる。また、機器個体識別プロセスでは、センサ部１０の各フォトダイオードＰＤは、生体認証プロセスと同じ方式で駆動される。つまり、機器個体識別プロセスと生体認証プロセスとで、ゲート線駆動回路１５等の回路が共用できる。また、電源オフ時に逆バイアス電流の取得と機器個体撮像データの取得を行うことで効率よく、生体認証とＰＵＦデータの取得を行うことができる。
【0115】
生体認証プロセスでは、差分データＤＩＤに基づいて生体認証が行われる。すなわち、各フォトダイオードＰＤの固有の特性分布を除いた情報で生体認証が行われる。このため、各フォトダイオードＰＤの特性の経時変化等に起因する検出誤差を抑制することができるので、検出装置１は、生体認証の検出精度を向上させることができる。
【0116】
（第２実施形態）
図１２は、第２実施形態に係る検出装置の、機器個体識別回路及び生体認証回路の構成例を示すブロック図である。図１３は、第２実施形態に係る検出装置の動作例を説明するためのフローチャートである。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１２は、第２実施形態に係る検出装置の、機器個体識別回路及び生体認証回路の構成例を示すブロック図である。図１３は、第２実施形態に係る検出装置の動作例を説明するためのフローチャートである。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
【0117】
図１２に示すように、第２実施形態に係る検出装置１Ｂにおいて、機器個体識別回路１３０は、バイアス切り替え回路１３６を有する。バイアス切り替え回路１３６は、フォトダイオードＰＤの駆動方式を、順バイアス駆動と、逆バイアス駆動とに切り替える回路である。
【0118】
一例として、上述したように、逆バイアス駆動では、例えば、フォトダイオードＰＤのカソードに、実質０．７５Ｖの基準信号ＣＯＭが供給され、アノードに実質－１．２５Ｖのセンサ電源信号ＶＤＤＳＮＳが供給される。順バイアス駆動では、バイアス切り替え回路１３６の動作により、フォトダイオードＰＤのアノードに、実質０．７５Ｖの基準信号ＣＯＭが供給され、カソードに実質－１．２５Ｖのセンサ電源信号ＶＤＤＳＮＳが供給される。これに限定されず、バイアス切り替え回路１３６は、順バイアス駆動では、フォトダイオードＰＤのカソードに、実質０．７５Ｖの基準信号ＣＯＭが供給され、アノードに０．７５Ｖよりも大きい電位を有するセンサ電源信号ＶＤＤＳＮＳが供給されるように駆動してもよい。
【0119】
図１３に示すように、まず、ＰＵＦ制御回路１３１は、指Ｆｇが検出された場合（ステップＳＴ３１、Ｙｅｓ）、バイアス切り替え回路１３６に制御信号を供給して、フォトダイオードＰＤのセンサバイアスを順バイアス駆動に切り替える（ステップＳＴ３２）。
【0120】
ＰＵＦ制御回路１３１は、第１光源６１をオフ（非点灯）にする（ステップＳＴ３３）。そして、ＰＵＦ制御回路１３１は、上述したようにセンサ部１０の複数のフォトダイオードＰＤを駆動し、検出回路４８は、第１光源６１がオフ（非点灯）の状態で、複数のフォトダイオードＰＤの順バイアス電流に基づく検出信号Ｖｄｅｔ（第３検出信号）を検出する（ステップＳＴ３４）。
【0121】
ＰＵＦ制御回路１３１は、複数のフォトダイオードＰＤの走査が終了した場合（ステップＳＴ３５、Ｙｅｓ）、検出信号Ｖｄｅｔに基づく撮像データを、機器個体撮像データＩＤ１ａ（第３撮像データ）として画像メモリ１３５に格納する（ステップＳＴ３６）。なお、ステップＳＴ３４及びステップＳＴ３５での順バイアス電流に基づく検出信号Ｖｄｅｔ（第３検出信号）を取得する動作は、複数のフォトダイオードＰＤが順バイアス駆動される点が異なり、その他の回路の動作は、上述した図７、８に示すリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔと同様の駆動で行われる。
【0122】
次に、ＰＵＦ制御回路１３１は、機器個体識別を行う（ステップＳＴ３７）。演算回路１３２は、機器個体撮像データＩＤ１ａと、あらかじめ基準データとして格納された機器個体識別データＩＤ２ａとを比較する。なお、基準データとして格納される機器個体識別データＩＤ２ａは、あらかじめ複数のフォトダイオードＰＤの順バイアス電流に基づいて取得される。
【0123】
機器個体識別ができた場合（ステップＳＴ３７、Ｙｅｓ）、すなわち、一致率が基準値以上である場合、出力回路１３３は、機器個体識別の判定結果を制御回路１２２及び生体認証回路１４０に出力する。また、出力回路１３３は、機器個体識別で取得した機器個体撮像データＩＤ１ａを生体認証回路１４０に出力する。生体認証回路１４０は機器個体撮像データＩＤ１ａをメモリ１４４に格納する。
【0124】
機器個体撮像データＩＤ１ａは、上述したように、第１光源６１がオフ（非点灯）での、複数のフォトダイオードＰＤの順バイアス電流に基づく情報であり、複数のフォトダイオードＰＤの固有の特性分布が反映されたＰＵＦとして取得される。また、複数のフォトダイオードＰＤが順バイアス駆動されるので、外光Ｌ２による機器個体撮像データＩＤ１ａの誤差の発生を抑制することができる。
【0125】
次に、制御回路１２２は、生体認証回路１４０に制御信号を供給して、ステップＳＴ４１以下の生体認証プロセスを実行する。まず、制御回路１２２は、ＰＵＦ制御回路１３１に制御信号を供給して、バイアス切り替え回路１３６により、フォトダイオードＰＤのセンサバイアスを逆バイアス駆動に切り替える（ステップＳＴ４１）。
【0126】
制御回路１２２は、センサ部１０の複数のフォトダイオードＰＤを駆動し、第１光源６１がオフ（非点灯）の状態で、複数のフォトダイオードＰＤの逆バイアス電流に基づく検出信号Ｖｄｅｔ（第１検出信号）を検出する（ステップＳＴ４２）。ステップＳＴ４２での第１検出信号を取得する動作は、暗状態、すなわち、第１光源６１がオフ（非点灯）の状態である点が異なり、その他の回路の駆動は、上述した図７、８に示すリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔと同様の駆動であり、繰り返しの説明は省略する。
【0127】
複数のフォトダイオードＰＤの走査が終了した後、生体認証回路１４０は、ステップＳＴ４２で取得された検出信号Ｖｄｅｔ（第１検出信号）に基づく第１生体情報撮像データＢＩＤ１をメモリ１４４に格納する（ステップＳＴ４３）。この際、生体認証回路１４０は、第１生体情報撮像データＢＩＤ１及び後述する第２生体情報撮像データＢＩＤ２を、ステップＳＴ３１からステップＳＴ３７で取得された機器個体撮像データＩＤ１ａと対応づけて格納する。
【0128】
次に、制御回路１２２は、第１光源６１をオン（点灯）にする（ステップＳＴ４４）。制御回路１２２は、センサ部１０の複数のフォトダイオードＰＤを駆動し、第１光源６１がオン（点灯）の状態で、複数のフォトダイオードＰＤの逆バイアス電流に基づく検出信号Ｖｄｅｔ（第２検出信号）を検出する（ステップＳＴ４５）。ステップＳＴ４４での第２検出信号を取得する動作は、上述した図７、８に示すリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔと同様の駆動であり、繰り返しの説明は省略する。
【0129】
複数のフォトダイオードＰＤの走査が終了した後、生体認証回路１４０は、ステップＳＴ４５で取得された検出信号Ｖｄｅｔ（第２検出信号）に基づく第２生体情報撮像データＢＩＤ２をメモリ１４４に格納する（ステップＳＴ４６）。
【0130】
演算回路１３２は、第１生体情報撮像データＢＩＤ１と第２生体情報撮像データＢＩＤ２との差分を演算し、差分データＤＩＤ（ＢＩＤ２－ＢＩＤ１）を生成する。演算回路１３２は差分データＤＩＤをメモリ１４４に格納する（ステップＳＴ４７）。
【0131】
認証回路１４２は、差分データＤＩＤに基づいて生体認証を実行する（ステップＳＴ４８）。ステップＳＴ４８においても、上述したように、各フォトダイオードＰＤの検出信号Ｖｄｅｔを比較してもよいし、画像データのパターンマッチングを行ってもよい。
【0132】
出力回路１４３は、認証回路１４２から受け取った生体認証結果を、制御回路１２２に出力する（ステップＳＴ４９）。
【0133】
本実施形態では、機器個体識別プロセスで、外光Ｌ２の影響が少ない順バイアス駆動で複数のフォトダイオードＰＤが駆動されるので、機器個体識別の精度を向上させることができる。また、電源オフ時に順バイアス電流の取得と機器個体撮像データの取得を行うことで効率よく、生体認証とＰＵＦデータの取得を行うことができる。
【0134】
また、生体認証プロセスで、第１光源６１がオフ（非点灯）、オン（点灯）のそれぞれで、第１生体情報撮像データＢＩＤ１と第２生体情報撮像データＢＩＤ２とが取得される。第１生体情報撮像データＢＩＤ１は、複数のフォトダイオードＰＤの固有の特性分布に基づく情報であり、第１生体情報撮像データＢＩＤ１を除いた差分データＤＩＤで生体認証が行われる。このため、各フォトダイオードＰＤの特性の経時変化等に起因する検出誤差を抑制することができ、生体認証の精度を向上させることができる。
【0135】
なお、第１実施形態の機器個体識別プロセスと第２実施形態の機器個体識別プロセスは組み合わせることができる。すなわち、機器個体識別回路１３０は、図１１に示すステップＳＴ１１からステップＳＴ１７に示す機器個体識別プロセスに加え、図１３に示すステップＳＴ３１からステップＳＴ３７に示す機器個体識別プロセスを行ってもよい。
【0136】
すなわち、機器個体識別回路１３０は、第１光源６１がオフの場合での機器個体撮像データＩＤ１（第１撮像データ）及び機器個体撮像データＩＤ１ａ（第３撮像データ）に基づいて、機器の個体識別を行う。機器個体識別回路１３０は、第１光源６１がオフの場合での機器個体撮像データＩＤ１（第１撮像データ）と、あらかじめ格納された複数のフォトダイオードＰＤの機器個体識別データＩＤ２（基準データ）との一致率が９０％以上、かつ、機器個体撮像データＩＤ１ａ（第３撮像データ）と、複数のフォトダイオードＰＤの機器個体識別データＩＤ２ａ（基準データ）との一致率が９０％以上の場合に、機器が一致したと判定する。
【0137】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
【符号の説明】
【0138】
１ 検出装置
１０ センサ部
１１ 検出制御部
１５ ゲート線駆動回路
１６ 信号線選択回路
２１ センサ基材
４０ 検出部
４８ 検出回路
６１ 第１光源
６２ 第２光源
１２２ 制御回路
１２３ 電源回路
１３０ 機器個体識別回路
１３１ ＰＵＦ制御回路
１３２、１４１ 演算回路
１３３、１４３ 出力回路
１３４ 駆動回路
１３５ 画像メモリ
１４２ 認証回路
１４４ メモリ
ＧＣＬ ゲート線
ＰＤ フォトダイオード
ＳＧＬ 信号線
Ｔｒ 第１スイッチング素子
Ｖｇｃｌ ゲート駆動信号
ＢＩＤ 生体情報撮像データ
ＢＩＤ１ 第１生体情報撮像データ
ＢＩＤ２ 第２生体情報撮像データ
ＩＤ１、ＩＤ１ａ 機器個体撮像データ
ＩＤ２、ＩＤ２ａ 機器個体識別データ
１０ センサ部
１１ 検出制御部
１５ ゲート線駆動回路
１６ 信号線選択回路
２１ センサ基材
４０ 検出部
４８ 検出回路
６１ 第１光源
６２ 第２光源
１２２ 制御回路
１２３ 電源回路
１３０ 機器個体識別回路
１３１ ＰＵＦ制御回路
１３２、１４１ 演算回路
１３３、１４３ 出力回路
１３４ 駆動回路
１３５ 画像メモリ
１４２ 認証回路
１４４ メモリ
ＧＣＬ ゲート線
ＰＤ フォトダイオード
ＳＧＬ 信号線
Ｔｒ 第１スイッチング素子
Ｖｇｃｌ ゲート駆動信号
ＢＩＤ 生体情報撮像データ
ＢＩＤ１ 第１生体情報撮像データ
ＢＩＤ２ 第２生体情報撮像データ
ＩＤ１、ＩＤ１ａ 機器個体撮像データ
ＩＤ２、ＩＤ２ａ 機器個体識別データ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】