(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022187907
(43)【公開日】2022-12-20
(54)【発明の名称】検出装置
(51)【国際特許分類】
H04N 5/353 20110101AFI20221213BHJP
【FI】
H04N5/353
【審査請求】未請求
【請求項の数】11
【出願形態】OL
(21)【出願番号】P 2021096140
(22)【出願日】2021-06-08
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】多田 正浩
【テーマコード(参考)】
5C024
【Fターム(参考)】
5C024AX02
5C024AX07
5C024CX51
5C024GX03
5C024GX18
5C024HX29
5C024HX59
(57)【要約】
【課題】良好に露光期間を設定することが可能な検出装置を提供する。
【解決手段】検出装置は、複数のフォトダイオードと、被検出体に光を照射する光源と、複数のフォトダイオードから出力される検出信号を検出する検出回路と、複数のフォトダイオードの露光期間を決定する露光期間調整回路と、を有し、検出回路から出力される出力値と、露光期間との関係において、線形領域と、飽和領域とを有し、飽和領域での露光期間に対する出力値の傾きは、線形領域での露光期間に対する出力値の傾きよりも小さく、露光期間調整回路は、第1露光期間で検出回路から出力される第1出力値と、第2露光期間で検出回路から出力される第2出力値と、あらかじめ設定された基準出力値と、に基づいて露光期間を決定する。
【選択図】
図12
【特許請求の範囲】
【請求項1】
複数のフォトダイオードと、
被検出体に光を照射する光源と、
複数の前記フォトダイオードから出力される検出信号を検出する検出回路と、
複数の前記フォトダイオードの露光期間を決定する露光期間調整回路と、を有し、
前記検出回路から出力される出力値と、前記露光期間との関係において、線形領域と、飽和領域とを有し、前記飽和領域での前記露光期間に対する前記出力値の傾きは、前記線形領域での前記露光期間に対する前記出力値の傾きよりも小さく、
前記露光期間調整回路は、第1露光期間で前記検出回路から出力される第1出力値と、第2露光期間で前記検出回路から出力される第2出力値と、あらかじめ設定された基準出力値と、に基づいて前記露光期間を決定する
検出装置。
【請求項2】
前記露光期間調整回路は、前記線形領域での前記出力値と、前記露光期間との関係を示す相関直線と、前記飽和領域での前記出力値と、前記露光期間との関係を示す相関直線との実質交点となる露光期間を、前記フォトダイオードの最適露光期間とする
請求項1に記載の検出装置。
【請求項3】
前記基準出力値に関する情報を格納するメモリを有する
請求項1又は請求項2に記載の検出装置。
【請求項4】
前記露光期間調整回路は、前記第1出力値及び前記第2出力値が、前記基準出力値以下の場合には、前記出力値と前記露光期間との関係において、前記第1出力値と前記第2出力値とを結ぶ直線と、前記基準出力値との交点の露光期間を最適露光期間とする
請求項1に記載の検出装置。
【請求項5】
前記露光期間調整回路は、前記第1出力値及び前記第2出力値が、前記基準出力値よりも大きい場合には、前記出力値と前記露光期間との関係において、前記第1出力値と前記第2出力値とを結ぶ直線と、前記基準出力値との交点の露光期間を最適露光期間とする
請求項1に記載の検出装置。
【請求項6】
前記露光期間調整回路は、前記第1出力値が前記基準出力値よりも小さく、かつ、前記第2出力値が前記基準出力値よりも大きい場合には、前記第1露光期間と前記第2露光期間との間の第3露光期間で前記検出回路から出力される第3出力値を取得し、
前記第3出力値が、前記基準出力値以下の場合には、前記出力値と前記露光期間との関係において、前記第1出力値と前記第3出力値とを結ぶ直線と、前記基準出力値との交点の露光期間を最適露光期間とする
請求項1に記載の検出装置。
【請求項7】
前記露光期間調整回路は、前記第1出力値が前記基準出力値よりも小さく、かつ、前記第2出力値が前記基準出力値よりも大きい場合には、前記第1露光期間と前記第2露光期間との間の第3露光期間で前記検出回路から出力される第3出力値を取得し、
前記第3出力値が、前記基準出力値よりも大きい場合には、前記出力値と前記露光期間との関係において、前記第3出力値と前記第2出力値とを結ぶ直線と、前記基準出力値との交点の露光期間を最適露光期間とする
請求項1に記載の検出装置。
【請求項8】
等価回路として前記フォトダイオードに並列に設けられた容量を有し、
前記検出回路は、前記容量の電荷を前記出力値として読み出す
請求項1から請求項7のいずれか1項に記載の検出装置。
【請求項9】
リセット期間、露光期間及び読み出し期間を有し、
前記リセット期間と前記読み出し期間との間の前記露光期間は、前記光源が点灯する期間と、前記光源が非点灯となる期間とを有する
請求項1から請求項8のいずれか1項に記載の検出装置。
【請求項10】
前記露光期間調整回路は、前記第1露光期間で複数の前記フォトダイオードを走査し、最も大きい前記第1出力値を出力した前記フォトダイオードを、検出対象の前記フォトダイオードとして選択する
請求項1から請求項9のいずれか1項に記載の検出装置。
【請求項11】
複数のフォトダイオードと、
被検出体に光を照射する光源と、
複数の前記フォトダイオードから出力される検出信号を検出する検出回路と、
複数の前記フォトダイオードの露光期間を決定する露光期間調整回路と、を有し、
前記検出回路から出力される出力値と、前記露光期間との関係において、線形領域と、飽和領域とを有し、前記飽和領域での前記露光期間に対する前記出力値の傾きは、前記線形領域での前記露光期間に対する前記出力値の傾きよりも小さく、
前記露光期間調整回路は、前記検出回路から出力される前記出力値と、前記露光期間との関係において、前記出力値の変曲点の露光期間を最適露光期間とする
検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、検出装置に関する。
【背景技術】
【0002】
指紋パターンや血管パターンを検出可能な光センサが知られている(例えば、特許文献1)。また、特許文献2には、表示パネル内に、ホトセンサ素子を形成することにより、画像表示と画像取り込みを行うことができるEL表示装置が記載されている。特許文献2では、発光素子からの光を対象物に照射し、反射光をホトセンサで受光することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2009-32005号公報
【特許文献2】特開2007-226045号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
光センサを用いた認証デバイス等では、例えば対象者や、検出部位や、光源からの光の強度等の違いにより、被検出体の状態が異なる。このため、被検出体からセンサに入射する光の強度が異なり、センサで検出される信号レベルが異なる。例えば、センサに入射する光の強度が弱いと雑音に埋もれ、光の強度が高いと飽和してしまい、生体情報を良好に検出できない可能性がある。被検出体ごとに最適な露光条件を設定することが困難であり、良好に生体情報を検出することができない可能性がある。
【0005】
本発明は、良好に露光期間を設定することが可能な検出装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一態様の検出装置は、複数のフォトダイオードと、被検出体に光を照射する光源と、複数の前記フォトダイオードから出力される検出信号を検出する検出回路と、複数の前記フォトダイオードの露光期間を決定する露光期間調整回路と、を有し、前記検出回路から出力される出力値と、前記露光期間との関係において、線形領域と、飽和領域とを有し、前記飽和領域での前記露光期間に対する前記出力値の傾きは、前記線形領域での前記露光期間に対する前記出力値の傾きよりも小さく、前記露光期間調整回路は、第1露光期間で前記検出回路から出力される第1出力値と、第2露光期間で前記検出回路から出力される第2出力値と、あらかじめ設定された基準出力値と、に基づいて前記露光期間を決定する。
【0007】
本発明の一態様の検出装置は、複数のフォトダイオードと、被検出体に光を照射する光源と、複数の前記フォトダイオードから出力される検出信号を検出する検出回路と、複数の前記フォトダイオードの露光期間を決定する露光期間調整回路と、を有し、前記検出回路から出力される出力値と、前記露光期間との関係において、線形領域と、飽和領域とを有し、前記飽和領域での前記露光期間に対する前記出力値の傾きは、前記線形領域での前記露光期間に対する前記出力値の傾きよりも小さく、前記露光期間調整回路は、前記検出回路から出力される出力値と、前記露光期間との関係において、前記出力値の変曲点の露光時間を最適露光時間とする。
【図面の簡単な説明】
【0008】
【
図1】
図1は、実施形態に係る検出装置を示す平面図である。
【
図2】
図2は、実施形態に係る検出装置の構成例を示すブロック図である。
【
図4】
図4は、複数の部分検出領域を示す回路図である。
【
図5】
図5は、センサ部の概略断面構成を示す断面図である。
【
図6】
図6は、第1変形例に係る検出装置のセンサ部の概略断面構成を示す断面図である。
【
図7】
図7は、検出装置の動作例を表すタイミング波形図である。
【
図8】
図8は、
図7における読み出し期間の動作例を表すタイミング波形図である。
【
図9】
図9は、実施形態に係る検出装置の、検出回路から出力される出力電圧と、指に入射する入射光強度との関係を模式的に示すグラフである。
【
図10】
図10は、実施形態に係る検出装置の、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。
【
図11】
図11は、実施形態に係る検出装置の、制御回路の構成例を示すブロック図である。
【
図12】
図12は、実施形態に係る検出装置の動作例を説明するためのフローチャートである。
【
図13】
図13は、
図12に示すステップST11及びステップST12の、検出装置のセンサ部及び光源の駆動を説明するための説明図である。
【
図14】
図14は、第2変形例に係る検出装置のセンサ部及び光源の駆動を説明するための説明図である。
【
図15】
図15は、ケース1での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。
【
図16】
図16は、ケース2での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。
【
図17】
図17は、ケース3での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。
【
図18】
図18は、ケース4での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。
【発明を実施するための形態】
【0009】
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0010】
(第1実施形態)
図1は、第1実施形態に係る検出装置を示す平面図である。
図1に示すように、検出装置100は、センサ基材21と、センサ部10と、ゲート線駆動回路15と、信号線選択回路16と、検出回路48と、制御回路122と、電源回路123と、第1光源基材51と、第2光源基材52と、第1光源61と、第2光源62と、を有する。第1光源基材51には、複数の第1光源61が設けられる。第2光源基材52には複数の第2光源62が設けられる。
【0011】
センサ基材21には、フレキシブルプリント基板71を介して制御基板121が電気的に接続される。フレキシブルプリント基板71には、検出回路48が設けられている。制御基板121には、制御回路122及び電源回路123が設けられている。制御回路122は、例えばFPGA(Field Programmable Gate Array)である。制御回路122は、センサ部10、ゲート線駆動回路15及び信号線選択回路16に制御信号を供給して、センサ部10の検出動作を制御する。また、制御回路122は、第1光源61及び第2光源62に制御信号を供給して、第1光源61及び第2光源62の点灯又は非点灯を制御する。電源回路123は、センサ電源信号VDDSNS(
図4参照)等の電圧信号をセンサ部10、ゲート線駆動回路15及び信号線選択回路16に供給する。また、電源回路123は、電源電圧を第1光源61及び第2光源62に供給する。
【0012】
センサ基材21は、検出領域AAと、周辺領域GAとを有する。検出領域AAは、センサ部10が有する複数のフォトダイオードPD(
図4参照)が設けられた領域である。周辺領域GAは、検出領域AAの外周と、センサ基材21の端部との間の領域であり、フォトダイオードPDが設けられない領域である。
【0013】
ゲート線駆動回路15及び信号線選択回路16は、周辺領域GAに設けられる。具体的には、ゲート線駆動回路15は、周辺領域GAのうち第2方向Dyに沿って延在する領域に設けられる。信号線選択回路16は、周辺領域GAのうち第1方向Dxに沿って延在する領域に設けられ、センサ部10と検出回路48との間に設けられる。
【0014】
なお、第1方向Dxは、センサ基材21と平行な面内の一方向である。第2方向Dyは、センサ基材21と平行な面内の一方向であり、第1方向Dxと直交する方向である。なお、第2方向Dyは、第1方向Dxと直交しないで交差してもよい。また、第3方向Dzは、第1方向Dx及び第2方向Dyと直交する方向であり、センサ基材21の法線方向である。
【0015】
複数の第1光源61は、第1光源基材51に設けられ、第2方向Dyに沿って配列される。複数の第2光源62は、第2光源基材52に設けられ、第2方向Dyに沿って配列される。第1光源基材51及び第2光源基材52は、それぞれ、制御基板121に設けられた端子部124、125を介して、制御回路122及び電源回路123と電気的に接続される。
【0016】
複数の第1光源61及び複数の第2光源62は、例えば、無機LED(Light Emitting Diode)や、有機EL(OLED:Organic Light Emitting Diode)等が用いられる。複数の第1光源61及び複数の第2光源62は、それぞれ異なる波長の第1光及び第2光を出射する。
【0017】
第1光源61から出射された第1光は、主に指Fg等の被検出体の表面で反射されセンサ部10に入射する。これにより、センサ部10は、指Fg等の表面の凹凸の形状を検出することで指紋を検出することができる。第2光源62から出射された第2光は、主に指Fg等の内部で反射し又は指Fg等を透過してセンサ部10に入射する。これにより、センサ部10は、指Fg等の内部の生体に関する情報を検出できる。生体に関する情報とは、例えば、指Fgや掌の脈波、脈拍、血管像等である。すなわち、検出装置100は、指紋を検出する指紋検出装置や、静脈などの血管パターンを検出する静脈検出装置として構成されてもよい。
【0018】
第1光は、500nm以上600nm以下、例えば550nm程度の波長を有し、第2光は、780nm以上950nm以下、例えば850nm程度の波長を有していてもよい。この場合、第1光は、青色又は緑色の可視光であり、第2光は、赤外光である。センサ部10は、第1光源61から出射された第1光に基づいて、指紋を検出することができる。第2光源62から出射された第2光は、指Fg等の被検出体の内部で反射し又は指Fg等を透過・吸収されてセンサ部10に入射する。これにより、センサ部10は、指Fg等の内部の生体に関する情報として脈波や血管像(血管パターン)を検出できる。
【0019】
又は、第1光は、600nm以上700nm以下、例えば660nm程度の波長を有し、第2光は、780nm以上900nm以下、例えば850nm程度の波長を有していてもよい。この場合、第1光源61から出射された第1光及び第2光源62から出射された第2光に基づいて、センサ部10は、生体に関する情報として、脈波、脈拍や血管像に加えて、血中酸素飽和度を検出することができる。このように、検出装置100は、第1光源61及び複数の第2光源62を有しているので、第1光に基づいた検出と、第2光に基づいた検出とを行うことで、種々の生体に関する情報を検出することができる。
【0020】
なお、
図1に示す第1光源61及び第2光源62の配置は、あくまで一例であり適宜変更することができる。検出装置100は、光源として複数種類の光源(第1光源61と第2光源62)が設けられている。ただし、これに限定されず、光源は1種類であってもよい。例えば、第1光源基材51及び第2光源基材52のそれぞれに、複数の第1光源61及び複数の第2光源62が配置されていてもよい。また、第1光源61及び第2光源62が設けられる光源基材は1つ又は3つ以上であってもよい。あるいは、光源は、少なくとも1つ以上配置されていればよい。
【0021】
図2は、第1実施形態に係る検出装置の構成例を示すブロック図である。
図2に示すように、検出装置100は、さらに検出制御部11と検出部40と、有する。検出制御部11の機能の一部又は全部は、制御回路122に含まれる。また、検出部40のうち、検出回路48以外の機能の一部又は全部は、制御回路122に含まれる。
【0022】
センサ部10は、複数のフォトダイオードPDを有する。センサ部10が有するフォトダイオードPDは、照射される光に応じた電気信号を、検出信号Vdetとして信号線選択回路16に出力する光センサである。また、センサ部10は、ゲート線駆動回路15から供給されるゲート駆動信号Vgclにしたがって検出を行う。
【0023】
検出制御部11は、ゲート線駆動回路15、信号線選択回路16及び検出部40にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部11は、スタート信号STV、クロック信号CK、リセット信号RST1等の各種制御信号をゲート線駆動回路15に供給する。また、検出制御部11は、選択信号ASW等の各種制御信号を信号線選択回路16に供給する。また、検出制御部11は、各種制御信号を第1光源61及び第2光源62に供給して、それぞれの点灯及び非点灯を制御する。
【0024】
ゲート線駆動回路15は、各種制御信号に基づいて複数のゲート線GCL(
図3参照)を駆動する回路である。ゲート線駆動回路15は、複数のゲート線GCLを順次又は同時に選択し、選択されたゲート線GCLにゲート駆動信号Vgclを供給する。これにより、ゲート線駆動回路15は、ゲート線GCLに接続された複数のフォトダイオードPDを選択する。
【0025】
信号線選択回路16は、複数の信号線SGL(
図3参照)を順次又は同時に選択するスイッチ回路である。信号線選択回路16は、例えばマルチプレクサである。信号線選択回路16は、検出制御部11から供給される選択信号ASWに基づいて、選択された信号線SGLと検出回路48とを接続する。これにより、信号線選択回路16は、フォトダイオードPDの検出信号Vdetを検出部40に出力する。
【0026】
検出部40は、検出回路48と、信号処理部44と、座標抽出部45と、記憶部46と、検出タイミング制御部47と、画像処理部49と、出力処理部50とを備える。検出タイミング制御部47は、検出制御部11から供給される制御信号に基づいて、検出回路48と、信号処理部44と、座標抽出部45と、画像処理部49と、が同期して動作するように制御する。
【0027】
検出回路48は、例えばアナログフロントエンド回路(AFE、Analog Front End)である。検出回路48は、少なくとも検出信号増幅部42及びA/D変換部43の機能を有する信号処理回路である。検出信号増幅部42は、検出信号Vdetを増幅する。A/D変換部43は、検出信号増幅部42から出力されるアナログ信号をデジタル信号に変換する。
【0028】
信号処理部44は、検出回路48の出力信号に基づいて、センサ部10に入力された所定の物理量を検出する論理回路である。信号処理部44は、指Fgが検出面に接触又は近接した場合に、検出回路48からの信号に基づいて指Fgや掌の表面の凹凸を検出できる。また、信号処理部44は、検出回路48からの信号に基づいて生体に関する情報を検出できる。生体に関する情報は、例えば、指Fgや掌の血管像、脈波、脈拍、血中酸素濃度等である。
【0029】
また、信号処理部44は、複数のフォトダイオードPDにより同時に検出された検出信号Vdet(生体に関する情報)を取得し、これらを平均化する処理を実行してもよい。この場合、検出部40は、ノイズや、指Fg等の被検出体とセンサ部10との相対的な位置ずれに起因する測定誤差を抑制して、安定した検出が可能となる。
【0030】
記憶部46は、信号処理部44で演算された信号を一時的に保存する。記憶部46は、例えばRAM(Random Access Memory)、レジスタ回路等であってもよい。
【0031】
座標抽出部45は、信号処理部44において指の接触又は近接が検出されたときに、指等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出部45は、指Fgや掌の血管の検出座標を求める論理回路である。画像処理部49は、センサ部10の各フォトダイオードPDから出力される検出信号Vdetを組み合わせて、指Fg等の表面の凹凸の形状を示す二次元情報及び指Fgや掌の血管の形状を示す二次元情報を生成する。なお、座標抽出部45は、検出座標を算出せずにセンサ出力電圧Voとして検出信号Vdetを出力してもよい。また、座標抽出部45及び画像処理部49は、検出部40に含まれていない場合であってもよい。
【0032】
出力処理部50は、複数のフォトダイオードPDからの出力に基づいた処理を行う処理部として機能する。具体的には、実施形態の出力処理部50は、少なくとも、信号処理部44を経て取得された検出信号Vdetに基づいて、少なくとも脈波データを含むセンサ出力電圧Voを出力する。実施形態では、後述する各フォトダイオードPDの検出信号Vdetの出力の変化(振幅)を示すデータを信号処理部44が出力し、どの出力がセンサ出力電圧Voに採用されるかを出力処理部50が決定するが、この両方を信号処理部44又は出力処理部50が行うようにしてもよい。なお、出力処理部50は、座標抽出部45が求めた検出座標、画像処理部49が生成した二次元情報等をセンサ出力電圧Voに含めるようにしてもよい。また、出力処理部50の機能は、他の構成(例えば、画像処理部49等)に統合されてもよい。
【0033】
次に、検出装置100の回路構成例について説明する。
図3は、検出装置を示す回路図である。
図3に示すように、センサ部10は、マトリクス状に配列された複数の部分検出領域PAAを有する。複数の部分検出領域PAAには、それぞれフォトダイオードPDが設けられている。
【0034】
ゲート線GCLは、第1方向Dxに延在し、第1方向Dxに配列された複数の部分検出領域PAAと接続される。また、複数のゲート線GCL(1)、GCL(2)、…、GCL(8)は、第2方向Dyに配列され、それぞれゲート線駆動回路15に接続される。なお、以下の説明において、複数のゲート線GCL(1)、GCL(2)、…、GCL(8)を区別して説明する必要がない場合には、単にゲート線GCLと表す。また、
図3では説明を分かりやすくするために、8本のゲート線GCLを示しているが、あくまで一例であり、ゲート線GCLは、M本(Mは8以上、例えばM=256)配列されていてもよい。
【0035】
信号線SGLは、第2方向Dyに延在し、第2方向Dyに配列された複数の部分検出領域PAAのフォトダイオードPDに接続される。また、複数の信号線SGL(1)、SGL(2)、…、SGL(12)は、第1方向Dxに配列されて、それぞれ信号線選択回路16及びリセット回路17に接続される。なお、以下の説明において、複数の信号線SGL(1)、SGL(2)、…、SGL(12)を区別して説明する必要がない場合には、単に信号線SGLと表す。
【0036】
また、説明を分かりやすくするために、12本の信号線SGLを示しているが、あくまで一例であり、信号線SGLは、N本(Nは12以上、例えばN=252)配列されていてもよい。また、
図3では、信号線選択回路16とリセット回路17との間にセンサ部10が設けられている。これに限定されず、信号線選択回路16とリセット回路17とは、信号線SGLの同じ方向の端部にそれぞれ接続されていてもよい。また、1つのセンサの実質的な面積は例えば実質50×50um
2とされ、検出領域AAの解像度は例えば実質508ppiとされ、検出領域AAに配置されるセンサ数は例えば252セル×256セルとされ、検出領域AAの面積は例えば12.6×12.8mm
2とされる。
【0037】
ゲート線駆動回路15は、スタート信号STV、クロック信号CK、リセット信号RST1等の各種制御信号を、制御回路122(
図1参照)から受け取る。ゲート線駆動回路15は、各種制御信号に基づいて、複数のゲート線GCL(1)、GCL(2)、…、GCL(8)を時分割的に順次選択する。ゲート線駆動回路15は、選択されたゲート線GCLにゲート駆動信号Vgclを供給する。これにより、ゲート線GCLに接続された複数の第1スイッチング素子Trにゲート駆動信号Vgclが供給され、第1方向Dxに配列された複数の部分検出領域PAAが、検出対象として選択される。
【0038】
なお、ゲート線駆動回路15は、指紋の検出及び異なる複数の生体に関する情報(脈波、脈拍、血管像、血中酸素濃度等)のそれぞれの検出モードごとに、異なる駆動を実行してもよい。例えば、ゲート線駆動回路15は、複数のゲート線GCLを束ねて駆動してもよい。
【0039】
信号線選択回路16は、複数の選択信号線Lselと、複数の出力信号線Loutと、第3スイッチング素子TrSと、を有する。複数の第3スイッチング素子TrSは、それぞれ複数の信号線SGLに対応して設けられている。6本の信号線SGL(1)、SGL(2)、…、SGL(6)は、共通の出力信号線Lout1に接続される。6本の信号線SGL(7)、SGL(8)、…、SGL(12)は、共通の出力信号線Lout2に接続される。出力信号線Lout1、Lout2は、それぞれ検出回路48に接続される。
【0040】
ここで、信号線SGL(1)、SGL(2)、…、SGL(6)を第1信号線ブロックとし、信号線SGL(7)、SGL(8)、…、SGL(12)を第2信号線ブロックとする。複数の選択信号線Lselは、1つの信号線ブロックに含まれる第3スイッチング素子TrSのゲートにそれぞれ接続される。また、1本の選択信号線Lselは、複数の信号線ブロックの第3スイッチング素子TrSのゲートに接続される。
【0041】
制御回路122(
図1参照)は、選択信号ASWを順次選択信号線Lselに供給する。これにより、信号線選択回路16は、第3スイッチング素子TrSの動作により、1つの信号線ブロックにおいて信号線SGLを時分割的に順次選択する。また、信号線選択回路16は、複数の信号線ブロックでそれぞれ1本ずつ信号線SGLを選択する。このような構成により、検出装置100は、検出回路48を含むIC(Integrated Circuit)の数、又はICの端子数を少なくすることができる。なお、信号線選択回路16は、複数の信号線SGLを束ねて検出回路48に接続してもよい。
【0042】
図3に示すように、リセット回路17は、基準信号線Lvr、リセット信号線Lrst及び第4スイッチング素子TrRを有する。第4スイッチング素子TrRは、複数の信号線SGLに対応して設けられている。基準信号線Lvrは、複数の第4スイッチング素子TrRのソース又はドレインの一方に接続される。リセット信号線Lrstは、複数の第4スイッチング素子TrRのゲートに接続される。
【0043】
制御回路122は、リセット信号RST2をリセット信号線Lrstに供給する。これにより、複数の第4スイッチング素子TrRがオンになり、複数の信号線SGLは基準信号線Lvrと電気的に接続される。電源回路123は、基準信号COMを基準信号線Lvrに供給する。これにより、複数の部分検出領域PAAに含まれる容量素子Ca(
図4参照)に基準信号COMが供給される。
【0044】
図4は、複数の部分検出領域を示す回路図である。なお、
図4では、検出回路48の回路構成も併せて示している。
図4に示すように、部分検出領域PAAは、フォトダイオードPDと、容量素子Caと、第1スイッチング素子Trとを含む。容量素子Caは、フォトダイオードPDに形成される容量(センサ容量)であり、等価的にフォトダイオードPDと並列に接続される。
【0045】
図4では、複数のゲート線GCLのうち、第2方向Dyに並ぶ2つのゲート線GCL(m)、GCL(m+1)を示す。また、複数の信号線SGLのうち、第1方向Dxに並ぶ2つの信号線SGL(n)、SGL(n+1)を示す。部分検出領域PAAは、ゲート線GCLと信号線SGLとで囲まれた領域である。
【0046】
第1スイッチング素子Trは、フォトダイオードPDに対応して設けられる。第1スイッチング素子Trは、薄膜トランジスタにより構成されるものであり、この例では、nチャネルのMOS(Metal Oxide Semiconductor)型のTFT(Thin Film Transistor)で構成されている。
【0047】
第1方向Dxに並ぶ複数の部分検出領域PAAに属する第1スイッチング素子Trのゲートは、ゲート線GCLに接続される。第2方向Dyに並ぶ複数の部分検出領域PAAに属する第1スイッチング素子Trのソースは、信号線SGLに接続される。第1スイッチング素子Trのドレインは、フォトダイオードPDのカソード及び容量素子Caに接続される。
【0048】
フォトダイオードPDのアノードには、電源回路123からセンサ電源信号VDDSNSが供給される。また、信号線SGL及び容量素子Caには、電源回路123から、信号線SGL及び容量素子Caの初期電位となる基準信号COMが供給される。
【0049】
部分検出領域PAAに光が照射されると、フォトダイオードPDには光量に応じた電流が流れ、これにより容量素子Caに電荷が蓄積される。第1スイッチング素子Trがオンになると、容量素子Caに蓄積された電荷に応じて、信号線SGLに電流が流れる。信号線SGLは、信号線選択回路16の第3スイッチング素子TrSを介して検出回路48に接続される。これにより、検出装置100は、部分検出領域PAAごとに、又はブロック単位PAGごとにフォトダイオードPDに照射される光の光量に応じた信号を検出できる。
【0050】
検出回路48は、読み出し期間Pdet(
図7参照)にスイッチSSWがオンになり、信号線SGLと接続される。検出回路48の検出信号増幅部42は、信号線SGLから供給された電流の変動を電圧の変動に変換して増幅する。検出信号増幅部42の非反転入力部(+)には、固定された電位を有する基準電位(Vref)が入力され、反転入力端子(-)には、信号線SGLが接続される。実施形態では、基準電位(Vref)電圧として基準信号COMと同じ信号が入力される。また、検出信号増幅部42は、容量素子Cf及びリセットスイッチRSWを有する。リセット期間Prst(
図6参照)において、リセットスイッチRSWがオンになり、容量素子Cfの電荷がリセットされる。また、読み出し期間Pdet(
図6参照)では、容量素子Cfに蓄積された電荷に応じた電圧が、出力電圧VAFE(出力値)として検出回路48から出力される。
【0051】
次に、フォトダイオードPDの構成について説明する。
図5は、センサ部の概略断面構成を示す断面図である。
図5に示すように、センサ部10は、センサ基材21と、TFT層22と、絶縁層23と、フォトダイオードPDと、絶縁層24a、24b、24c、25を備える。センサ基材21は、絶縁性の基材であり、例えば、ガラスや樹脂材料が用いられる。センサ基材21は、平板状に限定されず、曲面を有していてもよい。この場合、センサ基材21は、フィルム状の樹脂であってもよい。センサ基材21は、第1面と、第1面の反対側の第2面とを有する。第1面に、TFT層22、絶縁層23、フォトダイオードPD、絶縁層24、25の順に積層される。
【0052】
TFT層22は、上述したゲート線駆動回路15や信号線選択回路16等の回路が設けられる。また、TFT層22には、第1スイッチング素子Tr等のTFT(Thin Film Transistor)や、ゲート線GCL、信号線SGL等の各種配線が設けられる。センサ基材21及びTFT層22は、所定の検出領域ごとにセンサを駆動する駆動回路基板であり、バックプレーン又はアレイ基板とも呼ばれる。
【0053】
絶縁層23は、有機絶縁層であり、TFT層22の上に設けられる。絶縁層23は、TFT層22に形成される第1スイッチング素子Trや、各種導電層で形成される凹凸を平坦化する平坦化層である。
【0054】
フォトダイオードPDは、絶縁層23の上に設けられる。フォトダイオードPDは、下部電極35、半導体層31及び上部電極34を有し、この順で積層される。
【0055】
下部電極35は、絶縁層23の上に設けられ、コンタクトホールH1を介してTFT層22の第1スイッチング素子Trと電気的に接続される。下部電極35は、フォトダイオードPDのカソードであり、検出信号Vdetを読み出すための電極である。下部電極35は、例えば、ITO(Indium Tin Oxide)等の透光性を有する導電材料で形成される。
【0056】
半導体層31は、アモルファスシリコン(a-Si)である。半導体層31は、i型半導体層32a、p型半導体層32b及びn型半導体層32cを含む。i型半導体層32a、p型半導体層32b及びn型半導体層32cは、光電変換素子の一具体例である。
図5では、センサ基材21の表面に垂直な方向において、n型半導体層32c、i型半導体層32a及びp型半導体層32bの順に積層されている。ただし、反対の構成、つまり、p型半導体層32b、i型半導体層32a及びn型半導体層32cの順に積層されていてもよい。また半導体層31は、有機半導体からなる光電変換素子であってもよい。
【0057】
n型半導体層32cは、a-Siに不純物がドープされてn+領域を形成する。p型半導体層32bは、a-Siに不純物がドープされてp+領域を形成する。i型半導体層32aは、例えば、ノンドープの真性半導体であり、p型半導体層32b及びn型半導体層32cよりも低い導電性を有する。
【0058】
上部電極34は、フォトダイオードPDのアノードであり、電源信号VDDSNSを光電変換層に供給するための電極である。上部電極34は、例えばITO等の透光性導電層であり、フォトダイオードPDごとに複数設けられる。
【0059】
絶縁層23の上に絶縁層24a及び絶縁層24bが設けられている。絶縁層24aは、上部電極34の周縁部を覆い、上部電極34と重なる位置に開口が設けられている。接続配線36は、上部電極34のうち、絶縁層24aが設けられていない部分で上部電極34と接続される。絶縁層24bは、上部電極34及び接続配線36を覆って絶縁層24aの上に設けられる。絶縁層24bの上に平坦化層である絶縁層24cが設けられる。絶縁層24cの上に絶縁層25が設けられる。ただし、絶縁層25は、なくてもよい。
【0060】
図6は、第1変形例に係る検出装置のセンサ部の概略断面構成を示す断面図である。
図5Bに示すように、第1変形例の検出装置100Aにおいて、フォトダイオードPDAは、絶縁層23aの上に設けられる。絶縁層23aは、絶縁層23を覆って設けられた無機絶縁層であり、例えば窒化シリコン(SiN)で形成される。フォトダイオードPDAは、光電変換層31Aと、下部電極35(カソード電極)と、上部電極34(アノード電極)と、を有する。センサ基材21の第1面に垂直な方向において、下部電極35、光電変換層31A、上部電極34の順に積層される。
【0061】
光電変換層31Aは、照射される光に応じて特性(例えば、電圧電流特性や抵抗値)が変化する。光電変換層31Aの材料として、有機材料が用いられる。具体的には、光電変換層31Aとして、例えば、低分子有機材料であるC60(フラーレン)、PCBM(フェニルC61酪酸メチルエステル:Phenyl C61-butyric acid methyl ester)、CuPc(銅フタロシアニン:Copper Phthalocyanine)、F16CuPc(フッ素化銅フタロシアニン)、rubrene(ルブレン:5,6,11,12-tetraphenyltetracene)、PDI(Perylene(ペリレン)の誘導体)等を用いることができる。
【0062】
光電変換層31Aは、これらの低分子有機材料を用いて蒸着型(Dry Process)で形成することができる。この場合、光電変換層31Aは、例えば、CuPcとF16CuPcとの積層膜、又はrubreneとC60との積層膜であってもよい。光電変換層31Aは、塗布型(Wet Process)で形成することもできる。この場合、光電変換層31Aは、上述した低分子有機材料と高分子有機材料とを組み合わせた材料が用いられる。高分子有機材料として、例えばP3HT(poly(3-hexylthiophene))、F8BT(F8-alt-benzothiadiazole)等を用いることができる。光電変換層31Aは、P3HTとPCBMとが混合した状態の膜、又はF8BTとPDIとが混合した状態の膜とすることができる。
【0063】
下部電極35と、上部電極34とは、光電変換層31Aを挟んで対向する。上部電極34は、例えば、ITO(Indium Tin Oxide)等の透光性を有する導電性材料が用いられる。下部電極35は、例えば、銀(Ag)やアルミニウム(Al)等の金属材料が用いられる。又は、下部電極35は、これらの金属材料の少なくとも1以上を含む合金材料であってもよい。
【0064】
下部電極35の膜厚を制御することで、透光性を有する半透過型電極として下部電極35を形成できる。例えば、下部電極35は、膜厚10nmのAg薄膜で形成することで、60%程度の透光性を有する。この場合、フォトダイオードPDAは、センサ基材21の両面側から照射される光、例えば第2面側から照射される光L1及び第1面側から照射される光の両方を検出できる。
【0065】
図6では図示を省略するが、上部電極34を覆って保護膜が設けられてもよい。保護膜は、パッシベーション膜であり、フォトダイオードPDAを保護するために設けられている。
【0066】
図6に示すように、TFT層22には、フォトダイオードPDAに電気的に接続される第1スイッチング素子Trが設けられる。第1スイッチング素子Trは、半導体層81、ソース電極82、ドレイン電極83及びゲート電極84、85を有する。フォトダイオードPDAの下部電極35は、絶縁層23、23aに設けられたコンタクトホールH11を介して、第1スイッチング素子Trのドレイン電極83と電気的に接続される。
【0067】
第1スイッチング素子Trは、半導体層81の上側及び下側の両方にゲート電極84、85が設けられた、いわゆるデュアルゲート構造である。ただし、これに限定されず、第1スイッチング素子Trはトップゲート構造でもよく、ボトムゲート構造でもよい。
【0068】
なお、
図6では、周辺領域GAに設けられた第2スイッチング素子TrA及び端子部72を、模式的に示している。第2スイッチング素子TrAは、例えば、ゲート線駆動回路15(
図1参照)に設けられたスイッチング素子である。第2スイッチング素子TrAは、半導体層86、ソース電極87、ドレイン電極88及びゲート電極89を有する。第2スイッチング素子TrAは、半導体層86の上側にゲート電極89が設けられた、いわゆるトップゲート構造である。半導体層86の下側で、半導体層86とセンサ基材21との間には、遮光層90が設けられる。ただし、これに限定されず、第2スイッチング素子TrAはボトムゲート構造でもよく、デュアルゲート構造でもよい。
【0069】
第1スイッチング素子Trの半導体層81と、第2スイッチング素子TrAの半導体層86とは、異なる層に設けられる。第1スイッチング素子Trの半導体層81は、例えば酸化物半導体である。第2スイッチング素子TrAの半導体層86は、例えばポリシリコンである。
【0070】
次に、本実施形態の検出装置100の動作例について説明する。
図7は、検出装置の動作例を表すタイミング波形図である。
図7に示すように、検出装置100は、リセット期間Prst、露光期間Pex及び読み出し期間Pdetを有する。電源回路123は、リセット期間Prst、露光期間Pex及び読み出し期間Pdetに亘って、センサ電源信号VDDSNSをフォトダイオードPDのアノードに供給する。センサ電源信号VDDSNSはフォトダイオードPDのアノード-カソード間に逆バイアスを印加する信号である。例えば、フォトダイオードPDのカソードには実質0.75Vの基準信号COMが印加されているが、アノードに実質-1.25Vのセンサ電源信号VDDSNSを印加することにより、アノード-カソード間は実質2.0Vで逆バイアスされる。制御回路122は、リセット信号RST2を”H”とした後にゲート線駆動回路15にスタート信号STVおよびクロック信号CKを供給し、リセット期間Prstが開始する。リセット期間Prstにおいて、制御回路122は、基準信号COMをリセット回路17に供給し、リセット信号RST2によってリセット電圧を供給するための第4スイッチング素子TrRをオンさせる。これにより各信号線SGLにはリセット電圧として基準信号COMが供給される。基準信号COMは、例えば0.75Vとされる。
【0071】
リセット期間Prstにおいて、ゲート線駆動回路15は、スタート信号STV、クロック信号CK及びリセット信号RST1に基づいて、順次ゲート線GCLを選択する。ゲート線駆動回路15は、ゲート駆動信号Vgcl{Vgcl(1)~Vgcl(M)}をゲート線GCLに順次供給する。ゲート駆動信号Vgclは、高レベル電圧である電源電圧VDDと低レベル電圧である電源電圧VSSとを有するパルス状の波形を有する。
図7では、M本(例えばM=256)のゲート線GCLが設けられており、各ゲート線GCLに、ゲート駆動信号Vgcl(1)、…、Vgcl(M)が順次供給され、複数の第1スイッチング素子Trは各行毎に順次導通され、リセット電圧が供給される。リセット電圧として例えば、基準信号COMの電圧0.75Vが供給される。
【0072】
これにより、リセット期間Prstでは、全ての部分検出領域PAAの容量素子Caは、順次信号線SGLと電気的に接続されて、基準信号COMが供給される。この結果、容量素子Caの容量がリセットされる。尚、部分的にゲート線GCL、および信号線SGLを選択することにより部分検出領域PAAのうち一部の容量素子Caの容量をリセットすることも可能である。
【0073】
露光するタイミングの例として、ゲート線非選択時露光制御方法と常時露光制御方法がある。ゲート線非選択時露光制御方法においては、検出対象のフォトダイオードPDに接続された全てのゲート線GCLにゲート駆動信号{Vgcl(1)~(M)}が順次供給され、検出対象の全てのフォトダイオードPDにリセット電圧が供給される。その後、検出対象のフォトダイオードPDに接続された全てのゲート線GCLが低電圧(第1スイッチング素子Trがオフ)になると露光が開始され、露光期間Pexの間に露光が行われる。露光が終了すると前述のように検出対象のフォトダイオードPDに接続されたゲート線GCLにゲート駆動信号{Vgcl(1)~(M)}が順次供給され、読み出し期間Pdetに読み出しが行われる。常時露光制御方法においては、リセット期間Prst、読み出し期間Pdetにおいても露光を行う制御(常時露光制御)をすることも可能である。この場合は、リセット期間Prstにゲート駆動信号Vgcl(1)がゲート線GCLに供給された後に、露光期間Pex(1)が開始する。ここで、露光期間Pex{(1)・・・(M)}とはフォトダイオードPDから容量素子Caへ充電される期間とされる。リセット期間Prstに容量素子Caにチャージされた電荷が光照射によってフォトダイオードPDに逆方向電流(カソードからアノードへ)が流れ、容量素子Caの電位差は減少する。なお、各ゲート線GCLに対応する部分検出領域PAAでの、実際の露光期間Pex(1)、…、Pex(M)は、開始のタイミング及び終了のタイミングが異なっている。露光期間Pex(1)、…、Pex(M)は、それぞれ、リセット期間Prstでゲート駆動信号Vgclが高レベル電圧の電源電圧VDDから低レベル電圧の電源電圧VSSに変化したタイミングで開始される。また、露光期間Pex(1)、…、Pex(M)は、それぞれ、読み出し期間Pdetでゲート駆動信号Vgclが電源電圧VSSから電源電圧VDDに変化したタイミングで終了する。各露光期間Pex(1)、…、Pex(M)の露光期間の長さは等しい。
【0074】
ゲート線非選択時露光制御方法において、露光期間Pex{(1)・・・(M)}及では、各部分検出領域PAAで、フォトダイオードPDに照射された光に応じて電流が流れる。この結果、各容量素子Caに電荷が蓄積される。
【0075】
読み出し期間Pdetが開始する前のタイミングで、制御回路122は、リセット信号RST2を低レベル電圧にする。これにより、リセット回路17の動作が停止する。尚、リセット信号はリセット期間Prstのみ高レベル電圧としてもよい。読み出し期間Pdetでは、リセット期間Prstと同様に、ゲート線駆動回路15は、ゲート線GCLにゲート駆動信号Vgcl(1)、…、Vgcl(M)を順次供給する。
【0076】
具体的には、
図8に示すように、ゲート線駆動回路15は、行読み出し期間VR(1)において、ゲート線GCL(1)に、高レベル電圧(電源電圧VDD)のゲート駆動信号Vgcl(1)を供給する。制御回路122は、ゲート駆動信号Vgcl(1)が高レベル電圧(電源電圧VDD)の期間に、選択信号ASW1、…、ASW6を、信号線選択回路16に順次供給する。これにより、ゲート駆動信号Vgcl(1)により選択された部分検出領域PAAの信号線SGLが順次、又は同時に検出回路48に接続される。この結果、検出信号Vdetが部分検出領域PAAごとに検出回路48に供給される。
【0077】
同様に、ゲート線駆動回路15は、行読み出し期間VR(2)、…、VR(M-1)、VR(M)において、ゲート線GCL(2)、…、GCL(M-1)、GCL(M)に、それぞれ高レベル電圧のゲート駆動信号Vgcl(2)、…、Vgcl(M-1)、Vgcl(M)を供給する。すなわち、ゲート線駆動回路15は、行読み出し期間VR(1)、VR(2)、…、VR(M-1)、VR(M)ごとに、ゲート線GCLにゲート駆動信号Vgclを供給する。各ゲート駆動信号Vgclが高レベル電圧となる期間ごとに、信号線選択回路16は選択信号ASWに基づいて、順次信号線SGLを選択する。信号線選択回路16は、信号線SGLごとに順次、1つの検出回路48に接続する。これにより、読み出し期間Pdetで、検出装置100は、全ての部分検出領域PAAの検出信号Vdetを検出回路48に出力することができる。
【0078】
図8は、
図7における読み出し期間の動作例を表すタイミング波形図である。以下、
図8を参照して、
図7における1つのゲート駆動信号Vgcl(j)の供給期間である行読み出し期間VR中の動作例について説明する。
図7では、最初のゲート駆動信号Vgcl(1)に行読み出し期間VRの符号を付しているが、他のゲート駆動信号Vgcl(2)、…、Vgcl(M)についても同様である。jは、1からMのいずれかの自然数である。
【0079】
図8および
図4に示すように、第3スイッチング素子TrSの出力(V
out)は予め基準電位(Vref)電圧にリセットされている。基準電位(Vref)電圧はリセット電圧とされ、例えば0.75Vとされる。次にゲート駆動信号Vgcl(j)がハイレベルとなり当該行の第1スイッチング素子Trがオンし、各行の信号線SGLは当該部分検出領域PAAの容量(容量素子Ca)に蓄積された電荷に応じた電圧になる。ゲート駆動信号Vgcl(j)の立ち上がりから期間t1の経過後、選択信号ASW(k)がハイになる期間t2が生じる。選択信号ASW(k)がハイになって第3スイッチング素子TrSがオンすると、当該第3スイッチング素子TrSを介して検出回路48と接続されている部分検出領域PAAの容量(容量素子Ca)に充電された電荷により、第3スイッチング素子TrSの出力(V
out)(
図4参照)が当該部分検出領域PAAの容量(容量素子Ca)に蓄積された電荷に応じた電圧に変化する(期間t3)。
図8の例では期間t3のようにこの電圧はリセット電圧から下がっている。その後、スイッチSSWがオン(SSW信号のハイレベルの期間t4)すると当該部分検出領域PAAの容量(容量素子Ca)に蓄積された電荷が検出回路48の検出信号増幅部42の容量(容量素子Cf)へ電荷が移動し、検出信号増幅部42の出力電圧は容量素子Cfに蓄積された電荷に応じた電圧となる。このとき検出信号増幅部42の反転入力部はオペアンプのイマジナリショート電位となるため、基準電位(Vref)に戻っている。検出信号増幅部42の出力電圧はA/D変換部43で読み出す。
図8の例では、各列の信号線SGLに対応する選択信号ASW(k)、ASW(k+1)、…の波形がハイになって第3スイッチング素子TrSを順次オンさせ、同様の動作を順次行うことで当該ゲート線GCLに接続された部分検出領域PAAの容量(容量素子Ca)に蓄積された電荷を順次読み出している。なお
図8におけるASW(k)、ASW(k+1)…は、例えば、
図7におけるASW1からASW6のいずれかである。
【0080】
具体的には、スイッチSSWがオンになる期間t4が生じると、部分検出領域PAAの容量(容量素子Ca)から検出回路48の検出信号増幅部42の容量(容量素子Cf)へ電荷が移動する。このとき検出信号増幅部42の非反転入力(+)は、基準電位(Vref)電圧(例えば、0.75[V])にバイアスされている。このため、検出信号増幅部42の入力間のイマジナリショートにより第3スイッチング素子TrSの出力(Vout)も基準電位(Vref)電圧になる。また、容量素子Cfの電圧は、選択信号ASW(k)に応じて第3スイッチング素子TrSがオンした箇所の部分検出領域PAAの容量(容量素子Ca)に蓄積された電荷に応じた電圧となる。検出信号増幅部42の出力は、イマジナリショートによって第3スイッチング素子TrSの出力(Vout)が基準電位(Vref)電圧になった後に、容量素子Cfの容量に応じた電圧になり、この出力電圧をA/D変換部43で読み取る。なお、容量素子Cfの電圧とは、例えば、容量素子Cfを構成するコンデンサに設けられる2つの電極間の電圧である。
【0081】
なお、期間t1は、例えば20[μs]である。期間t2は、例えば60[μs]である。期間t3は、例えば44.7[μs]である。期間t4は、例えば0.98[μs]である。
【0082】
なお、
図7から
図8では、ゲート線駆動回路15がゲート線GCLを個別に選択する例を示したが、これに限定されない。ゲート線駆動回路15は、2以上の所定数のゲート線GCLを同時に選択し、所定数のゲート線GCLごとに順次ゲート駆動信号Vgclを供給してもよい。また、信号線選択回路16も、2以上の所定数の信号線SGLを同時に1つの検出回路48に接続してもよい。また更には、ゲート線駆動回路15は、複数のゲート線GCLを間引いて走査してもよい。
【0083】
次に、検出装置100の露光期間Pexの調整方法について説明する。
図9は、実施形態に係る検出装置の、検出回路から出力される出力電圧と、指に入射する入射光強度との関係を模式的に示すグラフである。
図10は、実施形態に係る検出装置の、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。
図9は、異なる露光期間Pex(Pex=ta、tb、tc、tbet)ごとに、出力電圧と、入射光強度との関係を示している。
図10は、最小入射光強度L-minと最大入射光強度L-maxとのそれぞれで、出力電圧と、露光期間との関係を示している。
【0084】
図9に示すように、いずれの露光期間Pexでも入射光強度が大きくなるにしたがって、出力電圧VAFEが大きくなる。露光期間Pex(Pex=ta、tb、tc、tbest)ごとに入射光強度と出力電圧VAFEとの関係が異なる。より具体的には、検出装置100は、検出回路48から出力される出力電圧VAFEと、入射光強度との関係において、線形領域と、飽和領域とを有する。検出装置100は、飽和領域での入射光強度に対する出力電圧VAFEの傾きは、線形領域での入射光強度に対する出力電圧VAFEの傾きよりも小さい。最適露光期間tbestでは、出力電圧VAFEは、最小入射光強度L-minと最大入射光強度L-maxとの間で変曲点を有さず、最小入射光強度L-minでの出力電圧VAFEと最大入射光強度L-maxでの出力電圧VAFEとの差が、最も大きく得られる。
【0085】
同様に、
図10に示すように、露光期間Pexが長くなるにしたがって、出力電圧VAFEが大きくなる。検出装置100は、検出回路48から出力される出力電圧VAFEと、露光期間Pexとの関係において、線形領域と、飽和領域とを有する。最大入射光強度L-maxでは、飽和領域での露光期間Pexに対する出力電圧VAFEの傾きは、線形領域での露光期間Pexに対する出力電圧VAFEの傾きよりも小さい。最小入射光強度L-minでは、露光期間0から露光期間tcまで、出力電圧VAFEは線形領域の範囲内である。
【0086】
最大入射光強度L-maxでは、出力電圧VAFEは、線形領域と、飽和領域との間で変曲点を有する。以下の説明では、出力電圧VAFEと、露光期間Pexとの関係において、変曲点を示す出力電圧VAFEを基準出力電圧Vbとする。基準出力電圧Vbは、下記の式(a)で算出される。ただし、Vcは、容量素子Caの充電電圧Vcを示す。Caは、フォトダイオードPDの容量素子Caの容量値を示し、Cfは、検出信号増幅部42の容量素子Cfの容量値を示す。
【0087】
Vb=Vc×Ca/Cf ・・・ (a)
【0088】
図9及び
図10に示すように、理想的には、出力電圧VAFE、入射光強度及び露光期間Pexの関係から、最大入射光強度L-maxでの、出力電圧VAFEの変曲点の露光期間Pexを最適露光期間tbestと設定できる。しかし、対象者の違いや、検出部位の違い、あるいは光源の違い等により、出力電圧VAFE、入射光強度及び露光期間Pexの関係が異なるので、被検出体ごとに最適露光期間tbestがずれる可能性がある。
【0089】
図11は、実施形態に係る検出装置の、制御回路の構成例を示すブロック図である。
図11に示すように、制御回路122は、露光期間調整回路131と、判定回路132と、演算回路133と、駆動回路135と、メモリ136とを含む。
【0090】
露光期間調整回路131は、判定回路132と、演算回路133と、駆動回路135と、メモリ136とに制御信号を供給して、最適露光期間tbestを決定する制御回路である。露光期間調整回路131は、例えばFPGAである。
【0091】
判定回路132は、第1出力電圧VAFE1及び第2出力電圧VAFE2と、基準出力電圧Vbとを比較して、第1出力電圧VAFE1及び第2出力電圧VAFE2が、線形領域であるか、飽和領域であるかを判定する回路である。あるいは、判定回路132は、第3出力電圧VAFE3と、基準出力電圧Vbとを比較して、第3出力電圧VAFE3が、線形領域であるか、飽和領域であるかを判定することもできる。判定回路132は、例えばコンパレータ回路である。なお、第1出力電圧VAFE1、第2出力電圧VAFE2及び第3出力電圧VAFE3については、後述する。
【0092】
演算回路133は、判定回路132からの情報に基づいて、あらかじめメモリ136に格納された補正テーブルCTを取得して、最適露光期間tbestを演算する回路である。
【0093】
制御回路122は、新たに設定された最適露光期間tbestで上述した露光期間Pexを実行する。
【0094】
駆動回路135は、露光期間調整回路131からの制御信号に基づいてセンサ部10のフォトダイオードPDを所定の露光期間Pexで駆動する回路である。これにより露光期間調整回路131は、検出回路48から出力される出力電圧VAFEを取得し、出力電圧VAFEに関する情報を露光期間Pexに関する情報と対応づけてメモリ136に格納する。
【0095】
メモリ136は、上述したように、出力電圧VAFEに関する情報を格納する回路である。さらに、メモリ136には、あらかじめ基準出力電圧Vb、露光期間情報、補正テーブルCTに関する情報が格納されている。基準出力電圧Vbは、
図10に示す、出力電圧VAFEと露光期間Pexとの関係における、出力電圧VAFEの変曲点での電圧値である。言い換えると、基準出力電圧Vbは、線形領域と飽和領域との間の電圧値である。また、メモリ136は、露光期間情報として、センサ部10を駆動する第1露光期間te1、第2露光期間te2及び第3露光期間te3に関する情報を格納している。第1露光期間te1、第2露光期間te2及び第3露光期間te3は、例えば過去の実績から、あらかじめ設定された露光期間Pexに関する情報である。補正テーブルCTは、後述するケース1からケース4と、式(1)から式(3)との関係を示す情報である。
【0096】
次に、
図12から
図18を参照して、検出装置100の露光期間Pexの調整方法について説明する。
図12は、実施形態に係る検出装置の動作例を説明するためのフローチャートである。
【0097】
図12に示すように、露光期間調整回路131は、第1露光期間te1でフォトダイオードPDを駆動して、検出回路48から出力される第1出力電圧VAFE1を検出する(ステップST11)。第1露光期間te1は、上述したように、あらかじめメモリ136に格納された情報である。ここで、露光期間調整回路131は、センサ部10の複数のフォトダイオードPDを走査して、第1露光期間te1で最大の第1出力電圧VAFE1を出力したフォトダイオードPDを検出対象として選択する。なお、検出対象のフォトダイオードPDは、1つに限定されず、複数のフォトダイオードPDを選択してもよい。あるいは、検出対象のフォトダイオードPDは、あらかじめ設定された1つ又は複数のフォトダイオードPDでもよい。
【0098】
次に、露光期間調整回路131は、第2露光期間te2でフォトダイオードPDを駆動して、検出回路48から出力される第2出力電圧VAFE2を検出する(ステップST12)。第2露光期間te2は、第1露光期間te1よりも長い期間であり、第2出力電圧VAFE2は、第1出力電圧VAFE1よりも大きい電圧値である。
【0099】
図13は、
図12に示すステップST11及びステップST12の、検出装置のセンサ部及び光源の駆動を説明するための説明図である。
図13に示すように、ステップST11、ST12のそれぞれにおいて、検出装置100は、上述したリセット期間Prst、露光期間Pex{(1)・・・(M)}及び読み出し期間Pdetを実行する。リセット期間Prst及び読み出し期間Pdetにおいて、ゲート線駆動回路15は、ゲート線GCL(1)からゲート線GCL(M)まで順次走査する。ステップST11での露光期間Pex(第1露光期間te1)よりも、ステップST12での露光期間Pex(第2露光期間te2)が長く設定される。
【0100】
ステップST11及びステップST12の各期間において、光源(第1光源61又は第2光源62)は、連続して点灯される。すなわち、露光期間Pexの長さは、第1スイッチング素子Trや、ゲート線駆動回路15に含まれるスイッチング素子等の各TFTのオンオフで制御される。ただし、これに限定されず、露光期間調整回路131は、露光期間Pexに応じて光源の点灯、非点灯を制御することができる。
図13の動作においては露光期間Pexが実質的な露光期間となる。
【0101】
図14は、第2変形例に係る検出装置のセンサ部及び光源の駆動を説明するための説明図である。
図14に示すように、露光期間調整回路131は、ステップST11で、露光期間Pexのうち、第1露光期間te1のみ光源をオン(点灯)とし、第1露光期間te1以外の期間では、光源をオフ(非点灯)とする。言い換えると、ステップST11で、露光期間Pexは、光源がオン(点灯)の期間と、光源がオフ(非点灯)の期間とを含む。この場合は、検出の対象となる素子は光源の点灯期間の全てが露光期間Pexに含まれるような素子である。
【0102】
露光期間調整回路131は、ステップST12では、光源を連続してオン(点灯)とする。このように、露光期間調整回路131は、ステップST11及びステップST12で第1スイッチング素子Tr等の各TFTを同じ駆動として、第1露光期間te1に応じて光源の点灯、非点灯を制御することで、異なる第1露光期間te1及び第2露光期間te2で各出力電圧VAFEを検出することができる。
【0103】
なお、
図14は、ステップST11での光源の制御を示しているが、設定された最適露光期間tbestで被検出体の検出を行う際に、短い露光期間Pexで露光する場合に適用してもよい。すなわち、制御回路122は、
図7に示す、リセット期間Prstと、読み出し期間Pdetとの間の露光期間Pexにおいて、最適露光期間tbestに応じて光源が点灯する期間と、光源が非点灯となる期間とを有するように、駆動してもよい。
【0104】
次に、
図12に戻って、判定回路132は、第1出力電圧VAFE1及び第2出力電圧VAFE2と、基準出力電圧Vbとを比較する(ステップST13)。
【0105】
判定回路132は、第1出力電圧VAFE1が基準出力電圧Vb以下、かつ、第2出力電圧VAFE2が基準出力電圧Vb以下の場合(ステップST13、Yes)、第1出力電圧VAFE1から第2出力電圧VAFE2は、線形領域であると判断する(ステップST14)。以下の説明では、第1出力電圧VAFE1から第2出力電圧VAFE2が線形領域である場合を「ケース1」と表す。
【0106】
図15は、ケース1での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。なお、
図15では、理解を容易にするために線形領域から飽和領域に亘って、出力電圧VAFEと、露光期間Pexとの関係をグラフで示している。ただし、ステップST11からステップST14では、露光期間調整回路131は、検出回路48から取得された第1出力電圧VAFE1及び第2出力電圧VAFE2の2つの出力値に関する情報と、第1露光期間te1及び第2露光期間te2の2つの露光期間に関する情報とを対応づけて取得している。
【0107】
演算回路133は、ケース1での補正情報をメモリ136の補正テーブルCTから取得し、下記の式(1)に基づいて最適露光期間tbestを算出する(ステップST15)。
tbest=(te2-te1)×(Vb-VAFE1)/(VAFE2-VAFE1)+te1 ・・・ (1)
【0108】
言い換えると、演算回路133は、
図15に示すように、出力電圧VAFEと、露光期間Pexとの関係において、線形領域で第1出力電圧VAFE1と第2出力電圧VAFE2とを結ぶ直線と、基準出力電圧Vbとの交点の露光期間を最適露光期間tbestとする。ケース1では、最適露光期間tbestは、第1露光期間te1及び第2露光期間te2よりも長い期間となる。また、フォトダイオードPDの最適露光期間tbestは、線形領域での出力電圧VAFEと、露光期間Pexとの関係を示す相関直線と、飽和領域での出力電圧VAFEと、露光期間Pexとの関係を示す相関直線との実質交点(変曲点)となる露光期間Pexである。
【0109】
図12に示すように、露光期間調整回路131は、露光期間Pexを、演算された最適露光期間tbestに設定する(ステップST16)。
【0110】
ステップST13において、判定回路132は、第1出力電圧VAFE1が基準出力電圧Vb以下、かつ、第2出力電圧VAFE2が基準出力電圧Vb以下の条件に当てはまらない場合(ステップST13、No)、再度、第1出力電圧VAFE1及び第2出力電圧VAFE2と、基準出力電圧Vbとを比較する(ステップST17)。
【0111】
判定回路132は、第1出力電圧VAFE1が基準出力電圧Vbよりも大きく、かつ、第2出力電圧VAFE2が基準出力電圧Vbよりも大きい場合(ステップST17、Yes)、第1出力電圧VAFE1から第2出力電圧VAFE2は、飽和領域であると判断する(ステップST18)。以下の説明では、第1出力電圧VAFE1から第2出力電圧VAFE2が飽和領域である場合を「ケース2」と表す。
【0112】
演算回路133は、ケース2での補正情報をメモリ136の補正テーブルCTから取得する。ケース2でも、ステップST15と同様に上記の式(1)に基づいて最適露光期間tbestを算出する。
【0113】
図16は、ケース2での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。演算回路133は、
図16に示すように、出力電圧VAFEと、露光期間Pexとの関係において、飽和領域で第1出力電圧VAFE1と第2出力電圧VAFE2とを結ぶ直線と、基準出力電圧Vbとの交点の露光期間を最適露光期間tbestとする。ケース2では、最適露光期間tbestは、第1露光期間te1及び第2露光期間te2よりも短い期間となる。
【0114】
第1出力電圧VAFE1が基準出力電圧Vbよりも大きく、かつ、第2出力電圧VAFE2が基準出力電圧Vbよりも大きい条件に当てはまらない場合(ステップST17、No)、露光期間調整回路131は、第3露光期間te3でフォトダイオードPDを駆動して、検出回路48から出力される第3出力電圧VAFE3を検出する(ステップST19)。
【0115】
言い換えると、第1出力電圧VAFE1が基準出力電圧Vbよりも小さく、かつ、第2出力電圧VAFE2が基準出力電圧Vbよりも大きい場合に、露光期間調整回路131は、ステップST19以降を実行する。また、ステップST19以降では、出力電圧VAFEと露光期間Pexとの関係を示すグラフにおいて、第1出力電圧VAFE1と第2出力電圧VAFE2との間に変曲点がある場合の、最適露光期間tbestの調整方法を示す。
【0116】
第3露光期間te3は、第1露光期間te1と第2露光期間te2との間の、あらかじめ設定された期間である。具体的には、第3露光期間te3は、第1露光期間te1よりも長い期間であり、第2露光期間te2よりも短い期間である。例えば、第3露光期間te3は、te3=(te1+te2)/2で設定される。同様に、第3出力電圧VAFE3は、第1出力電圧VAFE1と第2出力電圧VAFE2との間の電圧値である。第3出力電圧VAFE3は、第1出力電圧VAFE1よりも大きい電圧値であり、第2出力電圧VAFE2よりも小さい電圧値である。
【0117】
次に、判定回路132は、第3出力電圧VAFE3と、基準出力電圧Vbとを比較する(ステップST20)。
【0118】
判定回路132は、第3出力電圧VAFE3が基準出力電圧Vb以下の場合(ステップST20、Yes)、第1出力電圧VAFE1から第3出力電圧VAFE3は、線形領域であると判断する(ステップST21)。以下の説明では、第1出力電圧VAFE1から第3出力電圧VAFE3が線形領域である場合を「ケース3」と表す。
【0119】
図17は、ケース3での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。なお、
図17では、理解を容易にするために線形領域から飽和領域に亘って、出力電圧VAFEと、露光期間Pexとの関係をグラフで示している。ただし、ステップST21では、露光期間調整回路131は、検出回路48から取得された第1出力電圧VAFE1、第2出力電圧VAFE2及び第3出力電圧VAFE3の3つの出力値に関する情報と、第1露光期間te1、第2露光期間te2及び第3露光期間te3の3つの露光期間に関する情報とを対応づけて取得している。
【0120】
演算回路133は、ケース3での補正情報をメモリ136の補正テーブルCTから取得し、下記の式(2)に基づいて最適露光期間tbestを算出する(ステップST22)。
tbest=(te3-te1)×(Vb-VAFE1)/(VAFE3-VAFE1)+te1 ・・・ (2)
【0121】
言い換えると、演算回路133は、
図17に示すように、出力電圧VAFEと、露光期間Pexとの関係において、線形領域で第1出力電圧VAFE1と第3出力電圧VAFE3とを結ぶ直線と、基準出力電圧Vbとの交点の露光期間を最適露光期間tbestとする。ケース3では、最適露光期間tbestは、第3露光期間te3と第2露光期間te2との間の期間となる。言い換えると、ケース3では、第3出力電圧VAFE3から第2出力電圧VAFE2は、線形領域から飽和領域に跨がって配置され、第3出力電圧VAFE3と第2出力電圧VAFE2との間の変曲点の露光時間が最適露光期間tbestとなる。
【0122】
判定回路132は、第3出力電圧VAFE3が基準出力電圧Vbよりも大きい場合(ステップST20、No)、第3出力電圧VAFE3から第2出力電圧VAFE2は、飽和領域であると判断する(ステップST23)。以下の説明では、第3出力電圧VAFE3から第2出力電圧VAFE2が飽和領域である場合を「ケース4」と表す。
【0123】
図18は、ケース4での、検出回路から出力される出力電圧と、露光期間との関係を模式的に示すグラフである。ケース4において、露光期間調整回路131は、検出回路48から取得された第1出力電圧VAFE1、第2出力電圧VAFE2及び第3出力電圧VAFE3の3つの出力値に関する情報と、第1露光期間te1、第2露光期間te2及び第3露光期間te3の3つの露光期間に関する情報とを対応づけて取得している。
【0124】
演算回路133は、ケース4での補正情報をメモリ136の補正テーブルCTから取得し、下記の式(3)に基づいて最適露光期間tbestを算出する(ステップST24)。
tbest=(te2-te3)×(Vb-VAFE3)/(VAFE2-VAFE3)+te3 ・・・ (3)
【0125】
言い換えると、演算回路133は、
図18に示すように、出力電圧VAFEと、露光期間Pexとの関係において、飽和領域で第3出力電圧VAFE3と第2出力電圧VAFE2とを結ぶ直線と、基準出力電圧Vbとの交点の露光期間を最適露光期間tbestとする。ケース4では、最適露光期間tbestは、第1露光期間te1と第3露光期間te3との間の期間となる。言い換えると、ケース4では、第1出力電圧VAFE1から第3出力電圧VAFE3は、線形領域から飽和領域に跨がって配置され、第1出力電圧VAFE1と第3出力電圧VAFE3との間の変曲点の露光時間が最適露光期間tbestとなる。
【0126】
なお、
図12から
図18に示した最適露光期間tbestの調整方法はあくまで一例であり、適宜変更することができる。例えば、
図12では理解を容易にするために、ステップST13、ST17、ST20を分けて説明したが、判定回路132は、ケース1からケース4のいずれであるかを、1回の判定で行ってもよい。また、ステップST17の後、ステップST19で第3出力電圧VAFE3を検出しているが、これに限定されない。露光期間調整回路131は、あらかじめ、第1出力電圧VAFE1、第2出力電圧VAFE2及び第3出力電圧VAFE3の3つの出力値に関する情報を取得してもよい。
【0127】
以上のように、検出装置100は、複数のフォトダイオードPDと、被検出体に光を照射する光源(第1光源61)と、複数のフォトダイオードPDから出力される検出信号を検出する検出回路48と、複数のフォトダイオードPDの露光期間Pexを決定する露光期間調整回路131と、を有する。検出回路48から出力される出力値(出力電圧VAFE)と、露光期間Pexとの関係において、線形領域と、飽和領域とを有し、飽和領域での露光期間Pexに対する出力値(出力電圧VAFE)の傾きは、線形領域での露光期間Pexに対する出力値(出力電圧VAFE)の傾きよりも小さい。露光期間調整回路131は、第1露光期間te1で検出回路48から出力される第1出力値(第1出力電圧VAFE1)と、第2露光期間te2で検出回路48から出力される第2出力値(第2出力電圧VAFE2)と、あらかじめ設定された基準出力値(基準出力電圧Vb)と、に基づいて露光期間(最適露光期間tbest)を決定する。
【0128】
また、露光期間調整回路131は、線形領域での出力値(出力電圧VAFE)と、露光期間Pexとの関係を示す相関直線と、飽和領域での出力値(出力電圧VAFE)と、露光期間Pexとの関係を示す相関直線との実質交点となる露光期間Pexを、フォトダイオードPDの最適露光期間tbestとする。
【0129】
また、検出装置100において、露光期間調整回路131は、検出回路48から出力される出力値(出力電圧VAFE)と、露光期間Pexとの関係において、出力値(出力電圧VAFE)の変曲点の露光期間Pexを最適露光期間tbestとする。
【0130】
これによれば、露光期間調整回路131は、少なくとも2回の複数のフォトダイオードPDの走査により、最適露光期間tbestを設定することができる。より具体的には、露光期間調整回路131は、検出回路48から取得された第1出力電圧VAFE1及び第2出力電圧VAFE2の2つの出力値に関する情報と、第1露光期間te1及び第2露光期間te2の2つの露光期間に関する情報と、あらかじめ設定された基準出力電圧Vbとに基づいて、最適露光期間tbestを算出することができる。これにより、露光期間Pexを何種類か変えて撮像し、撮像された画像の状態を見て最適な露光時間を求める方法に比べて、露光期間調整回路131は、異なる被検出体ごとに短時間に、かつ、容易に、最適露光期間tbestを設定することができる。
【0131】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも1つを行うことができる。
【符号の説明】
【0132】
10 センサ部
11 検出制御部
15 ゲート線駆動回路
16 信号線選択回路
40 検出部
48 検出回路
61 第1光源
62 第2光源
100、100A 検出装置
122 制御回路
123 電源回路
131 露光期間調整回路
132 判定回路
133 演算回路
135 駆動回路
136 メモリ
PD フォトダイオード
tbest 最適露光期間
te1 第1露光期間
te2 第2露光期間
te3 第3露光期間
VAFE 出力電圧
VAFE1 第1出力電圧
VAFE2 第2出力電圧
VAFE3 第3出力電圧
Vb 基準出力電圧