知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022188493
(43)【公開日】2022-12-21
(54)【発明の名称】ＩＣカード
(51)【国際特許分類】
G06F 13/28 20060101AFI20221214BHJP
G06F 12/02 20060101ALI20221214BHJP
G06F 13/16 20060101ALI20221214BHJP
G06K 19/073 20060101ALI20221214BHJP
【ＦＩ】
G06F13/28 310E
G06F12/02 580A
G06F13/16 520B
G06K19/073
【審査請求】未請求
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2021096570
(22)【出願日】2021-06-09
(71)【出願人】
【識別番号】000003193
【氏名又は名称】凸版印刷株式会社
(72)【発明者】
【氏名】中村 裕也
(72)【発明者】
【氏名】荒井 和重
【テーマコード（参考）】
5B061
5B160
【Ｆターム（参考）】
5B061PP05
5B160AB09
5B160CA17
5B160MM00
(57)【要約】
【課題】周辺デバイスとメモリ間、またはメモリ－メモリ間のデータ転送を、ＣＰＵを介さずにＤＭＡ転送を用いて高速に行うことができ、かつデータ転送中、ＣＰＵが空いた時間を他の処理に割り当てる事ができることで、システム全体の処理効率を向上させる事が可能なＩＣカードを供給すること。
【解決手段】少なくとも、外部とデータの送受信を行う通信部と、命令を実行するＣＰＵと、ＣＰＵから実行されるプログラムを格納しているＲＯＭと、プログラムの実行中のデータを一時的に格納するＲＡＭと、バッファメモリと、所定のデータが格納される不揮発性メモリと、ＣＰＵの外部バスと、ＤＭＡコントローラとを備えたＩＣカードであって、
前記ＤＭＡコントローラは、前記ＣＰＵから受けたデータ転送に関する設定に基づいて、周辺機能とメモリ間、またはメモリ間のデータ転送を実行することを特徴とするＩＣカードである。
【選択図】図４
【解決手段】少なくとも、外部とデータの送受信を行う通信部と、命令を実行するＣＰＵと、ＣＰＵから実行されるプログラムを格納しているＲＯＭと、プログラムの実行中のデータを一時的に格納するＲＡＭと、バッファメモリと、所定のデータが格納される不揮発性メモリと、ＣＰＵの外部バスと、ＤＭＡコントローラとを備えたＩＣカードであって、
前記ＤＭＡコントローラは、前記ＣＰＵから受けたデータ転送に関する設定に基づいて、周辺機能とメモリ間、またはメモリ間のデータ転送を実行することを特徴とするＩＣカードである。
【選択図】図４
【特許請求の範囲】
【請求項1】
少なくとも、外部とデータの送受信を行う通信部と、命令を実行するＣＰＵと、ＣＰＵから実行されるプログラムを格納しているＲＯＭと、プログラムの実行中のデータを一時的に格納するＲＡＭと、バッファメモリと、所定のデータが格納される不揮発性メモリと、ＣＰＵの外部バスと、ＤＭＡコントローラとを備えたＩＣカードであって、
前記ＣＰＵの外部バスには、前記通信部、前記バッファメモリ、前記不揮発性メモリおよび前記ＤＭＡコントローラが接続されており、
前記ＤＭＡコントローラは、前記ＣＰＵから受けたデータ転送に関する設定に基づいて、周辺機能とメモリ間、またはメモリ間のデータ転送を実行することを特徴とするＩＣカード。
前記ＣＰＵの外部バスには、前記通信部、前記バッファメモリ、前記不揮発性メモリおよび前記ＤＭＡコントローラが接続されており、
前記ＤＭＡコントローラは、前記ＣＰＵから受けたデータ転送に関する設定に基づいて、周辺機能とメモリ間、またはメモリ間のデータ転送を実行することを特徴とするＩＣカード。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＩＣカードに内蔵するＩＣチップに使う技術であり、ＣＰＵのリソースを効率よく利用し全体システムの処理効率を向上させたＩＣカードに関するものである。
【背景技術】
【0002】
ＩＣカードは、平板状の樹脂からなるＩＣカード本体に、ＩＣチップを埋め込んだものが知られている。ＩＣチップは、外部とデータの送受信を行う通信機能（アンテナまたは接点端子）と、命令を実行するＣＰＵと、前記ＣＰＵから実行されるプログラムを格納しているＲＯＭと、プログラムの実行中のデータを一時的に格納するＲＡＭと、転送データが格納されるバッファメモリと、データを格納するために使用する書き込み可能な不揮発性メモリと、前記通信機能、前記バッファメモリ、および前記不揮発性メモリが接続されたバスがあり、集積回路を構成している。
【0003】
図１は、従来のＩＣチップの構成を示すブロック図である。ＣＰＵには、内部にＲＯＭとＲＡＭが接続されている。また外部バスには、通信部、バッファメモリ、不揮発性メモリが接続されている。ＩＣカードの動作は、ＲＯＭに格納されているプログラムがＣＰＵにより実行されることで行われ、通信部やＲＡＭ、バッファメモリ、不揮発性メモリへアクセスすることになる。またプログラムによっては、メモリ－メモリ間のデータ転送を行う場合もある。
【0004】
図２は、従来技術における通信機能とバッファメモリ間のデータ転送を示すブロック図である。外部バスに接続されているメモリ間でのデータ転送を、ＣＰＵを介して実行する方法であり、まずデータ転送元のメモリに対して読み出し処理を行い、その処理が完了後、データ転送先のメモリに対して書き込み処理を行う。
【0005】
一回で転送できるデータサイズは、デバイスとＣＰＵの仕様で決められているため、ＣＰＵは、バッファメモリにデータの書き込み処理を行う際には、データを転送可能なサイズに分割し、その分割データを順次転送してバッファメモリに格納しなければならない。そのため処理時間が長くなるという課題がある。
【0006】
また、図３は、従来技術における通信機能とバッファメモリ間のデータ転送の実現方法を示したものであるが、ＣＰＵは転送が完了したか確認するのに、データ転送完了ビットを監視し続ける必要があり、ＣＰＵは転送が完了するまで待ち状態となってしまい、待っている間ＣＰＵは何も処理できない為、リソースが無駄になる。この転送完了待ちをなくし、待ち時間を有効活用出来れば、全体システムの処理効率を向上させることができる。
【0007】
特許文献１では、高セキュリティが要求される複数のメモリを有するＩＣカードにおけるメモリ間のデータ転送制御方法について提案がなされているが、上記の従来技術の課題には触れられていない。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開２００８－１２９６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
したがって、本発明は上記の課題に鑑みてなされたものであり、その目的は、
外部バスに接続されている通信機能とメモリ（バッファメモリ、不揮発性メモリ）間、またはメモリ－メモリ間のデータ転送を、ＣＰＵを介さずにハードウェアで直接行う方法（ＤＭＡ転送）を用いて高速に行うことができ、かつデータ転送中、ＣＰＵが空いた時間を他の処理に割り当てる事ができることで、システム全体の処理効率を向上させる事が可能なＩＣカードを供給することである。
外部バスに接続されている通信機能とメモリ（バッファメモリ、不揮発性メモリ）間、またはメモリ－メモリ間のデータ転送を、ＣＰＵを介さずにハードウェアで直接行う方法（ＤＭＡ転送）を用いて高速に行うことができ、かつデータ転送中、ＣＰＵが空いた時間を他の処理に割り当てる事ができることで、システム全体の処理効率を向上させる事が可能なＩＣカードを供給することである。
【課題を解決するための手段】
【0010】
本発明に於いて上記課題を解決するために、本発明の第一の態様は、
少なくとも、外部とデータの送受信を行う通信機能と、命令を実行するＣＰＵと、ＣＰＵから実行されるプログラムを格納しているＲＯＭと、プログラムの実行中のデータを一時的に格納するＲＡＭと、バッファメモリと、データを格納するために使用する書き込み可能な不揮発性メモリと、ＣＰＵの外部バスと、ＤＭＡコントローラとを備えたＩＣカードであって、
前記ＣＰＵの外部バスには、前記通信機能、前記バッファメモリ、前記不揮発性メモリおよび前記ＤＭＡコントローラが接続されており、
前記ＤＭＡコントローラは、前記ＣＰＵから受けたデータ転送に関する設定に基づいて、通信機能とメモリ間、またはメモリ－メモリ間のデータ転送を実行することを特徴とするＩＣカードである。
少なくとも、外部とデータの送受信を行う通信機能と、命令を実行するＣＰＵと、ＣＰＵから実行されるプログラムを格納しているＲＯＭと、プログラムの実行中のデータを一時的に格納するＲＡＭと、バッファメモリと、データを格納するために使用する書き込み可能な不揮発性メモリと、ＣＰＵの外部バスと、ＤＭＡコントローラとを備えたＩＣカードであって、
前記ＣＰＵの外部バスには、前記通信機能、前記バッファメモリ、前記不揮発性メモリおよび前記ＤＭＡコントローラが接続されており、
前記ＤＭＡコントローラは、前記ＣＰＵから受けたデータ転送に関する設定に基づいて、通信機能とメモリ間、またはメモリ－メモリ間のデータ転送を実行することを特徴とするＩＣカードである。
【0011】
ＤＭＡとはＤｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓの略で、ＣＰＵを使わずに、バスを通じて通信機能とメモリ間、またはメモリ－メモリ間のデータ転送を直接行う機能である。ＤＭＡがない場合、システム内のすべてのデータ転送はＣＰＵが転送元からデータを読み込み、転送先に書き込むという処理を行う必要があるが、ＤＭＡに対応したシステムでは、ＣＰＵはＤＭＡコントローラに指示を出し、コントローラがデータの読み書きを行う。これにより、ＣＰＵが負荷をＤＭＡコントローラに分担させることで高速化が可能で、しかもＣＰＵが機器の応答を待たず空いた時間を他の処理に進むことができるのでシステム全体の性能を向上させることができる。
【0012】
他の処理とは、例えばデフラグ処理、プログラムメモリチェック処理およびＨ／Ｗ処理などが考えられ、ＩＣカードのセキュリティ及びパフォーマンスを向上させる事ができる。
【発明の効果】
【0013】
本発明においては、外部バスに接続されている周辺機能（通信機能）とメモリ（バッファメモリ、不揮発性メモリ）間、またはメモリ－メモリ間のデータ転送を、ＣＰＵを介さずにハードウェアで直接行う方法（ＤＭＡ転送）を用いて高速に行うことができ、かつデータ転送中、ＣＰＵが空いた時間を他の処理に割り当てられる事が出来るため、システム全体の処理効率を向上させる事が可能なＩＣカードを供給することが可能である。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
＜構成＞
図４は、本発明の実施形態にかかるＩＣカード１１の構成を示すブロック図である。図４を参照して、このＩＣカード１１は、少なくとも、外部とデータの送受信を行う通信機能４と、命令を実行するＣＰＵ１と、ＣＰＵから実行されるプログラムを格納しているＲＯＭ２と、プログラムの実行中のデータを一時的に格納するＲＡＭ３と、バッファメモリ５と、データを格納するために使用する書き込み可能な不揮発性メモリ６と、ＣＰＵの外部バス７と、ＤＭＡコントローラ８を備えており、ＣＰＵの外部バス７には、通信機能４、バッファメモリ５、不揮発性メモリ６およびＤＭＡコントローラ８が接続されている。通信機能４は、接点端子を持つ接触タイプ、カード内部にアンテナを持つ非接触タイプのどちらでもよい。
図４は、本発明の実施形態にかかるＩＣカード１１の構成を示すブロック図である。図４を参照して、このＩＣカード１１は、少なくとも、外部とデータの送受信を行う通信機能４と、命令を実行するＣＰＵ１と、ＣＰＵから実行されるプログラムを格納しているＲＯＭ２と、プログラムの実行中のデータを一時的に格納するＲＡＭ３と、バッファメモリ５と、データを格納するために使用する書き込み可能な不揮発性メモリ６と、ＣＰＵの外部バス７と、ＤＭＡコントローラ８を備えており、ＣＰＵの外部バス７には、通信機能４、バッファメモリ５、不揮発性メモリ６およびＤＭＡコントローラ８が接続されている。通信機能４は、接点端子を持つ接触タイプ、カード内部にアンテナを持つ非接触タイプのどちらでもよい。
【0016】
ＣＰＵ１は、ＩＣカード１１全体の制御を司る。ＣＰＵ１は、外部装置からアンテナ等の通信機能４を介して受信データを受信した時には、ＤＭＡコントローラ８に対する制御を行い、ＤＭＡコントローラ８が受信した受信データをＣＰＵの外部バス７を介してバッファメモリ５に転送する制御を行う。この際、ＤＭＡコントローラ８は、ＤＭＡ転送により受信データをバッファメモリ５に転送する。
【0017】
＜データ転送＞
以上のように構成されたＩＣカード１１のデータ転送動作について、図６を参照しつつ説明する。図６は、図５に示したＩＣカード１１におけるデータ転送の流れを示す図である。図６を参照して処理の流れを、（１）ＣＰＵ１が通信機能４からデータを受信（２）ＤＭＡコントローラ８に転送指示（３）シリアルバッファメモリ５へデータの書き込み、に分けて説明する。
以上のように構成されたＩＣカード１１のデータ転送動作について、図６を参照しつつ説明する。図６は、図５に示したＩＣカード１１におけるデータ転送の流れを示す図である。図６を参照して処理の流れを、（１）ＣＰＵ１が通信機能４からデータを受信（２）ＤＭＡコントローラ８に転送指示（３）シリアルバッファメモリ５へデータの書き込み、に分けて説明する。
【0018】
（１）ＣＰＵが通信部からデータを受信
ＣＰＵ１は、通信機能４によって受信された信号データ（コマンド）に対して、処理を施し転送可能なサイズに分割してレスポンスデータを生成する。
ＣＰＵ１は、通信機能４によって受信された信号データ（コマンド）に対して、処理を施し転送可能なサイズに分割してレスポンスデータを生成する。
【0019】
（２）ＤＭＡコントローラに指示
ＣＰＵ１は、以下のデータ転送情報を作成する。そして、ＣＰＵ１は、初回のレスポンスデータ（転送元）をバッファメモリ（転送先）に転送し、作成したデータ転送情報を、ＤＭＡコントローラ８に対してセットする。２回目以降の転送は、ＤＭＡコントローラ８が、データ転送情報に基づいて、レスポンスデータ（転送元）をバッファメモリ（転送先）に転送する。
データ転送情報：転送元アドレス・・・転送元データの場所
転送先アドレス・・・バッファメモリ内のアドレス
転送サイズ・・・転送データのサイズ
転送要因ビット・・・転送完了ビット
ＣＰＵ１は、以下のデータ転送情報を作成する。そして、ＣＰＵ１は、初回のレスポンスデータ（転送元）をバッファメモリ（転送先）に転送し、作成したデータ転送情報を、ＤＭＡコントローラ８に対してセットする。２回目以降の転送は、ＤＭＡコントローラ８が、データ転送情報に基づいて、レスポンスデータ（転送元）をバッファメモリ（転送先）に転送する。
データ転送情報：転送元アドレス・・・転送元データの場所
転送先アドレス・・・バッファメモリ内のアドレス
転送サイズ・・・転送データのサイズ
転送要因ビット・・・転送完了ビット
【0020】
（３）バッファメモリへデータの書き込み
割り込み信号Ｃ１を受けて、ＤＭＡコントローラ８は、転送設定データに基づいて、分割単位のデータを転送元から読み込み、順次転送先のバッファメモリ５へ書き込む。分割単位のデータの生成からＤＭＡコントローラ８によるバッファメモリへの書き込みまでの処理が、分割単位のデータごとに繰り返し行われる。
割り込み信号Ｃ１を受けて、ＤＭＡコントローラ８は、転送設定データに基づいて、分割単位のデータを転送元から読み込み、順次転送先のバッファメモリ５へ書き込む。分割単位のデータの生成からＤＭＡコントローラ８によるバッファメモリへの書き込みまでの処理が、分割単位のデータごとに繰り返し行われる。
【0021】
以上のように、ＤＭＡ転送はＣＰＵ１がＤＭＡコントローラに転送元アドレスと転送先アドレス及び転送サイズ、転送要因ビットを設定する。ＣＰＵ１は一度設定し終わったら、あとの転送はＤＭＡコントローラに任せる事ができる為、ＣＰＵがデータの転送終了まで待つ必要がなくなり、空いた時間を有効活用することができる。
【0022】
＜ＩＣカード動作＞
リーダライタからコマンドを受信した際のＩＣカード１１の動作の流れを図７を参照して説明する。リーダライタから、ＩＣカード１１に命令信号（コマンド）が送信される。ＩＣカード１１は、通信機能４を経由して、リーダライタから送信された命令信号（コマンド）に応答して、ＩＣカード１１は受信処理を行う。この受信は、電波を媒体としてアンテナまたは接点端子を通して行われる。
リーダライタからコマンドを受信した際のＩＣカード１１の動作の流れを図７を参照して説明する。リーダライタから、ＩＣカード１１に命令信号（コマンド）が送信される。ＩＣカード１１は、通信機能４を経由して、リーダライタから送信された命令信号（コマンド）に応答して、ＩＣカード１１は受信処理を行う。この受信は、電波を媒体としてアンテナまたは接点端子を通して行われる。
【0023】
ＣＰＵ１は、通信機能４によって受信されたコマンドに対してコマンド処理を実行し、レスポンスデータを作成する。そしてＣＰＵ１は、コマンド処理が完了すると、初回のレスポンスデータ（転送元）を送信バッファメモリ（転送先）に転送し、作成したデータ転送情報を、ＤＭＡコントローラ８に対してセットする。２回目以降の転送は、ＤＭＡコントローラ８が、データ転送情報に基づいて、レスポンスデータ（転送元）を送信バッファメモリ（転送先）に転送する。レスポンスデータのデータ長が長いほど転送時間は長くなる。
【0024】
ＣＰＵ１は一度データ転送情報をセットし終わったら、あとの転送はＤＭＡコントローラ８に任せる事ができる為、ＣＰＵ１がデータの転送終了まで待つ必要がなくなり、空いた時間を有効活用することができる。ＤＭＡコントローラ８は、データ転送情報に基づいて、転送元からレスポンスデータを読み込み、転送先のバッファメモリに転送単位毎に書き込みを繰り返す。
【0025】
ＤＭＡ転送によるデータの送受信は、ハードウェアによる転送処理となるため、ＣＰＵ１による転送よりも高速化が可能である。そして、さらに通信機能４は、コマンド処理結果であるレスポンスデータをリーダライタに対して送信処理を行って動作を完了する。
【0026】
ＣＰＵは、空いた時間を例として以下の３処理の実行にあてることができる。
（１）デフラグ処理（２）メモリチェック処理（３）Ｈ／Ｗチェック処理
（１）デフラグ処理（２）メモリチェック処理（３）Ｈ／Ｗチェック処理
【0027】
（１）～（３）の処理の一例を以下に説明する。
＜デフラグ処理＞
デフラグファイルを書き込み消去を行うと断片化が生じてしまう。ファイルシステムは断片化された際は書き込みや読み込みの際に時間がかかってしまいパフォーマンスの低下を招いてしまう。図５に示すように、ＣＰＵがデフラグ処理を行う事により、断片化されたファイルを整理しファイルを連続データにすることが出来る。その為、ファイルの読み書きを行う処理時間が低下したパフォーマンスを改善させることにより、短くなり、パフオーマンスを向上させることが出来る。なお、一度に空いた時問で全てを実行することは出来ない為、デフラグ処理の実行は断片化の状況により、わけて行う。
＜デフラグ処理＞
デフラグファイルを書き込み消去を行うと断片化が生じてしまう。ファイルシステムは断片化された際は書き込みや読み込みの際に時間がかかってしまいパフォーマンスの低下を招いてしまう。図５に示すように、ＣＰＵがデフラグ処理を行う事により、断片化されたファイルを整理しファイルを連続データにすることが出来る。その為、ファイルの読み書きを行う処理時間が低下したパフォーマンスを改善させることにより、短くなり、パフオーマンスを向上させることが出来る。なお、一度に空いた時問で全てを実行することは出来ない為、デフラグ処理の実行は断片化の状況により、わけて行う。
【0028】
＜メモリチェック処理＞
ＣＰＵは、プログラム及びデータが不正に書き換えられていないか自己診断を行う。セキュリティ製品に使われるＣＰＵでは不正対策を施す必要がある。アタッカーにより不正に書き換えられていないかをチェックする事によりセキュリティ性を向上させることが出来る。図６に示すように、メモリに不正な値が入っていたら、異常検知信号を出しデータに処理を施す。一度に空いた時間では全てを実行することは出来ない為、メモリのチェックは優先順位をつけて実行する。優先順位は利用頻度の高い順番から設定を行うこととする。
ＣＰＵは、プログラム及びデータが不正に書き換えられていないか自己診断を行う。セキュリティ製品に使われるＣＰＵでは不正対策を施す必要がある。アタッカーにより不正に書き換えられていないかをチェックする事によりセキュリティ性を向上させることが出来る。図６に示すように、メモリに不正な値が入っていたら、異常検知信号を出しデータに処理を施す。一度に空いた時間では全てを実行することは出来ない為、メモリのチェックは優先順位をつけて実行する。優先順位は利用頻度の高い順番から設定を行うこととする。
【0029】
＜Ｈ／Ｗチェック処理＞
ＣＰＵ内に内蔵しているコプロセッサやＦＬＡＳＨメモリの読み書きなどハードウェアに関するチェックを行う事によりセキュリティ性を向上させることが出来る。
ＣＰＵ内に内蔵しているコプロセッサやＦＬＡＳＨメモリの読み書きなどハードウェアに関するチェックを行う事によりセキュリティ性を向上させることが出来る。
【0030】
以上から、本発明によればＣＰＵがデータ転送の処理をＤＭＡコントローラに分担させることで高速化が可能で、しかもＣＰＵが機器の応答を待たず空いた時間を、他の処理に充てることができ、システム全体の処理効率を向上させる事ができる。例えばデフラグ処理、プログラムメモリチェック処理およびＨ／Ｗ処理に充てることで、ＩＣカードのセキュリティ及びパフォーマンスを向上させる事ができる。
【符号の説明】
【0031】
１・・・ＣＰＵ
２・・・ＲＯＭ
３・・・ＲＡＭ
４・・・通信機能
５・・・バッファメモリ
６・・・不揮発性メモリ
７・・・ＣＰＵの外部バス
８・・・ＤＭＡコントローラ
１０・・・従来のＩＣカード
１１・・・本発明のＩＣカード
２・・・ＲＯＭ
３・・・ＲＡＭ
４・・・通信機能
５・・・バッファメモリ
６・・・不揮発性メモリ
７・・・ＣＰＵの外部バス
８・・・ＤＭＡコントローラ
１０・・・従来のＩＣカード
１１・・・本発明のＩＣカード
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
