(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022188951
(43)【公開日】2022-12-22
(54)【発明の名称】駆動回路、光源装置及び遅延回路
(51)【国際特許分類】
G01S 7/484 20060101AFI20221215BHJP
【ＦＩ】
G01S7/484
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021097254
(22)【出願日】2021-06-10
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】黒木 勝一
【テーマコード（参考）】
5J084
【Ｆターム（参考）】
5J084AD05
5J084BA04
5J084BA07
5J084CA03
5J084CA12
5J084CA64
5J084CA65
5J084DA08
5J084EA01
5J084EA11
(57)【要約】
【課題】複数の発光素子の光の照射の遅延を調整する。
【解決手段】駆動回路は、複数の行駆動信号遅延部と、複数の列駆動信号遅延部と、複数の行発光駆動部と、複数の列発光駆動部と、行遅延調整部と、列遅延調整部とを有する。行駆動信号遅延部は、発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部における行毎に配置されて発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する。列駆動信号遅延部は、発光素子アレイ部における列毎に配置されて発光駆動信号を遅延させた列駆動信号を出力する。行遅延調整部は、複数の行駆動信号遅延部における遅延時間を調整する。列遅延調整部は、複数の列駆動信号遅延部における遅延時間を調整する。
【選択図】図１
【解決手段】駆動回路は、複数の行駆動信号遅延部と、複数の列駆動信号遅延部と、複数の行発光駆動部と、複数の列発光駆動部と、行遅延調整部と、列遅延調整部とを有する。行駆動信号遅延部は、発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部における行毎に配置されて発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する。列駆動信号遅延部は、発光素子アレイ部における列毎に配置されて発光駆動信号を遅延させた列駆動信号を出力する。行遅延調整部は、複数の行駆動信号遅延部における遅延時間を調整する。列遅延調整部は、複数の列駆動信号遅延部における遅延時間を調整する。
【選択図】図１
【特許請求の範囲】
【請求項1】
発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部における行毎に配置されて前記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する駆動回路。
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する駆動回路。
【請求項2】
複数の前記行駆動信号と基準信号との位相差を検出する行位相差検出部と、
複数の前記列駆動信号と基準信号との位相差を検出する列位相差検出部と
を更に有し、
前記行遅延調整部は、前記行位相差検出部の検出結果に基づいて前記遅延時間を調整し、
前記列遅延調整部は、前記列位相差検出部の検出結果に基づいて前記遅延時間を調整する
請求項１に記載の駆動回路。
複数の前記列駆動信号と基準信号との位相差を検出する列位相差検出部と
を更に有し、
前記行遅延調整部は、前記行位相差検出部の検出結果に基づいて前記遅延時間を調整し、
前記列遅延調整部は、前記列位相差検出部の検出結果に基づいて前記遅延時間を調整する
請求項１に記載の駆動回路。
【請求項3】
前記行位相差検出部は、前記複数の行駆動信号遅延部毎に配置されて対応する前記行駆動信号遅延部における前記位相差を検出し、
前記列位相差検出部は、前記複数の列駆動信号遅延部毎に配置されて対応する前記列駆動信号遅延部における前記位相差を検出し、
前記行遅延調整部は、複数の前記行位相差検出部のそれぞれの前記検出結果に基づいて対応する前記行駆動信号遅延部の前記遅延時間を調整し、
前記列遅延調整部は、複数の前記列位相差検出部のそれぞれの前記検出結果に基づいて対応する前記列駆動信号遅延部の前記遅延時間を調整する
請求項２に記載の駆動回路。
前記列位相差検出部は、前記複数の列駆動信号遅延部毎に配置されて対応する前記列駆動信号遅延部における前記位相差を検出し、
前記行遅延調整部は、複数の前記行位相差検出部のそれぞれの前記検出結果に基づいて対応する前記行駆動信号遅延部の前記遅延時間を調整し、
前記列遅延調整部は、複数の前記列位相差検出部のそれぞれの前記検出結果に基づいて対応する前記列駆動信号遅延部の前記遅延時間を調整する
請求項２に記載の駆動回路。
【請求項4】
前記複数の行発光駆動部毎に配置されて前記行駆動信号に基づいて前記行発光駆動部を駆動する複数の行駆動部と、
前記複数の列発光駆動部毎に配置されて前記列駆動信号に基づいて前記列発光駆動部を駆動する複数の列駆動部と、
を更に有し、
複数の前記行位相差検出部は、前記複数の行駆動部の出力信号に基づいて前記位相差を検出し、
複数の前記列位相差検出部は、前記複数の列駆動部の出力信号に基づいて前記位相差を検出する
請求項２に記載の駆動回路。
前記複数の列発光駆動部毎に配置されて前記列駆動信号に基づいて前記列発光駆動部を駆動する複数の列駆動部と、
を更に有し、
複数の前記行位相差検出部は、前記複数の行駆動部の出力信号に基づいて前記位相差を検出し、
複数の前記列位相差検出部は、前記複数の列駆動部の出力信号に基づいて前記位相差を検出する
請求項２に記載の駆動回路。
【請求項5】
複数の前記行位相差検出部は、前記複数の行発光駆動部の出力信号に基づいて前記位相差を検出し、
複数の前記列位相差検出部は、前記複数の列発光駆動部の出力信号に基づいて前記位相差を検出する
請求項２に記載の駆動回路。
複数の前記列位相差検出部は、前記複数の列発光駆動部の出力信号に基づいて前記位相差を検出する
請求項２に記載の駆動回路。
【請求項6】
前記発光駆動信号を遅延させるとともに当該遅延させた発光駆動信号を前記複数の行駆動信号遅延部及び前記複数の列駆動信号遅延部に出力する発光駆動信号遅延部と、
前記発光駆動信号遅延部における遅延時間を調整する発光駆動信号遅延調整部と
を更に有する請求項１に記載の駆動回路。
前記発光駆動信号遅延部における遅延時間を調整する発光駆動信号遅延調整部と
を更に有する請求項１に記載の駆動回路。
【請求項7】
前記発光駆動信号遅延調整部は、複数の前記行駆動信号及び複数の前記列駆動信号と基準遅延信号との位相差に基づいて前記遅延時間を調整する
請求項６に記載の駆動回路。
請求項６に記載の駆動回路。
【請求項8】
前記発光駆動信号遅延調整部は、前記複数の行駆動信号及び前記複数の列駆動信号における平均の遅延時間の信号と前記基準遅延信号との位相差に基づいて前記遅延時間を調整する
請求項７に記載の駆動回路。
請求項７に記載の駆動回路。
【請求項9】
発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部と、
前記発光素子アレイ部における行毎に配置されて前記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する光源装置。
前記発光素子アレイ部における行毎に配置されて前記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する光源装置。
【請求項10】
入力信号の変化に対する出力信号の変化に遅延を持たせる遅延回路であって、
前記入力信号を入力とする論理回路素子と、
前記入力信号を遅延させる遅延素子と、
出力端を高インピーダンス状態にする制御信号を入力する制御入力端子を備えて前記遅延素子により遅延された前記入力信号を入力とし、前記論理回路素子の出力ノードに出力端が接続される複数のバッファ回路と
を有し、
前記論理回路素子の出力ノードの信号を遅延信号として取り出すとともに前記複数のバッファ回路に入力する前記制御信号を調整することにより前記遅延を調整する
遅延回路。
前記入力信号を入力とする論理回路素子と、
前記入力信号を遅延させる遅延素子と、
出力端を高インピーダンス状態にする制御信号を入力する制御入力端子を備えて前記遅延素子により遅延された前記入力信号を入力とし、前記論理回路素子の出力ノードに出力端が接続される複数のバッファ回路と
を有し、
前記論理回路素子の出力ノードの信号を遅延信号として取り出すとともに前記複数のバッファ回路に入力する前記制御信号を調整することにより前記遅延を調整する
遅延回路。
【請求項11】
前記遅延素子は、前記論理回路素子の出力ノードに入力端が接続されて前記論理回路素子を介して伝達された信号を前記入力信号として遅延させるとともに当該遅延させた信号を前記遅延信号として出力する
請求項１０に記載の遅延回路。
請求項１０に記載の遅延回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、駆動回路、光源装置及び遅延回路に関する。
【背景技術】
【0002】
対象物までの距離を測定する際に、対象物に光を照射し、照射した光が対象物との間を往復する時間を測定することにより、対象物までの距離を測定する測距装置が使用されている。このような測距装置においては、対象物等に光を照射する光源装置が必要となる。この光源装置には、例えば、レーザ光源等の光源を備えて所定のタイミングにおいて光の照射を行う光源装置が使用される。測距装置では、光源装置における照射の開始と光の往復時間の計時の開始とが同期して行われる。具体的には、光源装置における光の照射を指示する制御信号の光源装置への出力と同期して、往復時間の計時が開始される。通常、制御信号が入力されて光が照射されるまでには遅延を生じる。距離測定の誤差を低減するため、この遅延を加味した往復時間の計時が行われる。
【0003】
このような光源装置において、対象物への照射光量を増加させるため、複数の光源を配置する光源装置が提案されている。例えば、複数の発光素子からなる発光素子群及び発光素子群に通電する通電制御素子が複数配置されて構成された投光回路部を備える空間情報検出装置が提案されている（例えば、特許文献１参照）。
【0004】
この空間情報検出装置では、一定周期の矩形波信号を変調信号として使用する。この変調信号により通電制御素子を制御して発光素子群を発光させ、強度変調光を取り出す。この強度変調光が物体により反射された反射光が受光素子を有する受光回路により受光されて変調信号に同期する復調信号が生成される。この生成された復調信号と変調信号との位相差を検出することにより、発光素子から対象空間に投光された強度変調光が受光素子に受光されるまでの時間を計測する。
【0005】
また、この空間情報検出装置は、複数の発光素子群のうちの１つの発光素子群と通電制御素子との接続点の信号を検出信号として取り出す。この検出信号と復調信号との時間差を調整することにより、発光素子における発光の遅延を補償する。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１３－０６４６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上記の従来技術では、複数の発光素子群のうちの１つの発光素子群の検出信号により発光素子群全体の遅れを補償するため、複数の発光素子群の遅延時間を調整できないという問題がある。このため、複数の発光素子群の発光にばらつきを生じ、距離測定の誤差が増加するという問題がある。
【0008】
そこで、本開示では、複数の発光素子の光の照射の遅延を調整する光源装置を提案する。
【課題を解決するための手段】
【0009】
本開示に係る駆動回路は、発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部における行毎に配置されて上記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、上記発光素子アレイ部における列毎に配置されて上記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、上記発光素子アレイ部における行毎に配置されて当該行に配置される上記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の上記発光素子に上記発光電流を吐き出し電流として供給する複数の行発光駆動部と、上記発光素子アレイ部における列毎に配置されて当該列に配置される上記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の上記発光素子に上記発光電流を吸い込み電流として供給する複数の列発光駆動部と、上記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、上記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部とを有する。
【図面の簡単な説明】
【0010】
【図1】本開示の第１の実施形態に係る光源装置の構成例を示す図である。
【図2】本開示の実施形態に係る発光素子アレイ部の構成例を示す図である。
【図3】本開示の実施形態に係る行駆動部の構成例を示す図である。
【図4】本開示の実施形態に係る列駆動部の構成例を示す図である。
【図5】本開示の実施形態に係る行駆動信号遅延部の構成例を示す図である。
【図6】本開示の実施形態に係る行駆動信号遅延部の他の構成例を示す図である。
【図7】本開示の実施形態に係る発光素子アレイ部の駆動方法の一例を示す図である。
【図8】本開示の第２の実施形態に係る光源装置の構成例を示す図である。
【図9】本開示に係る技術が適用され得る撮像装置の構成例を示す図である。
【発明を実施するための形態】
【0011】
以下に、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．撮像装置の構成例
１．第１の実施形態
２．第２の実施形態
３．撮像装置の構成例
【0012】
（１．第１の実施形態）
［光源装置の構成］
図１は、本開示の第１の実施形態に係る光源装置の構成例を示す図である。同図は、光源装置１の構成例を表すブロック図である。光源装置１は、対象物に対して光を照射する装置である。この光源装置１は、対象物までの距離を測定する測距装置等に使用され、所定のタイミングにおいて対象物に光を照射する。
［光源装置の構成］
図１は、本開示の第１の実施形態に係る光源装置の構成例を示す図である。同図は、光源装置１の構成例を表すブロック図である。光源装置１は、対象物に対して光を照射する装置である。この光源装置１は、対象物までの距離を測定する測距装置等に使用され、所定のタイミングにおいて対象物に光を照射する。
【0013】
光源装置１は、発光素子アレイ部１０と、行発光駆動部２０乃至２２と、行駆動部３０乃至３２と、行駆動信号遅延部４０と、行位相差検出部６０と、行位相差選択部６１と、行遅延調整部６２と、保持部６３と、行選択部８１とを備える。又、光源装置１は、列発光駆動部２３乃至２５と、列駆動部３３乃至３５と、列駆動信号遅延部５０と、列位相差検出部７０と、列位相差選択部７１と、列遅延調整部７２と、保持部７３と、列選択部８２と、制御部９０とを更に備える。
【0014】
同図の光源装置１は、測距装置等から入力される発光駆動信号に基づいて光の照射を行う。この発光駆動信号は、例えば、デジタル信号であり、値「１」及び値「０」がそれぞれ発光及び非発光を表す信号である。また、この発光駆動信号は、例えば、差動伝送線路を介して供給することができる。この差動伝送線路のインターフェイスには、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）を採用することができる。なお、同図においては、ＬＶＤＳ信号の受信部等の記載を省略している。
【0015】
発光素子アレイ部１０は、複数の発光素子（後述する発光素子１１）が２次元行列の形状に配置されて構成されたものである。発光素子１１には、電流を流すことにより発光する素子、例えば、レーザダイオードを使用することができる。このレーザダイオードは、アノード及びカソードの２端子を有する素子であり、アノードからカソードに電流を流すことにより発光する。なお、発光素子１１を発光させる電流を発光電流と称する。同図の発光素子アレイ部１０は、発光素子が３行３列に配置される例を表したものである。発光素子アレイ部１０の構成の詳細については後述する。
【0016】
行発光駆動部２０乃至２２は、発光素子アレイ部１０の行毎に配置され、発光素子アレイ部１０の行に配置される複数の発光素子１１に発光電流を供給するものである。行発光駆動部２０乃至２２は、発光素子アレイ部１０の行に配置される発光素子１１の２つの端子のうちの１つの端子、例えば、アノードにそれぞれ接続される。この場合、行発光駆動部２０乃至２２は、吐き出し電流（ソース電流）を発光電流として供給する。行発光駆動部２０乃至２２の構成の詳細については後述する。
【0017】
列発光駆動部２３乃至２５は、発光素子アレイ部１０の列毎に配置され、発光素子アレイ部１０の列に配置される複数の発光素子１１に発光電流を供給するものである。列発光駆動部２３乃至２５は、発光素子アレイ部１０の列に配置される発光素子１１の２つの端子のうちの行発光駆動部２０等が接続されない側の端子にそれぞれ接続される。この場合、列発光駆動部２３乃至２５は、発光素子１１のカソードにそれぞれ接続され、吸い込み電流（シンク電流）を発光電流として供給する。列発光駆動部２３乃至２５の構成の詳細については後述する。
【0018】
行選択部８１は、発光素子アレイ部１０の複数の行のうちの発光させる行を選択するものである。この行選択部８１は、制御部９０の制御に基づいて発光素子アレイ部１０の行を選択し、選択した行に対応する行発光駆動部２０乃至２２に発光駆動信号を伝達する。
【0019】
行駆動信号遅延部４０は、発光素子アレイ部１０の行毎に伝達される発光駆動信号を遅延させるものである。同図においては、行駆動信号遅延部４０ａ、４０ｂ及び４０ｃが発光素子アレイ部１０のそれぞれの行に対応して配置され、行選択部８１から入力された発光駆動信号を遅延させる。この行毎に遅延させた発光駆動信号を行駆動信号と称する。これら行駆動信号遅延部４０ａ、４０ｂ及び４０ｃの遅延時間は、後述する行遅延調整部６２からの制御信号に基づいてそれぞれ調整される。すなわち、行駆動信号遅延部４０は、外部の信号に基づいて遅延時間を変更可能な遅延回路である。
【0020】
行駆動部３０乃至３２は、それぞれ行発光駆動部２０乃至２２を駆動するものである。すなわち、行駆動部３０等は、発光素子アレイ部１０の行毎に配置される。行駆動部３０乃至３２は、行駆動信号遅延部４０により出力された行駆動信号から行発光駆動部２０等の駆動信号を生成して出力する。
【0021】
行位相差検出部６０は、行駆動信号と基準信号との位相差を検出するものである。この行位相差検出部６０は、位相差に応じた信号を検出結果として出力する。同図の行位相差検出部６０は、行駆動部３０乃至３２毎に基準信号との位相差を検出する例を表したものである。検出結果は、行位相差選択部６１にそれぞれ出力される。
【0022】
行位相差選択部６１は、行位相差検出部６０の行毎の位相差の検出結果のうちの１つを選択するものである。この行位相差選択部６１は、選択した検出結果を行遅延調整部６２に対して出力する。
【0023】
行遅延調整部６２は、行駆動信号遅延部４０の遅延を調整するものである。同図の行遅延調整部６２は、行毎に配置された行駆動信号遅延部４０ａ、４０ｂ及び４０ｃの遅延を調整する。具体的には、行遅延調整部６２は、上述の行位相差選択部６１により選択された行における位相差の検出結果に基づいて当該行に配置された行駆動信号遅延部４０ａ、４０ｂ及び４０ｃの遅延を調整する。
【0024】
前述のように発光素子アレイ部１０の発光素子１１は、行発光駆動部２０乃至２２により行毎に駆動される。すなわち、発光素子アレイ部１０の各行の発光素子１１は、行駆動部３０及び行発光駆動部２０、行駆動部３１及び行発光駆動部２１並びに行駆動部３２及び行発光駆動部２２によりそれぞれ個別に駆動される。行駆動部３０等に発光駆動信号が入力されて発光素子アレイ部１０の対応する行の発光素子１１が発光するまでの遅延時間は、行駆動部３０等及び行発光駆動部２０等によりばらつきを生じる。このため、発光素子アレイ部１０の行毎の発光素子１１の発光がばらつくこととなり、測距の誤差の原因となる。
【0025】
そこで、行遅延調整部６２により行毎に遅延を調整してばらつきを低減する。行遅延調整部６２は、遅延を指示する制御信号を行駆動信号遅延部４０ａ、４０ｂ及び４０ｃに出力することにより、遅延を調整する。この制御信号には、所定のビット幅のデジタルの信号を使用することができる。例えば、制御信号の値「１」のビット数に遅延時間を対応させることができる。また、行遅延調整部６２は、調整後の遅延の情報を後述する保持部６３に保持させる。また、光源装置１の起動時には、行遅延調整部６２は、保持部６３から遅延の情報を読み出して行駆動信号遅延部４０ａ、４０ｂ及び４０ｃに対して出力し、行毎の遅延時間を設定する。
【0026】
保持部６３は、行毎の遅延の情報を保持するものである。この保持部６３は、例えば、行遅延調整部６２が出力するデジタルの制御信号を遅延の情報として保持する構成を採ることができる。
【0027】
列選択部８２は、発光素子アレイ部１０の複数の列のうちの発光させる列を選択するものである。この列選択部８２は、制御部９０の制御に基づいて発光素子アレイ部１０の列を選択し、選択した列に対応する列発光駆動部２３乃至２５に発光駆動信号を伝達する。
【0028】
列駆動信号遅延部５０は、発光素子アレイ部１０の列毎に伝達される発光駆動信号を遅延させるものである。同図においては、列駆動信号遅延部５０ａ、５０ｂ及び５０ｃが発光素子アレイ部１０のそれぞれの列に対応して配置され、列選択部８２から入力された発光駆動信号を遅延させる。この列毎に遅延させた発光駆動信号を列駆動信号と称する。これら列駆動信号遅延部５０ａ、５０ｂ及び５０ｃの遅延時間は、後述する列遅延調整部７２からの制御信号に基づいてそれぞれ調整される。すなわち、列駆動信号遅延部５０は、行駆動信号遅延部４０と同様に、外部の信号に基づいて遅延時間を変更可能な遅延回路である。
【0029】
列駆動部３３乃至３５は、それぞれ列発光駆動部２３乃至２５を駆動するものである。すなわち、列駆動部３３等は、発光素子アレイ部１０の列毎に配置される。列駆動部３３乃至３５は、列駆動信号遅延部５０により出力された列駆動信号から列発光駆動部２３等の駆動信号を生成して出力する。
【0030】
列位相差検出部７０は、列駆動信号と基準信号との位相差を検出するものである。この列位相差検出部７０は、行位相差検出部６０と同様に、位相差に応じた信号を検出結果として出力する。同図の列位相差検出部７０は、列駆動部３３乃至３５毎に基準信号との位相差を検出する例を表したものである。検出結果は、列位相差選択部７１にそれぞれ出力される。
【0031】
列位相差選択部７１は、列位相差検出部７０の列毎の位相差の検出結果のうちの１つを選択するものである。この列位相差選択部７１は、選択した検出結果を列遅延調整部７２に対して出力する。
【0032】
列遅延調整部７２は、列駆動信号遅延部５０の遅延を調整するものである。同図の列遅延調整部７２は、列毎に配置された列駆動信号遅延部５０ａ、５０ｂ及び５０ｃの遅延を調整する。具体的には、列遅延調整部７２は、上述の列位相差選択部７１により選択された列における位相差の検出結果に基づいて当該列に配置された列駆動信号遅延部５０ａ、５０ｂ及び５０ｃの遅延を調整する。
【0033】
前述のように発光素子アレイ部１０の発光素子１１は、列発光駆動部２３乃至２５により列毎に駆動される。すなわち、発光素子アレイ部１０の各列の発光素子１１は、列駆動部３３及び列発光駆動部２３、列駆動部３４及び列発光駆動部２４並びに列駆動部３５及び列発光駆動部２５によりそれぞれ個別に駆動される。列駆動部３３等に発光駆動信号が入力されて発光素子アレイ部１０の対応する列の発光素子１１が発光するまでの遅延時間は、列駆動部３３等及び列発光駆動部２３等によりばらつきを生じる。このため、発光素子アレイ部１０の列毎の発光素子１１の発光がばらつくこととなり、測距の誤差の原因となる。
【0034】
列遅延調整部７２は、行遅延調整部６２と同様に、列毎に遅延を調整する。すなわち、列遅延調整部７２は、列駆動部３３及び列発光駆動部２３、列駆動部３４及び列発光駆動部２４並びに列駆動部３５及び列発光駆動部２５の遅延のばらつきを低減する。列遅延調整部７２は、遅延を指示する制御信号を列駆動信号遅延部５０ａ、５０ｂ及び５０ｃに出力することにより、遅延を調整する。行遅延調整部６２と同様に、この制御信号には、所定のビット幅のデジタルの信号を使用することができ、制御信号の値「１」のビット数に遅延時間を対応させることができる。また、列遅延調整部７２は、調整後の遅延の情報を後述する保持部７３に保持させる。また、光源装置１の起動時には、列遅延調整部７２は、保持部７３から遅延の情報を読み出して列駆動信号遅延部５０ａ、５０ｂ及び５０ｃに対して出力し、列毎の遅延時間を設定する。
【0035】
保持部７３は、列毎の遅延の情報を保持するものである。この保持部７３は、保持部６３と同様に、列遅延調整部７２が出力するデジタルの制御信号を遅延の情報として保持する構成を採ることができる。
【0036】
制御部９０は、光源装置１の全体を制御するものである。この制御部９０は、行選択部８１、行遅延調整部６２、行位相差選択部６１、列選択部８２、列遅延調整部７２及び列位相差選択部７１に制御信号を出力して制御する。
【0037】
［発光素子アレイ部の構成］
図２は、本開示の実施形態に係る発光素子アレイ部の構成例を示す図である。同図は、発光素子アレイ部１０の構成例を表す回路図である。また、同図には、行発光駆動部２０乃至２２及び列発光駆動部２３乃至２５を更に記載した。
図２は、本開示の実施形態に係る発光素子アレイ部の構成例を示す図である。同図は、発光素子アレイ部１０の構成例を表す回路図である。また、同図には、行発光駆動部２０乃至２２及び列発光駆動部２３乃至２５を更に記載した。
【0038】
前述のように、発光素子アレイ部１０は、発光素子１１が２次元行列の形状に配置されて構成される。同図の発光素子アレイ部１０は、発光素子１１が３行３列に配置される例を表したものである。また発光素子アレイ部１０は、発光素子１１に発光電流を流す配線が行及び列毎に配置される。同図の発光素子アレイ部１０は、配線１０１乃至１０３及び配線１１１乃至１１３が配置される。配線１０１乃至１０３は、発光素子アレイ部１０の行に配置され、それぞれの行に配置される複数の発光素子１１のアノードが共通に接続される。配線１１１乃至１１３は、発光素子アレイ部１０の列に配置され、それぞれの列に配置される複数の発光素子１１のカソードが共通に接続される。
【0039】
行発光駆動部２０乃至２２は、発光素子アレイ部１０の行毎に配置される。同図の行発光駆動部２０乃至２２は、ｐチャネルＭＯＳトランジスタにより構成される例を表したものである。行発光駆動部２０乃至２２には、図１において説明した行駆動部３０乃至３２からの駆動信号が信号線Ｖ＿ＯＵＴ１、信号線Ｖ＿ＯＵＴ２及び信号線Ｖ＿ＯＵＴ３を介してそれぞれ入力される。行発光駆動部２０乃至２２のソースは電源線Ｖｄｄに接続され、ドレインは配線１０１乃至１０３にそれぞれ接続される。行発光駆動部２０のゲートは、反転バッファ２６を介して信号線Ｖ＿ＯＵＴ１に接続される。行発光駆動部２１のゲートは、反転バッファ２７を介して信号線Ｖ＿ＯＵＴ２に接続される。行発光駆動部２２のゲートは、反転バッファ２８を介して信号線Ｖ＿ＯＵＴ３に接続される。
【0040】
列発光駆動部２３乃至２５は、発光素子アレイ部１０の列毎に配置される。同図の列発光駆動部２３乃至２５は、ｎチャネルＭＯＳトランジスタにより構成される例を表したものである。列発光駆動部２３乃至２５には、図１において説明した列駆動部３３乃至３５からの駆動信号が信号線Ｈ＿ＯＵＴ１、信号線Ｈ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ３を介してそれぞれ入力される。列発光駆動部２３乃至２５のソースは接地され、ドレインは配線１１１乃至１１３にそれぞれ接続される。列発光駆動部２３乃至２５のゲートは、それぞれ信号線Ｈ＿ＯＵＴ１、信号線Ｈ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ３に接続される。
【0041】
発光素子アレイ部１０の発光素子１１を発光させるには、当該発光素子１１に接続される行発光駆動部２０乃至２２及び列発光駆動部２３乃至２５を導通させる。これにより、発光素子１１に電源線Ｖｄｄからの発光電流が流れて発光する。この際、行発光駆動部２０乃至２２は発光素子１１のアノードに発光電流を吐き出し電流として供給し、列発光駆動部２３乃至２５は発光素子１１のカソードに発光電流を吸い込み電流として供給する。
【0042】
行発光駆動部２０乃至２２及び列発光駆動部２３乃至２５のそれぞれ１つ以上を導通させることにより、発光素子アレイ部１０の任意の発光素子１１を発光させることができる。
【0043】
［行駆動部の構成］
図３は、本開示の実施形態に係る行駆動部の構成例を示す図である。同図は、行駆動部３０乃至３２、行駆動信号遅延部４０、行位相差検出部６０、行選択部８１及び行位相差選択部６１の構成例を表す図である。
図３は、本開示の実施形態に係る行駆動部の構成例を示す図である。同図は、行駆動部３０乃至３２、行駆動信号遅延部４０、行位相差検出部６０、行選択部８１及び行位相差選択部６１の構成例を表す図である。
【0044】
同図において、行選択部８１は、２入力ＮＯＲゲートからなる行選択部８１ａ、８１ｂ及び８１ｃにより構成される。また、行選択部８１には、信号線２１０が接続される。この信号線２１０は、３本の信号線により構成され、制御部９０からの垂直選択信号をそれぞれ伝達する。行選択部８１ａ、８１ｂ及び８１ｃの一方の入力端子に信号線２００が共通に接続される。この信号線２００は、発光駆動信号を伝達する信号線である。行選択部８１ａ、８１ｂ及び８１ｃの他方の入力端子には信号線２１０が個別に接続される。行選択部８１ａ、８１ｂ及び８１ｃの出力端子は、行駆動信号遅延部４０ａ、４０ｂ及び４０ｃにそれぞれ接続される。
【0045】
垂直選択信号には、値「０」の信号を使用することができる。制御部９０は、選択する行の行選択部８１ａ、８１ｂ及び８１ｃに値「０」の垂直選択信号を出力し、非選択の行の行選択部８１ａ、８１ｂ及び８１ｃに値「１」を出力する。この垂直選択信号が入力された行選択部８１ａ、８１ｂ及び８１ｃが発光駆動信号を行駆動信号遅延部４０ａ等に伝達する。これにより、発光素子アレイ部１０の行を選択することができる。
【0046】
前述のように行駆動信号遅延部４０ａ、４０ｂ及び４０ｃには、行選択部８１ａ、８１ｂ及び８１ｃにより選択された発光駆動信号が入力される。この入力された発光駆動信号が行駆動信号遅延部４０ａ、４０ｂ及び４０ｃにより遅延されて行駆動信号となり、行駆動部３０乃至３２に対して出力される。
【0047】
同図の行駆動部３０乃至３２は、反転バッファにより構成される例を表したものである。行駆動部３０乃至３２の入力は、行駆動信号遅延部４０ａ、４０ｂ及び４０ｃの出力にそれぞれ接続される。行駆動部３０乃至３２の出力は、信号線Ｖ＿ＯＵＴ１、信号線Ｖ＿ＯＵＴ２及び信号線Ｖ＿ＯＵＴ３にそれぞれ接続される。行駆動部３０乃至３２は、行駆動信号遅延部４０ａ、４０ｂ及び４０ｃにより入力された行駆動信号に基づいて行発光駆動部２０等の駆動信号を生成し、信号線Ｖ＿ＯＵＴ１等に出力する。
【0048】
同図において、行位相差検出部６０は、２入力ＸＮＯＲゲートからなる行位相差検出部６０ａ、６０ｂ及び６０ｃにより構成される。また、行位相差検出部６０には、信号線２１４が接続される。この信号線２１４は、制御部９０からの基準信号を伝達する。この基準信号は、行位相差検出部６０における位相差検出の基準となる信号である。信号線２１４は、行位相差検出部６０ａ、６０ｂ及び６０ｃの一方の入力端子に共通に接続される。行位相差検出部６０ａ、６０ｂ及び６０ｃの他方の入力端子には、信号線Ｖ＿ＯＵＴ１、信号線Ｖ＿ＯＵＴ２及び信号線Ｖ＿ＯＵＴ３がそれぞれ接続される。行位相差検出部６０ａ、６０ｂ及び６０ｃにより、行駆動信号と基準信号との位相差が行毎に検出される。行位相差検出部６０ａ、６０ｂ及び６０ｃの出力端子は、後述する行位相差選択部６１ａ、６１ｂ及び６１ｃの入力端子にそれぞれ接続される。
【0049】
同図において、行位相差選択部６１は、制御入力端子付き反転バッファからなる行位相差選択部６１ａ、６１ｂ及び６１ｃにより構成される。また、これら行位相差選択部６１ａ、６１ｂ及び６１ｃは、電流出力型の反転バッファである。また、行位相差選択部６１には、信号線２１１が接続される。この信号線２１１は、３本の信号線により構成され、制御部９０からの選択信号をそれぞれ伝達する。行位相差選択部６１ａ、６１ｂ及び６１ｃの制御入力端子に信号線２１１が個別に接続される。選択信号には、値「１」の信号を使用することができる。制御部９０は、選択する行の行位相差選択部６１ａ、６１ｂ及び６１ｃに値「１」の選択信号を出力し、非選択の行の行位相差選択部６１ａ、６１ｂ及び６１ｃに値「０」を出力する。値「１」の選択信号が制御入力端子に入力された行位相差選択部６１ａ、６１ｂ及び６１ｃは、行位相差検出部６０の検出結果を反転して伝達する。一方、値「０」が制御入力端子に入力された行位相差選択部６１ａ、６１ｂ及び６１ｃは、出力が高インピーダンスの状態となる。これにより、行位相差選択部６１ａ、６１ｂ及び６１ｃによる行位相差検出部６０の検出結果の選択が行われる。
【0050】
行位相差選択部６１ａ、６１ｂ及び６１ｃの出力端子は、キャパシタ６４（図１において不図示）の一端及びアナログデジタル変換部６５（図１において不図示）の入力に共通に接続される。キャパシタ６４の他の一端は、接地される。キャパシタ６４は、選択された行位相差選択部６１ａ、６１ｂ及び６１ｃにより充放電される。上述の行位相差検出部６０は、パルス波の信号を位相差の検出結果として出力する。この出力されたパルス波に応じてキャパシタ６４が充放電され、平均化される。これにより、位相差に応じたアナログの信号を生成することができる。この信号は、アナログデジタル変換部６５によりデジタルの信号に変換され、行遅延調整部６２に入力される。行遅延調整部６２は、入力されたデジタルの位相差信号に基づいて行駆動信号遅延部４０ａ、４０ｂ及び４０ｃの遅延を調整する。
【0051】
［列駆動部の構成］
図４は、本開示の実施形態に係る列駆動部の構成例を示す図である。同図は、列駆動部３３乃至３５、列駆動信号遅延部５０、列位相差検出部７０、列選択部８２及び列位相差選択部７１の構成例を表す図である。
図４は、本開示の実施形態に係る列駆動部の構成例を示す図である。同図は、列駆動部３３乃至３５、列駆動信号遅延部５０、列位相差検出部７０、列選択部８２及び列位相差選択部７１の構成例を表す図である。
【0052】
同図の列選択部８２は、行選択部８１と同様に、２入力ＮＯＲゲートからなる列選択部８２ａ、８２ｂ及び８２ｃにより構成される。また、列選択部８２には、信号線２１２が接続される。この信号線２１２は、３本の信号線により構成され、制御部９０からの水平選択信号をそれぞれ伝達する。列選択部８２ａ、８２ｂ及び８２ｃの一方の入力端子に信号線２００が共通に接続され、発光駆動信号が入力される。列選択部８２ａ、８２ｂ及び８２ｃの他方の入力端子には信号線２１２が個別に接続される。列選択部８２ａ、８２ｂ及び８２ｃの出力端子は、列駆動信号遅延部５０ａ、５０ｂ及び５０ｃにそれぞれ接続される。
【0053】
水平選択信号には、垂直選択信号と同様に、値「０」の信号を使用することができる。制御部９０は、選択する列の列選択部８２ａ、８２ｂ及び８２ｃに値「０」の垂直選択信号を出力し、非選択の列の列選択部８２ａ、８２ｂ及び８２ｃに値「１」を出力することにより、発光素子アレイ部１０の列を選択することができる。
【0054】
列駆動信号遅延部５０ａ、５０ｂ及び５０ｃには、列選択部８２ａ、８２ｂ及び８２ｃにより選択された発光駆動信号が入力される。この入力された発光駆動信号が列駆動信号遅延部５０ａ、５０ｂ及び５０ｃにより遅延されて列駆動信号となり、列駆動部３３乃至３５に対して出力される。
【0055】
列駆動部３３乃至３５は、行駆動部３０等と同様に、反転バッファにより構成される例を表したものである。列駆動部３３乃至３５の入力は、列駆動信号遅延部５０ａ、５０ｂ及び５０ｃの出力にそれぞれ接続される。列駆動部３３乃至３５の出力は、信号線Ｈ＿ＯＵＴ１、信号線Ｈ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ３にそれぞれ接続される。列駆動部３３乃至３５は、列駆動信号遅延部５０ａ、５０ｂ及び５０ｃにより入力された列駆動信号に基づいて列発光駆動部２３等の駆動信号を生成し、信号線Ｈ＿ＯＵＴ１等に出力する。
【0056】
列位相差検出部７０は、行位相差検出部６０と同様に、２入力ＸＮＯＲゲートからなる列位相差検出部７０ａ、７０ｂ及び７０ｃにより構成される。また、列位相差検出部７０には、信号線２１５が接続される。この信号線２１５は、制御部９０からの基準信号を伝達する。この基準信号は、列位相差検出部７０における位相差検出の基準となる信号である。信号線２１５は、列位相差検出部７０ａ、７０ｂ及び７０ｃの一方の入力端子に共通に接続される。列位相差検出部７０ａ、７０ｂ及び７０ｃの他方の入力端子には、信号線Ｈ＿ＯＵＴ１、信号線Ｈ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ３がそれぞれ接続される。列位相差検出部７０ａ、７０ｂ及び７０ｃにより、列駆動信号と基準信号との位相差が列毎に検出される。列位相差検出部７０ａ、７０ｂ及び７０ｃの出力端子は、後述する列位相差選択部７１ａ、７１ｂ及び７１ｃの入力端子にそれぞれ接続される。
【0057】
列位相差選択部７１は、行位相差選択部６１と同様に、制御入力端子付き電流出力型の反転バッファからなる列位相差選択部７１ａ、７１ｂ及び７１ｃにより構成される。また、列位相差選択部７１には、信号線２１３が接続される。この信号線２１３は、図３において説明した信号線２１１と同様に、３本の信号線により構成され、制御部９０からの選択信号をそれぞれ伝達する。列位相差選択部７１ａ、７１ｂ及び７１ｃの制御入力端子に信号線２１３が個別に接続される。制御部９０は、選択する列の列位相差選択部７１ａ、７１ｂ及び７１ｃに値「１」の選択信号を出力し、非選択列の列位相差選択部７１ａ、７１ｂ及び７１ｃに値「０」を出力する。値「１」の選択信号が制御入力端子に入力された列位相差選択部７１ａ、７１ｂ及び７１ｃが列位相差検出部７０の検出結果を反転して伝達し、値「０」が制御入力端子に入力された列位相差選択部７１ａ、７１ｂ及び７１ｃは出力が高インピーダンスの状態となる。これにより、列位相差選択部７１ａ、７１ｂ及び７１ｃによる列位相差検出部７０の検出結果の選択が行われる。
【0058】
列位相差選択部７１ａ、７１ｂ及び７１ｃの出力端子は、キャパシタ７４（図１において不図示）の一端及びアナログデジタル変換部７５（図１において不図示）の入力に共通に接続される。キャパシタ７４の他の一端は、接地される。キャパシタ７４及びアナログデジタル変換部７５の構成は図３のキャパシタ６４及びアナログデジタル変換部６５と同様であるため、説明を省略する。列遅延調整部７２は、入力されたデジタルの位相差信号に基づいて列駆動信号遅延部５０ａ、５０ｂ及び５０ｃの遅延を調整する。
【0059】
［遅延回路の構成］
図５は、本開示の実施形態に係る行駆動信号遅延部の構成例を示す図である。同図は、行駆動信号遅延部４０の構成例を表す回路図である。なお、列駆動信号遅延部５０にも同様の回路を使用することができる。
図５は、本開示の実施形態に係る行駆動信号遅延部の構成例を示す図である。同図は、行駆動信号遅延部４０の構成例を表す回路図である。なお、列駆動信号遅延部５０にも同様の回路を使用することができる。
【0060】
同図の行駆動信号遅延部４０は、論理回路素子４１と、遅延素子４２と、バッファ回路４５ａ－４５ｐと、反転ゲート４６ａ－４５ｐと、出力バッファ４４とを備える。同図は、１６個のバッファ回路４５及び１６個の反転バッファ４６を備える例を表したものである。論理回路素子４１には、例えば、反転ゲートを使用することができる。また、遅延素子４２には、例えば、反転ゲートを使用することができる。また、バッファ回路４５ａ－４５ｐには、例えば、制御入力端子付き反転バッファを使用することができる。
【0061】
同図の回路は、入力信号の変化に遅延を持たせる遅延回路を構成する。同図において信号線２２０及び信号線２２１は、それぞれ入力信号線及び出力信号線である。また、信号線２２２は、１６本の信号線により構成され、遅延時間を設定するための信号が入力される。信号線２２０は行選択部８１の出力に接続され、信号線２２１は行駆動部３０の入力に接続される。また、信号線２２２は、制御部９０の出力に接続される。
【0062】
信号線２２０は、論理回路素子４１の入力端子に接続される。論理回路素子４１の出力は、行駆動信号遅延部４０の入力端子及びバッファ回路４５ａ－４５ｐの出力端子にそれぞれ接続される。行駆動信号遅延部４０の出力端子は、出力バッファ４４の入力端子及びバッファ回路４５ａ－４５ｐの入力端子にそれぞれ接続される。出力バッファ４４の出力端子は、信号線２２１に接続される。信号線２２２の１６本の信号線は、反転ゲート４６ａ－４５ｐの入力端子にそれぞれ接続される。反転ゲート４６ａ－４５ｐの出力端子は、バッファ回路４５ａ－４５ｐの制御入力端子にそれぞれ接続される。
【0063】
論理回路素子４１の出力には、バッファ回路４５ａ－４５ｐを介して遅延素子４２により遅延された信号が加算される。この信号は、行駆動信号遅延部４０の入力信号が論理回路素子４１及び遅延素子４２により伝達された信号であり、入力信号に基づく信号となる。定常時においては、論理回路素子４１の出力とバッファ回路４５ａ－４５ｐの出力とは同じ論理レベルとなる。一方、論理回路素子４１の出力が遷移する際には、遅延素子４２及びバッファ回路４５ａ－４５ｐの遅れにより、論理回路素子４１の出力とバッファ回路４５ａ－４５ｐの出力とが異なる論理レベルとなる。このため、論理回路素子４１の出力の遷移時間が長くなり、伝播遅延が増加する。
【0064】
この伝播遅延は、バッファ回路４５ａ－４５ｐのうちのオン状態の個数により変化する。バッファ回路４５ａ－４５ｐの全てがオン状態の時に最大の伝播遅延となり、バッファ回路４５ａ－４５ｐの全ての出力が高インピーダンス状態の時に最低の伝播遅延となる。信号線２２２の複数の信号線のうち、バッファ回路４５ａ－４５ｐをオン状態にする信号が出力される信号線の数に応じて遅延時間を調整することができる。なお、論理回路素子４１は、バッファ回路４５ａ－４５ｐより高い駆動能力の出力段を備える。
【0065】
図６は、本開示の実施形態に係る行駆動信号遅延部の他の構成例を示す図である。同図は、行駆動信号遅延部４０の他の構成例を表す回路図である。なお、列駆動信号遅延部５０にも同様の回路を使用することができる。
【0066】
同図の行駆動信号遅延部４０は、論理回路素子４１と、遅延素子４２及び４３と、バッファ回路４５ａ－４５ｐと、反転ゲート４６ａ－４５ｐと、出力バッファ４４とを備える。同図も、図５の遅延回路と同様に、１６個のバッファ回路４５及び１６個の反転バッファ４６を備える例を表したものである。遅延素子４２及び４３には、例えば、反転ゲートを使用することができる。
【0067】
信号線２２２は、論理回路素子４１の入力端子及び遅延素子４２の入力端子に接続される。遅延素子４２の出力端子は、遅延素子４３の入力端子に接続される。遅延素子４３の出力端子は、バッファ回路４５ａ－４５ｐの入力端子にそれぞれ接続される。バッファ回路４５ａ－４５ｐの出力端子は、論理回路素子４１の出力端子及び出力バッファ４４の入力端子にそれぞれ接続される。出力バッファ４４の出力端子は、信号線２２１に接続される。信号線２２２の１６本の信号線は、反転ゲート４６ａ－４５ｐの入力端子にそれぞれ接続される。反転ゲート４６ａ－４５ｐの出力端子は、バッファ回路４５ａ－４５ｐの制御入力端子にそれぞれ接続される。
【0068】
同図の回路においては、信号線２２０の入力信号が遅延素子４２及び４３並びにバッファ回路４５ａ－４５ｐを介して論理回路素子４１の出力に加算される。図５の遅延回路と同様に、信号線２２２の複数の信号線のうち、バッファ回路４５ａ－４５ｐをオン状態にする信号が出力される信号線の数に応じて遅延時間を調整することができる。
【0069】
［発光素子アレイ部の駆動］
図７は、本開示の実施形態に係る発光素子アレイ部の駆動方法の一例を示す図である。同図は、光源装置１における発光素子アレイ部１０の駆動方法の一例を表すタイミング図である。同図において、「発光駆動信号」は、図１において説明した発光駆動信号の波形を表す。「垂直選択信号」及び「水平選択信号」は、それぞれ行選択部８１に入力される垂直選択信号及び列選択部８２に入力される水平選択信号の波形を表す。なお、「垂直選択信号」及び「水平選択信号」の末尾の数字は、発光素子アレイ部１０の対応する行及び列を表す。「Ｖ＿ＯＵＴ１」、「Ｖ＿ＯＵＴ２」、「Ｖ＿ＯＵＴ３」、「Ｈ＿ＯＵＴ１」、「Ｈ＿ＯＵＴ２」及び「Ｈ＿ＯＵＴ３」は、それぞれ図２において説明した信号線Ｖ＿ＯＵＴ１、信号線Ｖ＿ＯＵＴ２、信号線Ｖ＿ＯＵＴ３、信号線Ｈ＿ＯＵＴ１、信号線Ｈ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ３の波形を表す。
図７は、本開示の実施形態に係る発光素子アレイ部の駆動方法の一例を示す図である。同図は、光源装置１における発光素子アレイ部１０の駆動方法の一例を表すタイミング図である。同図において、「発光駆動信号」は、図１において説明した発光駆動信号の波形を表す。「垂直選択信号」及び「水平選択信号」は、それぞれ行選択部８１に入力される垂直選択信号及び列選択部８２に入力される水平選択信号の波形を表す。なお、「垂直選択信号」及び「水平選択信号」の末尾の数字は、発光素子アレイ部１０の対応する行及び列を表す。「Ｖ＿ＯＵＴ１」、「Ｖ＿ＯＵＴ２」、「Ｖ＿ＯＵＴ３」、「Ｈ＿ＯＵＴ１」、「Ｈ＿ＯＵＴ２」及び「Ｈ＿ＯＵＴ３」は、それぞれ図２において説明した信号線Ｖ＿ＯＵＴ１、信号線Ｖ＿ＯＵＴ２、信号線Ｖ＿ＯＵＴ３、信号線Ｈ＿ＯＵＴ１、信号線Ｈ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ３の波形を表す。
【0070】
なお、同図は、発光素子アレイ部１０の第１行第１列、第２行第２列及び第３行第３列の発光素子１１を順に発光させる場合の例を表したものである。
【0071】
Ｔ１において、垂直選択信号１及び水平選択信号１に値「０」が出力され、発光素子アレイ部１０の第１行及び第１列が選択される。なお、垂直選択信号１及び水平選択信号１の値「０」の出力は、Ｔ４まで継続する。
【0072】
Ｔ２において、発光駆動信号として値「１」が入力される。行駆動信号遅延部４０がこの発光駆動信号に対して遅延させた行駆動信号を生成する。この生成された行駆動信号が行駆動部３０に入力されて駆動信号が生成され、信号線Ｖ＿ＯＵＴ１に出力される。これにより、発光素子アレイ部１０の行発光駆動部２０が導通する。また、列駆動信号遅延部５０が発光駆動信号に対して遅延させた列駆動信号を生成する。この生成された列駆動信号が列駆動部３３に入力されて駆動信号が生成され、信号線Ｈ＿ＯＵＴ１に出力される。これにより、発光素子アレイ部１０の列発光駆動部２３が導通する。発光素子アレイ部１０の第１の行第１列の発光素子１１に発光電流が流れて発光する。
【0073】
行駆動信号遅延部４０等の遅延により信号線Ｖ＿ＯＵＴ１に出力される駆動信号は、発光駆動信号に対して遅延した信号となる。同図の「Ｄ」はこの遅延時間を表したものである。
【0074】
Ｔ３において、値「１」の発光駆動信号の入力が停止される。遅延時間の経過後に信号線Ｖ＿ＯＵＴ１及び信号線Ｈ＿ＯＵＴ１の駆動信号の出力が停止され、発光素子アレイ部１０の行発光駆動部２０及び列発光駆動部２３が非導通の状態に戻る。このため、発光素子１１の発光が停止される。
【0075】
Ｔ４において、垂直選択信号１及び水平選択信号１への値「０」の出力が停止される。また、垂直選択信号２及び水平選択信号２に値「０」が出力される。
【0076】
Ｔ５において、発光駆動信号として値「１」が入力され、遅延時間の経過後に信号線Ｖ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ２に駆動信号が出力される。これにより、行発光駆動部２１及び列発光駆動部２４が導通し、発光素子アレイ部１０の第２行第２列の発光素子１１が発光する。
【0077】
Ｔ６において、値「１」の発光駆動信号の入力が停止される。遅延時間の経過後に信号線Ｖ＿ＯＵＴ２及び信号線Ｈ＿ＯＵＴ２の駆動信号の出力が停止され、発光素子アレイ部１０の行発光駆動部２１及び列発光駆動部２４が非導通の状態に戻り、発光素子１１の発光が停止される。
【0078】
Ｔ７において、垂直選択信号２及び水平選択信号２への値「０」の出力が停止される。また、垂直選択信号３及び水平選択信号３に値「０」が出力される。
【0079】
Ｔ８において、発光駆動信号として値「１」が入力され、遅延時間の経過後に信号線Ｖ＿ＯＵＴ３及び信号線Ｈ＿ＯＵＴ３に駆動信号が出力される。これにより、行発光駆動部２２及び列発光駆動部２５が導通し、発光素子アレイ部１０の第３行第３列の発光素子１１が発光する。
【0080】
Ｔ９において、値「１」の発光駆動信号の入力が停止される。遅延時間の経過後に信号線Ｖ＿ＯＵＴ３及び信号線Ｈ＿ＯＵＴ３の駆動信号の出力が停止され、発光素子アレイ部１０の行発光駆動部２２及び列発光駆動部２５が非導通の状態に戻り、発光素子１１の発光が停止される。
【0081】
Ｔ１０において、垂直選択信号３及び水平選択信号３への値「０」の出力が停止される。以上の手順により、発光素子アレイ部１０の発光素子１１を発光させることができる。
【0082】
なお、光源装置１の構成は、この例に限定されない。例えば、行位相差検出部６０は、行発光駆動部２０等の出力信号に基づいて位相差を検出する構成を採ることもできる。同様に、列位相差検出部７０は、列発光駆動部２３等の出力信号に基づいて位相差を検出する構成を採ることもできる。また、行位相差選択部６１は行駆動部３０乃至３２の行駆動信号を選択し、行位相差検出部６０は行位相差選択部６１により選択された行駆動信号の位相差を検出する構成を採ることもできる。同様に、列位相差選択部７１は列駆動部３３乃至３５の列駆動信号を選択し、列位相差検出部７０は列位相差選択部７１により選択された列駆動信号の位相差を検出する構成を採ることもできる。
【0083】
このように、本開示の光源装置１は、複数の発光素子１１が２次元行列状に配置された発光素子アレイ部１０を備える。この発光素子アレイ部１０は、行発光駆動部２０乃至２２が行毎に配置され、列発光駆動部２３乃至２５が列毎に配置され、行及び列毎に駆動される。これら行発光駆動部２０乃至２２及び列発光駆動部２３乃至２５の遅延がそれぞれ個別に調整される。これにより、発光素子アレイ部１０における発光素子１１の発光の遅延時間を調整することができ、発光遅延のばらつきを低減することができる。発光素子アレイ部１０のそれぞれの発光素子１１を個別に駆動するとともに個別に遅延時間を調整する場合と比較して、遅延調整の回路を簡略化することができる。
【0084】
（２．第２の実施形態）
上述の第１の実施形態の光源装置１は、複数の行駆動信号遅延部４０及び複数の列駆動信号遅延部５０を備えていた。これに対し、本開示の第２の実施形態の光源装置１は、発光駆動信号の遅延を調整する点で、上述の第１の実施形態と異なる。
上述の第１の実施形態の光源装置１は、複数の行駆動信号遅延部４０及び複数の列駆動信号遅延部５０を備えていた。これに対し、本開示の第２の実施形態の光源装置１は、発光駆動信号の遅延を調整する点で、上述の第１の実施形態と異なる。
【0085】
［光源装置の構成］
図８は、本開示の第２の実施形態に係る光源装置の構成例を示す図である。同図は、図１と同様に、光源装置１の構成例を表すブロック図である。図８の光源装置１は、電圧電流変換部９１と、電流加算部９２と、比較部９３と、位相差検出部９４と、遅延調整部９５と、遅延部９７と、保持部９６とをさらに備える点で、図１の光源装置１と異なる。
図８は、本開示の第２の実施形態に係る光源装置の構成例を示す図である。同図は、図１と同様に、光源装置１の構成例を表すブロック図である。図８の光源装置１は、電圧電流変換部９１と、電流加算部９２と、比較部９３と、位相差検出部９４と、遅延調整部９５と、遅延部９７と、保持部９６とをさらに備える点で、図１の光源装置１と異なる。
【0086】
遅延部９７は、発光駆動信号を遅延させるものである。遅延された発光駆動信号は、行選択部８１及び列選択部８２に対して出力される。遅延部９７の遅延時間は、遅延調整部９５により調整される。なお、遅延部９７は、特許請求の範囲に記載の発光駆動信号遅延部の一例である。
【0087】
電圧電流変換部９１は、行駆動部３０乃至３２の行駆動信号及び列駆動部３３乃至３５の列駆動信号を電流の信号に変換するものである。変換した電流の信号は、電流加算部９２に対してそれぞれ出力される。
【0088】
電流加算部９２は、電圧電流変換部９１により電流の信号に変換された行駆動信号及び列駆動信号を加算するものである。加算後の電流の信号は、比較部９３に対して出力される。
【0089】
比較部９３は、電流加算部９２から出力された電流信号と所定の閾値とを比較し、比較結果を出力するものである。閾値には、全ての行駆動信号及び全ての列駆動信号の合計値の１／２の電流値を使用することができる。これにより、比較結果の信号は、全ての行駆動信号及び全ての列駆動信号の平均のタイミングの信号となり、全ての行駆動信号及び全ての列駆動信号の平均の遅延時間の信号となる。この信号は、位相差検出部９４に対して出力される。
【0090】
位相差検出部９４は、比較部９３の比較結果、すなわち、行駆動信号及び列駆動信号の平均の遅延時間の信号と基準信号との位相差を検出するものである。位相差の検出結果は、遅延調整部９５に対して出力される。
【0091】
遅延調整部９５は、位相差検出部９４から出力された位相差の検出結果に基づいて遅延部９７の遅延時間を調整するものである。遅延調整部９５を配置して遅延部９７における発光駆動信号の遅延を調整することにより、動作環境の変化等に基づく発光素子１１の発光の遅延時間のばらつきを低減することができる。調整後の遅延の情報は、保持部９６に保持される。なお、遅延調整部９５は、特許請求の範囲に記載の発光駆動信号遅延調整部の一例である。
【0092】
これ以外の光源装置１の構成は本開示の第１の実施形態における光源装置１の構成と同様であるため、説明を省略する。
【0093】
このように、本開示の第２の実施形態の光源装置１は、複数の行駆動信号及び複数の行駆動信号の平均の遅延時間の信号を使用して発光駆動信号の遅延時間を調整する。これにより、動作環境の変化等に基づく発光素子１１の発光の遅延のばらつきを低減することができる。
【0094】
（３．撮像装置の構成例）
［撮像装置の構成］
図９は、本開示に係る技術が適用され得る撮像装置の構成例を示す図である。同図は、撮像装置８００の構成例を表すブロック図である。撮像装置８００は、撮像素子８３０と、制御装置８４０と、光源８１０と、撮影レンズ８２０とを備える。この撮像装置８００は、被写体の撮像を行うとともに被写体までの距離を測定する測距を行うものである。撮像装置８００は、撮像により生成した被写体の画像データと距離測定の対象となる被写体である対象物までの距離を出力する。同図には、対象物８０１をさらに記載した。
［撮像装置の構成］
図９は、本開示に係る技術が適用され得る撮像装置の構成例を示す図である。同図は、撮像装置８００の構成例を表すブロック図である。撮像装置８００は、撮像素子８３０と、制御装置８４０と、光源８１０と、撮影レンズ８２０とを備える。この撮像装置８００は、被写体の撮像を行うとともに被写体までの距離を測定する測距を行うものである。撮像装置８００は、撮像により生成した被写体の画像データと距離測定の対象となる被写体である対象物までの距離を出力する。同図には、対象物８０１をさらに記載した。
【0095】
撮像素子８３０は、被写体の撮像を行う半導体の素子である。また、この撮像素子８３０は、撮像した被写体に対して測距を行う。撮像素子８３０は被写体からの入射光の光電変換を行って画像信号を生成する複数の画素を備える。
【0096】
光源８１０は、光を照射するものである。この光源８１０は、測距の際に対象物８０１に対して出射光８０２を照射する。光源８１０は、例えば、赤外光を出射する発光ダイオードやレーザダイオードを使用することができる。
【0097】
撮影レンズ８２０は、被写体を撮像素子８３０の画素が配置された面である受光面に結像するレンズである。
【0098】
制御装置８４０は、撮像装置８００の全体を制御するものである。この制御装置８４０は、測距の際、光源８１０を制御して出射光８０２を出射させ、撮像素子８３０を制御して撮像や測距を行わせる。
【0099】
測距の際、出射光８０２が対象物８０１により反射されて反射光８０３を生じる。この反射光８０３が撮影レンズ８２０を介して撮像素子８３０に入射し、検出される。また、光源８１０における出射光８０２の出射から撮像素子８３０における反射光８０３の検出までの時間が撮像素子８３０により計時され、対象物８０１までの距離が算出される。
【0100】
以上、本開示に係る技術が適用され得る撮像装置の一例について説明した。本開示に係る技術は、以上説明した構成のうち、光源８１０に適用され得る。具体的には、図１の光源装置１は、光源８１０に適用することができる。
【0101】
（効果）
駆動回路は、発光電流を流すことにより発光する複数の発光素子１１が２次元行列の形状に配置されて構成される発光素子アレイ部１０における行毎に配置されて発光素子１１の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部４０等と、発光素子アレイ部１０における列毎に配置されて発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部５０等と、発光素子アレイ部１０における行毎に配置されて当該行に配置される行駆動信号遅延部４０等により出力された行駆動信号に基づいて当該行に配置される複数の発光素子１１に発光電流を吐き出し電流として供給する複数の行発光駆動部２０等と、発光素子アレイ部１０における列毎に配置されて当該列に配置される列駆動信号遅延部５０等により出力された列駆動信号に基づいて当該列に配置される複数の発光素子１１に発光電流を吸い込み電流として供給する複数の列発光駆動部２３等と、複数の行駆動信号遅延部４０等における遅延時間を調整する行遅延調整部６２と、複数の列駆動信号遅延部５０等における遅延時間を調整する列遅延調整部７２とを有する駆動回路である。これにより、発光素子アレイ部１０の発光素子１１の発光の遅延を行及び列毎に調整することができる。
駆動回路は、発光電流を流すことにより発光する複数の発光素子１１が２次元行列の形状に配置されて構成される発光素子アレイ部１０における行毎に配置されて発光素子１１の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部４０等と、発光素子アレイ部１０における列毎に配置されて発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部５０等と、発光素子アレイ部１０における行毎に配置されて当該行に配置される行駆動信号遅延部４０等により出力された行駆動信号に基づいて当該行に配置される複数の発光素子１１に発光電流を吐き出し電流として供給する複数の行発光駆動部２０等と、発光素子アレイ部１０における列毎に配置されて当該列に配置される列駆動信号遅延部５０等により出力された列駆動信号に基づいて当該列に配置される複数の発光素子１１に発光電流を吸い込み電流として供給する複数の列発光駆動部２３等と、複数の行駆動信号遅延部４０等における遅延時間を調整する行遅延調整部６２と、複数の列駆動信号遅延部５０等における遅延時間を調整する列遅延調整部７２とを有する駆動回路である。これにより、発光素子アレイ部１０の発光素子１１の発光の遅延を行及び列毎に調整することができる。
【0102】
また、複数の行駆動信号と基準信号との位相差を検出する行位相差検出部６０と、複数の列駆動信号と基準信号との位相差を検出する列位相差検出部７０とを更に有し、行遅延調整部６２は、行位相差検出部６０の検出結果に基づいて遅延時間を調整し、列遅延調整部７２は、列位相差検出部７０の検出結果に基づいて遅延時間を調整してもよい。
【0103】
また、行位相差検出部６０は、複数の行駆動信号遅延部４０等毎に配置されて対応する行駆動信号遅延部４０等における位相差を検出し、列位相差検出部７０は、複数の列駆動信号遅延部５０等毎に配置されて対応する列駆動信号遅延部５０等における位相差を検出し、行遅延調整部６２は、複数の行位相差検出部６０のそれぞれの検出結果に基づいて対応する行駆動信号遅延部４０等の遅延時間を調整し、列遅延調整部７２は、複数の列位相差検出部７０のそれぞれの検出結果に基づいて対応する列駆動信号遅延部５０等の遅延時間を調整してもよい。
【0104】
また、複数の行発光駆動部２０等毎に配置されて行駆動信号に基づいて行発光駆動部２０等を駆動する複数の行駆動部と、複数の列発光駆動部２３等毎に配置されて列駆動信号に基づいて列発光駆動部２３等を駆動する複数の列駆動部と、を更に有し、複数の行位相差検出部６０は、複数の行駆動部の出力信号に基づいて位相差を検出し、複数の列位相差検出部７０は、複数の列駆動部の出力信号に基づいて位相差を検出してもよい。
【0105】
また、複数の行位相差検出部６０は、複数の行発光駆動部２０等の出力信号に基づいて位相差を検出し、複数の列位相差検出部７０は、複数の列発光駆動部２３等の出力信号に基づいて位相差を検出してもよい。
【0106】
また、発光駆動信号を遅延させるとともに当該遅延させた発光起動信号を複数の行駆動信号遅延部４０等及び複数の列駆動信号遅延部５０等に出力する遅延部９７と、遅延部９７における遅延時間を調整する遅延調整部９５とを更に有してもよい。これにより、発光駆動信号の遅延を調整することができる。
【0107】
また、遅延調整部９５は、複数の行駆動信号及び複数の列駆動信号と基準遅延信号との位相差に基づいて遅延時間を調整してもよい。
【0108】
また、遅延調整部９５は、複数の行駆動信号及び複数の列駆動信号における平均の遅延時間の信号と基準遅延信号との位相差に基づいて遅延時間を調整してもよい。
【0109】
光源装置は、発光電流を流すことにより発光する複数の発光素子１１が２次元行列の形状に配置されて構成される発光素子アレイ部１０と、発光素子アレイ部１０における行毎に配置されて発光素子１１の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部４０等と、発光素子アレイ部１０における列毎に配置されて発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部５０等と、発光素子アレイ部１０における行毎に配置されて当該行に配置される行駆動信号遅延部４０等により出力された行駆動信号に基づいて当該行に配置される複数の発光素子１１に発光電流を吐き出し電流として供給する複数の行発光駆動部２０等と、発光素子アレイ部１０における列毎に配置されて当該列に配置される列駆動信号遅延部５０等により出力された列駆動信号に基づいて当該列に配置される複数の発光素子１１に発光電流を吸い込み電流として供給する複数の列発光駆動部２３等と、複数の行駆動信号遅延部４０等における遅延時間を調整する行遅延調整部６２と、複数の列駆動信号遅延部５０等における遅延時間を調整する列遅延調整部７２とを有する光源装置である。発光素子アレイ部１０の発光素子１１の発光の遅延を行及び列毎に調整することができる。
【0110】
遅延回路は、入力信号の変化に対する出力信号の変化に遅延を持たせる遅延回路であって、入力信号を入力とする論理回路素子と、入力信号を遅延させる遅延素子と、出力端を高インピーダンス状態にする制御信号を入力する制御入力端子を備えて遅延素子により遅延された入力信号を入力とし、論理回路素子の出力ノードに出力端が接続される複数のバッファ回路とを有し、論理回路素子の出力ノードの信号を遅延信号として取り出すとともに複数のバッファ回路に入力する制御信号を調整することにより遅延を調整する遅延回路である。複数のバッファ回路により、遅延時間を細かく調整することができる。また、遅延回路固有の遅延を短縮することができる。
【0111】
また、遅延素子は、論理回路素子の出力ノードに入力端が接続されて論理回路素子を介して伝達された信号を入力信号として遅延させるとともに当該遅延させた信号を遅延信号として出力してもよい。
【0112】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【0113】
なお、本技術は以下のような構成も取ることができる。
（１）
発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部における行毎に配置されて前記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する駆動回路。
（２）
前記複数の行駆動信号と基準信号との位相差を検出する行位相差検出部と、
前記複数の列駆動信号と基準信号との位相差を検出する列位相差検出部と
を更に有し、
前記行遅延調整部は、前記行位相差検出部の検出結果に基づいて前記遅延時間を調整し、
前記列遅延調整部は、前記列位相差検出部の検出結果に基づいて前記遅延時間を調整する
前記（１）に記載の駆動回路。
（３）
前記行位相差検出部は、前記複数の行駆動信号遅延部毎に配置されて対応する前記行駆動信号遅延部における前記位相差を検出し、
前記列位相差検出部は、前記複数の列駆動信号遅延部毎に配置されて対応する前記列駆動信号遅延部における前記位相差を検出し、
前記行遅延調整部は、複数の前記行位相差検出部のそれぞれの前記検出結果に基づいて対応する前記行駆動信号遅延部の前記遅延時間を調整し、
前記列遅延調整部は、複数の前記列位相差検出部のそれぞれの前記検出結果に基づいて対応する前記列駆動信号遅延部の前記遅延時間を調整する
前記（２）に記載の駆動回路。
（４）
前記複数の行発光駆動部毎に配置されて前記行駆動信号に基づいて前記行発光駆動部を駆動する複数の行駆動部と、
前記複数の列発光駆動部毎に配置されて前記列駆動信号に基づいて前記列発光駆動部を駆動する複数の列駆動部と、
を更に有し、
複数の前記行位相差検出部は、前記複数の行駆動部の出力信号に基づいて前記位相差を検出し、
複数の前記列位相差検出部は、前記複数の列駆動部の出力信号に基づいて前記位相差を検出する
前記（２）に記載の駆動回路。
（５）
複数の前記行位相差検出部は、前記複数の行発光駆動部の出力信号に基づいて前記位相差を検出し、
複数の前記列位相差検出部は、前記複数の列発光駆動部の出力信号に基づいて前記位相差を検出する
前記（２）に記載の駆動回路。
（６）
前記発光駆動信号を遅延させるとともに当該遅延させた発光起動信号を前記複数の行駆動信号遅延部及び前記複数の列駆動信号遅延部に出力する発光駆動信号遅延部と、
前記発光駆動信号遅延部における遅延時間を調整する発光駆動信号遅延調整部と
を更に有する前記（１）から（５）の何れかに記載の駆動回路。
（７）
前記発光駆動信号遅延調整部は、前記複数の行駆動信号及び前記複数の列駆動信号と基準遅延信号との位相差に基づいて前記遅延時間を調整する
前記（６）に記載の駆動回路。
（８）
前記発光駆動信号遅延調整部は、前記複数の行駆動信号及び前記複数の列駆動信号における平均の遅延時間の信号と前記基準遅延信号との位相差に基づいて前記遅延時間を調整する
前記（７）に記載の駆動回路。
（９）
発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部と、
前記発光素子アレイ部における行毎に配置されて前記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する光源装置。
（１０）
入力信号の変化に対する出力信号の変化に遅延を持たせる遅延回路であって、
前記入力信号を入力とする論理回路素子と、
前記入力信号を遅延させる遅延素子と、
出力端を高インピーダンス状態にする制御信号を入力する制御入力端子を備えて前記遅延素子により遅延された前記入力信号を入力とし、前記論理回路素子の出力ノードに出力端が接続される複数のバッファ回路と
を有し、
前記論理回路素子の出力ノードの信号を遅延信号として取り出すとともに前記複数のバッファ回路に入力する前記制御信号を調整することにより前記遅延を調整する
遅延回路。
（１１）
前記遅延素子は、前記論理回路素子の出力ノードに入力端が接続されて前記論理回路素子を介して伝達された信号を前記入力信号として遅延させるとともに当該遅延させた信号を前記遅延信号として出力する
前記（９）に記載の遅延回路。
（１）
発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部における行毎に配置されて前記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する駆動回路。
（２）
前記複数の行駆動信号と基準信号との位相差を検出する行位相差検出部と、
前記複数の列駆動信号と基準信号との位相差を検出する列位相差検出部と
を更に有し、
前記行遅延調整部は、前記行位相差検出部の検出結果に基づいて前記遅延時間を調整し、
前記列遅延調整部は、前記列位相差検出部の検出結果に基づいて前記遅延時間を調整する
前記（１）に記載の駆動回路。
（３）
前記行位相差検出部は、前記複数の行駆動信号遅延部毎に配置されて対応する前記行駆動信号遅延部における前記位相差を検出し、
前記列位相差検出部は、前記複数の列駆動信号遅延部毎に配置されて対応する前記列駆動信号遅延部における前記位相差を検出し、
前記行遅延調整部は、複数の前記行位相差検出部のそれぞれの前記検出結果に基づいて対応する前記行駆動信号遅延部の前記遅延時間を調整し、
前記列遅延調整部は、複数の前記列位相差検出部のそれぞれの前記検出結果に基づいて対応する前記列駆動信号遅延部の前記遅延時間を調整する
前記（２）に記載の駆動回路。
（４）
前記複数の行発光駆動部毎に配置されて前記行駆動信号に基づいて前記行発光駆動部を駆動する複数の行駆動部と、
前記複数の列発光駆動部毎に配置されて前記列駆動信号に基づいて前記列発光駆動部を駆動する複数の列駆動部と、
を更に有し、
複数の前記行位相差検出部は、前記複数の行駆動部の出力信号に基づいて前記位相差を検出し、
複数の前記列位相差検出部は、前記複数の列駆動部の出力信号に基づいて前記位相差を検出する
前記（２）に記載の駆動回路。
（５）
複数の前記行位相差検出部は、前記複数の行発光駆動部の出力信号に基づいて前記位相差を検出し、
複数の前記列位相差検出部は、前記複数の列発光駆動部の出力信号に基づいて前記位相差を検出する
前記（２）に記載の駆動回路。
（６）
前記発光駆動信号を遅延させるとともに当該遅延させた発光起動信号を前記複数の行駆動信号遅延部及び前記複数の列駆動信号遅延部に出力する発光駆動信号遅延部と、
前記発光駆動信号遅延部における遅延時間を調整する発光駆動信号遅延調整部と
を更に有する前記（１）から（５）の何れかに記載の駆動回路。
（７）
前記発光駆動信号遅延調整部は、前記複数の行駆動信号及び前記複数の列駆動信号と基準遅延信号との位相差に基づいて前記遅延時間を調整する
前記（６）に記載の駆動回路。
（８）
前記発光駆動信号遅延調整部は、前記複数の行駆動信号及び前記複数の列駆動信号における平均の遅延時間の信号と前記基準遅延信号との位相差に基づいて前記遅延時間を調整する
前記（７）に記載の駆動回路。
（９）
発光電流を流すことにより発光する複数の発光素子が２次元行列の形状に配置されて構成される発光素子アレイ部と、
前記発光素子アレイ部における行毎に配置されて前記発光素子の発光を制御する発光駆動信号を遅延させた行駆動信号を出力する複数の行駆動信号遅延部と、
前記発光素子アレイ部における列毎に配置されて前記発光駆動信号を遅延させた列駆動信号を出力する複数の列駆動信号遅延部と、
前記発光素子アレイ部における行毎に配置されて当該行に配置される前記行駆動信号遅延部により出力された行駆動信号に基づいて当該行に配置される複数の前記発光素子に前記発光電流を吐き出し電流として供給する複数の行発光駆動部と、
前記発光素子アレイ部における列毎に配置されて当該列に配置される前記列駆動信号遅延部により出力された列駆動信号に基づいて当該列に配置される複数の前記発光素子に前記発光電流を吸い込み電流として供給する複数の列発光駆動部と、
前記複数の行駆動信号遅延部における遅延時間を調整する行遅延調整部と、
前記複数の列駆動信号遅延部における遅延時間を調整する列遅延調整部と
を有する光源装置。
（１０）
入力信号の変化に対する出力信号の変化に遅延を持たせる遅延回路であって、
前記入力信号を入力とする論理回路素子と、
前記入力信号を遅延させる遅延素子と、
出力端を高インピーダンス状態にする制御信号を入力する制御入力端子を備えて前記遅延素子により遅延された前記入力信号を入力とし、前記論理回路素子の出力ノードに出力端が接続される複数のバッファ回路と
を有し、
前記論理回路素子の出力ノードの信号を遅延信号として取り出すとともに前記複数のバッファ回路に入力する前記制御信号を調整することにより前記遅延を調整する
遅延回路。
（１１）
前記遅延素子は、前記論理回路素子の出力ノードに入力端が接続されて前記論理回路素子を介して伝達された信号を前記入力信号として遅延させるとともに当該遅延させた信号を前記遅延信号として出力する
前記（９）に記載の遅延回路。
【符号の説明】
【0114】
１ 光源装置
１０ 発光素子アレイ部
１１ 発光素子
２０～２２ 行発光駆動部
２３～２５ 列発光駆動部
３０～３２ 行駆動部
３３～３５ 列駆動部
４０、４０ａ、４０ｂ、４０ｃ 行駆動信号遅延部
５０、５０ａ、５０ｂ、５０ｃ 列駆動信号遅延部
６０、６０ａ、６０ｂ、６０ｃ 行位相差検出部
６１、６１ａ、６１ｂ、６１ｃ 行位相差選択部
６２ 行遅延調整部
６３、７３、９６ 保持部
７０、７０ａ、７０ｂ、７０ｃ 列位相差検出部
７１、７１ａ、７１ｂ、７１ｃ 列位相差選択部
７２ 列遅延調整部
８１、８１ａ、８１ｂ、８１ｃ 行選択部
８２、８２ａ、８２ｂ、８２ｃ 列選択部
９１ 電圧電流変換部
９２ 電流加算部
９３ 比較部
９４ 位相差検出部
９５ 遅延調整部
９７ 遅延部
８００ 撮像装置
８１０ 光源
１０ 発光素子アレイ部
１１ 発光素子
２０～２２ 行発光駆動部
２３～２５ 列発光駆動部
３０～３２ 行駆動部
３３～３５ 列駆動部
４０、４０ａ、４０ｂ、４０ｃ 行駆動信号遅延部
５０、５０ａ、５０ｂ、５０ｃ 列駆動信号遅延部
６０、６０ａ、６０ｂ、６０ｃ 行位相差検出部
６１、６１ａ、６１ｂ、６１ｃ 行位相差選択部
６２ 行遅延調整部
６３、７３、９６ 保持部
７０、７０ａ、７０ｂ、７０ｃ 列位相差検出部
７１、７１ａ、７１ｂ、７１ｃ 列位相差選択部
７２ 列遅延調整部
８１、８１ａ、８１ｂ、８１ｃ 行選択部
８２、８２ａ、８２ｂ、８２ｃ 列選択部
９１ 電圧電流変換部
９２ 電流加算部
９３ 比較部
９４ 位相差検出部
９５ 遅延調整部
９７ 遅延部
８００ 撮像装置
８１０ 光源
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】