特開 2022-189069 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022189069

(43)【公開日】2022-12-22

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   G05F 3/02 20060101AFI20221215BHJP

   H01L 21/822 20060101ALI20221215BHJP

   H01L 21/8234 20060101ALI20221215BHJP

【ＦＩ】

G05F3/02

H01L27/04 F

H01L27/06 102A

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2021097424

(22)【出願日】2021-06-10

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】大西 克彦

(72)【発明者】

【氏名】村上 和宏

【テーマコード（参考）】

5F038

5F048

5H420

【Ｆターム（参考）】

5F038AC00

5F038AR00

5F038BG05

5F038BG06

5F038CD02

5F038CD17

5F038DF04

5F038DF17

5F048AB03

5F048AC10

5H420BB04

5H420BB13

5H420CC02

5H420CC09

5H420DD02

5H420EB04

5H420EB37

(57)【要約】

【課題】半導体装置の内部電源電圧を安定化する。
【解決手段】半導体装置１００は、例えば、入力電圧ＶＩＮから内部電源電圧ＶＤＤを生成するように構成された内部電源１１０と、内部電源電圧ＶＤＤの供給を受けて動作するように構成された負荷回路１２０と、負荷回路１２０の消費電流Ｉ＿ＬＯＧＩＣが増大するタイミングで内部電源電圧ＶＤＤの印加端に補填電流Ｉ＿ＣＰを供給するように構成された電流補填回路１４０と、を有する。
【選択図】図３

【特許請求の範囲】

【請求項1】

入力電圧から内部電源電圧を生成するように構成された内部電源と、
前記内部電源電圧の供給を受けて動作するように構成された負荷回路と、
前記負荷回路の消費電流が増大するタイミングで前記内部電源電圧の印加端に補填電流を供給するように構成された電流補填回路と、
を有する、半導体装置。

【請求項2】

前記負荷回路は、前記消費電流が周期的かつ瞬時的に増大する、請求項１に記載の半導体装置。

【請求項3】

前記負荷回路は、クロック信号に同期して動作するように構成されたロジックである、請求項２に記載の半導体装置。

【請求項4】

前記電流補填回路は、前記クロック信号に同期して動作するように構成されたチャージポンプである、請求項３に記載の半導体装置。

【請求項5】

前記チャージポンプは、
前記内部電源電圧と接地電圧との間で矩形波駆動する前記クロック信号をレベルシフトして前記入力電圧と前記接地電圧との間で矩形波駆動するパルス信号を出力するように構成されたレベルシフタと、
前記パルス信号の印加端と前記内部電源電圧の印加端の間に接続されたキャパシタと、
を含む、請求項４に記載の半導体装置。

【請求項6】

前記レベルシフタは、電流ソース能力よりも電流シンク能力の方が小さい、請求項５に記載の半導体装置。

【請求項7】

前記チャージポンプは、前記補填電流のシンク経路に設けられた抵抗をさらに含む、請求項５または６に記載の半導体装置。

【請求項8】

前記キャパシタの容量値は、１００～１０００ｐＦである、請求項５～７のいずれか一項に記載の半導体装置。

【請求項9】

前記クロック信号を生成するように構成されたオシレータをさらに有する、請求項３～８のいずれか一項に記載の半導体装置。

【請求項10】

前記負荷回路は、前記内部電源電圧の印加に適合した低耐圧素子で形成されている、請求項１～９のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、半導体装置に関する。

【背景技術】

【0002】

従来の半導体装置には、内部電源を備えたものがある。

【0003】

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２０－１３６２８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来の半導体装置では、内部電源で生成される内部電源電圧の安定化について改善の余地があった。

【0006】

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、内部電源電圧を安定化することのできる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

例えば、本明細書中に開示されている半導体装置は、入力電圧から内部電源電圧を生成するように構成された内部電源と、前記内部電源電圧の供給を受けて動作するように構成された負荷回路と、前記負荷回路の消費電流が増大するタイミングで前記内部電源電圧の印加端に補填電流を供給するように構成された電流補填回路と、を有する。

【0008】

なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。

【発明の効果】

【0009】

本明細書中に開示されている発明によれば、内部電源電圧を安定化することのできる半導体装置を提供することが可能となる。

【図面の簡単な説明】

【0010】

【図1】図１は、半導体装置の比較例を示す図である。

【図2】図２は、比較例における内部電源電圧の出力挙動を示す図である。

【図3】図３は、半導体装置の実施形態を示す図である。

【図4】図４は、チャージポンプの第１動作フェイズを示す図である。

【図5】図５は、チャージポンプの第２動作フェイズを示す図である。

【図6】図６は、実施形態における内部電源電圧の出力挙動を示す図である。

【発明を実施するための形態】

【0011】

＜比較例＞
図１は、半導体装置の比較例（＝後出の実施形態と対比される回路構成の一例）を示す図である。本比較例の半導体装置１００は、内部電源１１０と、ロジック１２０と、オシレータ１３０と、を有する。また、半導体装置１００は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１及びＴ２を有する。

【0012】

外部端子Ｔ１は、入力電圧ＶＩＮ（例えば３．３Ｖ）の入力を受け付けるための外部電源端子であり、外部電源Ｅ１とキャパシタＣ１が外付けされる。

【0013】

外部端子Ｔ２は、内部電源電圧ＶＤＤ（例えば１．５Ｖ）を出力するための内部電源端子であり、キャパシタＣ２が外付けされる。

【0014】

内部電源１１０は、入力電圧ＶＩＮを降圧して内部電源電圧ＶＤＤを生成するように構成された回路ブロックであり、例えばリニアレギュレータを好適に用いることができる。本図に即して述べると、内部電源１１０は、外部端子Ｔ２に向けて出力電流Ｉ＿ＶＲＥＧを出力することによりキャパシタＣ２を充電して内部電源電圧ＶＤＤを生成する。

【0015】

このように、半導体装置１００に内部電源１１０を内蔵しておけば、入力電圧ＶＩＮの印加に適合した中耐圧素子又は高耐圧素子を用いるのではなく、入力電圧ＶＩＮよりも低い内部電源電圧ＶＤＤの印加に適合した低耐圧素子を用いて、半導体装置１００の内部回路（ロジック１２０及びオシレータ１３０など）を形成することができる。従って、内部回路の面積をシュリンクすることが可能となる。

【0016】

ロジック１２０は、外部端子Ｔ２から内部電源電圧ＶＤＤ及び内部電源電流Ｉ＿ＶＤＤの供給を受けて動作する負荷回路の一例である。特に、ロジック１２０は、オシレータ１３０から供給されるクロック信号ＣＬＫに同期して動作する。従って、ロジック１２０で消費されるロジック消費電流Ｉ＿ＬＯＧＩＣ（本図では、外部端子Ｔ２にロジック１２０以外の負荷が接続されていないので、ロジック消費電流Ｉ＿ＬＯＧＩＣは内部電源電流Ｉ＿ＶＤＤと同一）は、クロック信号ＣＬＫに同期して周期的かつ瞬時的に増大する。

【0017】

オシレータ１３０は、内部電源電圧ＶＤＤの供給を受けて動作し、所定周波数のクロック信号ＣＬＫを生成する。

【0018】

図２は、比較例における内部電源電圧ＶＤＤの出力挙動を示すタイミングチャートであり、上から順に、クロック信号ＣＬＫ、ロジック消費電流Ｉ＿ＬＯＧＩＣ、内部電源電流Ｉ＿ＶＤＤ、及び、内部電源電圧ＶＤＤが描写されている。

【0019】

先にも述べた通り、ロジック１２０は、クロック信号ＣＬＫに同期して動作するので、ロジック消費電流Ｉ＿ＬＯＧＩＣは、クロック信号ＣＬＫに同期して周期的かつ瞬時的に増大する。本図では、クロック信号ＣＬＫがハイレベルに立ち上がる度に、ロジック消費電流Ｉ＿ＬＯＧＩＣに瞬時的なサージ電流成分が生じている。

【0020】

ロジック消費電流Ｉ＿ＬＯＧＩＣが増大すると、キャパシタＣ２から放電される内部電源電流Ｉ＿ＶＤＤも同様の挙動で増大し、延いては、内部電源電圧ＶＤＤに電圧降下が生じる。この電圧降下を抑えるためには、大容量（例えば１～数μＦ）のキャパシタＣ２を用いる必要がある。その結果、キャパシタＣ２の集積化が困難となるので、外部端子Ｔ２を用意してキャパシタＣ２を外付けせざるを得なかった。このような大容量のキャパシタＣ２は、負荷が周期的であるか否かを問わず、内部電源電圧ＶＤＤの電圧降下を抑えるためには必要となる。

【0021】

以下では、上記の課題を解決することのできる新規な実施形態を提案する。

【0022】

＜実施形態＞
図３は、半導体装置の実施形態を示す図である。本実施形態の半導体装置１００は、先出の比較例（図１）を基本としつつ、新たにチャージポンプ１４０が追加されると共に、外部端子Ｔ２が取り除かれている。そこで、既出の構成要素については、図１と同一の符号を付すことで重複した説明を省略し、以下では、本実施形態の特徴部分について重点的に説明する。

【0023】

チャージポンプ１４０は、クロック信号ＣＬＫに同期して動作し、ロジック１２０で消費されるロジック消費電流Ｉ＿ＬＯＧＩＣが増大するタイミングで内部ノードｎｘ（＝内部電源電圧ＶＤＤの印加端）に補填電流Ｉ＿ＣＰを供給する電流補填回路の一例であり、レベルシフタ１４１と、キャパシタ１４２と、抵抗１４３と、を含む。

【0024】

レベルシフタ１４１は、内部電源電圧ＶＤＤと接地電圧ＧＮＤとの間で矩形波駆動するクロック信号ＣＬＫをレベルシフトすることにより、入力電圧ＶＩＮと接地電圧ＧＮＤとの間で矩形波駆動するパルス信号ＰＯを出力する。例えば、クロック信号ＣＬＫがハイレベル（＝ＶＤＤ）であるときには、パルス信号ＰＯもハイレベル（＝ＶＩＮ）となり、クロック信号ＣＬＫがローレベル（＝ＧＮＤ）であるときには、パルス信号ＰＯもローレベル（＝ＧＮＤ）となる。

【0025】

キャパシタ１４２は、パルス信号ＰＯの印加端（＝レベルシフタ１４１の出力端）と内部ノードｎｘとの間に接続されており、パルス信号ＰＯの矩形波駆動に伴って流れる補填電流Ｉ＿ＣＰにより充放電される。なお、キャパシタ１４２の容量値は、半導体装置１００に集積化することのできる大きさ、例えば１００～１０００ｐＦ程度（好ましくは５００ｐＦ程度）としてもよい。

【0026】

抵抗１４３は、補填電流Ｉ＿ＣＰの電流シンク経路、すなわちレベルシフタ１４１の出力端と接地端（＝接地電圧ＧＮＤの印加端）との間に設けられている。従って、レベルシフタ１４１の電流シンク能力（＝レベルシフタ１４１の出力端から接地端に向けて補填電流Ｉ＿ＣＰを引き込む能力）は、電流ソース能力（＝入力電圧ＶＩＮの印加端からレベルシフタ１４１の出力端に向けて補填電流Ｉ＿ＣＰを流し込む能力）よりも小さくなる。

【0027】

図４は、チャージポンプ１４０の第１動作フェイズ（ＣＬＫ＝Ｌ）を示す図である。本図で示したように、クロック信号ＣＬＫがローレベルであるときには、レベルシフタ１４１の出力端（＝パルス信号ＰＯの出力端）と接地端との間が導通される。その結果、内部ノードｎｘからキャパシタ１４２及び抵抗１４３を介して接地端に向かう経路に補填電流Ｉ＿ＣＰが流れる。このとき、キャパシタ１４２は、その両端間電圧が内部電源電圧ＶＤＤとほぼ等しくなるまで充電される。

【0028】

図５は、チャージポンプ１４０の第２動作フェイズ（ＣＬＫ＝Ｈ）を示す図である。本図で示したように、クロック信号ＣＬＫがハイレベルであるときには、入力電圧ＶＩＮの印加端とレベルシフタ１４１の出力端との間が導通される。その結果、入力電圧ＶＩＮの印加端からキャパシタ１４２を介して内部ノードｎｘに向かう経路に補填電流Ｉ＿ＣＰが流れる。このとき、キャパシタ１４２は、自身に蓄えられた電荷の保存則により、内部ノードｎｘの電位を引き上げるように、言い換えれば、内部電源電圧ＶＤＤの低下を抑制するように働く。以下、タイミングチャートを参照しながら詳述する。

【0029】

図６は、本実施形態における内部電源電圧ＶＤＤの出力挙動を示すタイミングチャートであり、上から順に、クロック信号ＣＬＫ、ロジック消費電流Ｉ＿ＬＯＧＩＣ、補填電流Ｉ＿ＣＰ、内部電源電流Ｉ＿ＶＤＤ、及び、内部電源電圧ＶＤＤが描写されている。

【0030】

先出の図２でも示したように、ロジック１２０は、クロック信号ＣＬＫに同期して動作するので、ロジック消費電流Ｉ＿ＬＯＧＩＣは、クロック信号ＣＬＫに同期して周期的かつ瞬時的に増大する。本図では、クロック信号ＣＬＫがハイレベルに立ち上がる度に、ロジック消費電流Ｉ＿ＬＯＧＩＣに瞬間的なサージ電流成分が生じている。

【0031】

ところで、ロジック消費電流Ｉ＿ＬＯＧＩＣにサージ電流成分が生じるタイミングは、決して不定ではなく、クロック信号ＣＬＫに同期した既知のタイミングである。そこで、上記のタイミングに合わせてチャージポンプ１４０から周期的かつ瞬時的に補填電流Ｉ＿ＣＰを供給することにより、内部電源電流Ｉ＿ＶＤＤの増大を抑制し、延いては、内部電源電圧ＶＤＤの周期的な電圧降下を抑制することが可能となる。

【0032】

本実施形態によれば、内部電源電圧ＶＤＤの平滑手段として半導体装置１００に外付けされていたキャパシタＣ２の小容量化を実現し、理想的には、キャパシタＣ２及び外部端子Ｔ２を削減することが可能となる。

【0033】

なお、チャージポンプ１４０は、レベルシフタ１４１を備えており、内部電源１１０から補填電流Ｉ＿ＣＰを引くのではなく、入力電圧ＶＩＮの印加端から補填電流Ｉ＿ＣＰを引く構成とされている。従って、内部電源１１０の電流供給能力を不必要に高めることなく、内部電源電圧ＶＤＤの電圧低下を抑制することができる。

【0034】

また、先にも少し述べたが、レベルシフタ１４１の出力端と接地端との間には、電流シンク経路のインピーダンスを高めるための抵抗１４３が挿入されている。すなわち、レベルシフタ１４１は、その電流シンク能力が電流ソース能力よりも小さくなるように設計されている。このような構成によれば、キャパシタ１４２の充電時に流れる補填電流Ｉ＿ＣＰを緩やかにしてピークを抑えることができるので、内部電源電圧ＶＤＤへの影響を低減することが可能となる。

【0035】

なお、本実施形態の構成は、既知のタイミングで消費電流が増大する負荷回路を持つ半導体装置全般に適用することが可能である。つまり、消費電流が増大するタイミングは、既知でありさえすればよく、必ずしも周期的でなくともよい。

【0036】

＜総括＞
以下では、上記で説明した種々の実施形態について総括的に述べる。

【0037】

例えば、本明細書中に開示されている半導体装置は、入力電圧から内部電源電圧を生成するように構成された内部電源と、前記内部電源電圧の供給を受けて動作するように構成された負荷回路と、前記負荷回路の消費電流が増大するタイミングで前記内部電源電圧の印加端に補填電流を供給するように構成された電流補填回路と、を有する構成（第１の構成）とされている。

【0038】

なお、上記第１の構成から成る半導体装置において、前記負荷回路は、前記消費電流が周期的かつ瞬時的に増大する構成（第２の構成）にしてもよい。

【0039】

また、上記第２の構成から成る半導体装置において、前記負荷回路は、クロック信号に同期して動作するように構成されたロジックである構成（第３の構成）にしてもよい。

【0040】

また、上記第３の構成から成る半導体装置において、前記電流補填回路は、前記クロック信号に同期して動作するように構成されたチャージポンプである構成（第４の構成）にしてもよい。

【0041】

また、上記第４の構成から成る半導体装置において、前記チャージポンプは、前記内部電源電圧と接地電圧との間で矩形波駆動する前記クロック信号をレベルシフトして前記入力電圧と前記接地電圧との間で矩形波駆動するパルス信号を出力するように構成されたレベルシフタと、前記パルス信号の印加端と前記内部電源電圧の印加端の間に接続されたキャパシタと、を含む構成（第５の構成）にしてもよい。

【0042】

また、上記第５の構成から成る半導体装置において、前記レベルシフタは、電流ソース能力よりも電流シンク能力の方が小さい構成（第６の構成）にしてもよい。

【0043】

また、第５又は第６の構成から成る半導体装置において、前記チャージポンプは、前記補填電流のシンク経路に設けられた抵抗をさらに含む構成（第７の構成）にしてもよい。

【0044】

また、上記第５～第７いずれかの構成から成る半導体装置において、前記キャパシタの容量値は、１００～１０００ｐＦである構成（第８の構成）にしてもよい。

【0045】

また、上記第３～第８いずれかの構成から成る半導体装置は、前記クロック信号を生成するように構成されたオシレータをさらに有する構成（第９の構成）にしてもよい。

【0046】

また、上記第１～第９いずれかの構成から成る半導体装置において、前記負荷回路は、前記内部電源電圧の印加に適合した低耐圧素子で形成されている構成（第１０の構成）にしてもよい。

【0047】

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【符号の説明】

【0048】

１００ 半導体装置
１１０ 内部電源
１２０ ロジック（負荷回路）
１３０ オシレータ
１４０ チャージポンプ（電流補填回路）
１４１ レベルシフタ
１４２ キャパシタ
１４３ 抵抗
Ｃ１、Ｃ２ キャパシタ
Ｅ１ 外部電源
ｎｘ 内部ノード
Ｔ１、Ｔ２ 外部端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】