特開 2022-189199 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022189199

(43)【公開日】2022-12-22

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/739 20060101AFI20221215BHJP

   H01L 29/78 20060101ALI20221215BHJP

   H01L 21/8234 20060101ALI20221215BHJP

   H01L 21/822 20060101ALI20221215BHJP

   H01L 27/06 20060101ALI20221215BHJP

【ＦＩ】

H01L29/78 655F

H01L29/78 652M

H01L29/78 652Q

H01L29/78 653C

H01L29/78 657C

H01L27/088 E

H01L27/06 102A

H01L27/04 A

H01L27/04 H

H01L27/06 311B

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021097656

(22)【出願日】2021-06-10

(71)【出願人】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(72)【発明者】

【氏名】劉 会涛

【テーマコード（参考）】

5F038

5F048

【Ｆターム（参考）】

5F038BH04

5F038BH05

5F038BH13

5F038CA02

5F038CA05

5F038CA12

5F038EZ20

5F048AA02

5F048AC06

5F048AC10

5F048BA01

5F048BB19

5F048BC03

5F048BC12

5F048BD07

5F048BF15

5F048BF16

5F048CB07

5F048CC06

5F048CC08

5F048CC11

5F048CC18

(57)【要約】      （修正有）

【課題】ＥＳＤサージ電流による焼損を低減する半導体装置を提供する。
【解決手段】第１半導体領域１～第４半導体領域４及び第６半導体領域を備える半導体基板の活性領域に設けられた溝と、溝内に設けられたゲート電極９と、活性領域１０６の半導体基板上に設けられた上部電極１０１と、上部電極よりも半導体基板の端側に設けられ、溝内からゲート電極を溝の開口部上へと引き揚げる引き上げ部１０７と、上部電極よりも半導体基板の端側に設けられ、一端がゲート配線１０２と電気的に接続し、ダイオードを構成するダイオード部１０と、ダイオード部の他端と電気的に接続する終端電極１０４と、を備える。引き上げ部から半導体基板の端側へと延びる上部電極の延伸部１０１Ａは、半導体基板と接続している。
【選択図】図３

【特許請求の範囲】

【請求項1】

半導体基板の活性領域に設けられた溝と、
前記溝内に設けられたゲート電極と、
前記活性領域の前記半導体基板上に設けられた上部電極と、
前記上部電極よりも前記半導体基板の端側に設けられ、前記溝内から前記ゲート電極を前記溝の開口部上へと引き揚げる引き上げ部と、
前記上部電極よりも前記半導体基板の端側に設けられ、一端が前記ゲート電極と電気的に接続し、ダイオードを構成するダイオード部と、
前記ダイオード部の他端と電気的に接続する終端電極と、
を備え、
前記引き上げ部よりも前記半導体基板の端側へと延びる上部電極の延伸部が前記半導体基板と接続していることを特徴とする半導体装置。

【請求項2】

前記引き上げ部から前記ダイオード部へと延伸するゲート電極の延伸部を複数設けていることを特徴とする半導体装置。

【請求項3】

前記上部電極の延伸部はゲート電極の延伸部に挟まれるように設けられていることを特徴とする請求項２に記載の半導体装置。

【請求項4】

平面的に見て、前記溝の延伸方向と垂直の方向において、前記ゲート電極の延伸部と前記上部電極の延伸部が交互に設けられていることを特徴とする請求項２又は３に記載の半導体装置。

【請求項5】

前記半導体基板は
第1導電型の第１半導体領域と、
前記第１半導体領域上に設けられた第２導電型の第２半導体領域と、
前記第２半導体領域上に設けられた第１導電型の第３半導体領域と、
を備え、
前記ゲート電極は絶縁膜を介して前記第２半導体領域と対向するように配置され、
前記上部電極は前記第３半導体領域と電気的に接続し、前記ゲート部よりも前記半導体基板の端側へと延びる前記上部電極の延伸部が前記第２半導体領域と電気的に接続していることを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関し、特に、外周部及びその近辺の耐圧を上昇させることができる半導体装置に関する。

【背景技術】

【0002】

半導体装置の耐圧向上のために、種々の技術が採用されている。例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）では、半導体素子が配置された活性領域を囲む外周領域にポリシリコンダイオードを設け、このポリシリコンダイオードをコレクタ－ゲート間に配置することで耐圧を向上させる例が開示されている（例えば、特許文献１、２、３参照）。
ところで、ＩＧＢＴはプレーナゲート型よりもオン抵抗を低減することができるトレンチゲート型が多く開発されているが、ゲート電極は半導体基板上のバスラインと接続するため、半導体基板上（溝の開口部よりも上）に引き上げる必要がある。例えば特許文献４の図２のように、活性領域の外側に設けられるポリシリコンダイオードとゲート電極とを電気的に接続するため、トレンチゲート型のゲート電極の引き上げ部は、エミッタ電極と接続する半導体基板の接続部よりも半導体基板の端側に設けられていた。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３－４１９９４号公報

【特許文献2】特開２０１５－０６５２１７号公報

【特許文献3】特開２００１－２１７４２０号公報

【特許文献4】特開２０１４－１６５３６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、半導体装置にサージ電流が流れた時、ＩＧＢＴのコレクタ領域と電気的に接続している下部電極から上部電極へとESDサージ電流が流れる。
また、前述のポリシリコンダイオードを活性領域の外側に配置するため、半導体基板上面側の半導体基板の端近傍に高圧電位となる終端電極が設けられている。そのため、半導体基板の上面側でも半導体基板の端側から活性領域側へとサージ電流が流れる。特許文献４のようにゲート電極の引き上げ部などのトレンチ端が半導体基板と上部電極との接続箇所よりも半導体基板の端側に設けられていると、トレンチ端近傍のトレンチ間で挟まれた半導体領域内で電流集中が生じ、その近傍の絶縁膜などが焼損したりすることがある。

【0005】

本発明は上記事情に鑑みてなされたものであり、その目的とするところは、ESDサージ電流による焼損を低減することができる半導体装置を提供することにある。

【課題を解決するための手段】

【0006】

上記課題を解決するため、１または複数の実施形態に係る半導体装置は、半導体基板の活性領域に設けられた溝と、溝内に設けられたゲート電極と、活性領域の半導体基板上に設けられた上部電極と、上部電極よりも半導体基板の端側に設けられ、溝内からゲート電極を溝の開口部上へと引き揚げる引き上げ部と、上部電極よりも半導体基板の端側に設けられ、一端が前記ゲート電極と電気的に接続し、ダイオードを構成するダイオード部と、ダイオード部の他端と電気的に接続する終端電極と、を備え、引き上げ部よりも半導体基板の端側へと延びる上部電極の延伸部が半導体基板と接続していることを特徴とする。

【発明の効果】

【0007】

上記構成によれば、ESDサージ電流による焼損を低減することができる半導体装置を提供することできる。

【図面の簡単な説明】

【0008】

【図1】図１は、１または複数の実施形態に係る半導体装置の平面図である。

【図2】図２は、１または複数の実施形態に係る半導体装置の一部を示す断面図である。

【図3】図３は、１または複数の実施形態に係る半導体装置の一部を示す断面図である。

【発明を実施するための形態】

【0009】

図面を参照しながら、１または複数の実施形態について詳細に説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付す場合がある。図面の記載は模式的なものであり、厚みと寸法の関係、各層の厚みの比率等は一例であり、発明の技術思想を限定するものではない。また、図面相互間においても互いの寸法の関係や比率が異なる場合がある。以下の実施形態では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型がｐ型、第２導電型がｎ型の場合としてもよい場合がある。以下の説明で、部材の位置関係を説明する際に、「上部」、「下部」、「右側」、「左側」等は参照する図面の向きに基づいて必要に応じて使用されるが、発明の技術思想を限定するものではない。また、「上部」、「下部」、「右側」、「左側」等の説明は部材が接していなくて用いられる場合がある。

【0010】

図１は、１または複数の実施形態に係る半導体装置１００の平面図である。この半導体装置１００は、上部電極１０１と、上部電極１０１の外側に設けられたゲート配線１０２と、ゲート配線１０２の外側に設けられたダイオード領域１０３と、ダイオード領域１０３の外側に設けられた終端電極１０４とを備えている。平面的に見て、ゲート配線１０２は上部電極１０１の少なくとも一部または全部を囲むように配置されていることが望ましく、ダイオード領域１０３はゲート配線１０２の少なくとも一部または全部を囲むように配置されていることが望ましい。図１において図示されていないが、溝７が紙面の上下方向に設けられている。
上部電極１０１は溝７の延伸方向と同じく紙面の上下方向に複数の延伸部１０１Aを備える。半導体装置１００を平面的に見て、上部電極１０１における紙面の上下の端の両側に、延伸部１０１Aによる複数の凹凸を備える。また、ゲート配線１０２は、上部電極１０１の延伸部１０１Aに対応するように、溝７の延伸方向と同じく紙面の上下方向に複数の延伸部１０２Aを備える。半導体装置１００を平面的に見て、ゲート配線１０２における紙面の上下の端の両側に、延伸部１０２Aによる複数の凹凸を備える。
図１の平面図において、延伸部１０２A を含むA-A’で切断した断面図を図２で示し、延伸部１０１Aを含むＢ-Ｂ’で切断した断面図を図３で示している。図２の活性領域１０６には、第１導電型（例えば、Ｎ型）の第１半導体領域１と、第１半導体領域１上に設けられた第１導電型と反対導電型である第２導電型（例えば、Ｐ型）の第２半導体領域２と、第２半導体領域２上に設けられた第１導電型の第３半導体領域３と、第２半導体領域２とは反対側の第１半導体領域１上に設けられた第２導電型の第４半導体領域４とを半導体基板は備える。また、第３半導体領域３は上部電極１０１と電気的に接続し、第４半導体領域４は下部電極１０５と電気的に接続している。さらに、第３半導体領域３と第２半導体領域２を貫通する溝（トレンチ）７が形成されており、溝７の中には絶縁膜８を介して第２半導体領域２と対向するゲート電極９が設けられている。これらにより、活性領域１０６は絶縁ゲート型バイポーラトランジスタとして機能する。
ここで、第１半導体領域１と第２半導体領域２との間に第１半導体領域１よりも不純物濃度が高い第１導電型の第５半導体領域５を設けても良い。また、図１で示すように、第１半導体領域１と第４半導体領域４との間に第１半導体領域１よりも不純物濃度が高い第１導電型の第６半導体領域６を設けても良い。第２半導体領域２は上部電極１０１と電気的に接続してもよい。また、図１において延伸部１０１Aが１８本、延伸部１０２Aが１６本、図２並びに図３において溝７は２本配置されているが、便宜的に示すものであり、それぞれは図１、図２並びに図３で示すものに限定されるものではない。

【0011】

活性領域１０６内の溝７の箇所から半導体基板の端側（外側）へと溝７に沿って延びる引き上げ部１０７を備える。引き上げ部１０７は溝７の延伸方向の両端側に設けられていることが望ましい。活性領域１０６から延びる溝７内のゲート電極９は、引き上げ部１０７において、溝７の開口部７Aを介して溝７の開口部７Aよりも上方へと引き揚げられ、延伸部１０２Aを介してゲート配線１０２と接続される。

【0012】

引き上げ部１０７よりも半導体基板の端側（外側）のダイオード領域１０３には、ポリシリコンからなるダイオード部１０を半導体基板上に備える。ダイオード部１０はP型のポリシリコンとＮ型のポリシリコンがＰ／Ｎ／Ｐ／ＮとＰとＮが交互に複数配置されている。ダイオード部１０の一方の端側はゲート配線１０２と電気的に接続されており、ダイオード部１０の他方の端側は終端電極１０４と電気的に接続されている。ダイオード部１０の下には、絶縁膜等を介して離間した第２導電型の第７半導体領域１１を備える。第７半導体領域１１は耐圧改善領域として機能し、第２半導体領域２側から広がる空乏層の広がりを制御させることができる。図２においてゲート電極９の引き上げ部１０７側の溝７の端から第７半導体領域１１までの領域であって第１半導体領域１上には、第２半導体領域２が設けられている。つまり、活性領域１０６から第７半導体領域１１までの溝７の無い第１半導体領域１上の領域において、第２半導体領域２が設けられている。

【0013】

図３で示すように、ゲート電極９の引き上げ部１０７で挟まれた領域の端からダイオード領域１０３までの半導体領域内において、上部電極１０１は延伸部１０１Aを介して第２半導体領域２と電気的に接続している。なお、延伸部１０１Aは第２半導体領域２ではなく第７半導体領域１１と接続していてもよい。図１で示すように、活性領域側とは反対方向に向かって延伸する上部電極１０１の延伸部１０１Aが、引き上げ部１０７よりも半導体基板の端側まで延伸し、第２半導体領域２又は／かつ、第７半導体領域１１と延伸部１０１Aとが接続する。これにより、半導体装置にＥＳＤサージ電流が加わった時、ダイオード領域１０３側から溝７を迂回して溝７（ゲート電極９の引き上げ部１０７）で挟まれた第２半導体領域２を通り、更に第２半導体領域２と接続した上部電極１０１を通じて外部へと電流が流れることを抑制することができる。

【0014】

また、従来の半導体装置は、ゲート電極９の引き上げ部１０７はゲート電極９とゲート配線１０２との接続を良好にするため、引き上げ部１０７の溝７の幅を活性領域の溝７の幅より広げられている。すると、溝７で挟まれたゲート電極９の引き上げ部１０７の半導体領域の幅は活性領域内における溝７で挟まれた半導体領域の幅よりも狭くなり、その領域の電流密度はより高くなってしまう。ところが、半導体装置１００においては、半導体基板と上部電極１０１の延伸部１０１Aとの接続箇所がゲート電極９の引き上げ部１０７の溝７の端よりも半導体基板の端側（外側）に設けられている。ゲート電極９とゲート配線との接続を良好にするため引き上げ部１０７の溝７の幅を活性領域１０６内の溝７の幅より広げたとしても、引き上げ部１０７の近傍の溝７で挟まれた半導体領域内の電流集中を抑制し、溝７内の絶縁膜などが焼損したりすることを抑制することができる。なお、図３の点線は透視的に図２の引き上げ部１０７を示すものであり、図２の引き上げ部１０７の位置と図３の半導体基板と延伸部１０１Aとの接続箇所の位置の関係を比較するために示している。

【0015】

図１で示すように、溝７の一方の端及び他方の端の外側（半導体基板の端側）において、第２半導体領域２又は／かつ、第７半導体領域１１と上部電極１０１から延びた延伸部１０１Aが電気的に接続していることが望ましい。
また、ゲート電極９とダイオード部１０との面内（図１の平面内）の抵抗値のばらつきを抑制するため、複数のゲート電極９の引き上げ部１０７を設けて、ゲート電極９とゲート配線１０２とを複数の延伸部１０２Aを通じて電気的に接続している。ここで、隣接するゲート配線１０２の延伸部１０２Aに挟まれた領域に、上部電極１０１の延伸部１０１Aが設けられている。これにより、半導体装置のサイズを比較的大きくすることなく、溝７を通って第２半導体領域２と接続した上部電極１０１へと流れる電流密度を面内で抑制することができる。例えば、図１において、上部電極１０１の複数の延伸部１０１Aとゲート配線１０２の複数の延伸部１０２Aとが、かぎ爪のようにかみ合うように設けられている。これにより、チップ面積の増大を抑制し、本発明の効果を得ることができる。

【0016】

上述の１または複数の実施例はＩＧＢＴ（ＩｎｓｕｌａｔｅＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を含む半導体装置に適用可能である。

【0017】

上記のように実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものではなく、当業者は様々な代替実施形態、実施例及び運用技術が明らかとなろう。このように、本発明はここでは記載されていない様々な実施形態等を含む。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によって定められるものである。

【産業上の利用可能性】

【0018】

本発明は、特にパワー半導体装置に適用可能である。

【符号の説明】

【0019】

１ 第１半導体領域
２ 第２半導体領域
３ 第３半導体領域
４ 第４半導体領域
５ 第５半導体領域
６ 第６半導体領域
７ 溝
８ 絶縁膜
９ ゲート電極
１０ ダイオード部
１１ 第７半導体領域
１００ 半導体装置
１０１ 上部電極
１０１A 上部電極の延伸部
１０２ ゲート配線
１０２A ゲート配線の延伸部
１０３ ダイオード領域
１０４ 終端電極
１０６ 活性領域
１０７ 引き上げ部

【図1】

【図2】

【図3】