特開 2022-189407 アルミニウム合金膜およびこれを用いた半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022189407

(43)【公開日】2022-12-22

(54)【発明の名称】アルミニウム合金膜およびこれを用いた半導体装置

(51)【国際特許分類】

   H01L 21/28 20060101AFI20221215BHJP

   H01L 29/78 20060101ALI20221215BHJP

   H01L 29/12 20060101ALI20221215BHJP

   H01L 21/336 20060101ALI20221215BHJP

   H01L 29/417 20060101ALI20221215BHJP

【ＦＩ】

H01L21/28 301R

H01L29/78 653A

H01L29/78 652T

H01L29/78 652M

H01L29/78 658J

H01L21/28 301B

H01L21/28 301S

H01L29/50 M

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021097965

(22)【出願日】2021-06-11

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】津間 博基

【テーマコード（参考）】

4M104

【Ｆターム（参考）】

4M104AA01

4M104AA03

4M104BB02

4M104BB03

4M104BB04

4M104BB05

4M104BB19

4M104CC01

4M104DD37

4M104EE06

4M104EE18

4M104FF13

4M104GG08

4M104GG18

4M104HH01

4M104HH16

4M104HH20

(57)【要約】

【課題】膜自身のクラックを抑制する膜硬度およびこれに覆われる他の膜にかかる応力緩和を両立可能なアルミニウム合金膜、並びにこれを用いた半導体装置を実現する。
【解決手段】少なくとも、０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有し、Ａｌ結晶中にＭｇシリサイド結晶物を含有するＡｌ－Ｓｉ－Ｍｇ合金膜とする。また、半導体装置は、基板２の一面２ａにゲートトレンチ３、ゲート絶縁膜４およびゲート電極５からなる複数のトレンチゲート構造と、トレンチゲート構造を覆う層間絶縁膜６と、層間絶縁膜６を覆う電極膜７と、電極膜７を覆う絶縁層８、導電層９とを有する。この電極膜７は、上記のＡｌ－Ｓｉ－Ｍｇ合金膜により構成されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

パワー半導体素子の電極に用いられるアルミニウム合金膜であって、
少なくとも、０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金膜であり、
Ａｌ結晶中にＭｇシリサイド結晶物を含有するアルミニウム合金膜。

【請求項2】

トレンチゲート構造の縦型半導体素子を備えた半導体装置であって、
表裏の関係にある一面（２ａ）および他面（２ｂ）を有し、シリコンまたは炭化珪素で構成された基板（２）と、
前記一面から前記他面に向かって延設された溝であって、互いに離れて配置される複数のゲートトレンチ（３）と、
前記ゲートトレンチの内壁面を覆うゲート絶縁膜（４）と、
前記ゲート絶縁膜の上に設けられ、前記ゲートトレンチを充填するゲート電極（５）と、
前記一面に設けられ、複数の前記ゲートトレンチを覆いつつ、前記一面のうち隣接する前記ゲートトレンチの間における一部の領域を露出させるコンタクトホールを有する層間絶縁膜（６）と、
前記層間絶縁膜の上に設けられる電極膜（７）と、
前記電極膜の上に設けられ、前記電極膜の一部を露出させる開口部（８１）を有する絶縁層（８）と、
前記開口部に配置され、前記電極膜のうち前記絶縁層から露出した部分を覆う導電層（９）と、を備え、
前記電極膜は、少なくとも、０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金によりなり、Ａｌ結晶中にＭｇシリサイド結晶物を含有するアルミニウム合金層を有してなる、半導体装置。

【請求項3】

前記電極膜は、すべてが前記アルミニウム合金層により構成されている、請求項２に記載の半導体装置。

【請求項4】

前記電極膜は、前記層間絶縁膜の側から第１層（７１）、第２層（７２）が積層されてなり、
前記第１層は、前記アルミニウム合金層であり、
前記第２層は、前記第１層よりも膜硬度が大きいアルミニウム合金で構成されている、請求項２に記載の半導体装置。

【請求項5】

前記電極膜は、前記層間絶縁膜の側から第１層（７１）、第２層（７２）、第３層（７３）が積層されてなり、
前記第２層は、前記アルミニウム合金層であり、
前記第１層および前記第３層は、前記第２層よりも膜硬度が大きいアルミニウム合金で構成されている、請求項２に記載の半導体装置。

【請求項6】

前記電極膜は、前記層間絶縁膜の側から第１層（７１）、第２層（７２）が積層されてなり、
前記第２層は、前記アルミニウム合金層であり、
前記第１層は、前記第２層よりも膜硬度が大きいアルミニウム合金で構成されている、請求項２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アルミニウム合金膜およびこれを用いた半導体装置に関する。

【背景技術】

【0002】

従来、Ｓｉ（シリコン）やＳｉＣ（炭化珪素）を主成分とする半導体基板を用いたパワー半導体装置であって、電極膜としてアルミニウム合金膜を用いたものが知られている。この種の半導体装置は、例えば、車載用途等の分野において、装置の小型化が進められている。しかし、半導体装置の小型化が進むと、構成部材である半導体素子やその電極も小面積化されるため、電極におけるマイグレーションの発生や抵抗増加による発熱量の増大が課題となる。

【0003】

上記の課題を解決する手法としては、例えば特許文献１に記載のＡｌ（アルミニウム）合金膜により電極を構成することが提案されている。このＡｌ合金膜は、主としてＡｌ－Ｃｕ（銅）によりなり、Ｎｄ（ネオジム） 、Ｇｄ（ガドリニウム） 、Ｌａ（ランタン）及びＭｇ（マグネシウム）からなる群Ｘの少なくとも１つが添加された構成とされ、低抵抗されつつも、高い膜硬度が得られる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－１０２８９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、本発明者らは、この種の半導体装置であって、電極膜、当該電極膜を部分的に覆う絶縁層、および当該電極膜のうち当該絶縁層から露出する部分を覆う導電層を有した半導体素子を備える構成における小型化について検討を行った。その結果、電極膜のうち絶縁層および導電層に接する点（以下、便宜的に「三重点」という）に熱応力が集中してしまい、クラックが生じることが判明した。

【0006】

そこで、本発明者らが、電極膜を特許文献１に記載のＡｌ－Ｃｕ－Ｘの合金膜により構成したところ、電極膜のうち三重点におけるクラックが抑制された。しかし、その一方で、当該電極膜に覆われた他の層におけるクラックが生じる新たな課題が判明した。つまり、上記構成の半導体装置の信頼性をさらに向上させるためには、電極膜におけるクラックを抑制するための膜硬度と、これに覆われる他の膜にかかる応力の緩和とを両立することが求められる。

【0007】

本発明は、上記の点に鑑み、膜自身のクラックを抑制する膜硬度、およびこれに覆われる他の膜にかかる応力緩和を両立可能なアルミニウム合金膜、並びにこれを電極膜として用い、信頼性が向上した半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するため、請求項１に記載のアルミニウム合金膜は、パワー半導体素子の電極用に用いられるアルミニウム合金膜であって、少なくとも、０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金膜であり、Ａｌ結晶中にＭｇシリサイド結晶物を含有する。

【0009】

このような構成とされ、Ａｌ結晶中にＭｇシリサイド結晶物を含有するアルミニウム合金膜は、自身におけるクラックを抑制可能であって、隣接する他の膜にかかる応力を緩和できる膜硬度となる。

【0010】

請求項２に記載の半導体装置は、トレンチゲート構造の縦型半導体素子を備えた半導体装置であって、表裏の関係にある一面（２ａ）および他面（２ｂ）を有し、シリコンまたは炭化珪素で構成された基板（２）と、一面から他面に向かって延設された溝であって、互いに離れて配置される複数のゲートトレンチ（３）と、ゲートトレンチの内壁面を覆うゲート絶縁膜（４）と、ゲート絶縁膜の上に設けられ、ゲートトレンチを充填するゲート電極（５）と、一面に設けられ、複数のゲートトレンチを覆いつつ、一面のうち隣接するゲートトレンチの間における一部の領域を露出させるコンタクトホールを有する層間絶縁膜（６）と、層間絶縁膜の上に設けられる電極膜（７）と、電極膜の上に設けられ、電極膜の一部を露出させる開口部（８１）を有する絶縁層（８）と、開口部に配置され、電極膜のうち絶縁層から露出した部分を覆う導電層（９）と、を備え、電極膜は、少なくとも、０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金によりなり、Ａｌ結晶中にＭｇシリサイド結晶物を含有するアルミニウム合金層を有してなる。

【0011】

この半導体装置は、トレンチゲート構造であって、基板の一面から他面に延設されたトレンチゲート構造部分が層間絶縁膜に覆われ、層間絶縁膜の上に電極膜、当該電極膜の一部を覆い、開口部を有する絶縁層、および開口部において電極膜を覆う導電層を有する。この電極膜は、少なくとも一部が自身におけるクラックを抑制可能であって、隣接する他の膜にかかる応力を緩和できる膜硬度とされたアルミニウム合金層を有してなる。そのため、この半導体装置は、電極膜のうち絶縁層および導電層と接触する三重点を起点するクラックが抑制されると共に、これに覆われた層間絶縁膜にかかる応力が緩和され、層間絶縁膜におけるクラックも抑制された構造となる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0012】

【図1】第１実施形態の半導体装置を示す断面図である。

【図2】比較例の半導体装置における電極膜のクラックを示す図である。

【図3】比較例の半導体装置における層間絶縁膜のクラックを示す図である。

【図4】組成の異なる複数のアルミニウム合金のひずみ－引張特性を示すグラフである。

【図5】ＡｌＳｉ合金におけるＭｇ含有量と膜硬度との関係を示す図である。

【図6】ＡｌＳｉ合金におけるＭｇ含有量と層間絶縁膜のひずみ量との関係を示す図である。

【図7】Ａｌ－Ｓｉ－Ｍｇ合金膜のＳＥＭ（Scanning Electron Microscope）観察結果であって、Ａｌ結晶中におけるＭｇシリサイド結晶物の存在を示す図である。

【図8】第２実施形態の半導体装置を示す断面図である。

【図9】第３実施形態の半導体装置を示す断面図である。

【発明を実施するための形態】

【0013】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0014】

（第１実施形態）
第１実施形態の半導体装置１について、図１を参照して説明する。

【0015】

〔基本構成〕
本実施形態の半導体装置１は、例えば、トレンチゲート構造の縦型半導体素子を有した構成とされる。本明細書では、ＭＯＳＦＥＴが形成された縦型のパワー半導体素子が形成された場合を代表例として説明するが、この素子構造に限定されるものではない。

【0016】

半導体装置１は、例えば図１に示すように、基板２と、基板２に形成されたゲートトレンチ３、ゲート絶縁膜４およびゲート電極５によりなるトレンチゲート構造と、層間絶縁膜６と、電極膜７と、絶縁層８と、導電層９とを備える。

【0017】

基板２は、例えば、Ｓｉ（シリコン）やＳｉＣ（炭化珪素）を用いて構成される半導体基板である。基板２は、表裏の関係にある一面２ａおよび他面２ｂを有する板状とされ、例えば、ＭＯＳＦＥＴが形成される領域では、他面２ｂから一面２ａに向かって、ＳｉＣからなるｎ^＋型層、ｎ^－型層、ｎ型層、ｐ型層、ｎ^＋型層の積層構成となっている。基板２は、例えば、他面２ｂを有するｎ^＋型基板上に、上記した各層がエピタキシャル成長により積層させることで得られる。

【0018】

基板２のうち他面２ｂ側のｎ^＋型層は、例えばｎ型不純物濃度が１．０×１０^１９／ｃｍ^３とされ、表面が（０００１）Ｓｉ面となっている。ｎ^＋型層上に積層されるｎ^－型層は、例えばｎ型不純物濃度が０．５～２．０×１０^１６／ｃｍ^３とされている。ｎ^－型層上に積層されるｎ型層は、例えば、ｎ型不純物濃度が８×１０^１６／ｃｍ^３程度とされ、ｎ^－型層よりも高濃度（つまり低抵抗）とされ、より広範囲に電流を分散して流すことで、ＪＦＥＴ抵抗を低減する役割を果たす。また、ｎ型層は、例えば、厚みが０．５μｍとされ、ｎ^－型層と共にドリフト層を構成する。

【0019】

基板２のうちｎ型層上に積層されるｐ型層は、例えば、チャネル領域が形成される部分であって、ｐ型不純物濃度が例えば２．０×１０^１７／ｃｍ^３程度とされ、厚みが３００ｎｍで構成される。基板２のうち一面２ａ側のｎ^＋型層は、表層部におけるｎ型不純物濃度が例えば２．５×１０^１８～１．０×１０^１９／ｃｍ^３といった具合にｎ^－型層よりも高不純物濃度とされ、厚さ０．５μｍ程度で構成される。基板２は、例えば、ＭＯＳＦＥＴが形成される領域を囲む、図示しない環状のガードリングが形成されている。基板２は、一面２ａから他面２ｂに向かって延設された溝であって、一面２ａの最表面に位置するｎ^＋型層およびｐ型層を貫通し、ｎ^－型層にまで達するゲートトレンチ３が形成されている。

【0020】

ゲートトレンチ３は、例えば、基板２の一面２ａに複数設けられ、互いに距離を隔てて配置される。ゲートトレンチ３は、例えば、１．０μｍのピッチで配置され、幅に対する深さの比であるアスペクト比が２以上とされている。複数のゲートトレンチ３は、例えば、マスクを用いてＲＩＥ（Reactive Ion Etching）などの異方性エッチングにより形成され、一面２ａに対する法線方向から見たとき、直線状の溝とされ、これらが平行に等間隔で並べられたストライプ状とされる。複数のゲートトレンチ３は、その内壁面にゲート絶縁膜４が形成されている。

【0021】

ゲート絶縁膜４は、ゲートトレンチ３の内壁面に沿って設けられ、これを覆う絶縁膜であり、例えば、ＳｉＯ_２によって構成される。ゲート絶縁膜４は、例えば、ＴＥＯＳ（テトラエトキシシラン）をガス材料として用い、ＣＶＤ（chemical Vapor Deposition）により厚み１００ｎｍ程度で形成される。ゲート絶縁膜４は、ゲート絶縁膜４の表面は、ゲートトレンチ３を充填するゲート電極５により覆われている。

【0022】

ゲート電極５は、例えば、ｎ型不純物としてＰ（燐）が１．０×１０^１７～１．０×１０^２０／ｃｍ^３程度の濃度で含有するドープドＰｏｌｙ－Ｓｉで構成されている。ゲート電極５は、例えば、ＣＶＤによりドープドＰｏｌｙ－Ｓｉを成膜した後、少なくともゲートトレンチ３内にＰｏｌｙ－Ｓｉを残すようにエッチバックすることで形成される。

【0023】

このように、基板２の一面２ａには、ゲートトレンチ３、ゲート絶縁膜４およびゲート電極５によりなるトレンチゲート構造が所定のピッチで複数設けられている。基板２は、一面２ａのうちトレンチゲート構造を覆う層間絶縁膜６が形成されている。

【0024】

層間絶縁膜６は、例えば、基板２の一面２ａのうちトレンチゲート構造を覆うと共に、隣接するトレンチゲート構造の間の領域を露出させるコンタクトホールを有する所定のパターン形状とされた絶縁膜である。層間絶縁膜６は、例えば、ＣＶＤにより厚み３００ｎｍ～９００ｎｍで形成され、ＢＰＳＧ（Boron Phosphorus Silicon Glass）などの絶縁性材料により構成されている。層間絶縁膜６は、ゲート電極５と電極膜７とを電気的に絶縁すると共に、電極膜７により覆われている。

【0025】

電極膜７は、本実施形態では、全域が少なくとも０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金膜で構成されたアルミニウム合金層となっている。電極膜７は、上記組成のＡｌ－Ｓｉ－Ｍｇ合金膜で構成されることにより、絶縁層８および導電層９の双方に接触する三重点を起点とするクラックの発生抑制および層間絶縁膜６にかかる応力緩和が両立する膜硬度となっている。また、電極膜７は、上記組成のアルミニウム合金層であって、Ａｌ結晶中にＭｇシリサイド結晶物が存在する構成となっている。これらの詳細については後述する。電極膜７は、層間絶縁膜６を覆いつつ、そのコンタクトホールを埋めるように形成されており、基板２の一面２ａとオーミック接触している。電極膜７は、例えば、上記した組成のＡｌ－Ｓｉ－Ｍｇ合金によりなるターゲット材を用意し、スパッタリング装置により成膜することで形成される。スパッタリングの場合、例えば、ＤＣ電力６．０～１２．０ｋＷ、真空度０．２Ｐａ、成膜温度２００～３５０℃の条件で電極膜７を成膜することができるが、この成膜条件に限定されるものではない。電極膜７は、一部が絶縁層８により覆われると共に、絶縁層８の開口部８１から露出する部分が導電層９に覆われている。

【0026】

絶縁層８は、例えば、ポリイミドなどの任意の絶縁性樹脂材料により構成され、開口部８１を有する所定のパターン形状となっている。絶縁層８は、例えば、スピンコート法ななどの湿式成膜法により成膜された後、フォトグラフィーエッチング法などによりパターニングされることで形成される。絶縁層８は、例えば、厚みが１０．０μｍとされ、導電層９の厚みよりも大きくなっている。

【0027】

導電層９は、例えば、Ｎｉ（ニッケル）などの導電性の金属材料もしくはその合金で構成され、電極膜７のうち開口部８１により露出した部分と電気的に接続されている。導電層９は、電極膜７と共に、例えば、ＭＯＳＦＥＴが形成された領域におけるソース電極として機能する。導電層９は、電極膜７を覆うカバー層であり、例えば、厚みが４．５μｍ程度とされる。

【0028】

なお、基板２の他面２ｂには、電極膜７を第１電極として、第１電極と対をなす図示しない第２電極が形成されている。電極膜７がソース電極である場合、第２電極は、ドレイン電極となる。

【0029】

以上が、本実施形態の半導体装置１の基本的な構成である。

【0030】

〔電極膜〕
次に、電極膜７の組成およびその効果について、電極膜７に相当する膜が従来のアルミニウム合金膜で構成された比較例の半導体装置と対比して説明する。

【0031】

以下、説明の便宜上、Ａｌにα重量％の元素Ｘ１が添加された構成のアルミニウム合金膜を「Ａｌ－αｗｔ％Ｘ１」と称し、Ａｌ－αｗｔ％Ｘ１にβ重量％の元素Ｘ２が添加された構成のアルミニウム合金膜を「Ａｌ－αｗｔ％Ｘ１－βｗｔ％Ｘ２」と称する。また、Ａｌに０．９～１．１重量％のＳｉ、０．１～２．３重量％のＭｇを添加したアルミニウム合金膜を総称して、単に「Ａｌ－Ｓｉ－Ｍｇ合金膜」と称する。

【0032】

比較例の半導体装置１００は、例えば図２に示すように、基本的な構成については本実施形態の半導体装置１と同じであるが、電極膜７に相当する膜がＡｌ－１ｗｔ％Ｓｉで構成された電極膜Ｍ１となっている。電極膜Ｍ１は、Ａｌ－Ｓｉ－Ｍｇ合金膜よりも膜硬度が小さく、層間絶縁膜６にかかる応力をより緩和しやすい組成のアルミニウム合金膜である。

【0033】

しかし、本発明者らが、比較例の半導体装置１００について冷熱サイクルによる信頼性評価試験を実施したところ、電極膜Ｍ１のうち絶縁層８および導電層９の双方に接触する部分である三重点ＴＰを起点とするクラックが生じることが判明した。これは、三重点ＴＰに応力が集中し、電極膜Ｍ１の膜硬度では当該応力に耐え切れなかったことが原因と考えられる。

【0034】

そこで、本発明者らは、例えば図３に示すように、電極膜Ｍ１よりも膜硬度が大きいアルミニウム合金膜で構成された電極膜Ｍ２を備える比較例の半導体装置１０１を試作し、同様の信頼性評価試験を行った。この電極膜Ｍ２は、例えば、Ａｌ－１％Ｃｕで構成されている。信頼性評価試験の結果、比較例の半導体装置１０１は、電極膜Ｍ２におけるクラックが生じない一方で、これに覆われた層間絶縁膜６にクラックが生じた。これは、電極膜Ｍ２の膜硬度が大きくなり、電極膜Ｍ２におけるクラックを抑制できる一方で、膜が硬すぎることで応力緩和の作用が弱まり、層間絶縁膜６に応力が集中したことが原因と考えられる。

【0035】

上記の結果は、電極膜におけるクラック抑制および層間絶縁膜６にかかる応力緩和を両立可能な膜硬度に調整する必要があることを示している。

【0036】

ここで、組成の異なる複数のアルミニウム合金膜について、ひずみ－引張特性を評価した結果を図４に示す。図４では、横軸が真ひずみ（True strain）であり、縦軸が真応力（True stress）である。

【0037】

Ａｌ－１％Ｓｉは、真ひずみが０から０．０１になるにつれて真応力が約５０ＭＰａ程度まで上昇するが、真ひずみが０．０１を超えると真応力が約６０ＭＰａ程度であった。Ａｌ－１ｗｔ％Ｓｉで構成された電極膜Ｍ１は、軟らかく脆い性質のアルミニウム合金であることで、電極膜Ｍ１にクラックが生じたと考えられる。

【0038】

Ａｌ－１ｗｔ％Ｃｕは、真ひずみが０から０．０１になるにつれて真応力が約３２０ＭＰａ程度まで上昇し、真ひずみが０．０１を超えると真応力が約３８０ＭＰａ程度であった。Ａｌ－１ｗｔ％Ｃｕで構成された電極膜Ｍ２は、Ａｌ－１ｗｔ％Ｓｉよりも硬い性質のアルミニウム合金であることで、電極膜Ｍ２にクラックが生じないものの、応力緩和の作用が弱まったと考えられる。

【0039】

Ａｌ－５ｗｔ％Ｍｇは、真ひずみが０から０．０１になるにつれて真応力が約６３０ＭＰａ程度まで上昇し、真ひずみが０．０１を超えても真応力が緩やかに上昇し、真ひずみが０．０５では真応力が約７２０ＭＰａ程度であった。Ａｌ－５ｗｔ％Ｍｇは、Ａｌ－１ｗｔ％Ｃｕよりもさらに硬い性質のアルミニウム合金膜であり、これにより電極膜を形成した場合には、Ａｌ－１ｗｔ％Ｃｕと同様の結果になると考えられる。

【0040】

よって、電極膜におけるクラック抑制と層間絶縁膜６にかかる応力緩和とを両立するためには、例えば、Ａｌ－１ｗｔ％ＳｉとＡｌ－１ｗｔ％Ｃｕとの中間になるような歪み－引張特性を有するアルミニウム合金膜にすればよい。

【0041】

本発明者らは、鋭意検討の結果、Ａｌ－Ｓｉ－Ｍｇ合金膜とすることで、上記の両立が可能であることを見出した。例えば、Ａｌ－１ｗｔ％Ｓｉ－２ｗｔ％Ｍｇは、真ひずみが０から０．０２になるにつれて真応力が約１５０ＭＰａ程度まで上昇し、その後、真ひずみがほぼ一定であった。このような特性を有するＡｌ－Ｓｉ－Ｍｇ合金膜によりなる電極膜７を備える半導体装置１について、比較例の半導体装置１００と同様の信頼性評価試験を行ったところ、電極膜７および層間絶縁膜６のいずれにおいてもクラック発生は生じなかった。

【0042】

続いて、Ａｌ－Ｓｉ－Ｍｇ合金膜におけるＭｇ含有量と当該合金膜の膜硬度との関係について、図５を参照して説明する。

【0043】

なお、図５に示す結果は、シリコン基板に、Ａｌ－Ｓｉ合金膜またはＭｇ含有量を変えたＡｌ－Ｓｉ－Ｍｇ合金膜を５．０μｍで成膜した評価サンプルを作製し、ナノインデーション測定を行うことで得られたものである。また、この評価サンプルのアルミニウム合金膜は、Ａｌに０．９重量％～１．１重量％のＳｉが添加されたＡｌ－Ｓｉをベースとし、Ｍｇの含有量を変えたターゲット材を用いたスパッタリングにより成膜されたものである。

【0044】

Ｍｇを含有しないＡｌ－Ｓｉ合金膜は、膜硬度が約０．７８ＧＰａであった。Ａｌ－Ｓｉ－Ｍｇ合金膜は、Ｍｇ含有量が０．５重量％では膜硬度が約０．６６ＧＰａ、Ｍｇ含有量が２．５重量％では推定値であるが、膜硬度が約０．９０ＧＰａであった。なお、図５において破線で示す曲線は、これらの結果を最小二乗法により曲線近似することで得られたものである。本発明者らの検討の結果、自身のクラックを抑制するために必要な膜硬度は、０．６～０．８ＧＰａであった。この条件を満たすＭｇ含有量は、２．３重量％以下である。

【0045】

次いで、Ａｌ－Ｓｉ－Ｍｇ合金膜におけるＭｇ含有量と層間絶縁膜６のひずみ量との関係について、図６を参照して説明する。

【0046】

なお、図６に示す結果は、ＣＡＥ解析を用いたシミュレーション計算により得られたものである。このＣＡＥ解析においては、シリコン基板に厚み９００ｎｍのＢＰＳＧ膜（層間絶縁膜６に相当）が成膜され、ＢＰＳＧ上に厚み５．０μｍのＡｌ－ＳｉまたはＭｇ含有量を変えたＡｌ－Ｓｉ－Ｍｇ合金膜が成膜されたものをシミュレーションモデルとした。図６の縦軸である「層間絶縁膜のひずみ量」は、後述する解析モデルのＢＰＳＧ膜におけるシミュレーション結果である。

【0047】

Ｍｇを含有しないＡｌ－Ｓｉ合金膜は、ＢＰＳＧ膜のひずみ量が約３．５×１０^－３であった。Ａｌ－Ｓｉ－Ｍｇ合金膜は、Ｍｇ含有量が０．５重量％ではＢＰＳＧ膜のひずみ量が約１．７×１０^－３であり、Ｍｇ含有量が２．５重量％ではＢＰＳＧ膜のひずみ量が約３．４×１０^－３であった。なお、図６において破線で示す曲線は、これらの結果を最小二乗法により曲線近似することで得られたものである。本発明者らの検討の結果、ＢＰＳＧ膜のクラックを抑制するためには、ひずみ量が３．０×１０^－３以下となることであった。この条件を満たすＭｇ含有量は、０．１～２．３重量％である。

【0048】

これらの結果は、電極膜７におけるクラック抑制および層間絶縁膜６にかかる応力緩和を両立するＡｌ－Ｓｉ－Ｍｇ合金膜とするためには、Ｍｇ含有量が０．１～２．３重量％の範囲内であることが必要であることを示している。つまり、電極膜７を少なくとも０．９～１．１重量％のＳｉ、および０．１～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金膜とすることにより、自身のクラック抑制と他の膜への応力緩和とを両立することができる。

【0049】

また、シリコン基板にＡｌ－Ｓｉ－Ｍｇ合金膜を成膜したサンプルの表面のＳＥＭ観察をしたところ、例えば図７に示すように、Ｍｇシリサイド結晶物が存在していた。なお、図７に示すサンプルにおけるＡｌ－Ｓｉ－Ｍｇ合金膜は、Ａｌ－１．０ｗｔ％Ｓｉ－０．５ｗｔ％Ｍｇである。また、図７では、Ｍｇシリサイド結晶物を示す矢印を示している。

【0050】

本実施形態においては、少なくとも０．９～１．１重量％のＳｉ、および０．１～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金膜とすることで、自身のクラックおよび自身に覆われる他の膜にかかる応力を緩和することが可能なアルミニウム合金膜となる。また、このＡｌ－Ｓｉ－Ｍｇ合金膜により電極膜７が形成され、これに層間絶縁膜６が覆われた構造の半導体装置１は、電極膜７および層間絶縁膜６におけるクラックが抑制された、信頼性が向上したパワー半導体素子を有した構成となる。

【0051】

（第２実施形態）
第２実施形態の半導体装置１について、図８を参照して説明する。

【0052】

本実施形態の半導体装置１は、例えば図８に示すように、電極膜７が層間絶縁膜６の側から第１層７１、第２層７２が積層された積層構成である点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。

【0053】

電極膜７は、本実施形態では、組成の異なる２つのアルミニウム合金膜が積層されてなり、例えば、全体の厚みが５．０μｍ程度とされている。

【0054】

第１層７１は、少なくとも０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金膜で構成されている。第１層７１は、例えば、厚みが１．０～２．５μｍとされ、自身におけるクラック発生を抑制しつつ、絶縁層８および導電層９並びに第２層７２の側から層間絶縁膜６にかかる応力を緩和する応力緩和層として機能する膜硬度となっている。

【0055】

第２層７２は、第１層７１とは異なる組成であって、少なくとも第１層７１よりも膜硬度が大きいアルミニウム合金膜で構成されている。第２層７２は、例えば、Ａｌ－１ｗｔ％Ｓｉ合金、Ａｌ－１ｗｔ％Ｃｕ合金、Ａｌ－５ｗｔ％Ｍｇ合金やこれらに他の金属元素が添加されたものなどの任意のアルミニウム合金膜で構成される。なお、第２層７２は、少なくとも絶縁層８および導電層９の双方に接する三重点を起点とするクラックを抑制可能な膜硬度となっていればよく、他の公知の組成のアルミニウム合金膜であってもよい。第２層７２は、例えば、電極膜７の厚みが５．０μｍである場合、２．５μｍ～４．０μｍの厚みとされる。

【0056】

本実施形態によっても、上記第１実施形態と同様の効果が得られる半導体装置１となる。

【0057】

（第３実施形態）
第３実施形態の半導体装置１について、図９を参照して説明する。

【0058】

本実施形態の半導体装置１は、例えば図９に示すように、電極膜７が層間絶縁膜６の側から第１層７１、第２層７２、第３層７３が積層された積層構成である点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。

【0059】

電極膜７は、本実施形態では、３つのアルミニウム合金膜が積層されてなり、例えば、全体の厚みが５．０μｍ程度とされている。

【0060】

第１層７１および第３層７３は、第２層７２とは異なる組成であって、少なくとも第２層７２よりも膜硬度が大きいアルミニウム合金膜で構成されている。第１層７１および第３層７３は、例えば、Ａｌ－１ｗｔ％Ｓｉ合金、Ａｌ－１ｗｔ％Ｃｕ合金、Ａｌ－５ｗｔ％Ｍｇ合金やこれらに他の金属元素が添加されたものなどの任意の組成で構成されるが、他の公知の組成のアルミニウム合金膜であってもよい。第１層７１および第３層７３は、例えば、電極膜７の厚みが５．０μｍである場合、それぞれ２．０μｍ程度の厚みとされる。なお、第１層７１および第３層７３は、同一の組成のアルミニウム合金膜であってもよいし、異なる組成のアルミニウム合金膜であってもよい。

【0061】

第１層７１は、膜硬度がＡｌ－Ｓｉ－Ｍｇ合金膜よりも大きく、膜自体の応力緩和作用がＡｌ－Ｓｉ－Ｍｇ合金膜よりも小さいものの、例えば、厚みが２．０μｍなど所定以下とされることで、層間絶縁膜６にかかる応力を緩和する構成となっている。

【0062】

第３層７３は、膜硬度がＡｌ－Ｓｉ－Ｍｇ合金膜よりも大きいため、絶縁層８および導電層９の双方に接する三重点を起点とするクラックを抑制可能な膜硬度となっている。本実施形態の半導体装置１は、第３層７３の膜硬度に起因する層間絶縁膜６側にかかる応力が、所定の膜硬度とされた第２層７２により緩和される構成となっている。

【0063】

第２層７２は、少なくとも０．９重量％～１．１重量％のＳｉと、０．１重量％～２．３重量％のＭｇを含有するＡｌ－Ｓｉ－Ｍｇ合金膜で構成されている。第２層７２は、例えば、厚みが１．０μｍ程度とされ、自身におけるクラック発生を抑制しつつ、絶縁層８および導電層９並びに第３層７３の側から層間絶縁膜６にかかる応力を緩和する応力緩和層として機能する膜硬度となっている。

【0064】

本実施形態によっても、上記第１実施形態と同様の効果が得られる半導体装置１となる。

【0065】

（他の実施形態）
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。

【0066】

例えば、上記第２実施形態の半導体装置１は、第１層７１と第２層７２とが逆の構成であってもよい。この場合、電極膜７は、第１層７１がＡｌ－Ｓｉ－Ｍｇ合金膜よりも膜硬度が大きいアルミニウム合金膜、第２層７２がＡｌ－Ｓｉ－Ｍｇ合金膜、でそれぞれ構成される。つまり、第２層７２は、絶縁層８側からの層間絶縁膜６にかかる応力を緩和する応力緩和層として機能する。この場合であっても、上記第１実施形態と同様の効果が得られる半導体装置１となる。

【符号の説明】

【0067】

２・・・基板、２ａ・・・一面、２ｂ・・・他面、３・・・ゲートトレンチ、
４・・・ゲート絶縁膜、５・・・ゲート電極、６・・・層間絶縁膜、７・・・電極膜、
７１・・・第１層、７２・・・第２層、７３・・・第３層、８・・・絶縁層、
８１・・・開口部、９・・・導電層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】