特開 2022-190215 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022190215

(43)【公開日】2022-12-26

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20221219BHJP

【ＦＩ】

H01L25/04 C

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021098430

(22)【出願日】2021-06-14

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人科学技術振興機構、「戦略的イノベーション創造プログラム／ＳＩＰ第２期／ＩｏＥ社会のエネルギーシステム／高パワー密度、高温動作可能なＷＢＧチップ搭載パワーモジュール／ユニバーサル対応コア・パワーモジュールの開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】弁理士法人扶桑国際特許事務所

(72)【発明者】

【氏名】堀 元人

(72)【発明者】

【氏名】池田 良成

(72)【発明者】

【氏名】平尾 章

(57)【要約】

【課題】スイッチング動作時の制御性の低下を抑制する。
【解決手段】制御電極をおもて面に備えた半導体チップ２０ａ，２０ｂと、平面視でストライプ状であって、一端部が制御電極に対向すると共に電気的に接続された上面配線層３３ｃ，３３ａと、を備える。この際、上面配線層３３ｃ，３３ａは、互いの他端部が反対方向を向いてそれぞれ延伸し、上面配線層３３ｃ，３３ａの延伸方向の長さは互いに等しい。このため、上面配線層３３ａ，３３ｃのインダクタンス、電気抵抗が略等しくなり、スイッチング動作時の制御の遅延等が防止されて制御性の低下を防止することができる。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１制御電極をおもて面に備えた第１半導体チップと、
第２制御電極をおもて面に備えた第２半導体チップと、
平面視でストライプ状であって、一端部が前記第１制御電極に対向すると共に電気的に接続された第１制御配線層と、
平面視でストライプ状であって、一端部が前記第２制御電極に対向すると主に電気的に接続された第２制御配線層と、
を備え、
前記第１制御配線層及び前記第２制御配線層は、互いの他端部が反対方向を向いてそれぞれ延伸し、前記第１制御配線層及び前記第２制御配線層の延伸方向の長さは互いに等しい、
半導体装置。

【請求項2】

前記第１半導体チップ及び前記第２半導体チップに対向し、前記第１制御配線層及び前記第２制御配線層が第１主面に形成された絶縁層を含むプリント基板、
をさらに備える請求項１に記載の半導体装置。

【請求項3】

前記第１半導体チップのおもて面に、さらに、第１主電極を備え、
前記第２半導体チップのおもて面に、さらに、第２主電極を備え、
前記プリント基板は前記絶縁層の前記第１主面の反対面の第２主面に、第１検出配線層及び第２検出配線層がさらに形成され、
前記第１検出配線層は、平面視でストライプ状であって、一端部が前記第１主電極に対向すると共に電気的に接続され、
前記第２検出配線層は、平面視でストライプ状であって、一端部が前記第２主電極に対向すると共に電気的に接続され、
前記第１検出配線層及び前記第２検出配線層は、互いの他端部が反対方向を向いてそれぞれ延伸し、前記第１検出配線層及び前記第２検出配線層の延伸方向の長さは互いに等しい、
請求項２に記載の半導体装置。

【請求項4】

前記第１検出配線層及び前記第２検出配線層の延伸方向の長さは、前記第１制御配線層及び前記第２制御配線層の延伸方向の長さと同一であり、
前記第１検出配線層及び前記第２検出配線層は、前記第１制御配線層及び前記第２制御配線層に対向して前記絶縁層の前記第２主面に形成されている、
請求項３に記載の半導体装置。

【請求項5】

前記第１制御電極は、前記第１半導体チップのおもて面の第１側辺に設けられ、
前記第２制御電極は、前記第２半導体チップのおもて面の第２側辺に設けられ、
前記第１半導体チップ及び前記第２半導体チップは、前記第１側辺と前記第２側辺とが平行を成して、配置されている、
請求項１から４のいずれか１項に記載の半導体装置。

【請求項6】

前記第１半導体チップの前記第１側辺が、前記第２半導体チップの前記第２側辺の延長線上に直列に配置されている、
請求項５に記載の半導体装置。

【請求項7】

前記第１半導体チップの前記第１側辺及び前記第２半導体チップの前記第２側辺は、前記半導体装置の長手方向の各端部に互いに近くなるよう配置されている、
請求項５に記載の半導体装置。

【請求項8】

前記第１半導体チップが搭載される第１絶縁回路基板と、
前記第２半導体チップが搭載される第２絶縁回路基板と、
をさらに有し、
前記第１絶縁回路基板は、第１絶縁板と、前記第１絶縁板のおもて面に形成され前記第１半導体チップが接合される第１回路パターンとを含み、
前記第２絶縁回路基板は、第２絶縁板と、前記第２絶縁板のおもて面に形成され前記第２半導体チップが接合される第２回路パターンとを含む、
請求項１から７のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

半導体装置は、パワー半導体チップを含み、電力変換装置として機能する。パワー半導体チップは、スイッチング素子、ダイオード素子を含む。スイッチング素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。また、半導体装置では、複数の半導体チップの制御電極ごとにピン状のポスト電極で接続されているプリント基板または接続ユニットを含んでいる。このようなプリント基板または接続ユニットでは、外部から制御信号が入力される外部端子と、半導体チップの制御電極に接続される接続端子とを備えている。したがって、半導体装置では、プリント基板または接続ユニットを経由して半導体チップの制御電極にそれぞれ制御信号が入力される（例えば、特許文献１，２を参照）。また、半導体チップの制御電極と一方向に配列された複数のリードフレームとが制御用配線層により接続されて、制御信号が入力される（例えば、特許文献３を参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－０４７６５８号公報

【特許文献2】特開２０１７－０９８４２１号公報

【特許文献3】国際公開第２０１９／１７１６８４号

【発明の概要】

【発明が解決しようとする課題】

【0004】

複数の半導体チップの制御電極に対してプリント基板を経由して制御信号を入力する場合、プリント基板に含まれる配線パターン（配線層）によっては、外部端子から各半導体チップの制御電極までの配線長さが異なる場合がある。この場合、スイッチング動作を行うと、配線長さが異なるために、制御のタイミングに差が生じてしまうおそれがある。このため、スイッチング動作時の制御性が低下してしまう。これにより半導体装置の動作の信頼性が低下してしまうおそれがある。

【0005】

本発明は、このような点に鑑みてなされたものであり、スイッチング動作時の制御性の低下が抑制された半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一観点によれば、第１制御電極をおもて面に備えた第１半導体チップと、第２制御電極をおもて面に備えた第２半導体チップと、平面視でストライプ状であって、一端部が前記第１制御電極に対向すると共に電気的に接続された第１制御配線層と、平面視でストライプ状であって、一端部が前記第２制御電極に対向すると主に電気的に接続された第２制御配線層と、を備え、前記第１制御配線層及び前記第２制御配線層は、互いの他端部が反対方向を向いてそれぞれ延伸し、前記第１制御配線層及び前記第２制御配線層の延伸方向の長さは互いに等しい、半導体装置が提供される。

【発明の効果】

【0007】

開示の技術によれば、スイッチング動作時の制御性の低下を抑制して、半導体装置の信頼性の低下を防止することができる。

【図面の簡単な説明】

【0008】

【図1】第１の実施の形態の半導体装置の平面図である。

【図2】第１の実施の形態の半導体装置の側断面図である。

【図3】第１の実施の形態の半導体装置の内部の平面図である。

【図4】第１の実施の形態の半導体装置に含まれるプリント基板のおもて面の平面図である。

【図5】第１の実施の形態の半導体装置に含まれるプリント基板の裏面の平面図である。

【図6】第２の実施の形態の半導体装置の平面図である。

【図7】第２の実施の形態の半導体装置の側断面図である。

【図8】第２の実施の形態の半導体装置の内部の平面図である。

【図9】第２の実施の形態の半導体装置に含まれるプリント基板のおもて面の平面図である。

【図10】第２の実施の形態の半導体装置に含まれるプリント基板の裏面の平面図である。

【図11】第３の実施の形態の電力変換装置を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置において、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図の半導体装置において、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図の半導体装置において、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図の半導体装置において、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。

【0010】

［第１の実施の形態］
第１の実施の形態の半導体装置について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の側断面図である。なお、図２は、図１の一点鎖線Ｘ－Ｘにおける断面図である。なお、一点鎖線Ｘ－Ｘは、半導体装置１の短辺の中心を通り、半導体装置１の長辺に平行な中心線でもある。

【0011】

半導体装置１は、直方体状の封止本体部２を備え、封止本体部２のおもて面２ｅから外部接続端子３，４，５と制御端子６ａ，６ｂとセンス端子７ａ，７ｂとがおもて面２ｅに対して鉛直上方（＋Ｚ方向）に延伸している。

【0012】

封止本体部２は、平面視で、略矩形状のおもて面２ｅの四方が側壁部２ａ～２ｄで囲まれている。また、側壁部２ａ，２ｃは、封止本体部２の長手方向（長辺）、側壁部２ｂ，２ｄは、封止本体部２の短手方向（短辺）にそれぞれ対応している。なお、側壁部２ａ～２ｄの四隅の接続箇所は、必ずしも、直角でなくてもよく、Ｒ形状を成しても、面取りされていてもよい。おもて面２ｅと側壁部２ａ～２ｄとの繋ぎ目も、必ずしも、直角でなくてもよく、Ｒ形状を成しても、面取りされていてもよい。

【0013】

外部接続端子３，４，５と制御端子６ａ，６ｂとセンス端子７ａ，７ｂとは、円柱状または角柱状を成している。いわゆる、ピン状を成している。外部接続端子３，４，５と制御端子６ａ，６ｂとセンス端子７ａ，７ｂとは、導電性に優れた材質により構成されている。このような材質として、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金等により構成されている。

【0014】

外部接続端子３，４，５は、一点鎖線Ｘ－Ｘを挟んで一本ずつ、一点鎖線Ｘ－Ｘに線対称を成して、おもて面２ｅに対して鉛直上方（＋Ｚ方向）にそれぞれ延伸している。なお、外部接続端子３，４，５は、一点鎖線Ｘ－Ｘを挟んで一本ずつ延伸している場合を記載している。この場合に限らず、外部接続端子３，４，５は、一点鎖線Ｘ－Ｘを挟んで二本ずつ以上、延伸していてもよい。また、外部接続端子３，４，５の上端部は、おもて面２ｅに一体的に形成された端子台２ｆ～２ｈのおもて面から延伸している。外部接続端子３，４，５の下端部は、封止本体部２の内部に－Ｚ方向に延伸している。

【0015】

制御端子６ａ，６ｂは、一点鎖線Ｘ－Ｘ上であって、側壁部２ｂ，２ｄ側であって、おもて面２ｅに対して鉛直上方にそれぞれ延伸している。また、制御端子６ａ，６ｂの上端部は、おもて面２ｅに一体的に形成された端子台２ｉ，２ｊのおもて面から延伸している。制御端子６ａ，６ｂの下端部は、封止本体部２の内部に鉛直下方（－Ｚ方向）に延伸している。

【0016】

センス端子７ａ，７ｂは、一点鎖線Ｘ－Ｘ上であって、制御端子６ａ，６ｂよりもさらに側壁部２ｂ，２ｄ側であって、おもて面２ｅに対して鉛直上方（＋Ｚ方向）にそれぞれ延伸している。また、センス端子７ａ，７ｂの上端部は、おもて面２ｅに一体的に形成された端子台２ｉ，２ｊのおもて面から延伸している。センス端子７ａ，７ｂの下端部は、封止本体部２の内部に鉛直下方（－Ｚ方向）に延伸している。

【0017】

また、外部接続端子３，４，５は、主電流が入出力する主端子である。外部接続端子３は、外部電源の正極に接続される入力端子（Ｐ端子）である。外部接続端子３は、後述する半導体チップ２０ｂの主電極（コレクタ電極）と電気的に接続される。

【0018】

外部接続端子４は、外部電源の負極に接続される入力端子（Ｎ端子）である。外部接続端子４は、後述する半導体チップ２０ａの主電極（エミッタ電極）と電気的に接続される。外部接続端子５は、出力電流が流れる出力端子（Ｏ端子）である。外部接続端子５は、半導体チップ２０ｂの主電極（エミッタ電極）及び半導体チップ２０ａの主電極（コレクタ電極）と電気的に接続される。

【0019】

制御端子６ａ，６ｂ（Ｇ１，Ｇ２端子）は、後述するプリント基板３０を経由して、半導体チップ２０ｂ，２０ａの制御電極と電気的に接続されている。センス端子７ａ，７ｂ（Ｅ１ｓ，Ｅ２ｓ端子）は、プリント基板３０を経由して、半導体チップ２０ｂ，２０ａのエミッタ電極と電気的に接続されている。

【0020】

外部接続端子３，４，５と制御端子６ａ，６ｂとセンス端子７ａ，７ｂとが一体的に成形された封止本体部２は、所定の金型内に後述する半導体チップ２０ａ，２０ｂ等を含んで樹脂で封止することで構成されている。このような樹脂は、熱可塑性樹脂を主成分として構成されている。熱可塑性樹脂は、例えば、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリイミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂である。

【0021】

このような半導体装置１は、封止本体部２により、絶縁回路基板１０ａ，１０ｂと半導体チップ２０ａ，２０ｂとプリント基板３０とが封止されている。絶縁回路基板１０ａ，１０ｂは、絶縁板１１ａ，１１ｂと絶縁板１１ａ，１１ｂの裏面に設けられた金属板１２ａ，１２ｂと絶縁板１１ａ，１１ｂのおもて面に設けられた回路パターン１３ａ１，１３ａ２，１３ｂとを含んでいる。絶縁板１１ａ，１１ｂ及び金属板１２ａ，１２ｂは、平面視で矩形状である。また、絶縁板１１ａ，１１ｂ及び金属板１２ａ，１２ｂは、角部がＲ形状や、Ｃ形状に面取りされていてもよい。金属板１２ａ，１２ｂのサイズは、平面視で、絶縁板１１ａ，１１ｂのサイズより小さく、絶縁板１１ａ，１１ｂの内側に形成されている。絶縁板１１ａ，１１ｂは、絶縁性を備え、熱伝導性に優れた材質により構成されている。このような絶縁板１１ａ，１１ｂは、セラミックスまたは絶縁樹脂により構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素である。絶縁樹脂は、例えば、紙フェノール基板、紙エポキシ基板、ガラスコンポジット基板、ガラスエポキシ基板である。絶縁板１１ａ，１１ｂの厚さは、０．２ｍｍ以上、２．５ｍｍ以下である。

【0022】

金属板１２ａ，１２ｂは、絶縁板１１ａ，１１ｂよりも面積が小さく、回路パターン１３ａ１，１３ａ２，１３ｂが形成されている領域の面積よりも広く、絶縁板１１ａ，１１ｂと同様に矩形状を成している。また、角部がＲ形状や、Ｃ形状に面取りされていてもよい。金属板１２ａ，１２ｂは、絶縁板１１ａ，１１ｂのサイズより小さく、絶縁板１１ａ，１１ｂの縁部を除いた全面に形成されている。金属板１２ａ，１２ｂは、熱伝導性に優れた金属を主成分として構成されている。金属は、例えば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。また、金属板１２ａ，１２ｂの厚さは、０．１ｍｍ以上、２．５ｍｍ以下である。金属板１２ａ，１２ｂの耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。

【0023】

回路パターン１３ａ１，１３ａ２，１３ｂは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を主成分とする合金である。また、回路パターン１３ａ１，１３ａ２，１３ｂの厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。回路パターン１３ａ１，１３ａ２，１３ｂの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。なお、図２に示す回路パターン１３ａ１，１３ａ２，１３ｂは一例である。必要に応じて、回路パターン１３ａ１，１３ａ２，１３ｂの個数、形状、大きさ等を適宜選択してもよい。
このような構成を有する絶縁回路基板１０ａ，１０ｂは、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板、樹脂絶縁基板が挙げられる。

【0024】

半導体装置１では、絶縁回路基板１０ａ，１０ｂの金属板１２ａ，１２ｂの裏面が表出されている。このような半導体装置１の裏面に接合部材を介して冷却ユニットを取り付けてもよい。

【0025】

ここで用いられる接合部材は、はんだ、ろう材、または、金属焼結体である。はんだは、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫、銀、銅、亜鉛、アンチモン、インジウム、ビスマスの少なくとも２つを含む合金を主成分とする。さらに、はんだには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。はんだは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。ろう材は、例えば、アルミニウム合金、チタン合金、マグネシウム合金、ジルコニウム合金、シリコン合金の少なくともいずれかを主成分とする。絶縁回路基板１０ａ，１０ｂは、このような接合部材を用いたろう付け加工で接合することができる。金属焼結体は、例えば、銀及び銀合金を主成分とする。または、接合部材は、サーマルインターフェースマテリアルであってよい。サーマルインターフェースマテリアルは、例えば、エラストマーシート、ＲＴＶ（Room Temperature Vulcanization）ゴム、ゲル、フェイズチェンジ材を含む接着材である。このようなろう材またはサーマルインターフェースマテリアルを介して冷却ユニットに取り付けることで、半導体装置１の放熱性を向上させることができる。

【0026】

冷却ユニットは、例えば、複数のフィンから構成されるヒートシンク並びに冷媒により冷却する冷却装置を適用してもよい。ヒートシンクは、熱伝導性に優れた材料を主成分とする。このような材料は、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。そして、耐食性を向上させるために、ヒートシンクの表面にめっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金がある。

【0027】

半導体チップ２０ａ，２０ｂは、シリコンまたは炭化シリコンから構成されるパワーデバイス素子を含んでいる。また、半導体チップ２０ａ，２０ｂの厚さは、例えば、４０μｍ以上、２５０μｍ以下である。パワーデバイス素子は、スイッチング素子及びダイオード素子のそれぞれの機能を合わせもつ。このようなパワーデバイス素子は、ＲＣ（Reverse-Conducting）－ＩＧＢＴ、ＩＧＢＴ、パワーＭＯＳＦＥＴであってよい。但し、ＩＧＢＴ及びパワーＭＯＳＦＥＴは、寄生ダイオードを含む。半導体チップ２０ａ，２０ｂがＲＣ－ＩＧＢＴ，ＩＧＢＴの場合には、裏面に主電極としてコレクタ電極を、おもて面に、制御電極としてゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。半導体チップ２０ａ，２０ｂがパワーＭＯＳＦＥＴの場合には、裏面に主電極としてドレイン電極を、おもて面に、制御電極としてゲート電極及び主電極としてソース電極をそれぞれ備えている。なお、半導体チップ２０ａ，２０ｂの詳細については後述する。

【0028】

このような半導体チップ２０ａ，２０ｂの裏面が回路パターン１３ａ１，１３ｂ上に接合部材により機械的、かつ、電気的に接合される。ここで用いられる接合部材は、はんだ、または、金属焼結体である。はんだは、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫、銀、銅、亜鉛、アンチモン、インジウム、ビスマスの少なくとも２つを含む合金を主成分とする。さらに、はんだには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。はんだは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。金属焼結体で用いられる金属は、例えば、銀及び銀合金である。

【0029】

プリント基板３０は、絶縁層３１と当該絶縁層３１の裏面に形成された下面配線層３２と当該絶縁層３１のおもて面に形成された上面配線層３３とを含んでいる。絶縁層３１は、基材と当該基材に含浸させた樹脂とを含んでいる。基材は、例えば、紙またはガラス布、または、これらを含んでいるものである。樹脂は、例えば、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂である。具体例としては、紙フェノール基板、紙エポキシ基板、ガラスエポキシ基板、複合基材エポキシ基板、ガラスポリイミド基板である。

【0030】

下面配線層３２及び上面配線層３３は、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を主成分とする合金である。このようなプリント基板３０が絶縁回路基板１０ａ，１０ｂのおもて面に所定の間隔を空けて対向配置されている。なお、下面配線層３２及び上面配線層３３は、それぞれ、複数含んでいる。それぞれを区別しない場合には、下面配線層３２及び上面配線層３３とする。下面配線層３２及び上面配線層３３の詳細については後述する。

【0031】

また、半導体装置１は、さらに、主電流ポスト電極８ａ～８ｄと制御ポスト電極９ａ，９ｂと検出ポスト電極９ｃ，９ｄ（図３を参照）とを備える。主電流ポスト電極８ａ～８ｄと制御ポスト電極９ａ，９ｂと検出ポスト電極９ｃ，９ｄとは、例えば、円筒、角柱のポスト状を成している。主電流ポスト電極８ａ～８ｄと制御ポスト電極９ａ，９ｂと検出ポスト電極９ｃ，９ｄとは、導電性に優れた材質により構成されている。このような材質として、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金により構成されている。

【0032】

主電流ポスト電極８ａ～８ｄは、プリント基板３０と、半導体チップ２０ａ，２０ｂの主電極並びに絶縁回路基板１０ａ，１０ｂとの間を機械的、かつ、電気的に接続する。制御ポスト電極９ａ，９ｂは、プリント基板３０と、半導体チップ２０ａ，２０ｂの制御電極との間を機械的、かつ、電気的に接続する。検出ポスト電極９ｃ，９ｄは、プリント基板３０と、半導体チップ２０ａ，２０ｂの主電極との間を機械的、かつ、電気的に接続する。

【0033】

次に、半導体チップ２０ａ，２０ｂ、絶縁回路基板１０ａ，１０ｂ、プリント基板３０の詳細について説明する。まず、半導体チップ２０ａ，２０ｂ及び絶縁回路基板１０ａ，１０ｂについて、図３を用いて説明する。図３は、第１の実施の形態の半導体装置の内部の平面図である。なお、図３は、半導体装置１において、半導体チップ２０ａ，２０ｂが接合された絶縁回路基板１０ａ，１０ｂの平面図である。半導体装置１の封止本体部２、主電流ポスト電極８ａ～８ｄ、制御ポスト電極９ａ，９ｂ、検出ポスト電極９ｃ，９ｄの位置については破線で示している。

【0034】

半導体チップ２０ａ，２０ｂは、図３に示されるように、おもて面の側辺（第１，第２側辺）の中央部に制御電極２１ａ，２１ｂが設けられている。半導体チップ２０ａ，２０ｂのおもて面の制御電極２１ａ，２１ｂを除いた領域は、主電極２２ａ，２２ｂが設けられている。

【0035】

半導体チップ２０ａ，２０ｂは、平面視で、回路パターン１３ａ１，１３ｂに対して、制御電極２１ａ，２１ｂが形成された側辺が平行を成すように配置されている。図３の場合は、半導体チップ２０ａ，２０ｂは、平面視で、回路パターン１３ａ１，１３ｂに対して、制御電極２１ａ，２１ｂが形成された側辺が同一平面を成して配置されている。言い換えれば、半導体チップ２０ａ，２０ｂは、回路パターン１３ａ１，１３ｂに対して、制御電極２１ａ，２１ｂが封止本体部２の側壁部２ａを向いて配置されている。すなわち、制御電極２１ａ，２１ｂが同方向を向いた状態である。

【0036】

また、半導体チップ２０ａは、回路パターン１３ａ１のほぼ中央部に配置されている。半導体チップ２０ｂは、回路パターン１３ｂのＸ方向では中央部であって、Ｙ方向では側壁部２ｂ側に配置されている。

【0037】

半導体チップ２０ａ，２０ｂの制御電極２１ａ，２１ｂには、制御ポスト電極９ｂ，９ａが、主電極２２ａ，２２ｂには、主電流ポスト電極８ｄ，８ａがそれぞれ電気的、かつ、機械的に接続されている。また、半導体チップ２０ａ，２０ｂの制御電極２１ａ，２１ｂに隣接する主電極２２ａ，２２ｂの領域には、検出ポスト電極９ｄ，９ｃがそれぞれ電気的、かつ、機械的に接続されている。なお、検出ポスト電極９ｄは、制御電極２１ａに対して側壁部２ｄ側に、検出ポスト電極９ｃは、制御電極２１ｂに対して側壁部２ｄ側にそれぞれ隣接して設けられている。

【0038】

絶縁回路基板１０ａは、絶縁板１１ａのおもて面に回路パターン１３ａ１，１３ａ２が形成されている。回路パターン１３ａ１，１３ａ２は、いずれも、平面視で矩形状を成している。回路パターン１３ａ１，１３ａ２は、絶縁板１１ａのＸ方向の幅に渡って形成されている。回路パターン１３ａ１は、絶縁板１１ａのおもて面のＹ方向の幅の３分の２程度を占めて、絶縁板１１ａのおもて面に対して側壁部２ｄ側に形成されている。回路パターン１３ａ１の中央部には、既述の通り、半導体チップ２０ａが配置されている。回路パターン１３ａ１の半導体チップ２０ａの側壁部２ｂ側であって、やや側壁部２ｃ側に複数の主電流ポスト電極８ｃがＸ方向に沿って電気的、かつ、機械的に接続されている。また、回路パターン１３ａ１の側壁部２ｄ側の角部に、外部接続端子５がそれぞれ電気的、かつ、機械的に接続されている。

【0039】

回路パターン１３ａ２は、絶縁板１１ａのおもて面のＹ方向の幅の３分の１程度を占めて、絶縁板１１ａのおもて面に対して側壁部２ｂ側に形成されている。回路パターン１３ａ２の側壁部２ｄ側であって、主電流ポスト電極８ｃに対向して複数の主電流ポスト電極８ｂがＸ方向に沿って電気的、かつ、機械的に接続されている。また、回路パターン１３ａ２の側壁部２ｂ側の角部に、外部接続端子４がそれぞれ電気的、かつ、機械的に接続されている。

【0040】

回路パターン１３ｂは、絶縁板１１ｂのおもて面の全体に形成されている。回路パターン１３ｂの側壁部２ｂ側の中央部には、既述の通り、半導体チップ２０ｂが配置されている。外部接続端子３が、回路パターン１３ｂの側壁部２ａ，２ｃ側であって、半導体チップ２０ｂと回路パターン１３ｂの側壁部２ｄ側の側辺との間にそれぞれ電気的、かつ、機械的に接続されている。

【0041】

次いで、プリント基板３０について、図４及び図５を用いて説明する。図４は、第１の実施の形態の半導体装置に含まれるプリント基板のおもて面の平面図であり、図５は、第１の実施の形態の半導体装置に含まれるプリント基板の裏面の平面図である。図４は、上面配線層３３をプリント基板３０のおもて面から見た場合であり、図５は、下面配線層３２をプリント基板３０のおもて面から見た場合である。また、図４及び図５は、封止本体部２と半導体チップ２０ａ，２０ｂと絶縁回路基板１０ａ，１０ｂに含まれる構成部品とについては破線で示している。

【0042】

プリント基板３０は、図４に示されるように、絶縁層３１と絶縁層３１のおもて面に形成された上面配線層３３ａ，３３ｂ，３３ｃとを含んでいる。絶縁層３１は、平面視で矩形状を成す。絶縁層３１のＹ方向の長さ（長辺）は、上面配線層３３及び下面配線層３２の形成が許容される長さであり、封止本体部２の長辺よりも短い。また、絶縁層３１のＸ方向の幅（短辺）は、絶縁回路基板１０ａ，１０ｂに形成されている外部接続端子３，４，５のＸ方向の間隔よりも短くてよい。なお、絶縁層３１のＸ方向の幅が絶縁回路基板１０ａ，１０ｂの同方向の幅または当該幅よりも長い場合には、絶縁層３１（プリント基板３０）は、外部接続端子３，４，５が挿通される開口（スルーホール）が形成されてもよい。但し、スルーホールを挿通する外部接続端子３，４，５は、上面配線層３３及び下面配線層３２に対して電気的に絶縁される必要がある。

【0043】

上面配線層３３ａ（第１制御配線層）は、平面視で、長さが長さＬ２のストライプ状（短冊状）を成している。なお、上面配線層３３ａのＸ方向の幅（短辺）は、少なくとも検出ポスト電極９ｃ並びにセンス端子７ａが貫通する貫通孔が形成できる程度であればよい。上面配線層３３ａの一端部（図中、左端部）は制御ポスト電極９ａに電気的、かつ、機械的に接続されている。したがって、上面配線層３３ａの一端部は、半導体チップ２０ｂの制御電極２１ｂに対向すると共に制御ポスト電極９ａを介して電気的に接続されている。また、上面配線層３３ａの一端部に対して、制御ポスト電極９ａの側壁部２ｂ側に検出ポスト電極９ｃが電気的に接続することなく貫通している。

【0044】

上面配線層３３ａの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに延伸している。また、上面配線層３３ａの他端部は、制御端子６ａに電気的、かつ、機械的に接続されている。また、上面配線層３３ａの他端部に対して、制御端子６ａの側壁部２ｂ側にセンス端子７ａが電気的に接続することなく貫通している。この際、制御ポスト電極９ａから制御端子６ａまでの長さＬｃ２と検出ポスト電極９ｃからセンス端子７ａまでの長さＬｓ２とは同じ長さである。

【0045】

上面配線層３３ｂは、平面視で、ストライプ状を成している。なお、上面配線層３３ｂのＸ方向の幅（短辺）は、少なくとも３本の主電流ポスト電極８ｃの直径を合わせた長さ程度であればよい。上面配線層３３ｂの一端部（図中、左端部）は主電流ポスト電極８ｃに電気的、かつ、機械的に接続されている。なお、上面配線層３３ｂの一端部は、主電流ポスト電極８ｄの手前まで延伸してもよい。図４では、上面配線層３３ｂの一端部は、平面視で、Ｙ方向において半導体チップ２０ａの手前まで延伸している。

【0046】

上面配線層３３ｂの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに延伸している。また、上面配線層３３ｂの他端部は、主電流ポスト電極８ａに電気的、かつ、機械的に接続されている。したがって、上面配線層３３ｂは、半導体チップ２０ｂの主電極２２ｂに対向すると共に主電流ポスト電極８ａを介して電気的に接続されている。上面配線層３３ｂの他端部は、半導体チップ２０ｂを超えない程度まで延伸している。また、上面配線層３３ｂの主電流ポスト電極８ｃの側壁部２ｂ側に主電流ポスト電極８ｂが電気的に接続することなく貫通している。

【0047】

上面配線層３３ｃ（第２制御配線層）は、平面視で、長さが長さＬ１のストライプ状を成している。また、長さＬ１と長さＬ２は同じ長さである。なお、上面配線層３３ｃのＸ方向の幅は、少なくとも検出ポスト電極９ｄ並びにセンス端子７ｂが貫通する貫通孔が形成できる程度であればよい。上面配線層３３ｃの一端部（図中、右端部）は制御ポスト電極９ｂに電気的、かつ、機械的に接続されている。したがって、上面配線層３３ｃの一端部は半導体チップ２０ａの制御電極２１ａに対向すると共に制御ポスト電極９ｂを介して電気的に接続されている。また、上面配線層３３ｃの一端部に対して、制御ポスト電極９ｂの側壁部２ｄ側に検出ポスト電極９ｄが電気的に接続することなく貫通している。

【0048】

上面配線層３３ｃの他端部（図中、左端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｄに延伸している。また、上面配線層３３ｃの他端部は、制御端子６ｂに電気的、かつ、機械的に接続されている。上面配線層３３ｃの他端部に対して、制御端子６ｂの側壁部２ｄ側にセンス端子７ｂが電気的に接続することなく貫通している。この際、制御ポスト電極９ｂから制御端子６ｂまでの長さＬｃ１と検出ポスト電極９ｄからセンス端子７ｂまでの長さＬｓ１とは同じ長さである。

【0049】

さらに、プリント基板３０は、図５に示されるように、絶縁層３１の裏面に形成された下面配線層３２ａ，３２ｂ，３２ｃを含んでいる。下面配線層３２ａは、平面視で、長さが長さＬ４のストライプ状を成している。なお、長さＬ４は、上面配線層３３ａの長さＬ２と略同一の長さである。下面配線層３２ａのＸ方向の幅は、少なくとも制御ポスト電極９ａ並びに制御端子６ａが貫通する貫通孔が形成できる程度であればよい。すなわち、下面配線層３２ａは、上面配線層３３ａと同様の形状及びサイズを成している。また、下面配線層３２ａは、絶縁層３１を挟んで上面配線層３３ａと同じ個所の裏面に形成されている。

【0050】

下面配線層３２ａの一端部（図中、左端部）は検出ポスト電極９ｃに電気的、かつ、機械的に接続されている。したがって、下面配線層３２ａの一端部は、半導体チップ２０ｂの制御電極２１ｂの隣の主電極２２ｂの領域に対向すると共に検出ポスト電極９ｃを介して電気的に接続されている。また、下面配線層３２ａの一端部に対して、検出ポスト電極９ｃの側壁部２ｄ側に制御ポスト電極９ａが電気的に接続することなく貫通している。

【0051】

下面配線層３２ａの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに延伸している。また、下面配線層３２ａの他端部は、センス端子７ａに電気的、かつ、機械的に接続されている。また、下面配線層３２ａの他端部に対して、センス端子７ａの側壁部２ｄ側に制御端子６ａが電気的に接続することなく貫通している。この際、上面配線層３３ａで説明したように、制御ポスト電極９ａから制御端子６ａまでの長さＬｃ２と検出ポスト電極９ｃからセンス端子７ａまでの長さＬｓ２とは同じ長さである。

【0052】

下面配線層３２ｂは、平面視で、ストライプ状を成している。なお、下面配線層３２ｂのＸ方向の幅は、少なくとも３本の主電流ポスト電極８ｃの直径を合わせた長さ程度であればよい。下面配線層３２ｂは、一端部（図中、左端部）が主電流ポスト電極８ｄに電気的、かつ、機械的に接続されている。したがって、下面配線層３２ｂの一端部は、半導体チップ２０ａの主電極２２ａに対向すると共に主電流ポスト電極８ｄを介して電気的に接続されている。

【0053】

下面配線層３２ｂの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに、主電流ポスト電極８ｂまで延伸している。下面配線層３２ｂの他端部は、主電流ポスト電極８ｂに電気的、かつ、機械的に接続されている。また、下面配線層３２ｂの一端部及び他端部の間に、主電流ポスト電極８ｃが電気的に接続することなく貫通している。また、下面配線層３２ｂは、絶縁層３１を挟んで上面配線層３３ｂに対して一列になるように上面配線層３３ｂの裏面に形成されている。また、下面配線層３２ｂは、上面配線層３３ｂに一部が重複している。

【0054】

下面配線層３２ｃは、平面視で、長さが長さＬ３のストライプ状を成している。なお、長さＬ３は、上面配線層３３ｃの長さＬ１と略同一の長さである。下面配線層３２ｃのＸ方向の幅は、少なくとも制御ポスト電極９ｂ並びに制御端子６ｂが貫通する貫通孔が形成できる程度であればよい。すなわち、下面配線層３２ｃは、上面配線層３３ｃと同様の形状及びサイズを成している。また、下面配線層３２ｃは、絶縁層３１を挟んで上面配線層３３ｃと同じ個所の裏面に形成されている。

【0055】

下面配線層３２ｃの一端部（図中、右端部）は検出ポスト電極９ｄに電気的、かつ、機械的に接続されている。したがって、下面配線層３２ｃの一端部は、制御電極２１ａの隣の主電極２２ａの領域に対向すると共に検出ポスト電極９ｄを介して電気的に接続されている。下面配線層３２ｃの一端部に対して、検出ポスト電極９ｄの側壁部２ｂ側に制御ポスト電極９ｂが電気的に接続することなく貫通している。

【0056】

下面配線層３２ｃの他端部（図中、左端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｄに延伸している。また、下面配線層３２ｃの他端部は、センス端子７ｂに電気的、かつ、機械的に接続されている。また、下面配線層３２ｃの他端部に対して、センス端子７ｂの側壁部２ｂ側に制御端子６ｂが電気的に接続することなく貫通している。この際、上面配線層３３ｃで説明したように、制御ポスト電極９ｂから制御端子６ｂまでの長さＬｃ１と検出ポスト電極９ｄからセンス端子７ｂまでの長さＬｓ１とは同じ長さである。

【0057】

したがって、半導体チップ２０ａ，２０ｂの制御電極２１ａ，２１ｂは、制御ポスト電極９ｂ，９ａと上面配線層３３ｃ，３３ａを経由して、制御端子６ｂ，６ａに電気的に接続されている。

【0058】

半導体チップ２０ｂの主電極２２ｂは、主電流ポスト電極８ａと上面配線層３３ｂと主電流ポスト電極８ｃと回路パターン１３ａ１を経由して、外部接続端子５に電気的に接続されている。

【0059】

また、半導体チップ２０ａの主電極２２ａは、主電流ポスト電極８ｄと下面配線層３２ｂと主電流ポスト電極８ｂと回路パターン１３ａ２を経由して、外部接続端子４に電気的に接続されている。

【0060】

また、半導体チップ２０ａの主電極（裏面）は、回路パターン１３ａ１と主電流ポスト電極８ｃと上面配線層３３ｂと主電流ポスト電極８ａとを経由して、半導体チップ２０ｂの主電極２２ｂに電気的に接続されている。

【0061】

半導体チップ２０ａ，２０ｂの主電極２２ａ，２２ｂは、検出ポスト電極９ｃ，９ｄと下面配線層３２ｃ，３２ａを経由して、センス端子７ｂ，７ａに電気的に接続されている。

【0062】

次に、このような半導体装置１の動作について説明する。なお、以下では、半導体チップ２０ａ，２０ｂは、ＲＣ－ＩＧＢＴとする。半導体装置１の外部接続端子３には外部電源の正極が、外部接続端子４には外部電源の負極がそれぞれ接続されている。所定のタイミングで制御端子６ａ，６ｂに制御信号が入力される。

【0063】

まず、半導体チップ２０ｂの裏面の主電極（コレクタ電極）には、外部接続端子３から回路パターン１３ｂを経由して入力電流が入力されている。この際、制御端子６ａに対して制御信号がオン、制御端子６ｂに対する制御信号がオフである場合、制御信号は制御端子６ａから上面配線層３３ａ及び制御ポスト電極９ａを経由して、半導体チップ２０ｂの制御電極２１ｂに入力される。そして、半導体チップ２０ｂのおもて面の主電極２２ｂ（エミッタ電極）は出力電流を出力する。出力電流は、主電流ポスト電極８ａから上面配線層３３ｂを経由して主電流ポスト電極８ｃに入力される。出力電流は、主電流ポスト電極８ｃから回路パターン１３ａ１を経由して外部接続端子５から出力される。また、半導体チップ２０ｂの主電極２２ｂ（エミッタ電極）から出力された出力電流は、検出ポスト電極９ｃから下面配線層３２ａを経由して、センス端子７ａから出力される。

【0064】

また、制御端子６ａに対する制御信号がオフとなり、制御信号６ｂに対する制御信号がオンとなってしばらく経つと、半導体チップ２０ａの裏面の主電極（コレクタ電極）に、外部接続端子５から回路パターン１３ａ１を経由して電流が入力されている。そして、半導体チップ２０ａのおもて面の主電極２２ａ（エミッタ電極）が出力電流を出力する。出力電流は、主電流ポスト電極８ｄから下面配線層３２ｂを経由して主電流ポスト電極８ｂｃに入力される。出力電流は、主電流ポスト電極８ｂから回路パターン１３ａ２を経由して外部接続端子４から出力される。また、半導体チップ２０ａの主電極２２ａ（エミッタ電極）から出力された出力電流は、検出ポスト電極９ｄから下面配線層３２ｃを経由して、センス端子７ｂから出力される。

【0065】

このように半導体装置１では、制御端子６ａ，６ｂに対して制御信号を所定のタイミングで入力することで外部接続端子５から所定の波形の出力電流が得られる。この際、制御端子６ａから半導体チップ２０ｂの制御電極２１ｂまでの距離Ｌｃ２と、制御端子６ｂから半導体チップ２０ａの制御電極２１ａまでの距離Ｌｃ１と、が略等しい。このため、上面配線層３３ａ，３３ｃのインダクタンス、電気抵抗が略等しくなり、スイッチング動作時の制御の遅延等が防止されて制御性の低下を防止することができる。

【0066】

また、センス端子７ａから半導体チップ２０ｂの主電極２２ｂまでの距離Ｌｓ２と、センス端子７ｂから半導体チップ２０ａの主電極２２ａまでの距離Ｌｓ１と、の距離は、略等しい。センス電流が通電する下面配線層３２ａ，３２ｃは制御信号が通電する上面配線層３３ａ，３３ｃと同じ長さである。下面配線層３２ａ，３２ｃは、絶縁層３１を挟んで上面配線層３３ａ，３３ｃの裏面に一致して形成されている。そして、下面配線層３２ａ，３２ｃに対するセンス電流の通電方向と上面配線層３３ａ，３３ｃに対する制御信号の通電方向とは反対方向である。このため、制御信号及びセンス電流により生じる相互インダクタンスは相殺される。したがって、上面配線層３３ａ，３３ｃの近傍に対する電気的影響を抑制することができる。

【0067】

上記の半導体装置１は、制御電極２１ａ，２１ｂをおもて面に備えた半導体チップ２０ａ，２０ｂと、平面視でストライプ状であって、一端部が制御電極２１ａ，２１ｂに対向すると共に電気的に接続された上面配線層３３ｃ，３３ａと、を備える。この際、上面配線層３３ｃ，３３ａは、互いの他端部が反対方向を向いてそれぞれ延伸し、上面配線層３３ｃ，３３ａの延伸方向の長さは互いに等しい。このため、上面配線層３３ａ，３３ｃのインダクタンス、電気抵抗が略等しくなり、スイッチング動作時の制御の遅延等が防止されて制御性の低下を防止することができる。

【0068】

［第２の実施の形態］
第２の実施の形態では、第１の実施の形態において、半導体チップ２０ａ，２０ｂを絶縁回路基板１０ａ，１０ｂに対して回転させて配置させている。第２の実施の形態の半導体装置について、図６及び図７を用いて説明する。なお、第２の実施の形態では、第１の実施の形態の半導体装置に対する変更箇所を中心に説明する。

【0069】

図６は、第２の実施の形態の半導体装置の平面図であり、図７は、第２の実施の形態の半導体装置の側断面図である。なお、図７は、図６の一点鎖線Ｘ－Ｘにおける断面図である。なお、一点鎖線Ｘ－Ｘは、半導体装置１ａを短辺の中心を通り、長辺に平行な中心線でもある。

【0070】

半導体装置１ａは、直方体状の封止本体部２を備え、封止本体部２のおもて面２ｅから外部接続端子３，４，５と制御端子６ａ，６ｂとセンス端子７ａ，７ｂとがおもて面２ｅに対して鉛直上方（＋Ｚ方向）に延伸している。

【0071】

半導体装置１ａは、半導体装置１において、制御端子６ａ，６ｂ及びセンス端子７ａ，７ｂが中心線から側壁部２ｃ側に位置ずれして線対称に設けられている。制御端子６ａ，６ｂが側壁部２ａ側に、センス端子７ａ，７ｂが側壁部２ｃ側にそれぞれ設けられている。これに伴い、端子台２ｉ，２ｊも中心線に対して側壁部２ｃ側に位置ずれして線対称となるようにおもて面２ｅに一体的に形成されている。よって、制御端子６ａ，６ｂ及びセンス端子７ａ，７ｂの上端部は、端子台２ｉ，２ｊのおもて面から延伸している。制御端子６ａ，６ｂ及びセンス端子７ａ，７ｂの下端部は、封止本体部２の内部に鉛直下方（－Ｚ方向）に延伸している。

【0072】

次に、半導体チップ２０ａ，２０ｂ、絶縁回路基板１０ａ，１０ｂ、プリント基板３０の詳細について説明する。まず、半導体チップ２０ａ，２０ｂ及び絶縁回路基板１０ａ，１０ｂについて、図８を用いて説明する。図８は、第２の実施の形態の半導体装置の内部の平面図である。なお、図８は、半導体装置１ａにおいて、半導体チップ２０ａ，２０ｂが接合された絶縁回路基板１０ａ，１０ｂの平面図である。半導体装置１ａの封止本体部２、主電流ポスト電極８ａ～８ｄ、制御ポスト電極９ａ，９ｂ、検出ポスト電極９ｃ，９ｄの位置については破線で示している。

【0073】

半導体チップ２０ａ，２０ｂは、回路パターン１３ａ１，１３ｂに対して、制御電極２１ａ，２１ｂが互いに反対方向を向いて配置されている。すなわち、半導体チップ２０ａ，２０ｂの制御電極２１ａ，２１ｂが設けられている側辺が封止本体部２の長手方向の対向する端部に互いに近くなるように配置されている。より具体的には、半導体チップ２０ａ，２０ｂは、制御電極２１ａ，２１ｂが封止本体部２の側壁部２ｄ，２ｂをそれぞれ向いて配置されている。半導体チップ２０ａ，２０ｂのこのような配置に伴って、主電流ポスト電極８ｃ，８ｂもまた半導体チップ２０ａ，２０ｂに対して直線状に配置されている。

【0074】

次いで、プリント基板３０について、図９及び図１０を用いて説明する。図９は、第２の実施の形態の半導体装置に含まれるプリント基板のおもて面の平面図であり、図１０は、第２の実施の形態の半導体装置に含まれるプリント基板の裏面の平面図である。なお、図９は、プリント基板３０の上面配線層３３をプリント基板３０のおもて面から見た場合であり、図１０は、プリント基板３０の下面配線層３２をプリント基板３０のおもて面から見た場合である。また、図９及び図１０は、封止本体部２と半導体チップ２０ａ，２０ｂと絶縁回路基板１０ａ，１０ｂに含まれる構成部品とについては破線で示している。

【0075】

プリント基板３０は、図９に示されるように、絶縁層３１と絶縁層３１のおもて面に形成された上面配線層３３ａ，３３ｂ，３３ｃとを含んでいる。上面配線層３３ａは、平面視で、長さが長さＬ２のストライプ状（短冊状）を成している。なお、上面配線層３３ａのＸ方向の幅は、少なくとも検出ポスト電極９ｃ（または、センス端子７ａ）が貫通する貫通孔及び制御ポスト電極９ａ（または制御端子６ａ）がＸ方向に沿って形成できる程度であればよい。

【0076】

上面配線層３３ａの一端部（図中、左端部）は制御ポスト電極９ａに電気的、かつ、機械的に接続されている。したがって、上面配線層３３ａの一端部は、半導体チップ２０ｂの制御電極２１ｂに対向すると共に制御ポスト電極９ａを介して電気的に接続されている。また、上面配線層３３ａの一端部に対して、制御ポスト電極９ａの側壁部２ｃ側に検出ポスト電極９ｃが電気的に接続することなく貫通している。

【0077】

上面配線層３３ａの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに延伸している。また、上面配線層３３ａの他端部は、制御端子６ａに電気的、かつ、機械的に接続されている。制御端子６ａは制御ポスト電極９ａに対して直線状を成すように配置されている。また、上面配線層３３ａの他端部に対して、制御端子６ａの側壁部２ｃ側にセンス端子７ａが電気的に接続することなく貫通している。この際、制御ポスト電極９ａから制御端子６ａまでの長さＬｃ２と検出ポスト電極９ｃからセンス端子７ａまでの長さＬｓ２とは同じ長さである。

【0078】

上面配線層３３ｂは、平面視で、ストライプ状を成している。なお、上面配線層３３ｂのＸ方向の幅は、少なくとも３本の主電流ポスト電極８ｃの直径を合わせた長さ程度であればよい。上面配線層３３ｂの一端部（図中、左端部）は主電流ポスト電極８ｃに電気的、かつ、機械的に接続されている。なお、上面配線層３３ｂの一端部は、主電流ポスト電極８ｄの手前まで延伸してもよい。図９では、上面配線層３３ｂの一端部は、平面視で、半導体チップ２０ａの手前まで延伸している。

【0079】

上面配線層３３ｂの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに延伸している。また、上面配線層３３ｂの他端部は、主電流ポスト電極８ａに電気的、かつ、機械的に接続されている。したがって、上面配線層３３ｂは、半導体チップ２０ｂの主電極２２ｂに対向すると共に主電流ポスト電極８ａを介して電気的に接続されている。上面配線層３３ｂの他端部は、半導体チップ２０ｂの制御電極２１ｂの手前まで延伸している。また、上面配線層３３ｂの主電流ポスト電極８ｃの側壁部２ｂ側に主電流ポスト電極８ｂが電気的に接続することなく貫通している。

【0080】

上面配線層３３ｃは、平面視で、長さが長さＬ１のストライプ状を成している。また、長さＬ１と長さＬ２は同じ長さである。なお、上面配線層３３ｃのＸ方向の幅は、少なくとも検出ポスト電極９ｄ（または、センス端子７ｂ）が貫通する貫通孔及び制御ポスト電極９ｂ（または、制御端子６ｂ）がＸ方向に沿って形成できる程度であればよい。

【0081】

上面配線層３３ｃの一端部（図中、右端部）は制御ポスト電極９ｂに電気的、かつ、機械的に接続されている。したがって、上面配線層３３ｃの一端部は、半導体チップ２０ａの制御電極２１ａに対向すると共に制御ポスト電極９ｂを介して電気的に接続されている。また、上面配線層３３ｃの一端部に対して、制御ポスト電極９ｂの側壁部２ｃ側に検出ポスト電極９ｄが電気的に接続することなく貫通している。

【0082】

上面配線層３３ｃの他端部（図中、左端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｄに延伸している。また、上面配線層３３ｃの他端部は、制御端子６ｂに電気的、かつ、機械的に接続されている。上面配線層３３ｃの他端部に対して、制御端子６ｂの側壁部２ｃ側にセンス端子７ｂが電気的に接続することなく貫通している。この際、制御ポスト電極９ｂから制御端子６ｂまでの長さＬｃ１と検出ポスト電極９ｄからセンス端子７ｂまでの長さＬｓ１とは同じ長さである。

【0083】

さらに、プリント基板３０は、図１０に示されるように、絶縁層３１の裏面に形成された下面配線層３２ａ，３２ｂ，３２ｃを含んでいる。下面配線層３２ａは、平面視で、長さが長さＬ４のストライプ状を成している。なお、長さＬ４は、上面配線層３３ａの長さＬ２と略同一の長さである。下面配線層３２ａのＸ方向の幅は、少なくとも制御ポスト電極９ａ（または、制御端子６ａ）が貫通する貫通孔及び検出ポスト電極９ｃ（または、センス端子７ａ）がＸ方向に沿って形成できる程度であればよい。すなわち、下面配線層３２ａは、上面配線層３３ａと同様の形状及びサイズを成している。また、下面配線層３２ａは、絶縁層３１を挟んで上面配線層３３ａと同じ個所の裏面に形成されている。

【0084】

下面配線層３２ａの一端部（図中、左端部）は検出ポスト電極９ｃに電気的、かつ、機械的に接続されている。したがって、下面配線層３２ａの一端部は、半導体チップ２０ｂの制御電極２１ｂの隣の主電極２２ｂの領域に対向すると共に検出ポスト電極９ｃを介して電気的に接続されている。また、下面配線層３２ａの一端部に対して、検出ポスト電極９ｃの側壁部２ａ側に制御ポスト電極９ａが電気的に接続することなく貫通している。

【0085】

下面配線層３２ａの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに延伸している。また、下面配線層３２ａの他端部は、センス端子７ａに電気的、かつ、機械的に接続されている。また、下面配線層３２ａの他端部に対して、センス端子７ａの側壁部２ｄ側に制御端子６ａが電気的に接続することなく貫通している。この際、上面配線層３３ａで説明したように、制御ポスト電極９ａから制御端子６ａまでの長さＬｃ２と検出ポスト電極９ｃからセンス端子７ａまでの長さＬｓ２とは同じ長さである。

【0086】

下面配線層３２ｂは、平面視で、ストライプ状を成している。なお、下面配線層３２ｂのＸ方向の幅は、少なくとも３本の主電流ポスト電極８ｄの直径を合わせた長さ程度であればよい。下面配線層３２ｂは、一端部（図中、左端部）が主電流ポスト電極８ｄに電気的、かつ、機械的に接続されている。したがって、下面配線層３２ｂの一端部は、半導体チップ２０ａの主電極２２ａに対向すると共に主電流ポスト電極８ｄを介して電気的に接続されている。

【0087】

下面配線層３２ｂの他端部（図中、右端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｂに、主電流ポスト電極８ｂまで延伸している。下面配線層３２ｂの他端部は、主電流ポスト電極８ｂに電気的、かつ、機械的に接続されている。また、下面配線層３２ｂの一端部及び他端部の間に、主電流ポスト電極８ｃが電気的に接続することなく貫通している。また、下面配線層３２ｂは、絶縁層３１を挟んで上面配線層３３ｂに対して一列になるように上面配線層３３ｂの裏面に形成されている。また、下面配線層３２ｂは、上面配線層３３ｂに一部が重複している。

【0088】

下面配線層３２ｃは、平面視で、長さが長さＬ３のストライプ状を成している。なお、長さＬ３は、上面配線層３３ｃの長さＬ１と略同一の長さである。また、長さＬ３と長さＬ４は同じ長さである。なお、下面配線層３２ｃのＸ方向の幅は、少なくとも制御ポスト電極９ｂ（または、制御端子６ｂ）が貫通する貫通孔及び検出ポスト電極９ｄ（または、センス端子７ｂ）がＸ方向に沿って形成できる程度であればよい。すなわち、下面配線層３２ｃは、上面配線層３３ｃと同様の形状及びサイズを成している。また、下面配線層３２ｃは、絶縁層３１を挟んで上面配線層３３ｃと同じ個所の裏面に形成されている。

【0089】

下面配線層３２ｃの一端部（図中、右端部）は検出ポスト電極９ｄに電気的、かつ、機械的に接続されている。したがって、下面配線層３２ｃの一端部は、制御電極２１ａの隣の主電極２２ａの領域に対向すると共に検出ポスト電極９ｄを介して電気的に接続されている。下面配線層３２ｃの一端部に対して、検出ポスト電極９ｄの側壁部２ａ側に制御ポスト電極９ｂが電気的に接続することなく貫通している。

【0090】

下面配線層３２ｃの他端部（図中、左端部）は、側壁部２ａ，２ｃに沿って、側壁部２ｄに延伸している。また、下面配線層３２ｃの他端部は、センス端子７ｂに電気的、かつ、機械的に接続されている。また、下面配線層３２ｃの他端部に対して、センス端子７ｂの側壁部２ａ側に制御端子６ｂが電気的に接続することなく貫通している。この際、上面配線層３３ｃで説明したように、制御ポスト電極９ｂから制御端子６ｂまでの長さＬｃ１と検出ポスト電極９ｄからセンス端子７ｂまでの長さＬｓ１とは同じ長さである。

【0091】

したがって、半導体チップ２０ａ，２０ｂの制御電極２１ａ，２１ｂは、制御ポスト電極９ｂ，９ａと上面配線層３３ｃ，３３ａを経由して、制御端子６ｂ，６ａに電気的に接続されている。

【0092】

このような半導体装置１ａでも、制御端子６ａ，６ｂに対して制御信号を所定のタイミングで入力することで外部接続端子５から所定の波形の出力電流が得られる。この際、制御端子６ａから半導体チップ２０ｂの制御電極２１ｂまでの距離Ｌｃ２と、制御端子６ｂから半導体チップ２０ａの制御電極２１ａまでの距離Ｌｃ１と、が略等しい。このため、上面配線層３３ａ，３３ｃのインダクタンス、電気抵抗が略等しくなり、スイッチング動作時の制御の遅延等が防止されて制御性の低下を防止することができる。

【0093】

また、センス端子７ａから半導体チップ２０ｂの主電極２２ｂまでの距離Ｌｓ２と、センス端子７ｂから半導体チップ２０ａの主電極２２ａまでの距離Ｌｓ１と、の距離は、略等しい。センス電流が通電する下面配線層３２ａ，３２ｃは制御信号が通電する上面配線層３３ａ，３３ｃと同じ長さである。下面配線層３２ａ，３２ｃは、絶縁層３１を挟んで上面配線層３３ａ，３３ｃの裏面に一致して形成されている。そして、下面配線層３２ａ，３２ｃに対するセンス電流の通電方向と上面配線層３３ａ，３３ｃに対する制御信号の通電方向とは反対方向である。このため、制御信号及びセンス電流により生じる相互インダクタンスは相殺される。したがって、上面配線層３３ａ，３３ｃの近傍に対する電気的影響を抑制することができる。

【0094】

また、半導体装置１ａでは、上面配線層３３ａ，３３ｂ及び下面配線層３２ａ，３２ｃの長さを短くすることができる。また、半導体装置１の場合であれば、例えば、上面配線層３３ａと上面配線層３３ｂとは側面視で半導体チップ２０ｂ上にて重複する領域がある。このため、半導体装置１はＸ方向の幅を小さくするには限界がある。半導体装置１ａでは、上面配線層３３及び下面配線層３２は直線状に配置されているため、Ｘ方向の幅を小さくすることができる。このため、半導体装置１ａは、半導体装置１よりも小型化を図ることができる。

【0095】

なお、半導体装置１ａでは、制御端子６ａ，６ｂが中心線（一点鎖線Ｘ－Ｘ）上に配置されて、センス端子７ａ，７ｂが中心線から側壁部２ｃ側に位置ずれして設けられている場合について説明している。この場合に限らず、センス端子７ａ，７ｂが制御端子６ａ，６ｂに対して側壁部２ａに位置ずれして設けられてもよい。この場合は、図９及び図１０に対して、センス端子７ａ，７ｂが制御端子６ａ，６ｂに対して側壁部２ａ側に設けられ、検出ポスト電極９ｃ，９ｄが制御ポスト電極９ａ，９ｂに対して、側壁部２ａ側に設けられる。

【0096】

また、半導体装置１ａのおもて面２ｅに対して、制御端子６ａ，６ｂ及びセンス端子７ａ，７ｂが中心線（一点鎖線Ｘ－Ｘ）に対して線対称に配置されるようにしてもよい。この場合、例えば、図８～図１０の半導体チップ２０ａ，２０ｂを側壁部２ａ側に位置ずれさせる。

【0097】

［第３の実施の形態］
第３の実施の形態では、第１の実施の形態の半導体装置１を複数含む電力変換装置について、図１１並びに図１及び図２を用いて説明する。図１１は、第３の実施の形態の電力変換装置を示す図である。なお、図１１（Ａ）は、電力変換装置の平面図を示している。図１１（Ｂ）は、図１１（Ａ）の一点鎖線Ｘ－Ｘにおける断面図を表している。また、電力変換装置４０は、第１の実施の形態の半導体装置１を含んでいる。なお、半導体装置１の符号は省略している。半導体装置１の構成は、図１及び図２を参照することができる。なお、電力変換装置４０は、第１の実施の形態の半導体装置１に限らず、第２の実施の形態の半導体装置１ａを同様に用いてもよい。

【0098】

電力変換装置４０は、複数の半導体装置１と当該複数の半導体装置１に対して電気的に接続された導通基板４１～４４，４５ａ，４５ｂ，４５ｃとを備えている。複数の半導体装置１は、短辺の側壁部２ｄ，２ｂが同一平面（平行）を成し、長辺の側壁部２ａ，２ｃが対向するようにＸ方向に配列されている。図１１では、半導体装置１が３列配列されている場合を示している。

【0099】

導通基板４１～４４，４５ａ，４５ｂ，４５ｃは、導電体を含む板である。導通基板４１～４４，４５ａ，４５ｂ，４５ｃは、例えば、バスバー、プリント回路基板である。導通基板４１～４４，４５ａ，４５ｂ，４５ｃは、ドライバ回路、電源や出力設備の外部機器と半導体装置１の外部接続端子３，４，５、制御端子６ａ，６ｂ、センス端子７ａ，７ｂとを電気的に接続し、各半導体装置１の制御及び半導体装置１に対する電圧等の入出力を行うことができるものである。

【0100】

導通基板４１，４２は、半導体装置１の制御端子６ａ，６ｂ及びセンス端子７ａ，７ｂに電気的、かつ、機械的に接続されている。導通基板４１，４２により所定のタイミングで制御端子６ａ，６ｂに制御信号を入力する。また、導通基板４１，４２は、センス端子７ａ，７ｂからセンス電流が入力される。

【0101】

導通基板４３，４４は、半導体装置１の外部接続端子３，４に電気的、かつ、機械的に接続されている。導通基板４３，４４は、それぞれ、正極、負極の外部電源が接続されている。

【0102】

導通基板４５ａ，４５ｂ，４５ｃは、複数の半導体装置１の外部接続端子５にそれぞれ電気的、かつ、機械的に接続されている。導通基板４５ａ，４５ｂ，４５ｃは、複数の半導体装置１の外部接続端子５から出力される出力電流を負荷に対して入力する。

【0103】

半導体装置１は、上面配線層３３ａ，３３ｃが互いに反対方向を向いて配置されている。このため、電力変換装置４０では、このような半導体装置１を短辺の側壁部２ｄ，２ｂが平行であって、長辺の側壁部２ａ，２ｃが対向するように、必要な個数、配列することができる。

【符号の説明】

【0104】

１，１ａ 半導体装置
２ 封止本体部
２ａ～２ｄ 側壁部
２ｅ おもて面
２ｆ～２ｊ 端子台
３～５ 外部接続端子
６ａ，６ｂ 制御端子
７ａ，７ｂ センス端子
８ａ～８ｄ 主電流ポスト電極
９ａ，９ｂ 制御ポスト電極
９ｃ，９ｄ 検出ポスト電極
１０ａ，１０ｂ 絶縁回路基板
１１ａ，１１ｂ 絶縁板
１２ａ，１２ｂ 金属板
１３ａ１，１３ａ２，１３ｂ 回路パターン
２０ａ，２０ｂ 半導体チップ
２１ａ，２１ｂ 制御電極
２２ａ，２２ｂ 主電極
３０ プリント基板
３１ 絶縁層
３２，３２ａ～３２ｃ 下面配線層
３３，３３ａ～３３ｃ 上面配線層
４０ 電力変換装置
４１～４４，４５ａ，４５ｂ，４５ｃ 導通基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】