知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022190416
(43)【公開日】2022-12-26
(54)【発明の名称】半導体装置および半導体装置の製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20221219BHJP
H01L 21/60 20060101ALI20221219BHJP
H01L 21/3205 20060101ALI20221219BHJP
【ＦＩ】
H01L23/12 501P
H01L21/92 602J
H01L21/92 602K
H01L21/60 301A
H01L21/60 311Q
H01L21/88 T
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2021098730
(22)【出願日】2021-06-14
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110002310
【氏名又は名称】特許業務法人あい特許事務所
(72)【発明者】
【氏名】竹井 祥司
【テーマコード（参考）】
5F033
5F044
【Ｆターム（参考）】
5F033GG01
5F033HH07
5F033HH08
5F033HH09
5F033HH11
5F033HH12
5F033HH13
5F033HH17
5F033HH18
5F033HH19
5F033HH20
5F033HH21
5F033HH33
5F033JJ19
5F033JJ33
5F033KK08
5F033KK11
5F033KK18
5F033KK33
5F033MM08
5F033MM13
5F033MM18
5F033PP15
5F033PP27
5F033PP28
5F033QQ19
5F033QQ33
5F033RR04
5F033RR06
5F033RR15
5F033RR21
5F033RR22
5F033TT02
5F033TT04
5F033TT08
5F033VV07
5F033XX19
5F033XX28
5F044AA14
5F044EE01
5F044EE04
5F044EE06
5F044LL01
5F044QQ02
5F044QQ03
5F044QQ04
5F044QQ05
5F044QQ06
(57)【要約】
【課題】パッド配線層の周囲領域におけるイオンマイグレーションを抑制し、かつパッド配線層への応力を低減できる半導体装置を提供する。
【解決手段】半導体装置は、素子形成面３を有するチップ本体２１と、チップ本体２１の素子形成面３に形成されたパッシベーション層２と、パッシベーション層２上に形成されたＣｕ導電層４９を含む第１導電層５６、ならびに第１導電層５６上に形成されたＮｉ層５４およびＰｄ層５５を含む第２導電層５１を有し、庇部５７を有するパッド配線層２９と、パッド配線層２９に接合された接合部材２２と、パッシベーション層２上において庇部５７の下方に選択的に形成され、パッド配線層２９の周囲領域にパッシベーション層２の上面２３を露出させ、かつ第１導電層５６の側面４９ｃを被覆する被覆絶縁膜５８とを含む。
【選択図】図１８
【解決手段】半導体装置は、素子形成面３を有するチップ本体２１と、チップ本体２１の素子形成面３に形成されたパッシベーション層２と、パッシベーション層２上に形成されたＣｕ導電層４９を含む第１導電層５６、ならびに第１導電層５６上に形成されたＮｉ層５４およびＰｄ層５５を含む第２導電層５１を有し、庇部５７を有するパッド配線層２９と、パッド配線層２９に接合された接合部材２２と、パッシベーション層２上において庇部５７の下方に選択的に形成され、パッド配線層２９の周囲領域にパッシベーション層２の上面２３を露出させ、かつ第１導電層５６の側面４９ｃを被覆する被覆絶縁膜５８とを含む。
【選択図】図１８
【特許請求の範囲】
【請求項1】
素子形成面を有する半導体チップと、
前記半導体チップの前記素子形成面に形成された絶縁層と、
前記絶縁層上に形成され、第１導電材料を含む第１導電層、および前記第１導電層上に形成され、前記第１導電材料とは異なる第２導電材料を含む第２導電層を有し、前記第２導電層が前記第１導電層の端面に対して外側に突出することによって形成された庇部を有するパッド配線層と、
前記パッド配線層に接合され、前記素子形成面の素子に電力を供給する接合部材と、
前記絶縁層上において前記庇部の下方に選択的に形成され、前記パッド配線層の周囲領域に前記絶縁層の上面を露出させ、かつ前記第１導電層の端面を被覆する被覆絶縁膜とを含む、半導体装置。
前記半導体チップの前記素子形成面に形成された絶縁層と、
前記絶縁層上に形成され、第１導電材料を含む第１導電層、および前記第１導電層上に形成され、前記第１導電材料とは異なる第２導電材料を含む第２導電層を有し、前記第２導電層が前記第１導電層の端面に対して外側に突出することによって形成された庇部を有するパッド配線層と、
前記パッド配線層に接合され、前記素子形成面の素子に電力を供給する接合部材と、
前記絶縁層上において前記庇部の下方に選択的に形成され、前記パッド配線層の周囲領域に前記絶縁層の上面を露出させ、かつ前記第１導電層の端面を被覆する被覆絶縁膜とを含む、半導体装置。
【請求項2】
前記庇部は、平面視において前記パッド配線層の外周に沿って環状に形成されており、
前記被覆絶縁膜は、前記環状の庇部の下方の凹部の全周に亘って形成され、前記第１導電層を側方から被覆する環状の絶縁膜を含む、請求項１に記載の半導体装置。
前記被覆絶縁膜は、前記環状の庇部の下方の凹部の全周に亘って形成され、前記第１導電層を側方から被覆する環状の絶縁膜を含む、請求項１に記載の半導体装置。
【請求項3】
前記絶縁層上において互いに間隔を空けて配置された複数の前記パッド配線層を含み、
前記パッド配線層の周囲領域は、隣り合う前記パッド配線層の間の領域を含む、請求項１または２に記載の半導体装置。
前記パッド配線層の周囲領域は、隣り合う前記パッド配線層の間の領域を含む、請求項１または２に記載の半導体装置。
【請求項4】
前記第２導電層は、前記接合部材が接合され、前記被覆絶縁膜から全体が露出した露出面である接合面を有している、請求項１～３のいずれか一項に記載の半導体装置。
【請求項5】
前記被覆絶縁膜は、平面視において前記庇部の下方にほぼ隠れている、請求項１～４のいずれか一項に記載の半導体装置。
【請求項6】
前記被覆絶縁膜は、前記パッド配線層の厚さ方向において、前記第２導電層の端面に沿う端面を有している、請求項１～５のいずれか一項に記載の半導体装置。
【請求項7】
前記被覆絶縁膜の端面は、前記第２導電層の端面よりも前記パッド配線層の内側に配置されている、請求項６に記載の半導体装置。
【請求項8】
前記被覆絶縁膜の端面は、前記第２導電層の端面と面一である、請求項６に記載の半導体装置。
【請求項9】
前記被覆絶縁膜の端面は、前記第２導電層の端面よりも前記パッド配線層の外側に配置されている、請求項６に記載の半導体装置。
【請求項10】
前記被覆絶縁膜は、前記パッド配線層の厚さ方向における第１厚さと、前記パッド配線層の厚さ方向に交差する方向における第２厚さであって、前記第１厚さよりも小さい第２厚さとを有している、請求項１～９のいずれか一項に記載の半導体装置。
【請求項11】
前記被覆絶縁膜は、樹脂膜を含む、請求項１～１０のいずれか一項に記載の半導体装置。
【請求項12】
前記樹脂膜は、ポリイミド樹脂膜およびフェノール樹脂膜の少なくとも一方を含む、請求項１１に記載の半導体装置。
【請求項13】
前記第１導電層は、Ｃｕ導電層を含み、
前記第２導電層は、前記Ｃｕ導電層上のＮｉ導電層と、前記Ｎｉ導電層上のＰｄ導電層とを含む、請求項１～１２のいずれか一項に記載の半導体装置。
前記第２導電層は、前記Ｃｕ導電層上のＮｉ導電層と、前記Ｎｉ導電層上のＰｄ導電層とを含む、請求項１～１２のいずれか一項に記載の半導体装置。
【請求項14】
前記接合部材は、前記パッド配線層の厚さ方向に延びる柱状体を含む、請求項１～１３のいずれか一項に記載の半導体装置。
【請求項15】
前記接合部材は、ボンディングワイヤを含む、請求項１～１３のいずれか一項に記載の半導体装置。
【請求項16】
前記半導体チップを支持する導電部材と、
前記導電部材の一部および前記半導体チップを被覆する封止樹脂とを含む、請求項１～１５のいずれか一項に記載の半導体装置。
前記導電部材の一部および前記半導体チップを被覆する封止樹脂とを含む、請求項１～１５のいずれか一項に記載の半導体装置。
【請求項17】
素子形成面を有する半導体基板の前記素子形成面に絶縁層を形成する工程と、
前記絶縁層上に、第１導電材料を含む第１導電層、および前記第１導電材料とは異なる第２導電材料を含む第２導電層を順に積層することによってパッド配線層を形成する工程と、
前記パッド配線層の前記第１導電層を選択的にサイドエッチングすることによって、前記第１導電層の端面に対して外側に突出する前記第２導電層の一部からなる庇部を前記パッド配線層に形成する工程と、
前記パッド配線層を覆うように前記絶縁層上に第２絶縁層を形成する工程と、
前記庇部をマスクとして利用するパターニングによって、前記庇部で覆われた前記第２絶縁層の第１部分を前記第１導電層の端面を被覆する被覆絶縁膜として残し、かつ前記庇部で覆われていない前記第２絶縁層の第２部分を選択的に除去する工程とを含む、半導体装置の製造方法。
前記絶縁層上に、第１導電材料を含む第１導電層、および前記第１導電材料とは異なる第２導電材料を含む第２導電層を順に積層することによってパッド配線層を形成する工程と、
前記パッド配線層の前記第１導電層を選択的にサイドエッチングすることによって、前記第１導電層の端面に対して外側に突出する前記第２導電層の一部からなる庇部を前記パッド配線層に形成する工程と、
前記パッド配線層を覆うように前記絶縁層上に第２絶縁層を形成する工程と、
前記庇部をマスクとして利用するパターニングによって、前記庇部で覆われた前記第２絶縁層の第１部分を前記第１導電層の端面を被覆する被覆絶縁膜として残し、かつ前記庇部で覆われていない前記第２絶縁層の第２部分を選択的に除去する工程とを含む、半導体装置の製造方法。
【請求項18】
前記第２絶縁層は、感光性の樹脂層を含み、
前記庇部をマスクとして利用するパターニングは、前記樹脂層に対して全面露光を行う工程と、露光後の現像処理によって、前記樹脂層の非感光部である前記第１部分を樹脂膜として残し、かつ前記樹脂層の感光部である前記第２部分を選択的に除去する工程とを含む、請求項１７に記載の半導体装置の製造方法。
前記庇部をマスクとして利用するパターニングは、前記樹脂層に対して全面露光を行う工程と、露光後の現像処理によって、前記樹脂層の非感光部である前記第１部分を樹脂膜として残し、かつ前記樹脂層の感光部である前記第２部分を選択的に除去する工程とを含む、請求項１７に記載の半導体装置の製造方法。
【請求項19】
前記庇部をマスクとして利用するパターニングは、前記第２絶縁層をエッチバックすることによって、前記第２絶縁層の前記第１部分を被覆絶縁膜として残し、かつ前記第２絶縁層の前記第２部分を選択的に除去する工程を含む、請求項１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
特許文献１は、半導体基板と、半導体基板上に形成されたＣｕ配線と、Ｃｕ配線の表面および側面を覆うめっき層と、めっき層を介してＣｕ配線上にワイヤボンディングされたＣｕワイヤとを備える、半導体装置を開示している。めっき層は、Ｎｉ／Ｐｄ／Ａｕの積層構造を有している。
この半導体装置の製造工程は、たとえば、半導体基板を覆う絶縁膜上に、バリアメタル膜を介してＣｕ配線を形成する工程を含む。バリアメタル膜は、それぞれスパッタ法で形成されたＴｉ／Ｃｕシード層を含む。Ｃｕ配線は、バリアメタル膜上のレジスト膜をマスクにして、バリアメタル膜上に電解めっき法によって形成される。Ｃｕ配線のめっき後、レジスト膜が除去され、これにより露出したＴｉ／Ｃｕシード層がウエットエッチングによって除去される。たとえば、まずＣｕシード層が過酸化水素水と硝酸との混合液で除去され、次に、Ｔｉ膜が過酸化水素水とアンモニアとの混合液で除去される。
この半導体装置の製造工程は、たとえば、半導体基板を覆う絶縁膜上に、バリアメタル膜を介してＣｕ配線を形成する工程を含む。バリアメタル膜は、それぞれスパッタ法で形成されたＴｉ／Ｃｕシード層を含む。Ｃｕ配線は、バリアメタル膜上のレジスト膜をマスクにして、バリアメタル膜上に電解めっき法によって形成される。Ｃｕ配線のめっき後、レジスト膜が除去され、これにより露出したＴｉ／Ｃｕシード層がウエットエッチングによって除去される。たとえば、まずＣｕシード層が過酸化水素水と硝酸との混合液で除去され、次に、Ｔｉ膜が過酸化水素水とアンモニアとの混合液で除去される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１０－１７１３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示の一実施形態に係る半導体装置の目的は、パッド配線層の周囲領域におけるイオンマイグレーションを抑制し、かつパッド配線層への応力を低減することである。
【課題を解決するための手段】
【0005】
本開示の一実施形態に係る半導体装置は、素子形成面を有する半導体チップと、前記半導体チップの前記素子形成面に形成された絶縁層と、前記絶縁層上に形成され、第１導電材料を含む第１導電層、および前記第１導電層上に形成され、前記第１導電材料とは異なる第２導電材料を含む第２導電層を有し、前記第２導電層が前記第１導電層の端面に対して外側に突出することによって形成された庇部を有するパッド配線層と、前記パッド配線層に接合され、前記素子形成面の素子に電力を供給する接合部材と、前記絶縁層上において前記庇部の下方に選択的に形成され、前記パッド配線層の周囲領域に前記絶縁層の上面を露出させ、かつ前記第１導電層の端面を被覆する被覆絶縁膜とを含む。
【発明の効果】
【0006】
本開示の一実施形態に係る半導体装置によれば、パッド配線層の周囲領域におけるイオンマイグレーションを抑制し、かつパッド配線層への応力を低減することができる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
次に、本開示の実施形態を、添付図面を参照して詳細に説明する。なお、以下の詳細な説明において、序数が付された名称の構成要素が複数存在するが、当該序数と、請求項に記載の構成要素の序数とは、必ずしも一致するものではない。
図１～図１６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。
図１～図１６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。
【0009】
半導体装置Ａ１０は、導電部材１０、素子チップ２０、接合層３０および封止樹脂４０を備える。図１に示すように、半導体装置Ａ１０のパッケージ形式は、ＱＦＮ（Quad For Non-Lead Package）である。素子チップ２０は、フリップチップ型のＬＳＩである。素子チップ２０には、その内部にスイッチング回路２１２Ａおよび制御回路２１２Ｂ（それぞれ詳細は後述）が構成されている。
【0010】
半導体装置Ａ１０においては、スイッチング回路２１２Ａにより直流電力（電圧）が交流電力（電圧）に変換される。半導体装置Ａ１０は、たとえばＤＣ/ＤＣコンバータの回路を構成する一要素に用いられる。ここで、図２は、理解の便宜上、封止樹脂４０を透過している。図３は、理解の便宜上、素子チップ２０および封止樹脂４０を透過している。これらの図において、透過した素子チップ２０および封止樹脂４０をそれぞれ想像線（二点鎖線）で示している。
【0011】
半導体装置Ａ１０の説明においては、導電部材１０の厚さ方向Ｚを「厚さ方向Ｚ」と呼ぶ。厚さ方向Ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向Ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
図１および図２に示すように、半導体装置Ａ１０は、厚さ方向Ｚに沿って視て正方形状である。また、半導体装置Ａ１０の説明においては、便宜上、第２方向ｙにおいて複数の第２リード１２（詳細は後述）が位置する側を「第２方向ｙの一方側」と呼ぶ。第２方向ｙにおいて複数の第１リード１１（詳細は後述）が位置する側を「第２方向ｙの他方側」と呼ぶ。
図１および図２に示すように、半導体装置Ａ１０は、厚さ方向Ｚに沿って視て正方形状である。また、半導体装置Ａ１０の説明においては、便宜上、第２方向ｙにおいて複数の第２リード１２（詳細は後述）が位置する側を「第２方向ｙの一方側」と呼ぶ。第２方向ｙにおいて複数の第１リード１１（詳細は後述）が位置する側を「第２方向ｙの他方側」と呼ぶ。
【0012】
導電部材１０は、図２に示すように、素子チップ２０を支持するとともに、半導体装置Ａ１０を配線基板に実装するための端子をなしている。図１１～図１４に示すように、導電部材１０は、その一部が封止樹脂４０に覆われている。導電部材１０は、厚さ方向Ｚにおいて互いに反対側を向く主面１０１（第１面）および裏面１０２（第２面）を有する。主面１０１は、厚さ方向Ｚの一方側を向き、かつ素子チップ２０に対向している。
【0013】
素子チップ２０は、主面１０１に支持されている。主面１０１は、封止樹脂４０に覆われている。裏面１０２は、厚さ方向Ｚの他方側を向く。導電部材１０は、単一のリードフレームから構成される。当該リードフレームの構成材料は、たとえば、銅（Ｃｕ）または銅合金である。導電部材１０は、複数の第１リード１１、複数の第２リード１２および一対の第３リード１３を含む。
【0014】
複数の第１リード１１は、図３および図４に示すように、厚さ方向Ｚに沿って視て第２方向ｙに延びる帯状である。複数の第１リード１１は、第２方向ｙに沿って配列されている。半導体装置Ａ１０が示す例においては、複数の第１リード１１は、第１入力端子１１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの３つの端子により構成される。
複数の第１リード１１は、第２方向ｙの一方側から他方側に向けて第１入力端子１１Ａ、出力端子１１Ｃ、第２入力端子１１Ｂの順に配列されている。第１入力端子１１Ａおよび第２入力端子１１Ｂは、半導体装置Ａ１０において電力変換対象となる直流電力（電圧）が入力される。第１入力端子１１Ａは、正極（Ｐ端子）である。第２入力端子１１Ｂは、負極（Ｎ端子）である。出力端子１１Ｃは、素子チップ２０に構成されたスイッチング回路２１２Ａにより電力変換された交流電力（電圧）が出力される。
複数の第１リード１１は、第２方向ｙの一方側から他方側に向けて第１入力端子１１Ａ、出力端子１１Ｃ、第２入力端子１１Ｂの順に配列されている。第１入力端子１１Ａおよび第２入力端子１１Ｂは、半導体装置Ａ１０において電力変換対象となる直流電力（電圧）が入力される。第１入力端子１１Ａは、正極（Ｐ端子）である。第２入力端子１１Ｂは、負極（Ｎ端子）である。出力端子１１Ｃは、素子チップ２０に構成されたスイッチング回路２１２Ａにより電力変換された交流電力（電圧）が出力される。
【0015】
図３に示すように、第１入力端子１１Ａは、第２方向ｙにおいて複数の第２リード１２と出力端子１１Ｃとの間に位置する。出力端子１１Ｃは、第２方向ｙにおいて第１入力端子１１Ａと第２入力端子１１Ｂとの間に位置する。第１入力端子１１Ａおよび出力端子１１Ｃの各々は、主部１１１および一対の側部１１２を含む。図３および図４に示すように、主部１１１は、第１方向ｘに延びている。複数の第１リード１１において、素子チップ２０は、主部１１１の主面１０１に支持されている。
【0016】
一対の側部１１２は、主部１１１の第１方向ｘの両端につながっている。図３、図４、図１２および図１３に示すように、一対の側部１１２の各々は、第１端面１１２Ａを有する。第１端面１１２Ａは、第１リード１１の主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第１端面１１２Ａは、封止樹脂４０から露出している。
図９に示すように、第１入力端子１１Ａおよび出力端子１１Ｃの一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。くびれ部１１２Ｂは、第１リード１１の主面１０１から裏面１０２に至り、かつ第２方向ｙの両側から側部１１２の内方に向けて凹んでいる。くびれ部１１２Ｂは、封止樹脂４０に接している。くびれ部１１２Ｂにより、第１入力端子１１Ａおよび出力端子１１Ｃにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。
図９に示すように、第１入力端子１１Ａおよび出力端子１１Ｃの一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。くびれ部１１２Ｂは、第１リード１１の主面１０１から裏面１０２に至り、かつ第２方向ｙの両側から側部１１２の内方に向けて凹んでいる。くびれ部１１２Ｂは、封止樹脂４０に接している。くびれ部１１２Ｂにより、第１入力端子１１Ａおよび出力端子１１Ｃにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。
【0017】
図３に示すように、第２入力端子１１Ｂは、出力端子１１Ｃよりも第２方向ｙの他方側に位置する。このため、第２入力端子１１Ｂは、複数の第１リード１１のうち第２方向ｙの他方側に位置する。第２入力端子１１Ｂは、主部１１１、一対の側部１１２および複数の突出部１１３を含む。
複数の突出部１１３は、主部１１１の第２方向ｙの他方側から突出している。隣り合う２つの突出部１１３の間には、封止樹脂４０が充填されている。図１１に示すように、複数の突出部１１３の各々は、副端面１１３Ａを有する。副端面１１３Ａは、第２入力端子１１Ｂの主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの他方側を向く。副端面１１３Ａは、封止樹脂４０から露出している。図７に示すように、複数の副端面１１３Ａは、第１方向ｘに沿って所定の間隔で配列されている。
複数の突出部１１３は、主部１１１の第２方向ｙの他方側から突出している。隣り合う２つの突出部１１３の間には、封止樹脂４０が充填されている。図１１に示すように、複数の突出部１１３の各々は、副端面１１３Ａを有する。副端面１１３Ａは、第２入力端子１１Ｂの主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの他方側を向く。副端面１１３Ａは、封止樹脂４０から露出している。図７に示すように、複数の副端面１１３Ａは、第１方向ｘに沿って所定の間隔で配列されている。
【0018】
図１０に示すように、第２入力端子１１Ｂの一対の側部１１２の各々には、切込部１１２Ｃが形成されている。切込部１１２Ｃは、第２入力端子１１Ｂの主面１０１から裏面１０２に至り、かつ第１端面１１２Ａから第１方向ｘに凹んでいる。これにより、第１端面１１２Ａは、第２方向ｙにおいて互いに離間した２つの領域に分断されている。切込部１１２Ｃによっても、第２入力端子１１Ｂにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。なお、ここでの寸法ｂは、第１端面１１２Ａの一方の領域の第２方向ｙの寸法ｂ１と、第１端面１１２Ａの他方の領域の第２方向ｙの寸法ｂ２とを足し合わせたもの（ｂ＝ｂ１＋ｂ２）である。切込部１１２Ｃには、封止樹脂４０が充填されている。
【0019】
図３および図４に示すように、複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体装置Ａ１０が示す例においては、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積は、ともに等しい。第２入力端子１１Ｂの裏面１０２の面積は、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積よりも大である。
【0020】
第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、素子チップ２０が支持される主部１１１の主面１０１には、たとえば銀（Ａｇ）めっきを施してもよい。さらに、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、封止樹脂４０から露出する裏面１０２、一対の第１端面１１２Ａおよび複数の副端面１１３Ａには、たとえば錫（Ｓｎ）めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）の順に積層された複数の金属めっきを採用してもよい。
【0021】
複数の第２リード１２は、図３に示すように、複数の第１リード１１よりも第２方向ｙの一方側に位置する。複数の第２リード１２のいずれか一つは、素子チップ２０に構成された制御回路２１２Ｂの接地端子である。その他の複数の第２リード１２の各々には、制御回路２１２Ｂを駆動させるための電力（電圧）、または制御回路２１２Ｂに伝達するための電気信号が入力される。図３、図４および図１１に示すように、複数の第２リード１２の各々は、第２端面１２１を有する。第２端面１２１は、第２リード１２の主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの一方側を向く。第２端面１２１は、封止樹脂４０から露出している。図８に示すように、複数の第２端面１２１は、第１方向ｘに沿って所定の間隔で配列されている。
【0022】
図３および図４に示すように、複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。なお、複数の第２リード１２の裏面１０２の面積は、いずれも等しい。素子チップ２０が支持される複数の第２リード１２の裏面１０２には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する複数の第２リード１２の裏面１０２および第２端面１２１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
【0023】
一対の第３リード１３は、図３に示すように、第２方向ｙにおいて第１リード１１（第１入力端子１１Ａ）と、複数の第２リード１２との間に位置する。一対の第３リード１３は、第１方向ｘにおいて互いに離間している。一対の第３リード１３の各々には、素子チップ２０に構成された制御回路２１２Ｂに伝達するための電気信号などが入力される。
図３、図４および図１４に示すように、一対の第３リード１３の各々は、第３端面１３１を有する。第３端面１３１は、主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第３端面１３１は、封止樹脂４０から露出している。第３端面１３１は、複数の第１リード１１の第１端面１１２Ａとともに、第２方向ｙに沿って配列されている。
図３、図４および図１４に示すように、一対の第３リード１３の各々は、第３端面１３１を有する。第３端面１３１は、主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第３端面１３１は、封止樹脂４０から露出している。第３端面１３１は、複数の第１リード１１の第１端面１１２Ａとともに、第２方向ｙに沿って配列されている。
【0024】
図３および図４に示すように、一対の第３リード１３の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。素子チップ２０が支持される一対の第３リード１３の主面１０１には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する一対の第３リード１３の裏面１０２および第３端面１３１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
【0025】
素子チップ２０は、図１１～図１４に示すように、フリップチップ接合により導電部材１０（複数の第１リード１１、複数の第２リード１２および一対の第３リード１３）に電気的に接合され、かつこれらに支持されている。素子チップ２０は、封止樹脂４０に覆われている。図１２～図１６に示すように、素子チップ２０は、チップ本体２１、パッド配線層２９および複数の接合部材２２を有する。
【0026】
チップ本体２１は、素子チップ２０の主要部をなす。図１５および図１６に示すように、チップ本体２１は、半導体基板２１１および半導体層２１２を有する。
図１５および図１６に示すように、半導体基板２１１は、その下方において半導体層２１２、パッド配線層２９および複数の接合部材２２を支持している。半導体基板２１１の構成材料は、たとえば、Ｓｉ（シリコン）または炭化ケイ素（ＳｉＣ）である。
図１５および図１６に示すように、半導体基板２１１は、その下方において半導体層２１２、パッド配線層２９および複数の接合部材２２を支持している。半導体基板２１１の構成材料は、たとえば、Ｓｉ（シリコン）または炭化ケイ素（ＳｉＣ）である。
【0027】
図１１～図１４に示すように、半導体層２１２は、半導体基板２１１の導電部材１０の主面１０１に対向する側に積層されている。半導体層２１２は、ドープされる元素量の相違に基づく複数種類のｐ型半導体およびｎ型半導体を含む。半導体層２１２には、スイッチング回路２１２Ａと、スイッチング回路２１２Ａに導通する制御回路２１２Ｂとが構成されている。スイッチング回路２１２Ａは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体素子である。
【0028】
半導体装置Ａ１０が示す例においては、スイッチング回路２１２Ａは、高電圧領域（上アーム回路）と低電圧領域（下アーム回路）との２つの領域に区分されている。各々の領域は、１つのｎチャンネル型のＭＯＳＦＥＴにより構成されている。制御回路２１２Ｂは、スイッチング回路２１２Ａを駆動させるためのゲートドライバや、スイッチング回路２１２Ａの高電圧領域に対応するブートストラップ回路などが構成されるとともに、スイッチング回路２１２Ａを正常に駆動させるための制御を行う。なお、半導体層２１２には、配線層（後述）が構成されている。当該配線層により、スイッチング回路２１２Ａと制御回路２１２Ｂとは、相互に導通している。
【0029】
図１１～図１４に示すように、複数の接合部材２２は、チップ本体２１の導電部材１０の主面１０１に対向する側から、導電部材１０の主面１０１に向けて突出している。複数の接合部材２２は、導電部材１０の主面１０１に電気的に接合されている。複数の接合部材２２は、複数の第１接合部材２２Ａおよび複数の第２接合部材２２Ｂを含む。複数の第１接合部材２２Ａは、半導体層２１２のスイッチング回路２１２Ａに導通している。あわせて、複数の第１接合部材２２Ａは、複数の第１リード１１の主面１０１に電気的に接合されている。これにより、複数の第１リード１１は、スイッチング回路２１２Ａに導通している。また、複数の第２接合部材２２Ｂは、半導体層２１２の制御回路２１２Ｂに導通している。あわせて、複数の第２接合部材２２Ｂの大半は、複数の第２リード１２の主面１０１に電気的に接合されている。残りの第２接合部材２２Ｂは、一対の第３リード１３の主面１０１に電気的に接合されている。これにより、複数の第２リード１２および一対の第３リード１３は、制御回路２１２Ｂに導通している。
【0030】
図１５および図１６に示すように、複数の接合部材２２の各々は、半導体層２１２上に形成されたパッド配線層２９上に形成されている。パッド配線層２９は、半導体層２１２のスイッチング回路２１２Ａおよび制御回路２１２Ｂのいずれかに導通している。接合部材２２は、パッド配線層２９から導電部材１０の主面１０１に向けて突出した柱状体２２２として形成されている。柱状体２２２は、先端面２２２Ａおよび側面２２２Ｂを有する。先端面２２２Ａは、導電部材１０の主面１０１に対向している。側面２２２Ｂは、先端面２２２Ａにつながり、かつ厚さ方向Ｚに対して直交する方向を向く。半導体装置Ａ１０においては、柱状体２２２には、先端面２２２Ａからチップ本体２１に向けて凹む凹部２２２Ｃが形成されていてもよい。柱状体２２２は、半導体層２１２に形成されたスイッチング回路２１２Ａおよび制御回路２１２Ｂに対して、パッド配線層２９を介して電力を供給する。
【0031】
接合層３０は、図１５および図１６に示すように、導電部材１０の主面１０１と、複数の接合部材２２との双方に接している。接合層３０は、導電性を有する。これにより、複数の接合部材２２は、導電部材１０の主面１０１に電気的に接合されている。複数の接合部材２２の各々において、接合層３０は、柱状体２２２の先端面２２２Ａおよび側面２２２Ｂの双方に接している。半導体装置Ａ１０においては、接合層３０は、柱状体２２２の凹部２２２Ｃにも接している。また、素子チップ２０の柱状体２２２は、接合層３０に埋め込まれている。これにより、柱状体２２２は、先端面２２２Ａおよび凹部２２２Ｃだけでなく、側面の一部も接合層３０で覆われている。
【0032】
封止樹脂４０は、図５～図８に示すように、頂面４１、底面４２、一対の第１側面４３１および一対の第２側面４３２を有する。封止樹脂４０の構成材料は、たとえば黒色のエポキシ樹脂である。
図１１～図１４に示すように、頂面４１は、厚さ方向Ｚにおいて導電部材１０の主面１０１と同じ側を向く。図５～図８に示すように、底面４２は、頂面４１とは反対側を向く。図４に示すように、底面４２から、複数の第１リード１１の裏面１０２、複数の第２リード１２の裏面１０２、および一対の第３リード１３の裏面１０２が露出している。
図１１～図１４に示すように、頂面４１は、厚さ方向Ｚにおいて導電部材１０の主面１０１と同じ側を向く。図５～図８に示すように、底面４２は、頂面４１とは反対側を向く。図４に示すように、底面４２から、複数の第１リード１１の裏面１０２、複数の第２リード１２の裏面１０２、および一対の第３リード１３の裏面１０２が露出している。
【0033】
図７および図８に示すように、一対の第１側面４３１は、頂面４１および底面４２の双方につながり、かつ第１方向ｘを向く。一対の第１側面４３１は、第２方向ｙにおいて互いに離間している。図１２～図１４に示すように、一対の第１側面４３１の各々から、複数の第１リード１１の第１端面１１２Ａと、第３リード１３の第３端面１３１とが、第１側面４３１と面一となるように露出している。
【0034】
図５および図６に示すように、一対の第２側面４３２は、頂面４１、底面４２および一対の第１側面４３１のいずれにもつながり、かつ第２方向ｙを向く。一対の第２側面４３２は、第１方向ｘにおいて互いに離間している。図１１に示すように、第２方向ｙの一方側に位置する第２側面４３２から、複数の第２リード１２の第２端面１２１が、第２側面４３２と面一となるように露出している。第２方向ｙの他方側に位置する第２側面４３２から、第２入力端子１１Ｂ（第１リード１１）の複数の副端面１１３Ａが、第２側面４３２と面一となるように露出している。
【0035】
半導体装置Ａ１０は、主面１０１を有する導電部材１０と、チップ本体２１、および主面１０１に電気的に接合された複数の接合部材２２を有する素子チップ２０と、主面１０１と複数の接合部材２２との双方に接する接合層３０とを備える。複数の接合部材２２の各々は、チップ本体２１の主面１０１に対向する側に接するパッド配線層２９から主面１０１に向けて突出し、かつ接合層３０に接する柱状体２２２を含む。これにより、素子チップ２０はフリップチップ接合により導電部材１０に電気的に接合されている。
【0036】
図１７は、素子チップ２０の配線構造を説明するための模式的な平面図である。図１８は、図１７のXVIII－XVIII線に沿う断面図である。
図１７では、素子チップ２０の平面構造の一部、より具体的には、第１接合部材２２Ａおよび第１接合部材２２Ａを支持するパッド配線層２９を示している。第２接合部材２２Ｂおよび第２接合部材２２Ｂを支持するパッド配線層２９については説明を省略するが、図１７に示す第１接合部材２２Ａおよびパッド配線層２９の構造と同様である。図１８では、フリップチップ接合により導電部材１０に接合される前の素子チップ２０が示されている。また、図１８では、柱状体２２２（第１接合部材２２Ａ）が上方に向かって突出する状態で素子チップ２０が示されている。したがって、前述の図１１～図１６と、図１８とでは上下が反転している。
図１７では、素子チップ２０の平面構造の一部、より具体的には、第１接合部材２２Ａおよび第１接合部材２２Ａを支持するパッド配線層２９を示している。第２接合部材２２Ｂおよび第２接合部材２２Ｂを支持するパッド配線層２９については説明を省略するが、図１７に示す第１接合部材２２Ａおよびパッド配線層２９の構造と同様である。図１８では、フリップチップ接合により導電部材１０に接合される前の素子チップ２０が示されている。また、図１８では、柱状体２２２（第１接合部材２２Ａ）が上方に向かって突出する状態で素子チップ２０が示されている。したがって、前述の図１１～図１６と、図１８とでは上下が反転している。
【0037】
素子チップ２０は、多層配線構造１と、パッシベーション層２と、パッド配線層２９と、被覆絶縁膜５８と、柱状体２２２（接合部材２２）と、接合層３０とを含む。なお、図１８では、複数の接合部材２２のうちの一つの接合部材２２だけを示している。
多層配線構造１は、半導体層２１２の素子形成面３の上に形成された複数の層間絶縁膜４～７と、複数の層間絶縁膜４～７内に形成された複数の配線層１４～１６とを含む。なお、配線層１４～１６は、多層配線構造１を形成するものであるから、それぞれ、配線層１４～１６と称してもよい。
多層配線構造１は、半導体層２１２の素子形成面３の上に形成された複数の層間絶縁膜４～７と、複数の層間絶縁膜４～７内に形成された複数の配線層１４～１６とを含む。なお、配線層１４～１６は、多層配線構造１を形成するものであるから、それぞれ、配線層１４～１６と称してもよい。
【0038】
複数の層間絶縁膜４～７は、半導体層２１２の素子形成面３の上に形成された第１層間絶縁膜４と、第１層間絶縁膜４の上に形成された第２層間絶縁膜５と、第２層間絶縁膜５の上に形成された第３層間絶縁膜６と、第３層間絶縁膜６の上に形成された第４層間絶縁膜７とを含む。第１層間絶縁膜４、第２層間絶縁膜５、第３層間絶縁膜６および第４層間絶縁膜７は、それぞれ、酸化膜（ＳｉＯ２膜）または窒化膜（ＳｉＮ膜）を含んでいてもよい。
【0039】
複数の配線層１４～１６は、半導体層２１２に形成されたスイッチング回路２１２Ａおよび制御回路２１２Ｂに電気的に接続されている（図１８では、スイッチング回路２１２Ａのみ示している。）
複数の配線層１４～１６は、第１層間絶縁膜４の上に形成され、かつ第２層間絶縁膜５に被覆された第１配線層１４と、第２層間絶縁膜５の上に形成され、かつ第３層間絶縁膜６に被覆された第２配線層１５と、第３層間絶縁膜６の上に形成され、かつ第４層間絶縁膜７に被覆された第３配線層１６とを含む。第１配線層１４、第２配線層１５および第３配線層１６は、それぞれ、銅またはアルミニウムを含んでいてもよい。
複数の配線層１４～１６は、第１層間絶縁膜４の上に形成され、かつ第２層間絶縁膜５に被覆された第１配線層１４と、第２層間絶縁膜５の上に形成され、かつ第３層間絶縁膜６に被覆された第２配線層１５と、第３層間絶縁膜６の上に形成され、かつ第４層間絶縁膜７に被覆された第３配線層１６とを含む。第１配線層１４、第２配線層１５および第３配線層１６は、それぞれ、銅またはアルミニウムを含んでいてもよい。
【0040】
第１配線層１４の下面には、第１バリア層３１が形成されている。第１バリア層３１は、第１配線層１４を構成する電極材料が第１層間絶縁膜４内に拡散するのを抑制する。
第１配線層１４の上面には、第１バリア層３２が形成されている。第１バリア層３２は、第１配線層１４を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
第２配線層１５の下面には、第２バリア層３３が形成されている。第２バリア層３３は、第２配線層１５を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
第１配線層１４の上面には、第１バリア層３２が形成されている。第１バリア層３２は、第１配線層１４を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
第２配線層１５の下面には、第２バリア層３３が形成されている。第２バリア層３３は、第２配線層１５を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
【0041】
第２配線層１５の上面には、第２バリア層３４が形成されている。第２バリア層３４は、第２配線層１５を構成する電極材料が第３層間絶縁膜６内に拡散するのを抑制する。
第３配線層１６の下面には、第３バリア層３５が形成されている。第３バリア層３５は、第３配線層１６を構成する電極材料が第３層間絶縁膜６内に拡散するのを抑制する。
第３配線層１６の上面には、第３バリア層３６が形成されている。第３バリア層３６は、第３配線層１６を構成する電極材料が第４層間絶縁膜７内に拡散するのを抑制する。
第３配線層１６の下面には、第３バリア層３５が形成されている。第３バリア層３５は、第３配線層１６を構成する電極材料が第３層間絶縁膜６内に拡散するのを抑制する。
第３配線層１６の上面には、第３バリア層３６が形成されている。第３バリア層３６は、第３配線層１６を構成する電極材料が第４層間絶縁膜７内に拡散するのを抑制する。
【0042】
各バリア層３１～３６は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および窒化チタン層の上に形成されたチタン層を含む積層構造を有していてもよい。各バリア層３１～３６は、互いに同じ材料で構成された層であってもよいし、互いに異なる材料で構成された層であってもよい。
パッシベーション層２は、多層配線構造１を被覆するように多層配線構造１の上に形成されている。より具体的には、パッシベーション層２は、第４層間絶縁膜７を被覆している。
パッシベーション層２は、多層配線構造１を被覆するように多層配線構造１の上に形成されている。より具体的には、パッシベーション層２は、第４層間絶縁膜７を被覆している。
【0043】
パッシベーション層２は、酸化膜（ＳｉＯ２膜）、ＢＰＳＧ（Boron Phosphorus Silicon Glass）膜または窒化膜（ＳｉＮ膜）を含んでいてもよい。この実施形態では、パッシベーション層２は、窒化膜（ＳｉＮ膜）で形成されている。パッシベーション層２は、多層配線構造１の最上層絶縁層と称してもよいし、表面保護層と称してもよい。
第１配線層１４の上面および第２配線層１５の下面の間の第２層間絶縁膜５には、第２層間絶縁膜５を貫通する第１ビア３９が形成されている。第１配線層１４は、第１ビア３９を介して第２配線層１５と電気的に接続されている。
第１配線層１４の上面および第２配線層１５の下面の間の第２層間絶縁膜５には、第２層間絶縁膜５を貫通する第１ビア３９が形成されている。第１配線層１４は、第１ビア３９を介して第２配線層１５と電気的に接続されている。
【0044】
第１ビア３９と第２層間絶縁膜５との間には、第１ビアバリア膜４３が形成されている。第１ビア３９は、タングステンを含んでいてもよい。第１ビアバリア膜４３は、窒化チタンを含んでいてもよい。
第２配線層１５の上面および第３配線層１６の下面の間の第３層間絶縁膜６には、第３層間絶縁膜６を貫通する第２ビア４４が形成されている。第２配線層１５は、第２ビア４４を介して第３配線層１６と電気的に接続されている。
第２配線層１５の上面および第３配線層１６の下面の間の第３層間絶縁膜６には、第３層間絶縁膜６を貫通する第２ビア４４が形成されている。第２配線層１５は、第２ビア４４を介して第３配線層１６と電気的に接続されている。
【0045】
第２ビア４４と第３層間絶縁膜６との間には、第２ビアバリア膜４５が形成されている。第２ビア４４は、タングステンを含んでいてもよい。第２ビアバリア膜４５は、窒化チタンを含んでいてもよい。
第３配線層１６上のパッシベーション層２および第４層間絶縁膜７には、パッシベーション層２および第４層間絶縁膜７を貫通する第３ビア４６が形成されている。第３ビア４６は、パッシベーション層２から露出し、かつ第３配線層１６と電気的に接続されている。
第３配線層１６上のパッシベーション層２および第４層間絶縁膜７には、パッシベーション層２および第４層間絶縁膜７を貫通する第３ビア４６が形成されている。第３ビア４６は、パッシベーション層２から露出し、かつ第３配線層１６と電気的に接続されている。
【0046】
第３ビア４６の露出面は、パッシベーション層２の上面２３と面一に形成されている。第３ビア４６および第４層間絶縁膜７の間、ならびに第３ビア４６およびパッシベーション層２の間には、第３ビアバリア膜４７が形成されている。第３ビア４６は、タングステンを含んでいてもよい。第３ビアバリア膜４７は、窒化チタンを含んでいてもよい。
パッド配線層２９は、第３ビア４６を覆うようにパッシベーション層２の上面２３に形成されている。図１７に示すように、パッド配線層２９は、平面視において帯状に形成されており、複数の柱状体２２２を支持していてもよい。この実施形態では、パッド配線層２９は、互いに間隔を空けて複数形成されている。パッド配線層２９は、多層配線構造１の最上面に形成された配線であるので、最上層配線層、最上層配線、トップメタル配線層などと称してもよい。
パッド配線層２９は、パッシベーション層２の上に形成されたバリア導電層４８と、銅を主成分とする金属を含み、バリア導電層４８の主面の上に形成された第１導電層５６とを含む積層構造を有している。第１導電層５６は、銅を主成分とする金属を含むので、Ｃｕ導電層４９と称してもよい。バリア導電層４８は、Ｃｕ導電層４９を構成する電極材料がパッシベーション層２内に拡散するのを抑制する。
パッド配線層２９は、第３ビア４６を覆うようにパッシベーション層２の上面２３に形成されている。図１７に示すように、パッド配線層２９は、平面視において帯状に形成されており、複数の柱状体２２２を支持していてもよい。この実施形態では、パッド配線層２９は、互いに間隔を空けて複数形成されている。パッド配線層２９は、多層配線構造１の最上面に形成された配線であるので、最上層配線層、最上層配線、トップメタル配線層などと称してもよい。
パッド配線層２９は、パッシベーション層２の上に形成されたバリア導電層４８と、銅を主成分とする金属を含み、バリア導電層４８の主面の上に形成された第１導電層５６とを含む積層構造を有している。第１導電層５６は、銅を主成分とする金属を含むので、Ｃｕ導電層４９と称してもよい。バリア導電層４８は、Ｃｕ導電層４９を構成する電極材料がパッシベーション層２内に拡散するのを抑制する。
【0047】
ここで、「銅を主成分とする金属」とは、Ｃｕ導電層４９を構成する銅の質量比率（質量％）が、Ｃｕ導電層４９を構成する他の成分に対して最も高い金属のことをいう（以下、同じ）。Ｃｕ導電層４９がアルミニウム－銅合金（Ａｌ－Ｃｕ合金）からなる場合、銅の質量比率ＲＣｕは、アルミニウムの質量比率ＲＡｌよりも高い（ＲＣｕ＞ＲＡｌ）。
Ｃｕ導電層４９がアルミニウム－シリコン－銅合金（Ａｌ－Ｓｉ－Ｃｕ合金）からなる場合、銅の質量比率ＲＣｕは、アルミニウムの質量比率ＲＡｌおよびシリコンの質量比率ＲＳｉよりも高い（ＲＣｕ＞ＲＡｌ、かつ、ＲＣｕ＞ＲＳｉ）。
Ｃｕ導電層４９がアルミニウム－シリコン－銅合金（Ａｌ－Ｓｉ－Ｃｕ合金）からなる場合、銅の質量比率ＲＣｕは、アルミニウムの質量比率ＲＡｌおよびシリコンの質量比率ＲＳｉよりも高い（ＲＣｕ＞ＲＡｌ、かつ、ＲＣｕ＞ＲＳｉ）。
【0048】
「銅を主成分とする金属」には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。
バリア導電層４８は、第３ビア４６を覆うようにパッシベーション層２の上に形成されている。バリア導電層４８は、第３ビア４６を介して第１配線層１４、第２配線層１５および第３配線層１６と電気的に接続されている。
バリア導電層４８は、第３ビア４６を覆うようにパッシベーション層２の上に形成されている。バリア導電層４８は、第３ビア４６を介して第１配線層１４、第２配線層１５および第３配線層１６と電気的に接続されている。
【0049】
バリア導電層４８は、１００ｎｍ以上５００ｎｍ以下（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア導電層４８は、単一の金属層からなる単層構造を有していてもよい。バリア導電層４８は、複数の金属層が積層された積層構造を有していてもよい。
バリア導電層４８は、Ｃｕ導電層４９の熱膨張率よりも小さい熱膨張率を有していることが好ましい。また、バリア導電層４８は、Ｃｕ導電層４９の剛性率よりも大きい剛性率を有していることが好ましい。
バリア導電層４８は、Ｃｕ導電層４９の熱膨張率よりも小さい熱膨張率を有していることが好ましい。また、バリア導電層４８は、Ｃｕ導電層４９の剛性率よりも大きい剛性率を有していることが好ましい。
【0050】
バリア導電層４８は、チタン、窒化チタン、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ導電層４９の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ以上９μｍ／ｍ・Ｋ以下）を有するバリア導電層４８を実現できる。Ｃｕ導電層４９が高純度銅からなる場合、Ｃｕ導電層４９の熱膨張率は１６．５μｍ／ｍ・Ｋ程度である。
【0051】
バリア導電層４８は、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ導電層４９の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ以上７μｍ／ｍ・Ｋ以下）を有するバリア導電層４８を実現できる。
また、これらの金属材料によれば、Ｃｕ導電層４９の剛性率よりも大きい剛性率（５０Ｇｐａ以上１８０Ｇｐａ以下）を有するバリア導電層４８を実現できる。Ｃｕ導電層４９が高純度銅からなる場合、Ｃｕ導電層４９の剛性率は４８Ｇｐａ程度である。
また、これらの金属材料によれば、Ｃｕ導電層４９の剛性率よりも大きい剛性率（５０Ｇｐａ以上１８０Ｇｐａ以下）を有するバリア導電層４８を実現できる。Ｃｕ導電層４９が高純度銅からなる場合、Ｃｕ導電層４９の剛性率は４８Ｇｐａ程度である。
【0052】
Ｃｕ導電層４９は、パッド配線層２９の内の大部分を占めている。Ｃｕ導電層４９は、２μｍ以上６μｍ以下の厚さを有していてもよい。Ｃｕ導電層４９は、上面４９ａ（第１面）と、上面４９ａの反対側に位置する下面４９ｂ（第２面）と、上面４９ａおよび下面４９ｂを接続する側面４９ｃ（端面）とを有している。Ｃｕ導電層４９の下面４９ｂは、バリア導電層４８と機械的および電気的に接続されている。
【0053】
Ｃｕ導電層４９の下面４９ｂの周縁は、バリア導電層４８の周縁からバリア導電層４８の内方に離れている。Ｃｕ導電層４９の下面４９ｂは、パッシベーション層２の上面２３に沿う方向に関して、Ｃｕ導電層４９の上面４９ａよりも幅狭に形成されている。
より具体的には、Ｃｕ導電層４９において、側面４９ｃの下面４９ｂ側の領域には、Ｃｕ導電層４９の内方に向かって窪み、かつ、バリア導電層４８の縁部の上面を露出させる凹部５０が形成されている。
より具体的には、Ｃｕ導電層４９において、側面４９ｃの下面４９ｂ側の領域には、Ｃｕ導電層４９の内方に向かって窪み、かつ、バリア導電層４８の縁部の上面を露出させる凹部５０が形成されている。
【0054】
凹部５０は、Ｃｕ導電層４９の斜め上方に向かって膨らむ凸湾曲状に形成されている。これにより、凹部５０の内面は、凸湾曲面とされている。この凹部５０によって、Ｃｕ導電層４９の下面４９ｂが、Ｃｕ導電層４９の上面４９ａよりも幅狭に形成されている。
Ｃｕ導電層４９の側面４９ｃは、この形態では、バリア導電層４８の周縁（側面）よりも外側に位置している。したがって、バリア導電層４８の周縁（側面）は、この形態では、Ｃｕ導電層４９の下面４９ｂの周縁とＣｕ導電層４９の側面４９ｃとの間の領域に位置している。Ｃｕ導電層４９の側面４９ｃは、バリア導電層４８の周縁（側面）よりも内側に位置していてもよい。
Ｃｕ導電層４９の側面４９ｃは、この形態では、バリア導電層４８の周縁（側面）よりも外側に位置している。したがって、バリア導電層４８の周縁（側面）は、この形態では、Ｃｕ導電層４９の下面４９ｂの周縁とＣｕ導電層４９の側面４９ｃとの間の領域に位置している。Ｃｕ導電層４９の側面４９ｃは、バリア導電層４８の周縁（側面）よりも内側に位置していてもよい。
【0055】
パッド配線層２９は、Ｃｕ導電層４９の上面４９ａに形成された第２導電層５１を含む。第２導電層５１は、Ｃｕ導電層４９の上面４９ａを被覆するようにＣｕ導電層４９の上面４９ａの上に形成されている。
第２導電層５１は、Ｃｕ導電層４９の上面４９ａと機械的および電気的に接続された第１部分５２と、第１部分５２からＣｕ導電層４９の側面４９ｃよりも外側に張り出した第２部分５３とを含む。第２部分５３は、パッド配線層２９の厚さ方向上部に形成された庇状であるため、庇部５７と称してもよい。
第２導電層５１は、Ｃｕ導電層４９の上面４９ａと機械的および電気的に接続された第１部分５２と、第１部分５２からＣｕ導電層４９の側面４９ｃよりも外側に張り出した第２部分５３とを含む。第２部分５３は、パッド配線層２９の厚さ方向上部に形成された庇状であるため、庇部５７と称してもよい。
【0056】
第２導電層５１は、上面５１ａ（第１面）と、上面５１ａの反対側に位置する下面５１ｂ（第２面）と、上面５１ａおよび下面５１ｂを接続する側面５１ｃ（端面）とを有している。第２導電層５１の下面５１ｂは、Ｃｕ導電層４９（第１導電層５６）と機械的および電気的に接続されている。
第２導電層５１の側面５１ｃは、Ｃｕ導電層４９の側面４９ｃよりもパッド配線層２９の外側に配置されている。これにより、庇部５７の下方には、第２導電層５１の側面５１ｃとＣｕ導電層４９の側面４９ｃとの段差に起因する凹部５９が形成されている。この実施形態では、図１７に示すように、庇部５７は、平面視においてパッド配線層２９の外周全体にわたって環状に形成されている。これにより、凹部５９は、環状の庇部５７の下方の全周に亘って環状に形成されている。凹部５９は、パッシベーション層２の上面２３、第１導電層５６の側面４９ｃおよび庇部５７で囲まれた部分であってもよい。
第２導電層５１の側面５１ｃは、Ｃｕ導電層４９の側面４９ｃよりもパッド配線層２９の外側に配置されている。これにより、庇部５７の下方には、第２導電層５１の側面５１ｃとＣｕ導電層４９の側面４９ｃとの段差に起因する凹部５９が形成されている。この実施形態では、図１７に示すように、庇部５７は、平面視においてパッド配線層２９の外周全体にわたって環状に形成されている。これにより、凹部５９は、環状の庇部５７の下方の全周に亘って環状に形成されている。凹部５９は、パッシベーション層２の上面２３、第１導電層５６の側面４９ｃおよび庇部５７で囲まれた部分であってもよい。
【0057】
第２導電層５１は、この形態では、Ｃｕ導電層４９の上面４９ａの上に形成された第１層５４と、第１層５４の上に形成された第２層５５とを含む積層構造を有している。
第１層５４および第２層５５は、Ｃｕ導電層４９およびＣｕ柱状体１８（後述）の線膨張係数よりも小さい線膨張係数を有する材料からなる。たとえば、Ｃｕ導電層４９およびＣｕ柱状体１８の線膨張係数が１６．０以上１８．０（１０－６／℃）以下であり、第１層５４および第２層５５の線膨張係数が１０．０以上１５．０（１０－６／℃）以下であってもよい。
第１層５４および第２層５５は、Ｃｕ導電層４９およびＣｕ柱状体１８（後述）の線膨張係数よりも小さい線膨張係数を有する材料からなる。たとえば、Ｃｕ導電層４９およびＣｕ柱状体１８の線膨張係数が１６．０以上１８．０（１０－６／℃）以下であり、第１層５４および第２層５５の線膨張係数が１０．０以上１５．０（１０－６／℃）以下であってもよい。
【0058】
第１層５４および第２層５５に使用される材料としては、たとえば、Ｎｉ＝１３．３（１０－６／℃）程度、Ｐｄ＝１１．８（１０－６／℃）程度、Ａｕ＝１４．２（１０－６／℃）程度、Ｗ＝４．３（１０－６／℃）程度、Ｐｔ＝８．９（１０－６／℃）程度、等が挙げられる。これらのうち、この実施形態では、第１層５４がニッケル（Ｎｉ）層で形成され、第２層５５がパラジウム（Ｐｄ）層で形成されている。
【0059】
第２層５５は、第１層５４の厚さよりも小さい厚さで形成されている。第２層５５は、第２層５５を構成するパラジウムの質量比率（質量％）が、第２層５５を構成する他の成分に対して最も高い金属であってもよい。言い換えれば、第２層５５は、パラジウムを主成分とする金属であればよい。また、第１層５４は、第１層５４を構成するニッケルの質量比率（質量％）が、第１層５４を構成する他の成分に対して最も高い金属であってもよい。言い換えれば、第１層５４は、ニッケルを主成分とする金属であればよい。
【0060】
第１層５４の厚さは、０．５μｍ以上５μｍ以下であってもよい。第２層５５の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。
被覆絶縁膜５８は、パッシベーション層２上に形成されている。図１９～図２２を参照して、被覆絶縁膜５８について詳細に説明する。
まず図１９を参照して、被覆絶縁膜５８は、パッシベーション層２上において庇部５７の下方の凹部５９に選択的に形成されている。この実施形態では、凹部５９が平面視環状に形成されていることから（図１７参照）、被覆絶縁膜５８も同様に環状に形成されている。環状の被覆絶縁膜５８は、凹部５９内において、第１導電層５６を側方から包むことによって、第１導電層５６の側面４９ｃを被覆している。
被覆絶縁膜５８は、パッシベーション層２上に形成されている。図１９～図２２を参照して、被覆絶縁膜５８について詳細に説明する。
まず図１９を参照して、被覆絶縁膜５８は、パッシベーション層２上において庇部５７の下方の凹部５９に選択的に形成されている。この実施形態では、凹部５９が平面視環状に形成されていることから（図１７参照）、被覆絶縁膜５８も同様に環状に形成されている。環状の被覆絶縁膜５８は、凹部５９内において、第１導電層５６を側方から包むことによって、第１導電層５６の側面４９ｃを被覆している。
【0061】
ここで、「凹部５９に選択的に形成されている」とは、たとえば、被覆絶縁膜５８の全部または大部分が、パッシベーション層２の上面２３の領域のうち凹部５９内の領域に形成されていることであってもよい。たとえば、第２導電層５１の側面５１ｃよりも外側への被覆絶縁膜５８のはみ出し量Ｓが、パッド配線層２９の厚さ方向における被覆絶縁膜５８の第１厚さＴ３よりも小さい範囲（Ｓ＜Ｔ３）であれば（図２１、図２２参照）、「被覆絶縁膜５８が凹部５９に選択的に形成されている」と定義してもよい。これにより、被覆絶縁膜５８は、平面視において、庇部５７の下方にほぼ隠れていてもよい。
【0062】
被覆絶縁膜５８は、パッド配線層２９の厚さ方向において、第２導電層５１の側面５１ｃに沿う側面５８ｃを有している。「第２導電層５１の側面５１ｃに沿う側面５８ｃ」は、第２導電層５１の側面５１ｃから内側および外側へ幅Ｗ１（幅Ｗ１＜第２導電層５１の厚さＴ２）の範囲内の領域において、第２導電層５１の側面５１ｃに対してほぼ平行に形成にされた側面５８ｃと定義してもよい。「側面５１ｃに対してほぼ平行な面」は、側面５１ｃに対して平行である面、および側面５１ｃに対して、±５°程度に傾斜する面を含んでいてもよい。
【0063】
図１９では、被覆絶縁膜５８は、第２導電層５１の側面５１ｃから内側へ幅Ｗ１の範囲内の領域において、側面５１ｃよりもパッド配線層２９の内側に配置された側面５８ｃを有している。被覆絶縁膜５８の側面５８ｃは、その全体が側面５１ｃに対してほぼ平行であってもよいし、一部が側面５１ｃに対してほぼ平行であり、残りが側面５１ｃに対してほぼ平行でなくてもよい。たとえば、図１９に示すように、第１導電層５６の厚さ方向において側面５８ｃを、側面５１ｃに対してほぼ平行な第１領域５８１ｃと、側面５１ｃに対してほぼ平行でない第２領域５８２ｃに分けたときを考える。この場合、第１領域５８１ｃが側面５８ｃの５０％超（好ましくは、７０％以上９０％以下）を占め、第２領域５８２ｃが側面５８ｃの５０％未満（好ましくは、１０％以上３０％以下）であってもよい。図１９に示すように、第１領域５８１ｃが第２領域５８２ｃに対して側面５８ｃの下部側に形成されていてもよい。また、第２領域５８２ｃは、断面視において直線状であってもよいし、図１９に示すように弧状に形成されていてもよい。
【0064】
被覆絶縁膜５８は、パッド配線層２９の厚さ方向における第１厚さＴ３と、パッド配線層２９の厚さ方向に交差する方向における第２厚さＴ４とを有している。被覆絶縁膜５８の第２厚さＴ４は、第１厚さＴ３よりも小さい。たとえば、第１厚さＴ３は、第１導電層５６の厚さＴ１と同じ（たとえば、２μｍ以上６μｍ以下程度）であってもよい。
パッド配線層２９の周囲領域６０においては、被覆絶縁膜５８からパッシベーション層２の上面２３が露出している。たとえば、図１７においては、隣り合うパッド配線層の間の領域６１が周囲領域６０であってもよく、当該領域６１にパッシベーション層２の上面２３が露出していてもよい。
パッド配線層２９の周囲領域６０においては、被覆絶縁膜５８からパッシベーション層２の上面２３が露出している。たとえば、図１７においては、隣り合うパッド配線層の間の領域６１が周囲領域６０であってもよく、当該領域６１にパッシベーション層２の上面２３が露出していてもよい。
【0065】
被覆絶縁膜５８が凹部５９に選択的に形成されていることから、第２導電層５１の上面５１ａおよび側面５１ｃは、被覆絶縁膜５８から露出している。言い換えれば、被覆絶縁膜５８は、パッド配線層２９の第１導電層５６を選択的に被覆する膜であり、第２導電層５１は、被覆絶縁膜５８に被覆されていない。したがって、第２導電層５１の上面５１ａおよび側面５１ｃは、上面５１ａと側面５１ｃとの境界部５１ｄ（この実施形態では、第２導電層５１の上部角部）を介して連続する露出面として、被覆絶縁膜５８から露出している。とりわけ、第２導電層５１の上面５１ａは、その全体が被覆絶縁膜５８から露出している。したがって、第２導電層５１の上面５１ａの全体が、接合部材２２を接合可能なパッド領域として使用される。
【0066】
被覆絶縁膜５８は、電気絶縁性を有する膜からなり、たとえば、樹脂膜であってもよい。樹脂膜としては、たとえば、ポリイミド樹脂膜、フェノール樹脂膜などが挙げられる。被覆絶縁膜５８は、樹脂膜以外の絶縁膜（たとえば、酸化シリコン膜、窒化シリコン膜など）であってもよい。
図２０を参照して、被覆絶縁膜５８は、第２導電層５１の側面５１ｃと面一な側面５８ｃを有していてもよい。また、図２１および図２２を参照して、被覆絶縁膜５８は、第２導電層５１の側面５１ｃから外側へ幅Ｗ１の範囲内の領域において、側面５１ｃよりもパッド配線層２９の外側に配置された側面５８ｃを有していてもよい。この場合、図２２に示すように、第２導電層５１の側面５１ｃの下部が、被覆絶縁膜５８で選択的に被覆されていてもよい。
図２０を参照して、被覆絶縁膜５８は、第２導電層５１の側面５１ｃと面一な側面５８ｃを有していてもよい。また、図２１および図２２を参照して、被覆絶縁膜５８は、第２導電層５１の側面５１ｃから外側へ幅Ｗ１の範囲内の領域において、側面５１ｃよりもパッド配線層２９の外側に配置された側面５８ｃを有していてもよい。この場合、図２２に示すように、第２導電層５１の側面５１ｃの下部が、被覆絶縁膜５８で選択的に被覆されていてもよい。
【0067】
図１７および図１８を参照して、接合部材２２（柱状体２２２）は、第２導電層５１の上面５１ａに接合されており、上面５１ａから突出している。この実施形態では、１つのパッド配線層２９に対して複数の接合部材２２が接合されている。図１７を参照して、複数の接合部材２２は、パッド配線層２９の長手方向において、互いに間隔を空けて配列されていてもよい。
【0068】
接合部材２２は、バリア層１７と、銅を主成分とする金属を含み、バリア層１７の主面の上に形成されたＣｕ柱状体１８とを含む積層構造を有している。ここで、Ｃｕ柱状体１８を構成する「銅を主成分とする金属」とは、上述のＣｕ導電層４９の定義と同様である。
バリア層１７は、パッド配線層２９に機械的および電気的に接続されている。バリア層１７は、１００ｎｍ以上５００ｎｍ以下（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア層１７は、単一の金属層からなる単層構造を有していてもよい。バリア層１７は、複数の金属層が積層された積層構造を有していてもよい。
バリア層１７は、パッド配線層２９に機械的および電気的に接続されている。バリア層１７は、１００ｎｍ以上５００ｎｍ以下（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア層１７は、単一の金属層からなる単層構造を有していてもよい。バリア層１７は、複数の金属層が積層された積層構造を有していてもよい。
【0069】
Ｃｕ柱状体１８は、２０μｍ以上６０μｍ以下の厚さを有していてもよい。また、柱状体２２２では、Ｃｕ柱状体１８に代えて、Ｃｕ以外の材料からなる柱状体を適用してもよい。
接合層３０は、接合部材２２の柱状体２２２の先端面２２２Ａ上に形成されている。接合層３０は、部分的に柱状体２２２の側面２２２Ｂよりも側方に張り出した張出部１９を有している。
接合層３０は、接合部材２２の柱状体２２２の先端面２２２Ａ上に形成されている。接合層３０は、部分的に柱状体２２２の側面２２２Ｂよりも側方に張り出した張出部１９を有している。
【0070】
接合層３０は、Ｃｕ柱状体１８に接する部分に、Ｃｕ柱状体１８の線膨張係数よりも小さい線膨張係数を有する材料からなる層を有していてもよい。この実施形態では、接合層３０は、柱状体２２２（Ｃｕ柱状体１８）の上に形成された第１層２４と、第１層２４の上に形成された第２層２５とを含む積層構造を有している。第１層２４は、Ｃｕ柱状体１８の線膨張係数よりも小さい線膨張係数を有する材料からなる。より具体的には、第１層２４は、ニッケル層を含み、第２層２５は、はんだ層を含んでいてもよい。
【0071】
ニッケル層としては、ニッケルの質量比率（質量％）が、ニッケル層を構成する他の成分に対して最も高い金属であってもよい。言い換えれば、第１層２４は、ニッケルを主成分とする金属であればよい。
はんだ層としては、鉛がゼロもしくはほとんど含有されていない鉛フリーはんだが好ましい。鉛フリーはんだは、たとえば、ＳｎＡｇＣｕ系、ＳｎＺｎＢｉ系、ＳｎＣｕ系、ＳｎＡｇＩｎＢｉ系、ＳｎＺｎＡｌ系等の各種材料を適用することができる。また、第２層２５は、図１８に示すように、フリップチップ接合前では、略球形状に形成されていてもよい。
はんだ層としては、鉛がゼロもしくはほとんど含有されていない鉛フリーはんだが好ましい。鉛フリーはんだは、たとえば、ＳｎＡｇＣｕ系、ＳｎＺｎＢｉ系、ＳｎＣｕ系、ＳｎＡｇＩｎＢｉ系、ＳｎＺｎＡｌ系等の各種材料を適用することができる。また、第２層２５は、図１８に示すように、フリップチップ接合前では、略球形状に形成されていてもよい。
【0072】
図２３Ａ～図２３Ｐは、半導体装置Ａ１０の製造工程の一部を工程順に説明するための図である。図２４Ａおよび図２４Ｂは、被覆絶縁膜５８の形成に関連する工程を示す図である。図２５Ａおよび図２５Ｂは、被覆絶縁膜５８の形成に関連する工程を示す図である。以下では、Ｃｕ導電層４９が高純度銅からなる場合を例にとって説明する。
半導体装置Ａ１０の製造に際して、まず、素子チップ２０が製造される。図２３Ａを参照して、多層配線構造１の上にパッシベーション層２が形成されたウエハ状の半導体基板（半導体層２１２）が準備される。パッシベーション層２および第４層間絶縁膜７には、これらを貫通する第３ビア４６が形成されている。次に、バリア導電層４８が、パッシベーション層２の上に形成される。バリア導電層４８は、たとえば、スパッタ法によって形成されてもよい。
半導体装置Ａ１０の製造に際して、まず、素子チップ２０が製造される。図２３Ａを参照して、多層配線構造１の上にパッシベーション層２が形成されたウエハ状の半導体基板（半導体層２１２）が準備される。パッシベーション層２および第４層間絶縁膜７には、これらを貫通する第３ビア４６が形成されている。次に、バリア導電層４８が、パッシベーション層２の上に形成される。バリア導電層４８は、たとえば、スパッタ法によって形成されてもよい。
【0073】
次に、図２３Ｂを参照して、バリア導電層４８上に、Ｃｕシード層９が形成される。Ｃｕシード層９は、たとえば、スパッタ法によって形成されてもよい。次に、所定パターンを有するマスク２６が、Ｃｕシード層９の上に形成される。マスク２６は、Ｃｕシード層９においてＣｕ導電層４９を形成すべき領域を露出させる開口２６ａを選択的に有している。
【0074】
次に、図２３Ｃを参照して、Ｃｕ導電層４９（第１導電層５６）が形成される。Ｃｕ導電層４９は、マスク２６の開口２６ａから露出するＣｕシード層９の表面の上に形成される。Ｃｕ導電層４９は、電解銅めっき法によって形成されてもよい。Ｃｕ導電層４９は、マスク２６の開口２６ａの深さ方向途中部まで形成される。Ｃｕ導電層４９は、Ｃｕシード層９と一体的に形成される。
【0075】
次に、図２３Ｄを参照して、第１層５４および第２層５５が、Ｃｕ導電層４９の上面４９ａの上にこの順に形成される。第１層５４および第２層５５は、それぞれ、マスク２６の開口２６ａから露出するＣｕ導電層４９の上面４９ａの上に形成される。第１層５４および第２層５５は、それぞれ、無電解めっき法によって形成されてもよい。
次に、図２３Ｅを参照して、マスク２６が除去される。
次に、図２３Ｅを参照して、マスク２６が除去される。
【0076】
次に、図２３Ｆを参照して、Ｃｕシード層９の不要な部分が、除去される。Ｃｕシード層９は、ウエットエッチングによって除去されてもよい。この工程では、Ｃｕ導電層４９の一部がサイドエッチングされる。そのため、Ｃｕ導電層４９の側面４９ｃは、第２導電層５１の側面よりも内方に位置するように形成される。サイドエッチングは、たとえば、互いに異なる導電材料からなる第１導電層５６と第２導電層５１との間の電池効果によって発生する。「電池効果」は、たとえば、互いに異なる導電材料が導通する状態でエッチング液等の水溶液に浸漬した場合に、両方の導電材料間に電圧が発生し、相対的にイオン化傾向が小さい材料が腐食する現象と定義されてもよい。
【0077】
これにより、第２導電層５１が形成される。第２導電層５１は、Ｃｕ導電層４９の上面４９ａに機械的および電気的に接続された第１部分５２と、第１部分５２からバリア導電層４８の側方に張り出した第２部分５３（庇部５７）とを含む。また、庇部５７の下方に凹部５９が形成される。
次に、図２３Ｇを参照して、バリア導電層４８の不要な部分が、除去される。バリア導電層４８は、ウエットエッチングによって除去されてもよい。この工程では、バリア導電層４８の厚さに応じた分だけ、Ｃｕ導電層４９の直下に位置するバリア導電層４８が除去される。そのため、バリア導電層４８の側面は、Ｃｕ導電層４９の側面４９ｃよりも内方に位置するように形成される。
次に、図２３Ｇを参照して、バリア導電層４８の不要な部分が、除去される。バリア導電層４８は、ウエットエッチングによって除去されてもよい。この工程では、バリア導電層４８の厚さに応じた分だけ、Ｃｕ導電層４９の直下に位置するバリア導電層４８が除去される。そのため、バリア導電層４８の側面は、Ｃｕ導電層４９の側面４９ｃよりも内方に位置するように形成される。
【0078】
次に、図２３Ｈを参照して、Ｃｕ導電層４９において下面４９ｂおよび側面４９ｃを接続する角部が除去される。Ｃｕ導電層４９の角部は、ウエットエッチングによって除去されてもよい。ウエットエッチング工程は、バリア導電層４８の主面が露出するまで行われる。これにより、Ｃｕ導電層４９における側面４９ｃの下面４９ｂ側の領域に、バリア導電層４８の縁部の上面を露出させる凹部５０が形成される。
【0079】
次に、図２３Ｉ、図２４Ａおよび図２５Ａを参照して、パッド配線層２９を覆うように、パッシベーション層２上に絶縁層６２が形成される。絶縁層６２は、感光性の樹脂層（たとえば、ポリイミド樹脂膜、フェノール樹脂膜など）であってもよく、樹脂層以外の絶縁層（たとえば、酸化シリコン膜、窒化シリコン膜など）であってもよい。絶縁層６２は、たとえば、スピンコート法によって半導体ウエハ（半導体層２１２）の全面に形成されてもよい。絶縁層６２の一部は、凹部５９内に第１部分６２１（図２４Ａにおいてグレーで塗られた部分）として入り込み、絶縁層６２の残りは、凹部５９外に第２部分６２２として露出する。
【0080】
絶縁層６２が樹脂層である場合、図２４Ａを参照して、絶縁層６２に対して全面露光が行われる。この際、絶縁層６２の第１部分６２１は庇部５７で覆われている露光されず、非感光部となる。一方、絶縁層６２の第２部分６２２は庇部５７で覆われていないため露光され、感光部となる。つまり、第２導電層５１の庇部５７が、絶縁層６２の第１部分６２１が感光されることを防止するマスクとして利用される。次に、図２４Ｂを参照して、露光後の絶縁層６２を現像処理することによって、絶縁層６２の非感光部である第１部分６２１が被覆絶縁膜５８として残り、かつ絶縁層６２の感光部である第２部分６２２が選択的に除去される。
【0081】
一方、図２５Ａおよび図２５Ｂに示すように、絶縁層６２のパターニングは、エッチバックによって行われてもよい。たとえば、絶縁層６２を半導体ウエハ（半導体層２１２）の全面に形成した後、異方性のエッチバックを行ってもよい。この場合、絶縁層６２の第１部分６２１は、上面２３に対する法線方向において、庇部５７に隠れていてエッチング液に晒されず、被覆絶縁膜５８として残すことができる。
【0082】
次に、図２３Ｊを参照して、パッド配線層２９を覆うように、バリア層１７がパッシベーション層２上に形成される。バリア層１７は、たとえば、スパッタ法によって形成されてもよい。次に、バリア層１７上に、Ｃｕシード層２７が形成される。Ｃｕシード層２７は、たとえば、スパッタ法によって形成されてもよい。次に、所定パターンを有するマスク２８が、Ｃｕシード層２７の上に形成される。マスク２８は、Ｃｕシード層２７においてＣｕ柱状体１８を形成すべき領域を露出させる開口２８ａを選択的に有している。
【0083】
次に、図２３Ｋを参照して、Ｃｕ柱状体１８が形成される。Ｃｕ柱状体１８は、マスク２８の開口２８ａから露出するＣｕシード層２７の表面の上に形成される。Ｃｕ柱状体１８は、電解銅めっき法によって形成されてもよい。Ｃｕ柱状体１８は、マスク２８の開口２８ａの深さ方向途中部まで形成される。
次に、図２３Ｌを参照して、第１層２４（ニッケル層）が、Ｃｕ柱状体１８の上に形成される。第１層２４は、マスク２８の開口２８ａから露出するＣｕ柱状体１８の上面に形成される。第１層２４は、無電解めっき法によって形成されてもよい。次に、第１層２４上に、第２層２５（はんだ層）が形成される。これにより、接合層３０が形成される。
次に、図２３Ｌを参照して、第１層２４（ニッケル層）が、Ｃｕ柱状体１８の上に形成される。第１層２４は、マスク２８の開口２８ａから露出するＣｕ柱状体１８の上面に形成される。第１層２４は、無電解めっき法によって形成されてもよい。次に、第１層２４上に、第２層２５（はんだ層）が形成される。これにより、接合層３０が形成される。
【0084】
次に、図２３Ｍを参照して、マスク２８が除去される。
次に、図２３Ｎを参照して、Ｃｕシード層２７の不要な部分が、除去される。Ｃｕシード層２７は、ウエットエッチングによって除去されてもよい。この工程では、Ｃｕ柱状体１８の一部がサイドエッチングされる。そのため、Ｃｕ柱状体１８の側面２２２Ｂは、第１層２４の側面よりも内方に位置するように形成される。
次に、図２３Ｎを参照して、Ｃｕシード層２７の不要な部分が、除去される。Ｃｕシード層２７は、ウエットエッチングによって除去されてもよい。この工程では、Ｃｕ柱状体１８の一部がサイドエッチングされる。そのため、Ｃｕ柱状体１８の側面２２２Ｂは、第１層２４の側面よりも内方に位置するように形成される。
【0085】
次に、図２３Ｏを参照して、バリア層１７の不要な部分が、除去される。バリア層１７は、ウエットエッチングによって除去されてもよい。
次に、図２３Ｐを参照して、たとえば熱処理によって、第２層２５が球形状に成形される。
その後、素子チップ２０が導電部材１０にフリップ接合される。次に、素子チップ２０が導電部材１０と共に封止樹脂４０によって封止される。そして、封止樹脂４０のダイシング工程が実施されて、半導体装置Ａ１０が切り出される。以上の工程を経て、半導体装置Ａ１０が製造される。
次に、図２３Ｐを参照して、たとえば熱処理によって、第２層２５が球形状に成形される。
その後、素子チップ２０が導電部材１０にフリップ接合される。次に、素子チップ２０が導電部材１０と共に封止樹脂４０によって封止される。そして、封止樹脂４０のダイシング工程が実施されて、半導体装置Ａ１０が切り出される。以上の工程を経て、半導体装置Ａ１０が製造される。
【0086】
以上、この素子チップ２０では、図１８～図２２に示すように、第１導電層５６の側面４９ｃが被覆絶縁膜５８で被覆されているので、Ｃｕに起因するイオンがパッシベーション層２の上面２３に沿って移動することを抑制することができる。これにより、パッド配線層２９の周囲領域６０におけるイオンマイグレーションを抑制することができる。より具体的には、隣り合うパッド配線層２９間の領域６１におけるイオンの移動を抑制し、イオンマイグレーションを抑制することができる。
【0087】
一方、被覆絶縁膜５８が、パッド配線層２９の庇部５７の下方に選択的に形成されている。そのため、パッド配線層２９の上面５１ａおよび当該上面５１ａ近傍のパッド配線層２９の側面５１ｃの上部が、被覆絶縁膜５８で被覆されていない。これにより、被覆絶縁膜５８によるパッド配線層２９の被覆部分を減らすことができるので、パッド配線層２９への応力を低減することができる。
【0088】
たとえば、図２６の参考例のように、パッド配線層２９の上面５１ａおよび側面５１ｃが樹脂膜６３で覆われ、当該樹脂膜６３に接合部材２２のコンタクト孔６４が形成されている場合と比較する。この参考例では、パッド配線層２９が樹脂膜６３で覆われているため、たとえば、境界部５１ｄおよびコンタクト孔６４付近において、矢印６５，６６で示す方向に応力がかかりやすい。また、ＮｉおよびＰｄと樹脂との密着性が乏しいため、この応力に起因して、樹脂膜６３が剥離することも懸念される。これに対し、この実施形態では、パッド配線層２９の上面５１ａおよび側面５１ｃが被覆絶縁膜５８から露出されているので、少なくとも、図２６に矢印６５，６６で示す応力を排除することができる。
【0089】
また、この実施形態に係る素子チップ２０では、パッド配線層２９の上面５１ａの全体が被覆絶縁膜５８から露出している。したがって、図２６のようにパッド配線層２９の上面５１ａの一部のみがコンタクト孔６４からパッド６７として露出している場合に比べて、より緩和な条件（例えば、寸法条件、位置ずれ条件など）で接合部材２２を上面５１ａに接合することができる。
【0090】
また、凹部５９に選択的に埋め込まれた被覆絶縁膜５８の形成に際して、絶縁層６２のパターニング時のマスクとしてパッド配線層２９の庇部５７が利用されるので、マスクの追加に伴うコスト上昇を防止することもできる。
本開示の実施形態について説明したが、本開示は他の形態で実施することもできる。
たとえば、前述の実施形態では、素子チップ２０がフリップチップ接合される形態のみを示したが、素子チップ２０は、半導体基板２１１の裏面を導電部材１０に接合し、第２導電層５１と導電部材１０の各リードとをワイヤボンディングで接合してもよい。この場合、図２７に示すように、パッド配線層２９の上面５１ａに、ボンディングワイヤ６８が接合されてもよい。
本開示の実施形態について説明したが、本開示は他の形態で実施することもできる。
たとえば、前述の実施形態では、素子チップ２０がフリップチップ接合される形態のみを示したが、素子チップ２０は、半導体基板２１１の裏面を導電部材１０に接合し、第２導電層５１と導電部材１０の各リードとをワイヤボンディングで接合してもよい。この場合、図２７に示すように、パッド配線層２９の上面５１ａに、ボンディングワイヤ６８が接合されてもよい。
【0091】
以上、本開示の実施形態は、すべての点において例示であり限定的に解釈されるべきではなく、すべての点において変更が含まれることが意図される。
この明細書および図面の記載から以下に付記する特徴が抽出され得る。
［付記１－１］
素子形成面（３）を有する半導体チップ（２１）と、
前記半導体チップ（２１）の前記素子形成面（３）に形成された絶縁層（２）と、
前記絶縁層（２）上に形成され、第１導電材料を含む第１導電層（４９，５６）、および前記第１導電層（４９，５６）上に形成され、前記第１導電材料とは異なる第２導電材料を含む第２導電層（５１，５４，５５）を有し、前記第２導電層（５１，５４，５５）が前記第１導電層（４９，５６）の端面（４９ｃ）に対して外側に突出することによって形成された庇部（５７）を有するパッド配線層（２９）と、
前記パッド配線層（２９）に接合され、前記素子形成面（３）の素子（２１２Ａ，２１２Ｂ）に電力を供給する接合部材（２２）と、
前記絶縁層（２）上において前記庇部（５７）の下方に選択的に形成され、前記パッド配線層（２９）の周囲領域（６０）に前記絶縁層（２）の上面（２３）を露出させ、かつ前記第１導電層（４９，５６）の端面（４９ｃ）を被覆する被覆絶縁膜（５８）とを含む、半導体装置（Ａ１０）。
この明細書および図面の記載から以下に付記する特徴が抽出され得る。
［付記１－１］
素子形成面（３）を有する半導体チップ（２１）と、
前記半導体チップ（２１）の前記素子形成面（３）に形成された絶縁層（２）と、
前記絶縁層（２）上に形成され、第１導電材料を含む第１導電層（４９，５６）、および前記第１導電層（４９，５６）上に形成され、前記第１導電材料とは異なる第２導電材料を含む第２導電層（５１，５４，５５）を有し、前記第２導電層（５１，５４，５５）が前記第１導電層（４９，５６）の端面（４９ｃ）に対して外側に突出することによって形成された庇部（５７）を有するパッド配線層（２９）と、
前記パッド配線層（２９）に接合され、前記素子形成面（３）の素子（２１２Ａ，２１２Ｂ）に電力を供給する接合部材（２２）と、
前記絶縁層（２）上において前記庇部（５７）の下方に選択的に形成され、前記パッド配線層（２９）の周囲領域（６０）に前記絶縁層（２）の上面（２３）を露出させ、かつ前記第１導電層（４９，５６）の端面（４９ｃ）を被覆する被覆絶縁膜（５８）とを含む、半導体装置（Ａ１０）。
【0092】
この構成によれば、第１導電層（４９，５６）の端面（４９ｃ）が被覆絶縁膜（５８）で被覆されているので、第１導電材料に起因するイオンが絶縁層（２）の上面（２３）に沿って移動することを抑制することができる。これにより、パッド配線層（２９）の周囲領域（６０）におけるイオンマイグレーションを抑制することができる。一方、被覆絶縁膜（５８）が、パッド配線層（２９）の庇部（５７）の下方に選択的に形成されている。そのため、パッド配線層（２９）の上面（５１ａ）および当該上面（５１ａ）近傍のパッド配線層（２９）の端面（５１ｃ）上部が、被覆絶縁膜（５８）で被覆されていない。これにより、被覆絶縁膜（５８）によるパッド配線層（２９）の被覆部分を減らすことができるので、パッド配線層（２９）への応力を低減することができる。
［付記１－２］
前記庇部（５７）は、平面視において前記パッド配線層（２９）の外周に沿って環状に形成されており、
前記被覆絶縁膜（５８）は、前記環状の庇部（５７）の下方の凹部（５９）の全周に亘って形成され、前記第１導電層（４９，５６）を側方から被覆する環状の絶縁膜（５８）を含む、付記１－１に記載の半導体装置（Ａ１０）。
［付記１－２］
前記庇部（５７）は、平面視において前記パッド配線層（２９）の外周に沿って環状に形成されており、
前記被覆絶縁膜（５８）は、前記環状の庇部（５７）の下方の凹部（５９）の全周に亘って形成され、前記第１導電層（４９，５６）を側方から被覆する環状の絶縁膜（５８）を含む、付記１－１に記載の半導体装置（Ａ１０）。
【0093】
この構成によれば、第１導電層（４９，５６）の端面（４９ｃ）が凹部（５９）の全周に亘って被覆されている。これにより、パッド配線層（２９）の周囲領域（６０）の全周に亘って、イオンマイグレーションを抑制することができる。
［付記１－３］
前記絶縁層（２）上において互いに間隔を空けて配置された複数の前記パッド配線層（２９）を含み、
前記パッド配線層（２９）の周囲領域（６０）は、隣り合う前記パッド配線層（２９）の間の領域（６１）を含む、付記１－１または付記１－２に記載の半導体装置（Ａ１０）。
［付記１－３］
前記絶縁層（２）上において互いに間隔を空けて配置された複数の前記パッド配線層（２９）を含み、
前記パッド配線層（２９）の周囲領域（６０）は、隣り合う前記パッド配線層（２９）の間の領域（６１）を含む、付記１－１または付記１－２に記載の半導体装置（Ａ１０）。
【0094】
この構成によれば、隣り合うパッド配線層（２９）間におけるイオンの移動を抑制し、イオンマイグレーションを抑制することができる。
［付記１－４］
前記第２導電層（５１，５４，５５）は、前記接合部材（２２）が接合され、前記被覆絶縁膜（５８）から全体が露出した露出面である接合面（５１ａ）を有している、付記１－１～付記１－３のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－４］
前記第２導電層（５１，５４，５５）は、前記接合部材（２２）が接合され、前記被覆絶縁膜（５８）から全体が露出した露出面である接合面（５１ａ）を有している、付記１－１～付記１－３のいずれか一項に記載の半導体装置（Ａ１０）。
【0095】
この構成によれば、第２導電層（５１，５４，５５）の接合面（５１ａ）の全体が被覆絶縁膜（５８）から露出している。そのため、少なくとも、第２導電層（５１，５４，５５）の接合面（５１ａ）に対して被覆絶縁膜（５８）から応力が直接加わることを防止することができる。また、第２導電層（５１，５４，５５）の接合面（５１ａ）の全体が露出しているので、第２導電層（５１，５４，５５）の一部のみが所定形状の開口からパッドとして露出している場合に比べて、より緩和な条件（例えば、寸法条件、位置ずれ条件など）で接合部材（２２）を接合面（５１ａ）に接合することができる。
［付記１－５］
前記被覆絶縁膜（５８）は、平面視において前記庇部（５７）の下方にほぼ隠れている、付記１－１～付記１－４のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－６］
前記被覆絶縁膜（５８）は、前記パッド配線層（２９）の厚さ方向において、前記第２導電層（５１，５４，５５）の端面（５１ｃ）に沿う端面（５８ｃ）を有している、付記１－１～付記１－５のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－７］
前記被覆絶縁膜（５８）の端面（５８ｃ）は、前記第２導電層（５１，５４，５５）の端面（５１ｃ）よりも前記パッド配線層（２９）の内側に配置されている、付記１－６に記載の半導体装置（Ａ１０）。
［付記１－８］
前記被覆絶縁膜（５８）の端面（５８ｃ）は、前記第２導電層（５１，５４，５５）の端面（５１ｃ）と面一である、付記１－６に記載の半導体装置（Ａ１０）。
［付記１－９］
前記被覆絶縁膜（５８）の端面（５８ｃ）は、前記第２導電層（５１，５４，５５）の端面（５１ｃ）よりも前記パッド配線層（２９）の外側に配置されている、付記１－６に記載の半導体装置（Ａ１０）。
［付記１－１０］
前記被覆絶縁膜（５８）は、前記パッド配線層（２９）の厚さ方向における第１厚さ（Ｔ３）と、前記パッド配線層（２９）の厚さ方向に交差する方向における第２厚さ（Ｔ４）であって、前記第１厚さ（Ｔ３）よりも小さい第２厚さ（Ｔ４）とを有している、付記１－１～付記１－９のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１１］
前記被覆絶縁膜（５８）は、樹脂膜（５８）を含む、付記１－１～付記１－１０のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１２］
前記樹脂膜（５８）は、ポリイミド樹脂膜およびフェノール樹脂膜の少なくとも一方を含む、付記１－１１に記載の半導体装置（Ａ１０）。
［付記１－１３］
前記第１導電層（４９，５６）は、Ｃｕ導電層（４９）を含み、
前記第２導電層（５１，５４，５５）は、前記Ｃｕ導電層（４９）上のＮｉ導電層（５４）と、前記Ｎｉ導電層（５４）上のＰｄ導電層（５５）とを含む、付記１－１～付記１－１２のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１４］
前記接合部材（２２）は、前記パッド配線層（２９）の厚さ方向に延びる柱状体（２２２）を含む、付記１－１～付記１－１３のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１５］
前記接合部材（２２）は、ボンディングワイヤ（６８）を含む、付記１－１～付記１－１３のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１６］
前記半導体チップ（２１）を支持する導電部材（１０）と、
前記導電部材の一部および前記半導体チップ（２１）を被覆する封止樹脂（４０）とを含む、付記１－１～付記１－１５のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１７］
素子形成面（３）を有する半導体基板（２０）の前記素子形成面（３）に絶縁層（２）を形成する工程と、
前記絶縁層（２）上に、第１導電材料を含む第１導電層（４９，５６）、および前記第１導電材料とは異なる第２導電材料を含む第２導電層（５１，５４，５５）を順に積層することによってパッド配線層（２９）を形成する工程と、
前記パッド配線層（２９）の前記第１導電層（４９，５６）を選択的にサイドエッチングすることによって、前記第１導電層（４９，５６）の端面（４９ｃ）に対して外側に突出する前記第２導電層（５１，５４，５５）の一部からなる庇部（５７）を前記パッド配線層（２９）に形成する工程と、
前記パッド配線層（２９）を覆うように前記絶縁層（２）上に第２絶縁層（６２）を形成する工程と、
前記庇部（５７）をマスクとして利用するパターニングによって、前記庇部（５７）で覆われた前記第２絶縁層（６２）の第１部分（６２１）を前記第１導電層（４９，５６）の端面（４９ｃ）を被覆する被覆絶縁膜（５８）として残し、かつ前記庇部（５７）で覆われていない前記第２絶縁層（６２）の第２部分（６２２）を選択的に除去する工程とを含む、半導体装置（Ａ１０）の製造方法。
［付記１－５］
前記被覆絶縁膜（５８）は、平面視において前記庇部（５７）の下方にほぼ隠れている、付記１－１～付記１－４のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－６］
前記被覆絶縁膜（５８）は、前記パッド配線層（２９）の厚さ方向において、前記第２導電層（５１，５４，５５）の端面（５１ｃ）に沿う端面（５８ｃ）を有している、付記１－１～付記１－５のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－７］
前記被覆絶縁膜（５８）の端面（５８ｃ）は、前記第２導電層（５１，５４，５５）の端面（５１ｃ）よりも前記パッド配線層（２９）の内側に配置されている、付記１－６に記載の半導体装置（Ａ１０）。
［付記１－８］
前記被覆絶縁膜（５８）の端面（５８ｃ）は、前記第２導電層（５１，５４，５５）の端面（５１ｃ）と面一である、付記１－６に記載の半導体装置（Ａ１０）。
［付記１－９］
前記被覆絶縁膜（５８）の端面（５８ｃ）は、前記第２導電層（５１，５４，５５）の端面（５１ｃ）よりも前記パッド配線層（２９）の外側に配置されている、付記１－６に記載の半導体装置（Ａ１０）。
［付記１－１０］
前記被覆絶縁膜（５８）は、前記パッド配線層（２９）の厚さ方向における第１厚さ（Ｔ３）と、前記パッド配線層（２９）の厚さ方向に交差する方向における第２厚さ（Ｔ４）であって、前記第１厚さ（Ｔ３）よりも小さい第２厚さ（Ｔ４）とを有している、付記１－１～付記１－９のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１１］
前記被覆絶縁膜（５８）は、樹脂膜（５８）を含む、付記１－１～付記１－１０のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１２］
前記樹脂膜（５８）は、ポリイミド樹脂膜およびフェノール樹脂膜の少なくとも一方を含む、付記１－１１に記載の半導体装置（Ａ１０）。
［付記１－１３］
前記第１導電層（４９，５６）は、Ｃｕ導電層（４９）を含み、
前記第２導電層（５１，５４，５５）は、前記Ｃｕ導電層（４９）上のＮｉ導電層（５４）と、前記Ｎｉ導電層（５４）上のＰｄ導電層（５５）とを含む、付記１－１～付記１－１２のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１４］
前記接合部材（２２）は、前記パッド配線層（２９）の厚さ方向に延びる柱状体（２２２）を含む、付記１－１～付記１－１３のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１５］
前記接合部材（２２）は、ボンディングワイヤ（６８）を含む、付記１－１～付記１－１３のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１６］
前記半導体チップ（２１）を支持する導電部材（１０）と、
前記導電部材の一部および前記半導体チップ（２１）を被覆する封止樹脂（４０）とを含む、付記１－１～付記１－１５のいずれか一項に記載の半導体装置（Ａ１０）。
［付記１－１７］
素子形成面（３）を有する半導体基板（２０）の前記素子形成面（３）に絶縁層（２）を形成する工程と、
前記絶縁層（２）上に、第１導電材料を含む第１導電層（４９，５６）、および前記第１導電材料とは異なる第２導電材料を含む第２導電層（５１，５４，５５）を順に積層することによってパッド配線層（２９）を形成する工程と、
前記パッド配線層（２９）の前記第１導電層（４９，５６）を選択的にサイドエッチングすることによって、前記第１導電層（４９，５６）の端面（４９ｃ）に対して外側に突出する前記第２導電層（５１，５４，５５）の一部からなる庇部（５７）を前記パッド配線層（２９）に形成する工程と、
前記パッド配線層（２９）を覆うように前記絶縁層（２）上に第２絶縁層（６２）を形成する工程と、
前記庇部（５７）をマスクとして利用するパターニングによって、前記庇部（５７）で覆われた前記第２絶縁層（６２）の第１部分（６２１）を前記第１導電層（４９，５６）の端面（４９ｃ）を被覆する被覆絶縁膜（５８）として残し、かつ前記庇部（５７）で覆われていない前記第２絶縁層（６２）の第２部分（６２２）を選択的に除去する工程とを含む、半導体装置（Ａ１０）の製造方法。
【0096】
この方法によれば、絶縁層（２）上において庇部（５７）の下方に選択的に被覆絶縁膜（５８）を残すことができる。また、少なくとも、パッド配線層（２９）の上面（５１ａ）および当該上面（５１ａ）近傍のパッド配線層（２９）の端面（５１ｃ）上部を、被覆絶縁膜（５８）から露出させることができる。これにより、パッド配線層（２９）の周囲領域（６０）におけるイオンマイグレーションを抑制し、かつパッド配線層（２９）への応力を低減することができる半導体装置（Ａ１０）を提供することができる。
【0097】
また、第２絶縁層（６２）のパターニング時のマスクとしてパッド配線層（２９）の庇部（５７）が利用されるので、マスクの追加に伴うコスト上昇を防止することもできる。
［付記１－１８］
前記第２絶縁層（６２）は、感光性の樹脂層（６２）を含み、
前記庇部（５７）をマスクとして利用するパターニングは、前記樹脂層（６２）に対して全面露光を行う工程と、露光後の現像処理によって、前記樹脂層（６２）の非感光部である前記第１部分（６２１）を樹脂膜（５８）として残し、かつ前記樹脂層（６２）の感光部である前記第２部分（６２２）を選択的に除去する工程とを含む、付記１－１７に記載の半導体装置（Ａ１０）の製造方法。
［付記１－１９］
前記庇部（５７）をマスクとして利用するパターニングは、前記第２絶縁層（６２）をエッチバックすることによって、前記第２絶縁層（６２）の前記第１部分（６２１）を被覆樹脂膜（５８）として残し、かつ前記第２絶縁層（２）の前記第２部分（６２２）を選択的に除去する工程を含む、付記１－１７に記載の半導体装置（Ａ１０）の製造方法。
［付記１－１８］
前記第２絶縁層（６２）は、感光性の樹脂層（６２）を含み、
前記庇部（５７）をマスクとして利用するパターニングは、前記樹脂層（６２）に対して全面露光を行う工程と、露光後の現像処理によって、前記樹脂層（６２）の非感光部である前記第１部分（６２１）を樹脂膜（５８）として残し、かつ前記樹脂層（６２）の感光部である前記第２部分（６２２）を選択的に除去する工程とを含む、付記１－１７に記載の半導体装置（Ａ１０）の製造方法。
［付記１－１９］
前記庇部（５７）をマスクとして利用するパターニングは、前記第２絶縁層（６２）をエッチバックすることによって、前記第２絶縁層（６２）の前記第１部分（６２１）を被覆樹脂膜（５８）として残し、かつ前記第２絶縁層（２）の前記第２部分（６２２）を選択的に除去する工程を含む、付記１－１７に記載の半導体装置（Ａ１０）の製造方法。
【符号の説明】
【0098】
１ ：多層配線構造
２ ：パッシベーション層
３ ：素子形成面
４ ：第１層間絶縁膜
５ ：第２層間絶縁膜
６ ：第３層間絶縁膜
７ ：第４層間絶縁膜
９ ：Ｃｕシード層
１０ ：導電部材
１１ ：第１リード
１１Ａ ：第１入力端子
１１Ｂ ：第２入力端子
１１Ｃ ：出力端子
１２ ：第２リード
１３ ：第３リード
１４ ：第１配線層
１５ ：第２配線層
１６ ：第３配線層
１７ ：バリア層
１８ ：Ｃｕ柱状体
１９ ：張出部
２０ ：素子チップ
２１ ：チップ本体
２２ ：接合部材
２２Ａ ：第１接合部材
２２Ｂ ：第２接合部材
２３ ：上面
２４ ：第１層
２５ ：第２層
２６ ：マスク
２６ａ ：開口
２７ ：Ｃｕシード層
２８ ：マスク
２８ａ ：開口
２９ ：パッド配線層
３０ ：接合層
３１ ：第１バリア層
３２ ：第１バリア層
３３ ：第２バリア層
３４ ：第２バリア層
３５ ：第３バリア層
３６ ：第３バリア層
３９ ：第１ビア
４０ ：封止樹脂
４１ ：頂面
４２ ：底面
４３ ：第１ビアバリア膜
４４ ：第２ビア
４５ ：第２ビアバリア膜
４６ ：第３ビア
４７ ：第３ビアバリア膜
４８ ：バリア導電層
４９ ：Ｃｕ導電層
４９ａ ：上面
４９ｂ ：下面
４９ｃ ：側面
５０ ：凹部
５１ ：第２導電層
５１ａ ：上面
５１ｂ ：下面
５１ｃ ：側面
５１ｄ ：境界部
５２ ：第１部分
５３ ：第２部分
５４ ：第１層（Ｎｉ層）
５５ ：第２層（Ｐｄ層）
５６ ：第１導電層
５７ ：庇部
５８ ：被覆絶縁膜
５８ｃ ：側面
５９ ：凹部
６０ ：周囲領域
６１ ：領域
６２ ：絶縁層
６３ ：樹脂膜
６４ ：コンタクト孔
６５ ：矢印
６６ ：矢印
６７ ：パッド
６８ ：ボンディングワイヤ
１０１ ：主面
１０２ ：裏面
１１１ ：主部
１１１Ａ ：第１入力端子
１１２ ：側部
１１２Ａ ：第１端面
１１２Ｂ ：部
１１２Ｃ ：切込部
１１３ ：突出部
１１３Ａ ：副端面
１２１ ：第２端面
１３１ ：第３端面
２１１ ：半導体基板
２１２ ：半導体層
２１２Ａ ：スイッチング回路
２１２Ｂ ：制御回路
２２２ ：柱状体
２２２Ａ ：先端面
２２２Ｂ ：側面
２２２Ｃ ：凹部
４３１ ：第１側面
４３２ ：第２側面
５８１ｃ ：第１領域
５８２ｃ ：第２領域
６２１ ：第１部分
６２２ ：第２部分
Ａ１０ ：半導体装置
Ｓ ：はみ出し量
Ｔ１ ：厚さ
Ｔ２ ：厚さ
Ｔ３ ：第１厚さ
Ｔ４ ：第２厚さ
Ｗ１ ：幅
２ ：パッシベーション層
３ ：素子形成面
４ ：第１層間絶縁膜
５ ：第２層間絶縁膜
６ ：第３層間絶縁膜
７ ：第４層間絶縁膜
９ ：Ｃｕシード層
１０ ：導電部材
１１ ：第１リード
１１Ａ ：第１入力端子
１１Ｂ ：第２入力端子
１１Ｃ ：出力端子
１２ ：第２リード
１３ ：第３リード
１４ ：第１配線層
１５ ：第２配線層
１６ ：第３配線層
１７ ：バリア層
１８ ：Ｃｕ柱状体
１９ ：張出部
２０ ：素子チップ
２１ ：チップ本体
２２ ：接合部材
２２Ａ ：第１接合部材
２２Ｂ ：第２接合部材
２３ ：上面
２４ ：第１層
２５ ：第２層
２６ ：マスク
２６ａ ：開口
２７ ：Ｃｕシード層
２８ ：マスク
２８ａ ：開口
２９ ：パッド配線層
３０ ：接合層
３１ ：第１バリア層
３２ ：第１バリア層
３３ ：第２バリア層
３４ ：第２バリア層
３５ ：第３バリア層
３６ ：第３バリア層
３９ ：第１ビア
４０ ：封止樹脂
４１ ：頂面
４２ ：底面
４３ ：第１ビアバリア膜
４４ ：第２ビア
４５ ：第２ビアバリア膜
４６ ：第３ビア
４７ ：第３ビアバリア膜
４８ ：バリア導電層
４９ ：Ｃｕ導電層
４９ａ ：上面
４９ｂ ：下面
４９ｃ ：側面
５０ ：凹部
５１ ：第２導電層
５１ａ ：上面
５１ｂ ：下面
５１ｃ ：側面
５１ｄ ：境界部
５２ ：第１部分
５３ ：第２部分
５４ ：第１層（Ｎｉ層）
５５ ：第２層（Ｐｄ層）
５６ ：第１導電層
５７ ：庇部
５８ ：被覆絶縁膜
５８ｃ ：側面
５９ ：凹部
６０ ：周囲領域
６１ ：領域
６２ ：絶縁層
６３ ：樹脂膜
６４ ：コンタクト孔
６５ ：矢印
６６ ：矢印
６７ ：パッド
６８ ：ボンディングワイヤ
１０１ ：主面
１０２ ：裏面
１１１ ：主部
１１１Ａ ：第１入力端子
１１２ ：側部
１１２Ａ ：第１端面
１１２Ｂ ：部
１１２Ｃ ：切込部
１１３ ：突出部
１１３Ａ ：副端面
１２１ ：第２端面
１３１ ：第３端面
２１１ ：半導体基板
２１２ ：半導体層
２１２Ａ ：スイッチング回路
２１２Ｂ ：制御回路
２２２ ：柱状体
２２２Ａ ：先端面
２２２Ｂ ：側面
２２２Ｃ ：凹部
４３１ ：第１側面
４３２ ：第２側面
５８１ｃ ：第１領域
５８２ｃ ：第２領域
６２１ ：第１部分
６２２ ：第２部分
Ａ１０ ：半導体装置
Ｓ ：はみ出し量
Ｔ１ ：厚さ
Ｔ２ ：厚さ
Ｔ３ ：第１厚さ
Ｔ４ ：第２厚さ
Ｗ１ ：幅
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23A】
【図23B】
【図23C】
【図23D】
【図23E】
【図23F】
【図23G】
【図23H】
【図23I】
【図23J】
【図23K】
【図23L】
【図23M】
【図23N】
【図23O】
【図23P】
【図24】
【図25】
【図26】
【図27】