知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022190607
(43)【公開日】2022-12-26
(54)【発明の名称】画像表示装置１及び電子機器
(51)【国際特許分類】
H01L 21/336 20060101AFI20221219BHJP
H05B 33/12 20060101ALI20221219BHJP
H05B 33/02 20060101ALI20221219BHJP
H01L 27/32 20060101ALI20221219BHJP
G09F 9/30 20060101ALI20221219BHJP
H01L 51/50 20060101ALN20221219BHJP
【ＦＩ】
H01L29/78 619B
H01L29/78 616A
H05B33/12 B
H05B33/02
H01L27/32
G09F9/30 365
G09F9/30 338
H05B33/14 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2021099012
(22)【出願日】2021-06-14
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(72)【発明者】
【氏名】甚田 誠一郎
【テーマコード（参考）】
3K107
5C094
5F110
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC35
3K107CC41
3K107EE04
3K107EE07
3K107EE21
3K107EE67
3K107EE68
3K107FF15
3K107HH05
5C094AA51
5C094AA60
5C094BA03
5C094BA27
5C094CA19
5C094DA09
5C094DA13
5C094EB02
5C094ED15
5C094FA01
5C094FA02
5C094HA08
5F110AA30
5F110BB01
5F110CC01
5F110CC07
5F110DD01
5F110DD03
5F110FF02
5F110FF03
5F110FF09
5F110HM05
5F110HM15
5F110NN41
(57)【要約】
【課題】透過部を設けた場合でも、外光や光源光が画素内のトランジスタに入射されないようにする。
【解決手段】画像表示装置は、二次元方向に配置される複数の画素を備える。前記複数の画素は、発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する。
【選択図】図２７
【解決手段】画像表示装置は、二次元方向に配置される複数の画素を備える。前記複数の画素は、発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する。
【選択図】図２７
【特許請求の範囲】
【請求項1】
二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、画像表示装置。
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、画像表示装置。
【請求項2】
前記遮光層は、前記第２領域内に配置されるトランジスタに環境光及び光源光の少なくとも一方からの光が入射されないように遮光する、請求項１に記載の画像表示装置。
【請求項3】
前記遮光層は、前記トランジスタのチャネル領域に光が入射されないように配置される、請求項１に記載の画像表示装置。
【請求項4】
前記遮光層は、前記トランジスタのチャネル領域の面積以上の面積を有する、請求項３に記載の画像表示装置。
【請求項5】
前記遮光層は、前記トランジスタの前記チャネル領域とソース領域との間、及び前記チャネル領域とドレイン領域との間に配置されるＬＤＤ（Lightly Doped Drain）領域と前記チャネル領域とに光が入射されないように配置される、請求項３に記載の画像表示装置。
【請求項6】
前記遮光層は、前記トランジスタの前記チャネル領域と、その両端側の前記ＬＤＤ領域とを合わせた面積以上の面積を有する、請求項５に記載の画像表示装置。
【請求項7】
前記遮光層は、前記第２領域内に配置される前記トランジスタのドレインとソースとの間で一方向に電流が流れる場合には、前記ソースに一端が接続されて、前記トランジスタのチャネル領域を覆うように配置される、請求項１に記載の画像表示装置。
【請求項8】
前記遮光層は、前記第２領域内に配置される前記トランジスタのソースとドレインとの間で双方向に電流が流れる場合には、前記ソースに一端が接続されて前記トランジスタのチャネル領域の少なくとも一部を覆う第１遮光領域と、前記ドレインに一端が接続されて前記チャネル領域の少なくとも一部を覆う第２遮光領域と、を有する、請求項１に記載の画像表示装置。
【請求項9】
前記複数の画素のそれぞれは、
発光素子と、
前記発光素子を駆動するドライブトランジスタと、を有し、
前記遮光層は、前記第２領域内に配置される前記ドライブトランジスタへの光を遮光する、請求項１に記載の画像表示装置。
発光素子と、
前記発光素子を駆動するドライブトランジスタと、を有し、
前記遮光層は、前記第２領域内に配置される前記ドライブトランジスタへの光を遮光する、請求項１に記載の画像表示装置。
【請求項10】
前記複数の画素のそれぞれは、
線形領域で動作する少なくとも一つのスイッチトランジスタを有し、
前記遮光層は、前記第２領域内に配置される前記スイッチトランジスタへの光を遮光する、請求項９に記載の画像表示装置。
線形領域で動作する少なくとも一つのスイッチトランジスタを有し、
前記遮光層は、前記第２領域内に配置される前記スイッチトランジスタへの光を遮光する、請求項９に記載の画像表示装置。
【請求項11】
前記遮光層は、前記ドライブトランジスタのゲート電圧を制御する前記スイッチトランジスタへの光を遮光する、請求項１０に記載の画像表示装置。
【請求項12】
前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置される前記トランジスタのゲートを含む第１配線層と、
前記第１配線層よりも下方に配置される前記トランジスタのチャネル領域を含む半導体層と、を備え、
前記遮光層は、前記半導体層よりも下方に配置されて、前記チャネル領域への光を遮光する、請求項９に記載の画像表示装置。
前記アノード電極層よりも下方に配置される前記トランジスタのゲートを含む第１配線層と、
前記第１配線層よりも下方に配置される前記トランジスタのチャネル領域を含む半導体層と、を備え、
前記遮光層は、前記半導体層よりも下方に配置されて、前記チャネル領域への光を遮光する、請求項９に記載の画像表示装置。
【請求項13】
前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置され、前記第２領域内に配置される前記トランジスタのチャネル領域を含む半導体層と、
前記半導体層よりも下方に配置されるゲートを含む第１配線層と、をさらに備え、
前記遮光層は、前記第１配線層よりも下方に配置されて、前記チャネル領域への光を遮光する、請求項９に記載の画像表示装置。
前記アノード電極層よりも下方に配置され、前記第２領域内に配置される前記トランジスタのチャネル領域を含む半導体層と、
前記半導体層よりも下方に配置されるゲートを含む第１配線層と、をさらに備え、
前記遮光層は、前記第１配線層よりも下方に配置されて、前記チャネル領域への光を遮光する、請求項９に記載の画像表示装置。
【請求項14】
前記第１配線層及び前記半導体層よりも上方に配置されて、前記チャネル領域への光を遮光する第２配線層をさらに備える、請求項１２に記載の画像表示装置。
【請求項15】
前記遮光層は、前記半導体層の面積以上の面積を有する、請求項１２に記載の画像表示装置。
【請求項16】
前記複数の画素を有する表示パネルを備え、
前記第１画素領域は、前記表示パネル内の複数箇所に設けられる、請求項１に記載の画像表示装置。
前記第１画素領域は、前記表示パネル内の複数箇所に設けられる、請求項１に記載の画像表示装置。
【請求項17】
二次元方向に配置される複数の画素を有する画像表示装置と、
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記画像表示装置は、
二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、電子機器。
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記画像表示装置は、
二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、電子機器。
【請求項18】
前記受光装置は、前記第１画素領域を透過した光を受光する、請求項１７に記載の電子機器。
【請求項19】
前記第１画素領域を透過させて所定の波長の光を発光する光源を備える、請求項１７に記載の電子機器。
【請求項20】
前記受光装置は、前記第２領域を通して入射された光を光電変換する撮像センサと、前記第２領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第２領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、請求項１７に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、画像表示装置１及び電子機器に関する。
【背景技術】
【0002】
最近のスマートフォンや携帯電話、ＰＣ（Personal Computer）などの電子機器では、表示パネルの額縁（ベゼル）に、カメラなどの種々のセンサを搭載している。搭載されるセンサも増える傾向にあり、カメラの他に、顔認証用のセンサや赤外線センサ、動体検出センサなどがある。また、プロジェクタ等のための光源が搭載される場合もある。その一方で、デザイン上の観点や軽薄短小化の傾向から、画面サイズに影響を与えずに電子機器の外形サイズをできるだけコンパクトにすることが求められており、ベゼル幅は狭まる傾向にある。このような背景から、表示パネルの真下にイメージセンサモジュールを配置して、表示パネルを通過した被写体光をイメージセンサモジュールで撮影する技術が提案されている。表示パネルの真下にイメージセンサモジュールを配置するには、表示パネルを透明化する必要がある（特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１１－１７５９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
表示パネルを透明化するには、表示パネル内の少なくとも一部の画素内に、可視光を透過する透過部を設ける必要がある。透過部の面積を広げるほど、表示パネルの真下に配置可能なセンサや光源の種類を増やすことができる。
【0005】
しかしながら、最近の表示パネルは、フルＨＤ以上の解像度を備えていることが多く、画素数が増える傾向にある。また、表示品質向上のためには、各画素内のトランジスタの数を少なくするのは困難である。よって、各画素内のトランジスタの一部は、透過部内に配置せざるを得ない。
【0006】
ところが、透過部には、外光や光源光が入り込むため、透過部内のトランジスタに外光や光源光が入射されて、トランジスタの劣化（光によるソース-ドレイン間電流リーク）が促進されるおそれがある。トランジスタが劣化すると、トランジスタに流れる電流が変化して、発光輝度が低下するなどの表示品質の低下が生じる。
【0007】
そこで、本開示では、透過部を設けた場合でも、外光や光源光が画素内のトランジスタに入射されないようにした画像表示装置１及び電子機器を提供するものである。
【課題を解決するための手段】
【0008】
上記の課題を解決するために、本開示によれば、二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、画像表示装置が提供される。
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、画像表示装置が提供される。
【0009】
前記遮光層は、前記第２領域内に配置されるトランジスタに環境光及び光源光の少なくとも一方からの光が入射されないように遮光してもよい。
【0010】
前記遮光層は、前記トランジスタのチャネル領域に光が入射されないように配置されてもよい。
【0011】
前記遮光層は、前記トランジスタのチャネル領域の面積以上の面積を有してもよい。
【0012】
前記遮光層は、前記トランジスタの前記チャネル領域とソース領域との間、及び前記チャネル領域とドレイン領域との間に配置されるＬＤＤ（Lightly Doped Drain）領域と前記チャネル領域とに光が入射されないように配置されてもよい。
【0013】
前記遮光層は、前記トランジスタの前記チャネル領域と、その両端側の前記ＬＤＤ領域とを合わせた面積以上の面積を有してもよい。
【0014】
前記遮光層は、前記第２領域内に配置される前記トランジスタのドレインとソースとの間で一方向に電流が流れる場合には、前記ソースに一端が接続されて、前記トランジスタのチャネル領域を覆うように配置されてもよい。
【0015】
前記遮光層は、前記第２領域内に配置される前記トランジスタのソースとドレインとの間で双方向に電流が流れる場合には、前記ソースに一端が接続されて前記トランジスタのチャネル領域の少なくとも一部を覆う第１遮光領域と、前記ドレインに一端が接続されて前記チャネル領域の少なくとも一部を覆う第２遮光領域と、を有してもよい。
【0016】
前記複数の画素のそれぞれは、
発光素子と、
前記発光素子を駆動するドライブトランジスタと、を有し、
前記遮光層は、前記第２領域内に配置される前記ドライブトランジスタへの光を遮光してもよい。
発光素子と、
前記発光素子を駆動するドライブトランジスタと、を有し、
前記遮光層は、前記第２領域内に配置される前記ドライブトランジスタへの光を遮光してもよい。
【0017】
前記複数の画素のそれぞれは、
線形領域で動作する少なくとも一つのスイッチトランジスタを有し、
前記遮光層は、前記第２領域内に配置される前記スイッチトランジスタへの光を遮光してもよい。
線形領域で動作する少なくとも一つのスイッチトランジスタを有し、
前記遮光層は、前記第２領域内に配置される前記スイッチトランジスタへの光を遮光してもよい。
【0018】
前記遮光層は、前記ドライブトランジスタのゲート電圧を制御する前記スイッチトランジスタへの光を遮光してもよい。
【0019】
前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置される前記トランジスタのゲートを含む第１配線層と、
前記第１配線層よりも下方に配置される前記トランジスタのチャネル領域を含む半導体層と、を備え、
前記遮光層は、前記半導体層よりも下方に配置されて、前記チャネル領域への光を遮光してもよい。
前記アノード電極層よりも下方に配置される前記トランジスタのゲートを含む第１配線層と、
前記第１配線層よりも下方に配置される前記トランジスタのチャネル領域を含む半導体層と、を備え、
前記遮光層は、前記半導体層よりも下方に配置されて、前記チャネル領域への光を遮光してもよい。
【0020】
前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置され、前記第２領域内に配置される前記トランジスタのチャネル領域を含む半導体層と、
前記半導体層よりも下方に配置されるゲートを含む第１配線層と、をさらに備え、
前記遮光層は、前記第１配線層よりも下方に配置されて、前記チャネル領域への光を遮光してもよい。
前記アノード電極層よりも下方に配置され、前記第２領域内に配置される前記トランジスタのチャネル領域を含む半導体層と、
前記半導体層よりも下方に配置されるゲートを含む第１配線層と、をさらに備え、
前記遮光層は、前記第１配線層よりも下方に配置されて、前記チャネル領域への光を遮光してもよい。
【0021】
前記第１配線層及び前記半導体層よりも上方に配置されて、前記チャネル領域への光を遮光する第２配線層をさらに備えてもよい。
【0022】
前記遮光層は、前記半導体層の面積以上の面積を有してもよい。
【0023】
前記複数の画素を有する表示パネルを備え、
前記第１画素領域は、前記表示パネル内の複数箇所に設けられてもよい。
前記第１画素領域は、前記表示パネル内の複数箇所に設けられてもよい。
【0024】
本開示によれば、二次元方向に配置される複数の画素を有する画像表示装置と、
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記画像表示装置は、
二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、電子機器が提供される。
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記画像表示装置は、
二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、電子機器が提供される。
【0025】
前記受光装置は、前記第１画素領域を透過した光を受光してもよい。
【0026】
前記第１画素領域を透過させて所定の波長の光を発光する光源を備えてもよい。
【0027】
前記受光装置は、前記第２領域を通して入射された光を光電変換する撮像センサと、前記第２領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第２領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含んでもよい。
【図面の簡単な説明】
【0028】
【図1】第１の実施形態による画像表示装置１を備えた電子機器の平面図及び断面図。
【図2A】表示パネルの中央より上側の裏面側に二つのセンサを並べて配置した例を示す図。
【図2B】表示パネルの四隅にセンサを配置した例を示す図。
【図3】第１画素領域内の透過画素の構造と、第２画素領域内の通常画素の構造とを模式的に示す図。
【図4】センサの一例であるイメージセンサモジュールの断面図。
【図5】イメージセンサモジュールの光学構成を模式的に説明する図。
【図6】被写体からの光がイメージセンサ上に結像するまでの光路を説明する図。
【図7】ＯＬＥＤを含む画素回路の基本構成を示す回路図。
【図9】（ａ）は色画素のアノード電極より下方に配置される画素回路のレイアウト図、（ｂ）はセンサと重ならない第２画素領域のレイアウト図、（ｃ）はセンサと重なる第１画素領域のレイアウト図。
【図10】センサが真下に配置されていない第２画素領域内の通常画素の断面図。
【図11】表示層の断面図。
【図12】第１変形例に係る画素回路の回路図。
【図14】第２変形例に係る画素回路の回路図。
【図16】第３変形例に係る画素回路の回路図。
【図18】第４変形例に係る画素回路の回路図。
【図20】第５変形例に係る画素回路の回路図。
【図22】第１画素領域内のトップゲート構造の第１発光領域と非発光領域の断面図。
【図23】第１画素領域内のボトムゲート構造の第１発光領域と非発光領域の断面図。
【図25】ドライブトランジスタの次に外光と光源光を遮光する必要のある優先度の高いトランジスタを破線で明示した図。
【図26】ドライブトランジスタの次に外光と光源光を遮光する必要のある優先度の高いトランジスタを破線で明示した図。
【図27】遮光層の第１例を示す断面図。
【図28】遮光層の第２例を示す断面図。
【図29】遮光層の第３例を示す断面図。
【図32】表示パネル内の第１画素領域と第２画素領域の画素構造と画素レイアウトを示す図。
【図33】本開示に係る画像表示装置に設けられる遮光層の配置場所をまとめた図。
【図34A】第１例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図34B】第２例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図35A】第３例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図35B】第４例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図36A】第５例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図36B】第６例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図37A】第７例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図37B】第８例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図38A】第７例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図38B】第８例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図39A】第９例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図39B】第１０例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図40A】第１１例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図40B】第１２例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図46】第１３例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図47】第１４例に係る非発光領域の断面構造及び平面レイアウトを示す図。
【図48A】乗物の後方から前方にかけての乗物の内部の様子を示す図。
【図48B】乗物の斜め後方から斜め前方にかけての乗物の内部の様子を示す図。
【図49A】電子機器の第２適用例であるデジタルカメラの正面図。
【図49B】デジタルカメラの背面図。
【図50A】電子機器の第３適用例であるＨＭＤの外観図。
【図50B】スマートグラスの外観図。
【図51】電子機器の第４適用例であるＴＶの外観図。
【図52】電子機器の第５適用例であるスマートフォンの外観図。
【発明を実施するための形態】
【0029】
以下、図面を参照して、画像表示装置１及び電子機器の実施形態について説明する。以下では、画像表示装置１及び電子機器の主要な構成部分を中心に説明するが、画像表示装置１及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
【0030】
（第１の実施形態）
図１は本開示の第１の実施形態による画像表示装置１を備えた電子機器５０の平面図及び断面図である。図示のように、本実施形態による画像表示装置１は、表示パネル２を備えている。表示パネル２には、例えばフレキシブル・プリント基板（ＦＰＣ：Flexible Printed Circuits）３が接続されている。表示パネル２は、例えばガラス基板又は透明フィルム上に複数の層を積層したものであり、表示面２ｚには縦横に複数の画素が配置されている。ＦＰＣ３の上には、表示パネル２の駆動回路の少なくとも一部を内蔵するチップ（ＣＯＦ：Chip On Film）４が実装されている。なお、駆動回路をＣＯＧ（Chip On Glass）として表示パネル２に積層してもよい。
図１は本開示の第１の実施形態による画像表示装置１を備えた電子機器５０の平面図及び断面図である。図示のように、本実施形態による画像表示装置１は、表示パネル２を備えている。表示パネル２には、例えばフレキシブル・プリント基板（ＦＰＣ：Flexible Printed Circuits）３が接続されている。表示パネル２は、例えばガラス基板又は透明フィルム上に複数の層を積層したものであり、表示面２ｚには縦横に複数の画素が配置されている。ＦＰＣ３の上には、表示パネル２の駆動回路の少なくとも一部を内蔵するチップ（ＣＯＦ：Chip On Film）４が実装されている。なお、駆動回路をＣＯＧ（Chip On Glass）として表示パネル２に積層してもよい。
【0031】
本実施形態による画像表示装置１は、表示パネル２の真下に、表示パネル２を通して光を受光する各種のセンサ５を配置可能としている。本明細書では、画像表示装置１とセンサ５を備えた構成を電子機器５０と呼ぶ。電子機器５０内に設けられるセンサ５の種類は特に問わないが、例えば、表示パネル２を通して入射された光を光電変換する撮像センサ５、表示パネル２を通して光を投光するとともに、対象物で反射された光を表示パネル２を通して受光して、対象物までの距離を計測する距離計測センサ５、表示パネル２を通して入射された光に基づいて温度を計測する温度センサ５などである。このように、表示パネル２の真下に配置されるセンサ５は、光を受光する受光装置の機能を少なくとも備えている。なお、センサ５は、表示パネル２を通して光を投光する発光装置の機能を備えていてもよい。
【0032】
図１は表示パネル２の真下に配置されるセンサ５の具体的な場所の一例を破線で示している。図１のように、センサ５は、例えば、表示パネル２の中央よりも上側の裏面側に配置されている。なお、図１のセンサ５の配置場所は一例であり、センサ５の配置場所は任意である。表示パネル２の裏面側にセンサ５を配置することで、表示パネル２の周囲にセンサ５を配置しなくて済み、電子機器５０のベゼルを極小化することができ、電子機器５０の正面側のほぼ全域を表示パネル２にすることができ、表示パネル２の面積を小さくせずに電子機器５０の外形サイズを小型化できる。
【0033】
図１では、表示パネル２の一箇所にセンサ５を配置する例を示しているが、図２Ａ又は図２Ｂに示すように、複数箇所にセンサ５を配置してもよい。図２Ａは表示パネル２の中央より上側の裏面側に二つのセンサ５を並べて配置した例を示している。また、図２Ｂは、表示パネル２の四隅にセンサ５を配置した例を示している。図２Ｂのように、表示パネル２の四隅にセンサ５を配置するのは以下の理由である。表示パネル２内のセンサ５と重なる画素領域は、透過率を高くする工夫を施すため、その周囲の画素領域とは表示品質に若干の差異が生じるおそれがある。人間は画面中央を凝視するとき、中心視野となる画面中央部は詳細まで把握でき、若干の差異に気づくことができる。しかし、周辺視野となる外周部の詳細視認度は低くなる。通常の表示画像では画面中央を見ることが多いため、その差異を目立たなくするために四隅にセンサ５を配置することが推奨される。
【0034】
図２Ａや図２Ｂのように、表示パネル２の裏面側に複数のセンサ５を配置する場合、複数のセンサ５の種類は同じでも異なっていてもよい。例えば、焦点距離の異なる複数のイメージセンサモジュール９を配置してもよいし、あるいは、撮像センサ５とＴｏＦ（Time of Flight）センサ５などのように、異なる種類のセンサ５を配置してもよい。
【0035】
表示パネル２の真下にセンサ５を配置する場合、裏面側のセンサ５と重なる画素領域（第１画素領域）と、センサ５と重ならない画素領域（第２画素領域）で、画素の構造を変える必要がある。なお、本明細書では、第２画素領域内の各画素を通常画素と呼び、第１画素領域内の各画素を透過画素と呼ぶことがある。
【0036】
図３は第１画素領域６内の透過画素７の構造と、第２画素領域８内の通常画素７の構造とを模式的に示す図である。第１画素領域６内の透過画素７は、自発光素子６ａ、第１発光領域（第１領域）６ｂ、及び非発光領域（第２領域）６ｃを有する。第１発光領域６ｂは、自発光素子６ａにより発光される領域である。非発光領域６ｃは、自発光素子６ａによる発光は行わないものの、可視光を透過させる所定の形状の透過窓６ｄを有する。第２画素領域８内の通常画素７は、自発光素子８ａ及び第２発光領域８ｂを有する。第２発光領域８ｂは、自発光素子８ａにより発光され、第１発光領域６ｂよりも大きい面積を有する。また、第２画素領域８内の通常画素７には透過窓は設けられていない。
【0037】
自発光素子６ａ及び自発光素子８ａの代表例は、有機ＥＬ（Electroluminescence)素子（以下では、ＯＬＥＤ：Organic Light Emitting Diodeとも呼ぶ）である。自発光素子６ａ、８ａは、バックライトを省略できるため、少なくとも一部を透明化することができる。以下では、自発光素子としてＯＬＥＤを用いる例を主に説明する。
【0038】
なお、センサ５と重なる画素領域とセンサ５と重ならない画素領域で画素７の構造を変えるのではなく、表示パネル２内の全画素７の構造を同じにすることも考えられる。この場合、表示パネル２内の任意の場所にセンサ５を重ねて配置できるように、全画素７を図３の第１発光領域６ｂと非発光領域６ｃで構成すればよい。ところが、第１発光領域６ｂは、通常画素に比べて発光面積が狭いため、単位面積当たりの電流が増えて、ＯＬＥＤの劣化が起きやすくなる。このため、本開示に係る画像表示装置１では、表示パネル２内に第１画素領域６と第２画素領域８とを設けている。
【0039】
図４はセンサ５の一例であるイメージセンサモジュール９の断面図である。図４に示すように、イメージセンサモジュール９は、支持基板９ａの上に実装されるイメージセンサ９ｂと、ＩＲ（Infrared Ray）カットフィルタ９ｃと、レンズユニット９ｄと、コイル９ｅと、磁石９ｆと、バネ９ｇとを有する。レンズユニット９ｄは、１つ又は複数のレンズを有する。レンズユニット９ｄは、コイル９ｅに流す電流の方向に応じて光軸方向に移動可能とされている。なお、イメージセンサモジュール９の内部構成は、図４に示したものに限定されない。
【0040】
図５はイメージセンサモジュール９の光学構成を模式的に説明する図である。被写体１０からの光は、レンズユニット９ｄで屈折されて、イメージセンサ９ｂ上に結像する。レンズユニット９ｄに入射される光の量が多いほどイメージセンサ９ｂで受光される光量も増えて、感度が向上する。本実施形態の場合、被写体１０とレンズユニット９ｄとの間に表示パネル２が配置される。被写体１０からの光が表示パネル２を透過する際に、表示パネル２での吸収、反射、回折を抑制することが重要となる。
【0041】
図６は被写体１０からの光がイメージセンサ９ｂ上に結像するまでの光路を説明する図である。図６では、表示パネル２の各画素７とイメージセンサ９ｂの各画素７を模式的に矩形のマス目で表している。図示のように、表示パネル２の各画素７のサイズは、イメージセンサ９ｂの各画素７のサイズよりもはるかに大きい。被写体１０の特定位置からの光は、表示パネル２の透過窓を通過して、イメージセンサモジュール９のレンズユニット９ｄで屈折されて、イメージセンサ９ｂ上の特定画素で結像される。このように、被写体１０からの光は、表示パネル２の第１画素領域６内の複数画素７に設けられた複数の透過窓を透過して、イメージセンサモジュール９に入射される。
【0042】
図７はＯＬＥＤ２０を含む画素回路１２の基本構成を示す回路図である。図７の画素回路１２は、ＯＬＥＤ２０の他に、５つのトランジスタＤｒ、ＷＳ、ＤＳ、ＡＺ１、ＡＺ２と、画素容量Ｃｓとを有する。トランジスタＤｒは、ＯＬＥＤ２０を駆動するドライブトランジスタである。ドライブトランジスタＤｒのソースは、ＯＬＥＤ２０のアノード電極に接続されている。ドライブトランジスタＤｒのゲート－ソース間には、画素容量Ｃｓが接続されている。ドライブトランジスタＤｒのドレインと電源電圧ノードＶccpの間には、トランジスタＤＳが接続されている。トランジスタＤＳは、ＤＳ信号によりオン又はオフする。
【0043】
ドライブトランジスタＤｒのゲートと信号線Ｓｉｇの間には、トランジスタＷＳが接続されている。トランジスタＷＳは、ＷＳ信号によりオン又はオフするサンプリングトランジスタである。
【0044】
ドライブトランジスタＤｒのソースと初期化電圧ノードＶiniとの間には、トランジスタＡＺ１が接続されている。トランジスタＡＺ１は、ＡＺ１信号によりオン又はオフする。ドライブトランジスタＤｒのゲートとオフセット電圧ノードＶofsとの間には、トランジスタＡＺ２が接続されている。トランジスタＡＺ２は、ＡＺ２信号によりオン又はオフする。
【0045】
画素回路１２内の５個のトランジスタのうち、ドライブトランジスタＤｒのみが飽和領域で増幅動作を行い、それ以外の４つのトランジスタは線形領域でスイッチング動作を行う。また、５個のトランジスタのうち、トランジスタＤＳのみがＰＭＯＳであり、それ以外の４つのトランジスタはＮＭＯＳである。
【0046】
図８は図７の画素回路１２の動作タイミング図である。時刻ｔ１でトランジスタＤＳがオフする。時刻ｔ１では、トランジスタＷＳ、ＡＺ１、ＡＺ２もオフ状態である。その後、時刻ｔ２でトランジスタＡＺ１とＡＺ２がオンする。これにより、ドライブトランジスタＤｒのソース（波形ｗ２）が初期化電圧Ｖiniになり、ドライブトランジスタＤｒのゲート（波形ｗ１）がオフセット電圧Ｖofsになる。よって、この時点では、ドライブトランジスタＤｒのゲート－ソース間に接続された画素容量Ｃｓには、Ｖofs－Ｖiniの電圧が印加される。
【0047】
時刻ｔ３でＡＺ１信号がローになってトランジスタＡＺ１がオフし、その後、時刻ｔ４でＤＳ信号がローになってトランジスタＤＳがする。これにより、ドライブトランジスタＤｒのソース電圧は急激に上昇し、ドライブトランジスタＤｒのゲート－ソース間電圧がドライブトランジスタＤｒの閾値電圧になった時点で、ドライブトランジスタＤｒのソース電圧の上昇は停止される。これにより、ドライブトランジスタＤｒのゲート－ソース間電圧に応じた電荷が画素容量Ｃｓに印加される。
【0048】
その後、時刻ｔ５でＤＳ信号がハイになり、トランジスタＤＳはオフする。続いて、時刻ｔ６でＡＺ２信号がローになり、トランジスタＡＺ２がオフする。これにより、ドライブトランジスタＤｒのゲート－ソース間の電圧は、ドライブトランジスタＤｒの閾値電圧Ｖthに等しくなる。
【0049】
その後、時刻ｔ７でＷＳ信号がハイになり、トランジスタＷＳがオンする。これにより、信号線Ｓｉｇを介して信号線電圧がトランジスタＷＳを介して、ドライブトランジスタＤｒのゲートに印加される。この時点では、トランジスタＤＳはオフしているため、ドライブトランジスタＤｒのゲート電圧が高くなっても、ドライブトランジスタＤｒのソース電圧は変化せず、ドライブトランジスタＤｒのゲート電圧は、信号線電圧に応じた電圧になる。
【0050】
その後、時刻ｔ８でＤＳ信号がローになり、トランジスタＤＳがオンする。時刻ｔ７～ｔ８は信号線電圧の書き込み期間である。時刻ｔ８以降は、ドライブトランジスタＤｒのドレイン－ソース間に電流が流れて、ドライブトランジスタＤｒのソース電圧が上昇し始める。
【0051】
その後、時刻ｔ９でＷＳ信号がローになり、トランジスタＷＳはオフする。時刻ｔ８～ｔ９の期間内は、ドライブトランジスタＤｒのゲートが信号線電圧に保持された状態で、ドライブトランジスタＤｒのドレイン－ソース間に電流が流れる。ドライブトランジスタＤｒのソース電圧は、ドライブトランジスタＤｒのゲート電圧から閾値電圧だけ低い電圧であるが、このソース電圧がＯＬＥＤ２０の発光閾値電圧よりも低い電圧になるように設定することで、ＯＬＥＤ２０は容量とみなすことができる。すなわち、ドライブトランジスタＤｒのドレイン－ソース間電流は、画素容量ＣｓとＯＬＥＤ２０の等価容量に流れ、この結果、ドライブトランジスタＤｒのソース電圧は上昇していく。ドライブトランジスタＤｒのソース電圧の上昇分ΔＶは、画素容量Ｃｓに保持されたドライブトランジスタＤｒのゲート－ソース間電圧Ｖgsから差し引かれるため、負帰還をかけたことになる。
【0052】
このように、ドライブトランジスタＤｒのドレイン－ソース間電流をドライブトランジスタＤｒのＶgsに負帰還をかけることで、ドライブトランジスタＤｒの移動度μを補正することができる。なお、負帰還量ΔＶは、時刻ｔ８～ｔ９の時間幅を調整することで、最適化可能である。
【0053】
時刻ｔ９以降は、ドライブトランジスタＤｒのゲートが信号線から切り離されるため、ドライブトランジスタＤｒのゲート電圧は（Ｖsig－ΔＶ＋Ｖth）を保持する。時刻ｔ９以降は、ドライブトランジスタＤｒのソース電圧とゲート電圧は徐々に上昇し、ＯＬＥＤ２０の逆バイアス状態は解消され、ＯＬＥＤ２０は発光を開始する。
【0054】
図９（ａ）～図９（ｃ）は図７の画素回路１２を有する表示パネル２内の画素７のレイアウト図である。図９（ａ）～図９（ｃ）には、横に２つの色画素７と、縦に２つの色画素７の計４つの色画素７の平面レイアウトが図示されている。図９（ａ）はこれら色画素７のアノード電極より下方に配置される画素回路１２のレイアウト図、図９（ｂ）はセンサ５と重ならない第２画素領域８のレイアウト図、図９（ｃ）はセンサ５と重なる第１画素領域６のレイアウト図である。
【0055】
第２画素領域８内の色画素７の一部に、図７の画素回路１２が配置されている。画素回路１２内の自発光素子８ａで発光された光は、通常画素７のほぼ全域で発光する。このため、図９（ｂ）に示すように、色画素７のほぼ全域が第２発光領域８ｂになる。
【0056】
これに対して、第１画素領域６内の透過画素（色画素）７は、図９（ｃ）に示すように、第１発光領域６ｂと非発光領域６ｃを有する。第１発光領域６ｂには画素回路１２が配置されており、画素回路１２内の自発光素子６ａで発光した光は第１発光領域６ｂで発光し、非発光領域６ｃでは発光しない。このように、第１画素領域６内の色画素７は、第２画素領域８内の色画素７よりも、狭い面積で発光する。図９（ｃ）では、第１画素領域６内の色画素７の上側半分程度が第１発光領域６ｂで、下側半分程度が非発光領域６ｃである例を示している。
【0057】
図９（ａ）に示すように、色画素７の上端側には、電源電圧Ｖccp用の配線パターンと、走査線用の配線パターンが水平方向Ｘに配置されている。また、色画素７の縦方向Ｙの境界に沿って信号線Ｓｉｇの配線パターンが配置されている。これら配線パターンの配置場所は一例にすぎない。
【0058】
図１０はセンサ５が真下に配置されていない第２画素領域８内の通常画素７（色画素７）の断面図である。図１０は図９のＡ－Ａ線方向の断面構造を示しており、より詳細には画素回路１２内のドライブトランジスタDrの周辺の断面構造を示している。なお、図１０を含めて、本明細書に添付した図面に記載された断面図は、特徴的な層構成を強調して図示しており、縦横の長さの比率は平面レイアウトとは必ずしも一致しない。
【0059】
図１０の上面は表示パネル２の表示面側であり、図１０の底面はセンサ５が配置される側である。図１０の底面側から上面側（光出射側）にかけて、第１透明基板３１と、第１絶縁層３２と、第１配線層（ゲート電極）３３と、第２絶縁層３４と、第２配線層（ソース配線またはドレイン配線）３５と、第３絶縁層３６と、アノード電極層３８と、第４絶縁層３７と、表示層２ａと、カソード電極層３９と、第５絶縁層４０と、第２透明基板４１とが順に積層されている。
【0060】
第１透明基板３１と第２透明基板４１は、例えば、可視光透過性に優れた石英ガラスや透明フィルム等で形成されることが望ましい。あるいは第１透明基板３１と第２透明基板４１のどちらか一方を石英ガラス、もう一方を透明フィルムで形成してもよい。
【0061】
なお、製造観点から有色で透過率のそれほど高くないフィルム、例えばポリイミドフィルムを利用してもよい。あるいは第１透明基板３１と第２透明基板４１の少なくとも一方を、透明フィルムで形成してもよい。第１透明基板３１の上に、画素回路１２内の各回路素子を接続するための第１配線層（Ｍ１）３３が配置されている。
【0062】
第１透明基板３１の上には、第１配線層３３を覆うように第１絶縁層３２が配置されている。第１絶縁層３２は、例えば、可視光透過性に優れたシリコン窒化層とシリコン酸化層の積層構造である。第１絶縁層３２の上には、画素回路１２内の各トランジスタのチャネル領域が形成される半導体層４２が配置されている。図１０は、第１配線層３３に形成されるゲートと、第２配線層３５に形成されるソース及びドレインと、半導体層４２に形成されるチャネル領域とを有するドライブトランジスタDrの断面構造を模式的に図示しているが、他のトランジスタもこれらの層３３、３５、４２に配置されており、不図示のコンタクトにより第１配線層３３に接続されている。
【0063】
第１絶縁層３２の上には、トランジスタ等を覆うように第２絶縁層３４が配置されている。第２絶縁層３４は、例えば、可視光透過性に優れたシリコン酸化層、シリコン窒化層及びシリコン酸化層の積層構造である。第２絶縁層３４の一部にはトレンチ３４ａが形成されて、トレンチ３４ａ内にコンタクト部材３５ａを充填することにより、各トランジスタのソースやドレイン等に接続される第２配線層（Ｍ２）３５が形成されている。図１０には、ドライブトランジスタDrとＯＬＥＤ２０のアノード電極とを接続するための第２配線層３５が図示されているが、他の回路素子に接続される第２配線層３５も同じ層に配置されている。また、後述するように、第２配線層３５とアノード電極との間に、図１０では不図示の第３配線層を設けてもよい。第３配線層は、画素回路１２内の配線として用いることができる他、アノード電極との接続に用いることもできる。
【0064】
第２絶縁層３４の上には、第２配線層３５を覆って表面を平坦化するための第３絶縁層３６が配置されている。第３絶縁層３６は、アクリル樹脂等の樹脂材料で形成されている。第３絶縁層３６の膜厚は、第１～第２絶縁層３２，３４の膜厚よりも大きくしている。
【0065】
第３絶縁層３６の上面の一部にはトレンチ３６ａが形成されて、トレンチ３６ａ内にコンタクト部材３６ｂを充填して第２配線層３５との導通を図るとともに、コンタクト部材３６ｂを第３絶縁層３６の上面側まで延在させてアノード電極層３８が形成されている。アノード電極層３８は積層構造であり、金属材料層を含んでいる。金属材料層は、一般には可視光透過率が低く、光を反射させる反射層として機能する。具体的な金属材料としては、例えばＡｌＮｄやＡｇを適用可能である。
【0066】
アノード電極層３８の最下層は、トレンチ３６ａに接する部分であり、断線しやすいことから、少なくともトレンチ３６ａの角部は例えばＡｌＮｄなどの金属材料で形成される場合がある。アノード電極層３８の最上層は、ＩＴＯ（Indium Tin Oxide）などの透明導電層で形成されている。あるいは、アノード電極層３８を、例えば、ＩＴＯ／Ａｇ／ＩＴＯの積層構造にしてもよい。Ａｇは本来的には不透明であるが、膜厚を薄くすることで、可視光透過率が向上する。Ａｇを薄くすると強度が弱くなるため、両面にＩＴＯを配置した積層構造にすることで、透明導電層として機能させることができる。
【0067】
第３絶縁層３６の上には、アノード電極層３８を覆うように第４絶縁層３７が配置されている。第４絶縁層３７も、第３絶縁層３６と同様にアクリル樹脂等の樹脂材料で形成されている。第４絶縁層３７は、ＯＬＥＤ２０の配置場所に合わせてパターニングされて、凹部３７ａが形成されている。
【0068】
第４絶縁層３７の凹部３７ａの底面及び側面を含むように表示層２ａが配置されている。表示層２ａは、例えば図１１に示すような積層構造を有する。図１１に示す表示層２ａは、アノード電極層３８側から積層順に、陽極２ｂ、正孔注入層２ｃ、正孔輸送層２ｄ、発光層２ｅ、電子輸送層２ｆ、電子注入層２ｇ、及び陰極２ｈを配置した積層構造である。陽極２ｂは、アノード電極とも呼ばれる。正孔注入層２ｃは、アノード電極からの正孔が注入される層である。正孔輸送層２ｄは、正孔を発光層２ｅに効率よく運ぶ層である。発光層２ｅは、正孔と電子を再結合させて励起子を生成し、励起子が基底状態に戻る際に光を発光する。陰極２ｈは、カソード電極とも呼ばれる。電子注入層２ｇは、陰極２ｈからの電子が注入される層である。電子輸送層２ｆは、電子を発光層２ｅに効率よく運ぶ層である。発光層２ｅは有機物を含んでいる。
【0069】
図１０に示す表示層２ａの上には、カソード電極層３９が配置されている。カソード電極層３９は、アノード電極層３８と同様に透明導電層で形成されている。なお、アノード電極層３８の透明導電層は、例えばＩＴＯ／Ａｇ／ＩＴＯで形成され、カソード電極層３９の透明電極層は、膜厚数ｎｍ～数十ｎｍのＭｇＡｇ（薄膜化することで半透明電極になる）、または膜厚数十ｎｍ～数百ｎｍのＩＺＯ（Indium Zinc Oxide；透明電極）などを用いて形成されうる。
【0070】
カソード電極層３９の上には第５絶縁層４０が配置されている。第５絶縁層４０は、上面を平坦化するとともに耐湿性に優れた絶縁材料で形成される。第５絶縁層４０の上には、第２透明基板４１が配置されている。
【0071】
図９（ｂ）及び図１０に示すように、第２画素領域８には、色画素７のほぼ全域に反射膜として機能するアノード電極層３８が配置されており、可視光を透過させることはできない。図９（ｃ）に示すように、非発光領域６ｃ内には画素回路１２の配線パターン等が配置されている。非発光領域６ｃ内に画素回路１２の配線パターン等が配置されていたとしても、配線パターン等の隙間から可視光を透過させることができるため、非発光領域６ｃはセンサ５に光を入射させる透過窓として機能する。
【0072】
画素回路１２の回路構成は、図７に限定されるものではなく、種々の回路構成が考えられる。図１２は第１変形例に係る画素回路１２の回路図、図１３は図１２の画素回路１２の動作タイミング図である。図１２の画素回路１２は、図７と同様に５つのトランジスタＤｒ、ＷＳ、ＤＳ、ＡＺ１、ＡＺ２と画素容量Ｃｓを有する。５つのトランジスタＤｒ、ＷＳ、ＤＳ、ＡＺ１、ＡＺ２はすべてＰＭＯＳトランジスタである。図１２の画素回路１２は、ＰＭＯＳトランジスタだけで構成されている点に特徴があり、回路動作は図７とほぼ同じである。図１２中の５つのトランジスタＤｒ、ＷＳ、ＤＳ、ＡＺ１、ＡＺ２の役割も、図７の５つのトランジスタＤｒ、ＷＳ、ＤＳ、ＡＺ１、ＡＺ２と同様である。よって、本明細書では、図１２の画素回路１２の回路構成及び動作説明を省略する。
【0073】
ＰＭＯＳトランジスタは、ＮＭＯＳトランジスタよりも移動度が低いため、オフリークが少ない。また、ドライブトランジスタＤｒは、移動度が低いほど制御しやすい（例えば、移動度補正のように最適時間で設定するひつようのある補正動作は、Ｄｒの移動度が低いほど補正動作がゆっくり進むため、時間設定マージンを広く取れるまたは、補正時間バラツキにロバストになる）という特徴があり、画素回路１２としての動作をより安定させることができる。また、後述するように、移動度の低いＰＭＯＳトランジスタでは、チャネル領域とソース／ドレイン領域の間に電界緩和のためのＬＤＤ(Lightly Doped Drain）領域を必ずしも設ける必要がないため、ＮＭＯＳトランジスタよりも製造プロセスを簡略化できる。
【0074】
図１４は第２変形例に係る画素回路１２の回路図、図１５は図１３の画素回路１２の動作タイミング図である。図１４の画素回路１２は、７つのトランジスタＤｒ、ＷＳ、ＤＳ１、ＤＳ２、ＡＺ１、ＡＺ２、ＩＮＩと画素回路１２とを有する。これら７つのトランジスタはすべてＰＭＯＳトランジスタである。なお、７つのトランジスタの少なくとも一部をＮＭＯＳトランジスタで構成することも可能であるが、本明細書では説明を割愛する。
【0075】
図１４のドライブトランジスタＤｒのソースには、トランジスタＷＳ、ＤＳ１の各ソースが接続されている。ドライブトランジスタＤｒのゲートには、トランジスタＡＺ２、ＩＮＩの各ソースと、画素容量Ｃｓの一端とが接続されている。ドライブトランジスタＤｒのドレインには、トランジスタＤＳ２のソースと、トランジスタＡＺ２のドレインとが接続されている。
【0076】
トランジスタＷＳのドレインは信号線に接続されている。トランジスタＷＳ、ＡＺ１、ＡＺ２の各ゲートには、ＷＳ信号が印加される。トランジスタＤＳ１のドレインには、電源電圧ノードＶccpと画素容量Ｃｓの他端が接続されている。トランジスタＩＮＩ、ＡＺ１の各ドレインには初期化電圧Ｖiniが印加される。トランジスタＤＳ１、ＤＳ２の各ゲートにはＤＳ信号が入力される。トランジスタＤＳ２のドレインには、ＯＬＥＤ２０のアノード電極が接続され、ＯＬＥＤ２０のカソード電極にはカソード電圧Ｖcathが印加されている。
【0077】
図１４の画素回路１２は、図１５の動作タイミング図に示すように、時刻ｔ１～ｔ２の期間内に、ＩＮＩＳ信号がローになり、ドライブトランジスタＤｒのゲート電圧（波形ｗ１）は初期化電圧Ｖiniに初期設定される。時刻ｔ２になると、ＩＮＩＳ信号がハイ、ＷＳ信号がローになり、トランジスタＩＮＩがオフ、トランジスタＡＺ１、ＡＺ２がオンする。これにより、ドライブトランジスタＤｒのゲート電圧が上昇し、ドライブトランジスタＤｒのゲート－ソース間電圧がドライブトランジスタＤｒの閾値電圧に等しくなった時点で、ドライブトランジスタＤｒのゲート電圧の上昇は停止する。
【0078】
その後、時刻ｔ４でＤＳ信号がローになってトランジスタＤＳ１がオンする。これにより、ドライブトランジスタＤｒのソース電圧（波形ｗ２）が急激に上昇し、ＯＬＥＤ２０の発光が開始される。
【0079】
図１６は第３変形例に係る画素回路１２の回路図、図１７は図１６の画素回路１２の動作タイミング図である。図１６の画素回路１２は、図１４の画素回路１２を簡略化したものであり、６つのトランジスタＤｒ、ＷＳ、ＤＳ１、ＤＳ２、ＡＺ、ＩＮＩと画素回路１２とを有する。すなわち、図１６の画素回路１２は、図１４の画素回路１２内のトランジスタＡＺ１を省略した構成を有する。これら６つのトランジスタはすべてＰＭＯＳトランジスタである。
【0080】
【0081】
図１８は第４変形例に係る画素回路１２の回路図、図１９は図１８の画素回路１２の動作タイミング図である。図１８の画素回路１２は、図１６の画素回路１２を簡略化したものであり、５つのトランジスタＤｒ、ＷＳ、ＤＳ１、ＤＳ２、ＡＺと画素回路１２とを有する。すなわち、図１８の画素回路１２は、図１６の画素回路１２内のトランジスタＩＮＩを省略した構成を有する。これら５つのトランジスタはすべてＰＭＯＳトランジスタである。
【0082】
図１９に示すように、時刻ｔ１でＷＳ信号がローになると、トランジスタＷＳがオンし、ドライブトランジスタＤｒのソース電圧（波形ｗ２）が信号線電圧（波形ｗ３）に応じて低下する。また、時刻ｔ１でトランジスタＡＺがオンし、ドライブトランジスタＤｒのゲート電圧（波形ｗ１）は徐々に上昇し、ドライブトランジスタＤｒのゲート－ソース間電圧がドライブトランジスタＤｒの閾値電圧に一致した時点で、ドライブトランジスタＤｒのゲート電圧の上昇は停止する。その後、時刻ｔ３でＷＳがハイになり、トランジスタＷＳはオフする。時刻ｔ２～ｔ３は、信号線電圧の書き込みとドライブトランジスタＤｒの閾値電圧を補正する期間である。
【0083】
その後、時刻ｔ４でＤＳ信号がローになると、トランジスタＤＳ１がオンして、ドライブトランジスタＤｒのソース電圧が急上昇し、ＯＬＥＤ２０の発光が開始される。
【0084】
図２０は第５変形例に係る画素回路１２の回路図、図２１は図２０の画素回路１２の動作タイミング図である。図２０の画素回路１２は、図１８の画素回路１２を簡略化したものであり、４つのトランジスタＤｒ、ＷＳ、ＤＳ１、ＡＺと画素回路１２とを有する。すなわち、図２０の画素回路１２は、図１８の画素回路１２内のトランジスタＤＳ２を省略した構成を有する。これら４つのトランジスタはすべてＰＭＯＳトランジスタである。
【0085】
図２０の回路では、ＯＬＥＤ２０のカソードに電圧ＤＳ２（波形ｗ４）が印加されている。この電圧ＤＳ２は、時刻ｔ１以前と、時刻ｔ４以降ではＶcathに設定され、時刻ｔ１～ｔ４の期間内は電圧Ｖccpに設定される。図２０の回路の動作は、図１８の回路と同様であるため、説明を省略する。
【0086】
【0087】
図７～図２１に示した画素回路１２内の各トランジスタは、トップゲート構造又はボトムゲート構造を有する。図２２はトップゲート構造のトランジスタを有する例を示し、図２３はボトムゲート構造のトランジスタを有する例を示している。
【0088】
トップゲート構造の場合、図２２に示すように、第１配線層（Ｍ１）３３にトランジスタのゲートＧが配置され、その下方に、チャネル領域４５が形成される半導体層４２が配置されている。画素回路１２内には、図７～図２１に示したように、複数のトランジスタが配置されており、第１発光領域６ｂ内のトランジスタは図２２に示すようにアノード電極層３８の下方に配置され、非発光領域６ｃ内のトランジスタは、アノード電極層３８が配置されていない領域に配置される。
【0089】
外光（環境光とも呼ばれる）は、表示パネル２の表面側（図２２の上方側）から入射されるが、第１発光領域６ｂのほぼ全域にアノード電極層３８が配置されているため、外光（矢印線ｙ１）はアノード電極層３８で遮光されて、チャネル領域４５に入射されるおそれはない。一方、非発光領域６ｃにはアノード電極層３８が配置されていないため、外光（矢印線ｙ２）がトランジスタのチャネル領域４５に入射されるおそれがある。
【0090】
図２２に示すトップゲート構造では、チャネル領域４５の上方にゲートＧが存在するため、ゲートＧにより外光を遮光できるが、ゲートＧの周囲を通過した外光がチャネル領域４５に届くおそれがある。特に、画素回路１２内のトランジスタがＮＭＯＳトランジスタの場合、チャネル領域４５とソース／ドレイン領域の間にＬＤＤ領域が配置されることが多いため、チャネル領域４５の上方にゲートＧが配置されていても、少なくともＬＤＤ領域に外光が入射されるおそれがある。
【0091】
また、図２３に示すボトムゲート構造では、非発光領域６ｃ内のトランジスタのチャネル領域４５の上には遮光部材が存在しないため、外光が直接、チャネル領域４５に入射されるおそれがある。
【0092】
また、第１画素領域６内の背面側に光源が配置されている場合、光源からの光（以下、光源光と呼ぶ場合もある）は、図２２の下方側から入射される。図２２のトップゲート構造では、トランジスタのチャネル領域４５の下方に遮光部材が存在しないため、非発光領域６ｃ内のトランジスタのチャネル領域４５に光源光が入射されるおそれがある。図２３のボトムゲート構造では、各トランジスタの下方にゲートＧが配置されているため、ゲートＧが光源光を遮光することができるが、ゲートＧの周囲からチャネル領域４５に光源光が届くおそれがある。
【0093】
このように、非発光領域（透過窓）６ｃを有する第１画素領域６では、トップゲート構造とボトムゲート構造のいずれであっても、非発光領域（透過窓）６ｃに入射された外光が透過窓内のトランジスタのチャネル領域４５に届くおそれがある。また、非発光領域（透過窓）６ｃの直下に光源が配置されている場合には、トップゲート構造とボトムゲート構造のいずれであっても、光源光がトランジスタのチャネル領域４５に入射されるおそれがある。
【0094】
上述したように、トランジスタのチャネル領域４５に外光や光源光が入射されると、トランジスタの劣化(ソース-ドレイン間の光によるリーク)が促進され、表示パネル２の表示品質が低下するおそれがある。
【0095】
図７～図２１に示した画素回路１２内の複数のトランジスタの中には、外光や光源光が入射されたときに表示品質の低下を招くトランジスタと、表示品質の低下にほとんど影響しないトランジスタとがある。外光や光源光の入射を絶対に避けた方がよいトランジスタは、ドライブトランジスタＤｒである。
【0096】
図２４は図７と図１４の画素回路１２のドライブトランジスタＤｒを破線で明示した図である。ドライブトランジスタＤｒは、そのゲート電圧により、ＯＬＥＤ２０に流れる電流を制御する。ドライブトランジスタＤｒのチャネル領域４５に外光や光源光が入射されると、ドライブトランジスタＤｒの劣化が促進され、例えば所定のゲート電圧を与えても、所望のドレイン－ソース間電流を流せなくなる。よって、ドライブトランジスタＤｒは、外光と光源光を遮光する必要のある最優先のトランジスタである。
【0097】
図２５及び図２６はドライブトランジスタＤｒの次に外光と光源光を遮光する必要のある優先度の高いトランジスタを破線で明示した図である。これらのトランジスタは、ドライブトランジスタＤｒに直接接続されるか、又はドライブトランジスタＤｒのゲートノードの電圧に影響するスイッチトランジスタである。図７の画素回路１２では、トランジスタＷＳ、ＤＳ、ＡＺ１、ＡＺ２である。また、図１４の画素回路１２では、トランジスタＷＳ、ＤＳ１、ＤＳ２、ＡＺ１、ＡＺ２、ＩＮＩである。
【0098】
特に、図２６に示すように、ドライブトランジスタＤｒのゲートＧに直接繋がるトランジスタは、ドライブトランジスタＤｒの次に遮光の優先度の高いトランジスタである。具体的には、図７の画素回路１２ではトランジスタＷＳ、ＡＺ２であり、図１４の画素回路１２ではトランジスタＡＺ２、ＩＮＩである。
【0099】
本開示による画像表示装置１では、画素回路１２における非発光領域（透過窓）６ｃ内の表示品質に影響するトランジスタの近傍に遮光層を設けて、少なくともチャネル領域４５に外光や光源光が入射されないようにする。
【0100】
図２７は遮光層４４の第１例を示す断面図である。図２７はトップゲート構造のトランジスタに対して遮光層４４を設けた例を示している。図２７の遮光層４４は、第１配線層（Ｍ１）３３の下方に、第０配線層Ｍ０を追加して、第０配線層Ｍ０に配置されている。なお、第０配線層Ｍ０は便宜上の名称であり、別の名称で呼ぶことも可能である。第１配線層（Ｍ１）３３は、第１透明基板３１の上に配置され、第１配線層（Ｍ１）３３の周囲は絶縁層４３で覆われている。絶縁層４３の上方の層構成は図１０と同様であり、第１絶縁層３２、第１配線層（Ｍ１）３３、第２絶縁層３４、第２配線層３５、第３絶縁層３６、アノード電極層３８、第４絶縁層３７、表示層２ａ、カソード電極層３９、第５絶縁層４０、及び第２透明基板４１が順に積層されている。
【0101】
遮光層４４は、トランジスタのチャネル領域４５と積層方向に重なる位置に配置されている。遮光層４４は、遮光対象のトランジスタごとに別個に配置してもよいし、遮光対象の複数のトランジスタのチャネル領域４５を覆うことが可能なサイズを有していてもよい。
【0102】
図２７では、第１画素領域６内の第１発光領域６ｂ内のトランジスタに対応する遮光層４４と、第１画素領域６内の非発光領域（透過窓）６ｃ内のトランジスタに対応する遮光層４４とを別個に設ける例を示している。第１発光領域６ｂ内のトランジスタは、例えばドライブトランジスタＤｒである。非発光領域６ｃ内のトランジスタは、トランジスタＷＳ、ＤＳ等のドライブトランジスタＤｒのゲートＧやソース等に直接接続されるトランジスタや、ドライブトランジスタＤｒのゲートノードの電圧に影響を与えるトランジスタである。
【0103】
図２７の画素回路１２は、トップゲート構造のトランジスタを有するため、外光はトランジスタのゲートＧ又はアノード電極層３８で遮光することを想定している。このため、ゲートＧの上方には遮光層は設けられていない。
【0104】
図２８は遮光層４４、４７の第２例を示す断面図である。図２８の遮光層４４は、図２７の遮光層４４よりも大きい面積を有する。また、図２８の非発光領域６ｃ内のトランジスタのゲートＧの上方には、遮光層４７が配置されている。ゲートＧの上方の遮光層４７は、例えばアノード電極層３８と同じ層に配置されている。
【0105】
第２例では、外光や光源光が斜め方向から入射される場合を考慮に入れたものである。トランジスタのチャネル領域４５のサイズに合わせて遮光層４４を配置すると、斜め方向からの外光や光源光は遮光層４４の脇を通ってチャネル領域４５に入射されるおそれがある。そこで、図２８では、トランジスタのチャネル領域４５よりも大きなサイズの遮光層４４を設けて、斜め光を遮光するようにしている。
【0106】
図２９は遮光層４４、４７の第３例を示す断面図である。図２９はボトムゲート構造のトランジスタに対して遮光層４４、４７を設けた例を示している。図２９では、第１画素領域６内の第１発光領域６ｂ内のトランジスタの上方には遮光層４７を設けずにアノード電極層３８で外光を遮光する点では、図２７及び図２８と共通する。非発光領域（透過窓）６ｃ内のトランジスタのチャネル領域４５の上方には、ゲートＧが配置されていないため、遮光層４７が必須になる。図２９では、アノード電極層３８と同じ層に遮光層４４を配置している。
【0107】
ボトムゲート構造では、チャネル領域４５の下方にゲートＧが配置されており、このゲートＧだけでも、チャネル領域４５への光源光を遮光できる。ただし、斜め光を考慮すると、図２９に示すように、ゲートＧの下方の第０配線層Ｍ０に遮光層４４を配置するのが望ましい。また、遮光層４４のサイズは、チャネル領域４５のサイズよりも大きくするのが望ましい。
【0108】
図２７～図２９に示した遮光層４４は、外光や光源光を吸収する材料で形成するのが望ましい。例えば、タングステンなどが候補材料の一例として挙げられる。図３０は図７の画素回路１２内の一部のトランジスタに対して遮光層４４、４７を設けた場合の画素回路１２のレイアウト図である。図３０の左側はアノード電極層３８より下側のレイアウト図、図３０の右側はアノード電極層３８を配置した状態でのレイアウト図である。図３０はボトムゲート構造を示しており、第１発光領域６ｂ内のドライブトランジスタＤｒ、ＷＳのチャネル領域４５の下方に遮光層４４が配置されるとともに、非発光領域６ｃ内のトランジスタＡＺ２、ＤＳのチャネル領域４５の上方及び下方に遮光層４７が配置される。図３０では、遮光層４４、４７の面積をチャネル領域４５の面積よりも大きくしており、斜め光に対する対策を行っている。
【0109】
【0110】
図３２は表示パネル２内の第１画素領域６と第２画素領域８の画素構造と画素レイアウトを示す図である。センサ５と光源は、第１画素領域６内の表示パネル２の直下に配置される。第２画素領域８は、通常の画素表示を行う領域であり、表示パネル２の直下にはセンサ５も光源も配置されない。
【0111】
第１画素領域６には、自発光素子（ＯＬＥＤ２０）６ａと、第１発光領域６ｂと、透過窓を有する非発光領域６ｃとが設けられており、非発光領域６ｃ内に配置された少なくとも一部のトランジスタに対して遮光層４４、４７が配置されている。これに対して、第２画素領域８のほぼ全域はアノード電極層３８で覆われている。このため、第２画素領域８では、外光がトランジスタに入射されるおそれはない。また、第２画素領域８内には光源も配置されないため、光源光がトランジスタに入射されるおそれもない。
【0112】
図３３は本開示に係る画像表示装置１に設けられる遮光層４４、４７の配置場所をまとめた図である。遮光層４４、４７は、第１画素領域６内の非発光領域（透過窓）６ｃに配置されたトランジスタに対する外光や光源光を遮光するためのものである。画素回路１２内の複数のトランジスタのうち、遮光層４４、４７を配置する必要のある第１優先のトランジスタは、上述したようにドライブトランジスタＤｒである。ドライブトランジスタＤｒは、そのゲート電圧により、ＯＬＥＤ２０に流れる電流を制御するため、ドライブトランジスタＤｒが劣化すると、設計通りのゲート電圧を与えても、ＯＬＥＤ２０に流れる電流が変化し、画素ごとに輝度バラツキが生じて、表示品質が低下してしまう。このため、ドライブトランジスタＤｒに対して遮光層４４、４７の少なくとも一方を設けることは必須である。
【0113】
画素回路１２内の複数のトランジスタのうち、ドライブトランジスタＤｒの次に、遮光層４４、４７を配置する必要のある第２優先のトランジスタは、画素回路１２の回路構成によって異なる。図３３に示すように、図７と図１２の５Ｔｒ１Ｃの画素回路１２ではトランジスタＷＳ、ＡＺ２が第２優先のトランジスタである。図１４の７Ｔｒ１Ｃの画素回路１２では、トランジスタＩＮＩ、ＡＺ２が第２優先のトランジスタである。図１６の６Ｔｒ１Ｃの画素回路１２では、トランジスタＩＮＩ、ＡＺが第２優先のトランジスタである。図１８の５Ｔｒ１Ｃの画素回路１２と図２０の４Ｔｒ１Ｃの画素回路１２では、トランジスタＡＺが第２優先のトランジスタである。
【0114】
トップゲート構造のトランジスタの場合、チャネル領域４５の下方に遮光層４４を設けることは必須である。チャネル領域４５の上方に遮光層４７を設けることは必須ではないが、外光の斜め光を考慮すると、チャネル領域４５の上方にも遮光層４７を設けるのが望ましい。
【0115】
ボトムゲート構造のトランジスタの場合、チャネル領域４５の上方に遮光層４７を設けることは必須である。チャネル領域４５の下方に遮光層４４を設けることは必須ではないが、光源光の斜め光を考慮すると、チャネル領域４５の下方にも遮光層４４を設けるのが望ましい。
【0116】
上述したように、画素回路１２内のトランジスタはＮＭＯＳトランジスタ又はＰＭＯＳトランジスタで形成され、各トランジスタにはトップゲート構造とボトムゲート構造がある。また、ＮＭＯＳトランジスタの場合、チャネル領域４５とソース／ドレイン領域の間に、ＬＤＤ領域を設けるのが一般的である。ＬＤＤ領域を設けることで、ソース／ドレイン領域の電界が緩和され、オフリーク電流を低減できる。一方、ＰＭＯＳトランジスタではオフリークが問題にならないため、ＬＤＤ領域を設けないのが一般的である。また、遮光層４４、４７の形状やサイズにも、複数通りが考えられる。このように、画素回路１２の断面構造には種々の組合せが考えられる。以下では、第１画素領域６内の非発光領域６ｃの断面構造及び平面レイアウトの代表的なバリエーションを順に説明する。
【0117】
図３４Ａは第１例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３４Ａは、トップゲート構造のＮＭＯＳトランジスタの断面構造と平面レイアウトを示している。チャネル領域４５とソース／ドレイン領域の間には、ＬＤＤ領域４６が配置されている。ＬＤＤ領域４６は、ソース／ドレイン領域よりも不純物濃度が低い領域である。
【0118】
図３４Ａに示す第１例では、第１配線層（Ｍ１）３３に配置されるゲートＧの上方に遮光層（以下、第１遮光層と呼ぶ）４７が配置されている。第１遮光層４７は、チャネル領域４５とＬＤＤ領域４６を合わせた面積以上の面積を有する。また、チャネル領域４５とＬＤＤ領域４６が形成される半導体層４２の下方にも遮光層（以下、第２遮光層と呼ぶ）４４が配置されている。第２遮光層４４も、チャネル領域４５とＬＤＤ領域４６を合わせた面積以上の面積を有する。
【0119】
図３４Ａからわかるように、ソース領域に接続されるソース電極とドレイン領域に接続されるドレイン電極の最上層（以下、ソース電極層３５Ｓ／ドレイン電極層３５Ｄと呼ぶ）は面方向に広がっており、第２配線層３５に配置されている。ソース電極層３５Ｓ、遮光層４４、４７、及びドレイン電極層３５Ｄにより、外光およびその斜め光がトランジスタのチャネルに入射されないようにすることができる。
【0120】
図３４Ｂは第２例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３Ｂは、ボトムゲート構造のＮＭＯＳトランジスタの断面構造と平面レイアウトを示している。チャネル領域４５とソース／ドレイン領域の間には、ＬＤＤ領域４６が配置されている。チャネル領域４５の上方には、遮光層（第１遮光層）４７が配置されており、ゲートＧの下方にも、遮光層（第２遮光層）４４が配置されている。第１遮光層４７と第２遮光層４４はそれぞれ、チャネル領域４５とＬＤＤ領域４６を合わせた面積以上の面積を有する。
【0121】
図３５Ａは第３例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３４Ａは、トップゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。ＰＭＯＳトランジスタであることから、チャネル領域４５とソース／ドレイン領域の間にはＬＤＤ領域４６は設けられていない。図３５Ａは、遮光層４４を必要最小限のサイズにした例を示している。
【0122】
トランジスタのチャネル領域４５の上方にはゲートＧが配置されており、ゲートＧで外光を遮光できるため、ゲートＧの上方には遮光層４７は配置されていない。チャネル領域４５の下方にはゲートＧが配置されていないため、光源光を遮光するための遮光層４４が配置される。遮光層４４は、チャネル領域４５のサイズに合わせた面積を有する。ＮＭＯＳトランジスタの場合と異なり、ＰＭＯＳトランジスタにはＬＤＤ領域４６は存在しないため、遮光層４４の面積をより小さくできる。
【0123】
図３５Ｂは第４例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３５Ｂは、ボトムゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。図３５Ｂは、遮光層４４を必要最小限のサイズにした例を示している。
【0124】
トランジスタのチャネル領域４５の上方には、遮光層（第１遮光層）４７が配置される。チャネル領域４５の下方にはゲートＧが配置されており、ゲートＧで光源光を遮光できるため、ゲートＧの下方には遮光層４４は配置されていない。
【0125】
【0126】
図３６Ａは第５例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３６Ａは、トップゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。ＰＭＯＳトランジスタであることから、チャネル領域４５とソース／ドレイン領域の間にはＬＤＤ領域４６は設けられていない。図３６Ａは、斜め光を考慮した遮光層４４、４７を配置する例を示している。
【0127】
トランジスタのチャネル領域４５の上方にはゲートＧが配置されるが、外光の斜め光がチャネル領域４５に入射されるおそれがあることを考慮して、ゲートＧの上方に遮光層（第１遮光層）４７が配置されている。第１遮光層４７は、斜め光を考慮して、ゲートＧ及びチャネル領域４５のサイズよりも大きなサイズを有する。チャネル領域４５の下方にも、遮光層（第２遮光層）４４が配置され、第２遮光層４４のサイズを光源光の斜め光を考慮して、チャネル領域４５よりも大きなサイズにする。
【0128】
図３６Ｂは第６例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３６Ｂは、ボトムゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。図３６Ｂは、斜め光を考慮した遮光層４４、４７を配置する例を示している。
【0129】
トランジスタのチャネル領域４５の上方には、チャネル領域４５のサイズよりも大きな遮光層（第１遮光層）４７が配置される。チャネル領域４５の下方にはゲートＧが配置されており、ゲートＧの下方には、チャネル領域４５のサイズよりも大きな遮光層（第２遮光層）４４が配置されている。
【0130】
図３６Ａ及び図３６Ｂでは、遮光したい斜め光の角度により、遮光層４４、４７のサイズを変える必要がある。遮光層４４、４７のサイズをより大きくするほど、広い角度範囲内の斜め光を遮光でき、トランジスタの劣化をより抑制できるが、その一方で透過窓の開口率が低くなる。このため、トランジスタの劣化による表示品質の低下と透過窓の開口率とはトレードオフの関係にある。
【0131】
上述した第１～第６例では、ソース電極層３５Ｓとドレイン電極層３５Ｄの間に大きな隙間があり、この隙間にゲートＧが配置されるものの、この隙間を通って外光の斜め光がチャネル領域４５やＬＤＤ領域４６に入射されるおそれがある。そこで、以下に説明する種々の例では、ソース電極層３５Ｓとドレイン電極層３５Ｄの少なくとも一方のサイズを大きくして、チャネル領域４５への外光の入射を抑制する。このように、ソース電極層３５Ｓとドレイン電極層３５Ｄの少なくとも一方を遮光層として利用することができる。
【0132】
図３７Ａは第７例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３７Ａは、ボトムゲート構造のＮＭＯＳトランジスタの断面構造と平面レイアウトを示している。チャネル領域４５とソース／ドレイン領域との間にはＬＤＤ領域４６が配置されている。
【0133】
図３７Ａでは、第２配線層３５にソース電極層３５Ｓとドレイン電極層３５Ｄを配置し、かつソース電極層３５Ｓをドレイン電極層３５Ｄ側に延ばして、チャネル領域４５の上方をソース電極層３５Ｓが覆うようにする。図３７Ａのトランジスタは、例えばドライブトランジスタＤｒのように、ソース－ドレイン間の電流の向きが変化しないトランジスタである。
【0134】
図３７Ａの例では、ソース電極層３５Ｓ及びドレイン電極層３５Ｄの上方には、遮光層（第１遮光層）４７を配置している。第１遮光層４７は、アノード電極層３８と同じ層に配置される。ソース電極層３５Ｓでチャネル領域４５の遮光を行うため、第１遮光層４７は省略してもよい。また、第１遮光層４７を設ける場合には、ソース電極層３５Ｓのサイズを小さくしてもよい。
【0135】
図３７Ｂは第８例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３７Ｂは、ボトムゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。チャネル領域４５とソース／ドレイン領域との間にはＬＤＤ領域４６が配置されていない。
【0136】
第８例は、第７例のＮＭＯＳトランジスタをＰＭＯＳトランジスタに変えたものであり、断面構造自体は第７例とほぼ同じである。第７例と同様に、第２配線層に配置されるソース電極層３５Ｓがドレイン電極層３５Ｄ側に延びており、ソース電極装置とドレイン電極層３５Ｄの上方には、遮光層（第１遮光層）４７が配置されている。
【0137】
【0138】
図３８Ａは第７例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３８Ａは、トップゲート構造のＮＭＯＳトランジスタの断面構造と平面レイアウトを示している。チャネル領域４５とソース／ドレイン領域との間にはＬＤＤ領域４６が配置されている。図３８Ａのトランジスタは、ドライブトランジスタＤｒ以外のオン又はオフのスイッチ動作を行うトランジスタ（以下、スイッチトランジスタとも呼ぶ）である。スイッチトランジスタは、ソースとドレインの役割が固定でなく、ソースとドレイン間の電流の向きが時と場合で変化する。この場合、ソース電極層３５Ｓとドレイン電極層３５Ｄの両方を面方向に延ばして、ソース電極層３５Ｓとドレイン電極層３５Ｄの先端部が、チャネル領域４５の略中央部に配置されるようにする。
【0139】
図３８Ａに示すように、トランジスタのチャネル領域４５の上方にはゲートＧが配置される。ゲートＧは、例えば第１配線層（Ｍ１）３３に配置される。ゲートＧの上方には、チャネル領域４５とＬＤＤ領域４６を覆うようにソース電極層３５Ｓとドレイン電極層３５Ｄが配置される。
【0140】
このように、図３８Ａでは、ゲートＧと、ソース電極層３５Ｓ及びドレイン電極層３５Ｄとで、チャネル領域４５を遮光するため、ソース電極層３５Ｓ及びドレイン電極層３５Ｄの上方に遮光層４７を配置する必要はない。
【0141】
一方、チャネル領域４５の下方には、遮光層（第２遮光層）４４が配置されている。第２遮光層４４は、チャネル領域４５よりも大きいサイズであり、光源光およびその斜め光がチャネル領域４５に入射されるのを防止できる。
【0142】
図３８Ｂは第８例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３８Ｂは、トップゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。図３８Ｂに示す第８例は、図３７Ｂに示す第７例とはトランジスタの導電型が異なっており、チャネル領域４５とソース／ドレイン領域の間にＬＤＤ領域４６が設けられていない。ただし、第８例の断面構造は、第７例と類似する。ソース電極層３５Ｓとドレイン電極層３５Ｄをチャネル領域４５の中央付近まで延ばすことも同じである。
【0143】
図３９Ａは第９例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３９Ａは、トップゲート構造のＮＭＯＳトランジスタの断面構造と平面レイアウトを示している。図３９Ａに示す第９例は、図３８Ａに示す第７例におけるソース電極層３５Ｓとドレイン電極層３５Ｄの上方に、遮光層（第１遮光層）４７を配置するものである。トップゲート構造であることから、チャネル領域４５の上方にはゲートＧが存在し、さらにその上方にソース電極層３５Ｓ及びドレイン電極層３５Ｄが配置され、さらにその上方に第１遮光層４７が配置される。これにより、外光の斜め光がチャネル領域４５に入射されるのをより確実に防止できる。
【0144】
図３９Ｂは第１０例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図３９Ｂは、トップゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。図３９Ｂに示す第１０例は、図３８Ｂに示す第８例におけるソース電極層３５Ｓとドレイン電極層３５Ｄの上方に、遮光層（第１遮光層）４７を配置するものであり、得られる効果は第９例と同様である。
【0145】
図４０Ａは第１１例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図４０Ａは、ボトムゲート構造のＮＭＯＳトランジスタの断面構造と平面レイアウトを示している。チャネル領域４５とソース／ドレイン領域との間にはＬＤＤ領域４６が配置されている。図４０Ａのトランジスタは、ドライブトランジスタＤｒ以外のオン又はオフのスイッチ動作を行うスイッチトランジスタである。
【0146】
図４０Ａでは、トランジスタのチャネル領域４５の下方にゲートＧが配置される。ゲートＧは、例えば第１配線層（Ｍ１）３３に配置される。チャネル領域４５が形成される半導体層４２の上方には、チャネル領域４５とＬＤＤ領域４６を覆うようにソース電極層３５Ｓとドレイン電極層３５Ｄが配置されている。ソース電極層３５Ｓとドレイン電極層３５Ｄは、例えば第２配線層に配置されている。ソース電極層３５Ｓとドレイン電極層３５Ｄの上方には、遮光層（第１遮光層）４７が配置されている。
【0147】
図４０Ａでは、ソース電極層３５Ｓ及びドレイン電極層３５Ｄと、第１遮光層４７にて、チャネル領域４５とＬＤＤ領域４６を遮光する。これにより、外光の斜め光がチャネル領域４５に入射されるおそれを防止できる。
【0148】
図４０Ｂは第１２例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図４０Ｂは、ボトムゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。図４０Ｂのトランジスタは、ドライブトランジスタＤｒ以外のオン又はオフのスイッチ動作を行うスイッチトランジスタである。図４０Ｂの断面構造は、ＬＤＤ領域４６がない点を除いて、図４０Ａと共通する。
【0149】
上述した図３７Ａ～図４０Ｂでは、ソース電極層３５Ｓ及びドレイン電極層３５Ｄの少なくとも一方を面方向に延ばしてチャネル領域４５（及びＬＤＤ領域４６）に対する遮光層として利用する。ソースとドレインに流れる電流の向きが一定のトランジスタ（例えばドライブトランジスタＤｒ）では、ソース電極層３５Ｓを面方向に延ばしてチャネル領域４５を覆う。また、スイッチトランジスタでは、ソース電極層３５Ｓとドレイン電極層３５Ｄをとものに面方向に延ばしてチャネル領域４５を覆う。このように、チャネル領域４５の上方に第１遮光層４７を設けるだけでなく、ソース電極層３５Ｓとドレイン電極層３５Ｄの少なくとも一方でチャネル領域４５を覆うことで、外光の斜め光がチャネル領域４５に入射されるのを確実に防止できる。
【0150】
図３７Ａ～図４０Ｂに示すソース電極層３５Ｓ及びドレイン電極層３５Ｄの少なくとも一方からなる遮光層を有するトランジスタは、画素回路１２内の少なくとも一部のトランジスタである。図４１～図４５は、回路構成の異なる複数の画素回路１２内のトランジスタに上述した遮光層を設けた回路図である。図４１は図７の画素回路１２に対応する回路図、図４２は図１２の画素回路１２に対応する回路図、図４３は図１４の画素回路１２に対応する回路図、図４４は図１８の画素回路１２に対応する回路図、図４５は図２０の画素回路１２に対応する回路図である。
【0151】
図４１～図４５の回路からわかるように、画素回路１２内の一部のトランジスタでは、ソース側からソース電極層３５Ｓが延びてチャネル領域４５を覆う。この種のトランジスタは、ソースとドレインの間に流れる電流の向きが一定であるトランジスタであり、例えばドライブトランジスタＤｒである。また、画素回路１２内の残りのトランジスタは、ソース側とドレイン側からソース電極層３５Ｓとドレイン電極層３５Ｄが延びてチャネル領域４５を覆う。この種のトランジスタは、ソースとドレインの役割が回路動作に応じて変化するトランジスタであり、例えばサンプリングトランジスタＷＳである。なお、画素回路１２の構成によっては、サンプリングトランジスタのソースとドレインの間に流れる電流の向きが一定になる。
【0152】
外光や光源光の斜め光がトランジスタのチャネル領域４５に入射されないようにするには、チャネル領域４５の周囲に配置される積層方向に延びるコンタクト領域を、斜め光を遮光するための遮光壁として利用するのが望ましい。コンタクト領域は、積層方向の複数層を導通するために設けられる。
【0153】
図４６は第１３例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図４６はトップゲート構造のＰＭＯＳトランジスタの断面構造と平面レイアウトを示している。図４６の右側には、ゲートＧのＡ－Ａ線方向の断面構造が図示されている。右側の断面構造からわかるように、ゲートＧには積層方向に延びるコンタクト領域３３Ｃが接続され、このコンタクト領域３３Ｃは、チャネル領域４５の下方に配置される遮光層（第２遮光層）４４に接続されている。よって、ゲートＧと第２遮光層４４はコンタクト領域３３Ｃを介して導通している。コンタクト領域３３Ｃを紙面の奥行き方向に延ばすことで、チャネル領域４５に外光の斜め光が入射されないようにする遮光壁として利用できる。
【0154】
第２遮光層４４は、必ずしもゲートＧに導通させる必要はなく、他の層に導通させてもよい。ゲートＧ以外の層に導通させる場合であっても、その層との間に設けられるコンタクト領域３３Ｃを遮光壁として用いるのが望ましい。
【0155】
図４７は第１４例に係る非発光領域６ｃの断面構造及び平面レイアウトを示す図である。図４７はボトムゲート構造のＮＭＯＳトランジスタの断面構造と平面レイアウトを示している。図４７の右側には、ゲートＧのＡ－Ａ線方向の断面構造が図示されている。図４７では、トランジスタのチャネル領域４５の上方に遮光層（第１遮光層）４７が配置され、チャネル領域４５の下方に配置されるゲートＧのさらに下方に遮光層（第２遮光層）４４が配置されている。第１遮光層４７は積層方向に延びる第１コンタクト領域４７Ｃと第２コンタクト領域３５ＣにてゲートＧに導通されている。第１コンタクト領域４７Ｃと第２コンタクト領域３５Ｃを、紙面の奥行き方向に延ばすことで、チャネル領域４５に対する遮光壁として利用することができる。
【0156】
このように、本開示に係る画像表示装置１によれば、表示パネル２の一部に非発光領域（透過窓）６ｃを設けて、その直下にセンサや光源を配置する際、非発光領域６ｃ内に配置されるトランジスタに外光や光源光が入射されると、トランジスタの劣化が促進され、表示品質が低下するという課題を解決することができる。具体的には、非発光領域６ｃ内のトランジスタへの光を遮光する遮光層４４、４７を設ける。トランジスタの劣化は、トランジスタのチャネル領域４５に光が入射されることで生じるため、遮光層４４、４７はチャネル領域４５への光の入射を防止可能な場所に設けられる。遮光層４４、４７の面積をチャネル領域４５の面積以上とすることで、外光や光源光の斜め光がチャネル領域４５に入射されるのを確実に防止できる。
【0157】
画素回路１２は、複数のトランジスタで構成されるが、画素回路１２内のすべてのトランジスタに対して遮光層４４、４７を配置する必要はない。画素回路１２内のドライブトランジスタＤｒは、ＯＬＥＤ２０に流れる電流を制御するため、ドライブトランジスタＤｒに対しては遮光層４４、４７を設ける必要がある。その他、ドライブトランジスタＤｒのゲートノードの電圧に影響するトランジスタにも遮光層４４、４７を設けるのが望ましい。また、ドライブトランジスタＤｒのソース又はドレインに繋がるトランジスタにも遮光層４４、４７を設けるのが望ましい。
【0158】
画素回路１２内のトランジスタがＮＭＯＳトランジスタの場合、チャネル領域４５とソース／ドレイン領域の間にＬＤＤ領域４６が設けられる。この場合、チャネル領域４５だけでなく、ＬＤＤ領域４６まで含めて遮光層４４、４７で遮光するのが望ましい。
【0159】
画素回路１２内の各トランジスタは、トップゲート構造又はボトムゲート構造を有する。どちらの構造であっても、第０配線層Ｍ０、第１配線層（Ｍ１）３３、第２配線層、及びアノード電極層３８の少なくとも一つの層を用いることで、遮光層４４、４７を配置できる。より具体的には、トップゲート構造では、チャネル領域４５の上にゲートＧが配置されるため、ゲートＧの上に遮光層（第１遮光層）４７を配置するのは必須ではないが、斜め光を考慮すると、第１遮光層４７を配置するのが望ましい。トップゲート構造では、チャネル領域４５の下方にはゲートＧが配置されないため、チャネル領域４５の下方に遮光層（第２遮光層）４４を設ける必要がある。ボトムゲート構造では、チャネル領域４５の上方にはゲートＧが配置されないため、チャネル領域４５の上方に遮光層（第１遮光層）４７を配置する必要がある。ボトムゲート構造では、チャネル領域４５の下方にはゲートＧが配置されているため、ゲートＧの下方に遮光層（第２遮光層）４４を配置するのは必須ではないが、斜め光を考慮すると、第２遮光層４４を配置するのが望ましい。
【0160】
また、ソース電極層３５Ｓとドレイン電極層３５Ｄの少なくとも一方を面方向に延ばして、チャネル領域４５を覆ってもよい。チャネル領域４５の上方に遮光層（第１遮光層）４７を配置するだけでなく、ソース電極層３５Ｓとドレイン電極層３５Ｄの少なくとも一方でチャネル領域４５を覆うことで、外光の斜め光に対する対策を行うことができる。
【0161】
（本開示による画像表示装置１及び電子機器５０の適用例）
（第１適用例）
本開示による画像表示装置１及び電子機器５０は、種々の用途に用いることができる。図４８Ａ及び図４８Ｂは本開示による画像表示装置１を備えた電子機器５０の第１適用例である乗物１００の内部の構成を示す図である。図４８Ａは乗物１００の後方から前方にかけての乗物１００の内部の様子を示す図、図４８Ｂは乗物１００の斜め後方から斜め前方にかけての乗物１００の内部の様子を示す図である。
（第１適用例）
本開示による画像表示装置１及び電子機器５０は、種々の用途に用いることができる。図４８Ａ及び図４８Ｂは本開示による画像表示装置１を備えた電子機器５０の第１適用例である乗物１００の内部の構成を示す図である。図４８Ａは乗物１００の後方から前方にかけての乗物１００の内部の様子を示す図、図４８Ｂは乗物１００の斜め後方から斜め前方にかけての乗物１００の内部の様子を示す図である。
【0162】
図４８Ａ及び図４８Ｂの乗物１００は、センターディスプレイ１０１と、コンソールディスプレイ１０２と、ヘッドアップディスプレイ１０３と、デジタルリアミラー１０４と、ステアリングホイールディスプレイ１０５と、リアエンタテイメントディスプレイ１０６とを有する。
【0163】
センターディスプレイ１０１は、ダッシュボード１０７上の運転席１０８及び助手席１０９に対向する場所に配置されている。図４８では、運転席１０８側から助手席１０９側まで延びる横長形状のセンターディスプレイ１０１の例を示すが、センターディスプレイ１０１の画面サイズや配置場所は任意である。センターディスプレイ１０１には、種々のセンサ５で検知された情報を表示可能である。具体的な一例として、センターディスプレイ１０１には、イメージセンサで撮影した撮影画像、ＴｏＦセンサ５で計測された乗物前方や側方の障害物までの距離画像、赤外線センサ５で検出された乗客の体温などを表示可能である。センターディスプレイ１０１は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。
【0164】
安全関連情報は、居眠り検知、よそ見検知、同乗している子供のいたずら検知、シートベルト装着有無、乗員の置き去り検知などの情報であり、例えばセンターディスプレイ１０１の裏面側に重ねて配置されたセンサ５にて検知される情報である。操作関連情報は、センサ５を用いて乗員の操作に関するジェスチャを検知する。検知されるジェスチャは、乗物１００内の種々の設備の操作を含んでいてもよい。例えば、空調設備、ナビゲーション装置、ＡＶ装置、照明装置等の操作を検知する。ライフログは、乗員全員のライフログを含む。例えば、ライフログは、乗車中の各乗員の行動記録を含む。ライフログを取得及び保存することで、事故時に乗員がどのような状態であったかを確認できる。健康関連情報は、温度センサ５を用いて乗員の体温を検知し、検知した体温に基づいて乗員の健康状態を推測する。あるいは、イメージセンサを用いて乗員の顔を撮像し、撮像した顔の表情から乗員の健康状態を推測してもよい。さらに、乗員に対して自動音声で会話を行って、乗員の回答内容に基づいて乗員の健康状態を推測してもよい。認証／識別関連情報は、センサ５を用いて顔認証を行うキーレスエントリ機能や、顔識別でシート高さや位置の自動調整機能などを含む。エンタテイメント関連情報は、センサ５を用いて乗員によるＡＶ装置の操作情報を検出する機能や、センサ５で乗員の顔を認識して、乗員に適したコンテンツをＡＶ装置にて提供する機能などを含む。
【0165】
コンソールディスプレイ１０２は、例えばライフログ情報の表示に用いることができる。コンソールディスプレイ１０２は、運転席１０８と助手席１０９の間のセンターコンソール１１０のシフトレバー１１１の近くに配置されている。コンソールディスプレイ１０２にも、種々のセンサ５で検知された情報を表示可能である。また、コンソールディスプレイ１０２には、イメージセンサで撮像された車両周辺の画像を表示してもよいし、車両周辺の障害物までの距離画像を表示してもよい。
【0166】
ヘッドアップディスプレイ１０３は、運転席１０８の前方のフロントガラス１１２の奥に仮想的に表示される。ヘッドアップディスプレイ１０３は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。ヘッドアップディスプレイ１０３は、運転席１０８の正面に仮想的に配置されることが多いため、乗物１００の速度や燃料（バッテリ）残量などの乗物１００の操作に直接関連する情報を表示するのに適している。
【0167】
デジタルリアミラー１０４は、乗物１００の後方を表示できるだけでなく、後部座席の乗員の様子も表示できるため、デジタルリアミラー１０４の裏面側に重ねてセンサ５を配置することで、例えばライフログ情報の表示に用いることができる。
【0168】
ステアリングホイールディスプレイ１０５は、乗物１００のハンドル１１３の中心付近に配置されている。ステアリングホイールディスプレイ１０５は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、ステアリングホイールディスプレイ１０５は、運転者の手の近くにあるため、運転者の体温等のライフログ情報を表示したり、ＡＶ装置や空調設備等の操作に関する情報などを表示するのに適している。
【0169】
リアエンタテイメントディスプレイ１０６は、運転席１０８や助手席１０９の背面側に取り付けられており、後部座席の乗員が視聴するためのものである。リアエンタテイメントディスプレイ１０６は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、リアエンタテイメントディスプレイ１０６は、後部座席の乗員の目の前にあるため、後部座席の乗員に関連する情報が表示される。例えば、ＡＶ装置や空調設備の操作に関する情報を表示したり、後部座席の乗員の体温等を温度センサ５で計測した結果を表示してもよい。
【0170】
上述したように、画像表示装置１の裏面側に重ねてセンサ５を配置することで、周囲に存在する物体までの距離を計測することができる。光学的な距離計測の手法には、大きく分けて、受動型と能動型がある。受動型は、センサ５から物体に光を投光せずに、物体からの光を受光して距離計測を行うものである。受動型には、レンズ焦点法、ステレオ法、及び単眼視法などがある。能動型は、物体に光を投光して、物体からの反射光をセンサ５で受光して距離計測を行うものである。能動型には、光レーダ方式、アクティブステレオ方式、照度差ステレオ法、モアレトポグラフィ法、干渉法などがある。本開示による画像表示装置１は、これらのどの方式の距離計測にも適用可能である。本開示による画像表示装置１の裏面側に重ねて配置されるセンサ５を用いることで、上述した受動型又は能動型の距離計測を行うことができる。
【0171】
（第２適用例）
本開示による画像表示装置１は、乗物で用いられる種々のディスプレイに適用されるだけでなく、種々の電子機器５０に搭載されるディスプレイにも適用可能である。
本開示による画像表示装置１は、乗物で用いられる種々のディスプレイに適用されるだけでなく、種々の電子機器５０に搭載されるディスプレイにも適用可能である。
【0172】
図４９Ａは電子機器５０の第２適用例であるデジタルカメラ１２０の正面図、図４９Ｂはデジタルカメラ１２０の背面図である。図４９Ａ及び図４９Ｂのデジタルカメラ１２０は、レンズ１２１を交換可能な一眼レフカメラの例を示しているが、レンズ１２１を交換できないカメラにも適用可能である。
【0173】
図４９Ａ及び図４９Ｂのカメラは、撮影者がカメラボディ１２２のグリップ１２３を把持した状態で電子ビューファインダ１２４を覗いて構図を決めて、焦点調節を行った状態でシャッタ１２５を押すと、カメラ内のメモリに撮影データが保存される。カメラの背面側には、図４９Ｂに示すように、撮影データ等やライブ画像等を表示するモニタ画面１２６と、電子ビューファインダ１２４とが設けられている。また、カメラの上面には、シャッタ速度や露出値などの設定情報を表示するサブ画面が設けられる場合もある。
【0174】
カメラに用いられるモニタ画面１２６、電子ビューファインダ１２４、サブ画面等の裏面側に重ねてセンサ５を配置することで、本開示による画像表示装置１として用いることができる。
【0175】
（第３適用例）
本開示による画像表示装置１は、ヘッドマウントディスプレイ（以下、ＨＭＤと呼ぶ）にも適用可能である。ＨＭＤは、ＶＲ（Virtual Reality）、ＡＲ（Augmented Reality）、ＭＲ（Mixed Reality）、又はＳＲ（Substitutional Reality）等に利用されることができる。
本開示による画像表示装置１は、ヘッドマウントディスプレイ（以下、ＨＭＤと呼ぶ）にも適用可能である。ＨＭＤは、ＶＲ（Virtual Reality）、ＡＲ（Augmented Reality）、ＭＲ（Mixed Reality）、又はＳＲ（Substitutional Reality）等に利用されることができる。
【0176】
図５０Ａは電子機器５０の第３適用例であるＨＭＤ１３０の外観図である。図５０ＡのＨＭＤ１３０は、人間の目を覆うように装着するための装着部材１３１を有する。この装着部材１３１は例えば人間の耳に引っ掛けて固定される。ＨＭＤ１３０の内側には表示装置１３２が設けられており、ＨＭＤ１３０の装着者はこの表示装置１３２にて立体映像等を視認できる。ＨＭＤ１３０は例えば無線通信機能と加速度センサなどを備えており、装着者の姿勢やジェスチャなどに応じて、表示装置１３２に表示される立体映像等を切り換えることができる。
【0177】
また、ＨＭＤ１３０にカメラを設けて、装着者の周囲の画像を撮影し、カメラの撮影画像とコンピュータで生成した画像とを合成した画像を表示装置１３２で表示してもよい。例えば、ＨＭＤ１３０の装着者が視認する表示装置１３２の裏面側に重ねてカメラを配置して、このカメラで装着者の目の周辺を撮影し、その撮影画像をＨＭＤ１３０の外表面に設けた別のディスプレイに表示することで、装着者の周囲にいる人間は、装着者の顔の表情や目の動きをリアルタイムに把握可能となる。
【0178】
なお、ＨＭＤ１３０には種々のタイプが考えられる。例えば、図５０Ｂのように、本開示による画像表示装置１は、メガネ１３４に種々の情報を映し出すスマートグラス１３０ａにも適用可能である。図５０Ｂのスマートグラス１３０ａは、本体部１３５と、アーム部１３６と、鏡筒部１３７とを有する。本体部１３５はアーム部１３６に接続されている。本体部１３５は、メガネ１３４に着脱可能とされている。本体部１３５は、スマートグラス１３０ａの動作を制御するための制御基板や表示部を内蔵している。本体部１３５と鏡筒は、アーム部１３６を介して互いに連結されている。鏡筒部１３７は、本体部１３５からアーム部１３６を介して出射される画像光を、メガネ１３４のレンズ１３８側に出射する。この画像光は、レンズ１３８を通して人間の目に入る。図５０Ｂのスマートグラス１３０ａの装着者は、通常のメガネと同様に、周囲の状況だけでなく、鏡筒部１３７から出射された種々の情報を合わせて視認できる。
【0179】
（第４適用例）
本開示による画像表示装置１は、テレビジョン装置（以下、ＴＶ）にも適用可能である。最近のＴＶは、小型化の観点及び意匠デザイン性の観点から、額縁をできるだけ小さくする傾向にある。このため、視聴者を撮影するカメラをＴＶに設ける場合には、ＴＶの表示パネル２の裏面側に重ねて配置するのが望ましい。
本開示による画像表示装置１は、テレビジョン装置（以下、ＴＶ）にも適用可能である。最近のＴＶは、小型化の観点及び意匠デザイン性の観点から、額縁をできるだけ小さくする傾向にある。このため、視聴者を撮影するカメラをＴＶに設ける場合には、ＴＶの表示パネル２の裏面側に重ねて配置するのが望ましい。
【0180】
図５１は電子機器５０の第４適用例であるＴＶ１４０の外観図である。図５１のＴＶ１４０は、額縁が極小化されており、正面側のほぼ全域が表示エリアとなっている。ＴＶ１４０には視聴者を撮影するためのカメラ等のセンサ５が内蔵されている。図５１のセンサ５は、表示パネル２内の一部（例えば破線箇所）の裏側に配置されている。センサ５は、イメージセンサモジュールでもよいし、顔認証用のセンサや距離計測用のセンサ、温度センサなど、種々のセンサが適用可能であり、複数種類のセンサをＴＶ１４０の表示パネル２の裏面側に配置してもよい。
【0181】
上述したように、本開示の画像表示装置１によれば、表示パネル２の裏面側に重ねてイメージセンサモジュール９を配置できるため、額縁にカメラ等を配置する必要がなくなり、ＴＶ１４０を小型化でき、かつ額縁により意匠デザインが損なわれるおそれもなくなる。
【0182】
（第５適用例）
本開示による画像表示装置１は、スマートフォンや携帯電話にも適用可能である。図５２は電子機器５０の第５適用例であるスマートフォン１５０の外観図である。図５２の例では、電子機器５０の外形サイズの近くまで表示面２ｚが広がっており、表示面２ｚの周囲にあるベゼル２ｙの幅を数ｍｍ以下にしている。通常、ベゼル２ｙには、フロントカメラが搭載されることが多いが、図５２では、破線で示すように、表示面２ｚの例えば略中央部の裏面側にフロントカメラとして機能するイメージセンサモジュール９を配置している。このように、フロントカメラを表示面２ｚの裏面側に設けることで、ベゼル２ｙにフロントカメラを配置する必要がなくなり、ベゼル２ｙの幅を狭めることができる。
本開示による画像表示装置１は、スマートフォンや携帯電話にも適用可能である。図５２は電子機器５０の第５適用例であるスマートフォン１５０の外観図である。図５２の例では、電子機器５０の外形サイズの近くまで表示面２ｚが広がっており、表示面２ｚの周囲にあるベゼル２ｙの幅を数ｍｍ以下にしている。通常、ベゼル２ｙには、フロントカメラが搭載されることが多いが、図５２では、破線で示すように、表示面２ｚの例えば略中央部の裏面側にフロントカメラとして機能するイメージセンサモジュール９を配置している。このように、フロントカメラを表示面２ｚの裏面側に設けることで、ベゼル２ｙにフロントカメラを配置する必要がなくなり、ベゼル２ｙの幅を狭めることができる。
【0183】
なお、本技術は以下のような構成を取ることができる。
（１）二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、画像表示装置。
（２）前記遮光層は、前記第２領域内に配置されるトランジスタに環境光及び光源光の少なくとも一方からの光が入射されないように遮光する、（１）に記載の画像表示装置。
（３）前記遮光層は、前記トランジスタのチャネル領域に光が入射されないように配置される、（１）又は（２）に記載の画像表示装置。
（４）前記遮光層は、前記トランジスタのチャネル領域の面積以上の面積を有する、（３）に記載の画像表示装置。
（５）前記遮光層は、前記トランジスタの前記チャネル領域とソース領域との間、及び前記チャネル領域とドレイン領域との間に配置されるＬＤＤ（Lightly Doped Drain）領域と前記チャネル領域とに光が入射されないように配置される、（３）に記載の画像表示装置。
（６）前記遮光層は、前記トランジスタの前記チャネル領域と、その両端側の前記ＬＤＤ領域とを合わせた面積以上の面積を有する、（５）に記載の画像表示装置。
（７）前記遮光層は、前記第２領域内に配置される前記トランジスタのドレインとソースとの間で一方向に電流が流れる場合には、前記ソースに一端が接続されて、前記トランジスタのチャネル領域を覆うように配置される、（１）乃至（６）のいずれか一項に記載の画像表示装置。
（８）前記遮光層は、前記第２領域内に配置される前記トランジスタのソースとドレインとの間で双方向に電流が流れる場合には、前記ソースに一端が接続されて前記トランジスタのチャネル領域の少なくとも一部を覆う第１遮光領域と、前記ドレインに一端が接続されて前記チャネル領域の少なくとも一部を覆う第２遮光領域と、を有する、（１）乃至（６）のいずれか一項に記載の画像表示装置。
（９）前記複数の画素のそれぞれは、
発光素子と、
前記発光素子を駆動するドライブトランジスタと、を有し、
前記遮光層は、前記第２領域内に配置される前記ドライブトランジスタへの光を遮光する、（１）乃至（８）のいずれか一項に記載の画像表示装置。
（１０）前記複数の画素のそれぞれは、
線形領域で動作する少なくとも一つのスイッチトランジスタを有し、
前記遮光層は、前記第２領域内に配置される前記スイッチトランジスタへの光を遮光する、（９）に記載の画像表示装置。
（１１）前記遮光層は、前記ドライブトランジスタのゲート電圧を制御する前記スイッチトランジスタへの光を遮光する、（１０）に記載の画像表示装置。
（１２）前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置される前記トランジスタのゲートを含む第１配線層と、
前記第１配線層よりも下方に配置される前記トランジスタのチャネル領域を含む半導体層と、を備え、
前記遮光層は、前記半導体層よりも下方に配置されて、前記チャネル領域への光を遮光する、（９）乃至（１１）のいずれか一項に記載の画像表示装置。
（１３）前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置され、前記第２領域内に配置される前記トランジスタのチャネル領域を含む半導体層と、
前記半導体層よりも下方に配置されるゲートを含む第１配線層と、をさらに備え、
前記遮光層は、前記第１配線層よりも下方に配置されて、前記チャネル領域への光を遮光する、（９）乃至（１１）のいずれか一項に記載の画像表示装置。
（１４）前記第１配線層及び前記半導体層よりも上方に配置されて、前記チャネル領域への光を遮光する第２配線層をさらに備える、（１２）又は（１３）に記載の画像表示装置。
（１５）前記遮光層は、前記半導体層の面積以上の面積を有する、（１２）乃至（１４）のいずれか一項に記載の画像表示装置。
（１６）前記複数の画素を有する表示パネルを備え、
前記第１画素領域は、前記表示パネル内の複数箇所に設けられる、（１）乃至（１５）のいずれか一項に記載の画像表示装置。
（１７）二次元方向に配置される複数の画素を有する画像表示装置と、
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記画像表示装置は、
二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、電子機器。
（１８）前記受光装置は、前記第１画素領域を透過した光を受光する、（１７）に記載の電子機器。
（１９）前記第１画素領域を透過させて所定の波長の光を発光する光源を備える、（１７）又は（１８）に記載の電子機器。
（２０）前記受光装置は、前記第２領域を通して入射された光を光電変換する撮像センサと、前記第２領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第２領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、（１７）乃至（１９）のいずれか一項に記載の電子機器。
（１）二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、画像表示装置。
（２）前記遮光層は、前記第２領域内に配置されるトランジスタに環境光及び光源光の少なくとも一方からの光が入射されないように遮光する、（１）に記載の画像表示装置。
（３）前記遮光層は、前記トランジスタのチャネル領域に光が入射されないように配置される、（１）又は（２）に記載の画像表示装置。
（４）前記遮光層は、前記トランジスタのチャネル領域の面積以上の面積を有する、（３）に記載の画像表示装置。
（５）前記遮光層は、前記トランジスタの前記チャネル領域とソース領域との間、及び前記チャネル領域とドレイン領域との間に配置されるＬＤＤ（Lightly Doped Drain）領域と前記チャネル領域とに光が入射されないように配置される、（３）に記載の画像表示装置。
（６）前記遮光層は、前記トランジスタの前記チャネル領域と、その両端側の前記ＬＤＤ領域とを合わせた面積以上の面積を有する、（５）に記載の画像表示装置。
（７）前記遮光層は、前記第２領域内に配置される前記トランジスタのドレインとソースとの間で一方向に電流が流れる場合には、前記ソースに一端が接続されて、前記トランジスタのチャネル領域を覆うように配置される、（１）乃至（６）のいずれか一項に記載の画像表示装置。
（８）前記遮光層は、前記第２領域内に配置される前記トランジスタのソースとドレインとの間で双方向に電流が流れる場合には、前記ソースに一端が接続されて前記トランジスタのチャネル領域の少なくとも一部を覆う第１遮光領域と、前記ドレインに一端が接続されて前記チャネル領域の少なくとも一部を覆う第２遮光領域と、を有する、（１）乃至（６）のいずれか一項に記載の画像表示装置。
（９）前記複数の画素のそれぞれは、
発光素子と、
前記発光素子を駆動するドライブトランジスタと、を有し、
前記遮光層は、前記第２領域内に配置される前記ドライブトランジスタへの光を遮光する、（１）乃至（８）のいずれか一項に記載の画像表示装置。
（１０）前記複数の画素のそれぞれは、
線形領域で動作する少なくとも一つのスイッチトランジスタを有し、
前記遮光層は、前記第２領域内に配置される前記スイッチトランジスタへの光を遮光する、（９）に記載の画像表示装置。
（１１）前記遮光層は、前記ドライブトランジスタのゲート電圧を制御する前記スイッチトランジスタへの光を遮光する、（１０）に記載の画像表示装置。
（１２）前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置される前記トランジスタのゲートを含む第１配線層と、
前記第１配線層よりも下方に配置される前記トランジスタのチャネル領域を含む半導体層と、を備え、
前記遮光層は、前記半導体層よりも下方に配置されて、前記チャネル領域への光を遮光する、（９）乃至（１１）のいずれか一項に記載の画像表示装置。
（１３）前記発光素子のアノード電極層と、
前記アノード電極層よりも下方に配置され、前記第２領域内に配置される前記トランジスタのチャネル領域を含む半導体層と、
前記半導体層よりも下方に配置されるゲートを含む第１配線層と、をさらに備え、
前記遮光層は、前記第１配線層よりも下方に配置されて、前記チャネル領域への光を遮光する、（９）乃至（１１）のいずれか一項に記載の画像表示装置。
（１４）前記第１配線層及び前記半導体層よりも上方に配置されて、前記チャネル領域への光を遮光する第２配線層をさらに備える、（１２）又は（１３）に記載の画像表示装置。
（１５）前記遮光層は、前記半導体層の面積以上の面積を有する、（１２）乃至（１４）のいずれか一項に記載の画像表示装置。
（１６）前記複数の画素を有する表示パネルを備え、
前記第１画素領域は、前記表示パネル内の複数箇所に設けられる、（１）乃至（１５）のいずれか一項に記載の画像表示装置。
（１７）二次元方向に配置される複数の画素を有する画像表示装置と、
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記画像表示装置は、
二次元方向に配置される複数の画素を備え、
前記複数の画素は、
発光する第１領域と可視光を透過させる第２領域とを含む画素を有する第１画素領域と、
前記第１画素領域の周囲に配置され、前記第１画素領域内の画素の発光面積よりも大きい面積で発光する画素を有する第２画素領域と、
前記第２領域内に配置されるトランジスタへの光を遮光する遮光層と、を有する、電子機器。
（１８）前記受光装置は、前記第１画素領域を透過した光を受光する、（１７）に記載の電子機器。
（１９）前記第１画素領域を透過させて所定の波長の光を発光する光源を備える、（１７）又は（１８）に記載の電子機器。
（２０）前記受光装置は、前記第２領域を通して入射された光を光電変換する撮像センサと、前記第２領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第２領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、（１７）乃至（１９）のいずれか一項に記載の電子機器。
【0184】
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【0185】
１ 画像表示装置、２ 表示パネル、２ａ 表示層、２ｂ 陽極、２ｃ 正孔注入層、２ｄ 正孔輸送層、２ｅ 発光層、２ｆ 電子輸送層、２ｇ 電子注入層、２ｈ 陰極、２ｙ ベゼル、２ｚ 表示面、３ フレキシブル・プリント基板、４ チップ、５ センサ、６ 第１画素領域、６ａ 自発光素子、６ｂ 第１発光領域（第１領域）、６ｂ 第１発光領域、６ｃ 非発光領域（透過窓、第２領域）、６ｃ 非発光領域、６ｄ 透過窓、７ 画素、８ 第２画素領域、８ａ 自発光素子、８ｂ 第２発光領域、９ イメージセンサモジュール、９ａ 支持基板、９ｂ イメージセンサ、９ｃ （Ｉｎｆｒａｒｅｄ Ｒａｙ）カットフィルタ、９ｄ レンズユニット、９ｅ コイル、９ｆ 磁石、９ｇ バネ、１０ 被写体、１２ 画素回路、３１ 第１透明基板、３２ 第１絶縁層、３３ 第１配線層、３３Ｃ コンタクト領域、３４ 第２絶縁層、３４ａ トレンチ、３５ 第２配線層（Ｍ２）、３５ａ コンタクト部材、３５Ｃ 第２コンタクト領域、３５Ｄ ドレイン電極層、３５Ｓ ソース電極層、３６ 第３絶縁層、３６ａ トレンチ、３６ｂ コンタクト部材、３７ 第４絶縁層、３７ａ 凹部、３８ アノード電極層、３９ カソード電極層、４０ 第５絶縁層、４１ 第２透明基板、４２ 半導体層、４３ 絶縁層、４４ 遮光層（第２遮光層）、４５ チャネル領域、４６ ＬＤＤ領域、４７ 遮光層（第１遮光層）、４７Ｃ 第１コンタクト領域、５０ 電子機器、１００ 乗物、１０１ センターディスプレイ、１０２ コンソールディスプレイ、１０３ ヘッドアップディスプレイ、１０４ デジタルリアミラー、１０５ ステアリングホイールディスプレイ、１０６ リアエンタテイメントディスプレイ、１０７ ダッシュボード、１０８ 運転席、１０９ 助手席、１１０ センターコンソール、１１１ シフトレバー、１１２ フロントガラス、１１３ ハンドル、１２０ デジタルカメラ、１２１ レンズ、１２２ カメラボディ、１２３ グリップ、１２４ 電子ビューファインダ、１２５ シャッタ、１２６ モニタ画面、１３０ａ スマートグラス、１３１ 装着部材、１３２ 表示装置、１３４ メガネ、１３５ 本体部、１３６ アーム部、１３７ 鏡筒部、１３８ レンズ、１５０ スマートフォン
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34A】
【図34B】
【図35A】
【図35B】
【図36A】
【図36B】
【図37A】
【図37B】
【図38A】
【図38B】
【図39A】
【図39B】
【図40A】
【図40B】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48A】
【図48B】
【図49A】
【図49B】
【図50A】
【図50B】
【図51】
【図52】
