(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022191720
(43)【公開日】2022-12-28
(54)【発明の名称】配線基板、並びに配線基板の製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20221221BHJP
H01L 23/12 20060101ALI20221221BHJP
【FI】
H05K3/46 N
H05K3/46 B
H01L23/12 F
H01L23/12 Q
【審査請求】未請求
【請求項の数】5
【出願形態】OL
(21)【出願番号】P 2021100112
(22)【出願日】2021-06-16
(71)【出願人】
【識別番号】000003193
【氏名又は名称】凸版印刷株式会社
(72)【発明者】
【氏名】澤田石 将士
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA12
5E316AA32
5E316AA43
5E316CC04
5E316CC08
5E316CC09
5E316CC10
5E316CC31
5E316CC32
5E316CC37
5E316CC38
5E316DD02
5E316DD22
5E316EE31
5E316FF07
5E316GG15
5E316GG17
5E316GG28
5E316HH22
5E316HH26
5E316HH33
5E316JJ02
(57)【要約】
【課題】高い信頼性を兼ね備えた配線基板及び配線基板の製造方法を提供する
【解決手段】
配線基板は、パッドと、前記パッドを覆う絶縁層と、前記絶縁層を貫通し前記パッドに接続されたビア配線とを有し、前記ビア配線は、めっき金属よりなり、前記ビア配線は、前記絶縁層の上面から前記パッドに向けて円柱形状となるビア部を有し、前記パッド部の上面は、外周部に対して中心部が低く湾曲した凹み状に形成されており、高い信頼性を兼ね備えた配線基板及び配線基板の製造方法を提供する。
【選択図】
図1
【特許請求の範囲】
【請求項1】
パッドと、前記パッドを覆う絶縁層と、前記絶縁層を貫通し前記パッドに接続されたビア配線とを有し、前記ビア配線はめっき金属よりなり、前記ビア配線は前記絶縁層の上面から前記パッドに向けて円柱形状となるビア部を有し、前記パッド部の上面は外周部に対して中心部が低く湾曲した凹み状に形成されていることを特徴とする配線基板。
【請求項2】
前記ビア部の前記パッドの上面は、前記ビア部よりパッド径が大きくなっていることを特徴とする請求項1に記載の配線基板。
【請求項3】
前記パッド径は、前記ビア部の径に対し、1.1~2倍であることを特徴とする請求項1に記載の配線基板。
【請求項4】
基板に配線を形成する工程と、前記配線部にビアとなるレジストパターンを形成する工程と、前記配線部、並びに前記ビアとなるレジストパターンを覆う絶縁層を形成する工程と、前記ビアとなるレジストパターンを前記絶縁樹脂層より露出させる工程と、前記ビアとなるレジストパターンを除去する工程と、前記ビア部をめっき金属で充填する工程と
前記パッド部を形成する工程と、を有することを特徴とする配線基板の製造方法。
【請求項5】
前記ビアとなるレジストパターンを除去することで、円柱状のビアを有することが可能となることが特徴の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板、配線基板の製造方法に関する。
【背景技術】
【0002】
従来、半導体チップ等の電子部品が搭載される配線基板として、配線パターンの高密度化を行うために、ビルドアップ方法により複数の配線層及び絶縁層が交互に積層した配線基板が知られている。各配線層は、絶縁層を貫通する貫通穴(ビア)を形成し、ビア配線を介して接続される。貫通穴は、例えば、絶縁層にレーザ光を照射して形成される(例えば、特許文献1参照)。
【0003】
電子部品が実装される配線基板では、シリカ等の粒径の大きなフィラーを含む絶縁層を用いる場合がある。フィラーは、絶縁層の熱膨張係数を低くする。絶縁層の熱膨張係数と電子部品の熱膨張係数との差を小さくすることで、配線基板と電子部品とを含む半導体装置の反りを抑制する。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
一般的に、レーザ光は、中心部の照射強度に比較し、周辺部分の照射強度が弱い。照射強度により、樹脂層に対する加工性に差異が生じる。このため、レーザ光により、貫通穴の形状は、絶縁樹脂表面側における貫通穴の径(トップ径)に比較し、貫通穴の底部側の径(ボトム径)が小さくなる傾向にある。また、絶縁層に含まれるフィラーの含有量が増加すると、レーザ光の周辺部分の加工性が低下し、上記傾向が強くなる、つまり、貫通穴のボトム径がより小さくなる傾向がある。このことは、貫通穴に充填されるビア配線と、そのビア配線に接続される配線層との接続面積、つまり配線間の接続信頼性の低下を招く。
【0006】
また、近年の配線基板では、搭載する電子部品の接合数の増加により貫通穴数が増加している。配線層の配線幅の微細化傾向にあるのに対し、貫通穴については接続面積の低下、つまり配線間の接合信頼性の低下による懸念から、貫通穴の小径化は鈍化傾向にある。
【0007】
レーザ光による貫通穴の形成は、レーザ加工装置によって行われるが、レーザ加工装置のスキャンエリア、ガルバノ駆動周波数、レーザ発振周波数等の加工速度向上に寄与する設定項目は頭打ちであり、配線基板形成工程において絶縁層に貫通穴を形成するレーザ工程がプロセス全体の生産性を決定する、もっとも遅い工程となっている。
【課題を解決するための手段】
【0008】
本発明は一実施形態によれば、配線基板は、パッドと、前記パッドを覆う絶縁層と、前記絶縁層を貫通し前記パッドに接続されたビア配線とを有し、前記ビア配線は、めっき金属よりなり、前記ビア配線は、前記絶縁層の上面から前記パッドに向けて円柱形状となるビア部を有し、前記パッド部の上面は、外周部に対して中心部が低く湾曲した凹み状に形成されている。
【0009】
本発明の一実施形態によれば、基板に配線を形成する工程と、前記配線部にビアとなる
レジストパターンを形成する工程と、前記配線部、並びに前記ビアとなるレジストパターンを覆う絶縁層を形成する工程と、前記ビアとなるレジストパターンを前記絶縁樹脂層より露出させる工程と、前記ビアとなるレジストパターンを除去する工程と、前記ビア部をめっき金属で充填する工程と前記パッド部を形成する工程と、を有する。
【発明の効果】
【0010】
本発明によれば、配線層間の接続信頼性を向上することが可能となり、レーザ光を使用せず、一括で貫通穴(ビア)を形成することができる。
【図面の簡単な説明】
【0011】
【
図1】本発明の一実施形態に係る、半導体装置の概略断面図である。
【
図2】本発明の一実施形態に係る、(a)配線基板の概略断面図、(b)ビア配線の拡大断面図である。
【
図3】(a)、(b)、(c)は本発明の一実施形態に係る、配線基板の製造方法を示す概略断面図である。
【
図4】(d)、(e)は本発明の一実施形態に係る、配線基板の製造方法を示す概略断面図である。
【
図5】(f)、(g)は本発明の一実施形態に係る、配線基板の製造方法を示す概略断面図である。
【
図6】(h)、(i)は本発明の一実施形態に係る、配線基板の製造方法を示す概略断面図である。
【
図7】(j)は本発明の一実施形態に係る、配線基板の製造方法を示す概略断面図である。
【
図8】(k)は本発明の一実施形態に係る、配線基板の製造方法を示す概略断面図である。
【発明を実施するための形態】
【0012】
以下に、本発明の一実施形態に係る配線基板について図面を参照して説明する。
【0013】
なお、添付図面は、理解を容易にするために構成要素を拡大している場合がある。構成要素の寸法比率は実際のものと、また別の図面の中のものと異なる場合がある。ただし、以下に説明する各図において相互に対応する部分については同一符号を付し、重複部分においては後述での説明を適宜省略する。さらに、本発明の一実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置等を下記のものに特定するものでない。なお本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、変更を加えることができる。
【0014】
以下、図面を参照しつつ、本発明の実施形態を説明する。
図1は、本発明に係る配線基板に半導体素子200を搭載した半導体装置の一例を示す断面図である。
【0015】
本発明の一実施形態に係る半導体装置は、配線基板の一方の面に半導体素子200と配線基板100がはんだバンプ60で接合されている。半導体素子200と配線基板100の隙間、並びにはんだバンプ60は保護樹脂となるアンダーフィル樹脂70で保護されている。
【0016】
半導体素子200としては、例えばCPU(Central Processing Unit)チップ、やGPU(Graphics Processing Unit)などのロジックチップ、シリコンインターポーザ上にGPU、HBM(High Band
Memory)が搭載された2.5D構造品を用いることができる。また、SRAM(Static Random Access Memory)、DRAM(Dynamic Random Access Memory)チップや、フラッシュメモリチップ等のメモリチップを用いることができる。なお、配線基板100には複数の半導体素子200を搭載してもよい。このような場合には、ロジックチップとメモリチップとを組み合わせて配線基板100に搭載するようにしてもよい。
【0017】
なお、
図1では、シリコンインターポーザ上にGPU、HBM(High Band Memory)が搭載された2.5D構造品を搭載された形状を示している。
【0018】
アンダーフィル樹脂70は、半導体素子200と配線基板100とを固定及び封止するための接着材料である。アンダーフィル70としては、例えばエポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の1種又は、これらの樹脂の2種類以上が混合された樹脂にフィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、または酸化亜鉛等が加えられた材料が用いられる。アンダーフィル70は液状の樹脂を充填し形成してもよい。また、アンダーフィル70の代わりに絶縁性の接着部材として異方性導電フィルム(ACF:Anisotropic Conductive Film)、または接着及び絶縁の機能を同時に持つフィルム状接続材料(NCF:Non-Conductive film)を用いることで、半導体素子200、配線基板100とを固定し、これらの隙間を封止してもよい。
【0019】
次に、配線基板100について記述する。
図2(a)に示すように、配線基板100は配線基板100を中心付近に設けたコア基板1を有している。
【0020】
コア基板1は厚さ方向に貫通する貫通孔1Xに形成された貫通電極を有している。また、コア基板1の上下方向には多層に積層された多層配線層111、112を有している。多層配線層111、112は絶縁層で覆われており、層間の導通を行うために30によって電気的に接属されている。
【0021】
コア基板1の材料としては、例えば、補強材であるガラスクロス(ガラス繊維)にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド繊布、液晶ポリマ(LCP:Liquid Crystal Polymer)繊布やLCP不織布を用いることができる。熱硬化性の絶縁樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂、LCPなどの樹脂材を用いることができる。コア基板上配線層21、22の材料としては、例えば、銅(Cu)や銅合金を用いることができる。
【0022】
多層配線層111、112では、配線基板200を形成に必要な層数が積層されており、配線層41、42での層間の電気的接続のためにビア30を有している。
【0023】
多層配線層111、112に使用される絶縁層50の材料としては、例えば、エポキシ樹脂やポリイミド樹脂、シアネート樹脂、LCPなどの絶縁樹脂、またこれに絶縁樹脂にシリカやアルミナ等のフィラーが混入した樹脂材料を用いることができる。配線層41、42の材料としては、例えば銅(銅)や銅合金を用いることができる。
多層配線層111、112では、チップ搭載面、ボール搭載面についてはソルダーレジスト96が形成されており、チップ搭載部、並びにボール搭載部では、ソルダーレジストが開口している。ソルダーレジストの材料については、例えば、エポキシ樹脂やポリイミド樹脂、シアネート樹脂、LCPなどの絶縁樹脂、またこれに絶縁樹脂にシリカやアルミナ等のフィラーが混入した樹脂材料が用いられ、フォトリソグラフィーによって開口部が形成される。
【0024】
前記、ソルダーレジストの開口部では、表面処理槽が形成されてもよい。表面処理層の材質としては、金(Au)又はAu合金、ニッケル(Ni)又はNi合金、パラジウム(Pd)又はPd合金を用いることができる。表面処理層をしては、例えばAu層、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層、等があげられる。また、OSP(Organic Solderability Preservative)処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、OSP処理を施した場合には、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。
【0025】
前記表面処理層が形成された多層配線層111では、半導体素子200との接合のために、はんだバンプが形成される。はんだバンプの材質については、すず(Sn)又はSn合金層を用いることができる。Sn合金については、SnBi、SnAg、SnAgCu、SnCu合金を用いることができる。合金成分については、半導体素子200の搭載温度、反り、応力の観点から適宜用いる金属を設定して良い。
【0026】
次にビア30を含む配線について説明する。
図2(a)に示す多層配線層111、112は
図2(b)に示すビア30によって電気的に接続されている。ビア30については、コア基板配線層21、22と多層配線層41、42との接合面積が等しくなっており、その形状は円柱状に形成されている。
【0027】
コア基板上配線層21、22、並びに多層配線層41、42に含まれる配線パターンを介して接続されるパッドは平面形状であり、例えば円形であり、その大きさはビア30の径に対し、1.1~2.0倍の範囲で形成されている。例えば、ビア30の径が60umの場合、パッド径は66~120umとすることができる。
【0028】
ビア30については円柱形状であることから、コア上配線層21、22と多層配線層111、112との接合面積は等しくなっており、例えばビア径60umの場合、コア上配線層21、22との接合部は60um、多層配線層111、112との接合部は60umとなり、ビア30の上部、並びに底部の接合面積が等しくなり、接合面積による接合信頼性の低下を抑制することができる。
【0029】
ビア30の径については、10~100umの範囲で設定することが可能であり、必要に応じて適宜径を設定してかまわない。ただし、接合信頼性を考慮すると望ましくは30um以上が望ましい。ビア30の径については、コア配線基板1、絶縁層50に用いる材料の線膨張係数、弾性率差によって発生する応力を考慮し、適宜設定して良い。
【0030】
ビア30の高さについては、例えば10~55umとすることができる。ビア30の高さについては絶縁層50に用いる材料の樹脂厚、コア基板上配線層21、22、多層配線層111、112の配線密度の関係によって決定される。ビア30の高さは構成される配線層の1層当たりの厚みとなり、コア配線基板1、絶縁層50に用いられる材料の誘電正接、誘電率と配線基板100に求められる特性インピーダンスに応じて適宜高さを設定して良い。
【0031】
ビア30については、銅(Cu)又はCu合金のめっき処理によって充填されている。ビア30をめっき処理によって銅(Cu)又はCu合金を充填した場合、多層配線層111、112のパッド部周辺に比べ、ビア30の中心部が低く湾曲した凹み形状で形成される。ビア30中央部の低く湾曲した凹み部は0.5~5.5umの範囲となる。
【0032】
上記ビア30の中央部が低く湾曲した凹み形状となることで、銅(Cu)又はCu合金をめっき処理によって充填されたときの設置面積を増やすことができる。設置面積を増やすことで、ビア30の接合信頼性を高くすることが可能となる。
【0033】
また、後述記載の製造工程において、ビア30の中央部を低く湾曲した凹み形状とすることで、DFR(Dry Film Resist)の設置面積を高くすることができ、DFRパターンの倒れ、剥離等の工程での不良を軽減させることが可能となる。
【0034】
次に、上述した配線基板100の製造方法の一例を説明する。
なお、説明の便宜上、最終的に配線基板100の各構成要素と異なる部分には、最終的な構成要素の符号を付して説明する場合がある。また、構成の説明に関わらない部分の符号を省略することがある。
【0035】
図2に示す配線基板100は、公知の製造方法により製造することが可能であるため、公知の内容についての詳細な説明は簡略化する。本発明に係る内容について詳細に記載する。
【0036】
図3(a)に示す様に、まず、コア配線基板に所要箇所に貫通穴1Xを形成し、その貫通穴1X内にめっきや導電性ペーストを施して、貫通電極形成することで両面を導通させた後に、サブトラティブ法、セミアディティブ法によりコア基板上配線21、22を形成する。
【0037】
図3(b)に示す様に、コア基板配線21、22の表面にレジストを形成した後に、
図3(c)に示す様にフォトリソグラフィー法により露光、現像によって、ビア30となるレジストパターン85を形成する。レジストについては液状レジスト、ドライフィルムレジスト等を用いることができる。液状レジストを用いた場合、その形成方法は、例えばスピンコート法、スリットコート法等を使用して形成される。ドライフィルレジストを用いた場合、ロールラミネーター、真空加圧プレスを用いて形成される。
【0038】
次いで、
図4(d)に示すように絶縁層50をコア配線層21、22、レジストパターン85上に貼り付ける。絶縁層形成部材は、支持フィルムと、支持フィルムの下面に設けられた半硬化状態の絶縁層とを有する。この半硬化状態の絶縁層により、コア基板配線21、22、レジストパターン85の上面及び側面を被覆する。絶縁層形成部材は、例えば、真空加圧プレスにより貼り付ける。そして、例えば、加熱し、絶縁層を硬化させ、支持フィルムを除去する。
【0039】
その後、
図4(e)に示すように、コア配線層21、22、レジストパターン85上に形成された絶縁層50を平面研磨、バフ研磨90によって除去する。平面研磨、バフ研磨90は、例えば、セラミック、ダイアモンド、不織布が用いられる。研磨については、例えば、#300、#600、#1200、#3000といった番手が用いられ、少なくとも一つ以上の番手を組み合わせて研磨を行って良い。ただし、研磨後の樹脂表面状態の平滑性を考慮し、最終的な研磨の番手は#3000以上であることが望ましい。
【0040】
本発明の実施形態では、平面研磨、バフ研磨を用いて説明を行っているが、レジストパターン85を絶縁層50と同一平面状に形成することができれば、例えば、絶縁層50のエッチング処理、例えば、過マンガン酸カリウム、アルカリアミンエッチング液を用いても構わない。
【0041】
次いで、
図5(f)に示すようにレジストパターン85を除去しビア30を形成、電界めっき用の給電層となるシード層を形成した後に多層配線41、42用のレジストを形成し、回路パターンをリソグラフィー法にて露光・現像を行い形成する。レジストパターン85の除去については、例えば、水酸化ナトリウム、アルカリアミン等の薬液を用いて良い。電界めっき用の給電層となるシード層については、例えば、無電解銅めっき、スパッタ処理でのCu、Ti/Cu、Cr/Cu、NiCr/Cu等を用いている
図5(g)に示すように電解銅めっき処理にて、銅(Cu)又はCu合金層を回路パターンに形成した後に回路パターンの除去、電界めっき用の給電層となるシード層をエッチングで除去することで、
図6(h)に示すような多層配線層41、42が形成される。
【0042】
また、ビア30の中央部を低く湾曲した凹み形状とすることで、DFRの設置面積を高くすることができ、DFRパターンの倒れ、剥離等の工程での不良を軽減させることが可能となる。
【0043】
配線層41、42には
図6(i)に示す様に、所望の層構成が得られるまで上述した工程を繰り返し行ってもよい。
【0044】
その後、
図7(j)に示す様に、配線層41,42にソルダーレジスト96を形成し、フォトリソグラフィー法により、露光・現像によって開口部を形成する。開口部については無電解めっき処理にて、表面処理層となるAu、又はAu合金、Ni、又はNi合金、Pd、又はPd合金層を形成しても良い。表面処理層の構成としては、Au、Ni/Au、Ni/Pd/Auの順で積層した金属層が挙げられる。また、OSP(Organic Solderability Preservative)処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、OSP処理を施した場合には、アゾール化合物やイミダゾール化合物当の有機被膜による表面処理層が形成される。
図8(k)に示す様に、ソルダーレジスト96の開口部にはんだバンプを形成する。はんだバンプの材質についてはSn又はSn合金層を用いることができる。Sn合金については、SnBi、SnAg、SnAgCu、SnCu合金を用いることができる。合金成分については、半導体素子200の搭載温度、反り、応力の観点から適宜用いる金属を設定して良い。
はんだバンプの形成方法としては、ボール搭載、スクリーン印刷法等が用いられ、ソルダーレジスト96の開口径、ピッチに応じて適宜形成方法を選択して良い。
【0045】
本発明の一実施形態については、多層配線層111、112の層間導通を行うためのビア30が円柱形状に形成可能となることから、接合面積の低下による接合信頼性の低下を抑制でき、なおかつレジストパターン85を用いて一括でビア30を形成でき、高い信頼性を兼ね備えた配線基板及び配線基板の製造方法を提供することが可能となる。
【産業上の利用可能性】
【0046】
本発明は、配線基板と半導体素子を搭載する配線基板を備える半導体装置に利用可能である。
【符号の説明】
【0047】
1:コア基板
21:コア基板配線 チップ搭載面
22:コア基板配線 ボール搭載面
30:ビア
41:配線層 チップ搭載面
42:配線層 ボール搭載面
45:ビア配線
46:パッド
47:回路パターン
50:絶縁層
60:はんだバンプ
70:アンダーフィル樹脂
80:レジスト
85:レジストパターン
90:平面研磨
95:銅めっき
96:ソルダーレジスト
100:配線基板
111:多層配線層 チップ搭載面
112:多層配線層 ボール搭載面
200:半導体素子