特開2022-191866IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特開2022-191866

技術分野

パワー半導体素子を内蔵する半導体装置（半導体モジュール）

要約特許出願時に添付された[要約書]

【課題】パワー半導体素子を搭載した半導体装置内の配線の寄生インダクタンスを低減することができる半導体装置を提供する。
【解決手段】導電板１２ａ，１２ｂを上面側に有する絶縁回路基板１と、導電板１２ａ，１２ｂ上に搭載された半導体チップ２ａ，２ｂと、半導体チップ２ａ，２ｂの上方に設けられ、半導体チップ２ａ，２ｂと電気的に接続されたプリント基板４と、導電板１２ａ，１２ｂに電気的に接続し、導電板１２ａ，１２ｂの上方へ延伸する第１外部接続端子６ａ，６ｂと、第１外部接続端子６ａ，６ｂの外周を囲み、且つ第１外部接続端子６ａ，６ｂと絶縁して設けられた第１導電ブロック７と、半導体チップ２ａ，２ｂ、プリント基板４及び第１導電ブロック７を封止する封止部材８とを備える。
【選択図】図１

発明が解決しようとする課題[発明の詳細な説明]から抜粋

従来のパワー半導体素子を内蔵する半導体装置では、パワー半導体素子のスイッチング動作時に寄生インダクタンスによるサージ電圧が発生するという課題がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一態様は、（ａ）導電板を上面側に有する絶縁回路基板と、（ｂ）導電板上に搭載された半導体チップと、（ｃ）半導体チップの上方に設けられ、半導体チップと電気的に接続されたプリント基板と、（ｄ）導電板に電気的に接続し、導電板の上方へ延伸する第１外部接続端子と、（ｅ）第１外部接続端子の外周を囲み、且つ第１外部接続端子と絶縁して設けられた第１導電ブロックと、（ｆ）半導体チップ、プリント基板及び第・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、パワー半導体素子を搭載した半導体装置内の配線の寄生インダクタンスを低減した半導体装置を提供することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 第１半導体装置の側面図である。
【図2】 第１半導体装置の一部の平面図である。
【図3】 図２のＡ－Ａ方向から見た断面図である。
【図4】 第１半導体装置の等価回路図である。
【図5】 比較例に係る半導体装置の側面図である。
【図6】 第１半導体装置の導電部材の厚さを変更した場合の解析周波数とＰＮ端子間インダクタンスの関係を示すグラフである。
【図7】 第１半導体装置の導電部材の幅を変更した場合の解析周波数とＰＮ端子間インダクタンスの関係を示すグラフである。
【図8】 第１半導体装置の導電部材の隙間を変更した場合の解析周波数とＰＮ端子間インダクタンスの関係を示すグラフである。
【図9】 第１半導体装置の導電部材の材料を変更した場合の解析周波数とＰＮ端子間インダクタンスの関係を示すグラフである。
【図10】 第２半導体装置の側面図である。
【図11】 第３半導体装置の側面図である。
【図12】 第４半導体装置の一部の断面図である。
【図13】 第５半導体装置の一部の断面図である。
【図14】 第６半導体装置の一部の平面図である。
【図15】 第７半導体装置の一部の断面図である。

選択図 図1出願人が指定した本件の代表的な図

１…絶縁回路基板 ２ａ，２ｂ…半導体チップ ３ａ，３ｂ…ポスト電極（バンプ） ４…プリント基板 ６ａ…ドレイン側接続端子（外部接続端子） ６ｂ…ソース側接続端子（外部接続端子） ６ｃ…出力端子（外部接続端子） ７，７ａ，７ｂ…導電ブロック（導電部材） ７ｘ，７ｙ，７ｚ…貫通穴 ８…封止部材 ９ａ，９ｂ…絶縁部材（介在部品） １１…絶縁基板 １２ａ，１２ｂ…上側導体層（導電板） １３…下側導体層（放熱板） ４１…絶縁層 ４２…上側配線層 ４３…下側配線層 ６１，６２…段差部 ７１…絶縁層 Ｄ１，Ｄ２…還流ダイオード Ｇ１，Ｇ２…ゲート制御端子 Ｉ１～Ｉ６…電流経路 Ｉａ，Ｉｂ…渦電流 Ｍａ，Ｍｂ…磁場 Ｎ…ソース側接続端子 Ｐ…ドレイン側接続端子 Ｓ１，Ｓ２…補助ソース端子 Ｔ１，Ｔ２…トランジスタ Ｕ…出力端子

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.