特開 2022-191868 昇圧ＤＣ／ＤＣコンバータの制御回路、電源回路、電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022191868

(43)【公開日】2022-12-28

(54)【発明の名称】昇圧ＤＣ／ＤＣコンバータの制御回路、電源回路、電子機器

(51)【国際特許分類】

   H02M 3/155 20060101AFI20221221BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】19

【出願形態】ＯＬ

(21)【出願番号】P 2021100348

(22)【出願日】2021-06-16

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】福島 瞬

(72)【発明者】

【氏名】篠崎 智文

(72)【発明者】

【氏名】石野 勉

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA04

5H730AS04

5H730BB14

5H730BB57

5H730BB98

5H730DD04

5H730EE13

5H730EE59

5H730FD01

5H730FD11

5H730FD31

5H730FF01

5H730FF05

5H730FG05

5H730FG25

(57)【要約】

【課題】出力電圧の跳ね上がりを抑制する。
【解決手段】電流検出回路３００は、第１ＰＭＯＳトランジスタＭＰ１に流れる電流Ｉ_ＯＵＴを示す電流検出信号ＩＳＮＳを生成する。ロードスイッチ駆動回路２７０Ｅは、第１モードと第２モードが切りかえ可能に構成されており、第１モードにおいて第１ＰＭＯＳトランジスタＭＰ１をフルオンさせる。ロードスイッチ駆動回路２７０Ｅは、第２モードにおいて、第１ＰＭＯＳトランジスタＭＰ１が電流検出信号の示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}より大きい電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を有するように、第１ＰＭＯＳトランジスタＭＰ１のゲート電圧を電流検出信号ＩＳＮＳに応じて変化させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

昇圧ＤＣ／ＤＣコンバータの制御回路であって、
前記昇圧ＤＣ／ＤＣコンバータは、
ハイサイドトランジスタおよびローサイドトランジスタと、
前記ハイサイドトランジスタと前記昇圧ＤＣ／ＤＣコンバータの出力ラインの間に接続されるロードスイッチと、
を含んでおり、
前記制御回路は、
前記出力ラインの出力電圧が目標レベルに近づくようにパルス変調されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて、ハイサイド制御信号およびローサイド制御信号を生成するロジック回路と、
前記ロードスイッチとして設けられる第１ＰＭＯＳトランジスタを駆動するロードスイッチ駆動回路と、
前記第１ＰＭＯＳトランジスタに流れる電流を示す電流検出信号を生成する電流検出回路と、
を備え、
前記ロードスイッチ駆動回路は、（i）前記第１ＰＭＯＳトランジスタをフルオンさせる第１モードと、（ii）前記第１ＰＭＯＳトランジスタが前記電流検出信号の示す電流量より大きい電流供給能力を有するように、前記第１ＰＭＯＳトランジスタのゲート電圧を前記電流検出信号に応じて変化させる第２モードと、が切りかえ可能に構成される、制御回路。

【請求項2】

前記ロードスイッチ駆動回路は、前記第２モードにおいて、前記電流検出信号が示す電流量のＫ倍（Ｋ＞１）以上の電流供給能力を有するように、前記第１ＰＭＯＳトランジスタのゲートをバイアスする、請求項１に記載の制御回路。

【請求項3】

前記電流検出信号が示す電流量をＩ_{ＯＵＴ（ＳＮＳ）}、前記第１ＰＭＯＳトランジスタの電流供給能力をＩ_{ＯＵＴ（ＭＡＸ）}、Ｉ_ＯＦＳおよびＫ（＞１）を定数とするとき、
Ｉ_{ＯＵＴ（ＭＡＸ）}＝Ｋ×Ｉ_{ＯＵＴ（ＳＮＳ）}＋Ｉ_ＯＦＳ
を満たす、請求項１または２に記載の制御回路。

【請求項4】

前記ロードスイッチ駆動回路は、
前記第１ＰＭＯＳトランジスタのサイズの１／Ｍ倍のサイズを有する第２ＰＭＯＳトランジスタであって、そのゲートが前記第２モードにおいて前記第１ＰＭＯＳトランジスタのゲートと接続され、そのソースが前記第１ＰＭＯＳトランジスタのソースと接続され、そのゲートドレイン間が結線される第２ＰＭＯＳトランジスタと、
Ｋを、Ｋ＞１であるパラメータとするとき、前記電流検出信号の示す電流量のＫ／Ｍ倍以上の電流を前記第２ＰＭＯＳトランジスタに供給する定電流回路と、
を含む、請求項１から３のいずれかに記載の制御回路。

【請求項5】

昇圧ＤＣ／ＤＣコンバータの制御回路であって、
前記昇圧ＤＣ／ＤＣコンバータは、
ハイサイドトランジスタおよびローサイドトランジスタと、
前記ハイサイドトランジスタと前記昇圧ＤＣ／ＤＣコンバータの出力ラインの間に接続されるロードスイッチと、
を含んでおり、
前記制御回路は、
前記出力ラインの出力電圧が目標レベルに近づくようにパルス変調されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて、ハイサイド制御信号およびローサイド制御信号を生成するロジック回路と、
前記ロードスイッチとして設けられる第１ＰＭＯＳトランジスタを駆動するロードスイッチ駆動回路と、
前記第１ＰＭＯＳトランジスタに流れる電流を示す電流検出信号を生成する電流検出回路と、
を備え、
前記ロードスイッチ駆動回路は、
前記第１ＰＭＯＳトランジスタのサイズの１／Ｍ倍のサイズを有する第２ＰＭＯＳトランジスタであって、そのゲートが前記第１ＰＭＯＳトランジスタのゲートと接続可能であり、そのソースが前記第１ＰＭＯＳトランジスタのソースと接続され、そのゲートドレイン間が結線される第２ＰＭＯＳトランジスタと、
前記電流検出信号が示す電流量のＫ／Ｍ倍以上の電流を前記第２ＰＭＯＳトランジスタに供給する定電流回路と、
を含む、制御回路。

【請求項6】

前記定電流回路は、
その第１端が前記第２ＰＭＯＳトランジスタのドレインと接続される第１トランジスタと、
前記第１トランジスタの第２端と接地ラインの間に接続される第１抵抗と、
その出力が前記第１トランジスタの制御端子と接続され、その第１入力ノードに前記電流検出信号を受け、その第２入力ノードが前記第１トランジスタの前記第２端と接続されている第１オペアンプと、
を含む、請求項４または５に記載の制御回路。

【請求項7】

前記第１オペアンプは非ゼロの入力オフセット電圧を有する、請求項６に記載の制御回路。

【請求項8】

前記第１オペアンプの前記第１入力ノードには、前記電流検出信号をオフセットした電圧が供給される、請求項６に記載の制御回路。

【請求項9】

前記ロードスイッチ駆動回路は、前記電流検出信号が示す電流量が第１過電流しきい値を超える領域において、前記第１ＰＭＯＳトランジスタの電流供給能力を前記第１過電流しきい値とする、請求項１から８のいずれかに記載の制御回路。

【請求項10】

前記定電流回路は、前記電流検出信号が示す電流量が第１過電流しきい値を越えないように、前記第２ＰＭＯＳトランジスタに供給する電流を調節する、請求項４から８のいずれかに記載の制御回路。

【請求項11】

前記定電流回路は、前記電流検出信号が示す電流量が第１過電流しきい値を越えないように、前記第１トランジスタの制御端子の電圧を制御する電流制限回路をさらに含む、請求項６から８のいずれかに記載の制御回路。

【請求項12】

前記電流制限回路は、
その第１端が前記第１トランジスタの制御端子と接続され、その第２端が接地ラインと接続される第２トランジスタと、
その出力が前記第２トランジスタの制御端子と接続され、その第１入力ノードに前記第１過電流しきい値を規定する電圧を受け、その第２入力ノードに前記電流検出信号を受ける第３オペアンプと、
を含む、請求項１１に記載の制御回路。

【請求項13】

前記ロードスイッチ駆動回路は、前記第１ＰＭＯＳトランジスタのゲートに、前記昇圧ＤＣ／ＤＣコンバータの入力電圧に応じた電圧を印加する第３モードに切りかえ可能であり、
前記ロードスイッチ駆動回路は、前記電流検出信号が示す電流量が前記第１過電流しきい値より大きな第２過電流しきい値を越えると、前記第３モードとなる、請求項９から１２のいずれかに記載の制御回路。

【請求項14】

前記ロードスイッチ駆動回路は、前記電流検出信号が示す電流量が前記第１過電流しきい値より小さな解除しきい値を下回ると、元のモードに復帰する、請求項１３に記載の制御回路。

【請求項15】

前記電流検出回路は、
前記第１ＰＭＯＳトランジスタのサイズの１／Ｎ倍のサイズを有する第３ＰＭＯＳトランジスタであって、そのゲートが前記第２ＰＭＯＳトランジスタのゲートと接続され、そのソースが前記第２ＰＭＯＳトランジスタのソースと接続される第３ＰＭＯＳトランジスタと、
その第１端が前記第３ＰＭＯＳトランジスタのドレインと接続される第３トランジスタと、
前記第３トランジスタの第２端と接地ラインの間に接続される第２抵抗と、
その出力が前記第３トランジスタの制御端子と接続され、その第１入力ノードが前記第１ＰＭＯＳトランジスタのドレインと接続され、その第２入力ノードが前記第３ＰＭＯＳトランジスタのドレインと接続される第３オペアンプと、
を含み、前記電流検出信号は、前記第２抵抗の電圧降下に応じている、請求項４から８のいずれかに記載の制御回路。

【請求項16】

前記ロードスイッチ駆動回路は、前記第１ＰＭＯＳトランジスタのゲートに、前記昇圧ＤＣ／ＤＣコンバータの入力電圧に応じた電圧を印加する第３モードに切りかえ可能である、請求項１から１２のいずれかに記載の制御回路。

【請求項17】

ひとつの半導体基板に一体集積化される、請求項１から１６のいずれかに記載の制御回路。

【請求項18】

昇圧ＤＣ／ＤＣコンバータの主回路と、
請求項１から１６のいずれかに記載の制御回路と、
を備える、電源回路。

【請求項19】

請求項１から１６のいずれかに記載の制御回路を備える、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、昇圧ＤＣ／ＤＣコンバータに関する。

【背景技術】

【0002】

電源電圧より高い電圧を必要とするデバイスを動作させるために、昇圧ＤＣ／ＤＣコンバータ（Boost Converter）が使用される。昇圧ＤＣ／ＤＣコンバータは、入力ラインと出力ラインの間が、インダクタおよびハイサイドトランジスタのボディダイオードを介して常時、導通している。そのため、昇圧ＤＣ／ＤＣコンバータの停止中にも、出力ラインには入力電圧と等しい電圧が発生し、負荷に供給される。

【0003】

昇圧ＤＣ／ＤＣコンバータの停止中に、負荷に電圧が供給されるのを防止したい場合には、ハイサイドトランジスタと出力ラインの間に、ロードスイッチが挿入される。あるいはロードスイッチの代わりに、入力ラインとインダクタの間に、ハイサイドスイッチが挿入される場合もある。昇圧ＤＣ／ＤＣコンバータの停止中は、ロードスイッチあるいはハイサイドスイッチをオフすることにより、出力ラインに電圧が発生するのを防止できる。

【0004】

入力電圧が出力電圧の目標レベルより低い状態では、ロードスイッチはその損失を最小化するためにフルオン状態とされ、昇圧ＤＣ／ＤＣコンバータの出力電圧は、昇圧コンバータのフィードバック制御（パルス幅変調）によって目標レベルに安定化される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２０－１２０４７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明者らはロードスイッチを備える昇圧ＤＣ／ＤＣコンバータについて検討した結果、以下の課題を認識するに至った。なおこれらの課題を当業者の一般的な認識として捉えてはならない。

【0007】

入力電圧が出力電圧の目標レベルを超えた状態で、昇圧ＤＣ／ＤＣコンバータの起動を開始したとする。ロードスイッチがフルオンした状態で昇圧ＤＣ／ＤＣコンバータを動作させると、インダクタの誘起電圧の影響で、出力電圧が大きく跳ね上がる可能性がある。

【0008】

本開示は係る課題においてなされたものであり、その例示的な目的のひとつは、出力電圧の跳ね上がりを抑制可能な制御回路の提供にある。

【課題を解決するための手段】

【0009】

本開示のある態様は、昇圧ＤＣ／ＤＣコンバータの制御回路に関する。昇圧ＤＣ／ＤＣコンバータは、ハイサイドトランジスタおよびローサイドトランジスタと、ハイサイドトランジスタと昇圧ＤＣ／ＤＣコンバータの出力ラインの間に接続されるロードスイッチと、を含んでいる。制御回路は、出力ラインの出力電圧が目標レベルに近づくようにパルス変調されるパルス信号を生成するパルス変調器と、パルス信号にもとづいて、ハイサイド制御信号およびローサイド制御信号を生成するロジック回路と、ロードスイッチとして設けられる第１ＰＭＯＳトランジスタを駆動するロードスイッチ駆動回路と、第１ＰＭＯＳトランジスタに流れる電流を示す電流検出信号を生成する電流検出回路と、を備える。ロードスイッチ駆動回路は、（i）第１ＰＭＯＳトランジスタをフルオンさせる第１モードと、（ii）第１ＰＭＯＳトランジスタが電流検出信号の示す電流量より大きい電流供給能力を有するように、第１ＰＭＯＳトランジスタのゲート電圧を電流検出信号に応じて変化させる第２モードと、が切りかえ可能に構成される。

【0010】

本開示の別の態様もまた、昇圧ＤＣ／ＤＣコンバータの制御回路である。制御回路は、出力ラインの出力電圧が目標レベルに近づくようにパルス変調されるパルス信号を生成するパルス変調器と、パルス信号にもとづいて、ハイサイド制御信号およびローサイド制御信号を生成するロジック回路と、ロードスイッチとして設けられる第１ＰＭＯＳトランジスタを駆動するロードスイッチ駆動回路と、第１ＰＭＯＳトランジスタに流れる電流を示す電流検出信号を生成する電流検出回路と、を備える。ロードスイッチ駆動回路は、第１ＰＭＯＳトランジスタのサイズの１／Ｍ倍のサイズを有する第２ＰＭＯＳトランジスタであって、そのゲートが第１ＰＭＯＳトランジスタのゲートと接続可能であり、そのソースが第１ＰＭＯＳトランジスタのソースと接続され、そのゲートドレイン間が結線される第２ＰＭＯＳトランジスタと、電流検出信号の示す電流量のＫ／Ｍ倍以上の電流を第２ＰＭＯＳトランジスタに供給する定電流回路と、を含む。

【0011】

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0012】

本開示のある態様によれば、出力電圧の跳ね上がりを抑制できる。

【図面の簡単な説明】

【0013】

【図1】図１は、実施形態１に係る昇圧ＤＣ／ＤＣコンバータの回路図である。

【図2】図２は、図１のＤＣ／ＤＣコンバータの動作を説明する図である。

【図3】図３は、第１ＰＭＯＳトランジスタのＩ－Ｖ（電流－電圧）特性を示す図である。

【図4】図４は、比較技術に係るＤＣ／ＤＣコンバータの動作波形図である。

【図5】図５は、図１のＤＣ／ＤＣコンバータの動作波形図である。

【図6】図６は、ロードスイッチ駆動回路およびその周辺回路の構成例を示す回路図である。

【図7】図７は、図６のロードスイッチ駆動回路の動作を説明する図である。

【図8】図８は、ロードスイッチ駆動回路および電流検出回路の構成例を示す回路図である。

【図9】図９は、実施形態２に係る制御回路の回路図である。

【図10】図１０は、図９の制御回路による過電流保護を説明する図である。

【図11】図１１は、実施形態３に係る制御回路の回路図である。

【図12】図１２は、図１１の制御回路の動作を説明する図である。

【図13】図１３は、実施形態に係るＤＣ／ＤＣコンバータを備える電子機器の一例を示す図である。

【発明を実施するための形態】

【0014】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0015】

一実施形態に係る昇圧ＤＣ／ＤＣコンバータの制御回路は、出力ラインの出力電圧が目標レベルに近づくようにパルス変調されるパルス信号を生成するパルス変調器と、パルス信号にもとづいて、ハイサイド制御信号およびローサイド制御信号を生成するロジック回路と、ロードスイッチとして設けられる第１ＰＭＯＳトランジスタを駆動するロードスイッチ駆動回路と、第１ＰＭＯＳトランジスタに流れる電流を示す電流検出信号を生成する電流検出回路と、を備える。ロードスイッチ駆動回路は、（i）第１ＰＭＯＳトランジスタをフルオンさせる第１モードと、（ii）第１ＰＭＯＳトランジスタが電流検出信号の示す電流量より大きい電流供給能力を有するように、第１ＰＭＯＳトランジスタのゲート電圧を電流検出信号に応じて変化させる第２モードと、が切りかえ可能に構成される。

【0016】

この構成によると、入力電圧が出力電圧の目標レベルより高い状況において、第２モードを選択することで、出力電圧の跳ね上がりを抑制できる。

【0017】

一実施形態において、ロードスイッチ駆動回路は、第２モードにおいて、（ii）第１ＰＭＯＳトランジスタが電流検出信号の示す電流量のＫ倍（Ｋ＞１）以上の電流供給能力を有するように、第１ＰＭＯＳトランジスタのゲートをバイアスしてもよい。

【0018】

一実施形態において、ロードスイッチ駆動回路は、第１ＰＭＯＳトランジスタのサイズの１／Ｍ倍のサイズを有する第２ＰＭＯＳトランジスタであって、そのゲートが第２モードにおいて第１ＰＭＯＳトランジスタのゲートと接続され、そのソースが第１ＰＭＯＳトランジスタのソースと接続され、そのゲートドレイン間が結線される第２ＰＭＯＳトランジスタと、Ｋを、Ｋ＞１であるパラメータとして、電流検出信号の示す電流量のＫ／Ｍ倍以上の電流を第２ＰＭＯＳトランジスタに供給する定電流回路と、を含んでもよい。

【0019】

一実施形態に係る制御回路は、出力ラインの出力電圧が目標レベルに近づくようにパルス変調されるパルス信号を生成するパルス変調器と、パルス信号にもとづいて、ハイサイド制御信号およびローサイド制御信号を生成するロジック回路と、ロードスイッチとして設けられる第１ＰＭＯＳトランジスタを駆動するロードスイッチ駆動回路と、第１ＰＭＯＳトランジスタに流れる電流を示す電流検出信号を生成する電流検出回路と、を備える。ロードスイッチ駆動回路は、第１ＰＭＯＳトランジスタのサイズの１／Ｍ倍のサイズを有する第２ＰＭＯＳトランジスタであって、そのゲートが第１ＰＭＯＳトランジスタのゲートと接続可能であり、そのソースが第１ＰＭＯＳトランジスタのソースと接続され、そのゲートドレイン間が結線される第２ＰＭＯＳトランジスタと、電流検出信号の示す電流量のＫ／Ｍ倍以上の電流を第２ＰＭＯＳトランジスタに供給する定電流回路と、を含む。

【0020】

この構成によると、入力電圧が出力電圧の目標レベルより高い状況において、出力電圧の跳ね上がりを抑制できる。

【0021】

一実施形態において、電流検出信号が示す電流量をＩ_{ＯＵＴ（ＳＮＳ）}、第１ＰＭＯＳトランジスタの電流供給能力をＩ_{ＯＵＴ（ＭＡＸ）}、Ｉ_ＯＦＳ（＞０）およびＫ（＞１）を定数とするとき、
Ｉ_{ＯＵＴ（ＭＡＸ）}＝Ｋ×Ｉ_{ＯＵＴ（ＳＮＳ）}＋Ｉ_ＯＦＳ
を満たしてもよい。これにより、出力電流Ｉ_ＯＵＴがゼロとなった状態でも、第１ＰＭＯＳトランジスタが完全にオフするのを防止できる。

【0022】

一実施形態において、定電流回路は、その第１端が第２ＰＭＯＳトランジスタのドレインと接続される第１トランジスタと、第１トランジスタの第２端と接地ラインの間に接続される第１抵抗と、その出力が第１トランジスタの制御端子と接続され、その第１入力ノードに電流検出信号を受け、その第２入力ノードが第１トランジスタの第２端と接続されている第１オペアンプと、を含んでもよい。

【0023】

一実施形態において、第１オペアンプは非ゼロの入力オフセット電圧を有してもよい。一実施形態において、第１オペアンプの第１入力ノードには、電流検出信号をオフセットした電圧が供給されてもよい。これらのオフセットにより、出力電流Ｉ_ＯＵＴがゼロとなった状態でも、第１ＰＭＯＳトランジスタが完全にオフするのを防止できる。

【0024】

一実施形態において、ロードスイッチ駆動回路は、電流検出信号が示す電流量が第１過電流しきい値を超える領域において、第１ＰＭＯＳトランジスタの電流供給能力を第１過電流しきい値としてもよい。

【0025】

一実施形態において、定電流回路は、電流検出信号が示す電流量が第１過電流しきい値を越えないように、第２ＰＭＯＳトランジスタに供給する電流を調節してもよい。

【0026】

一実施形態において、定電流回路は、電流検出信号が示す電流量が第１過電流しきい値を越えないように、第１トランジスタの制御端子の電圧を制御する電流制限回路をさらに含んでもよい。

【0027】

一実施形態において、電流制限回路は、その第１端が第１トランジスタの制御端子と接続され、その第２端が接地ラインと接続される第２トランジスタと、その出力が第２トランジスタの制御端子と接続され、その第１入力ノードに第１過電流しきい値を規定する電圧を受け、その第２入力ノードに電流検出信号を受ける第３オペアンプと、を含んでもよい。

【0028】

一実施形態において、ロードスイッチ駆動回路は、第１ＰＭＯＳトランジスタのゲートに、昇圧ＤＣ／ＤＣコンバータの入力電圧に応じた電圧を印加する第３モードに切りかえ可能であってもよい。

【0029】

この構成によると、昇圧ＤＣ／ＤＣコンバータを停止する際に、ロードスイッチ（ＰＭＯＳトランジスタ）を直ちにオフせずに、ＰＭＯＳトランジスタのゲートに、入力電圧に応じた電圧Ｖｃを印加することで、ＰＭＯＳトランジスタを、ソースフォロア回路（ドレイン接地回路）として動作させることができる。このとき、ＰＭＯＳトランジスタのソース電圧、すなわちロードスイッチとハイサイドトランジスタの接続ノードの電圧Ｖ_ＭＩＤは、
Ｖ_ＭＩＤ＝Ｖｃ＋Ｖ_ＧＳ≒Ｖ_ＩＮ＋Ｖ_ＧＳ
にクランプされ、過電圧が発生するのを防止できる。ハイサイドトランジスタとローサイドトランジスタの接続ノード（スイッチングピン）の電圧Ｖ_ＳＷは、
Ｖ_ＳＷ＝Ｖ_ＭＩＤ＋Ｖ_Ｆ＝Ｖｃ＋Ｖ_ＧＳ＋Ｖ_Ｆ≒Ｖ_ＩＮ＋Ｖ_ＧＳ＋Ｖ_Ｆ
となり、スイッチングピンの過電圧も抑制される。Ｖ_Ｆはハイサイドトランジスタのボディダイオードの順方向電圧である。またこのときインダクタの両端間電圧Ｖ_Ｌは、
Ｖ_Ｌ＝Ｖ_ＩＮ－Ｖ_ＳＷ＝Ｖ_ＩＮ－（Ｖｃ＋Ｖ_ＧＳ＋Ｖ_Ｆ）≒－（Ｖ_ＧＳ＋Ｖ_Ｆ）
となる。これによりコイル電流を、－（Ｖ_ＧＳ＋Ｖ_Ｆ）／Ｌの傾きで時間とともに減少させることができる。

【0030】

一実施形態において、ロードスイッチ駆動回路は、電流検出信号が示す電流量が第１過電流しきい値より大きな第２過電流しきい値を越えると、第３モードとなってもよい。

【0031】

一実施形態において、ロードスイッチ駆動回路は、電流検出信号が示す電流量が第１過電流しきい値より小さな解除しきい値を下回ると、元のモードに復帰してもよい。

【0032】

一実施形態において、電流検出回路は、第１ＰＭＯＳトランジスタのサイズの１／Ｎ倍のサイズを有する第３ＰＭＯＳトランジスタであって、そのゲートが第２ＰＭＯＳトランジスタのゲートと接続され、そのソースが第２ＰＭＯＳトランジスタのソースと接続される第３ＰＭＯＳトランジスタと、その第１端が第３ＰＭＯＳトランジスタのドレインと接続される第３トランジスタと、第３トランジスタの第２端と接地ラインの間に接続される第２抵抗と、その出力が第３トランジスタの制御端子と接続され、その第１入力ノードが第１ＰＭＯＳトランジスタのドレインと接続され、その第２入力ノードが第３ＰＭＯＳトランジスタのドレインと接続される第３オペアンプと、を含み、電流検出信号は、第２抵抗の電圧降下に応じていてもよい。

【0033】

一実施形態において、制御回路はひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0034】

（実施形態）
以下、本発明を好適な実施形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0035】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0036】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0037】

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

【0038】

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

【0039】

（実施形態１）
第１実施形態に関連する構成要素には、添え字のＥを付す。図１は、実施形態１に係る昇圧ＤＣ／ＤＣコンバータ１００Ｅの回路図である。昇圧ＤＣ／ＤＣコンバータ（以下、単にＤＣ／ＤＣコンバータという）１００Ｅは、入力端子（入力ライン）１０２の入力電圧Ｖ_ＩＮを昇圧し、所定の電圧レベルに安定化して、出力端子（出力ライン）１０４に接続される負荷（不図示）に供給する。

【0040】

ＤＣ／ＤＣコンバータ１００Ｅは、主回路１１０Ｅと、制御回路２００Ｅを備える。主回路１１０Ｅは、インダクタＬ１、ローサイドトランジスタ（スイッチングトランジスタ）ＭＬ、ハイサイドトランジスタ（同期整流トランジスタ）ＭＨ、出力キャパシタＣ１およびロードスイッチＳＷ１を含む。本実施形態においてロードスイッチＳＷ１は、ＰＭＯＳトランジスタ（以下、第１ＰＭＯＳトランジスタＭＰ１という）を含む。

【0041】

制御回路２００Ｅは、ひとつの半導体基板（ダイ）に集積化された機能ＩＣ（Integrated Circuit）である。本実施形態において、ローサイドトランジスタＭＬ、ハイサイドトランジスタＭＨおよび第１ＰＭＯＳトランジスタＭＰ１は、制御回路２００Ｅに集積化されている。

【0042】

制御回路２００Ｅは、ローサイドトランジスタＭＬ、ハイサイドトランジスタＭＨ、第１ＰＭＯＳトランジスタＭＰ１に加えて、パルス変調器２１０、ロジック回路２２０、ハイサイドドライバ２３０、ローサイドドライバ２３２、ロードスイッチ駆動回路２７０Ｅ、電圧監視回路２８０、電流検出回路３００、抵抗Ｒ１１，Ｒ１２を備える。

【0043】

制御回路２００Ｅには、スイッチングピンＳＷ、接地ピンＰＧＮＤ、入力ピンＶＩＮ、出力ピンＶＯＵＴ、センスピンＶＯＵＴ＿ＳＮＳが設けられる。

【0044】

スイッチングピンＳＷには、外付けのインダクタＬ１が接続される。出力ピンＶＯＵＴには出力キャパシタＣ１が接続される。ローサイドトランジスタＭＬは、スイッチングピンＳＷと接地ピンＰＧＮＤの間に接続される。ハイサイドトランジスタＭＨおよび第１ＰＭＯＳトランジスタＭＰ１は、スイッチングピンＳＷと出力ピンＶＯＵＴの間に直接に接続される。入力ピンＶＩＮには、ＤＣ／ＤＣコンバータ１００Ｅの入力電圧Ｖ_ＩＮが供給される。

【0045】

ＤＣ／ＤＣコンバータ１００Ｅは定電圧出力のコンバータであり、パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００Ｅの出力電圧Ｖ_ＯＵＴが目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に近づくようにパルス変調されるパルス信号Ｓｐを生成する。

【0046】

センスピンＶＯＵＴ＿ＳＮＳには出力電圧Ｖ_ＯＵＴがフィードバックされる。出力電圧Ｖ_ＯＵＴは抵抗Ｒ１１，Ｒ１２により分圧され、出力電圧Ｖ_ＯＵＴを示すフィードバック信号Ｖ_ＦＢが生成される。パルス変調器２１０は、フィードバック信号Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦに近づくように、パルス信号Ｓｐをパルス変調する。

【0047】

出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}は以下の式で表される。
Ｖ_{ＯＵＴ（ＲＥＦ）}＝Ｖ_ＲＥＦ×（Ｒ１１＋Ｒ１２）／Ｒ１２

【0048】

パルス変調器２１０の構成や制御方式は特に限定されない。たとえばパルス変調器２１０は、電圧モードのコントローラであってもよいし、ピーク電流モードや平均電流モードのコントローラであってもよい。あるいはパルス変調器２１０は、リップル制御、具体的にはヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定制御、ピーク検出オフ時間固定制御のコントローラであってもよい。

【0049】

またパルス変調器２１０の変調方式も特に限定されず、パルス幅変調であってもよいし、パルス周波数変調であってもよいし、その他の変調方式であってもよい。

【0050】

ロジック回路２２０は、パルス信号Ｓｐにもとづいて、ハイサイド制御信号ＨＧＣＴＬおよびローサイド制御信号ＬＧＣＴＬを生成する。またロジック回路２２０は、第１ＰＭＯＳトランジスタＭＰ１の制御信号ＳＷＣＴＬを生成する。

【0051】

ハイサイドドライバ２３０は、ハイサイド制御信号ＨＧＣＴＬにもとづいてハイサイドトランジスタＭＨを駆動する。ローサイドドライバ２３２は、ローサイド制御信号ＬＧＣＴＬにもとづいてローサイドトランジスタＭＬを駆動する。

【0052】

ロードスイッチ駆動回路２７０Ｅは、制御信号ＳＷＣＴＬにもとづいて、ロードスイッチＳＷ１である第１ＰＭＯＳトランジスタＭＰ１を駆動する。具体的には、制御信号ＳＷＣＴＬがオンレベル（たとえばハイ）のときに、第１ＰＭＯＳトランジスタＭＰ１をオンし、制御信号ＳＷＣＴＬがオフレベル（たとえばロー）のときに、第１ＰＭＯＳトランジスタＭＰ１をオフする。

【0053】

ロードスイッチ駆動回路２７０Ｅは、制御信号ＳＷＣＴＬがオンレベル（ハイ）の期間において、２つのモードが切りかえ可能に構成される。ロードスイッチ駆動回路２７０Ｅにはモードを指定する制御信号ＭＯＤＥが入力されている。

【0054】

ロードスイッチ駆動回路２７０Ｅは、第１モードにおいて、第１ＰＭＯＳトランジスタＭＰ１をフルオンさせる。たとえばロードスイッチ駆動回路２７０Ｅは、第１ＰＭＯＳトランジスタＭＰ１のソース電圧Ｖ_ＭＩＤよりも所定電圧幅ΔＶ低い電圧を生成し、第１ＰＭＯＳトランジスタＭＰ１のゲートに供給する。所定電圧幅ΔＶは、第１ＰＭＯＳトランジスタＭＰ１のしきい値電圧Ｖｇｓ_（ｔｈ）よりも大きい。

【0055】

制御回路２００Ｅの入力ピンＶＩＮは、入力ライン１０２と接続され、入力電圧Ｖ_ＩＮが入力されている。電圧監視回路２８０は、入力電圧Ｖ_ＩＮをしきい値電圧Ｖ_ＴＨと比較し、比較結果に応じた比較信号ＶＩＮＣＯＭＰを生成する。ここでは、Ｖ_ＩＮ＞Ｖ_ＴＨのときにＶＩＮＣＯＭＰがハイをとるものとする。電圧監視回路２８０は電圧コンパレータで構成することができる。

【0056】

ロジック回路２２０は、比較信号ＶＩＮＣＯＭＰにもとづいて、ＤＣ／ＤＣコンバータ１００Ｃの動作モードを制御する。具体的には、Ｖ_ＩＮ＜Ｖ_{ＯＵＴ（ＲＥＦ）}のとき、ＤＣ／ＤＣコンバータ１００Ｃを昇圧モードで動作させ、Ｖ_ＩＮ＞Ｖ_{ＯＵＴ（ＲＥＦ）}のとき、ＤＣ／ＤＣコンバータ１００Ｃをスルーモードで動作させる。

【0057】

電流検出回路３００は、第１ＰＭＯＳトランジスタＭＰ１に電流、すなわちＤＣ／ＤＣコンバータ１００Ｅの出力電流Ｉ_ＯＵＴを示す電流検出信号ＩＳＮＳを生成する。電流検出回路３００は、後述するように第１ＰＭＯＳトランジスタＭＰ１に流れる電流を検出してもよい。あるいは、第１ＰＭＯＳトランジスタＭＰ１に流れる電流は、ハイサイドトランジスタＭＨに流れる電流や、インダクタＬ１に流れるコイル電流と等しいから、ハイサイドトランジスタＭＨやインダクタＬ１の電流にもとづいて、間接的に第１ＰＭＯＳトランジスタＭＰ１の電流Ｉ_ＯＵＴを検出してもよい。

【0058】

電流検出信号ＩＳＮＳは、ロードスイッチ駆動回路２７０Ｅに供給される。ロードスイッチ駆動回路２７０Ｅは、第２モードにおいて、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}より大きい電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を有するように、第１ＰＭＯＳトランジスタＭＰ１のゲート電圧を電流検出信号ＩＳＮＳに応じて変化させる。
Ｉ_{ＯＵＴ（ＭＡＸ）}＞Ｉ_{ＯＵＴ（ＳＮＳ）}
電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}は、ＦＥＴ（Field-Effect Transistor）の飽和領域におけるドレイン電流Ｉｄと把握できる。
Ｉｄ＝１／２×Ｋ

【0059】

第２モードでは、電流検出信号ＩＳＮＳを目標値に近づけるフィードバック制御を行っているのではなく、電流検出信号ＩＳＮＳが、第１ＰＭＯＳトランジスタＭＰ１のバイアス点を決める基準信号となっている。

【0060】

たとえばロードスイッチ駆動回路２７０Ｅは、第２モードにおいて、（ii）電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}のＫ倍（Ｋ＞１）以上の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を有するように、第１ＰＭＯＳトランジスタＭＰ１のゲートをバイアスする。Ｋは設計パラメータである。
Ｉ_{ＯＵＴ（ＭＡＸ）}≧Ｋ×Ｉ_{ＯＵＴ（ＳＮＳ）}

【0061】

以上がＤＣ／ＤＣコンバータ１００Ｅの構成である。続いてその動作を説明する。

【0062】

図２は、図１のＤＣ／ＤＣコンバータ１００Ｅの動作を説明する図である。横軸は入力電圧Ｖ_ＩＮを、縦軸は出力電圧Ｖ_ＯＵＴを示す。

【0063】

入力電圧Ｖ_ＩＮが出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}より低い状態において、ＤＣ／ＤＣコンバータ１００Ｅは昇圧モードで動作する。昇圧モードでは、ハイサイドトランジスタおよびローサイドトランジスタがスイッチングすることにより、出力電圧Ｖ_ＯＵＴが目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に安定化される。

【0064】

この昇圧モードにおいて、ロジック回路２２０はロードスイッチ駆動回路２７０Ｅを第１モードで動作させる。これにより第１ＰＭＯＳトランジスタＭＰ１はフルオンし、第１ＰＭＯＳトランジスタＭＰ１における損失は小さく抑えられる。

【0065】

入力電圧Ｖ_ＩＮが出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}より高い状態では、ＤＣ／ＤＣコンバータ１００Ｅは、スルーモードで動作する。この状態では、パルス信号Ｓｐのデューティサイクルが０まで低下し、ローサイドトランジスタＭＬがオフ、ハイサイドトランジスタＭＨがオンの状態でスイッチングが停止する。

【0066】

ロードスイッチ駆動回路２７０Ｅは、スルーモードにおいて、第２モードで動作する。このときの、第１ＰＭＯＳトランジスタＭＰ１は、フルオン状態には達しておらず、そのときの負荷電流を供給できるだけの電流供給能力を有するようにバイアスされる。

【0067】

図３は、第１ＰＭＯＳトランジスタＭＰ１のＩ－Ｖ（電流－電圧）特性を示す図である。横軸は第１ＰＭＯＳトランジスタＭＰ１のドレインソース間電圧Ｖ_ＤＳを、縦軸はドレイン電流Ｉ_Ｄを示す。飽和領域における電流量（飽和電流量ともいう）Ｉ_{Ｄ（ＳＡＴ）}は、以下の式で表される。
Ｉ_{Ｄ（ＳＡＴ）}＝－Ｗ／２Ｌ・μＣ_ＯＸ（Ｖ_ＧＳ－Ｖ_Ｔ）^２＝－Ａ（Ｖ_ＧＳ－Ｖ_Ｔ）^２
Ａ＝Ｗ／２Ｌ・μＣ_ＯＸ
Ｖ_ＧＳは第１ＰＭＯＳトランジスタＭＰ１のゲートソース間電圧（バイアス点）、Ｖ_ＴはＰチャンネルＭＯＳＦＥＴのしきい値電圧、Ｗはゲート幅、Ｌはゲート長、μは移動度、Ｃ_ＯＸはゲート絶縁膜の容量である。

【0068】

上述したように、電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}は、飽和領域の電流量Ｉ_{Ｄ（ＳＡＴ）}と把握できる。ある出力電流Ｉ_ＯＵＴが流れているとき、以下の関係を満たすように、動作点が決定される。
Ｉ_{Ｄ（ＳＡＴ）}＝Ａ（Ｖ_ＧＳ－Ｖ_Ｔ）^２＞Ｉ_ＯＵＴ
Ｖ_ＧＳ＞√（Ｉ_ＯＵＴ／Ａ）＋Ｖ_Ｔ

【0069】

たとえば、出力電流Ｉ_ＯＵＴのＫ倍の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を持たせる場合、動作点は以下のようになり、第１ＰＭＯＳトランジスタＭＰ１は線形領域で動作する。
Ｉ_{Ｄ（ＳＡＴ）}＝Ａ（Ｖ_ＧＳ－Ｖ_Ｔ）^２＝Ｋ×Ｉ_ＯＵＴ
Ｖ_ＧＳ＝√（Ｋ×Ｉ_ＯＵＴ／Ａ）＋Ｖ_Ｔ

【0070】

Ｖ_ＩＮ≧Ｖ_{ＯＵＴ（ＲＥＦ）}の状態で第２モードを選択すると、出力電圧Ｖ_ＯＵＴは、
Ｖ_ＯＵＴ＝Ｖ_ＩＮ－（Ｒ_{ＯＮ（ＭＨ）}＋Ｒ_{ＯＮ（ＭＰ１）}）×Ｉ_ＯＵＴ
となり、入力電圧Ｖ_ＩＮよりわずかに低い電圧レベルをとる。Ｒ_{ＯＮ（ＭＨ）}はハイサイドトランジスタＭＨのオン抵抗であり、ハイサイドトランジスタＭＨはフルオン状態となっているため、オン抵抗は非常に小さい。Ｒ_{ＯＮ（ＭＰ１）}は、第１ＰＭＯＳトランジスタＭＰ１のオン抵抗である。オン抵抗Ｒ_{ＯＮ（ＭＰ１）}は、上述のパラメータＫに応じて規定することができ、Ｋを大きくするほど、第２モードにおけるオン抵抗Ｒ_{ＯＮ（ＭＰ１）}は小さくなる。この観点において、Ｋは１．５以上とすることが好ましく、より好ましくは２以上であり、４以上とすると、オン抵抗を十分に小さくして、損失を低減できる。

【0071】

以上がＤＣ／ＤＣコンバータ１００の動作である。スルーモードにおいて、ロードスイッチ駆動回路２７０Ｅを第１モードではなく、第２モードで動作させる利点を説明する。この利点は比較技術との対比によって明確となる。

【0072】

比較技術では、スルーモードでロードスイッチ駆動回路２７０Ｅが第１モードで動作し、第１ＰＭＯＳトランジスタＭＰ１をフルオンさせるものとする。図４は、比較技術に係るＤＣ／ＤＣコンバータの動作波形図である。入力電圧Ｖ_ＩＮが出力電圧Ｖ_ＯＵＴの目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}よりも高い状況を考える。時刻ｔ_０にＤＣ／ＤＣコンバータに対して、起動指示が入力される。ロジック回路は、Ｖ_ＩＮ＞Ｖ_{ＯＵＴ（ＲＥＦ）}を検出すると、スルーモードを選択し、ロードスイッチ駆動回路２７０Ｅを、第１モードにセットする。その結果、第１ＰＭＯＳトランジスタＭＰ１は直ちにフルオン状態となる。これにより、入力ライン１０２から出力ライン１０４に向かう電流が急峻に立ち上がる。この電流は、インダクタＬ１を流れるところ、コイル電流が急峻に変化すると、誘起電圧が発生する。この誘起電圧によって、出力電圧Ｖ_ＯＵＴがオーバーシュートする。

【0073】

図５は、図１のＤＣ／ＤＣコンバータ１００Ｅの動作波形図である。図４と同様、入力電圧Ｖ_ＩＮが出力電圧Ｖ_ＯＵＴの目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}よりも高い状況を考える。時刻ｔ_０にＤＣ／ＤＣコンバータに対して、起動指示が入力される。ロジック回路は、Ｖ_ＩＮ＞Ｖ_{ＯＵＴ（ＲＥＦ）}を検出すると、スルーモードを選択し、ロードスイッチ駆動回路２７０Ｅを第２モードにセットする。この場合、第１ＰＭＯＳトランジスタＭＰ１は直ちにフルオン状態とはならず、第１ＰＭＯＳトランジスタＭＰ１のゲートソース間電圧は、ロードスイッチ駆動回路２７０Ｅのフィードバックループの遅れによって、比較技術の場合に比べてゆっくりと大きくなっていく。これにより、入力ライン１０２から出力ライン１０４に向かう電流は、比較技術（図４）よりもゆっくりと増大する。これによりコイル電流の急峻な変化が抑制され、誘起電圧も小さくなる。これにより、出力電圧Ｖ_ＯＵＴのオーバーシュートを抑制できる。

【0074】

続いて制御回路２００Ｅの具体的な構成例を説明する。図６は、ロードスイッチ駆動回路２７０Ｅおよびその周辺回路の構成例を示す回路図である。

【0075】

ロードスイッチ駆動回路２７０Ｅは、第２ＰＭＯＳトランジスタＭＰ２、電圧源２７２、セレクタ２７４、第２ＰＭＯＳトランジスタＭＰ２、定電流回路３１０Ｅを備える。

【0076】

電圧源２７２は、第１モードにおいて、第１ＰＭＯＳトランジスタＭＰ１をフルオンさせるためのゲート電圧を生成する。具体的には電圧源２７２は、第１ＰＭＯＳトランジスタＭＰ１のソース電圧Ｖ_ＭＩＤをレベルシフトし、ソース電圧Ｖ_ＭＩＤよりも所定電圧幅ΔＶ低い電圧（Ｖ_ＭＩＤ－ΔＶ）を生成する。セレクタ２７４は、第１モードにおいて、電圧源２７２の出力電圧を選択し、第１ＰＭＯＳトランジスタＭＰ１のゲートに供給する。

【0077】

第２ＰＭＯＳトランジスタＭＰ２および定電流回路３１０Ｅは、第２モードにおける第１ＰＭＯＳトランジスタＭＰ１のゲート電圧を生成する。

【0078】

第２ＰＭＯＳトランジスタＭＰ２は、第１ＰＭＯＳトランジスタＭＰ１のサイズの１／Ｍ倍のサイズを有する。第２ＰＭＯＳトランジスタＭＰ２のゲートは第２モードにおいて、セレクタ２７４を介して第１ＰＭＯＳトランジスタＭＰ１のゲートと接続され、第２ＰＭＯＳトランジスタＭＰ２のソースは、第１ＰＭＯＳトランジスタＭＰ１のソースと接続される。第２ＰＭＯＳトランジスタＭＰ２のゲートドレイン間は結線されている。

【0079】

セレクタ２７４は、第２モードにおいて、第２ＰＭＯＳトランジスタＭＰ２のゲートを第１ＰＭＯＳトランジスタＭＰ１のゲートと接続する。第２モードにおいて、第２ＰＭＯＳトランジスタＭＰ２と第１ＰＭＯＳトランジスタＭＰ１は、第２ＰＭＯＳトランジスタＭＰ２を入力、第１ＰＭＯＳトランジスタＭＰ１を出力とするカレントミラー回路を構成するように接続されることとなる。ただし、第１ＰＭＯＳトランジスタＭＰ１はドレインソース間電圧が小さい線形領域で動作するため、第１ＰＭＯＳトランジスタＭＰ１には、第２ＰＭＯＳトランジスタＭＰ２の電流Ｉ_ＦＲＣのＭ倍の電流が流れるわけではなく、第１ＰＭＯＳトランジスタＭＰ１の電流供給能力が、Ｉ_ＦＲＣ×Ｍとなる。

【0080】

定電流回路３１０Ｅは、電流検出回路３００が生成する電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}のＫ／Ｍ倍以上のフォース電流Ｉ_ＦＲＣを第２ＰＭＯＳトランジスタＭＰ２に供給する。
Ｉ_ＦＲＣ≧Ｋ／Ｍ×Ｉ_{ＯＵＴ（ＳＮＳ）}

【0081】

たとえば、定電流回路３１０Ｅは、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}のＫ／Ｍ倍のフォース電流Ｉ_ＦＲＣを第２ＰＭＯＳトランジスタＭＰ２に供給してもよい。
Ｉ_ＦＲＣ＝Ｋ／Ｍ×Ｉ_{ＯＵＴ（ＳＮＳ）}
ただし、この場合、出力電流Ｉ_ＯＵＴがゼロになると、フォース電流Ｉ_ＦＲＣがゼロとなり、第１ＰＭＯＳトランジスタＭＰ１、第２ＰＭＯＳトランジスタＭＰ２のゲートソース間電圧が０Ｖとなり、第１ＰＭＯＳトランジスタＭＰ１が完全にオフとなり、再始動のための追加の制御が必要となる。

【0082】

そこで定電流回路３１０Ｅは、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}のＫ／Ｍ倍に、オフセットＩ_ＯＦＳを追加したフォース電流Ｉ_ＦＲＣを第２ＰＭＯＳトランジスタＭＰ２に供給することが望ましい。
Ｉ_ＦＲＣ＝Ｋ／Ｍ×Ｉ_{ＯＵＴ（ＳＮＳ）}＋Ｉ_ＯＦＳ

【0083】

これにより、出力電流Ｉ_ＯＵＴがゼロになった場合でも、フォース電流Ｉ_ＦＲＣはＩ_ＯＦＳとなり、第１ＰＭＯＳトランジスタＭＰ１および第２ＰＭＯＳトランジスタＭＰ２をオフしない状態で維持することができる。

【0084】

以上がロードスイッチ駆動回路２７０Ｅの構成である。続いてその動作を説明する。図７は、図６のロードスイッチ駆動回路２７０Ｅの動作を説明する図である。横軸は出力電流Ｉ_ＯＵＴを、縦軸は第１ＰＭＯＳトランジスタＭＰ１の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を示す。

【0085】

このように、図６のロードスイッチ駆動回路２７０Ｅによれば、出力電流Ｉ_ＯＵＴに対して、第１ＰＭＯＳトランジスタＭＰ１の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}（飽和電流量Ｉ_{Ｄ（ＳＡＴ）}）を線形に増大させることができる。

【0086】

図８は、ロードスイッチ駆動回路２７０Ｅおよび電流検出回路３００の構成例を示す回路図である。図８では電圧源２７２やセレクタ２７４は省略している。

【0087】

電流検出回路３００は、第３ＰＭＯＳトランジスタＭＰ３、第３トランジスタＭ２３、第２抵抗Ｒ２２、第２オペアンプＯＰ２を含む。

【0088】

第３ＰＭＯＳトランジスタＭＰ３は、第１ＰＭＯＳトランジスタＭＰ１のサイズの１／Ｎ倍のサイズ（第２ＰＭＯＳトランジスタＭＰ２のＭ／Ｎ倍）を有する。第３ＰＭＯＳトランジスタＭＰ３のゲートが第２ＰＭＯＳトランジスタＭＰ２のゲートと接続され、そのソースは第２ＰＭＯＳトランジスタＭＰ２および第１ＰＭＯＳトランジスタＭＰ１のソースと接続される。

【0089】

第３トランジスタＭ２３は、ＰチャンネルＭＯＳＦＥＴであり、その第１端（ソース）が第３ＰＭＯＳトランジスタＭＰ３のドレインと接続される。

【0090】

第２抵抗Ｒ２２は、第３トランジスタＭ２３の第２端（ドレイン）と接地ラインの間に接続される。第２オペアンプＯＰ２の出力は、第３トランジスタＭ２３の制御端子（ゲート）と接続され、その第１入力ノード（非反転入力端子＋）が第１ＰＭＯＳトランジスタＭＰ１のドレイン（ＶＯＵＴピン）と接続され、その第２入力ノード（反転入力端子－）が第３ＰＭＯＳトランジスタＭＰ３のドレインと接続される。

【0091】

第２オペアンプＯＰ２および第３トランジスタＭ２３によって、第３ＰＭＯＳトランジスタＭＰ３のドレイン電圧が、第１ＰＭＯＳトランジスタＭＰ１のドレイン電圧と等しくなるように帰還がかかる。その結果、第３トランジスタＭ２３には、出力電流Ｉ_ＯＵＴの１／Ｎ倍の電流Ｉ_ＯＵＴ／Ｎが流れる。第２抵抗Ｒ２２には、出力電流Ｉ_ＯＵＴに比例した電圧降下Ｉ_ＯＵＴ／Ｎ×Ｒ２２が発生する。

【0092】

電流検出回路３００は、第２抵抗Ｒ２２の電圧降下に応じた電流検出信号ＩＳＮＳを出力する。
ＩＳＮＳ＝Ｒ２２×Ｉ_ＯＵＴ／Ｎ

【0093】

定電流回路３１０Ｅは、第１トランジスタＭ２１、第１抵抗Ｒ２１、第１オペアンプＯＰ１を含む。

【0094】

第１トランジスタＭ２１はＮチャンネルＭＯＳＦＥＴであり、その第１端（ドレイン）が第２ＰＭＯＳトランジスタＭＰ２のドレインと接続される。第１抵抗Ｒ２１は、第１トランジスタＭ２１の第２端（ソース）と接地ラインの間に接続される。第１オペアンプＯＰ１の出力は、第１トランジスタＭ２１の制御端子（ゲート）と接続され、その第１入力ノード（非反転入力端子＋）に電流検出信号ＩＳＮＳを受け、その第２入力ノード（反転入力端子－）が第１トランジスタＭ２１の第２端（ソース）と接続されている。

【0095】

第１オペアンプＯＰ１は、非ゼロの入力オフセット電圧Ｖ_ＯＦＳを有していてもよい。このとき、定電流回路３１０Ｅが生成するフォース電流Ｉ_ＦＲＣは、
Ｉ_ＦＲＣ＝（ＩＳＮＳ＋Ｖ_ＯＦＳ）／Ｒ２１
となる。Ｖ_ＯＦＳ／Ｒ２１が、上述のオフセット電流Ｉ_ＯＦＳに相当する。

【0096】

以上が電流検出回路３００および定電流回路３１０Ｅの構成例である。この構成によれば、第１ＰＭＯＳトランジスタＭＰ１の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}は以下の式で表される。
Ｉ_{ＯＵＴ（ＭＡＸ）}＝Ｉ_ＦＲＣ×Ｍ＝（ＩＳＮＳ＋Ｖ_ＯＦＳ）／Ｒ２１×Ｍ
＝（Ｒ２２×Ｉ_ＯＵＴ／Ｎ＋Ｖ_ＯＦＳ）／Ｒ２１×Ｍ
＝（Ｒ２２／Ｒ２１）・Ｍ／Ｎ×Ｉ_ＯＵＴ＋Ｖ_ＯＦＳ／Ｒ２１×Ｍ

【0097】

つまり、Ｋ＝（Ｒ２２／Ｒ２１）・Ｍ／Ｎ、Ｉ_ＯＦＳ＝Ｖ_ＯＦＳ／Ｒ２１×Ｍとなる。たとえば、Ｍ＝Ｎとし、Ｒ２２＝Ｒ２１×Ｋとしてもよい。

【0098】

オフセット電圧Ｖ_ＯＦＳの与え方は特に限定されない。たとえば、オフセット電圧Ｖ_ＯＦＳを生成する電圧源３１２を追加し、電流検出信号ＩＳＮＳを、Ｖ_ＯＦＳだけオフセットした電圧ＩＳＮＳ＋Ｖ_ＯＦＳを第１オペアンプＯＰ１の第１入力ノード（＋）に供給するようにしてもよい。

【0099】

あるいは、電流検出回路３００の第２抵抗Ｒ２２に電流Ｉｚをソースする電流源３１４を追加し、電流検出信号ＩＳＮＳをオフセットしてもよい。このときのオフセット量は、Ｖ_ＯＦＳ＝Ｉｚ×Ｒ２２となる。

【0100】

（実施形態２）
図６を参照する。実施形態２に関連する構成には、添え字のＦを付すものとする。ロードスイッチ駆動回路２７０Ｆは第２モードにおいて有効となる電流制限機能を有している。ロードスイッチ駆動回路２７０Ｆは、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}が第１過電流しきい値Ｉ_ＯＣＰ１より大きい領域において、第２ＰＭＯＳトランジスタＭＰ２の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を第１過電流しきい値Ｉ_ＯＣＰ１に制限する。

【0101】

より具体的には、定電流回路３１０Ｆは、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}が第１過電流しきい値Ｉ_ＯＣＰ１を越えないように、第２ＰＭＯＳトランジスタＭＰ２に供給するフォース電流Ｉ_ＦＲＣを調節する。

【0102】

図９は、実施形態２に係る制御回路２００Ｆの回路図である。定電流回路３１０Ｆは、図８の定電流回路３１０Ｅに加えて、電流制限回路３２０をさらに含む。電流制限回路３２０は、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}が第１過電流しきい値Ｉ_ＯＣＰ１を越えないように、第１トランジスタＭ２１の制御端子（ゲート）の電圧を制御する。

【0103】

電流制限回路３２０は、第２トランジスタＭ２２、第３オペアンプＯＰ３を含む。第２トランジスタＭ２２はＰＭＯＳトランジスタであり、その第１端（ソース）が第１トランジスタＭ２１の制御端子（ゲート）と接続され、その第２端（ドレイン）が接地ラインと接続される。第３オペアンプＯＰ３は、その出力が第２トランジスタＭ２２の制御端子（ゲート）と接続され、その第１入力ノード（非反転入力端子＋）に第１過電流しきい値ＩＩ_ＯＣＰ１を規定する電圧ＩＬＩＭ１を受け、その第２入力ノード（反転入力端子－）に電流検出信号ＩＳＮＳを受ける。

【0104】

なお、電流制限機能付きの定電流回路３１０Ｆの構成は、図９のそれに特に限定されるものではない。

【0105】

図１０は、図９の制御回路２００Ｆによる過電流保護を説明する図である。出力電流Ｉ_ＯＵＴが第１過電流しきい値Ｉ_ＯＣＰ１を超えると、電流制限回路３２０によって、第１ＰＭＯＳトランジスタＭＰ１の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}が、第１過電流しきい値Ｉ_ＯＣＰ１まで低下する。

【0106】

実施形態２の制御回路２００Ｆによれば、第１ＰＭＯＳトランジスタＭＰ１の電流供給能力を低下させることにより、過電流保護を実現できる。

【0107】

（実施形態３）
実施形態３に関連する構成には、添え字のＧを付加する。第２モード（スルーモード）において、第１ＰＭＯＳトランジスタＭＰ１は線形領域で動作しており、過剰な電流供給能力を有している。したがって、ＤＣ／ＤＣコンバータ１００Ｆの出力ライン１０４が地絡すると、電流制限回路３２０による保護が働くまでの遅延時間の間、第１ＰＭＯＳトランジスタＭＰ１には瞬時的に大きな電流が流れる場合がある。その後、電流制限回路３２０が第１ＰＭＯＳトランジスタＭＰ１の電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を低下させると、電流供給能力Ｉ_{ＯＵＴ（ＭＡＸ）}を超えるコイル電流Ｉ_Ｌが、第１ＰＭＯＳトランジスタＭＰ１のソースに流れ込み、ソース電圧Ｖ_ＭＩＤが跳ね上がるおそれがある。

【0108】

図１１は、実施形態３に係る制御回路２００Ｇの回路図である。制御回路２００Ｇは、上記問題を解決するために、２段階の過電流保護を行う。

【0109】

ロードスイッチ駆動回路２７０Ｇは、ロードスイッチ駆動回路２７０Ｅと同様に、第２モードにおける電流制限機能を有している。

【0110】

ロードスイッチ駆動回路２７０Ｇは、第１モード、第２モードに加えて、第３モードが選択可能に構成される。ロードスイッチ駆動回路２７０Ｇは第３モードにおいて、第１ＰＭＯＳトランジスタＭＰ１のゲートに、入力電圧Ｖ_ＩＮに応じた電圧Ｖｃを印加する。第３モードを、オフモードとも称する。電圧Ｖｃが「入力電圧Ｖ_ＩＮに応じている」とは、電圧Ｖｃが入力電圧Ｖ_ＩＮを利用して生成されていることを含む。これには、電圧Ｖｃが入力電圧Ｖ_ＩＮと等しい場合のみでなく、電圧Ｖｃが入力電圧Ｖ_ＩＮを正または負方向にレベルシフトされた電圧である場合や、電圧Ｖｃが入力電圧Ｖ_ＩＮに係数を乗じた電圧である場合も含まれる。本実施形態では、電圧Ｖｃは、入力電圧Ｖ_ＩＮと等しいものとする。セレクタ２７４は、第３モードにおいて、第１ＰＭＯＳトランジスタＭＰ１のゲートを、入力ピンＶＩＮと接続する。

【0111】

ロードスイッチ駆動回路２７０Ｇは、第２モードで動作中に、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}が第１過電流しきい値Ｉ_ＯＣＰ１より大きな第２過電流しきい値Ｉ_ＯＣＰ２を越えると、第３モードとなる。またロードスイッチ駆動回路２７０Ｇは、電流検出信号ＩＳＮＳが示す電流量Ｉ_{ＯＵＴ（ＳＮＳ）}が第１過電流しきい値Ｉ_ＯＣＰ１より小さな解除しきい値Ｉ_{ＲＥＬＥＡＳＥ}を下回ると第２モードに戻る。

【0112】

制御回路２００Ｇは、過電流保護回路３３０を備える。過電流保護回路３３０は、電流検出信号ＩＳＮＳを、第２過電流しきい値Ｉ_ＯＣＰ２を規定するしきい値電圧ＩＬＩＭ２、解除しきい値Ｉ_{ＲＥＬＥＡＳＥ}を規定するしきい値電圧ＩＲＥＬＥＡＳＥと比較する。過電流保護回路３３０は、ヒステリシスコンパレータで構成してもよい。ロジック回路２２０は、過電流保護回路３３０の出力ＯＣＰ２に応じて、ロードスイッチ駆動回路２７０Ｇのモードを制御する。

【0113】

図１２は、図１１の制御回路２００Ｇの動作を説明する図である。時刻ｔ_０より前において制御回路２００Ｇは第２モード（スルーモード）で動作している。時刻ｔ_０に出力ライン１０４の地絡が発生すると、出力電圧Ｖ_ＯＵＴが０Ｖ付近まで低下するとともに、出力電流Ｉ_ＯＵＴが急峻に増大する。時刻ｔ_１に電流Ｉ_ＯＵＴが第２過電流しきい値Ｉ_ＯＣＰ２を超えると、ロードスイッチ駆動回路２７０Ｇが第３モード（オフモード）に遷移する。これにより、第１ＰＭＯＳトランジスタＭＰ１のゲートに、入力電圧Ｖ_ＩＮ（＝Ｖｃ）が印加される。

【0114】

このとき第１ＰＭＯＳトランジスタＭＰ１は直ちにオフになるわけではなく、ソースフォロア回路として動作する。その結果、第１ＰＭＯＳトランジスタＭＰ１のソース電圧、すなわちロードスイッチＳＷ１とハイサイドトランジスタＭＨの接続ノードの電圧Ｖ_ＭＩＤは、
Ｖ_ＭＩＤ＝Ｖｃ＋Ｖ_ＧＳ
にクランプされ、過電圧が発生するのを防止できる。

【0115】

このとき、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬの接続ノードであるスイッチングピンＳＷの電圧Ｖ_ＳＷは、
Ｖ_ＳＷ＝Ｖ_ＭＩＤ＋Ｖ_Ｆ＝Ｖｃ＋Ｖ_ＧＳ＋Ｖ_Ｆ≒Ｖ_ＩＮ＋Ｖ_ＧＳ＋Ｖ_Ｆ
となり、スイッチングピンＳＷの過電圧も抑制される。

【0116】

またこのときインダクタの両端間電圧Ｖ_Ｌは、
Ｖ_Ｌ＝Ｖ_ＩＮ－Ｖ_ＳＷ＝Ｖ_ＩＮ－（Ｖｃ＋Ｖ_ＧＳ＋Ｖ_Ｆ）
となる。上述のように、Ｖｃ≒Ｖ_ＩＮとなるように定めると、
Ｖ_Ｌ≒－（Ｖ_ＧＳ＋Ｖ_Ｆ）
となる。これによりコイル電流Ｉ_Ｌ、ひいては出力電流Ｉ_ＯＵＴを、－（Ｖ_ＧＳ＋Ｖ_Ｆ）／Ｌの傾きで時間とともに減少させることができる。

【0117】

時刻ｔ_２に、出力電流Ｉ_ＯＵＴが解除しきい値Ｉ_{ＲＥＬＥＡＳＥ}まで低下すると、第２モード（スルーモード）に戻る。ただし依然として地絡状態が持続しているため、出力電流Ｉ_ＯＵＴが増大する。時刻ｔ_３に出力電流Ｉ_ＯＵＴが第１過電流しきい値Ｉ_ＯＣＰ１を超えると、ロードスイッチ駆動回路２７０Ｇによる電流制限が働き、出力電流Ｉ_ＯＵＴが、Ｉ_ＯＣＰ１にクランプされる。

【0118】

その後、時刻ｔ_４に地絡状態が解消すると、出力電圧Ｖ_ＯＵＴが、入力電圧Ｖ_ＩＮ付近まで上昇する。時刻ｔ_５以降は、電流制限も解除される。

【0119】

以上が制御回路２００Ｇの動作である。この制御回路２００Ｇによれば、急激な過電流が発生した場合に、ロードスイッチ駆動回路２７０Ｇを第３モードで動作させることにより、電圧Ｖ_ＭＩＤの過電圧やリンギングを抑制できる。

【0120】

（変形例）
上述した実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なことが当業者に理解される。以下、こうした変形例について説明する。

【0121】

実施形態１～３に関連して、ローサイドトランジスタＭＬ、ハイサイドトランジスタＭＨはディスクイート素子として外付けされてもよい。

【0122】

また実施形態１～３に関連して、第１ＰＭＯＳトランジスタＭＰ１はディスクリート素子として外付けされてもよい。この場合において、ロードスイッチ駆動回路２７０の一部、あるいは全部が、制御回路２００ＥのＩＣの外部にディスクリート素子で構成されてもよい。

【0123】

ロードスイッチ駆動回路２７０は、第４モードをサポートしてもよい。第４モードでは、ロードスイッチ駆動回路２７０は、出力電圧Ｖ_ＯＵＴが目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に近づくように、第１ＰＭＯＳトランジスタＭＰ１のゲート電圧をフィードバック制御する。第４モードをＬＤＯ（Low Drop Output）モードとも称する。

【0124】

ロードスイッチ駆動回路２７０は、ＤＣ／ＤＣコンバータ１００の起動時に、第４モードで動作してもよい。この際に、基準電圧Ｖ_ＲＥＦを時間とともに緩やかに上昇させることにより、出力電圧Ｖ_ＯＵＴを緩やかに上昇させてもよい（ソフトスタート）。そしてソフトスタートの完了時に、入力電圧Ｖ_ＩＮが出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}より高い場合には、第２モード（スルーモード）に遷移してもよい。

【0125】

（用途）
続いて、ＤＣ／ＤＣコンバータ１００Ｅ～１００Ｇ（以下、単に１００として示す）の用途を説明する。

【0126】

図１３は、実施形態に係るＤＣ／ＤＣコンバータ１００を備える電子機器７００の一例を示す図である。電子機器７００は、たとえば、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、タブレット端末、ポータブルオーディオプレイヤなどの電池駆動型デバイスである。電子機器７００は、筐体７０２、電池７０４、マイクロプロセッサ７０６およびＤＣ／ＤＣコンバータ１００を備える。ＤＣ／ＤＣコンバータ１００は、その入力端子に電池７０４からの電池電圧Ｖ_ＢＡＴ（＝Ｖ_ＩＮ）を受け、出力端子に接続される負荷に、出力電圧Ｖ_ＯＵＴを供給する。

【0127】

電子機器７００の種類は、電池駆動型のデバイスには限定されず、車載機器であってもよいし、ファクシミリなどのＯＡ機器であってもよいし、産業機器であってもよい。

【0128】

実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにさまざまな変形例が存在すること、またそうした変形例も本開示に含まれ、また本発明の範囲を構成しうることは当業者に理解されるところである。

【符号の説明】

【0129】

１００ ＤＣ／ＤＣコンバータ
１０２ 入力ライン
１０４ 出力ライン
１１０ 主回路
ＭＬ ローサイドトランジスタ
ＭＨ ハイサイドトランジスタ
ＳＷ１ ロードスイッチ
２００ 制御回路
２１０ パルス変調器
２２０ ロジック回路
２３０ ハイサイドドライバ
２３２ ローサイドドライバ
２７０ ロードスイッチ駆動回路
２７２ 電圧源
２７４ セレクタ
２８０ 電圧監視回路
３００ 電流検出回路
ＭＰ１ 第１ＰＭＯＳトランジスタ
ＭＰ２ 第２ＰＭＯＳトランジスタ
ＭＰ３ 第３ＰＭＯＳトランジスタ
３１０ 定電流回路
３２０ 電流制限回路
Ｒ２１ 第１抵抗
Ｒ２２ 第２抵抗
Ｍ２１ 第１トランジスタ
Ｍ２２ 第２トランジスタ
Ｍ２３ 第３トランジスタ
ＯＡ１ 第１オペアンプ
ＯＡ２ 第２オペアンプ
ＯＡ３ 第３オペアンプ
３３０ 過電流保護回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】