(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022191879
(43)【公開日】2022-12-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 25/07 20060101AFI20221221BHJP
【ＦＩ】
H01L25/04 C
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2021100366
(22)【出願日】2021-06-16
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】堀 元人
(72)【発明者】
【氏名】池田 良成
(72)【発明者】
【氏名】鳥羽 章夫
(72)【発明者】
【氏名】玉手 道雄
(72)【発明者】
【氏名】佐藤 以久也
(57)【要約】
【課題】配線長及び電流経路を短くすることができ、インダクタンスを低減することができる半導体装置を提供する。
【解決手段】第１導電層１２ａ及び第２導電層１２ｂを上面側に有する絶縁回路基板１と、第１導電層１２ａ上に搭載された第１半導体チップ３ａ，３ｂと、第２導電層１２ｂ上に搭載された第２半導体チップ３ｃ，３ｄと、第１半導体チップ３ａ，３ｂと対向して配置された第１下側配線層６３ａ、及び第２半導体チップ３ｃ，３ｄと対向して配置された第２下側配線層６３ｂを有し、絶縁回路基板１側に湾曲した湾曲部６０を有するプリント基板６と、第１半導体チップ３ａ，３ｂと第１下側配線層６３ａとを接続する第１接続部材２１ａ，２１ｂと、第２半導体チップ３ｃ，３ｄと第２下側配線層６３ｂとを接続する第２接続部材２１ｃ，２１ｄと、第１導電層１２ａと湾曲部６０における第２下側配線層６３ｂとを接続する第３接続部材２１とを備える。
【選択図】図１
【解決手段】第１導電層１２ａ及び第２導電層１２ｂを上面側に有する絶縁回路基板１と、第１導電層１２ａ上に搭載された第１半導体チップ３ａ，３ｂと、第２導電層１２ｂ上に搭載された第２半導体チップ３ｃ，３ｄと、第１半導体チップ３ａ，３ｂと対向して配置された第１下側配線層６３ａ、及び第２半導体チップ３ｃ，３ｄと対向して配置された第２下側配線層６３ｂを有し、絶縁回路基板１側に湾曲した湾曲部６０を有するプリント基板６と、第１半導体チップ３ａ，３ｂと第１下側配線層６３ａとを接続する第１接続部材２１ａ，２１ｂと、第２半導体チップ３ｃ，３ｄと第２下側配線層６３ｂとを接続する第２接続部材２１ｃ，２１ｄと、第１導電層１２ａと湾曲部６０における第２下側配線層６３ｂとを接続する第３接続部材２１とを備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１及び第２導電層を上面側に有する絶縁回路基板と、
前記第１導電層上に搭載された第１半導体チップと、
前記第２導電層上に搭載された第２半導体チップと、
絶縁層、前記絶縁層の一方の主面に前記第１半導体チップと対向して配置された第１下側配線層、及び前記絶縁層の一方の主面に前記第２半導体チップと対向して配置された第２下側配線層を有し、前記絶縁回路基板側に湾曲した湾曲部を有するプリント基板と、
前記第１半導体チップと前記第１下側配線層とを接続する第１接続部材と、
前記第２半導体チップと前記第２下側配線層とを接続する第２接続部材と、
前記第１導電層と前記湾曲部における前記第２下側配線層とを接続する第３接続部材と、
前記第１及び第２半導体チップ、前記プリント基板並びに前記第１～第３接続部材を封止する封止部材と、
を備えることを特徴とする半導体装置。
前記第１導電層上に搭載された第１半導体チップと、
前記第２導電層上に搭載された第２半導体チップと、
絶縁層、前記絶縁層の一方の主面に前記第１半導体チップと対向して配置された第１下側配線層、及び前記絶縁層の一方の主面に前記第２半導体チップと対向して配置された第２下側配線層を有し、前記絶縁回路基板側に湾曲した湾曲部を有するプリント基板と、
前記第１半導体チップと前記第１下側配線層とを接続する第１接続部材と、
前記第２半導体チップと前記第２下側配線層とを接続する第２接続部材と、
前記第１導電層と前記湾曲部における前記第２下側配線層とを接続する第３接続部材と、
前記第１及び第２半導体チップ、前記プリント基板並びに前記第１～第３接続部材を封止する封止部材と、
を備えることを特徴とする半導体装置。
【請求項2】
前記第１～第３接続部材が、互いに同一の高さを有することを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記湾曲部が、前記第１半導体チップと前記第１導電層とを接合する接合材の厚さと、前記第１半導体チップの厚さとの合計の厚さと同一の段差を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項4】
前記湾曲部が、前記プリント基板の長手方向の中央部に位置することを特徴とする請求項１～３のいずれか１項に記載の半導体装置。
【請求項5】
前記絶縁層が樹脂からなることを特徴とする請求項１～４のいずれか１項に記載の半導体装置。
【請求項6】
前記絶縁回路基板が、前記第１及び第２導電層が上面に設けられた樹脂基板を有することを特徴とする請求項１～５のいずれか１項に記載の半導体装置。
【請求項7】
前記第２導電層と一体的に形成され、前記封止部材の外側まで延伸する第１外部接続端子を更に備えることを特徴とする請求項６に記載の半導体装置。
【請求項8】
前記第１下側配線層が、前記第１半導体チップの主電極と電気的に接続され、
前記第２下側配線層が、前記第１半導体チップの主電極と電気的に接続され、
ことを特徴とする請求項１～７のいずれか１項に記載の半導体装置。
前記第２下側配線層が、前記第１半導体チップの主電極と電気的に接続され、
ことを特徴とする請求項１～７のいずれか１項に記載の半導体装置。
【請求項9】
前記プリント基板が、
前記絶縁層の上面に、前記第１下側配線層と前記絶縁層を挟んで重なる位置に配置され、前記第１下側配線層と電気的に接続された第１上側配線層と、
前記絶縁層の上面に、前記第２下側配線層と前記絶縁層を挟んで重なる位置に配置され、前記第２下側配線層と電気的に接続された第２上側配線層と、
を備えることを特徴とする請求項１～８のいずれか１項に記載の半導体装置。
前記絶縁層の上面に、前記第１下側配線層と前記絶縁層を挟んで重なる位置に配置され、前記第１下側配線層と電気的に接続された第１上側配線層と、
前記絶縁層の上面に、前記第２下側配線層と前記絶縁層を挟んで重なる位置に配置され、前記第２下側配線層と電気的に接続された第２上側配線層と、
を備えることを特徴とする請求項１～８のいずれか１項に記載の半導体装置。
【請求項10】
前記第１上側配線層に接続された第２外部接続端子を更に備えることを特徴とする請求項９に記載の半導体装置。
【請求項11】
前記第２上側配線層に接続された第３外部接続端子を更に備えることを特徴とする請求項１０に記載の半導体装置。
【請求項12】
前記プリント基板が、
前記絶縁層の下面に配置され、前記第１半導体チップの第１主電極に電気的に接続される第３下側配線層と、
前記絶縁層の上面に、前記第３下側配線層と前記絶縁層を挟んで重なる位置に配置され、前記第１半導体チップの制御電極に電気的に接続される第３上側配線層と、
を備え、
前記第３下側配線層及び前記第３上側配線層の電流経路が互いに逆向きであることを特徴とする請求項９～１１のいずれか１項に記載の半導体装置。
前記絶縁層の下面に配置され、前記第１半導体チップの第１主電極に電気的に接続される第３下側配線層と、
前記絶縁層の上面に、前記第３下側配線層と前記絶縁層を挟んで重なる位置に配置され、前記第１半導体チップの制御電極に電気的に接続される第３上側配線層と、
を備え、
前記第３下側配線層及び前記第３上側配線層の電流経路が互いに逆向きであることを特徴とする請求項９～１１のいずれか１項に記載の半導体装置。
【請求項13】
前記プリント基板の前記湾曲部に対応する位置にスリットが設けられていることを特徴とする請求項１～１２のいずれか１項に記載の半導体装置。
【請求項14】
前記プリント基板の前記湾曲部に対応する位置にノッチが設けられていることを特徴とする請求項１～１３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パワー半導体素子を内蔵する半導体装置（半導体モジュール）に関する。
【背景技術】
【0002】
パワー半導体素子は、例えば電力変換用のスイッチング素子として用いられている。従来のパワー半導体素子を内蔵する半導体装置として、絶縁回路基板上にパワー半導体素子を構成するパワー半導体チップ（以下、単に「半導体チップ」と呼ぶ。）を配置し、半導体チップと絶縁回路基板及び端子をボンディングワイヤで接合した構造が知られている。
【0003】
特許文献１には、半導体ＬＳＩパッケージをはんだボールを介してマザーボード基板に実装する半導体装置の配線構造であって、マザーボード基板へ配線接続されるパッケージ基板においてＩＣがフレキシブル基板にフリップチップ接続されており、ＩＣがフレキシブル基板を介してパッケージ基板に接続された構成が開示されている。
【0004】
特許文献２には、絶縁回路基板と、絶縁回路基板上に搭載した複数の半導体チップと、複数の半導体チップの上方に配置したプリント基板とを用いて、３相分の上下アームを構成した半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１０－１６７６１０号公報
【特許文献2】特開２０２１－１９０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来のパワー半導体素子を内蔵する半導体装置において、半導体チップと絶縁回路基板及び端子をボンディングワイヤで接合すると、配線長及び電流経路が長くなり、インダクタンスが増大するという課題がある。
【0007】
上記課題に鑑み、本発明は、配線長及び電流経路を短くすることができ、インダクタンスを低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一態様は、（ａ）第１及び第２導電層を上面側に有する絶縁回路基板と、（ｂ）第１導電層上に搭載された第１半導体チップと、（ｃ）第２導電層上に搭載された第２半導体チップと、（ｄ）第１半導体チップと対向して配置された第１下側配線層、及び第２半導体チップと対向して配置された第２下側配線層を有し、絶縁回路基板側に湾曲した湾曲部を有するプリント基板と、（ｅ）第１半導体チップと第１下側配線層とを接続する第１接続部材と、（ｆ）第２半導体チップと第２下側配線層とを接続する第２接続部材と、（ｇ）第１導電層と湾曲部における第２下側配線層とを接続する第３接続部材と、（ｈ）第１及び第２半導体チップ、プリント基板並びに第１～第３接続部材を封止する封止部材とを備える半導体装置を要旨とする。
【発明の効果】
【0009】
本発明によれば、配線長及び電流経路を短くすることができ、インダクタンスを低減することができる半導体装置を提供することができる。
【図面の簡単な説明】
【0010】
【図1】第１実施形態に係る半導体装置の側面図である。
【図2】第１実施形態に係る絶縁回路基板及び半導体チップの平面図である。
【図3】第１実施形態に係るプリント基板の上面側から見た平面図である。
【図4】第１実施形態に係るプリント基板の下面側から見た平面図である。
【図5】第１実施形態に係る半導体装置の等価回路図である。
【図6】比較例に係る半導体装置の断面図である。
【図7】第１実施形態に係る半導体装置の製造方法を説明するための側面図である。
【図10】第２実施形態に係るプリント基板の上面側から見た平面図である。
【図11】第２実施形態に係るプリント基板の下面側から見た平面図である。
【図12】第３実施形態に係るプリント基板の上面側から見た平面図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して、第１～第３実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第３実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
【0012】
以下の説明において、半導体チップの「第１主電極」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）であれば、ソース電極又はドレイン電極のいずれか一方を意味する。絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であれば、エミッタ電極又はコレクタ電極のいずれか一方を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）、ダイオードであれば、アノード電極又はカソード電極のいずれか一方を意味する。また、半導体素子の「第２主電極」とは、ＦＥＴやＳＩＴであれば、上記第１主電極とはならないソース電極又はドレイン電極のいずれか一方を意味する。ＩＧＢＴであれば、上記第１主電極とはならないエミッタ電極又はコレクタ電極のいずれか一方を意味する。ＳＩサイリスタやＧＴＯ、ダイオードであれば、上記第１主電極とはならないアノード電極又はカソード電極のいずれか一方を意味する。即ち、「第１主電極」がソース電極であれば、「第２主電極」はドレイン電極を意味する。「第１主電極」がエミッタ電極であれば、「第２主電極」はコレクタ電極を意味する。「第１主電極」がアノード電極であれば、「第２主電極」はカソード電極を意味する。また、半導体チップの「主電極」とは、「第１主電極」及び「第２主電極」のいずれかを意味する。
【0013】
また、以下の説明における「上」、「下」、「上下」、「左」、「右」、「左右」等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば「上下」は「左右」に変換して読まれ、１８０°回転して観察すれば「上下」は反転して読まれることは勿論である。
【0014】
また、以下の説明では、空間内で互いに直交する三方向において、同一平面内で互いに直交する第１方向及び第２方向をそれぞれＸ方向、Ｙ方向とし、第１方向及び第２方向のそれぞれと直交する第３方向をＺ方向とする。
【0015】
（第１実施形態）
＜半導体装置の構成＞
第１実施形態に係る半導体装置は、パワー半導体素子の２つ分の機能を有する「２イン１」と呼ばれる半導体モジュールである。第１実施形態に係る半導体装置は、図１に示すように、絶縁回路基板１と、絶縁回路基板１上にはんだ又は焼結材等の接合材２ａ～２ｄを介して搭載された半導体チップ３ａ～３ｄとを備える。
＜半導体装置の構成＞
第１実施形態に係る半導体装置は、パワー半導体素子の２つ分の機能を有する「２イン１」と呼ばれる半導体モジュールである。第１実施形態に係る半導体装置は、図１に示すように、絶縁回路基板１と、絶縁回路基板１上にはんだ又は焼結材等の接合材２ａ～２ｄを介して搭載された半導体チップ３ａ～３ｄとを備える。
【0016】
半導体チップ３ａ～３ｄの上方には、半導体チップ３ａ～３ｄから離間してプリント基板６が配置されている。プリント基板６は、半導体チップ３ａ，３ｂと対向して配置された下側配線層６３ａ，６３ｃと、半導体チップ３ｃ，３ｄと対向して配置された第２下側配線層６３ｂ，６３ｄとを有する。プリント基板６は、プリント基板６の長手方向（Ｘ軸方向）の中央部に、絶縁回路基板１側に湾曲した湾曲部６０を有する。
【0017】
半導体チップ３ａ～３ｄは、接続部材２１ａ～２１ｄ，２３ａ～２３ｄを介してプリント基板６に電気的に接続されている。接続部材２１ａ，２１ｂは、半導体チップ３ａ，３ｂと下側配線層６３ａとを接続する。接続部材２３ａ，２３ｂは、半導体チップ３ａ，３ｂと下側配線層６３ｃとを接続する。接続部材２１ｃ，２１ｄは、半導体チップ３ｃ，３ｄと下側配線層６３ｂとを接続する。接続部材２３ｃ，２３ｄは、半導体チップ３ｃ，３ｄと下側配線層６３ｄとを接続する。接続部材２１は、絶縁回路基板１の第１導電層１２ａと、プリント基板６の湾曲部６０における第２下側配線層６３ｂとを接続する。
【0018】
半導体チップ３ａ～３ｄ及びプリント基板６の周囲は、封止部材８により封止され、半導体チップ３ａ～３ｄ及びプリント基板６が周囲と電気的に絶縁されている。
【0019】
絶縁回路基板１は、絶縁基板１１と、絶縁基板１１の一方の主面である上面（回路面側）に配置された上側導体層（導電板）１２ａ，１２ｂと、絶縁基板１１の他方の主面である下面（冷却面側）に配置された下側導体層（放熱板）１３とを備える。
【0020】
絶縁基板１１は、例えばエポキシ等の樹脂からなる樹脂基板で構成されている。絶縁基板１１をセラミクス基板ではなく、樹脂基板とすることにより、絶縁基板１１上に設ける上側導体層１２ａ，１２ｂの形状を自由に設定することが可能となる。上側導体層１２ａ，１２ｂ及び下側導体層１３は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。
【0021】
図２は、絶縁回路基板１及び半導体チップ３ａ～３ｈを上面側から見た平面図である。図２に示すように、上側導体層１２ａは、矩形の平面パターンを有する。一方、上側導体層１２ｂは、Ｌ字型の平面パターンを有する。上側導体層１２ｂには、高電位側の外部接続端子（ドレイン側接続端子）が一体的に形成されている。ドレイン側接続端子７１は、絶縁基板１１上からはみ出して、絶縁回路基板１の短手方向（Ｙ方向）に沿って延伸する。ドレイン側接続端子７１は、図１に示した封止部材８の側面から突出して外部回路に接続される。上側導体層１２ｂと一体的に形成されるドレイン側接続端子７１の位置は特に限定されず、適宜変更可能である。更に、ドレイン側接続端子７１をＬ字状に折り曲げて、上方（Ｚ軸方向）に延伸させてもよい。
【0022】
なお、絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＢ）基板等であってもよい。絶縁基板１１は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、または、窒化ホウ素（ＢＮ）等からなるセラミクス基板で構成してもよい。絶縁基板１１がセラミクス基板で構成される場合には、上側導体層１２ｂを矩形の平面パターンで設けて、上側導体層１２ｂ上にはんだ等の接合材を介してドレイン側接続端子７１を接続してもよい。この場合も、ドレイン側接続端子７１をＬ字状に折り曲げて、上方（Ｚ軸方向）に延伸させてもよい。
【0023】
図２に示すように、上側導体層１２ａ上には、下アームを構成する４つの半導体チップ３ａ，３ｂ，３ｅ，３ｆが搭載されている。上側導体層１２ｂ上には、上アームを構成する４つの半導体チップ３ｃ，３ｄ，３ｇ，３ｈが搭載されている。半導体チップ３ａ～３ｈの数は特に限定されず、定格電流等に応じて適宜選択可能である。例えば、下アーム及び上アームを１つずつの半導体チップで構成してもよい。
【0024】
半導体チップ３ａ～３ｈは、例えばシリコン（Ｓｉ）材料で構成してもよく、或いは炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）等のワイドバンドギャップ半導体材料で構成してもよい。半導体チップ３ａ～３ｈは、用途により種類が異なるが、例えば電界効果トランジスタ（ＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導（ＳＩ）サイリスタ、ゲートターンオフ（ＧＴＯ）サイリスタ等のパワー半導体素子、還流ダイオード（ＦＷＤ）等の整流素子等が採用可能である。ここでは、半導体チップ３ａ～３ｈがＳｉＣのＭＯＳＦＥＴである場合を説明する。
【0025】
半導体チップ３ａ～３ｈは、下面側に第１主電極（ドレイン電極）をそれぞれ有し、上面側に、制御電極（ゲート電極）及び第２主電極（ソース電極）をそれぞれ有する。半導体チップ３ａ，３ｂ，３ｅ，３ｆの下面側のドレイン電極は、はんだ又は焼結材等の接合材２ａ，２ｂ等を介して、絶縁回路基板１の上側導体層１２ａに接合されている。半導体チップ３ｃ，３ｄ，３ｇ，３ｈの下面側のドレイン電極は、はんだ又は焼結材等の接合材２ｃ，２ｄ等を介して、絶縁回路基板１の上側導体層１２ｂに接合されている。
【0026】
半導体チップ３ａ～３ｈのそれぞれのソース電極には、接続部材２１ａ～２１ｈ，２３ａ～２２ｈがはんだ又は焼結材等の接合材を介してそれぞれ接合されている。半導体チップ３ａ～３ｈのそれぞれのゲート電極には、接続部材２２ａ～２２ｈがはんだ又は焼結材等の接合材を介してそれぞれ接合されている。
【0027】
半導体チップ３ａのソース電極には、８つの接続部材２１ａ及び１つの接続部材２３ａが接合されている。半導体チップ３ａのゲート電極には、１つの接続部材２２ａが接合されている。半導体チップ３ｂのソース電極には、８つの接続部材２１ｂ及び１つの接続部材２３ｂが接合されている。半導体チップ３ｂのゲート電極には、１つの接続部材２２ｂが接合されている。半導体チップ３ｃのソース電極には、８つの接続部材２１ｃ及び１つの接続部材２３ｃが接合されている。半導体チップ３ｃのゲート電極には、１つの接続部材２２ｃが接合されている。半導体チップ３ｄのソース電極には、８つの接続部材２１ｄ及び１つの接続部材２３ｄが接合されている。半導体チップ３ｄのゲート電極には、１つの接続部材２２ｄが接合されている。
【0028】
半導体チップ３ｅのソース電極には、８つの接続部材２１ｅ及び１つの接続部材２３ｅが接合されている。半導体チップ３ｅのゲート電極には、１つの接続部材２２ｅが接合されている。半導体チップ３ｆのソース電極には、８つの接続部材２１ｆ及び１つの接続部材２３ｆが接合されている。半導体チップ３ｆのゲート電極には、１つの接続部材２２ｆが接合されている。半導体チップ３ｇのソース電極には、８つの接続部材２１ｇ及び１つの接続部材２３ｇが接合されている。半導体チップ３ｇのゲート電極には、１つの接続部材２２ｇが接合されている。半導体チップ３ｈのソース電極には、８つの接続部材２１ｈ及び１つの接続部材２３ｈが接合されている。半導体チップ３ｈのゲート電極には、１つの接続部材２２ｈが接合されている。
【0029】
半導体チップ３ａ～３ｈに接続される接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２２ｈの数は特に限定されず、適宜設定可能である。
【0030】
絶縁回路基板１の上側導体層１２ａ上の上側導体層１２ｂと隣接する側の端部には、複数（２列×８行）の接続部材２１がはんだ又は焼結材等の接合材を介して接合されている。接続部材２１は、絶縁回路基板１の長手方向（Ｘ軸方向）の中央部に設けられている。接続部材２１は絶縁回路基板１の短手方向（Ｙ軸方向）に２列で配列されているが、１列で配列されていてもよい。接続部材２１の数は特に限定されず、適宜設定可能である。
【0031】
接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは、互いに同一の構成を有し、同じ長さを有する。接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは、例えば銅（Ｃｕ）等の金属材料からなるピンで構成されている。接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは棒状又は柱状であり、具体的には円柱、楕円柱、三角柱又は四角柱等の多角柱等であってもよい。接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは、銅（Ｃｕ）等の金属材料からなるバンプやボールであってもよく、はんだボールであってもよい。
【0032】
ここでは、接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈが、プリント基板６の貫通孔に挿入されて、プリント基板６の上側配線層６２ａ～６２ｄまで貫通する場合を例示する。図１では、接続部材２１，２１ａ～２１ｄ，２３ａ～２３ｄがプリント基板６を貫通する部分を破線で模式的に示している。接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは、プリント基板６の上側配線層６２ａ～６２ｄから上方に突出してもよい。
【0033】
接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈがバンプ等で構成される場合には、接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは、プリント基板６を貫通せずに、プリント基板６の下側配線層６３ａ～６３ｄにはんだ又は焼結材等の接合材を介して接合されていてもよい。この場合、プリント基板６の絶縁層６１にスルーホールを設けてフィルドビア等で充填することにより、上側配線層６２ａ～６２ｄと下側配線層６３ａ～６３とを電気的に接続してもよい。
【0034】
図１に示したプリント基板６は、柔軟性を有するフレキシブル基板（ラミネートフレキシブル基板）で構成されている。図３はプリント基板６を上面側から見た平面図であり、図４はプリント基板６を下面側から見た平面図である。図１、図３及び図４に示すように、プリント基板６は、絶縁層６１と、絶縁層６１の上面に配置された上側配線層６２ａ～６２ｄと、絶縁層６１の下面に配置された下側配線層６３ａ～６３ｄとを備える。絶縁層６１は、例えばポリイミド等の樹脂からなる樹脂フィルムで構成されている。上側配線層６２ａ～６２ｄ及び下側配線層６３ａ～６３ｄは、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。
【0035】
プリント基板６の長手方向（Ｘ方向）における中央部には、プリント基板６の一部が絶縁回路基板１側に凸となるように湾曲した湾曲部６０が設けられている。湾曲部６０は、絶縁層６１の一部と、上側配線層６２ｂの一部と、下側配線層６３ｂの一部を含む。
【0036】
図１に示した湾曲部６０の段差ｄ１は、例えば、接合材２ａ～２ｄと半導体チップ３ａ～３ｄとの合計の厚さｔ１と同一であってよい。湾曲部６０ではプリント基板６と絶縁回路基板１の距離が近づくため、例えば、絶縁回路基板１の上側導体層１２ａと、プリント基板６の湾曲部６０の下側配線層６３ｂとを接続する接続部材２１の高さｈ１は、半導体チップ３ａ～３ｈと、プリント基板６の下側配線層６３ａ～６３ｄとを接続する接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈの高さｈ２と同一とすることができる。接続部材２１及び接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは厚さｔ２のプリント基板６を貫通するため、接続部材２１の長さ（ｈ１＋ｔ２）と、接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈの長さ（ｈ２＋ｔ２）は同一である。
【0037】
図３に示すように、上側配線層６２ａは、Ｃ字状の平面パターンを有する。上側配線層６２ａの貫通孔には接続部材２１ａ，２１ｂ，２１ｅ，２１ｆが貫通して接合されている。上側配線層６２ａは、接続部材２１ａ，２１ｂ，２１ｅ，２１ｆを介して、半導体チップ３ａ，３ｂ，３ｅ，３ｆのソース電極に電気的に接続されている。
【0038】
上側配線層６２ａには、はんだ等の接合材を介して低電位側の外部接続端子（ソース側接続端子）７３の一端が接合されている。ソース側接続端子７３は、銅（Ｃｕ）等の金属材料で構成されている。ソース側接続端子７３は、プリント基板６からはみ出してプリント基板６の短手方向（Ｙ軸方向）に沿って延伸する。ソース側接続端子７３の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。ソース側接続端子７３をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、ソース側接続端子７３は図１では図示を省略している。
【0039】
図３に示すように、上側配線層６２ｂは、上側配線層６２ａと離間して設けられ、Ｃ字状の平面パターンを有する。上側配線層６２ｂの貫通孔には、接続部材２１ｃ，２１ｄ，２１ｇ，２１ｈが貫通して接合されている。上側配線層６２ｂは、接続部材２１ｃ，２１ｄ，２１ｇ，２１ｈを介して、半導体チップ３ｃ，３ｄ，３ｇ，３ｈのソース電極に電気的に接続されている。
【0040】
プリント基板６の湾曲部６０において、上側配線層６２ｂの貫通孔には、接続部材２１が貫通して接合されている。上側配線層６２ｂは、接続部材２１を介して、絶縁回路基板１の上側導体層１２ａに電気的に接続されている。
【0041】
上側配線層６２ｂには、はんだ等の接合材を介して出力側の外部接続端子（出力端子）７２の一端が接続されている。出力端子７２は、銅（Ｃｕ）等の金属材料で構成されている。出力端子７２は、プリント基板６をはみ出して、プリント基板６の短手方向（Ｙ軸方向）に沿ってソース側接続端子７３と逆向きに延伸する。出力端子７２の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。出力端子７２をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、出力端子７２は図１では図示を省略している。
【0042】
図３に示すように、上側配線層６２ｃは、上側配線層６２ａに周囲を囲まれように配置され、矩形の平面パターンを有する。上側配線層６２ｃの貫通孔には、接続部材２２ａ，２２ｂ，２２ｅ，２２ｆが貫通して接合されている。上側配線層６２ｃは、接続部材２２ａ，２２ｂ，２２ｅ，２２ｆを介して、半導体チップ３ａ，３ｂ，３ｅ，３ｆのゲート電極に電気的に接続されている。上側配線層６２ｃの他の貫通孔には、接続部材２３ａ，２３ｂ，２３ｅ，２３ｆが貫通するが、上側配線層６２ｃとは離間する。
【0043】
上側配線層６２ｃには、はんだ等の接合材を介してゲート制御端子７６の一端が接続されている。ゲート制御端子７６は、プリント基板６からはみ出して、プリント基板６の短手方向（Ｙ軸方向）に沿って出力端子７２と同一の向きに延伸する。ゲート制御端子７６の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。ゲート制御端子７６をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、ゲート制御端子７６は図１では図示を省略している。
【0044】
上側配線層６２ｄは、上側配線層６２ｂに周囲を囲まれように配置され、矩形の平面パターンを有する。上側配線層６２ｄの貫通孔には、接続部材２２ｃ，２２ｄ，２２ｇ，２２ｈが貫通して接合されている。上側配線層６２ｄは、接続部材２２ｃ，２２ｄ，２２ｇ，２２ｈを介して、半導体チップ３ｃ，３ｄ，３ｇ，３ｈのゲート電極に電気的に接続されている。上側配線層６２ｄの他の貫通孔には、接続部材２３ｃ，２３ｄ，２３ｇ，２３ｈが貫通するが、上側配線層６２ｄとは離間する。
【0045】
上側配線層６２ｄには、はんだ等の接合材を介してゲート制御端子７４の一端が接続されている。ゲート制御端子７４は、プリント基板６からはみ出して、プリント基板６の短手方向（Ｙ軸方向）に沿ってゲート制御端子７６及び出力端子７２と同一の向きに延伸する。ゲート制御端子７４の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。ゲート制御端子７４をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、ゲート制御端子７４は図１では図示を省略している。
【0046】
図３及び図４に示すように、例えば、上側配線層６２ａ～６２ｄと下側配線層６３ａ～６３ｄとは絶縁層６１を挟んで互いに重なるように同様の回路パターンを有する。図４に示すように、下側配線層６３ａは、絶縁層６１を挟んで上側配線層６２ａと重なる位置に設けられており、Ｃ字状の平面パターンを有する。下側配線層６３ａの貫通孔には、接続部材２１ａ，２１ｂ，２１ｅ，２１ｆが貫通して接合されている。下側配線層６３ａは、接続部材２１ａ，２１ｂ，２１ｅ，２１ｆを介して、半導体チップ３ａ，３ｂ，３ｅ，３ｆのソース電極及び上側配線層６２ａに電気的に接続されている。なお、上側配線層６２ａにソース側接続端子７３を接合する代わりに、下側配線層６３ａにソース側接続端子７３を接合してもよい。
【0047】
下側配線層６３ｂは、絶縁層６１を挟んで上側配線層６２ｂと重なる位置に設けられている。下側配線層６３ｂは、下側配線層６３ａと離間して設けられ、Ｃ字状の平面パターンを有する。下側配線層６３ｂの貫通孔には、接続部材２１ｃ，２１ｄ，２１ｇ，２１ｈが貫通して接合されている。下側配線層６３ｂは、接続部材２１ｃ，２１ｄ，２１ｇ，２１ｈを介して、半導体チップ３ｃ，３ｄ，３ｇ，３ｈのソース電極及び上側配線層６２ｂに電気的に接続されている。
【0048】
プリント基板６の湾曲部６０において、下側配線層６３ｂの貫通孔には、接続部材２１が貫通して接合されている。下側配線層６３ｂは、接続部材２１を介して、絶縁回路基板１の上側導体層１２ａ及び上側配線層６２ｂに電気的に接続されている。なお、上側配線層６２ｂに出力端子７２を接合する代わりに、下側配線層６３ｂに出力端子７２を接合してもよい。
【0049】
下側配線層６３ｃは、絶縁層６１を挟んで上側配線層６２ｃと重なる位置に設けられている。下側配線層６３ｃは、下側配線層６３ａに周囲を囲まれように配置され、矩形の平面パターンを有する。下側配線層６３ｃの貫通孔には、接続部材２３ａ，２３ｂ，２３ｅ，２３ｆが貫通して接合されている。下側配線層６３ｃは、接続部材２３ａ，２３ｂ，２３ｅ，２３ｆを介して、半導体チップ３ａ，３ｂ，３ｅ，３ｆのソース電極に電気的に接続されている。下側配線層６３ｃの他の貫通孔には、接続部材２２ａ，２２ｂ，２２ｅ，２２ｆが貫通するが、下側配線層６３ｃとは離間する。
【0050】
下側配線層６３ｃには、はんだ等の接合材を介して制御用の外部接続端子である補助エミッタ端子（センス端子）７７の一端が接続されている。補助エミッタ端子７７は、プリント基板６からはみ出して、プリント基板６の短手方向（Ｙ軸方向）に沿ってゲート制御端子７４，７６及び出力端子７２と同一の向きに延伸する。補助エミッタ端子７７の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。補助エミッタ端子７７をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、補助エミッタ端子７７は図１では図示を省略している。
【0051】
下側配線層６３ｄは、絶縁層６１を挟んで上側配線層６２ｄと重なる位置に設けられている。下側配線層６３ｄは、下側配線層６３ｂに周囲を囲まれように配置され、矩形の平面パターンを有する。下側配線層６３ｄの貫通孔には、接続部材２３ｃ，２３ｄ，２３ｇ，２３ｈが貫通して接合されている。下側配線層６３ｄは、接続部材２３ｃ，２３ｄ，２３ｇ，２３ｈを介して、半導体チップ３ｃ，３ｄ，３ｇ，３ｈのソース電極に電気的に接続されている。下側配線層６３ｄの他の貫通孔には、接続部材２２ｃ，２２ｄ，２２ｇ，２２ｈが貫通するが、下側配線層６３ｄとは離間する。
【0052】
下側配線層６３ｄには、はんだ等の接合材を介して制御用の外部接続端子である補助エミッタ端子（センス端子）７５の一端が接続されている。補助エミッタ端子７５は、プリント基板６からはみ出して、Ｙ軸方向に沿って、ゲート制御端子７４，７６、出力端子７２及び補助エミッタ端子７７と同一の向きに延伸する。補助エミッタ端子７５の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。補助エミッタ端子７５をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、補助エミッタ端子７５は図１では図示を省略している。
【0053】
図１に示した封止部材８は、第１実施形態に係る半導体装置の筐体を構成し、略直方体形状を有する。封止部材８の下面から、絶縁回路基板１が露出する。封止部材８としては、例えば耐熱性が高く硬質な熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。
【0054】
第１実施形態に係る半導体装置の等価回路の一例を図５に示す。図５に示すように、第１実施形態に係る半導体装置は、３相ブリッジ回路の一部を構成する。ドレイン側接続端子Ｐに、上アーム側のトランジスタＴ１の第２主電極（ドレイン電極）が接続され、ソース側接続端子Ｎに、下アーム側のトランジスタＴ２の第１主電極（ソース電極）が接続されている。トランジスタＴ１のソース電極及びトランジスタＴ２のドレイン電極が出力端子Ｕ及び補助ソース端子Ｓ１に接続されている。トランジスタＴ２のソース電極には、補助ソース端子Ｓ２が接続されている。トランジスタＴ１，Ｔ２のゲート電極にはゲート制御端子Ｇ１，Ｇ２が接続されている。トランジスタＴ１，Ｔ２には、還流ダイオード（ＦＷＤ）となるボディーダイオードＤ１，Ｄ２が逆並列に接続して内蔵されている。
【0055】
図５に示したドレイン側接続端子Ｐが、図２に示したドレイン側接続端子７１に対応し、図５に示したソース側接続端子Ｎ及び出力端子Ｕが、図３に示したソース側接続端子７３及び出力端子７２に対応する。図５に示したトランジスタＴ１が、図１に示した半導体チップ３ｃ，３ｄ，３ｇ，３ｈに対応し、図５に示したトランジスタＴ２が、図１に示した半導体チップ３ａ，３ｂ，３ｅ，３ｆに対応する。図５に示したゲート制御端子Ｇ１，Ｇ２が、図３に示したゲート制御端子７４，７６に対応し、図５に示した補助ソース端子Ｓ１，Ｓ２が、図３に示した補助ソース端子７５，７７に対応する。
【0056】
＜半導体装置の動作＞
次に、図１～図４を参照して、第１実施形態に係る半導体装置の動作について説明する。図３に示したゲート制御端子７６からの制御信号が、上側配線層６２ｃ、接続部材２２ａ，２２ｂ，２２ｅ，２２ｆを介して下アームを構成する半導体チップ３ａ，３ｂ，３ｅ，３ｆのゲート電極へ印加される。また、ゲート制御端子７４からの制御信号が、上側配線層６２ｄ、接続部材２２ｃ，２２ｄ，２２ｇ，２２ｈを介して上アームを構成する半導体チップ３ｃ，３ｄ，３ｇ，３ｈのゲート電極へ印加される。半導体チップ３ａ，３ｂ，３ｅ，３ｆ及び半導体チップ３ｃ，３ｄ，３ｇ，３ｈは、制御信号に応じて交互にスイッチング動作を行う。
次に、図１～図４を参照して、第１実施形態に係る半導体装置の動作について説明する。図３に示したゲート制御端子７６からの制御信号が、上側配線層６２ｃ、接続部材２２ａ，２２ｂ，２２ｅ，２２ｆを介して下アームを構成する半導体チップ３ａ，３ｂ，３ｅ，３ｆのゲート電極へ印加される。また、ゲート制御端子７４からの制御信号が、上側配線層６２ｄ、接続部材２２ｃ，２２ｄ，２２ｇ，２２ｈを介して上アームを構成する半導体チップ３ｃ，３ｄ，３ｇ，３ｈのゲート電極へ印加される。半導体チップ３ａ，３ｂ，３ｅ，３ｆ及び半導体チップ３ｃ，３ｄ，３ｇ，３ｈは、制御信号に応じて交互にスイッチング動作を行う。
【0057】
図２に示したドレイン側接続端子７１から入った電流が、絶縁回路基板１の上側導体層１２ｂを介して上アーム側の半導体チップ３ｃ，３ｄ，３ｇ，３ｈのドレイン電極へ流れる。半導体チップ３ｃ，３ｄ，３ｇ，３ｈのソース電極からの電流が、接続部材２１ｃ，２１ｄ，２１ｇ，２１ｈ、図３に示したプリント基板６の上側配線層６２ｂ及び下側配線層６３ｂを介して、出力端子７２から外部回路へ流れる。
【0058】
また、外部回路から出力端子７２に入った電流が、プリント基板６の上側配線層６２ｂ及び下側配線層６３ｂ、接続部材２１、絶縁回路基板１の上側導体層１２ａを介して、下アーム側の半導体チップ３ａ，３ｂ，３ｅ，３ｆのドレイン電極に供給される。半導体チップ３ａ，３ｂ，３ｅ，３ｆのソース電極からの電流が、接続部材２１ａ，２１ｂ，２１ｅ，２１ｆ、プリント基板６の上側配線層６２ａ及び下側配線層６３ａを介して、ソース側接続端子７３から外部回路へ流れる。
【0059】
半導体チップ３ａ，３ｂ，３ｅ，３ｆのソース電極側の電流は、接続部材２３ａ，２３ｂ，２３ｅ，２３ｆ、プリント基板６の下側配線層６３ｃ、補助ソース端子７７を介して外部回路で検出される。半導体チップ３ｃ，３ｄ，３ｇ，３ｈのソース電極側の電流は、接続部材２３ｃ，２３ｄ，２３ｇ，２３ｈ、プリント基板６の下側配線層６３ｄ、補助ソース端子７５を介して外部回路で検出される。
【0060】
＜比較例＞
ここで、比較例に係る半導体装置（パワー半導体モジュール）について説明する。比較例に係るパワー半導体モジュール１１３は、図６に示すように、放熱用の金属ベース板１０１と、金属ベース板１０１上にはんだ１０３を介して搭載された絶縁回路基板１０２と、絶縁回路基板１０２上にはんだ１０５を介して搭載した半導体チップ１０４とを備える。絶縁回路基板１０２は、セラミクス基板１０２ａと、セラミクス基板１０２ａの上面及び下面に貼り合わせた銅板１０２ｂ，１０２ｃとで構成されている。
ここで、比較例に係る半導体装置（パワー半導体モジュール）について説明する。比較例に係るパワー半導体モジュール１１３は、図６に示すように、放熱用の金属ベース板１０１と、金属ベース板１０１上にはんだ１０３を介して搭載された絶縁回路基板１０２と、絶縁回路基板１０２上にはんだ１０５を介して搭載した半導体チップ１０４とを備える。絶縁回路基板１０２は、セラミクス基板１０２ａと、セラミクス基板１０２ａの上面及び下面に貼り合わせた銅板１０２ｂ，１０２ｃとで構成されている。
【0061】
絶縁回路基板１０２及び金属ベース板１０１は樹脂ケース１０６に収納されている。樹脂ケース１０６内には端子１０７，１０８が配置されている。半導体チップ１０４と端子１０７，１０８及び絶縁回路基板１０２は、ボンディングワイヤ１１０，１１１で接合されている。樹脂ケース１０６の側面は、金属ベース板１０１と絶縁回路基板１０２の上面と共に、半導体チップ１０４を取り囲む空間を形成し、内部に封止部材１１２が充填されている。これにより、半導体チップ１０４、絶縁回路基板１０２、金属ベース板１０１、端子１０７，１０８の相互間の絶縁性が確保されている。
【0062】
比較例に係るパワー半導体モジュール１１３は、金属ベース板１０１両端の２箇所又は４箇所によるネジ１１４止めにてリング１１５を介して冷却部材１１６に取付けられ、放熱グリス１１７を介して放熱される。
【0063】
比較例に係るパワー半導体モジュール１１３では、半導体チップ１０４と絶縁回路基板１０２及び端子１０７，１０８をボンディングワイヤ１１０，１１１で接合するため、配線長及び電流経路が長く、主回路のインダクタンスが増大する。これに対して、第１実施形態に係る半導体装置によれば、プリント基板６を湾曲させて、接続部材２１を用いて絶縁回路基板１とプリント基板６とを接続するため、配線長を短くすることができるので、主回路のインダクタンスを低減することができる。更に、ボンディングワイヤのような中継エリアを設ける必要がないため、半導体モジュールの小型化を図ることができる。
【0064】
＜半導体装置の製造方法＞
次に、図７～図９を参照して、第１実施形態に係る半導体装置の製造方法（組立方法）の一例を説明する。図７に示すように、絶縁回路基板１を用意し、絶縁回路基板１の上側導体層１２ａ，１２ｂ上に接合材２ａ～２ｄを介して半導体チップ３ａ～３ｄを搭載する。この際、図２に示した半導体チップ３ｅ～３ｈも絶縁回路基板１の上側導体層１２ａ，１２ｂ上に搭載される。絶縁回路基板１の絶縁基板１１は樹脂基板で構成され、絶縁回路基板１の上側導体層１２ｂには、図２に示したドレイン側接続端子７１が一体的に形成されている。
次に、図７～図９を参照して、第１実施形態に係る半導体装置の製造方法（組立方法）の一例を説明する。図７に示すように、絶縁回路基板１を用意し、絶縁回路基板１の上側導体層１２ａ，１２ｂ上に接合材２ａ～２ｄを介して半導体チップ３ａ～３ｄを搭載する。この際、図２に示した半導体チップ３ｅ～３ｈも絶縁回路基板１の上側導体層１２ａ，１２ｂ上に搭載される。絶縁回路基板１の絶縁基板１１は樹脂基板で構成され、絶縁回路基板１の上側導体層１２ｂには、図２に示したドレイン側接続端子７１が一体的に形成されている。
【0065】
次に、図８に示すように、平坦なフレキシブル基板で構成されるプリント基板６を用意し、プリント基板６に接続部材２１，２１ａ，２３ａ，２１ｂ，２３ｂ，２１ｃ，２３ｃ，２１ｄ，２３ｄを挿入することにより、インプラント基板を構成する。この際、図３及び図４に示した接続部材２１ｅ～２１ｈ，２２ａ～２２ｈ，２３ｅ～２３ｈもプリント基板６に挿入される。更に、図３及び図４に示した出力端子７２及びソース側接続端子７３をプリント基板６に接合する。
【0066】
次に、図８に示したインプラント基板を、図７に示した絶縁回路基板１の上側導体層１２ａ，１２ｂ上に接合材２ａ～２ｄ等を介して搭載する。引き続き、図９に示すように、カーボン等からなる冶具９を用いて、プリント基板６の中央部を加圧して、湾曲部６０を形成する。
【0067】
次に、加熱処理により、絶縁回路基板１と半導体チップ３ａ～３ｈ、半導体チップ３ａ～３ｈと接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈを接合する。次に、半導体チップ３ａ～３ｄ、接続部材２１ａ，２３ａ，２１ｂ，２３ｂ，２１ｃ，２３ｃ，２１ｄ，２３ｄ及びプリント基板６を封止部材８で封止することにより、図１に示した第１実施形態に係る半導体装置が完成する。
【0068】
＜効果＞
以上のように、第１実施形態に係る半導体装置によれば、半導体チップ３ａ～３ｈで構成されるハーフブリッジの中間部分の接続において、プリント基板６をフレキシブル基板の柔軟性を活かして湾曲させて、接続部材２１を用いて絶縁回路基板１とプリント基板６とを導通接続する。このため、従来の平坦なプリント基板を用いて、ワイヤ接続やピン接続を行う場合と比べて配線長を短くすることができるので、主回路のインダクタンスを低減することができる。更に、ボンディングワイヤのような中継エリアを設ける必要がないため、半導体モジュールの小型化を図ることができる。
以上のように、第１実施形態に係る半導体装置によれば、半導体チップ３ａ～３ｈで構成されるハーフブリッジの中間部分の接続において、プリント基板６をフレキシブル基板の柔軟性を活かして湾曲させて、接続部材２１を用いて絶縁回路基板１とプリント基板６とを導通接続する。このため、従来の平坦なプリント基板を用いて、ワイヤ接続やピン接続を行う場合と比べて配線長を短くすることができるので、主回路のインダクタンスを低減することができる。更に、ボンディングワイヤのような中継エリアを設ける必要がないため、半導体モジュールの小型化を図ることができる。
【0069】
更に、プリント基板６の湾曲部６０において絶縁回路基板１とプリント基板６とを接続する接続部材２１の高さｈ１と、半導体チップ３ａ～３ｈとプリント基板６の湾曲部６０以外の位置とを接続する接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈと同じ高さｈ２を同一とすることができる。このため、接続部材２１の長さ（ｈ１＋ｔ２）は接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈの長さ（ｈ２＋ｔ２）と同じでよく、同じ部品を使用することができる。したがって、従来のような高さ調整用の金属ブロック材や長さの異なるピン端子を設ける必要が無くなり、部品点数及び工数を削減することができる。
【0070】
更に、絶縁回路基板１の絶縁基板１１を樹脂基板で構成して、絶縁基板１１上の上側導体層１２ｂにドレイン側接続端子７１を一体的に形成することにより、部品点数の削減とドレイン側接続端子７１を絶縁回路基板１に接続するための工数の削減が可能となる。
【0071】
更に、プリント基板６のゲート制御端子７４，７６に接続される上側配線層６２ｃ，６２ｄと、プリント基板６の補助エミッタ端子７５，７７に接続される下側配線層６３ｃ，６３ｄとは、絶縁層６１を挟んで同一の平面パターンを有し、電流経路が逆の構成となっているため、インダクタンスを低減することができる。
【0072】
（第２実施形態）
第２実施形態に係る半導体装置は、図１０及び図１１に示すように、プリント基板６にスリット６４，６５が設けられている点が、図３及び図４に示した第１実施形態に係る半導体装置の構成と異なる。図１０は、プリント基板６の上面側から見た平面図であり、図１１は、プリント基板６の下面側から見た平面図である。図１０に示すように、プリント基板６の上側配線層６２ｂにはスリット６４が設けられている。図１１に示すように、プリント基板６の下側配線層６３ｂには、スリット６４に対応する位置に、スリット６５が設けられている。図１０及び図１１では、スリット６４，６５が２列で設けられた場合を例示するが、１列で設けてもよい。また、上側配線層６２ｂ及び下側配線層６３ｂに挟まれた絶縁層６１のスリット６４，６５に対応する位置にもスリットを設けてもよい。
第２実施形態に係る半導体装置は、図１０及び図１１に示すように、プリント基板６にスリット６４，６５が設けられている点が、図３及び図４に示した第１実施形態に係る半導体装置の構成と異なる。図１０は、プリント基板６の上面側から見た平面図であり、図１１は、プリント基板６の下面側から見た平面図である。図１０に示すように、プリント基板６の上側配線層６２ｂにはスリット６４が設けられている。図１１に示すように、プリント基板６の下側配線層６３ｂには、スリット６４に対応する位置に、スリット６５が設けられている。図１０及び図１１では、スリット６４，６５が２列で設けられた場合を例示するが、１列で設けてもよい。また、上側配線層６２ｂ及び下側配線層６３ｂに挟まれた絶縁層６１のスリット６４，６５に対応する位置にもスリットを設けてもよい。
【0073】
第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置の構成と同様であるので、重複した説明を省略する。第２実施形態に係る半導体装置は、プリント基板６にスリット６４，６５を設ける他は、第１実施形態に係る半導体装置の製造方法と同様の手順で実現可能である。
【0074】
第２実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置の構成と同様に、配線長及び電流経路を短くすることができ、インダクタンスを低減することができる。更に、プリント基板６にスリット６４，６５を設けることにより、第２実施形態に係る半導体装置の組み立て時に、プリント基板６がスリット６４，６５の位置で湾曲し易くなり、湾曲部６０を形成し易くなる。
（第３実施形態）
第３実施形態に係る半導体装置は、図１２に示すように、プリント基板６の絶縁層６１に、湾曲部６０を形成する位置を示すノッチ６６ａ，６６ｂが設けられている点が、図１に示した第１実施形態に係る半導体装置の構成と異なる。なお、絶縁層６１にノッチ６６ａ，６６ｂを設ける代わりに、上側配線層６２ｂに湾曲部６０を形成する位置を示すノッチが設けられていてもよい。
（第３実施形態）
第３実施形態に係る半導体装置は、図１２に示すように、プリント基板６の絶縁層６１に、湾曲部６０を形成する位置を示すノッチ６６ａ，６６ｂが設けられている点が、図１に示した第１実施形態に係る半導体装置の構成と異なる。なお、絶縁層６１にノッチ６６ａ，６６ｂを設ける代わりに、上側配線層６２ｂに湾曲部６０を形成する位置を示すノッチが設けられていてもよい。
【0075】
第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置の構成と同様であるので、重複した説明を省略する。第３実施形態に係る半導体装置は、プリント基板６の絶縁層６１にノッチ６６ａ，６６ｂを設ける他は、第１実施形態に係る半導体装置の製造方法と同様の手順で実現可能である。
【0076】
第３実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置の構成と同様に、配線長及び電流経路を短くすることができ、インダクタンスを低減することができる。更に、プリント基板６の絶縁層６１に、湾曲部６０を形成する位置を示すノッチ６６ａ，６６ｂを設けることにより、第３実施形態に係る半導体装置の組み立て時に、湾曲部６０の形成時の治具９等の位置決めが容易となる。
【0077】
（その他の実施形態）
上記のように、本発明は第１～第３実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明は第１～第３実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0078】
例えば、第１～第３実施形態がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0079】
１…絶縁回路基板
２ａ～２ｄ…接合材
３ａ～３ｈ…半導体チップ
６…プリント基板
８…封止部材
９…冶具
１１…絶縁基板
１２ａ，１２ｂ…上側導体層（導電板）
１３…下側導体層（放熱板）
２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈ…接続部材
６０…湾曲部
６１…絶縁層
６２ａ～６２ｄ…上側配線層
６３ａ～６３ｄ…下側配線層
６４，６５…スリット
６６ａ，６６ｂ…ノッチ
７１…外部接続端子（ドレイン側接続端子）
７２…外部接続端子（出力端子）
７３…外部接続端子（ソース側接続端子）
７４，７６…外部接続端子（ゲート制御端子）
７５，７７…外部接続端子（補助ソース端子）
１０１…金属ベース板
１０２…絶縁回路基板
１０２ａ…セラミクス基板
１０２ｂ，１０２ｃ…銅板
１０４…半導体チップ
１０６…樹脂ケース
１０７，１０８…端子
１１０，１１１…ボンディングワイヤ
１１２…封止部材
１１３…パワー半導体モジュール
１１４…ネジ
１１５…リング
１１６…冷却部材
１１７…放熱グリス
Ｄ１，Ｄ２…ボディーダイオード
Ｇ１，Ｇ２…ゲート制御端子
Ｎ…ソース側接続端子
Ｐ…ドレイン側接続端子
Ｓ１，Ｓ２…補助ソース端子
Ｔ１，Ｔ２…トランジスタ
Ｕ…出力端子
２ａ～２ｄ…接合材
３ａ～３ｈ…半導体チップ
６…プリント基板
８…封止部材
９…冶具
１１…絶縁基板
１２ａ，１２ｂ…上側導体層（導電板）
１３…下側導体層（放熱板）
２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈ…接続部材
６０…湾曲部
６１…絶縁層
６２ａ～６２ｄ…上側配線層
６３ａ～６３ｄ…下側配線層
６４，６５…スリット
６６ａ，６６ｂ…ノッチ
７１…外部接続端子（ドレイン側接続端子）
７２…外部接続端子（出力端子）
７３…外部接続端子（ソース側接続端子）
７４，７６…外部接続端子（ゲート制御端子）
７５，７７…外部接続端子（補助ソース端子）
１０１…金属ベース板
１０２…絶縁回路基板
１０２ａ…セラミクス基板
１０２ｂ，１０２ｃ…銅板
１０４…半導体チップ
１０６…樹脂ケース
１０７，１０８…端子
１１０，１１１…ボンディングワイヤ
１１２…封止部材
１１３…パワー半導体モジュール
１１４…ネジ
１１５…リング
１１６…冷却部材
１１７…放熱グリス
Ｄ１，Ｄ２…ボディーダイオード
Ｇ１，Ｇ２…ゲート制御端子
Ｎ…ソース側接続端子
Ｐ…ドレイン側接続端子
Ｓ１，Ｓ２…補助ソース端子
Ｔ１，Ｔ２…トランジスタ
Ｕ…出力端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【手続補正書】
【提出日】2022-03-17
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項8】
前記第１下側配線層が、前記第１半導体チップの主電極と電気的に接続され、
前記第２下側配線層が、前記第２半導体チップの主電極と電気的に接続され、
ことを特徴とする請求項１～７のいずれか１項に記載の半導体装置。
前記第２下側配線層が、前記第２半導体チップの主電極と電気的に接続され、
ことを特徴とする請求項１～７のいずれか１項に記載の半導体装置。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【0010】
【図1】第１実施形態に係る半導体装置の側面図である。
【図2】第１実施形態に係る絶縁回路基板及び半導体チップの平面図である。
【図3】第１実施形態に係るプリント基板の上面側から見た平面図である。
【図4】第１実施形態に係るプリント基板の下面側から見た平面図である。
【図5】第１実施形態に係る半導体装置の等価回路図である。
【図6】比較例に係る半導体装置の断面図である。
【図7】第１実施形態に係る半導体装置の製造方法を説明するための側面図である。
【図8】第１実施形態に係る半導体装置の製造方法を説明するための図７に引き続く側面図である。
【図9】第１実施形態に係る半導体装置の製造方法を説明するための図８に引き続く側面図である。
【図10】第２実施形態に係るプリント基板の上面側から見た平面図である。
【図11】第２実施形態に係るプリント基板の下面側から見た平面図である。
【図12】第３実施形態に係るプリント基板の上面側から見た平面図である。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【0012】
以下の説明において、半導体チップの「第１主電極」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）であれば、ソース電極又はドレイン電極のいずれか一方を意味する。絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であれば、エミッタ電極又はコレクタ電極のいずれか一方を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）、ダイオードであれば、アノード電極又はカソード電極のいずれか一方を意味する。また、半導体チップの「第２主電極」とは、ＦＥＴやＳＩＴであれば、上記第１主電極とはならないソース電極又はドレイン電極のいずれか一方を意味する。ＩＧＢＴであれば、上記第１主電極とはならないエミッタ電極又はコレクタ電極のいずれか一方を意味する。ＳＩサイリスタやＧＴＯ、ダイオードであれば、上記第１主電極とはならないアノード電極又はカソード電極のいずれか一方を意味する。即ち、「第１主電極」がソース電極であれば、「第２主電極」はドレイン電極を意味する。「第１主電極」がエミッタ電極であれば、「第２主電極」はコレクタ電極を意味する。「第１主電極」がアノード電極であれば、「第２主電極」はカソード電極を意味する。また、半導体チップの「主電極」とは、「第１主電極」及び「第２主電極」のいずれかを意味する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【0016】
半導体チップ３ａ～３ｄの上方には、半導体チップ３ａ～３ｄから離間してプリント基板６が配置されている。プリント基板６は、半導体チップ３ａ，３ｂと対向して配置された下側配線層６３ａ，６３ｃと、半導体チップ３ｃ，３ｄと対向して配置された下側配線層６３ｂ，６３ｄとを有する。プリント基板６は、プリント基板６の長手方向（Ｘ軸方向）の中央部に、絶縁回路基板１側に湾曲した湾曲部６０を有する。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【0017】
半導体チップ３ａ～３ｄは、接続部材２１ａ～２１ｄ，２３ａ～２３ｄを介してプリント基板６に電気的に接続されている。接続部材２１ａ，２１ｂは、半導体チップ３ａ，３ｂと下側配線層６３ａとを接続する。接続部材２３ａ，２３ｂは、半導体チップ３ａ，３ｂと下側配線層６３ｃとを接続する。接続部材２１ｃ，２１ｄは、半導体チップ３ｃ，３ｄと下側配線層６３ｂとを接続する。接続部材２３ｃ，２３ｄは、半導体チップ３ｃ，３ｄと下側配線層６３ｄとを接続する。接続部材２１は、絶縁回路基板１の上側導電層１２ａと、プリント基板６の湾曲部６０における下側配線層６３ｂとを接続する。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【0019】
絶縁回路基板１は、絶縁基板１１と、絶縁基板１１の一方の主面である上面（回路面側）に配置された上側導電層（導電板）１２ａ，１２ｂと、絶縁基板１１の他方の主面である下面（冷却面側）に配置された下側導電層（放熱板）１３とを備える。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【0020】
絶縁基板１１は、例えばエポキシ等の樹脂からなる樹脂基板で構成されている。絶縁基板１１をセラミクス基板ではなく、樹脂基板とすることにより、絶縁基板１１上に設ける上側導電層１２ａ，１２ｂの形状を自由に設定することが可能となる。上側導電層１２ａ，１２ｂ及び下側導電層１３は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【0021】
図２は、絶縁回路基板１及び半導体チップ３ａ～３ｈを上面側から見た平面図である。図２に示すように、上側導電層１２ａは、矩形の平面パターンを有する。一方、上側導電層１２ｂは、Ｌ字型の平面パターンを有する。上側導電層１２ｂには、高電位側の外部接続端子（ドレイン側接続端子）７１が一体的に形成されている。ドレイン側接続端子７１は、絶縁基板１１上からはみ出して、絶縁回路基板１の短手方向（Ｙ方向）に沿って延伸する。ドレイン側接続端子７１は、図１に示した封止部材８の側面から突出して外部回路に接続される。上側導電層１２ｂと一体的に形成されるドレイン側接続端子７１の位置は特に限定されず、適宜変更可能である。更に、ドレイン側接続端子７１をＬ字状に折り曲げて、上方（Ｚ軸方向）に延伸させてもよい。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【0022】
なお、絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＢ）基板等であってもよい。絶縁基板１１は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、または、窒化ホウ素（ＢＮ）等からなるセラミクス基板で構成してもよい。絶縁基板１１がセラミクス基板で構成される場合には、上側導電層１２ｂを矩形の平面パターンで設けて、上側導電層１２ｂ上にはんだ等の接合材を介してドレイン側接続端子７１を接続してもよい。この場合も、ドレイン側接続端子７１をＬ字状に折り曲げて、上方（Ｚ軸方向）に延伸させてもよい。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【0023】
図２に示すように、上側導電層１２ａ上には、下アームを構成する４つの半導体チップ３ａ，３ｂ，３ｅ，３ｆが搭載されている。上側導電層１２ｂ上には、上アームを構成する４つの半導体チップ３ｃ，３ｄ，３ｇ，３ｈが搭載されている。半導体チップ３ａ～３ｈの数は特に限定されず、定格電流等に応じて適宜選択可能である。例えば、下アーム及び上アームを１つずつの半導体チップで構成してもよい。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【0025】
半導体チップ３ａ～３ｈは、下面側に第１主電極（ドレイン電極）をそれぞれ有し、上面側に、制御電極（ゲート電極）及び第２主電極（ソース電極）をそれぞれ有する。半導体チップ３ａ，３ｂ，３ｅ，３ｆの下面側のドレイン電極は、はんだ又は焼結材等の接合材２ａ，２ｂ等を介して、絶縁回路基板１の上側導電層１２ａに接合されている。半導体チップ３ｃ，３ｄ，３ｇ，３ｈの下面側のドレイン電極は、はんだ又は焼結材等の接合材２ｃ，２ｄ等を介して、絶縁回路基板１の上側導電層１２ｂに接合されている。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【0026】
半導体チップ３ａ～３ｈのそれぞれのソース電極には、接続部材２１ａ～２１ｈ，２３ａ～２３ｈがはんだ又は焼結材等の接合材を介してそれぞれ接合されている。半導体チップ３ａ～３ｈのそれぞれのゲート電極には、接続部材２２ａ～２２ｈがはんだ又は焼結材等の接合材を介してそれぞれ接合されている。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【0030】
絶縁回路基板１の上側導電層１２ａ上の上側導電層１２ｂと隣接する側の端部には、複数（２列×８行）の接続部材２１がはんだ又は焼結材等の接合材を介して接合されている。接続部材２１は、絶縁回路基板１の長手方向（Ｘ軸方向）の中央部に設けられている。接続部材２１は絶縁回路基板１の短手方向（Ｙ軸方向）に２列で配列されているが、１列で配列されていてもよい。接続部材２１の数は特に限定されず、適宜設定可能である。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【0033】
接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈがバンプ等で構成される場合には、接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは、プリント基板６を貫通せずに、プリント基板６の下側配線層６３ａ～６３ｄにはんだ又は焼結材等の接合材を介して接合されていてもよい。この場合、プリント基板６の絶縁層６１にスルーホールを設けてフィルドビア等で充填することにより、上側配線層６２ａ～６２ｄと下側配線層６３ａ～６３ｄとを電気的に接続してもよい。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【0036】
図１に示した湾曲部６０の段差Ｄ１は、例えば、接合材２ａ～２ｄと半導体チップ３ａ～３ｄとの合計の厚さｔ１と同一であってよい。湾曲部６０ではプリント基板６と絶縁回路基板１の距離が近づくため、例えば、絶縁回路基板１の上側導電層１２ａと、プリント基板６の湾曲部６０の下側配線層６３ｂとを接続する接続部材２１の高さｈ１は、半導体チップ３ａ～３ｈと、プリント基板６の下側配線層６３ａ～６３ｄとを接続する接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈの高さｈ２と同一とすることができる。接続部材２１及び接続部材２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈは厚さｔ２のプリント基板６を貫通するため、接続部材２１の長さ（ｈ１＋ｔ２）と、接続部材２
１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈの長さ（ｈ２＋ｔ２）は同一である。
１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈの長さ（ｈ２＋ｔ２）は同一である。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【0040】
プリント基板６の湾曲部６０において、上側配線層６２ｂの貫通孔には、接続部材２１が貫通して接合されている。上側配線層６２ｂは、接続部材２１を介して、絶縁回路基板１の上側導電層１２ａに電気的に接続されている。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【0048】
プリント基板６の湾曲部６０において、下側配線層６３ｂの貫通孔には、接続部材２１が貫通して接合されている。下側配線層６３ｂは、接続部材２１を介して、絶縁回路基板１の上側導電層１２ａ及び上側配線層６２ｂに電気的に接続されている。なお、上側配線層６２ｂに出力端子７２を接合する代わりに、下側配線層６３ｂに出力端子７２を接合してもよい。
【手続補正18】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【0050】
下側配線層６３ｃには、はんだ等の接合材を介して制御用の外部接続端子である補助ソース端子（センス端子）７７の一端が接続されている。補助ソース端子７７は、プリント基板６からはみ出して、プリント基板６の短手方向（Ｙ軸方向）に沿ってゲート制御端子７４，７６及び出力端子７２と同一の向きに延伸する。補助ソース端子７７の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。補助ソース端子７７をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、補助ソース端子７７は図１では図示を省略している。
【手続補正19】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【0052】
下側配線層６３ｄには、はんだ等の接合材を介して制御用の外部接続端子である補助ソース端子（センス端子）７５の一端が接続されている。補助ソース端子７５は、プリント基板６からはみ出して、Ｙ軸方向に沿って、ゲート制御端子７４，７６、出力端子７２及び補助ソース端子７７と同一の向きに延伸する。補助ソース端子７５の他端は、図１に示した封止部材８の側面から突出して外部回路に接続される。補助ソース端子７５をＬ字状に折り曲げて上方（Ｚ軸方向）に延伸させてもよい。なお、補助ソース端子７５は図１では図示を省略している。
【手続補正20】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【0057】
図２に示したドレイン側接続端子７１から入った電流が、絶縁回路基板１の上側導電層１２ｂを介して上アーム側の半導体チップ３ｃ，３ｄ，３ｇ，３ｈのドレイン電極へ流れる。半導体チップ３ｃ，３ｄ，３ｇ，３ｈのソース電極からの電流が、接続部材２１ｃ，２１ｄ，２１ｇ，２１ｈ、図３に示したプリント基板６の上側配線層６２ｂ及び下側配線層６３ｂを介して、出力端子７２から外部回路へ流れる。
【手続補正21】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【0058】
また、外部回路から出力端子７２に入った電流が、プリント基板６の上側配線層６２ｂ及び下側配線層６３ｂ、接続部材２１、絶縁回路基板１の上側導電層１２ａを介して、下アーム側の半導体チップ３ａ，３ｂ，３ｅ，３ｆのドレイン電極に供給される。半導体チップ３ａ，３ｂ，３ｅ，３ｆのソース電極からの電流が、接続部材２１ａ，２１ｂ，２１ｅ，２１ｆ、プリント基板６の上側配線層６２ａ及び下側配線層６３ａを介して、ソース側接続端子７３から外部回路へ流れる。
【手続補正22】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【0064】
＜半導体装置の製造方法＞
次に、図７～図９を参照して、第１実施形態に係る半導体装置の製造方法（組立方法）の一例を説明する。図７に示すように、絶縁回路基板１を用意し、絶縁回路基板１の上側導電層１２ａ，１２ｂ上に接合材２ａ～２ｄを介して半導体チップ３ａ～３ｄを搭載する。この際、図２に示した半導体チップ３ｅ～３ｈも絶縁回路基板１の上側導電層１２ａ，１２ｂ上に搭載される。絶縁回路基板１の絶縁基板１１は樹脂基板で構成され、絶縁回路基板１の上側導電層１２ｂには、図２に示したドレイン側接続端子７１が一体的に形成されている。
次に、図７～図９を参照して、第１実施形態に係る半導体装置の製造方法（組立方法）の一例を説明する。図７に示すように、絶縁回路基板１を用意し、絶縁回路基板１の上側導電層１２ａ，１２ｂ上に接合材２ａ～２ｄを介して半導体チップ３ａ～３ｄを搭載する。この際、図２に示した半導体チップ３ｅ～３ｈも絶縁回路基板１の上側導電層１２ａ，１２ｂ上に搭載される。絶縁回路基板１の絶縁基板１１は樹脂基板で構成され、絶縁回路基板１の上側導電層１２ｂには、図２に示したドレイン側接続端子７１が一体的に形成されている。
【手続補正23】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【0066】
次に、図８に示したインプラント基板を、図７に示した絶縁回路基板１の上側導電層１２ａ，１２ｂ上に接合材２ａ～２ｄ等を介して搭載する。引き続き、図９に示すように、カーボン等からなる冶具９を用いて、プリント基板６の中央部を加圧して、湾曲部６０を形成する。
【手続補正24】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【0067】
次に、加熱処理により、絶縁回路基板１と半導体チップ３ａ～３ｈ、半導体チップ３ａ～３ｈと接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈを接合する。次に、半導体チップ３ａ～３ｄ、接続部材２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈ及びプリント基板６を封止部材８で封止することにより、図１に示した第１実施形態に係る半導体装置が完成する。
【手続補正25】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【0070】
更に、絶縁回路基板１の絶縁基板１１を樹脂基板で構成して、絶縁基板１１上の上側導電層１２ｂにドレイン側接続端子７１を一体的に形成することにより、部品点数の削減とドレイン側接続端子７１を絶縁回路基板１に接続するための工数の削減が可能となる。
【手続補正26】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【0071】
更に、プリント基板６のゲート制御端子７４，７６に接続される上側配線層６２ｃ，６２ｄと、プリント基板６の補助ソース端子７５，７７に接続される下側配線層６３ｃ，６３ｄとは、絶縁層６１を挟んで同一の平面パターンを有し、電流経路が逆の構成となっているため、インダクタンスを低減することができる。
【手続補正27】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【0079】
１…絶縁回路基板
２ａ～２ｄ…接合材
３ａ～３ｈ…半導体チップ
６…プリント基板
８…封止部材
９…冶具
１１…絶縁基板
１２ａ，１２ｂ…上側導電層（導電板）
１３…下側導電層（放熱板）
２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈ…接続部材
６０…湾曲部
６１…絶縁層
６２ａ～６２ｄ…上側配線層
６３ａ～６３ｄ…下側配線層
６４，６５…スリット
６６ａ，６６ｂ…ノッチ
７１…外部接続端子（ドレイン側接続端子）
７２…外部接続端子（出力端子）
７３…外部接続端子（ソース側接続端子）
７４，７６…外部接続端子（ゲート制御端子）
７５，７７…外部接続端子（補助ソース端子）
１０１…金属ベース板
１０２…絶縁回路基板
１０２ａ…セラミクス基板
１０２ｂ，１０２ｃ…銅板
１０４…半導体チップ
１０６…樹脂ケース
１０７，１０８…端子
１１０，１１１…ボンディングワイヤ
１１２…封止部材
１１３…パワー半導体モジュール
１１４…ネジ
１１５…リング
１１６…冷却部材
１１７…放熱グリス
Ｄ１，Ｄ２…ボディーダイオード
Ｇ１，Ｇ２…ゲート制御端子
Ｎ…ソース側接続端子
Ｐ…ドレイン側接続端子
Ｓ１，Ｓ２…補助ソース端子
Ｔ１，Ｔ２…トランジスタ
Ｕ…出力端子
２ａ～２ｄ…接合材
３ａ～３ｈ…半導体チップ
６…プリント基板
８…封止部材
９…冶具
１１…絶縁基板
１２ａ，１２ｂ…上側導電層（導電板）
１３…下側導電層（放熱板）
２１，２１ａ～２１ｈ，２２ａ～２２ｈ，２３ａ～２３ｈ…接続部材
６０…湾曲部
６１…絶縁層
６２ａ～６２ｄ…上側配線層
６３ａ～６３ｄ…下側配線層
６４，６５…スリット
６６ａ，６６ｂ…ノッチ
７１…外部接続端子（ドレイン側接続端子）
７２…外部接続端子（出力端子）
７３…外部接続端子（ソース側接続端子）
７４，７６…外部接続端子（ゲート制御端子）
７５，７７…外部接続端子（補助ソース端子）
１０１…金属ベース板
１０２…絶縁回路基板
１０２ａ…セラミクス基板
１０２ｂ，１０２ｃ…銅板
１０４…半導体チップ
１０６…樹脂ケース
１０７，１０８…端子
１１０，１１１…ボンディングワイヤ
１１２…封止部材
１１３…パワー半導体モジュール
１１４…ネジ
１１５…リング
１１６…冷却部材
１１７…放熱グリス
Ｄ１，Ｄ２…ボディーダイオード
Ｇ１，Ｇ２…ゲート制御端子
Ｎ…ソース側接続端子
Ｐ…ドレイン側接続端子
Ｓ１，Ｓ２…補助ソース端子
Ｔ１，Ｔ２…トランジスタ
Ｕ…出力端子