IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社デンソーの特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022191918
(43)【公開日】2022-12-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 25/07 20060101AFI20221221BHJP
   H01L 21/60 20060101ALI20221221BHJP
   H01L 23/48 20060101ALI20221221BHJP
【FI】
H01L25/04 C
H01L21/60 301B
H01L23/48 G
【審査請求】未請求
【請求項の数】12
【出願形態】OL
(21)【出願番号】P 2021100437
(22)【出願日】2021-06-16
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【識別番号】100106149
【弁理士】
【氏名又は名称】矢作 和行
(74)【代理人】
【識別番号】100121991
【弁理士】
【氏名又は名称】野々部 泰平
(74)【代理人】
【識別番号】100145595
【弁理士】
【氏名又は名称】久保 貴則
(72)【発明者】
【氏名】川島 崇功
(72)【発明者】
【氏名】奥村 知巳
【テーマコード(参考)】
5F044
【Fターム(参考)】
5F044AA01
5F044EE02
(57)【要約】
【課題】回路基板のデッドスペースを低減できる半導体装置を提供すること。
【解決手段】両面に主電極を有する半導体素子41L、42Lが、X方向に並んで配置されている。半導体素子41L、42Lは平面矩形状をなし、4つの角部C1~C4と4つの辺部40a~40dを有する。半導体素子41L、42Lは互いに共通の構造を有し、パッド40Pは角部C1の周辺に偏っている。半導体素子41Lにおいて、辺部40aがY方向において信号端子93Lと対向し、辺部40bがX方向において半導体素子42Lと対向している。半導体素子42Lは、半導体素子41Lの配置に対して90度回転して配置されている。半導体素子42Lにおいて、辺部40bがY方向において信号端子93Lと対向し、辺部40aがX方向において半導体素子41Lと対向している。
【選択図】図12
【特許請求の範囲】
【請求項1】
回路基板(13)に接続される半導体装置であって、
一面に設けられた第1主電極(40D)と、前記一面とは板厚方向において反対の裏面に設けられた第2主電極(40S)と、前記裏面において前記第2主電極とは異なる位置に設けられた信号用のパッド(40P)と、を有する複数の半導体素子(40)と、
前記第1主電極に電気的に接続された配線部材(50、50X)と、
前記回路基板に接続される複数の信号端子(93)と、
複数の前記半導体素子の前記パッドと複数の前記信号端子とを電気的に接続するボンディングワイヤ(110)と、を備え、
複数の前記半導体素子のそれぞれは、前記板厚方向の平面視において4つの角部(C1~C4)と4つの辺部(40a~40d)を有する矩形状をなしており、
複数の前記半導体素子は、第1素子(41、41H、41L)と、前記板厚方向に直交する第1方向において前記第1素子と並んで配置された第2素子(42、42H、42L)と、を含み、
複数の前記信号端子は、前記第1素子および前記第2素子の少なくとも一方に接続され、前記第1方向に並んで配置された複数の並設端子(93H、93L)を含み、
複数の前記並設端子は、前記板厚方向および前記第1方向に直交する第2方向において前記第1素子および前記第2素子と並んで配置され、
前記第1素子および前記第2素子は互いに共通の構造を有し、前記第1素子および前記第2素子において、前記パッドは第1角部(C1)の周辺に偏って設けられ、
前記第1素子において、前記第1角部に連なる第1辺部(40a)が前記第2方向において前記並設端子と対向し、前記第1角部に連なる第2辺部(40b)が前記第1方向において前記第2素子と対向し、
前記第2素子は、前記第1素子の配置に対して90度回転して配置されており、
前記第2素子において、前記第1角部に連なる第2辺部(40b)が前記第2方向において前記並設端子と対向し、前記第1角部に連なる第1辺部(40a)が前記第1方向において前記第1素子と対向している、半導体装置。
【請求項2】
前記平面視において、
前記第1素子に接続された前記ボンディングワイヤの少なくとも一部は、前記第1素子の第1辺部と交差し、
前記第2素子に接続された前記ボンディングワイヤの少なくとも一部は、前記第2素子の第2辺部と交差している、請求項1に記載の半導体装置。
【請求項3】
複数の前記並設端子の少なくとも一部は、前記第1方向において、前記第1素子の第2辺部と前記第2素子の第1辺部との間に位置している、請求項1または請求項2に記載の半導体装置。
【請求項4】
前記第1素子の前記第1主電極と前記第2素子の前記第1主電極は、前記配線部材における共通の導体に接続され、
前記第1素子と前記第2素子とが並列接続されている、請求項1~3いずれか1項に記載の半導体装置。
【請求項5】
複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
前記パッドは、前記第1主電極と前記第2主電極との間を流れる主電流を制御するゲート電極用のゲートパッド(GP)を含み、
前記ゲートパッドは、前記第1素子および前記第2素子のそれぞれにおいて、他の前記パッドよりも前記第1角部に近い、請求項4に記載の半導体装置。
【請求項6】
前記配線部材は、第1導体(55)と、前記第1導体とは電気的に分離された第2導体(54)と、を有し、
前記第1素子の前記第1主電極は前記第1導体に接続され、前記第2素子の前記第1主電極は前記第2導体に接続され、
前記並設端子は、前記第1素子に接続された前記信号端子である第1端子(93L)と、前記第2素子に接続された前記信号端子である第2端子(93H)を含む、請求項1~3いずれか1項に記載の半導体装置。
【請求項7】
前記第2主電極は、前記第1角部に対応して設けられ、前記第1辺部および前記第2辺部に対して傾斜する傾斜辺を含む切り欠き(43)を有し、
前記第1素子および前記第2素子のそれぞれにおいて、前記パッドは、前記第2主電極が切り欠かれた部分を含むパッド形成領域に設けられている、請求項1~6いずれか1項に記載の半導体装置。
【請求項8】
複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
前記第1素子および前記第2素子のそれぞれにおいて、複数の前記パッドは、前記切り欠きの傾斜辺に沿って並んでいる、請求項7に記載の半導体装置。
【請求項9】
前記第1素子および前記第2素子のそれぞれにおいて、複数の前記パッドは、前記第1辺部および第2辺部に沿って並んでいる、請求項7に記載の半導体装置。
【請求項10】
前記半導体素子は、該半導体素子の温度を検出する感温ダイオード(44)を有し、
前記平面視において、前記感温ダイオードは、前記パッドの形成領域内であって、前記切り欠きの傾斜辺の近傍に設けられている、請求項9に記載の半導体装置。
【請求項11】
複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
複数の前記パッドは、前記第1素子および前記第2素子のいずれにおいても前記ボンディングワイヤを介して前記信号端子に接続される第1パッド(GP、KSP)と、前記第1素子および前記第2素子のいずれかにおいて前記ボンディングワイヤを介して前記信号端子に接続される第2パッド(AP、KP)と、を含み、
前記第1パッドは、前記第1方向および前記第2方向の一方において前記第2パッドと長さが等しく、他方において前記第2パッドよりも長い、請求項1~10いずれか1項に記載の半導体装置。
【請求項12】
複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
複数の前記パッドは、前記第2主電極の電位を検出するケルビンパッド(KSP)と、前記半導体素子に設けられた感温ダイオードのアノードの電位を検出するアノードパッド(AP)と、前記感温ダイオードのカソードの電位を検出するカソードパッド(KP)と、を含み、
前記ケルビンパッドは、前記アノードパッドまたは前記カソードパッドの隣に配置され、
前記第1素子および前記第2素子の少なくとも一方において、前記ケルビンパッドの隣に位置する前記アノードパッドまたは前記カソードパッドが、前記ケルビンパッドと電気的に接続されている、請求項1~11いずれか1項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
この明細書における開示は、半導体装置に関する。
【背景技術】
【0002】
特許文献1は、両面に主電極を有する複数の半導体素子(スイッチング素子)と、ボンディングワイヤを介して半導体素子と電気的に接続された複数の信号端子(制御端子)を備える半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2019-176058号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1の半導体装置は、ボンディングワイヤが接続される2つの半導体素子を備えている。2つの半導体素子は、所定方向である第1方向に並んで配置されている。2つの半導体素子に接続される複数の信号端子も、第1方向に並んで配置されている。このような構成では、2つの半導体素子である第1素子および第2素子が互いに共通の構造を有し、半導体素子においてボンディングワイヤが接続されるパッドは第1方向に同じ順で並ぶ。
【0005】
信号端子は、半導体素子の駆動回路が形成された回路基板に接続される。回路基板において、第1素子に対応する信号端子の接続部位、第2素子に対応する信号端子の接続部位、および接続部位間の領域は、実装禁止領域、つまりデッドスペースとなる。上記した構成では、デッドスペースを低減するのが困難である。上記した観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
【0006】
開示されるひとつの目的は、回路基板のデッドスペースを低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【0007】
ここに開示された半導体装置は、
回路基板(13)に接続される半導体装置であって、
一面に設けられた第1主電極(40D)と、一面とは板厚方向において反対の裏面に設けられた第2主電極(40S)と、裏面において第2主電極とは異なる位置に設けられた信号用のパッド(40P)と、を有する複数の半導体素子(40)と、
第1主電極に電気的に接続された配線部材(50、50X)と、
回路基板に接続される複数の信号端子(93)と、
複数の半導体素子のパッドと複数の信号端子とを電気的に接続するボンディングワイヤ(110)と、を備え、
複数の半導体素子のそれぞれは、板厚方向の平面視において4つの角部(C1~C4)と4つの辺部(40a~40d)を有する矩形状をなしており、
複数の半導体素子は、第1素子(41、41H、41L)と、板厚方向に直交する第1方向において第1素子と並んで配置された第2素子(42、42H、42L)と、を含み、
複数の信号端子は、第1素子および第2素子の少なくとも一方に接続され、第1方向に並んで配置された複数の並設端子(93H、93L)を含み、
複数の並設端子は、板厚方向および第1方向に直交する第2方向において第1素子および第2素子と並んで配置され、
第1素子および第2素子は互いに共通の構造を有し、第1素子および第2素子において、パッドは第1角部(C1)の周辺に偏って設けられ、
第1素子において、第1角部に連なる第1辺部(40a)が第2方向において並設端子と対向し、第1角部に連なる第2辺部(40b)が第1方向において第2素子と対向し、
第2素子は、第1素子の配置に対して90度回転して配置されており、
第2素子において、第1角部に連なる第2辺部(40b)が第2方向において並設端子と対向し、第1角部に連なる第1辺部(40a)が第1方向において第1素子と対向している。
【0008】
開示された半導体装置によれば、第1方向に並んで配置される第1素子と第2素子とが互いに共通の構造を有している。共通構造において、パッドは、4つの角部のうちのひとつである第1角部の周辺に偏って設けられている。第1素子は、4つの辺部のうちのひとつである第1辺部が第2方向において並設端子と対向し、第2辺部が第1方向において第2素子と対向するように配置されている。第2素子は、第2辺部が第2方向において並設端子と対向し、第1辺部が第1方向において第1素子と対向するように、第1素子の配置に対して90度回転して配置されている。これにより、第1素子のパッドと第2素子のパッドを含むパッドの配置領域が、第1方向において短くなる。この結果、信号端子が接続される回路基板において、デッドスペースを低減することができる。
【0009】
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
【図面の簡単な説明】
【0010】
図1】第1実施形態に係る半導体装置が適用される電力変換装置の回路構成を示す図である。
図2】第1実施形態に係る半導体装置を示す斜視図である。
図3図2のZ1方向から見た平面図である。
図4図3のIV-IV線に沿う断面図である。
図5図3のV-V線に沿う断面図である。
図6図3のVI-VI線に沿う断面図である。
図7図3のVII-VII線に沿う断面図である。
図8】基板に半導体素子が実装された状態を示す平面図である。
図9】ドレイン電極側の基板の回路パターンを示す平面図である。
図10】ソース電極側の基板の回路パターンを示す平面図である。
図11】並列接続された複数の半導体素子の配置を示す平面図である。
図12】下アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。
図13】上アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。
図14】信号端子の屈曲状態を示す斜視図である。
図15】信号端子と回路基板との接続構造を示す、図11のX1方向から見た側面図である。
図16】参考例を示す平面図である。
図17】回路基板のデッドスペースを示す図である。
図18】参考例を示す平面図である。
図19】参考例を示す平面図である。
図20】第2実施形態に係る半導体装置において、下アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。
図21】上アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。
図22】第3実施形態に係る半導体装置において、下アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。
図23】上アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。
図24】半導体素子の変形例を示す平面図である。
図25】第4実施形態に係る半導体装置を示す斜視図である。
図26図25のZ2方向から見た平面図である。
図27図26のXXVII-XXVII線に沿う断面図である。
図28】ドレイン電極側に配置された基板の回路パターンおよび半導体素子と信号端子との接続構造を示す平面図である。
図29】ソース電極側に配置された基板の回路パターンを示す平面図である。
図30】その他変形例を示す平面図である。
【発明を実施するための形態】
【0011】
以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。
【0012】
本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車(EV)、ハイブリッド自動車(HV)、プラグインハイブリッド自動車(PHV)などの電動車両、ドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。
【0013】
(第1実施形態)
まず、図1に基づき、車両の駆動システム1の概略構成について説明する。
【0014】
<車両の駆動システム>
図1に示すように、車両の駆動システム1は、直流電源2と、モータジェネレータ3と、電力変換装置4を備えている。
【0015】
直流電源2は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ3は、三相交流方式の回転電機である。モータジェネレータ3は、車両の走行駆動源、つまり電動機として機能する。モータジェネレータ3は、回生時に発電機として機能する。電力変換装置4は、直流電源2とモータジェネレータ3との間で電力変換を行う。
【0016】
<電力変換装置>
次に、図1に基づき、電力変換装置4の回路構成について説明する。電力変換装置4は、電力変換回路を備えている。本実施形態の電力変換装置4は、平滑コンデンサ5と、電力変換回路であるインバータ6を備えている。
【0017】
平滑コンデンサ5は、主として、直流電源2から供給される直流電圧を平滑化する。平滑コンデンサ5は、高電位側の電源ラインであるPライン7と低電位側の電源ラインであるNライン8とに接続されている。Pライン7は直流電源2の正極に接続され、Nライン8は直流電源2の負極に接続されている。平滑コンデンサ5の正極は、直流電源2とインバータ6との間において、Pライン7に接続されている。平滑コンデンサ5の負極は、直流電源2とインバータ6との間において、Nライン8に接続されている。平滑コンデンサ5は、直流電源2に並列に接続されている。
【0018】
インバータ6は、DC-AC変換回路である。インバータ6は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ3へ出力する。これにより、モータジェネレータ3は、所定のトルクを発生するように駆動する。インバータ6は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ3が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Pライン7へ出力する。このように、インバータ6は、直流電源2とモータジェネレータ3との間で双方向の電力変換を行う。
【0019】
インバータ6は、三相分の上下アーム回路9を備えて構成されている。上下アーム回路9は、レグと称されることがある。上下アーム回路9は、上アーム9Hと、下アーム9Lをそれぞれ有している。上アーム9Hおよび下アーム9Lは、上アーム9HをPライン7側として、Pライン7とNライン8との間で直列接続されている。上アーム9Hと下アーム9Lとの接続点は、出力ライン10を介して、モータジェネレータ3における対応する相の巻線3aに接続されている。インバータ6は、6つのアームを有している。各アームは、スイッチング素子を備えて構成されている。Pライン7、Nライン8、および出力ライン10それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成される。
【0020】
本実施形態では、各アームを構成するスイッチング素子として、nチャネル型のMOSFET11を採用している。各アームを構成するスイッチング素子の数は特に限定されない。ひとつでもよいし、複数でもよい。MOSFETは、Metal Oxide Semiconductor Field Effect Transistorの略称である。
【0021】
一例として、本実施形態では、各アームが2つのMOSFET11を有している。ひとつのアームを構成する2つのMOSFET11は、並列接続されている。上アーム9Hにおいて、並列接続された2つのMOSFET11のドレインが、Pライン7に接続されている。下アーム9Lにおいて、並列接続された2つのMOSFET11のソースが、Nライン8に接続されている。上アーム9Hにおいて並列接続された2つのMOSFET11のソースと、下アーム9Lにおいて並列接続された2つのMOSFET11のドレインが、相互に接続されている。並列接続された2つのMOSFET11は、共通のゲート駆動信号(駆動電圧)により、同じタイミングでオン駆動、オフ駆動する。
【0022】
MOSFET11のそれぞれには、還流用のダイオード12が逆並列に接続されている。ダイオード12は、MOSFET11の寄生ダイオード(ボディダイオード)でもよいし、寄生ダイオードとは別に設けたものでもよい。ダイオード12のアノードは対応するMOSFET11のソースに接続され、カソードはドレインに接続されている。 一相分の上下アーム回路9は、ひとつの半導体装置20により提供される。半導体装置20の詳細については後述する。
【0023】
本実施形態の電力変換装置4は、回路基板13をさらに備えている。回路基板13は、樹脂などの絶縁基材に配線が配置されてなる基板と、基板に実装された電子部品を有する。配線および電子部品は、回路を構成する。回路基板13は、インバータ6などを構成するスイッチング素子の駆動回路を少なくとも含む。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのMOSFET11のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するMOSFET11を駆動、つまりオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。便宜上、図1では、回路基板13とMOSFET11のゲートとを電気的に接続する配線を省略している。
【0024】
回路基板13は、スイッチング素子の制御回路をさらに含んでもよい。制御回路は、駆動回路を含む回路基板13とは別に設けられてもよい。制御回路は、MOSFET11を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、たとえば図示しない上位ECUから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。ECUは、Electronic Control Unitの略称である。
【0025】
各種センサは、たとえば電流センサ、回転角センサ、電圧センサである。電流センサは、各相の巻線3aに流れる相電流を検出する。回転角センサは、モータジェネレータ3の回転子の回転角を検出する。電圧センサは、平滑コンデンサ5の両端電圧を検出する。制御回路は、駆動指令として、たとえばPWM信号を出力する。制御回路は、たとえばプロセッサおよびメモリを備えて構成されている。PWMは、Pulse Width Modulationの略称である。
【0026】
電力変換装置4は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するDC-DC変換回路である。コンバータは、直流電源2と平滑コンデンサ5との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路9を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置4は、直流電源2からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源2とコンバータとの間に設けられる。
【0027】
<半導体装置>
次に、図2図10に基づき、半導体装置について説明する。図2は、半導体装置20の斜視図である。図3は、図2をZ1方向から見た平面図である。図3は、内部構造を示す透過図である。図4は、図3のIV-IV線に沿う断面図である。図5は、図3のV-V線に沿う断面図である。図6は、図3のVI-VI線に沿う断面図である。図7は、図3のVII-VII線に沿う断面図である。図8は、基板50に半導体素子40が実装された状態を示す平面図である。図8は、図3から封止体30および基板60を除外した図である。図9は、基板50において表面金属体52の回路パターンを示す平面図である。図10は、基板60において表面金属体62の回路パターンを示す平面図である。
【0028】
以下において、半導体素子40(半導体基板)の板厚方向をZ方向とする。Z方向に直交し、互いに並んで配置される複数の半導体素子40の並び方向をX方向とする。本実施形態では、並列接続される複数の半導体素子40の並び方向をX方向とする。Z方向およびX方向の両方向に直交する方向をY方向とする。特に断わりのない限り、Z方向から平面視した形状、換言すればX方向およびY方向により規定されるXY面に沿う形状を平面形状とする。Z方向からの平面視を、単に平面視と示すことがある。また、配置とは搭載面に限定されず、平面視において重なる位置関係にある場合に、配置と示すことがある。X方向が第1方向に相当し、Y方向が第2方向に相当する。
【0029】
図2図10に示すように、半導体装置20は、上記した上下アーム回路9のひとつ、つまり一相分の上下アーム回路9を構成する。半導体装置20は、封止体30と、半導体素子40と、基板50、60と、導電スペーサ70と、アーム接続部80と、外部接続端子90を備えている。半導体装置20は、半導体モジュール、パワーカードと称されることがある。
【0030】
封止体30は、半導体装置20を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止体30の外に露出している。封止体30は、たとえば樹脂を材料とする。樹脂の一例は、エポキシ系樹脂である。封止体30は、樹脂を材料として、たとえばトランスファモールド法により成形されている。このような封止体30は、封止樹脂体、モールド樹脂、樹脂成形体と称されることがある。封止体30は、たとえばゲルを用いて形成されてもよい。ゲルは、たとえば一対の基板50、60の対向領域に充填(配置)される。
【0031】
図2図4に示すように、封止体30は平面略矩形状をなしている。封止体30は、外郭をなす表面として、一面30aと、Z方向において一面30aとは反対の面である裏面30bを有している。一面30aおよび裏面30bは、たとえば平坦面である。また、一面30aと裏面30bとをつなぐ面である側面30c、30d、30e、30fを有している。側面30cは、外部接続端子90のうち、電源端子91と信号端子93Hが突出する面である。側面30dは、Y方向において側面30cとは反対の面である。側面30dは、出力端子92および信号端子93Lが突出する面である。側面30e、30fは、外部接続端子90が突出していない面である。側面30eは、X方向において側面30fとは反対の面である。
【0032】
半導体素子40は、シリコン(Si)、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板に、スイッチング素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)、ダイヤモンドがある。半導体素子40は、パワー素子、半導体チップと称されることがある。
【0033】
本実施形態の半導体素子40は、SiCを材料とする半導体基板に、上記したnチャネル型のMOSFET11が形成されてなる。MOSFET11は、半導体素子40(半導体基板)の板厚方向、つまりZ方向に主電流が流れるように縦型構造をなしている。半導体素子40は、自身の板厚方向であるZ方向の両面に、スイッチング素子の主電極を有している。具体的には、主電極として、一面にドレイン電極40Dを有し、一面とはZ方向において反対の面である裏面にソース電極40Sを有している。主電流は、ドレイン電極40Dとソース電極40Sとの間に流れる。
【0034】
ダイオード12が寄生ダイオードの場合、ソース電極40Sがアノード電極を兼ね、ドレイン電極40Dがカソード電極を兼ねる。ダイオード12は、MOSFET11とは別チップに構成されてもよい。ドレイン電極40Dは高電位側の主電極であり、ソース電極40Sは低電位側の主電極である。
【0035】
半導体素子40は、平面略矩形状、たとえば正方形をなしている。図3および図8に示すように、半導体素子40は、裏面に、信号用の電極であるパッド40Pを有している。パッド40Pは、ソース電極40Sと電気的に分離されている。パッド40Pは、裏面においてソース電極40Sとは異なる位置に形成されている。パッド40Pは、少なくともゲート電極用のパッドを含む。本実施形態の半導体素子40は、4つのパッド40Pを有している。
【0036】
ソース電極40Sおよびパッド40Pは、半導体基板の裏面上に形成された図示しない保護膜から露出している。ドレイン電極40Dは、一面のほぼ全面に形成されている。ソース電極40Sは、半導体素子40の裏面の一部分に形成されている。平面視において、ドレイン電極40Dは、ソース電極40Sよりも面積が大きい。ドレイン電極40Dが第1主電極に相当し、ソース電極40Sが第2主電極に相当する。
【0037】
半導体装置20は、上記構成の半導体素子40を複数備えている。複数の半導体素子40は、上アーム9Hを構成する半導体素子40Hと、下アーム9Lを構成する半導体素子40Lを含んでいる。半導体素子40Hは上アーム素子、半導体素子40Lは下アーム素子と称されることがある。本実施形態の半導体素子40は、2つの半導体素子40Hと、2つの半導体素子40Lを含んでいる。
【0038】
半導体素子40Hは、第1素子である半導体素子41Hと、第2素子である半導体素子42Hを含んでいる。2つの半導体素子40H(41H、42H)は、X方向に並んでいる。X方向に並んで配置された2つの半導体素子40Hは、互いに共通の構造を有している。2つの半導体素子40Hは、互いに並列接続されている。
【0039】
半導体素子40Lは、第1素子である半導体素子41Lと、第2素子である半導体素子42Lを含んでいる。2つの半導体素子40L(41L、42L)は、X方向に並んでいる。X方向に並んで配置された2つの半導体素子40Lは、互いに共通の構造を有している。2つの半導体素子40Lは、互いに並列接続されている。
【0040】
本実施形態では、すべての半導体素子40が、互いに共通の構造を有している。半導体素子41H、42Hの配置と、半導体素子41L、42Lの配置とは、Z方向に沿う軸周りに2回対称性を有している。半導体素子40Hと半導体素子40Lは、Y方向に並んでいる。半導体装置20は、半導体素子40Hと半導体素子40LとによるY方向に沿う列を、2列有している。X方向は、半導体素子40の板厚方向(Z方向)に直交する第1方向である。Y方向は、板厚方向および第1方向に直交する第2方向である。
【0041】
各半導体素子40は、Z方向において互いにほぼ同じ位置に配置されている。各半導体素子40のドレイン電極40Dは、基板50に対向している。各半導体素子40のソース電極40Sは、基板60に対向している。パッド40Pを含む半導体素子40およびその配置の詳細については後述する。
【0042】
基板50、60は、Z方向において、複数の半導体素子40を挟むように配置されている。基板50、60は、Z方向において互いに少なくとも一部が対向するように配置されている。基板50、60は、平面視において複数の半導体素子40(40H、40L)のすべてを内包している。
【0043】
基板50は、半導体素子40に対して、ドレイン電極40D側に配置されている。基板60は、半導体素子40に対して、ソース電極40S側に配置されている。基板50は、後述するようにドレイン電極40Dと電気的に接続され、配線機能を提供する。同様に、基板60は、ソース電極40Sに電気的に接続され、配線機能を提供する。このため、基板50、60は、配線部材、配線基板と称されることがある。基板50はドレイン基板と称され、基板60はソース基板と称されることがある。基板50、60は、半導体素子40の生じた熱を放熱する放熱機能を提供する。このため、基板50、60は、放熱部材と称されることがある。基板50は、第1主電極に電気的に接続された配線部材に相当する。
【0044】
基板50は、半導体素子40に対向する対向面50aと、対向面50aとは反対の面である裏面50bを有している。基板50は、絶縁基材51と、表面金属体52と、裏面金属体53を備えている。基板50は、絶縁基材51と金属体52、53とが積層された基板である。基板60は、半導体素子40に対向する対向面60aと、対向面60aとは反対の面である裏面60bを有している。基板60は、絶縁基材61と、表面金属体62と、裏面金属体63を備えている。基板60は、絶縁基材61と金属体62、63とが積層された基板である。以下において、表面金属体52、62、裏面金属体53、63を、単に金属体52、53、62、63と示すことがある。
【0045】
絶縁基材51は、表面金属体52と裏面金属体53とを電気的に分離する。同様に、絶縁基材61は、表面金属体62と裏面金属体63とを電気的に分離する。絶縁基材51、61は、絶縁層と称されることがある。絶縁基材51、61の材料は、樹脂、または、無機材料のセラミックである。樹脂としては、たとえばエポキシ系樹脂、ポリイミド系樹脂などを用いることができる。セラミックとしては、たとえばAl(alumina)、Si(silicon nitride)などを用いることができる。絶縁基材51、61が樹脂の場合、基板50、60は、金属樹脂基板と称されることがある。絶縁基材51、61がセラミックの場合、基板50、60は、金属セラミック基板と称されることがある。
【0046】
樹脂材料を用いた絶縁基材51、61の場合、放熱性、絶縁性などを向上させるために、樹脂内に無機系のフィラー(無機系充填材)を含んでもよい。フィラーの添加により、線膨張係数を調整してもよい。フィラーとしては、たとえばAl、SiO(silicon dioxide)、AlN(aluminum nitride)、BN(boron nitride)などを用いることができる。絶縁基材51、61は、フィラーを1種類のみ含んでもよいし、複数種類含んでもよい。
【0047】
放熱性や絶縁性を考慮すると、樹脂系の場合、絶縁基材51、61それぞれの厚み、つまりZ方向の長さは、50μm~300μm程度が好ましい。セラミック系の場合、絶縁基材51、61の厚みは、200μm~500μm程度が好ましい。Z方向において、絶縁基材51、61の表面は内面、つまり半導体素子40側の面であり、Z方向において表面と反対の面である裏面は外面である。絶縁基材51、61は、材料構成を共通(同一)としてもよいし、互いに異ならせてもよい。本実施形態では、樹脂系の絶縁基材51、61を採用しており、材料構成は共通である。絶縁基材51、61の線膨張係数は、樹脂にフィラーを添加することで、封止体30とほぼ同じ値に調整されている。樹脂にフィラーを添加することで、絶縁基材51、61および封止体30の線膨張係数は、金属体52、53、62、63を構成する金属(Cu)に近い値となっている。
【0048】
金属体52、53、62、63は、たとえば、金属板または金属箔として提供される。金属体52、53、62、63は、CuやAlなどの導電性、熱伝導性が良好な金属を材料として形成されている。金属体52、53、62、63それぞれの厚みは、たとえば0.1mm~3mm程度である。表面金属体52は、Z方向において、絶縁基材51の表面に配置されている。裏面金属体53は、絶縁基材51の裏面に配置されている。同様に、表面金属体62は、Z方向において、絶縁基材61の表面に配置されている。裏面金属体63は、絶縁基材61の裏面に配置されている。
【0049】
表面金属体52、62と裏面金属体53、63との厚みの関係は特に限定されない。表面金属体52の厚みを、裏面金属体53より厚くしてもよいし、裏面金属体53とほぼ等しくしてもよい。表面金属体52の厚みを、裏面金属体53より薄くしてもよい。同様に、表面金属体62の厚みを、裏面金属体63より厚くしてもよいし、裏面金属体63とほぼ等しくしてもよい。表面金属体62の厚みを、裏面金属体63より薄くしてもよい。表面金属体52、62の厚みの関係も特に限定されないし、裏面金属体53、63の厚みの関係も特に限定されない。
【0050】
表面金属体52、62は、パターニングされている。表面金属体52、62は、配線、つまり回路を提供する。このため、表面金属体52、62は、回路パターン、配線層、回路導体と称されることがある。表面金属体52、62は、金属表面に、Ni系やAuなどのめっき膜を備えてもよい。以下では、表面金属体52、62のパターンを、回路パターンと示すことがある。表面金属体52の表面と、絶縁基材51の表面における表面金属体52の非配置領域とが、基板50の対向面50aをなしている。同様に、表面金属体62の表面と、絶縁基材61の表面における表面金属体62の非配置領域とが、基板60の対向面60aをなしている。
【0051】
たとえば、プレス加工やエッチングなどにより所定形状にパターニングした表面金属体52、62を準備し、絶縁基材51、61と裏面金属体53、63との二層構造の積層体に密着させて、基板50、60を形成してもよい。表面金属体52、62、絶縁基材51、61、裏面金属体53、63の三層構造の積層体を形成した後、切削やエッチングにより、表面金属体52、62をパターニングしてもよい。
【0052】
表面金属体52は、図8図9などに示すように、P配線54と、中継配線55を有している。P配線54と中継配線55は、所定の間隔(ギャップ)により、電気的に分離されている。このギャップには、封止体30が充填されている。
【0053】
P配線54は、後述するP端子91Pおよび半導体素子40Hのドレイン電極40Dに接続されている。P配線54は、P端子91Pと半導体素子40Hのドレイン電極40Dとを電気的に接続している。P配線54は、半導体素子41Hのドレイン電極40Dと半導体素子42Hのドレイン電極40Dとを電気的に接続している。P配線54は、正極配線、高電位電源配線と称されることがある。
【0054】
中継配線55は、半導体素子40Lのドレイン電極40D、アーム接続部80、および出力端子92に接続されている。中継配線55は、アーム接続部80と半導体素子40Lのドレイン電極40Dとを電気的に接続している。中継配線55は、半導体素子40Hのソース電極40Sおよび半導体素子40Lのドレイン電極と出力端子92とを電気的に接続している。中継配線55は、半導体素子41Lのドレイン電極40Dと半導体素子42Lのドレイン電極40Dとを電気的に接続している。
【0055】
P配線54と中継配線55は、Y方向に並んで配置されている。Y方向において、P配線54は電源端子91側に配置され、中継配線55は出力端子92側に配置されている。換言すると、P配線54は封止体30の側面30c側に配置され、中継配線55は側面30d側に配置されている。
【0056】
P配線54は、切り欠き540を有している。切り欠き540は、X方向を長手方向とする平面略矩形状の4辺のひとつに開口している。切り欠き540は、側面30cと対向する辺において、X方向における略中央に設けられている。P配線54は、基部541と、一対の延設部542を有している。基部541および一対の延設部542が、切り欠き540を規定している。P配線54は、平面略U字状(凹字状)をなしている。
【0057】
基部541は、Y方向において、切り欠き540および延設部542よりも中継配線55側の部分であり、平面略矩形状をなしている。基部541は、平面視において半導体素子40Hに重なっている。つまり、2つの半導体素子40H(41H,42H)は、基部541に配置されている。半導体素子40Hそれぞれのドレイン電極40Dは、基部541に接続されている。
【0058】
2つの延設部542は、基部541から、互いに同じ方向、具体的にはY方向であって封止体30の側面30c側に延びている。延設部542のひとつは基部541におけるX方向の一端付近に連なっており、他のひとつは、基部541の他端付近に連なっている。P配線54のU字の両端部、つまり、2つの延設部542における基部541とは反対側の端部は、Y方向において互いにほぼ同じ位置である。一対の延設部542は、X方向において切り欠き540を挟んでいる。Y方向の長さは、基部541のほうが、切り欠き540の深さおよび延設部542よりも長い。
【0059】
中継配線55も、切り欠き550を有している。切り欠き550は、平面略矩形状の4辺のひとつに開口している。切り欠き550は、側面30dと対向する辺において、X方向における略中央に設けられている。つまり、表面金属体52において、Y方向の端部のひとつに切り欠き540が設けられ、端部の他のひとつに切り欠き550が設けられている。
【0060】
中継配線55は、基部551と、一対の延設部552を有している。基部551および一対の延設部552が、切り欠き550を規定している。中継配線55は、平面略U字状(凹字状)をなしている。基部551は、Y方向において、切り欠き550および延設部552よりもP配線54側の部分であり、平面略矩形状をなしている。基部551は、平面視において半導体素子40Lに重なっている。つまり、2つの半導体素子40L(41L、42L)は、基部551に配置されている。半導体素子40Lそれぞれのドレイン電極40Dは、基部551に接続されている。
【0061】
2つの延設部552は、基部551から、互いに同じ方向、具体的にはY方向であって封止体30の側面30d側に延びている。延設部552のひとつは基部551におけるX方向の一端付近に連なっており、他のひとつは、基部551の他端付近に連なっている。中継配線55のU字の両端部、つまり、2つの延設部552における基部551とは反対側の端部は、Y方向において互いにほぼ同じ位置である。一対の延設部552は、X方向において切り欠き550を挟んでいる。Y方向の長さは、基部551のほうが、切り欠き550の深さおよび延設部552よりも長い。
【0062】
一方、表面金属体62は、図3および図10などに示すように、N配線64と、中継配線65を有している。N配線64と中継配線65は、所定の間隔(ギャップ)により、電気的に分離されている。このギャップには、封止体30が充填されている。
【0063】
N配線64は、後述するN端子91Nおよび半導体素子40Lのソース電極40Sに接続されている。N配線64は、N端子91Nと半導体素子40Lのソース電極40Sとを電気的に接続している。N配線64は、半導体素子41Lのソース電極40Sと半導体素子42Lのソース電極40Sとを電気的に接続している。N配線64は、負極配線、低電位電源配線と称されることがある。
【0064】
中継配線65は、半導体素子40Hのソース電極40Sおよびアーム接続部80に接続されている。中継配線65は、半導体素子40Hのソース電極40Sとアーム接続部80とを電気的に接続している。中継配線65は、半導体素子41Hのソース電極40Sと半導体素子42Hのソース電極40Sとを電気的に接続している。
【0065】
N配線64も、切り欠き640を有している。切り欠き640は、平面略矩形状の4辺のひとつに開口している。切り欠き640は、側面30cと対向する辺において、X方向における略中央に設けられている。N配線64は、基部641と、一対の延設部642を有している。基部641および一対の延設部642が、切り欠き640を規定している。N配線64は、平面略U字状(凹字状)をなしている。
【0066】
基部641は、Y方向において、切り欠き640および延設部642よりも側面30d側の部分である。基部641は、X方向を長手方向とする平面略矩形状をなしている。基部641は、Y方向において中継配線65と並んで配置されている。基部641は、平面視において半導体素子40Lに重なっている。つまり、2つの半導体素子40L(41L、42L)は、基部641に配置されている。半導体素子40Lそれぞれのソース電極40Sは、基部641に接続されている。
【0067】
2つの延設部642は、基部641から、互いに同じ方向、具体的にはY方向であって封止体30の側面30c側に延びている。延設部642のひとつは基部641におけるX方向の一端付近に連なっており、他のひとつは、基部641の他端付近に連なっている。N配線64のU字の両端部、つまり、2つの延設部642における基部641とは反対側の端部は、Y方向において互いにほぼ同じ位置である。
【0068】
一対の延設部642は、X方向において表面金属体62の両端をなしている。一対の延設部642は、基板60の端部付近に配置されている。平面視において、一対の延設部642のそれぞれの一部が、P配線54に重なっている。Y方向において、延設部642の長さは、基部641よりも長い。
【0069】
中継配線65は、上記したように、N配線64、具体的には基部641とY方向に並んで配置されている。Y方向において、中継配線65は、封止体30の側面30cに対して近い位置に配置され、基部641は側面30dに対して近い位置に配置されている。中継配線65は、X方向において一対の延設部642の間に配置されている。中継配線65は、一対の延設部642により挟まれている。中継配線65は、切り欠き640内に配置されている。中継配線65は、N配線64との間に所定の間隔(ギャップ)を有して配置されている。平面視において、中継配線65の一部はP配線54に重なり、他の一部は中継配線55に重なっている。
【0070】
中継配線65は、平面視において半導体素子40Hに重なっている。つまり、2つの半導体素子40H(41H、42H)は、中継配線65に配置されている。半導体素子40Hそれぞれのソース電極40Sは、中継配線65に接続されている。
【0071】
裏面金属体53、63は、絶縁基材51、61により、半導体素子40および表面金属体52、62を含む回路とは電気的に分離されている。裏面金属体53、63は、金属ベース基板と称されることがある。半導体素子40の生じた熱は、表面金属体52、62および絶縁基材51、61を介して、裏面金属体53、63に伝わる。裏面金属体53、63は、放熱機能を提供する。
【0072】
本実施形態の裏面金属体53、63は、平面略矩形状をなしており、その外形輪郭が表面金属体52、62の外形輪郭にほぼ一致している。裏面金属体53、63は、絶縁基材51、61の裏面のほぼ全域に配置された、いわゆるベタ導体である。上記したように、フィラーの添加により絶縁基材51、61の線膨張係数を調整しているため、表裏でパターンを変えても反りを抑制することができる。もちろん、裏面金属体53、63を、平面視において表面金属体52、62と一致するように、パターニングしてもよい。
【0073】
本実施形態の裏面金属体53、63は、対応する絶縁基材51、61の裏面のほぼ全域に配置されている。放熱効果をさらに高めるために、裏面金属体53、63の少なくともひとつは、封止体30から露出してもよい。本実施形態では、裏面金属体53が封止体30の一面30aから露出し、裏面金属体63が裏面30bから露出している。裏面金属体53の露出面は、一面30aと略面一である。裏面金属体63の露出面は、裏面30bと略面一である。裏面金属体53、63が、基板50、60の裏面50b、60bをなしている。
【0074】
導電スペーサ70は、半導体素子40と基板60との間に、所定の間隔を確保するスペーサ機能を提供する。たとえば導電スペーサ70は、半導体素子40のパッド40Pに、対応する信号端子93を電気的に接続するための高さを確保する。導電スペーサ70は、半導体素子40のソース電極40Sと基板60との電気伝導、熱伝導経路の途中に位置し、配線機能および放熱機能を提供する。導電スペーサ70は、Cuなどの導電性、熱伝導性が良好な金属材料を含んでいる。導電スペーサ70は、表面にめっき膜を備えてもよい。
【0075】
導電スペーサ70は、ターミナル、ターミナルブロック、金属ブロック体と称されることがある。半導体装置20は、半導体素子40と同数の導電スペーサ70を備えている。具体的には、4つの導電スペーサ70を備えている。導電スペーサ70は、半導体素子40に個別に接続されている。導電スペーサ70は、平面視においてソース電極40Sとほぼ同じ大きさを有する柱状体である。
【0076】
アーム接続部80は、中継配線55、65を電気的に接続する。つまり、アーム接続部80は、上アーム9Hと下アーム9Lとを電気的に接続する。アーム接続部80は、Y方向において、半導体素子40Hと半導体素子40Lの間に設けられている。アーム接続部80は、平面視において中継配線55と中継配線65との重なり領域に設けられている。本実施形態のアーム接続部80は、継手部81と、後述する接合材103を備えて構成される。
【0077】
継手部81は、表面金属体52、62とは別に設けられた金属柱状体である。このような継手部81は、継手ターミナルと称されることがある。Z方向において、継手部81の端部のひとつと中継配線55との間に接合材103が介在し、端部の他のひとつと中継配線65との間に接合材103が介在している。
【0078】
これに代えて、継手部81は、表面金属体52、62の少なくともひとつに一体的に連なるものでもよい。つまり、継手部81は、基板50、60の一部として表面金属体52、62と一体的に設けたものでもよい。たとえば継手部81は、表面金属体62(中継配線65)の凸部である。アーム接続部80は、継手部81を備えない構成としてもよい。つまり、アーム接続部80が、接合材103のみを備える構成としてもよい。
【0079】
外部接続端子90は、半導体装置20を外部機器と電気的に接続するための端子である。外部接続端子90は、銅などの導電性が良好な金属材料を用いて形成されている。外部接続端子90は、たとえば板材である。外部接続端子90は、リードと称されることがある。外部接続端子90は、電源端子91と、出力端子92と、信号端子93を備えている。電源端子91は、P端子91Pと、N端子91Nを備えている。P端子91P、N端子91N、および出力端子92は、半導体素子40の主電極に電気的に接続される主端子である。信号端子93は、上アーム9H側の信号端子93Hと、下アーム9L側の信号端子93Lを備えている。
【0080】
電源端子91は、上記した電源ライン7、8に電気的に接続される外部接続端子90である。P端子91Pは、平滑コンデンサ5の正極端子に電気的に接続される。P端子91Pは、正極端子、高電位電源端子と称されることがある。P端子91Pは、表面金属体52のP配線54に接続されている。つまり、P端子91Pは、上アーム9Hを構成する半導体素子40Hのドレイン電極40Dに接続されている。
【0081】
P端子91Pは、P配線54におけるY方向の一端付近に接続されている。P端子91Pは、P配線54との接続部(接合部)からY方向に延び、側面30cにおいてZ方向の中央付近から封止体30の外に突出している。本実施形態の半導体装置20は、2本のP端子91Pを備えている。図8に示すように、P端子91Pのひとつは一対の延設部542のひとつに接続され、他のひとつは一対の延設部542の他のひとつに接続されている。P端子91Pは、平面視においてN端子91Nと隣り合うように、延設部542のそれぞれにおいて切り欠き540に近い位置、つまり内寄りに配置されている。2つのP端子91Pは、X方向に並んで配置されている。2つのP端子91Pは、Z方向においてほぼ同じ位置に配置されている。
【0082】
N端子91Nは、平滑コンデンサ5の負極端子に電気的に接続される。N端子91Nは負極端子、低電位電源端子と称されることがある。N端子91Nは、表面金属体62のN配線64に接続されている。つまり、N端子91Nは、下アーム9Lを構成する半導体素子40Lのソース電極40Sに接続されている。
【0083】
N端子91Nは、N配線64におけるY方向の一端付近に接続されている。N端子91Nは、N配線64との接合部からY方向に延び、側面30cにおいてZ方向の中央付近から封止体30の外に突出している。半導体装置20は、2本のN端子91Nを備えている。N端子91Nのひとつは一対の延設部642のひとつに接続され、他のひとつは一対の延設部642の他のひとつに接続されている。2つのN端子91Nは、X方向に並んで配置されている。2つのN端子91Nは、Z方向においてほぼ同じ位置に配置されている。
【0084】
2つのN端子91Nは、X方向において2つのP端子91Pの外側に配置されている。平面視において、N端子91NのひとつはP端子91Pのひとつの近傍に配置され、N端子91Nの他のひとつはP端子91Pの他のひとつの近傍に配置されている。X方向において隣り合うN端子91NとP端子91Pは、封止体30から突出した部分を含む一部分において、互いに側面が対向している。
【0085】
出力端子92は、モータジェネレータ3の対応する相の巻線3a(固定子コイル)に電気的に接続される。出力端子92は、O端子、交流端子などと称されることがある。図3および図8に示すように、出力端子92は、基板50における表面金属体52の中継配線55に接続されている。つまり、出力端子92は、上アーム9Hと下アーム9Lとの接続点に接続されている。
【0086】
出力端子92は、中継配線55におけるY方向の一端付近に接続されている。出力端子92は、中継配線55との接合部からY方向に延び、側面30dにおいてZ方向の中央付近から封止体30の外に突出している。半導体装置20は、2本の出力端子92を備えている。出力端子92のひとつは一対の延設部552のひとつに接続され、他のひとつは一対の延設部552の他のひとつに接続されている。2つの出力端子92は、X方向に並んで配置されている。2つの出力端子92は、Z方向においてほぼ同じ位置に配置されている。
【0087】
信号端子93は、駆動回路を含む回路基板13に電気的に接続される。信号端子93Hは、ボンディングワイヤ110などの接続部材を介して、半導体素子40Hのパッド40Pに電気的に接続されている。信号端子93Hは、半導体素子40Hのゲート電極に駆動電圧を印加するための端子を含む。本実施形態の半導体装置20は、2本の信号端子93Hを備えている。信号端子93Hは、平面視においてP配線54の切り欠き540に重なる位置に配置されている。信号端子93Hにおいて、ボンディングワイヤ110との接合部は、表面金属体52ではなく、絶縁基材51と対向している。2本の信号端子93Hは、X方向に横並びで配置されている。
【0088】
信号端子93Hは、ボンディングワイヤ110との接合部からY方向に延び、側面30cにおいてZ方向の中央付近から封止体30の外に突出している。信号端子93Hの突出部の少なくとも一部は、電源端子91と同方向に延びている。信号端子93Hは、X方向において、2つのP端子91Pの間に配置されている。つまり、側面30cから突出する外部接続端子90は、X方向において、N端子91N、P端子91P、2本の信号端子93H、P端子91P、N端子91Nの順に配置されている。2本の信号端子93Hは、電源端子91の間のスペースに配置されている。
【0089】
信号端子93Lは、ボンディングワイヤ110などの接続部材を介して、半導体素子40Lのパッド40Pに電気的に接続されている。信号端子93Lは、半導体素子40Lのゲート電極に駆動電圧を印加するための端子を含む。本実施形態の半導体装置20は、4本の信号端子93Lを備えている。信号端子93Lは、平面視において中継配線55の切り欠き550に重なる位置に配置されている。信号端子93Lにおいて、ボンディングワイヤ110との接合部は、表面金属体52ではなく、絶縁基材51と対向している。4本の信号端子93Lは、X方向に横並びで配置されている。
【0090】
信号端子93Lは、ボンディングワイヤ110との接合部からY方向に延び、側面30dにおいてZ方向の中央付近から封止体30の外に突出している。信号端子93Lの突出部の少なくとも一部は、出力端子92と同方向に延びている。信号端子93Lは、X方向において、2つの出力端子92の間に配置されている。つまり、側面30dから突出する外部接続端子90は、X方向において、出力端子92、4本の信号端子93L、出力端子92の順に配置されている。4本の信号端子93Lは、出力端子92の間のスペースに配置されている。信号端子93(93H、93L)、および、信号端子93とパッド40Pとの接続構造の詳細ついては、後述する。
【0091】
半導体素子40のドレイン電極40Dは、接合材100を介して表面金属体52に接合されている。半導体素子40のソース電極40Sは、接合材101を介して導電スペーサ70に接合されている。導電スペーサ70は、接合材102を介して表面金属体62に接合されている。継手部81は、接合材103を介して表面金属体52、62に接合されている。外部接続端子90のうち、主端子であるP端子91P、N端子91N、および出力端子92は、接合材104を介して表面金属体52、62に接合されている。
【0092】
接合材100~104は、導電性を有する接合材である。たとえば、接合材100~104として、はんだを採用することができる。はんだの一例は、Snの他に、Cu、Niなどを含む多元系の鉛フリーはんだである。はんだに代えて、焼結銀などのシンター系の接合材を用いてもよい。
【0093】
P端子91P、N端子91N、および出力端子92は、接合材104を介さずに、対応する表面金属体52、62に直接的に接合されてもよい。P端子91P、N端子91N、および出力端子92は、たとえば超音波接合、摩擦撹拌接合、レーザ溶接などにより、表面金属体52、62に直接接合されてもよい。継手部81が基板50、60とは別に設けられる場合、継手部81は、表面金属体52、62に直接接合されてもよい。
【0094】
上記したように、半導体装置20では、封止体30によって一相分の上下アーム回路9を構成する複数の半導体素子40が封止されている。封止体30は、複数の半導体素子40、基板50の一部、基板60の一部、複数の導電スペーサ70、アーム接続部80、および外部接続端子90それぞれの一部を、一体的に封止(被覆)している。封止体30は、基板50、60において、絶縁基材51、61および表面金属体52、62を封止している。
【0095】
半導体素子40は、Z方向において、基板50、60の間に配置されている。半導体素子40は、対向配置された基板50、60によって挟まれている。これにより、半導体素子40の熱を、Z方向において両側に放熱することができる。半導体装置20は、両面放熱構造をなしている。基板50の裏面50bは、封止体30の一面30aと略面一となっている。基板60の裏面60bは、封止体30の裏面30bと略面一となっている。裏面50b、60bが露出面であるため、放熱性を高めることができる。
【0096】
X方向に並んで配置された2つの半導体素子40H(41H、42H)は、表面金属体52、62、導電スペーサ70、および接合材100~102により、互いに並列接続されている。X方向に並んで配置された2つの半導体素子40L(41L、42L)は、表面金属体52、62、導電スペーサ70、および接合材100~102により、互いに並列接続されている。
【0097】
<半導体素子およびその配置>
次に、図11図13に基づき、半導体素子40およびその配置について説明する。図11は、X方向に並んで配置された複数の半導体素子40の配置を示す平面図である。図11では、一例として、下アーム9L側の半導体素子40Lの配置を示している。図12は、下アーム9L側の信号端子93Lおよび半導体素子40L(41L、42L)の配置とワイヤ接続構造を示している。図13は、上アーム9H側の信号端子93Hおよび半導体素子40H(41H、42H)の配置とワイヤ接続構造を示している。
【0098】
以下において、X方向を左右方向と示すことがある。具体的には、半導体素子41Lから見た半導体素子42Lの方向を右方向、半導体素子42Lから見た半導体素子41Lの方向を左方向と示すことがある。また、Y方向を上下方向と示すことがある。具体的には、半導体素子40Hから見た半導体素子40Lの方向を下方向、半導体素子40Lから見た半導体素子40Hの方向を上方向と示すことがある。
【0099】
図11に示すように、平面略矩形状をなす半導体素子40は、4つの角部C1、C2、C3、C4と、4つの辺部40a、40b、40c、40dをそれぞれ有している。角部C1~C4および辺部40a~40dは、平面視において半導体素子40の外形輪郭を規定している。角部C1、C3は互いに対角の位置にあり、角部C2、C4は互いに対角の位置にある。辺部40aは、角部C1、C4をつなぐ辺である。辺部40bは、角部C1、C2をつなぐ辺である。辺部40cは、角部C2、C3をつなぐ辺である。辺部40cは、辺部40aとは反対の辺である。辺部40dは、角部C3、C4をつなぐ辺である。辺部40dは、辺部40bとは反対の辺である。
【0100】
ソース電極40Sは、切り欠き43を有している。ソース電極40Sは、パッド40Pを角部C1の周辺(近傍)に偏って設けるために、切り欠かれている。本実施形態の切り欠き43は、平面略長方形状をなしている。切り欠き43は、角部C1に対応して設けられている。たとえば半導体素子41Lにおいて、切り欠き43は、X方向を長手方向、Y方向を短手方向とする。半導体素子42Lにおいて、切り欠き43は、X方向を短手方向、Y方向を長手方向とする。ソース電極40Sは、平面略矩形状から切り欠き43を除いた形状、つまり略L字状をなしている。導電スペーサ70も、平面視においてソース電極40Sと同様の形状をなしている。
【0101】
半導体素子40は、4つのパッド40Pを有している。パッド40Pは、ゲートパッドGP、ケルビンソースパッドKSP、アノードパッドAP、およびカソードパッドKPを含んでいる。ゲートパッドGPは、MOSFET11のゲート電極に駆動電圧を印加するためのパッド40Pである。つまりゲートパッドGPは、主電極であるドレイン電極40Dとソース電極40Sとの間に流れる主電流を制御するゲート電極用のパッド40Pである。ケルビンソースパッドKSPは、MOSFET11のソース電位、つまりソース電極40Sの電位を検出するためのパッド40Pである。アノードパッドAPは、半導体素子40が備える図示しない感温ダイオードのアノード電位を検出するためのパッド40Pである。カソードパッドKPは、感温ダイオードのカソード電位を検出するためのパッド40Pである。ケルビンソースパッドKSPが、第2主電極の電位を検出するためのケルビンパッドに相当する。
【0102】
パッド40Pは、平面視において切り欠き43の形成された領域を含むパッド形成領域内に設けられている。パッド形成領域は、たとえば切り欠き43の形成領域と略一致している。パッド形成領域は、角部C1に偏って設けられている。つまり、パッド40Pは、角部C1の周辺(近傍)に偏って設けられている。パッド形成領域は、平面略矩形状をなしている。複数のパッド40Pは、辺部40aに沿って、角部C1側から、ゲートパッドGP、ケルビンソースパッドKSP、アノードパッドAP、カソードパッドKPの順に並んでいる。角部C1が、第1角部に相当する。
【0103】
図11および図12に示すように、X方向に並んで配置された2つの半導体素子40Lにおいて、第1素子である半導体素子41Lは、辺部40aが信号端子93Lに対向し、辺部40bが半導体素子42Lに対向するように配置されている。4つのパッド40Pは、X方向に並んでいる。パッド40Pは、Y方向においてソース電極40Sと並んでいる。パッド40Pは、Y方向において、信号端子93L側に偏って配置されている。Y方向において、パッド40Pは、辺部40a側に偏って配置されている。パッド40Pは、X方向においてソース電極40Sと並んでいる。パッド40Pは、X方向において、半導体素子42L側に偏って配置されている。X方向において、パッド40Pは、辺部40b側に偏って配置されている。
【0104】
第2素子である半導体素子42Lは、パッド40Pが半導体素子41Lに近づくように、半導体素子41Lの配置に対してZ方向に沿う軸周りに90度回転して配置されている。半導体素子42Lは、辺部40bが信号端子93Lに対向し、辺部40aが半導体素子41Lに対向するように配置されている。4つのパッド40Pは、Y方向に並んでいる。パッド40Pは、Y方向においてソース電極40Sと並んでいる。パッド40Pは、Y方向において、信号端子93L側に偏って配置されている。Y方向において、パッド40Pは、辺部40b側に偏って配置されている。パッド40Pは、X方向においてソース電極40Sと並んでいる。パッド40Pは、X方向において、半導体素子41L側に偏って配置されている。X方向において、パッド40Pは、辺部40a側に偏って配置されている。半導体素子41L、42Lにおいて、辺部40aが第1辺部に相当し、辺部40bが第2辺部に相当する。
【0105】
90度回転配置により、角部C1は、半導体素子41Lにおいて右下に位置し、半導体素子42Lにおいて左下に位置している。つまり、半導体素子41Lの角部C1と半導体素子42Lの角部C1とが、X方向において対向している。よって、図11に示すように、X方向において、2つの半導体素子40Lにおけるパッド40Pの配置領域の幅W1が短い。幅W1は、並び方向であるX方向において、半導体素子41Lのパッド40Pにおいて半導体素子42Lから最も離れた部分と、半導体素子42Lのパッド40Pにおいて半導体素子41Lから最も離れた部分との距離(長さ)である。2つの半導体素子40Lのパッド40Pは、Y方向において信号端子93L側、つまり封止体30の側面30d側に偏って配置されている。
【0106】
上記したように、半導体素子41H、42Hの配置と、半導体素子41L、42Lの配置とは、Z方向に沿う軸周りに2回対称性を有している。2つの半導体素子40Hは、2つの半導体素子40Lを、Z方向に沿う軸周りに180度回転、つまり反転した配置に略一致する。このため、半導体素子40Hと半導体素子40Lとにおいて、第1素子および第2素子の配置は、X方向(左右方向)において逆である。
【0107】
図13に示すように、X方向に並んで配置された2つの半導体素子40Hにおいて、第1素子である半導体素子41Hは、辺部40aが信号端子93Hに対向し、辺部40bが半導体素子42Hに対向するように配置されている。4つのパッド40Pは、X方向に並んでいる。パッド40Pは、Y方向においてソース電極40Sと並んでいる。パッド40Pは、Y方向において、信号端子93H側に偏って配置されている。Y方向において、パッド40Pは、辺部40a側に偏って配置されている。パッド40Pは、X方向においてソース電極40Sと並んでいる。パッド40Pは、X方向において、半導体素子42H側に偏って配置されている。X方向において、パッド40Pは、辺部40b側に偏って配置されている。
【0108】
第2素子である半導体素子42Hは、パッド40Pが半導体素子41Hに近づくように、半導体素子41Hの配置に対してZ方向に沿う軸周りに90度回転して配置されている。半導体素子42Hは、辺部40bが信号端子93Hに対向し、辺部40aが半導体素子41Hに対向するように配置されている。4つのパッド40Pは、Y方向に並んでいる。パッド40Pは、Y方向においてソース電極40Sと並んでいる。パッド40Pは、Y方向において、信号端子93H側に偏って配置されている。Y方向において、パッド40Pは辺部40b側に偏っている。パッド40Pは、X方向においてソース電極40Sと並んでいる。パッド40Pは、X方向において、半導体素子41L側に偏って配置されている。X方向において、パッド40Pは辺部40a側に偏って配置されている。半導体素子41H、42Hにおいて、辺部40aが第1辺部に相当し、辺部40bが第2辺部に相当する。
【0109】
90度回転配置により、角部C1は、半導体素子41Hにおいて左上に位置し、半導体素子42Hにおいて右上に位置している。つまり、半導体素子41Hの角部C1と半導体素子42Hの角部C1が、X方向において対向している。よって、X方向において、2つの半導体素子40Hにおけるパッド40Pの配置領域の幅が短い。半導体素子40Hのパッド40Pの配置領域の幅は、たとえば上記した幅W1と同等である。2つの半導体素子40Hのパッド40Pは、Y方向において信号端子93H側、つまり封止体30の側面30c側に偏って配置されている。
【0110】
半導体素子40Hのパッド40Pと、半導体素子40Lのパッド40Pは、半導体素子40H、40Lの並び方向であるY方向において、互いに対向する辺(辺部40c、40d)ではなく、対向辺とは反対の辺(辺部40a、40b)側に偏っている。
【0111】
<信号端子の配置および信号端子とパッドとの接続構造>
次に、図12および図13に基づき、信号端子93の配置、および、信号端子93とパッド40Pとの接続構造について説明する。
【0112】
上記したように、半導体装置20は、信号端子93として、2本の信号端子93Hと、4本の信号端子93Lを備えている。信号端子93Hは、Y方向において、信号端子93Lとの間に半導体素子40を挟むように配置されている。信号端子93Hは、4本の電源端子91(91P、91N)とともにX方向に並んで配置されている。信号端子93Hは、電源端子91の間に配置されている。信号端子93Lは、2本の出力端子92とともにX方向に並んで配置されている。信号端子93Lは、出力端子92の間に配置されている。X方向において体格の増大を抑制するために、信号端子93Hを2本とし、信号端子93Lを4本としている。これにより、外部接続端子90の本数を、側面30c側と側面30d側のそれぞれにおいて6本としている。
【0113】
図12に示すように、信号端子93Lは、ゲート端子93Gと、ケルビンソース端子93KSと、アノード端子93Aと、カソード端子93Kを含んでいる。4本の信号端子93Lは、半導体素子42Lから半導体素子41Lに向かう方向において、ゲート端子93G、ケルビンソース端子93KS、アノード端子93A、カソード端子93Kの順に並んでいる。4本の信号端子93Lの配置は、第1素子である半導体素子41Lのパッド40Pの配置に対応している。信号端子93Lが、半導体素子40Lに対する並設端子に相当する。
【0114】
4本の信号端子93Lのうち、ゲート端子93Gおよびケルビンソース端子93KSは、第1延設部931と、第2延設部932を有している。第1延設部931は、平面視においてY方向に延びている。第2延設部932は、複数のボンディングワイヤ110を接続するために、第1延設部931からX方向に延びている。X方向に延びる第2延設部932に対してボンディングワイヤ110を接続できるため、Y方向に略平行な基準線に対して、ボンディングワイヤ110の角度を緩やかにすることができる。本実施形態の第2延設部932は、第1延設部931における半導体素子40L側の端部に連なっている。これにより、ゲート端子93Gおよびケルビンソース端子93KSのそれぞれは、平面略L字状をなしている。
【0115】
ゲート端子93Gおよびケルビンソース端子93KSは、お互いの第2延設部932がY方向に並ぶ、つまりY方向において対向するように配置されている。Y方向において、ゲート端子93Gの第2延設部932のほうが、ケルビンソース端子93KSの第2延設部932よりも半導体素子40Lに近い。アノード端子93Aおよびカソード端子93Kのそれぞれは、平面視においてY方向に延びている。アノード端子93Aおよびカソード端子93Kのそれぞれは、第2延設部932を有していない。
【0116】
信号端子93Lの一部は、X方向に並んで配置された半導体素子41Lの辺部40bと半導体素子42Lの辺部40aの間に位置している。具体的には、ゲート端子93Gの一部、ケルビンソース端子93KSの一部、およびアノード端子93Aの一部が、X方向において半導体素子41L、42Lの間、つまり図12に示す一点鎖線間の非素子配置領域に位置している。
【0117】
半導体素子41Lにおいて、ゲートパッドGPは、ボンディングワイヤ110を介して、ゲート端子93Gに接続されている。ケルビンソースパッドKSPは、ボンディングワイヤ110を介して、ケルビンソース端子93KSに接続されている。アノードパッドAPは、ボンディングワイヤ110を介して、アノード端子93Aに接続されている。カソードパッドKPは、ボンディングワイヤ110を介して、カソード端子93Kに接続されている。半導体素子41Lに接続されたすべてのボンディングワイヤ110は、平面視において辺部40aと交差している。
【0118】
半導体素子42Lにおいて、ゲートパッドGPは、ボンディングワイヤ110を介して、ゲート端子93Gに接続されている。ケルビンソースパッドKSPは、ボンディングワイヤ110を介して、ケルビンソース端子93KSに接続されている。アノードパッドAPは、ボンディングワイヤ110Sを介して、隣に位置するケルビンソースパッドKSPに接続されている。カソードパッドKPには、ボンディングワイヤ110が接続されていない。感温ダイオードのアノードは、ケルビンソースパッドKSPに接続されて、ソース電位に固定されている。半導体素子42Lに接続されたすべてのボンディングワイヤ110は、平面視において辺部40bと交差している。
【0119】
ボンディングワイヤ110Sは、ケルビンソースパッドKSPとケルビンソース端子93KSとをつなぐボンディングワイヤ110に連なってもよい。つまり、ケルビンソースパッドKSPとケルビンソース端子93KSとをつなぐボンディングワイヤ110の一部でもよい。ボンディングワイヤ110Sは、ケルビンソースパッドKSPとケルビンソース端子93KSとをつなぐボンディングワイヤ110とは別に設けられてもよい。
【0120】
ゲートパッドGPについては、半導体素子41L、42Lのいずれも、ボンディングワイヤ110を介して対応するゲート端子93Gの第2延設部932に接続されている。ケルビンソースパッドKSPについては、半導体素子41L、42Lのいずれも、ボンディングワイヤ110を介して対応するケルビンソース端子93KSの第2延設部932に接続されている。アノードパッドAPについては、半導体素子41Lのみが、ボンディングワイヤ110を介して対応するアノード端子93Aに接続されている。カソードパッドKPについては、半導体素子41Lのみが、ボンディングワイヤ110を介して対応するカソード端子93Kに接続されている。
【0121】
図13に示すように、信号端子93Hは、ゲート端子93Gと、ケルビンソース端子93KSを含んでいる。2本の信号端子93Hは、半導体素子41Hから半導体素子42Hに向かう方向において、ゲート端子93G、ケルビンソース端子93KSの順に並んでいる。信号端子93Hは、アノード端子93Aと、カソード端子93Kを含んでいない。信号端子93Hが、半導体素子40Hに対する並設端子に相当する。
【0122】
信号端子93Hのゲート端子93Gおよびケルビンソース端子93KSも、第1延設部931と、第2延設部932を有している。ゲート端子93Gおよびケルビンソース端子93KSのそれぞれは、平面略L字状をなしている。ゲート端子93Gおよびケルビンソース端子93KSは、お互いの第2延設部932がY方向に並ぶ、つまりY方向において対向するように配置されている。Y方向において、ゲート端子93Gの第2延設部932のほうが、ケルビンソース端子93KSの第2延設部932よりも半導体素子40Hの近い。
【0123】
信号端子93Hの一部は、X方向に並んで配置された半導体素子41Hの辺部40bと半導体素子42Hの辺部40aとの間に位置している。具体的には、ゲート端子93Gの一部、およびケルビンソース端子93KSの一部が、X方向において半導体素子41H、42Hの間、つまり図13に示す一点鎖線間の非素子配置領域に位置している。
【0124】
半導体素子41Hにおいて、ゲートパッドGPは、ボンディングワイヤ110を介して、ゲート端子93Gに接続されている。ケルビンソースパッドKSPは、ボンディングワイヤ110を介して、ケルビンソース端子93KSに接続されている。アノードパッドAPは、ボンディングワイヤ110Sを介して、ケルビンソース端子93KSに接続されている。カソードパッドKPには、ボンディングワイヤ110が接続されていない。感温ダイオードのアノードは、ケルビンソース端子93KSに接続されて、ソース電位に固定されている。半導体素子41Hに接続されたすべてのボンディングワイヤ110は、平面視において辺部40aと交差している。
【0125】
半導体素子42Hにおいて、ゲートパッドGPは、ボンディングワイヤ110を介して、ゲート端子93Gに接続されている。ケルビンソースパッドKSPは、ボンディングワイヤ110を介して、ケルビンソース端子93KSに接続されている。アノードパッドAPは、ボンディングワイヤ110Sを介して、ケルビンソースパッドKSPに接続されている。カソードパッドKPには、ボンディングワイヤ110が接続されていない。感温ダイオードのアノードは、ケルビンソースパッドKSPに接続されて、ソース電位に固定されている。半導体素子42Hに接続されたすべてのボンディングワイヤ110は、平面視において辺部40bと交差している。
【0126】
ゲートパッドGPについては、半導体素子41H、42Hのいずれも、ボンディングワイヤ110を介して対応するゲート端子93Gの第2延設部932に接続されている。ケルビンソースパッドKSPについては、半導体素子41H、42Hのいずれも、ボンディングワイヤ110を介して対応するケルビンソース端子93KSの第2延設部932に接続されている。
【0127】
<信号端子と回路基板との接続構造>
次に、図14および図15に基づき、半導体装置20の信号端子93と回路基板13との接続構造について説明する。図14は、信号端子93の屈曲状態を示している。図15は、信号端子93と回路基板13との接続構造を示している。図15は、図14をX1方向から見た側面図である。
【0128】
本実施形態の信号端子93は、回路基板13との接続のために折り曲げられる。信号端子93は、たとえばプレス加工等により折り曲げられる。図14および図15に示すように、信号端子93は、封止体30の外で屈曲し、Z方向に延びている。信号端子93は、略90度の角度で屈曲している。すべての信号端子93は、封止体30の一面30aおよび裏面30bのうち、裏面30b側に延びている。信号端子93は、Y方向に延びる部分と、Z方向に延びる部分を有している。
【0129】
すべての信号端子93(93H、93L)は、共通(単一)の回路基板13に接続されている。図15に示す例では、信号端子93が、回路基板13の図示しないスルーホールに挿入実装されている。回路基板13は、半導体装置20(封止体30)との間に、所定の距離を有して配置されている。
【0130】
図15に示す例では、Z方向において、半導体装置20の両側に、冷却器120の熱交換部121が配置されている。熱交換部121は、Z方向において半導体装置20を挟んでいる。冷却器120は、熱交換部121の流路内に冷媒が流通することで、半導体装置20を冷却する。流路に流す冷媒としては、たとえば水やアンモニアなどの相変化する冷媒や、エチレングリコール系などの相変化しない冷媒を用いることができる。封止体30の裏面30b上の熱交換部121は、回路基板13と半導体装置20との間の隙間に配置されている。半導体装置20は、回路基板13、および冷却器120とともに、パワーモジュール130を構成している。パワーモジュール130は、X方向に並んで配置された三相分の半導体装置20を備えてもよい。回路基板13は、三相分の半導体装置20の信号端子93に対して共通に設けてもよい。
【0131】
<第1実施形態のまとめ>
図16は、参考例を示す平面図である。図16は、図12に対応している。参考例を示す図では、各要素の符号を、半導体装置20の関連する要素の符号の末尾にrを付加したものとしている。
【0132】
図16では、一例として、半導体素子41Lrおよび半導体素子42Lrと信号端子93Lとの接続構造を示している。半導体素子41Lr、42Lrにおいて、4つのパッド40Prが辺部40arに沿ってX方向に並んでいる。パッド40Prは、本実施形態同様、角部C1r側から、ゲートパッドGPr、ケルビンソースパッドKSPr、アノードパッドAPr、カソードパッドKPrの順に並んでいる。パッド40Prは、X方向において角部C1rに偏っておらず、辺部40arの中央付近、つまり角部C1r、C4rの中間位置に設けられている。半導体素子42Lrは、半導体素子41Lrに対して90度回転しておらず、平面視において半導体素子41Lrと同じ配置となっている。平面視における半導体素子41Lr、42Lrの位置は、半導体素子41L、42Lの位置と同じとしている。
【0133】
信号端子93Lrは、パッド40Prごとに設けられている。半導体素子41Lrには、4本の信号端子93Lr、具体的にはゲート端子93Gr、ケルビンソース端子93KSr、アノード端子93Ar、およびカソード端子93Krが接続されている。半導体素子42Lrには、半導体素子41Lr同様、4本の信号端子93Lrが接続されている。信号端子93Lrは、ボンディングワイヤ110rを介して対応するパッド40Prに接続されている。
【0134】
上記したように、参考例では、ボンディングワイヤ110rの長さができる限り短くなり、ボンディングワイヤ110rの角度ができる限り緩やかとなるように、半導体素子41Lr、42Lrごとにパッド40Prと同数の信号端子93Lrを設けている。なお、ボンディングワイヤ110rの角度とは、パッド40Pの延設方向であるY方向に略平行な基準線に対する、ボンディングワイヤ110rにおいてパッド40Prと信号端子93Lrとを結ぶ部分がなす角度である。
【0135】
図17は、信号端子による回路基板13のデッドスペースを示している。図17では、本実施形態の半導体装置20によるデッドスペースDSを一点鎖線で示している。参考線として、図16に示した参考例によるデッドスペースDSrを破線で示している。
【0136】
デッドスペースは、回路基板13において、第1素子に対応する信号端子の接続部位、第2素子に対応する信号端子の接続部位、および接続部位間の領域である。デッドスペースは、実装禁止領域と称されることがある。図16に示したように参考例の場合、たとえば半導体素子41Lr、42Lrのパッド40Pr間の距離が長く、2つの半導体素子41Lr、42Lrにおいてパッド40Prの配置領域も大きい。このため、半導体素子41Lrに対応する信号端子93Lrの接続部位と、半導体素子42Lrに対応する信号端子93Lrの接続部位との間の領域が長くなる。また、2つの半導体素子41Lr、42Lrに対応する信号端子93Lrの配置領域も長くなる。よって、図17に示すように、デッドスペースDSrが大きくなる。図17では、上アーム側のデッドスペースDSrについても図示している。
【0137】
これに対し、本実施形態の半導体装置20によれば、X方向に並んで配置される半導体素子41L、42Lが互いに共通の構造を有している。共通構造において、パッド40Pは、角部C1の周辺に偏って設けられている。半導体素子41Lは、辺部40aがY方向において信号端子93Lと対向し、辺部40bがX方向において半導体素子42Lと対向するように配置されている。半導体素子42Lは、辺部40bがY方向において信号端子93Lと対向し、辺部40aがX方向において半導体素子41Lと対向するように、半導体素子41Lの配置に対して90度回転して配置されている。上記した半導体素子41L、42Lの配置により、図11に示したように、2つの半導体素子41L、42Lのパッド配置領域が、X方向において短くなる。パッド配置領域が短くなるため、複数の信号端子93Lの配置領域を、X方向において短くすることができる。
【0138】
同様に、X方向に並んで配置される半導体素子41H、42Hが互いに共通の構造を有している。共通構造において、パッド40Pは、角部C1の周辺に偏って設けられている。半導体素子41Hは、辺部40aがY方向において信号端子93Hと対向し、辺部40bがX方向において半導体素子42Hと対向するように配置されている。半導体素子42Hは、辺部40bがY方向において信号端子93Hと対向し、辺部40aがX方向において半導体素子41Hと対向するように、半導体素子41Hの配置に対して90度回転して配置されている。上記した半導体素子41H、42Hの配置により、2つの半導体素子41H、42Hのパッド配置領域がX方向において短くなる。パッド配置領域が短くなるため、複数の信号端子93Hの配置領域を、X方向において短くすることができる。
【0139】
以上より、本実施形態の半導体装置20によれば、パッド配置領域、ひいては回路基板13における信号端子93の配置領域を、参考例に較べて小さくすることができる。よって、回路基板13において、信号端子93起因のデッドスペースDSを低減することができる。
【0140】
図18および図19は、図16とは別の参考例における信号端子とパッドとの接続構造を示している。図18および図19も、図12に対応している。図18に示す参考例において、パッド40Prの配置および半導体素子41Lr、42Lrの配置は、図16に示した構成と同様である。その他の構成については半導体装置20と同様である。図18に示す参考例において、信号端子93Lrは、本実施形態の信号端子93Lと同様に、ゲート端子93Gr、ケルビンソース端子93KSr、アノード端子93Ar、およびカソード端子93Krをそれぞれ1本ずつ含んでいる。
【0141】
図18に示すように、半導体素子41Lr、42LrのゲートパッドGPrは、ボンディングワイヤ110rを介して共通のゲート端子93Grに接続されている。半導体素子41Lr、42LrのケルビンソースパッドKSPrは、ボンディングワイヤ110rを介して共通のケルビンソース端子93KSrに接続されている。半導体素子41LrのアノードパッドAPrはボンディングワイヤ110rを介してアノード端子93Arに接続され、半導体素子42LrのアノードパッドAPrはボンディングワイヤ110rを介して、ケルビンソース端子93KSrに接続されている。半導体素子41LrのカソードパッドKPrはボンディングワイヤ110rを介してカソード端子93Krに接続され、半導体素子42LrのカソードパッドKPrは信号端子93Lrに接続されていない。
【0142】
図12との対比より、図18に示す複数のボンディングワイヤ110rの少なくとも一部において、ワイヤ長さが本実施形態のボンディングワイヤ110より長いことが明らかである。また、複数のボンディングワイヤ110rの少なくとも一部において、角度が本実施形態のボンディングワイヤ110より急峻(大きい)ことが明らかである。
【0143】
図19に示す参考例において、半導体素子41Lr、42Lrにおけるパッド40Prの配置は、本実施形態に示した構成と同様である。パッド40Prは、角部C1rに偏って設けられている。4つのパッド40Prは、辺部40arに沿ってX方向に並んでいる。パッド40Prは、角部C1r側から、ゲートパッドGPr、ケルビンソースパッドKSPr、アノードパッドAPr、カソードパッドKPrの順に並んでいる。半導体素子42Lrは、半導体素子41Lrに対して90度回転して配置されておらず、平面視において半導体素子41Lrと同じ配置となっている。その他の構成については半導体装置20と同様である。図19に示す参考例においても、信号端子93Lrは、ゲート端子93Gr、ケルビンソース端子93KSr、アノード端子93Ar、およびカソード端子93Krをそれぞれ1本ずつ含んでいる。
【0144】
図12との対比より、図19に示す複数のボンディングワイヤ110rの少なくとも一部において、ワイヤ長さが本実施形態のボンディングワイヤ110より長いことが明らかである。また、複数のボンディングワイヤ110rの少なくとも一部において、角度が本実施形態のボンディングワイヤ110より急峻(大きい)ことが明らかである。さらに、ボンディングワイヤ110rの一部は、平面視において他のボンディングワイヤ110rと交差している。
【0145】
図18および図19に示した例では、デッドスペースDSrを小さくすべく単に配置領域が小さくなる信号端子93Lrの配置を採用しているため、パッド40Prの配置領域が信号端子93Lrの配置領域に較べて十分に長い。このため、ボンディングワイヤ110rの少なくとも一部の長さが長くなったり、角度が大きくなってしまう。ボンディングワイヤ110rが長くなると、共通の信号端子93Lrに接続された複数のボンディングワイヤ110rの長さのばらつきが大きくなる。特に、ゲートパッドGPrとゲート端子93Grとを接続するボンディングワイヤ110rの長さのばらつきが大きいと、半導体素子41Lr、42Lrに対する駆動電圧の印加タイミングに差が生じ、一方が他方に先んじてオンする虞がある。つまり、半導体素子41Lr、42Lrの一方に電流が集中する虞がある。また、ボンディングワイヤ110rが長いと、封止体30の成形時にワイヤ流れが生じる、つまり短絡や断線が生じる虞がある。ボンディングワイヤ110rの角度が大きいと、ボンディングワイヤ110rにおいて、パッド40Prとの接続部から信号端子93Lrに引き出すネック部分(屈曲部分)が薄くなり、断線などの導通不良が生じる虞がある。
【0146】
本実施形態では、X方向に並設される2つの半導体素子40を共通構造にしてパッド40Pを角部C1に偏って設けるとともに、ひとつの半導体素子40(42H、42L)を、他のひとつの半導体素子40(41H、41L)の配置に対して90度回転して配置している。これにより、図18および図19に示した参考例に較べて、パッド40Pの配置領域の長さ(幅W1)を短くすることができる。したがって、デッドスペースDSを低減しつつ、ボンディングワイヤ110に関する信頼性の低下を抑制することができる。
【0147】
特に本実施形態では、図12および図13に示すように、ゲートパッドGPが、他のパッド40Pよりも角部C1に近い。複数のパッド40Pのうち、ゲートパッドGPが角部C1にもっとも近い。これにより、X方向に並設される2つの半導体素子40においてゲートパッドGPが互いに近づき、且つ、Y方向においてほぼ同じ位置に配置される。よって、2つのゲートパッドGPと共通のゲート端子93Gを接続するボンディングワイヤ110それぞれの長さを短くすることができる。長さが短いことで長さのばらつきも小さくなり、駆動電圧の印加タイミングに差が生じるのを抑制することができる。つまり、主電流が半導体素子40の一方に偏って流れるのを抑制することができる。
【0148】
本実施形態では、複数の並設端子である信号端子93Lの一部が、X方向において半導体素子41Lの辺部40bと半導体素子42Lの辺部40aとの間に位置している。同様に、複数の並設端子である信号端子93Hの一部が、X方向において半導体素子41Hの辺部40bと半導体素子42Hの辺部40aとの間に位置している。これにより、信号端子93の配置領域を短くし、回路基板13におけるデッドスペースDSをさらに低減することができる。また、2つの半導体素子40の間に位置する信号端子93に接続されたボンディングワイヤ110の角度を緩やかに(小さく)することができる。これにより、ボンディングワイヤ110に断線などの導通不良が生じるのを抑制することができる。
【0149】
複数の半導体素子40が並んで配置され、並設された半導体素子40が互いに熱的に接続された構成では、一部の半導体素子40の感温ダイオードのみを使用して複数の半導体素子40の過熱状態を保証することも可能である。よって、複数の半導体素子40のうちの一部のみをアノード端子93Aおよびカソード端子93Kに接続してもよい。この場合、信号端子93の本数を低減することができる。しかしながら、アノード端子93Aおよびカソード端子93Kに接続されない感温ダイオードを電位的に浮いた所謂フローティング状態にしておくと、半導体素子40に不具合が生じる虞がある。
【0150】
本実施形態では、ケルビンソースパッドKSPの隣に、アノードパッドAPを設けている。そして、並設した2つの半導体素子40Lのうち、半導体素子42LのアノードパッドAPを、隣に位置するカソードパッドKPに電気的に接続している。これにより、信号端子93Lの本数を低減しつつ、感温ダイオードがフローティング状態となるのを抑制することができる。ケルビンソースパッドKSPの隣にアノードパッドAPが位置するため、接続構造を簡素化できる。
【0151】
特に本実施形態では、半導体素子40Hと半導体素子40Lとが、基板50、60を介して熱的に接続されている。このため、4つの半導体素子40のうち、半導体素子41Lのみをアノード端子93Aおよびカソード端子93Kに接続している。並設した2つの半導体素子40Hについては、半導体素子41HのアノードパッドAPを、隣に位置するカソードパッドKPに電気的に接続している。また、半導体素子42HのアノードパッドAPを、隣に位置するケルビンソースパッドKSPとともに、共通のケルビンソース端子93KSに接続している。つまり、アノードパッドAPを、ケルビンソース端子93KSを介してケルビンソースパッドKSPに電気的に接続している。これにより、信号端子93Hの本数を低減しつつ、感温ダイオードがフローティング状態となるのを抑制することができる。特に、並設される主端子の本数が多い信号端子93Hの本数を、信号端子93Lよりも少なくすることができる。これにより、X方向において、半導体装置20の体格増大を抑制することができる。
【0152】
ケルビンソースパッドKSPの隣にアノードパッドAPが位置する例を示したが、これに限定されない。ケルビンソースパッドKSPの隣にカソードパッドKPを設けてもよい。カソードパッドKPを、ケルビンソースパッドKSPに電気的に接続することで、信号端子93の本数を低減しつつ、感温ダイオードがフローティング状態となるのを抑制することができる。
【0153】
アノードパッドAPまたはカソードパッドKPと、隣に位置するケルビンソースパッドKSPとの接続構造は、上記した例に限定されない。アノードパッドAPまたはカソードパッドKPを、ボンディングワイヤ110SによりケルビンソースパッドKSPに接続してもよいし、ボンディングワイヤ110Sによりケルビンソース端子93KSに接続してもよい。いずれの場合も、アノードパッドAPまたはカソードパッドKPは、ケルビンソースパッドKSPに電気的に接続される。アノードパッドAPまたはカソードパッドKPの隣にケルビンソースパッドKSPが位置するため、接続構造を簡素化できる。たとえば、アノードパッドAPまたはカソードパッドKPとケルビンソースパッドKSPとの電気的な接続距離を短くすることができる。また、ボンディングワイヤ110Sがボンディングワイヤ110と交差したり、接触などが生じるのを抑制することができる。
【0154】
X方向に並んで配置され、互いに並列接続される半導体素子40の個数は、2つに限定されない。3つ以上の半導体素子40がX方向に並び、且つ、並列に接続されてもよい。この場合にも、パッド40Pは角部C1に偏って配置される。たとえば3つの半導体素子40が並んで配置される構成では、角部C1同士が対向するように、隣り合う2つの半導体素子40のひとつが、他のひとつの配置に対して90度回転して配置される。残りのひとつの半導体素子40は、隣り合う半導体素子40と同じ配置とされる。たとえば図12に示した構成において半導体素子40Lをひとつ追加する場合、半導体素子42Lの隣に配置する場合には半導体素子42Lと同じ配置が好ましく、半導体素子41Lの隣に配置する場合には半導体素子41Lと同じ配置が好ましい。
【0155】
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、複数のパッド40Pを辺部40aに沿って一列に並ぶように設けていた。これに代えて、パッド40Pを切り欠き43の傾斜面に沿って並ぶように設けてもよい。
【0156】
図20は、本実施形態に係る半導体装置20において、半導体素子40Lおよび信号端子93Lの周辺を示している。図20は、図12に対応している。図21は、半導体装置20において、半導体素子40Hおよび信号端子93Hの周辺を示している。図21は、図13に対応している。
【0157】
図20および図21に示すように、ソース電極40Sの切り欠き43は、角部C1に対応して設けられている。切り欠き43は、平面略三角形をなしている。切り欠き43の底辺は、辺部40aと辺部40bとをつないでいる。切り欠き43の底辺は、辺部40a、40bそれぞれに対して傾斜する傾斜辺である。ソース電極40Sは、平面略矩形状の四隅のひとつを切り欠いた形状をなしている。導電スペーサ70もソース電極40Sに対応する平面形状を有している。導電スペーサ70は、切り欠き43に対応する面取り部71を有している。導電スペーサ70は、平面略矩形状の四隅のひとつを面取りした形状をなしている。
【0158】
図20に示すように、X方向に並ぶ2つの半導体素子40L(41L、42L)の配置は、先行実施形態に記載の構成(図12参照)と同じである。半導体素子42Lは、半導体素子41Lの配置に対して90度回転して配置されている。半導体素子41Lの辺部40bと半導体素子42Lの辺部40aとが、X方向において対向している。また、角部C1がX方向において互いに対向している。半導体素子40Lは、2つのパッド40Pを有している。具体的には、各半導体素子40Lにおいて、パッド40Pは、ゲートパッドGPと、ケルビンソースパッドKSPを含んでいる。2つのパッド40Pは、切り欠き43の傾斜辺に沿って並んでいる。
【0159】
半導体装置20は、2本の信号端子93Lを備えている。信号端子93Lは、パッド40Pに対応して、ゲート端子93Gと、ケルビンソース端子93KSを含んでいる。2本の信号端子93L(93G、93KS)の構造は、先行実施形態に記載の構成と同様である。X方向において、信号端子93Lの一部は、半導体素子41Lの辺部40bと半導体素子42Lの辺部40aとの間に位置している。各半導体素子41L、42LのゲートパッドGPが、ボンディングワイヤ110を介してゲート端子93Gに接続されている。各半導体素子41L、42LのケルビンソースパッドKSPが、ボンディングワイヤ110を介してケルビンソース端子93KSに接続されている。半導体素子41Lに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93Lとの対向辺である辺部40aと交差している。半導体素子42Lに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93Lとの対向辺である辺部40bと交差している。
【0160】
図21に示すように、X方向に並ぶ2つの半導体素子40H(41H、42H)の配置は、先行実施形態に記載の構成(図13参照)と同じである。半導体素子42Hは、半導体素子41Hの配置に対して90度回転して配置されている。半導体素子41Hの辺部40bと半導体素子42Hの辺部40aとが、X方向において対向している。また、角部C1がX方向において互いに対向している。各半導体素子40Hにおいて、パッド40Pは、ゲートパッドGPと、ケルビンソースパッドKSPを含んでいる。2つのパッド40Pは、切り欠き43の傾斜辺に沿って並んでいる。
【0161】
半導体装置20は、先行実施形態同様、2本の信号端子93Hを備えている。信号端子93Hは、ゲート端子93Gと、ケルビンソース端子93KSを含んでいる。X方向において、信号端子93Hの一部は、半導体素子41Hの辺部40bと半導体素子42Hの辺部40aとの間に位置している。各半導体素子41H、42HのゲートパッドGPが、ボンディングワイヤ110を介してゲート端子93Gに接続されている。各半導体素子41H、42HのケルビンソースパッドKSPが、ボンディングワイヤ110を介してケルビンソース端子93KSに接続されている。半導体素子41Hに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93Hとの対向辺である辺部40aと交差している。半導体素子42Hに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93Hとの対向辺である辺部40bと交差している。半導体装置20の他の構成については、先行実施形態に記載の構成と同様である。
【0162】
<第2実施形態のまとめ>
本実施形態では、切り欠き43をソース電極40Sの四隅のうち角部C1に対応する部分に設けている。これにより、X方向において、パッド40Pの配置領域の長さ(幅W1)をより短くすることができる。したがって、回路基板13のデッドスペースDSを低減することができる。
【0163】
本実施形態では、ソース電極40Sの切り欠き43の傾斜辺に沿って並んでいる。これによれば、90度回転した配置においても、パッド40PがY方向において信号端子93から遠ざかるのを抑制することができる。したがって、ボンディングワイヤ110の長さを短くすることができる。特に半導体素子40の並列接続構造において、ゲートパッドGPとゲート端子93Gとを接続するボンディングワイヤ110の長さのばらつきを小さくすることができる。
【0164】
本実施形態では、ソース電極40Sの切り欠き形状に対応して、導電スペーサ70が面取り部71を有している。面取り構造を採用することで、先行実施形態に記載の構造に較べて、導電スペーサ70の寸法精度を高めることができる。よって、導電スペーサ70の接合面の大きさのばらつきを抑制し、ひいては接合材101、102の厚みがばらつくのを抑制することができる。
【0165】
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、パッド40Pを切り欠き43の傾斜面に沿って並ぶように設けていた。これに代えて、パッド40Pを辺部40aおよび辺部40bに沿って並ぶように設けてもよい。
【0166】
図22は、本実施形態に係る半導体装置20において、半導体素子40Lおよび信号端子93Lの周辺を示している。図22は、図12に対応している。図23は、半導体装置20において、半導体素子40Hおよび信号端子93Hの周辺を示している。図23は、図13に対応している。
【0167】
本実施形態においても、先行実施形態に記載の構成(図20および図21参照)と同様に、ソース電極40Sの切り欠き43は、角部C1に対応して設けられている。切り欠き43の底辺は、辺部40aと辺部40bとをつないでいる。切り欠き43の底辺は、辺部40a、40bそれぞれに対して傾斜する傾斜辺430を含んでいる。本実施形態では、底辺の一部が傾斜辺430となっている。ソース電極40Sの面積を稼ぐために、底辺の両端部分は、辺部40a、40bに略平行となっている。具体的には、辺部40a側の端部431は、辺部40bに略平行である。辺部40b側の端部432は、辺部40aに略平行である。導電スペーサ70は、先行実施形態同様、切り欠き43の傾斜辺430に対応する面取り部71を有している。
【0168】
図22に示すように、X方向に並ぶ2つの半導体素子40L(41L、42L)の配置は、先行実施形態に記載の構成(図12参照)と同じである。半導体素子42Lは、半導体素子41Lの配置に対して90度回転して配置されている。半導体素子41Lの辺部40bと半導体素子42Lの辺部40aとが、X方向において対向している。また、角部C1がX方向において互いに対向している。半導体素子40Lは、4つのパッド40Pを有している。具体的には、各半導体素子40Lにおいて、パッド40Pは、第1実施形態同様、ゲートパッドGPと、ケルビンソースパッドKSPと、アノードパッドAPと、カソードパッドKPを含んでいる。
【0169】
本実施形態では、X方向において、角部C1側からケルビンソースパッドKSP、アノードパッドAP、カソードパッドKPの順に並んでいる。これら3つのパッド40Pは、辺部40aに沿って並んでいる。また、Y方向において、角部C1側からケルビンソースパッドKSP、ゲートパッドGPの順に並んでいる。これら2つのパッド40Pは、辺部40bに沿って並んでいる。このように、4つのパッド40Pは、ケルビンソースパッドKSPをコーナー部に配置した平面略L字状の配置となっている。アノードパッドAPおよびカソードパッドKPは、辺部40bに略平行な辺の長さが辺部40aに略平行な辺の長さよりも長い平面略長方形をなしている。ゲートパッドGPおよびケルビンソースパッドKSPは、一辺の長さがアノードパッドAPの長辺と略等しい平面略正方形をなしている。
【0170】
半導体装置20は、先行実施形態に記載した構成(図12)と同様に、4本の信号端子93Lを備えている。信号端子93Lは、ゲート端子93Gと、ケルビンソース端子93KSと、アノード端子93Aと、カソード端子93Kを含んでいる。各信号端子93Lの構造は、図12に記載の構成と同様である。X方向において、信号端子93Lの一部は、半導体素子41Lの辺部40bと半導体素子42Lの辺部40aとの間に位置している。各半導体素子41L、42LのゲートパッドGPが、ボンディングワイヤ110を介してゲート端子93Gに接続されている。各半導体素子41L、42LのケルビンソースパッドKSPが、ボンディングワイヤ110を介してケルビンソース端子93KSに接続されている。
【0171】
半導体素子41Lにおいて、アノードパッドAPがボンディングワイヤ110を介してアノード端子93Aに接続され、カソードパッドKPがボンディングワイヤ110を介してカソード端子93Kに接続されている。半導体素子42Lにおいて、アノードパッドAPは、ボンディングワイヤ110Sを介して隣に位置するケルビンソースパッドKSPに接続されている。カソードパッドKPにはボンディングワイヤ110、110Sが接続されていない。半導体素子41Lに接続されたボンディングワイヤ110の一部は、平面視において、信号端子93Lとの対向辺である辺部40aと交差している。半導体素子42Lに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93Lとの対向辺である辺部40bと交差している。
【0172】
図23に示すように、X方向に並ぶ2つの半導体素子40H(41H、42H)の配置は、先行実施形態に記載の構成(図13参照)と同じである。半導体素子42Hは、半導体素子41Hの配置に対して90度回転して配置されている。半導体素子41Hの辺部40bと半導体素子42Hの辺部40aとが、X方向において対向している。また、角部C1がX方向において互いに対向している。各半導体素子40Hは、半導体素子40L同様、4つのパッド40Pを有している。4つのパッド40Pの配置は、半導体素子40Lのパッド40Pと同じである。
【0173】
半導体装置20は、先行実施形態同様、2本の信号端子93Hを備えている。信号端子93Hは、ゲート端子93Gと、ケルビンソース端子93KSを含んでいる。X方向において、信号端子93Hの一部は、半導体素子41Hの辺部40bと半導体素子42Hの辺部40aとの間に位置している。各半導体素子41H、42HのゲートパッドGPが、ボンディングワイヤ110を介してゲート端子93Gに接続されている。各半導体素子41H、42HのケルビンソースパッドKSPが、ボンディングワイヤ110を介してケルビンソース端子93KSに接続されている。
【0174】
半導体素子41HのアノードパッドAPはボンディングワイヤ110を介してケルビンソース端子93KSに接続され、半導体素子42HのアノードパッドAPはボンディングワイヤ110Sを介してケルビンソースパッドKSPに接続されている。各半導体素子40HのカソードパッドKPにはボンディングワイヤ110、110Sが接続されていない。半導体素子41Hに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93Hとの対向辺である辺部40aと交差している。半導体素子42Hに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93Hとの対向辺である辺部40bと交差している。半導体装置20の他の構成については、先行実施形態に記載の構成と同様である。
【0175】
<第3実施形態のまとめ>
本実施形態では、複数のパッド40Pが、辺部40a、40bに沿って並び、平面略L字状をなしている。これにより、傾斜辺430を含む切り欠き43によって切り欠かれた部分に、より多くのパッド40Pを配置することができる。
【0176】
本実施形態では、4つのパッド40Pのうち、ゲートパッドGPおよびケルビンソースパッドKSPについては、たとえば2つの半導体素子40Lのいずれにおいても、ボンディングワイヤ110を介して信号端子93に接続される。アノードパッドAPおよびカソードパッドKPについては、半導体素子41Lのみがボンディングワイヤ110を介して信号端子93に接続される。ゲートパッドGPおよびケルビンソースパッドKSPが第1パッドに相当し、アノードパッドAPが第2パッドに相当する。
【0177】
そして、半導体素子40のいずれにおいても信号端子93に接続されるパッド40PであるゲートパッドGPおよびケルビンソースパッドKSPの長さを、アノードパッドAPおよびカソードパッドKPよりも長くしている。ゲートパッドGPおよびケルビンソースパッドKSPは、辺部40aに沿う長さ、辺部40bに沿う長さがいずれも長い。具体的には、X方向、Y方向のいずれにおいても長い。よって、90度回転して配置しても、ボンディングワイヤ110を接続しやすい。本構成を、他の実施形態に記載の構成と組み合わせてもよい。
【0178】
<変形例>
4つのパッド40Pの並び順は、上記した例に限定されない。たとえば図24に示すように、コーナー部にゲートパッドGPを配置してもよい。これによれば、並んで配置された2つの半導体素子40において、ゲートパッドGPが互いに近づくため、ボンディングワイヤ110の長さのばらつきを低減することができる。
【0179】
また、図24に示すように、ソース電極40Sが切り欠かれた部分を含むパッド形成領域内であって、切り欠き43の傾斜辺430の近傍に、感温ダイオード44を設けてもよい。感温ダイオード44は、たとえば不純物がドープされたポリシリコンとアルミ系の配線材を含んで構成され、半導体基板の裏面上に設けられている。これによれば、傾斜辺430と平面略L字状に配置したパッド40Pとの空きスペースを利用するため、ソース電極40S、つまりスイッチング素子の領域を広くとることができる。また、感温ダイオード44を素子形成領域に近い位置に設けるため、パッド形成領域に設けながらも、半導体素子40の温度を精度よく検出することができる。
【0180】
(第4実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、並列接続される第1素子および第2素子において、第2素子を第1素子に対して90度回転配置した。これに代えて、並列接続されない第1素子および第2素子において、第2素子を第1素子に対して90度回転配置してもよい。複数の半導体素子40に代えて、ひとつの半導体素子40により各アームを構成してもよい。半導体素子40を挟むように信号端子93H、93Lを配置する構成に代えて、信号端子93Hと信号端子93Lとを並んで配置してもよい。
【0181】
<半導体装置>
図25図29に基づき、本実施形態の半導体装置20について説明する。図25は、半導体装置20の斜視図である。図26は、図25をZ2方向から見た平面図である。図26は、内部構造を示す透過図である。図27は、図26のXXVII-XXVII線に沿う断面図である。図28は、基板50の回路パターンを示すとともに、半導体素子40の配置、信号端子93の配置、および半導体素子40と信号端子93との接続構造を示している。図29は、基板60の回路パターンを示している。図29では、半導体素子40および継手部81を破線で示している。
【0182】
本実施形態の半導体装置20は、先行実施形態同様、上下アーム回路9のひとつ、つまり一相分の上下アーム回路9を構成する。半導体装置20は、先行実施形態に記載の構成(図2図13参照)と同様の要素を備えている。半導体装置20は、封止体30と、半導体素子40と、基板50、60と、導電スペーサ70と、アーム接続部80と、外部接続端子90を備えている。以下では、主に、先行実施形態に記載の構成とは異なる部分について説明する。
【0183】
封止体30は、先行実施形態同様、半導体装置20を構成する他の要素の一部を封止している。図25に示すように、封止体30は平面略矩形状をなしている。封止体30は、Z方向において、一面30aと裏面30bを有している。一面30aと裏面30bをつなぐ側面は、外部接続端子90が突出する2つの側面30g、30hを含んでいる。側面30hは、Y方向において側面30gとは反対の面である。
【0184】
半導体素子40は、上アーム9Hを構成するひとつの半導体素子40Hと、下アーム9Lを構成するひとつの半導体素子40Lを含む。半導体装置20は、2つの半導体素子40を備えている。半導体素子40H、40Lの構成は、互いに共通である。図26に示すように、半導体素子40H、40Lは、第1方向であるX方向に並んでいる。各半導体素子40は、Z方向において互いにほぼ同じ位置に配置されている。各半導体素子40のドレイン電極40Dは、基板50に対向している。各半導体素子40のソース電極40Sは、基板60に対向している。
【0185】
基板50、60は、Z方向において、複数の半導体素子40を挟むように配置されている。基板50、60は、Z方向において互いに少なくとも一部が対向するように配置されている。基板50、60は、平面視において複数の半導体素子40(40H、40L)のすべてを内包している。
【0186】
先行実施形態同様、基板50は、絶縁基材51と、表面金属体52と、裏面金属体53を備えている。基板60は、絶縁基材61と、表面金属体62と、裏面金属体63を備えている。表面金属体52は、P配線54と、中継配線55を有している。P配線54と中継配線55は、所定の間隔(ギャップ)により、電気的に分離されている。
【0187】
P配線54は、P端子91Pおよび半導体素子40Hのドレイン電極40Dに接続されている。P配線54は、P端子91Pと半導体素子40Hのドレイン電極40Dとを電気的に接続している。P配線54は、Y方向を長手方向とする平面略矩形状をなしている。中継配線55は、半導体素子40Lのドレイン電極40D、アーム接続部80、および出力端子92に接続されている。中継配線55は、平面略矩形状をなしている。中継配線55が第1導体に相当し、P配線54が第2導体に相当する。
【0188】
P配線54と中継配線55は、X方向に並んで配置されている。半導体素子40Lは、中継配線55においてX方向の一端側、具体的にはP配線54に遠い側に偏って実装されている。アーム接続部80を構成する継手部81は、中継配線55においてX方向の他端側、具体的にはP配線54に近い側に偏って実装されている。P端子91Pは、P配線54においてY方向の一端付近に接続されている。出力端子92は、中継配線55においてY方向の一端付近に接続されている。P端子91Pおよび出力端子92は、半導体素子40に対してY方向の同じ側に配置されている。
【0189】
表面金属体62は、N配線64と、中継配線65を有している。N配線64と中継配線65は、所定の間隔(ギャップ)により、電気的に分離されている。N配線64は、N端子91Nおよび半導体素子40Lのソース電極40Sに接続されている。中継配線65は、半導体素子40Hのソース電極40Sおよびアーム接続部80に接続されている。
【0190】
N配線64は、基部643と、延設部644を有している。N配線64は、平面略L字状をなしている。基部643は、平面略矩形状をなしている。基部643は、平面視において半導体素子40Lを内包している。延設部644は、平面略矩形状をなす基部643のひとつの辺に連なっている。延設部644は、基部643における中継配線65との対向辺からX方向において基部653側に延びている。
【0191】
中継配線65は、基部653と、延設部654を有している。中継配線65は、平面略L字状をなしている。基部653は、平面略矩形状をなしている。基部653は、平面視において半導体素子40Hを内包している。延設部654は、平面略矩形状をなす基部653のひとつの辺に連なっている。延設部654は、基部653におけるN配線64との対向辺から、X方向において基部643側に延びている。延設部654の少なくとも一部は、平面視において中継配線55と重なっている。
【0192】
N配線64と中継配線65は、X方向に並んで配置されている。基部643、653は、X方向に並んでいる。半導体素子40Lのソース電極40Sは、基部643に電気的に接続されている。半導体素子40Hのソース電極40Sは、基部653に電気的に接続されている。延設部644、654は、Y方向に並んでいる。N端子91Nは、延設部644に接続されている。継手部81は、延設部654に接続されている。
【0193】
導電スペーサ70は、半導体素子40のソース電極40Sと基板60との間に介在する。導電スペーサ70は、半導体素子40のソース電極40Sに個別に接続されている。
【0194】
アーム接続部80は、中継配線55、65を電気的に接続する。アーム接続部80は、X方向において、半導体素子40Hと半導体素子40Lの間に設けられている。アーム接続部80は、平面視において中継配線55と中継配線65(延設部654)との重なり領域に設けられている。本実施形態のアーム接続部80は、先行実施形態同様、継手部81と、接合材103を備えて構成される。継手部81は、金属柱状体である。Z方向において、継手部81の端部のひとつと中継配線55との間に接合材103が介在し、端部の他のひとつと中継配線65との間に接合材103が介在している。これに代えて、継手部81は、表面金属体52、62の少なくともひとつに一体的に連なるものでもよい。アーム接続部80は、継手部81を備えない構成としてもよい。
【0195】
外部接続端子90は、電源端子91と、出力端子92と、信号端子93を備えている。電源端子91は、P端子91Pと、N端子91Nを備えている。以下では、P端子91P、N端子91N、および出力端子92を主端子91P、91N、92と示すことがある。信号端子93は、上アーム9H側の信号端子93Hと、下アーム9L側の信号端子93Lを備えている。
【0196】
P端子91Pは、P配線54におけるY方向の一端付近に接続されている。P端子91Pは、P配線54との接続部からY方向の外側に延びている。P端子91Pの一部分が封止体30により覆われ、残りの部分が封止体30から突出している。P端子91Pは、側面30gにおいてZ方向の中央付近から封止体30の外に突出している。
【0197】
N端子91Nは、N配線64におけるY方向の一端付近に接続されている。N端子91Nは、N配線64との接続部からY方向の外側に延びている。N端子91Nの一部分が封止体30により覆われ、残りの部分が封止体30から突出している。N端子91Nは、側面30gにおいてZ方向の中央付近から封止体30の外に突出している。
【0198】
出力端子92は、中継配線55におけるY方向の一端付近に接続されている。出力端子92は、中継配線55との接続部からY方向の外側に延びている。出力端子92の一部分が封止体30により覆われ、残りの部分が封止体30から突出している。出力端子92は、側面30gにおいてZ方向の中央付近から封止体30の外に突出している。
【0199】
3本の主端子91P、91N、92は、X方向に並んで配置されている。主端子91P、91N、92は、X方向においてP端子91P、N端子91N、出力端子92の順に配置されている。電源端子91であるP端子91PとN端子91Nは、封止体30から突出した部分を含む一部分において、側面が互いに対向している。
【0200】
信号端子93は、ボンディングワイヤ110などの接続部材を介して、対応する半導体素子40のパッド40Pに電気的に接続されている。信号端子93Hは、ボンディングワイヤ110を介して半導体素子40Hのパッド40Pに接続されている。信号端子93Lは、ボンディングワイヤ110を介して半導体素子40Lのパッド40Pに接続されている。信号端子93は、Y方向であって外側に延び、側面30hにおいてZ方向の中央付近から封止体30の外に突出している。信号端子93は、Y方向において主端子91P、91N、92とは反対側に延びている。Y方向において、主端子91P、91N、92と信号端子93との間に、半導体素子40が配置されている。
【0201】
半導体装置20は、2つのガイドフレーム94を備えている。ガイドフレーム94のひとつは、P端子91Pに連なっている。ガイドフレーム94の他のひとつは、出力端子92に連なっている。これらガイドフレーム94は、リードフレームの不要部分を除去する前の状態で、信号端子93を保持する外周フレームと、主端子91P、92とをつなぐ部分である。P端子91Pに連なるガイドフレーム94の一部分は、P配線54に接続されている。出力端子92に連なるガイドフレーム94の一部分は、中継配線55に接続されている。ガイドフレーム94は、主端子91P、91N、92と同様の接続構造(接合構造)が可能である。
【0202】
上記したように、本実施形態の半導体装置20では、封止体30によって一相分の上下アーム回路9を構成する複数の半導体素子40が封止されている。封止体30は、複数の半導体素子40、基板50の一部、基板60の一部、複数の導電スペーサ70、アーム接続部80、および外部接続端子90それぞれの一部を、一体的に封止している。封止体30は、基板50、60において、絶縁基材51、61および表面金属体52、62を封止している。
【0203】
半導体素子40は、Z方向において、基板50、60の間に配置されている。半導体素子40は、対向配置された基板50、60によって挟まれている。これにより、半導体素子40の熱を、Z方向において両側に放熱することができる。半導体装置20は、両面放熱構造をなしている。基板50の裏面50bは、封止体30の一面30aと略面一となっている。基板60の裏面60bは、封止体30の裏面30bと略面一となっている。裏面50b、60bが露出面であるため、放熱性を高めることができる。
【0204】
<パッドの配置>
次に、図28に基づき、パッド40Pの配置、信号端子93の配置、および半導体素子40と信号端子93の接続構造について説明する。
【0205】
図28に示すように、ソース電極40Sの切り欠き43は、先行実施形態に記載の構成(図22参照)と同様に、角部C1に対応して設けられている。切り欠き43の底辺は辺部40a、40bそれぞれに対して傾斜する傾斜辺430を含んでいる。本実施形態において、傾斜辺430は底辺の一部である。底辺において、辺部40a側の端部431は、辺部40bに略平行である。辺部40b側の端部432は、辺部40aに略平行である。導電スペーサ70は、先行実施形態同様、切り欠き43の傾斜辺430に対応する面取り部71を有している。
【0206】
X方向に並ぶ2つの半導体素子40(40H、40L)の配置は、先行実施形態に記載の構成(図22参照)と同じである。半導体素子40Hは、半導体素子40Lの配置に対して90度回転して配置されている。半導体素子40Lの辺部40bと半導体素子40Hの辺部40aとが、X方向において対向している。また、角部C1がX方向において互いに対向している。第2方向であるY方向において、半導体素子40Lの辺部40aおよび半導体素子40Hの辺部40bが、並設された信号端子93との対向辺である。並んで配置された2つの半導体素子40において、半導体素子40Lが第1素子に相当し、半導体素子40Hが第2素子に相当する。
【0207】
パッド40Pは、第3実施形態に示した構成と同様である。つまり、各半導体素子40は、4つのパッド40Pを有している。パッド40Pは、ゲートパッドGPと、ケルビンソースパッドKSPと、アノードパッドAPと、カソードパッドKPを含んでいる。X方向において、角部C1側からケルビンソースパッドKSP、アノードパッドAP、カソードパッドKPの順に並んでいる。これら3つのパッド40Pは、辺部40aに沿って並んでいる。また、Y方向において、角部C1側からケルビンソースパッドKSP、ゲートパッドGPの順に並んでいる。これら2つのパッド40Pは、辺部40bに沿って並んでいる。
【0208】
4つのパッド40Pは、ケルビンソースパッドKSPをコーナー部に配置した平面略L字状の配置となっている。アノードパッドAPおよびカソードパッドKPは、辺部40bに略平行な辺の長さが辺部40aに略平行な辺の長さよりも長い平面略長方形をなしている。ゲートパッドGPおよびケルビンソースパッドKSPは、一辺の長さがアノードパッドAPの長辺と略等しい平面略正方形をなしている。
【0209】
半導体装置20は、4本の信号端子93Lと、2本の信号端子93Hを備えている。信号端子93Lは、ゲート端子93Gと、ケルビンソース端子93KSと、アノード端子93Aと、カソード端子93Kを含んでいる。信号端子93Hは、ゲート端子93Gと、ケルビンソース端子93KSを含んでいる。6本の信号端子93は、X方向に並んで配置されている。具体的には、信号端子93Hのゲート端子93G、信号端子93Hのケルビンソース端子93KS、信号端子93Lのゲート端子93G、信号端子93Lのケルビンソース端子93KS、信号端子93Lのアノード端子93A、信号端子93Lのカソード端子93Kの順に並んでいる。6本の信号端子93が、並設端子に相当する。信号端子93Lが第1素子に接続された第1端子に相当し、信号端子93Hが第2素子に接続された第2端子に相当する。
【0210】
X方向において、信号端子93の一部は、半導体素子40Lの辺部40bと半導体素子40Hの辺部40aとの間に位置している。半導体素子40Lにおいて、ゲートパッドGPは、ボンディングワイヤ110を介して対応するゲート端子93Gに接続されている。ケルビンソースパッドKSPは、ボンディングワイヤ110を介して対応するケルビンソース端子93KSに接続されている。アノードパッドAPは、ボンディングワイヤ110を介してアノード端子93Aに接続されている。カソードパッドKPは、ボンディングワイヤ110を介してカソード端子93Kに接続されている。半導体素子40Lに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93との対向辺である辺部40aと交差している。
【0211】
半導体素子40Hにおいて、ゲートパッドGPは、ボンディングワイヤ110を介して対応するゲート端子93Gに接続されている。ケルビンソースパッドKSPは、ボンディングワイヤ110を介して対応するケルビンソース端子93KSに接続されている。アノードパッドAPは、ボンディングワイヤ110Sを介して隣に位置するケルビンソースパッドKSPに接続されている。カソードパッドKPにはボンディングワイヤ110、110Sが接続されていない。半導体素子40Hに接続されたすべてのボンディングワイヤ110は、平面視において、信号端子93との対向辺である辺部40bと交差している。
【0212】
<第4実施形態のまとめ>
本実施形態によれば、X方向に並んで配置される半導体素子40H、40Lが互いに共通の構造を有している。共通構造において、パッド40Pは、角部C1の周辺に偏って設けられている。半導体素子40Lは、辺部40aがY方向において信号端子93と対向し、辺部40bがX方向において半導体素子40Hと対向するように配置されている。半導体素子40Hは、辺部40bがY方向において信号端子93と対向し、辺部40aがX方向において半導体素子40Lと対向するように、半導体素子40Lの配置に対して90度回転して配置されている。上記した半導体素子40H、40Lの配置により、2つの半導体素子40H、40Lのパッド配置領域が、X方向において短くなる。パッド配置領域が短くなるため、複数の信号端子93の配置領域を、X方向において短くすることができる。よって、回路基板13において、信号端子93起因のデッドスペースDSを低減することができる。デッドスペースDSを低減しつつ、ボンディングワイヤ110に関する信頼性の低下を抑制することができる。その他、記載を省略するが、先行実施形態と同一または類似の構成について、先行実施形態に記載した効果と同等の効果を奏することができる。
【0213】
本実施形態によれば、信号端子93H、93Lを並設している。これにより、たとえば信号端子93H、93Lを折曲しなくても、回路基板13に接続することができる。
【0214】
パッド40Pの配置を第3実施形態に記載した構成とする例を示したが、これに限定されない。第1実施形態、第2実施形態、変形例に示した構成との組み合わせも可能である。
【0215】
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および/または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。
【0216】
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
【0217】
ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で(例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など)解釈されるべきである。この明細書で使用される場合、用語「および/または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。
【0218】
空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく(90度または他の向きに回転されてもよい)、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。
【0219】
車両の駆動システム1は、上記した構成に限定されない。たとえば、モータジェネレータ3をひとつ備える例を示したが、これに限定されない。複数のモータジェネレータを備えてもよい。電力変換装置4が、電力変換回路としてインバータ6を備える例を示したが、これに限定されない。たとえば、複数のインバータを備える構成としてもよい。少なくともひとつのインバータと、コンバータを備える構成としてもよい。コンバータのみを備えてもよい。
【0220】
半導体素子40が、スイッチング素子としてMOSFET11を有する例を示したが、これに限定されない。たとえば、IGBTを採用することもできる。IGBTは、Insulated Gate Bipolar Transistorの略称である。
【0221】
半導体装置20が導電スペーサ70を備える例を示したが、これに限定されない。導電スペーサ70に代えて、表面金属体62に凸部を設けてもよい。
【0222】
ドレイン電極40Dに接続される配線部材として基板50の例を示したがこれに限定されない。基板50に限定されない構成においては、基板50に代えて、金属板(リードフレーム)を採用してもよい。ソース電極40Sに接続される配線部材として基板60の例を示したがこれに限定されない。基板60に限定されない構成においては、基板60に代えて、金属板(リードフレーム)を採用してもよい。金属板の場合、ドレイン電極40D側に、半導体素子40Hのドレイン電極40Dが接続される第1金属板と、半導体素子40Lのドレイン電極40Dが接続される第2金属板が配置される。ソース電極40S側に、半導体素子40Hのソース電極40Sが接続される第3金属板と、半導体素子40Lのソース電極40Sが接続される第4金属板が配置される。
【0223】
半導体装置20として、両面放熱構造の例を示したが、これに限定されない。図30に示すように片面放熱構造にも適用することができる。図30に示す例では、配線部材50Xである金属板上に、2つの半導体素子40(41、42)がX方向に並んで配置されている。2つの半導体素子40は、互いに並列接続されている。各半導体素子41,42において、パッド40Pは角部C1に偏って配置されている。半導体素子42は、半導体素子41の配置に対して90度回転して配置されている。半導体素子41の辺部40aと半導体素子42の辺部40bが、並設された信号端子93と対向している。主端子90Dは、配線部材50Xに接続されている。主端子90Sは、2つの半導体素子40の図示しないソース電極に接続されている。
【符号の説明】
【0224】
1…駆動システム、2…直流電源、3…モータジェネレータ、4…電力変換装置、5…平滑コンデンサ、6…インバータ、7…Pライン、8…Nライン、9…上下アーム回路、9H…上アーム、9L…下アーム、10…出力ライン、11…MOSFET、12…ダイオード、13…回路基板、20…半導体装置、30…封止体、30a…一面、30b…裏面、30c、30d、30e、30f…側面、40、40H、40L、41、41H、41L、42、42H、42L…半導体素子、40a、40b、40c、40d…辺部、C1、C2、C3、C4…角部、40D…ドレイン電極、40S…ソース電極、40P…パッド、AP…アノードパッド、GP…ゲートパッド、KP…カソードパッド、KSP…ケルビンソースパッド、KP…カソードパッド、43…切り欠き、430…傾斜辺、431、432…端部、44…感温ダイオード、50…基板、50X…配線部材、50a…対向面、50b…裏面、51…絶縁基材、52…表面金属体、53…裏面金属体、54…P配線、540…切り欠き、541…基部、542…延設部、55…中継配線、60…基板、60a…対向面、60b…裏面、61…絶縁基材、62…表面金属体、63…裏面金属体、64…N配線、640…切り欠き、641、643…基部、642、644…延設部、65…中継配線、653…基部、654…延設部、70…導電スペーサ、71…面取り部、80…アーム接続部、81…継手部、90…外部接続端子、90D、90S…主端子、91…電源端子、91N…N端子、91P…P端子、92…出力端子、93、93H、93L…信号端子、93A…アノード端子、93G…ゲート端子、93K…カソード端子、93KS…ケルビンソース端子、100、101、102、103、104…接合材、110、110S…ボンディングワイヤ、120…冷却器、130…パワーモジュール
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30