特開 2022-191924 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022191924

(43)【公開日】2022-12-28

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20221221BHJP

   H02M 7/48 20070101ALI20221221BHJP

【ＦＩ】

H02M3/28 C

H02M3/28 H

H02M7/48 A

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2021100447

(22)【出願日】2021-06-16

(71)【出願人】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(71)【出願人】

【識別番号】000241463

【氏名又は名称】豊田合成株式会社

(74)【代理人】

【識別番号】100097113

【弁理士】

【氏名又は名称】堀 城之

(74)【代理人】

【識別番号】100162363

【弁理士】

【氏名又は名称】前島 幸彦

(72)【発明者】

【氏名】足利 亨

(72)【発明者】

【氏名】堀邊 隆介

【テーマコード（参考）】

5H730

5H770

【Ｆターム（参考）】

5H730AA20

5H730BB43

5H730DD04

5H730EE02

5H730EE07

5H730EE59

5H730FD01

5H730FD31

5H730XX03

5H730XX15

5H730XX23

5H730XX35

5H730XX48

5H730XX49

5H770CA01

5H770DA01

5H770DA41

5H770HA02Y

5H770HA03Y

5H770LA02Y

5H770LA05Z

5H770LB09

(57)【要約】

【課題】電圧を任意に制御でき、且つ正負の電流を流すことのできる安全性の高い電源装置を提供する。
【解決手段】出力電圧Ｖｏｕｔ１を出力する第１電源部２と、第１電源部２からの直流電圧によって充電される入力コンデンサＣｉｎを備え、ブリッジ接続されたＨｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２のオンオフ動作によって入力コンデンサＣｉｎの直流電圧を交流電圧に変換して容量性負荷ＣＬに供給し、交流電圧の下降時に容量性負荷ＣＬに充電された電荷を回生電流Ｉｒｅとして入力コンデンサＣｉｎに回生する共振型の第２電源部３と、を備え、第１電源部２は、第２電源部３よりも小さな電流容量で構成されていると共に、第１電源部２が過電流保護を開始する過電流閾値Ｉ＿ｏｃ１は、第２電源部３が過電流保護を開始する過電流閾値Ｉ＿ｏｃ２よりも低い値に設定されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

容量性負荷を駆動する電源装置であって、
直流電圧を出力する第１電源部と、
前記第１電源部からの直流電圧によって充電される入力コンデンサを備え、ブリッジ接続されたスイッチング素子のオンオフ動作によって前記入力コンデンサの直流電圧を交流電圧に変換して前記容量性負荷に供給し、前記交流電圧の下降時に前記容量性負荷に充電された電荷を前記入力コンデンサに回生する共振型の第２電源部と、を備え、
前記第１電源部は、前記第２電源部よりも小さな電流容量で構成されていると共に、
前記第１電源部が過電流保護を開始する過電流閾値は、前記第２電源部が過電流保護を開始する過電流閾値よりも低い値に設定されていることを特徴とする電源装置。

【請求項2】

前記第２電源部から前記第１電源部への電荷の逆流を防止する逆流防止ダイオードを備えていることを特徴とする請求項１に記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、容量性負荷を駆動する電源装置に関するものである。

【背景技術】

【0002】

近年、誘電エラストマアクチュエータは、自由な形態を持たせたアクチュエータとしてハプティクス等の様々な分野での開発が行われている。誘電エラストマアクチュエータは、製作コストが安く、電気的エネルギーを機械的エネルギーに変換する効率が良いアクチュエータである。

【0003】

誘電エラストマアクチュエータは、コンデンサ構造の容量性負荷であり、印加電圧に応じた変位が発生するものである。従って、発生させたい変位に応じた電圧を印加する必要がある。すなわち、容量性負荷の駆動には、電圧を任意に制御でき、且つ正負の電流を流すことのできる電源装置が必要となる。このような条件を満たすものとして、出力段がブリッジ構成の電源装置である（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特表２００３－５２４３６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、出力段がブリッジ構成の電源装置は、大電力電源（例えば、特許文献１の電源装置は、誘導加熱、誘電加熱及びプラズマ励起により、材料の処理をする無線周波数帯域を想定している）として採用されることが多く、そのままでは、誘電エラストマアクチュエータの駆動に適していない。すなわち、誘電エラストマアクチュエータは、ハプティクス分野等で人体に触れる装置、商品をつかむ装置等の用途に用いられることが想定されている。従って、誘電エラストマアクチュエータを駆動する電源装置には、安全性が重要視される。

【0006】

本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、電圧を任意に制御でき、且つ正負の電流を流すことのできる安全性の高い電源装置を提供する点にある。

【課題を解決するための手段】

【0007】

本発明に係る電源装置は、上記の目的を達成するため、次のように構成される。
本発明に係る電源装置は、容量性負荷を駆動する電源装置であって、直流電圧を出力する第１電源部と、前記第１電源部からの直流電圧によって充電される入力コンデンサを備え、ブリッジ接続されたスイッチング素子のオンオフ動作によって前記入力コンデンサの直流電圧を交流電圧に変換して前記容量性負荷に供給し、前記交流電圧の下降時に前記容量性負荷に充電された電荷を前記入力コンデンサに回生する共振型の第２電源部と、を備え、前記第１電源部は、前記第２電源部よりも小さな電流容量で構成されていると共に、前記第１電源部が過電流保護を開始する過電流閾値は、前記第２電源部が過電流保護を開始する過電流閾値よりも低い値に設定されていることを特徴とする。

【発明の効果】

【0008】

本発明の電源装置は、容量性負荷が短絡故障した場合や第２電源部が故障しても、容量性負荷に流れる負荷電流は自動的に小さな値に抑制され、安全性が確保されるという効果を奏する。

【図面の簡単な説明】

【0009】

【図1】本発明に係る電源装置の実施の形態の構成を示すブロック図である。

【図2】図１に示す第１電流制御部及び第２電流制御部による過電流保護特性を示す図である。

【図3】図１に示す第２電源部による正弦波出力時の波形図である。

【図4】図１に示す第２電源部による正弦波出力時の波形図である。

【図5】図１に示すＨｉ側スイッチング素子及びＬｏｗ側スイッチング素子のオンオフ状態と、容量性負荷を充放電する電流経路を示す図である。

【図6】図１に示す第２電源部による正弦波出力時の波形図である。

【図7】図１に示す容量性負荷が短絡故障時の等価回路図である。

【発明を実施するための形態】

【0010】

以下に、本発明の好適な実施の形態を添付図面に基づいて説明する。

【0011】

本実施の形態の電源装置１は、図１を参照すると、第１電源部２と、第２電源部３とを備え、容量性負荷ＣＬに正または負の片電圧で、かつ任意電圧（直流、正弦波、矩形波など）を印加する。

【0012】

第１電源部２は、直流電源Ｅから入力端子Ｔｉｎ１に入力される入力電圧Ｖｉｎを直流の出力電圧Ｖｏｕｔ１に変換して出力端子Ｔｏｕｔ１から第２電源部３に供給するＤＣ－ＤＣコンバータである。なお、図１に示す第１電源部２は、フライバック式のスイッチング電源で構成した例が示されているが、フォワード方等の他の方式であっても良い。

【0013】

第１電源部２は、トランス２１と、スイッチング素子２２と、出力整流平滑回路２３と、第１電圧制御回路２４と、第１電流制御回路２５と、ドライバ２６とを備えている。

【0014】

トランス２１は、１次巻線と、２次巻線とを備え、１次巻線の極性と、２次巻線の極性とは、逆に設定されている。トランス２１の１次巻線は、直流電源Ｅの正極端子とスイッチング素子２２との間に接続されている。これにより、直流電源Ｅが入力電圧Ｖｉｎとしてトランス２１の１次巻線に印加される。

【0015】

スイッチング素子２２は、例えば、Ｎ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成される。スイッチング素子２２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＢＪＴ（バイポーラートランジスター）であっても良い。スイッチング素子２２のドレインは、トランス２１の１次巻線に接続されていると共に、スイッチング素子２２のソースは、接地端子に接続されている。これにより、入力電圧Ｖｉｎは、トランス２１の１次巻線を介して接続されたスイッチング素子２２のオンオフ動作により、オフ期間にトランス２１の２次巻線に出力される。

【0016】

出力整流平滑回路２３は、整流ダイオードＤ１と、出力コンデンサＣｏｕｔとを備え、トランス２１の２次巻線の両端子間に、整流ダイオードＤ１を介して出力コンデンサＣｏｕｔが接続されている。これにより、トランス２１の２次巻線に誘起される交流電圧は、出力整流平滑回路２３により整流平滑され、直流の出力電圧Ｖｏｕｔ１として抵抗Ｒ１と逆流防止ダイオード４とを介して第２電源部３に供給される。

【0017】

抵抗Ｒ１は、第１電源部２から出力される出力電流Ｉｏｕｔ１（第２電源部３への入力電流）を検出する電流検出抵抗であり、両端電圧が第１電流制御回路２５に入力される。なお、抵抗Ｒ１は、Ｌｏｗ（ローサイド）側に設けても良い。

【0018】

逆流防止ダイオード４は、第２電源部３から第１電源部２への電荷の逆流を防止するためのダイオードであり、アノードが第２電源部３の出力端子Ｔｏｕｔ２に、カソードが第１電源部２の入力端子Ｔｉｎ２に接続されている。

【0019】

第１電圧制御回路２４は、スイッチング素子２２をオンオフ制御する制御信号を生成する回路であり、制御信号によって出力電圧Ｖｏｕｔ１を所望の一定電圧に制御する。第１電圧制御回路２４によって生成された制御信号は、ドライバ２６を介してスイッチング素子２２のゲートに入力され、制御信号に基づいてスイッチング素子２２がオンオフ動作する。

【0020】

第１電流制御回路２５は、抵抗Ｒ１の両端電圧によって出力電流Ｉｏｕｔ１を監視し、出力電流Ｉｏｕｔ１が上昇して過電流閾値Ｉ＿ｏｃ１に到達すると、ドライバ２６を介してスイッチング素子２２のオンオフを制御して第２電源部３に供給する電力を制限する過電流保護（ＯＣＰ）機能を有している。

【0021】

なお、第１電流制御回路２５による過電流保護特性には、特に制限はなく、図２（ａ）に実線で示す垂下特性であっても良く、図２（ａ）に点線で示すフの字特性や図２（ａ）に一点鎖線で示すヘの字特性であっても良い。

【0022】

第２電源部３は、第１電源部２の出力電圧Ｖｏｕｔ１を任意（正弦波、矩形波、三角波、直流等）の出力電圧Ｖｏｕｔ２に変換して容量性負荷ＣＬに供給する出力段がブリッジ構成の共振型ＤＣ－ＡＣコンバータである。なお、図１に示す第２電源部３は、ハーフブリッジ回路で構成した例が示されているが、フルブリッジ回路であっても良い。

【0023】

第２電源部３は、入力コンデンサＣｉｎと、Ｈｉ（ハイサイド）側スイッチング素子３１と、Ｌｏｗ（ローサイド）側スイッチング素子３２と、リアクトルＬ１と、第２電圧制御回路３３と、第２電流制御回路３４と、Ｈｉ／Ｌｏｗ（ハイサイド／ローサイド）ドライバ３５とを備えている。

【0024】

入力コンデンサＣｉｎは、例えば、電解コンデンサで構成され、第１電源部２からの出力電圧Ｖｏｕｔ１が入力される入力端子Ｔｉｎ２（逆流防止ダイオード４のカソード）に正極側端子が接続されていると共に、負極側端子が接地端子に接続されている。なお、入力コンデンサＣｉｎの静電容量は、容量性負荷ＣＬの静電容量に対して、十分に大きい値が好ましい。

【0025】

Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２は、例えば、Ｎ型ＭＯＳＦＥＴで構成される。Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＢＪＴ（バイポーラートランジスター）であっても良い。入力コンデンサＣｉｎの正極端子と接地端子との間には、Ｈｉ側スイッチング素子３１とＬｏｗ側スイッチング素子３２との直列回路（ハーフブリッジ回路）が接続されている。Ｈｉ側スイッチング素子３１のドレインは、入力コンデンサＣｉｎの正極端子に接続されていると共に、Ｈｉ側スイッチング素子３１のソースは、Ｌｏｗ側スイッチング素子３２のドレインに接続され、Ｌｏｗ側スイッチング素子３２のソースは、接地端子に接続されている。

【0026】

Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２のドレイン―ソース間には、ダイオードＤＨ、ＤＬがそれぞれ接続されている。ダイオードＤＨ、ＤＬは、カソードがドレインに、アノードがソースにそれぞれ接続されている。なお、本実施の形態のように、Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２は、例えば、Ｎ型ＭＯＳＦＥＴで構成した場合、ダイオードＤＨ、ＤＬは、Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２の寄生ダイオードとすることができる。

【0027】

Ｈｉ側スイッチング素子３１とＬｏｗ側スイッチング素子３２との接続点Ｘは、リアクトルＬ１と抵抗Ｒ２とを介して出力端子Ｔｏｕｔ２に接続されている。そして、出力端子Ｔｏｕｔ２と接地端子との間に容量性負荷ＣＬが接続される。

【0028】

抵抗Ｒ２は、第２電源部３から出力される出力電流Ｉｏｕｔ２を検出する電流検出抵抗であり、両端電圧が第２電流制御回路３４に入力される。なお、抵抗Ｒ２は、Ｌｏｗ側に設けても良い。

【0029】

第２電圧制御回路３３は、Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２をオンオフ制御する制御信号を生成する回路であり、制御信号によって出力電圧Ｖｏｕｔ２を任意の電圧に制御する。第２電圧制御回路３３によって生成された制御信号は、Ｈｉ／Ｌｏｗドライバ３５を介してＨｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２のゲートに入力され、制御信号に基づいてＨｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２がオンオフ動作する。

【0030】

第２電流制御回路３４は、抵抗Ｒ２の両端電圧によって出力電流Ｉｏｕｔ２を監視し、出力電流Ｉｏｕｔ２が過電流閾値Ｉ＿ｏｃ２に到達すると、Ｈｉ／Ｌｏｗドライバ３５を介してＨｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２のオンオフを制御して容量性負荷ＣＬに供給する電力を制限する過電流保護（ＯＣＰ）機能を有している。

【0031】

第１電流制御回路２５が過電流保護を開始する過電流閾値Ｉ＿ｏｃ１は、図２に示すように、第２電流制御回路３４が過電流保護を開始する過電流閾値Ｉ＿ｏｃ２よりも低い値に設定されている。

【0032】

なお、第２電流制御回路３４による過電流保護の特性には、特に制限はなく、図２（ｂ）に実線で示す垂下特性であっても良く、図２（ｂ）に点線で示すフの字特性や図２（ｂ）に一点鎖線で示すヘの字特性であっても良い。

【0033】

第２電源部３では、リアクトルＬ１、入力コンデンサＣｉｎ、容量性負荷ＣＬでＬＣフィルター回路を構成され、図３に示すように、Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２を交互にオンオフ動作させ、且つデューティ比を制御することで所望の出力電圧Ｖｏｕｔ２が出力される。なお、図３に示す出力電圧Ｖｏｕｔ２は、正弦波出力時の波形である。

【0034】

Ｈｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２のオンオフ動作は、図４及び図５に示すように、同時オンでの貫通電流を抑制するため、いずれもがオフ状態となるデッドタイム期間（期間Ｔ１、Ｔ３）を挟んで行われる。図４は、上から順に、Ｈｉ側スイッチング素子３１のオンオフ状態、Ｌｏｗ側スイッチング素子３２のオンオフ状態、Ｈｉ側スイッチング素子３１のドレイン電流、Ｌｏｗ側スイッチング素子３２のドレイン電流、リアクトルＬ１のリアクトル電流を示している。図５は、図４に示す期間Ｔ１～Ｔ４ｂにおけるＨｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２のオンオフ状態と、容量性負荷ＣＬを充放電する電流経路を示している。

【0035】

第２電源部３では、図４及び図５に示す期間Ｔ１、Ｔ２ａにおいて、容量性負荷ＣＬの電圧を下げたい場合（電圧下降時）、容量性負荷ＣＬに充電されている電荷が引き抜かれ、引き抜いた電荷が回生電流Ｉｒｅとして入力コンデンサＣｉｎに回生される。すなわち、第２電源部３は、不必要な電荷を再利用できる。

【0036】

なお、本実施の形態の電源装置１では、逆流防止ダイオード４によって、第２電源部３から第１電源部２への電荷の逆流を防止している。従って、回生電流Ｉｒｅの回生エネルギーによる第１電源部２の出力電圧Ｖｏｕｔ１の上昇が防止される。これにより、出力電圧Ｖｏｕｔ１の上昇に伴って第１電源部２のスイッチング動作が停止されることがないため、ダイナミックレギュレーションが改善する。

【0037】

第２電源部３への入力電流、すなわち第１電源部２の出力電流Ｉｏｕｔ１と、第２電源部３の出力電流Ｉｏｕｔ２と、回生電流Ｉｒｅの関係は、
Ｉｏｕｔ１＝Ｉｏｕｔ２－Ｉｒｅ （式１）
で表される。

【0038】

容量性負荷ＣＬの場合、仮に回路に損失が無いとすれば、容量性負荷ＣＬに充電された電荷はすべて回生されて入力コンデンサＣｉｎに戻るので、入力コンデンサＣｉｎと容量性負荷ＣＬでは損失のない電荷のやりとりができる。この場合、第１電源部２に求められる電流供給能力は、最初に第２電源部３の入力コンデンサＣｉｎに充電することだけになり、それ以降は第１電源部２の出力電流Ｉｏｕｔ１がゼロになる。

【0039】

実際には、回路の抵抗成分や容量性負荷ＣＬでのエネルギー消費があるため、出力電流Ｉｏｕｔ２＞回生電流Ｉｒｅとなるため、入力コンデンサＣｉｎに充電した後も電流を供給する必要がある。しかし、回生電流Ｉｒｅによって容量性負荷ＣＬに充電された電荷が再利用されるため、図６に示すように、容量性負荷ＣＬに供給する出力電流Ｉｏｕｔ２に対して、第１電源部２の出力電流Ｉｏｕｔ１は、小さな電流で済む。なお、図６は正弦波出力時の波形であり、（ａ）は第２電源部３の出力電圧Ｖｏｕｔ２、（ｂ）は第２電源部３の出力電流Ｉｏｕｔ２、（ｃ）は第２電源部３の入力電流（第１電源部２の出力電流Ｉｏｕｔ１）をそれぞれ示す。

【0040】

従って、第１電源部２は、第２電源部３よりも小さな電流容量で構成することができる。そして、第１電源部２は、第２電源部３よりも小さな電流容量で良いため、上述したように、第１電源部２が過電流保護を開始する過電流閾値Ｉ＿ｏｃ１は、第２電源部３が過電流保護を開始する過電流閾値Ｉ＿ｏｃ２よりも低い値に設定されている。これにより、容量性負荷ＣＬが短絡故障時や第２電源部３の故障時にも安全性が確保される。

【0041】

図７は、容量性負荷ＣＬが短絡故障時の等価回路であり、容量性負荷ＣＬに抵抗成分ＲＬが並列に接続されている。正常時は抵抗成分ＲＬが無視できるくらい大きな値であったものが、短絡故障時は無視できない小ささになる。そして、抵抗成分ＲＬ＝０Ωが、完全な短絡故障状態である。

【0042】

容量性負荷ＣＬの短絡故障時には、回生されるべき電荷の一部が抵抗成分ＲＬで消費されてしまい、回生電流Ｉｒｅが減る。そして、抵抗成分ＲＬが小さくなるほど、出力電流Ｉｏｕｔ２に対しての回生電流Ｉｒｅの比率が小さくなる。従って、上述の（式１）で考えると、第２電源部３への入力電流、すなわち第１電源部２の出力電流Ｉｏｕｔ１と、第２電源部３の出力電流Ｉｏｕｔ２とがほぼ等しくなる。

【0043】

ここで、第１電源部２は、第２電源部３よりも小さな電流容量で構成され、第１電源部２の過電流閾値Ｉ＿ｏｃ１は、第２電源部３の過電流閾値Ｉ＿ｏｃ２よりも低い値に設定されている。従って、第１電源部２の出力電流Ｉｏｕｔ１は、第１電源部２の出力電流Ｉｏｕｔ１に制限され、容量性負荷ＣＬが短絡故障した場合や第２電源部３が故障しても、容量性負荷ＣＬに流れる負荷電流は自動的にＩ＿ｏｃ１近傍の小さな値に抑制され、安全性が確保される。

【0044】

以上説明したように、本実施の形態は、容量性負荷ＣＬを駆動する電源装置１であって、出力電圧Ｖｏｕｔ１（直流電圧）を出力する第１電源部２と、第１電源部２からの直流電圧によって充電される入力コンデンサＣｉｎを備え、ブリッジ接続されたＨｉ側スイッチング素子３１及びＬｏｗ側スイッチング素子３２のオンオフ動作によって入力コンデンサＣｉｎの直流電圧を交流電圧に変換して容量性負荷ＣＬに供給し、交流電圧の下降時に容量性負荷ＣＬに充電された電荷を回生電流Ｉｒｅとして入力コンデンサＣｉｎに回生する共振型の第２電源部３と、を備え、第１電源部２は、第２電源部３よりも小さな電流容量で構成されていると共に、第１電源部２が過電流保護を開始する過電流閾値Ｉ＿ｏｃ１は、第２電源部３が過電流保護を開始する過電流閾値Ｉ＿ｏｃ２よりも低い値に設定されている。
この構成により、容量性負荷ＣＬが短絡故障した場合や第２電源部３が故障しても、容量性負荷ＣＬに流れる負荷電流は自動的にＩ＿ｏｃ１近傍の小さな値に抑制され、安全性が確保され、電圧を任意に制御でき、且つ正負の電流を流すことのできる安全性の高い電源装置を提供できる。
また、容量性負荷ＣＬが短絡故障してＩｏｕｔ２が所定電流Ｉｔｈ以上流れたことをラッチ検出して第１電源部２のスイッチング素子２２をオフすることで、さらに安全性を高めることができる。
また、容量性負荷ＣＬが短絡故障してＩｏｕｔ２が所定電流Ｉｔｈ以上流れたことをラッチ検出して第２電源部３のＨｉ（ハイサイド）側スイッチング素子３１をオフして、Ｌｏｗ（ローサイド）側スイッチング素子３２をオンすることで、さらに安全性を高めることができる。

【0045】

さらに、本実施形態において、第２電源部３から第１電源部２への電荷の逆流を防止する逆流防止ダイオード４を備えている。
この構成により、出力電圧Ｖｏｕｔ１の上昇に伴って第１電源部２のスイッチング動作が停止されることがないため、ダイナミックレギュレーションが改善する。

【0046】

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、同一構成要素には、各図において、同一符号を付している。

【符号の説明】

【0047】

１ 電源装置
２ 第１電源部
３ 第２電源部
４ 逆流防止ダイオード
２１ トランス
２２ スイッチング素子
２３ 出力整流平滑回路
２４ 第１電圧制御回路
２５ 第１電流制御回路
２６ ドライバ
３１ Ｈｉ側スイッチング素子
３２ Ｌｏｗ側スイッチング素子
３３ 第２電圧制御回路
３４ 第２電流制御回路
３５ Ｈｉ／Ｌｏｗドライバ
ＣＬ 容量性負荷
Ｃｉｎ 入力コンデンサ
Ｃｏｕｔ 出力コンデンサ
Ｄ１ ：整流ダイオード
ＤＨ、ＤＬ ダイオード
Ｅ 直流電源
Ｌ１ リアクトル
Ｒ１、Ｒ２ 抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】