(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022192015
(43)【公開日】2022-12-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/822 20060101AFI20221221BHJP
G01K 7/01 20060101ALI20221221BHJP
H01L 21/8234 20060101ALI20221221BHJP
H01L 27/06 20060101ALI20221221BHJP
【ＦＩ】
H01L27/04 H
G01K7/01 C
H01L27/06 102A
H01L27/06 311A
H01L27/06 311B
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2022085986
(22)【出願日】2022-05-26
(31)【優先権主張番号】17/349,576
(32)【優先日】2021-06-16
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】永富 弘樹
(72)【発明者】
【氏名】田中 誠
【テーマコード（参考）】
2F056
5F038
5F048
【Ｆターム（参考）】
2F056JT01
5F038AV06
5F038AZ08
5F038BH02
5F038BH03
5F038BH16
5F038CA08
5F048AB10
5F048AC01
5F048AC10
5F048CC01
5F048CC05
5F048CC06
5F048CC17
(57)【要約】
【課題】高精度の過熱検出を可能とする半導体装置。
【解決手段】負荷に電流を流す第１のトランジスタと、第１のトランジスタの消費電力に応じた電流を出力する電流生成回路と、温度センサと、電流生成回路と前記温度センサ間に接続される抵抗・容量ネットワークと、電流生成回路と抵抗・容量ネットワークの接続点に接続される過熱検出回路と、を有し、抵抗・容量ネットワークは、第１のトランジスタと温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される半導体装置。
【選択図】図１
【解決手段】負荷に電流を流す第１のトランジスタと、第１のトランジスタの消費電力に応じた電流を出力する電流生成回路と、温度センサと、電流生成回路と前記温度センサ間に接続される抵抗・容量ネットワークと、電流生成回路と抵抗・容量ネットワークの接続点に接続される過熱検出回路と、を有し、抵抗・容量ネットワークは、第１のトランジスタと温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される半導体装置。
【選択図】図１
【特許請求の範囲】
【請求項1】
負荷に電流を流す第１のトランジスタと、
前記第１のトランジスタの消費電力に応じた電流を出力する電流生成回路と、
温度センサと、
前記電流生成回路と前記温度センサ間に接続される抵抗・容量ネットワークと、
前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続される過熱検出回路と、を有し、
前記抵抗・容量ネットワークは、前記第１のトランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される、
半導体装置。
前記第１のトランジスタの消費電力に応じた電流を出力する電流生成回路と、
温度センサと、
前記電流生成回路と前記温度センサ間に接続される抵抗・容量ネットワークと、
前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続される過熱検出回路と、を有し、
前記抵抗・容量ネットワークは、前記第１のトランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される、
半導体装置。
【請求項2】
前記第１のトランジスタに並列に接続される第２のトランジスタを更に有し、
前記電流生成回路は、
第１と第２の出力を有し、前記第２のトランジスタに流れる電流に応じた電流を出力するカレントミラー回路と、
前記第１の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第３のトランジスタと、
前記第２の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第４のトランジスタと、を有し、
前記第３と第４のトランジスタの出力電流を合成し、合成電流を前記第１のトランジスタの消費電力に応じた電流として出力する、
請求項１に記載の半導体装置。
前記電流生成回路は、
第１と第２の出力を有し、前記第２のトランジスタに流れる電流に応じた電流を出力するカレントミラー回路と、
前記第１の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第３のトランジスタと、
前記第２の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第４のトランジスタと、を有し、
前記第３と第４のトランジスタの出力電流を合成し、合成電流を前記第１のトランジスタの消費電力に応じた電流として出力する、
請求項１に記載の半導体装置。
【請求項3】
前記電流生成回路は、
前記第３のトランジスタのゲートに接続される第１の比較器と、
前記第４のトランジスタのゲートに接続される第２の比較器と、を更に有し、
前記第１と第２の比較器の非反転入力は前記第１のトランジスタの出力に接続され、
前記第１の比較器の反転入力は第１の基準電圧に接続され、
前記第２の比較器の反転入力は第２の基準電圧に接続される、
請求項２に記載の半導体装置。
前記第３のトランジスタのゲートに接続される第１の比較器と、
前記第４のトランジスタのゲートに接続される第２の比較器と、を更に有し、
前記第１と第２の比較器の非反転入力は前記第１のトランジスタの出力に接続され、
前記第１の比較器の反転入力は第１の基準電圧に接続され、
前記第２の比較器の反転入力は第２の基準電圧に接続される、
請求項２に記載の半導体装置。
【請求項4】
前記電流生成回路と前記第２のトランジスタの間に接続される第５のトランジスタと、
前記第５のトランジスタのゲートに接続される差動増幅器と、を更に有し、
前記差動増幅器の非反転入力は前記第１のトランジスタの出力に接続され、
前記差動増幅器の反転入力は前記第２のトランジスタの出力に接続される、
請求項３に記載の半導体装置。
前記第５のトランジスタのゲートに接続される差動増幅器と、を更に有し、
前記差動増幅器の非反転入力は前記第１のトランジスタの出力に接続され、
前記差動増幅器の反転入力は前記第２のトランジスタの出力に接続される、
請求項３に記載の半導体装置。
【請求項5】
前記温度センサに接続される定電流源と、
前記温度センサと前記抵抗・容量ネットワークとの間に接続されるボルテージフォロア回路と、を更に有する、
請求項４に記載の半導体装置。
前記温度センサと前記抵抗・容量ネットワークとの間に接続されるボルテージフォロア回路と、を更に有する、
請求項４に記載の半導体装置。
【請求項6】
前記過熱検出回路は、第３の比較器を有し、
前記第３の比較器の非反転入力は前記接続点に接続され、反転入力は第３の基準電圧に接続される、
請求項４に記載の半導体装置。
前記第３の比較器の非反転入力は前記接続点に接続され、反転入力は第３の基準電圧に接続される、
請求項４に記載の半導体装置。
【請求項7】
前記第１と第２のトランジスタと、前記電流生成回路と、前記温度センサに電源電圧を供給する電源配線を更に有し、
前記第１～第３の基準電圧は、前記電源配線に接続される複数の抵抗による抵抗分割により生成される、
請求項６に記載の半導体装置。
前記第１～第３の基準電圧は、前記電源配線に接続される複数の抵抗による抵抗分割により生成される、
請求項６に記載の半導体装置。
【請求項8】
前記過熱検出回路は、第４の比較器とＯＲ回路を更に有し、
前記第４の比較器の非反転入力は前記第１のトランジスタの出力に接続され、反転入力は第４の基準電圧に接続され、
前記ＯＲ回路には前記第３と第４の比較器の出力が入力される、
請求項６に記載の半導体装置。
前記第４の比較器の非反転入力は前記第１のトランジスタの出力に接続され、反転入力は第４の基準電圧に接続され、
前記ＯＲ回路には前記第３と第４の比較器の出力が入力される、
請求項６に記載の半導体装置。
【請求項9】
前記温度センサは、直列に接続されている複数のダイオードで構成される、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項10】
前記抵抗・容量ネットワークは、Cauer型等価回路である、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項11】
前記抵抗・容量ネットワークは、Foster型等価回路である、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項12】
負荷に電流を流す第１のＮ型トランジスタと、
前記第１のＮ型トランジスタに並列に接続される第２のＮ型トランジスタと、
前記第２のＮ型トランジスタのソースにドレインが接続される第３のＮ型トランジスタと、
非反転入力が前記第１のＮ型トランジスタのソースに接続され、反転入力が前記第２のＮ型トランジスタのソースに接続され、出力が前記第３のＮ型トランジスタのゲートに接続される差動増幅器と、
前記第３のＮ型トランジスタのソースに接続される第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続され、第１と第２の出力を有する第２のカレントミラー回路と、
前記第２のカレントミラーの第１の出力にソースが接続され、ドレインが第１のノードに接続される第１のＰ型トランジスタと、
前記第２のカレントミラーの第２の出力にソースが接続され、ドレインが前記第１のノードに接続される第２のＰ型トランジスタと、
非反転入力に前記第１のＮ型のトランジスタのソースが接続され、反転入力に第１の基準電圧が接続され、出力が前記第１のＰ型トランジスタのゲートに接続される第１の比較器と、
非反転入力に前記第１のＮ型のトランジスタのソースが接続され、反転入力に第２の基準電圧が接続され、出力が前記第２のＰ型トランジスタのゲートに接続される第２の比較器と、
温度センサと、
前記温度センサに第２のノードで接続される定電流源と、
前記第２のノードに接続されるボルテージフォロア回路と、
前記第１のノードと前記ボルテージフォロア回路に接続される抵抗・容量ネットワークと、
前記第１のノードに接続される過熱検出回路と、を有し、
前記抵抗・容量ネットワークは、前記第１のＮ型トランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される、
半導体装置。
前記第１のＮ型トランジスタに並列に接続される第２のＮ型トランジスタと、
前記第２のＮ型トランジスタのソースにドレインが接続される第３のＮ型トランジスタと、
非反転入力が前記第１のＮ型トランジスタのソースに接続され、反転入力が前記第２のＮ型トランジスタのソースに接続され、出力が前記第３のＮ型トランジスタのゲートに接続される差動増幅器と、
前記第３のＮ型トランジスタのソースに接続される第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続され、第１と第２の出力を有する第２のカレントミラー回路と、
前記第２のカレントミラーの第１の出力にソースが接続され、ドレインが第１のノードに接続される第１のＰ型トランジスタと、
前記第２のカレントミラーの第２の出力にソースが接続され、ドレインが前記第１のノードに接続される第２のＰ型トランジスタと、
非反転入力に前記第１のＮ型のトランジスタのソースが接続され、反転入力に第１の基準電圧が接続され、出力が前記第１のＰ型トランジスタのゲートに接続される第１の比較器と、
非反転入力に前記第１のＮ型のトランジスタのソースが接続され、反転入力に第２の基準電圧が接続され、出力が前記第２のＰ型トランジスタのゲートに接続される第２の比較器と、
温度センサと、
前記温度センサに第２のノードで接続される定電流源と、
前記第２のノードに接続されるボルテージフォロア回路と、
前記第１のノードと前記ボルテージフォロア回路に接続される抵抗・容量ネットワークと、
前記第１のノードに接続される過熱検出回路と、を有し、
前記抵抗・容量ネットワークは、前記第１のＮ型トランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される、
半導体装置。
【請求項13】
前記過熱検出回路は、第３の比較器を有し、
前記第３の比較器の非反転入力は前記第１のノードに接続され、反転入力は第３の基準電圧に接続される、
請求項１２に記載の半導体装置。
前記第３の比較器の非反転入力は前記第１のノードに接続され、反転入力は第３の基準電圧に接続される、
請求項１２に記載の半導体装置。
【請求項14】
前記過熱検出回路は、第４の比較器とＯＲ回路を更に有し、
前記第４の比較器の非反転入力は前記第１のＮ型トランジスタのソースに接続され、反転入力は第４の基準電圧に接続され、
前記ＯＲ回路には前記第３と第４の比較器の出力が入力される、
請求項１３に記載の半導体装置。
前記第４の比較器の非反転入力は前記第１のＮ型トランジスタのソースに接続され、反転入力は第４の基準電圧に接続され、
前記ＯＲ回路には前記第３と第４の比較器の出力が入力される、
請求項１３に記載の半導体装置。
【請求項15】
前記温度センサは、直列に接続されている複数のダイオードで構成される、
請求項１２に記載の半導体装置。
請求項１２に記載の半導体装置。
【請求項16】
前記抵抗・容量ネットワークは、Cauer型等価回路である、
請求項１２に記載の半導体装置。
請求項１２に記載の半導体装置。
【請求項17】
前記抵抗・容量ネットワークは、Foster型等価回路である、
請求項１２に記載の半導体装置。
請求項１２に記載の半導体装置。
【請求項18】
前記第１と第２のＮ型トランジスタは、パワーＭＯＳＦＥＴである、
請求項１２に記載の半導体装置。
請求項１２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置、特に電力用半導体素子を有する半導体装置に関する。
【背景技術】
【0002】
自動車に搭載されるモータ、ヒータ、ランプ等の負荷を駆動するために、電力用半導体素子が用いられる。電力用半導体素子としては、パワーMOSFETやIGBT（Insulated Gate Bipolar Transistor）が使用される。また、製品の小型化と低コスト化のために、パワーMOSFETチップと制御チップ（保護回路含む）を１つのパッケージに搭載したIPD（Intelligent Power Device）と呼ばれる製品も使用されている。これらの半導体装置では、ダイオード等の温度センサを用いた過熱保護対策が重要となっている。
【0003】
特許文献１には、被温度検知素子と温度検知用ダイオード間の熱抵抗を低減する技術が開示されている。具体的には、温度検知用ダイオードを、被温度検知素子で囲まれる位置に形成している。また、被温度検知素子の温度を、温度検知用ダイオードからの距離に応じて、１次近似計算、または２次近似計算によって求めることが開示されている。
【0004】
特許文献２には、出力トランジスタ近傍に配置されたダイオードD2と、出力トランジスタから離れた周辺回路領域に配置されたダイオードD1とで、出力トランジスタの過温度を検知する技術が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平８－２１３４４１号公報
【特許文献2】特開２０１６－７２９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、従来技術による検出温度は精度が高いとは言えない。特許文献１が開示している１次近似、２次近似では、精度が十分高いとは言えない。また、特許文献２も、ダイオードのみで過温度を検知しているため、精度が高いとは言えない。より高精度な温度検出が望まれる。
【0007】
その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
【課題を解決するための手段】
【0008】
一実施の形態に係る半導体装置は、負荷に電流を流す第１のトランジスタと、第１のトランジスタの消費電力に応じた電流を出力する電流生成回路と、温度センサと、電流生成回路と前記温度センサ間に接続される抵抗・容量ネットワークと、電流生成回路と抵抗・容量ネットワークの接続点に接続される過熱検出回路と、を有し、抵抗・容量ネットワークは、第１のトランジスタと温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される。
【発明の効果】
【0009】
本発明によれば、高精度の過熱検知が可能となる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、一実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、各実施の形態の少なくとも一部は、互いに任意に組み合わされてもよい。
【0012】
［実施の形態１］
（半導体装置の構成）
図１は、実施の形態１に係る半導体装置100の回路図である。半導体装置100は、N型のトランジスタ1～3、差動増幅器4、電流生成回路5、抵抗・容量ネットワーク（RC-NW）15、温度センサ16、ボルテージフォロア回路（差動増幅器17）、過熱検出回路（比較器18）、定電流源I1を有する。VBは、例えばバッテリから電源電圧が供給される電源電圧供給線である。トランジスタ1は、負荷Lを駆動するためのパワーMOSFET（メインMOSとも呼ぶ）である。メインMOS 1のソースには、負荷Lが接続される。トランジスタ2は、メインMOS 1と並列に接続され、メインMOS 1に流れる電流を検知するためのパワーMOSFET（センスMOSとも呼ぶ）である。センスMOS 2は、メインMOS 1と同じセル構造であるが、セル数が異なる。メインMOS 1とセンスMOS 2のゲートには、共通の制御信号が接続される。センスMOS 2のソースには、トランジスタ3のドレインが接続される。差動増幅器4の非反転入力端子には、メインMOS 1のソースが接続され、反転入力端子にはセンスMOS 2のソースが接続される。差動増幅器4の出力は、トランジスタ3のゲートに接続される。
（半導体装置の構成）
図１は、実施の形態１に係る半導体装置100の回路図である。半導体装置100は、N型のトランジスタ1～3、差動増幅器4、電流生成回路5、抵抗・容量ネットワーク（RC-NW）15、温度センサ16、ボルテージフォロア回路（差動増幅器17）、過熱検出回路（比較器18）、定電流源I1を有する。VBは、例えばバッテリから電源電圧が供給される電源電圧供給線である。トランジスタ1は、負荷Lを駆動するためのパワーMOSFET（メインMOSとも呼ぶ）である。メインMOS 1のソースには、負荷Lが接続される。トランジスタ2は、メインMOS 1と並列に接続され、メインMOS 1に流れる電流を検知するためのパワーMOSFET（センスMOSとも呼ぶ）である。センスMOS 2は、メインMOS 1と同じセル構造であるが、セル数が異なる。メインMOS 1とセンスMOS 2のゲートには、共通の制御信号が接続される。センスMOS 2のソースには、トランジスタ3のドレインが接続される。差動増幅器4の非反転入力端子には、メインMOS 1のソースが接続され、反転入力端子にはセンスMOS 2のソースが接続される。差動増幅器4の出力は、トランジスタ3のゲートに接続される。
【0013】
電流生成回路5は、N型のトランジスタ6、7、P型のトランジスタ8～12、比較器13、14を有する。トランジスタ6と7は、第１のカレントミラー回路を構成する。トランジスタ6のドレインには、トランジスタ3のソースが接続される。トランジスタ8～10は、第２のカレントミラー回路を構成し、第１のカレントミラー回路に接続される。第２のカレントミラー回路は、トランジスタ9と10に流れる電流が１：１となるように構成される。トランジスタ9のドレインには、トランジスタ11のソースが接続される。トランジスタ10のドレインには、トランジスタ12のソースが接続される。比較器13の非反転入力端子にはメインMOS 1のソースが接続され、反転入力端子には基準電圧Vref 1が接続される。比較器13の出力はトランジスタ11のゲートに接続される。比較器14の非反転入力端子にはメインMOS 1のソースが接続され、反転入力端子には基準電圧Vref 2が接続される。比較器14の出力はトランジスタ12のゲートに接続される。
【0014】
温度センサ16は、直列接続されているｎ段のダイオードD1で構成される。温度センサ16には、定電流源I1が接続される。温度センサ16と定電流源I1の接続ノードN2には、ボルテージフォロア回路（差動増幅器17）が接続される。温度センサ16は、メインMOS 1の近傍に配置されることが望ましい。
【0015】
抵抗・容量ネットワーク（RC-NW）15の一端には、第２のカレントミラーの出力（ノードN1）が接続される。抵抗・容量ネットワークRC-NWの他端には、ボルテージフォロア回路17の出力が接続される。
【0016】
ノードN1には、過熱検出回路（比較器18）が接続される。比較器18の反転入力端子には基準電圧Vref_OTが接続される。
【0017】
ここで、抵抗・容量ネットワーク15について図２を用いて説明する。図２は、抵抗・容量ネットワーク15の特徴を説明するための半導体装置100の表面のイメージ図である。なお、解かりやすくするため、半導体装置100の表面に形成されるソースパッドやゲートパッドなどは省略している。半導体装置100の各トランジスタは、領域101に形成される（メインMOS 1が大部分を占める）。温度センサ16を構成するダイオードD1は、N2地点に形成される（図２では、ダイオードD1は２か所に形成されている）。N2は、高熱になりやすい領域101の中心地点N1から所定距離だけ離れた位置となる。N1で発生した熱がN2に伝達するのに、距離に応じた時間が必要となる。この伝達時間に起因し、温度センサ16が示す温度が、パワーMOSFETの温度から大きく乖離することがある。例えば、パワーMOSFETが短時間で急激に発熱した場合である。この場合、温度センサ16が示す温度よりも、パワーMOSFETは高熱になっているため、動作を継続するとパワーMOSFETは熱破壊となる可能性がある。熱破壊を防止するためには、異常温度と判断する閾値温度を低くすることや、パワーMOSFETの熱耐性を上げる必要がある。しかしながら、この方法では、半導体チップの性能劣化やチップ面積増大を招く。そこで、本実施の形態１では、N1とN2間の熱伝達を、抵抗・容量ネットワーク15を用いて過熱検出回路に組み込む。これにより、半導体装置の過熱検出精度を高めることができ、半導体チップの性能劣化やチップ面積増大を抑制することができる。
【0018】
抵抗・容量ネットワーク15は、Cauer型等価回路である。抵抗・容量ネットワーク15を構成する抵抗R1、R2、容量C1、C2は、温度センサ16とメインMOS 1間の熱抵抗と熱容量に相当する。Cauer型等価回路は、一般的に知られているものであるため、詳細は省略する。
【0019】
（半導体装置の動作）
次に、図１を用いて実施の形態１に係る半導体装置100の動作を説明する。まず、半導体装置100に所望の動作をさせるために、メインMOS 1とセンスMOS 2のゲートに制御電圧が与えられる。ゲート電圧の制御には、例えばPWM（Pulse Width Modulation）方式が使用される。ゲートに制御電圧が与えられると、メインMOS 1には、負荷電流ILが流れる。差動増幅器4とトランジスタ3は、メインMOS 1のソース電圧とセンスMOS 2のソース電圧が等しくなるようにセンス電流ISを制御する。この制御の結果、センス電流ISは、負荷電流ILに対してメインMOS 1とセンスMOS 2のセンス比（例：１０００：１）に応じた電流となる。
次に、図１を用いて実施の形態１に係る半導体装置100の動作を説明する。まず、半導体装置100に所望の動作をさせるために、メインMOS 1とセンスMOS 2のゲートに制御電圧が与えられる。ゲート電圧の制御には、例えばPWM（Pulse Width Modulation）方式が使用される。ゲートに制御電圧が与えられると、メインMOS 1には、負荷電流ILが流れる。差動増幅器4とトランジスタ3は、メインMOS 1のソース電圧とセンスMOS 2のソース電圧が等しくなるようにセンス電流ISを制御する。この制御の結果、センス電流ISは、負荷電流ILに対してメインMOS 1とセンスMOS 2のセンス比（例：１０００：１）に応じた電流となる。
【0020】
次に、電流生成回路5の動作を説明する。センス電流ISは、第１と第２のカレントミラー回路により、トランジスタ9と10のドレイン電流となる。比較器13と14は、メインMOS 1のオン電圧Von（Vds）と基準電圧Vref 1、Vref 2とを比較している。トランジスタ11と12のゲートには、比較器13と14の出力が接続されている。オン電圧Vonが上昇すると、比較器13と14の非反転入力の電圧が下降する。比較器13と14の非反転入力の電圧がVref 1、Vref 2より下がるとトランジスタ11、12がオンになる。すなわち、トランジスタ11と12のドレイン電流は、センス電流ISとオン電圧Vonで決まる電流となる。電流生成回路5の出力電流Iwatは、トランジスタ11と12に流れる電流の合成電流である。電流Iwatは、センス電流ISと、メインMOS 1のオン電圧Vonに比例する電流となり、Iwat∝Von*ISとなる。
【0021】
温度センサ16は、ｎ段のダイオードD1で構成される。定電流回路I1により電流が流れると、ノードN2は、VB-Vf*n（VfはダイオードD1の順方向電圧）となる。Vfは温度依存性（約-2mV/℃）を持つため、ノードN2の電圧は、周辺温度に応じて変化する。
【0022】
抵抗・容量ネットワーク15は、上述した通り、メインMOS 1とN2間の熱抵抗と熱容量に相当する。パワーMOSFETの接合温度Tchは、Tch=Ta+Zth*Pで表せられる。ここで、Taは周囲温度、Zthは過渡熱抵抗、Pは消費電力である。ノードN2の電圧（あるいはボルテージフォロア回路17の出力電圧）は、Taに相当する。抵抗・容量ネットワーク15は、Zthに相当する。電流生成回路5の出力電流Iwatは、Von*IS、すなわちメインMOS 1の消費電力に比例する。従って、電流生成回路5の出力電流Iwatが抵抗・容量ネットワーク15に流れると、パワーMOSFETの接合温度Tchに相当する電圧が、ノードN1に発生することになる。
【0023】
過熱検出回路（比較器18）は、ノードN1の電圧と基準電圧Vref_OTを比較し、比較結果をOT_DET信号として出力する。基準電圧Vref_OTを、予め過熱状態を検出するための電圧に設定しておけば、過熱検出回路18は、パワーMOSFETの過熱時にはHiレベルを、非過熱時にはLoレベルを出力する。
【0024】
過熱検出回路18の出力OT_DETは、例えば外部のマイクロコントローラに出力する。マイクロコントローラは、パワーMOSFETの過熱が検出された場合は、メインMOS 1の動作を停止させる等の制御を行う。
【0025】
（効果）
以上のように、本実施の形態１に係る半導体装置100では、パワーMOSFET（メインMOS 1）の消費電力に比例する電流を出力する電流生成回路5と、温度センサ16と、温度センサと電流生成回路5間に設置される抵抗・容量ネットワーク15とを備える。これにより、高精度の過熱検出が可能となる。
以上のように、本実施の形態１に係る半導体装置100では、パワーMOSFET（メインMOS 1）の消費電力に比例する電流を出力する電流生成回路5と、温度センサ16と、温度センサと電流生成回路5間に設置される抵抗・容量ネットワーク15とを備える。これにより、高精度の過熱検出が可能となる。
【0026】
抵抗・容量ネットワーク15を構成する抵抗と容量（R1、R2、C1、C2）は、上述したように、温度センサ16とパワーMOSFET間の熱抵抗と熱容量に相当するものである。温度センサ16とパワーMOSFET間の距離が短ければ、抵抗値と容量値は相当に小さくできる。従って、抵抗・容量ネットワーク15が有する時定数は小さくできる。これは、PWM制御方式など、メインMOS １のオン／オフが高速に切り替えられる場合に有利である。
【0027】
なお、本実施の形態は、上記に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。例えば、電流生成回路5は、２つのトランジスタ11と12で電流Iwatを生成しているが、これに限られない。３つ以上のトランジスタで電流Iwatを生成してもよい。この場合、第２のカレントミラーは３つ以上の電流を出力するようにし、比較器も３つ以上設置すればよい。
【0028】
また、抵抗・容量ネットワーク15は抵抗と容量の組み合わせが２段あるが、１段、または３段以上にしてもよい。
【0029】
［実施の形態２］
（半導体装置の構成）
実施の形態２に係る半導体装置は、図１の半導体装置100と同じである。図３は、実施の形態２で使用する基準電圧生成回路19の回路図である。図３で示される通り、基準電圧生成回路19は、差動増幅器20、抵抗R3、定電流源I2を有する。基準電圧生成回路19は、VBと、差動増幅器20で生成される電圧とを抵抗R3で分圧した電圧を、基準電圧Vref_OT、Vref 1、Vref 2として出力する。すなわち、基準電圧Vref_OT、Vref 1、Vref 2は、電圧VBを基準とした電圧となる。なお、抵抗R3は、すべてが同じ抵抗値である必要はない。
（半導体装置の構成）
実施の形態２に係る半導体装置は、図１の半導体装置100と同じである。図３は、実施の形態２で使用する基準電圧生成回路19の回路図である。図３で示される通り、基準電圧生成回路19は、差動増幅器20、抵抗R3、定電流源I2を有する。基準電圧生成回路19は、VBと、差動増幅器20で生成される電圧とを抵抗R3で分圧した電圧を、基準電圧Vref_OT、Vref 1、Vref 2として出力する。すなわち、基準電圧Vref_OT、Vref 1、Vref 2は、電圧VBを基準とした電圧となる。なお、抵抗R3は、すべてが同じ抵抗値である必要はない。
【0030】
半導体装置100を自動車に搭載した場合、電源電圧VBはバッテリから供給されることになる。バッテリから供給される電圧は、バッテリの充電状態などにより変動することが予想される。電圧VBが変動すると、ノードN1、N2の電圧も変動することになる。そこで、本実施の形態２では、基準電圧Vref_OT、Vref 1、Vref 2を、VBを基準とした電圧とすることで、電圧変動に追従するようにしている。
【0031】
（半導体装置の動作）
半導体装置100の動作は、実施の形態１と同様であるため、詳細は省略する。
半導体装置100の動作は、実施の形態１と同様であるため、詳細は省略する。
【0032】
（効果）
以上のように、本実施の形態２に係る半導体装置100では、実施の形態１と同様の効果に加え、電源電圧の変動に追従することが可能となる。
以上のように、本実施の形態２に係る半導体装置100では、実施の形態１と同様の効果に加え、電源電圧の変動に追従することが可能となる。
【0033】
［実施の形態３］
（半導体装置の構成）
図４は、実施の形態３に係る半導体装置200の回路図である。実施の形態１との違いは、過熱検出回路として、比較器21とOR回路22が追加されていることである。比較器21の非反転入力端子にはメインMOS 1のソースが接続され、反転入力端子には基準電圧Vref 3が接続されている。OR回路22には、比較器18と21の出力が接続されている。OR回路22の出力は、過熱検出信号OT_DETとして出力される。
（半導体装置の構成）
図４は、実施の形態３に係る半導体装置200の回路図である。実施の形態１との違いは、過熱検出回路として、比較器21とOR回路22が追加されていることである。比較器21の非反転入力端子にはメインMOS 1のソースが接続され、反転入力端子には基準電圧Vref 3が接続されている。OR回路22には、比較器18と21の出力が接続されている。OR回路22の出力は、過熱検出信号OT_DETとして出力される。
【0034】
（半導体装置の動作）
半導体装置200の基本的な動作は、実施の形態１と同様である。半導体装置200では、図４で示される通り、比較器21がメインMOS 1のソース電圧と基準電圧Vref 3を比較している。ソース電圧がVref 3を超えた場合、ノードN1の電圧に関わらず、過熱検出信号OT_DETが出力される。
半導体装置200の基本的な動作は、実施の形態１と同様である。半導体装置200では、図４で示される通り、比較器21がメインMOS 1のソース電圧と基準電圧Vref 3を比較している。ソース電圧がVref 3を超えた場合、ノードN1の電圧に関わらず、過熱検出信号OT_DETが出力される。
【0035】
メインMOS 1のソース電圧とVref 3を比較する意味について、図５を用いて説明する。図５は、パワーMOSFETのSOA（Safety Operation Area）を示している。SOAを超えた領域（SOAの線よりも上のドレイン電流Id）でパワーMOSFETを動作させると、パワーMOSFETは熱破壊する。実施の形態１では、Vref_OTを適切に設定することで、SOAを超えないように制御可能である（図５のDetection line）。しかしながら、半導体装置はパワーMOSFETだけで構成されるわけではない。具体的には、半導体装置には、半導体チップ上のパッドと半導体パッケージの端子とを接続するボンディングワイヤなどが含まれる。ボンディングワイヤは、大電流が流れると溶断する可能性がある。この状態を図５のMelt線で示している。すなわち、パワーMOSFETはSOA領域でも、ボンディングワイヤが溶断してしまう場合がある。そこで、本実施の形態３では、SOA領域の監視に加え、Meltの監視を比較器21で行う。Vref 3を適切に設定することで（Vref 3＞Vref 2＞Vref 1）、Meltの監視ができ、SOA領域だったとしても、ボンディングワイヤ溶断による半導体装置の故障を防止することが可能となる。
【0036】
（効果）
以上のように、本実施の形態３に係る半導体装置200では、実施の形態１と同様の効果に加え、ボンディングワイヤの溶断等を防止することが可能となる。
以上のように、本実施の形態３に係る半導体装置200では、実施の形態１と同様の効果に加え、ボンディングワイヤの溶断等を防止することが可能となる。
【0037】
［実施の形態４］
（半導体装置の構成）
図６は、実施の形態４に係る半導体装置300の回路図である。実施の形態１との違いは、抵抗・容量ネットワーク（RC-NW）15である。実施の形態１では、抵抗・容量ネットワーク（RC-NW）15はCauer型等価回路で構成していたが、本実施の形態４では、Foster型等価回路で構成している。実施の形態１と同様に、抵抗R1、R2、容量C1、C2は、温度センサ16とパワーMOSFET間の熱抵抗と熱容量に相当する。Foster型等価回路は、Cauer型等価回路と比べ、複雑ではなく、デジタル回路による計算がしやすいといったメリットがある。なお、Foster型等価回路は、一般的に知られているものであるため、詳細は省略する。
（半導体装置の構成）
図６は、実施の形態４に係る半導体装置300の回路図である。実施の形態１との違いは、抵抗・容量ネットワーク（RC-NW）15である。実施の形態１では、抵抗・容量ネットワーク（RC-NW）15はCauer型等価回路で構成していたが、本実施の形態４では、Foster型等価回路で構成している。実施の形態１と同様に、抵抗R1、R2、容量C1、C2は、温度センサ16とパワーMOSFET間の熱抵抗と熱容量に相当する。Foster型等価回路は、Cauer型等価回路と比べ、複雑ではなく、デジタル回路による計算がしやすいといったメリットがある。なお、Foster型等価回路は、一般的に知られているものであるため、詳細は省略する。
【0038】
（効果）
以上のように、本実施の形態４に係る半導体装置300では、実施の形態１と同様の効果を得ることができる。
以上のように、本実施の形態４に係る半導体装置300では、実施の形態１と同様の効果を得ることができる。
【0039】
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。例えば、実施の形態２は、実施の形態３、４と組み合わせてもよい。
【符号の説明】
【0040】
１００、２００、３００ 半導体装置
１ メインMOSFET
２ センスMOSFET
３、６、７ N型トランジスタ
４、１７、２０ 差動増幅器
５ 電流生成回路
８、９、１０、１１、１２ P型トランジスタ
１３、１４、１８、２１ 比較器
１５ 抵抗・容量ネットワーク
１６ 温度センサ
１９ 基準電圧生成回路
２２ OR回路
１ メインMOSFET
２ センスMOSFET
３、６、７ N型トランジスタ
４、１７、２０ 差動増幅器
５ 電流生成回路
８、９、１０、１１、１２ P型トランジスタ
１３、１４、１８、２１ 比較器
１５ 抵抗・容量ネットワーク
１６ 温度センサ
１９ 基準電圧生成回路
２２ OR回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】