特開 2022-21506 はんだ膜、光学デバイス用部品、及び光学デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022021506

(43)【公開日】2022-02-03

(54)【発明の名称】はんだ膜、光学デバイス用部品、及び光学デバイス

(51)【国際特許分類】

   B23K 35/14 20060101AFI20220127BHJP

   C22C 5/02 20060101ALI20220127BHJP

   B32B 15/01 20060101ALI20220127BHJP

   C23C 14/06 20060101ALI20220127BHJP

   H01L 33/58 20100101ALI20220127BHJP

   H01L 33/48 20100101ALI20220127BHJP

   H01S 5/022 20210101ALI20220127BHJP

   H01L 31/0232 20140101ALI20220127BHJP

   H01L 31/02 20060101ALI20220127BHJP

   G02B 7/18 20210101ALI20220127BHJP

   G02B 7/00 20210101ALI20220127BHJP

   B23K 35/26 20060101ALI20220127BHJP

   B23K 35/30 20060101ALI20220127BHJP

【ＦＩ】

B23K35/14 A

C22C5/02

B32B15/01 E

C23C14/06 N

H01L33/58

H01L33/48

H01S5/022

H01L31/02 D

H01L31/02 B

G02B7/18 100

G02B7/00 F

B23K35/26 310A

B23K35/30 310A

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2020125104

(22)【出願日】2020-07-22

(71)【出願人】

【識別番号】000232243

【氏名又は名称】日本電気硝子株式会社

(74)【代理人】

【識別番号】110001232

【氏名又は名称】特許業務法人 宮▲崎▼・目次特許事務所

(72)【発明者】

【氏名】田中 宏和

(72)【発明者】

【氏名】山口 義正

(72)【発明者】

【氏名】藤田 浩輝

【テーマコード（参考）】

2H043

4F100

4K029

5F142

5F173

5F849

【Ｆターム（参考）】

2H043AE02

2H043BA01

4F100AB12D

4F100AB13D

4F100AB13E

4F100AB16D

4F100AB16E

4F100AB21B

4F100AB21C

4F100AB24E

4F100AB25A

4F100AB25C

4F100AB25E

4F100AB31C

4F100AB31E

4F100AB40E

4F100BA05

4F100BA08

4F100BA10A

4F100BA10D

4F100BA10E

4F100DD07A

4F100GB41

4F100JK14A

4F100JL11D

4F100JL11E

4F100JM02A

4F100JM02B

4K029AA09

4K029BA05

4K029BA15

4K029BB02

4K029BD00

4K029CA01

4K029CA05

5F142AA52

5F142AA54

5F142AA58

5F142BA32

5F142BA34

5F142CA11

5F142CA13

5F142CD18

5F142CE06

5F142CE15

5F142CE22

5F142CE32

5F142CF02

5F142DB02

5F142DB14

5F142GA21

5F173MA10

5F173MC03

5F173MC13

5F173MD84

5F173ME22

5F173ME85

5F173MF03

5F173MF28

5F849BA26

5F849JA08

5F849JA11

5F849JA20

5F849XB02

5F849XB05

(57)【要約】

【課題】表面の平坦性に優れ、反りを抑制することができる、はんだ膜を提供する。
【解決手段】光学デバイスにおける部品１０の固定に用いられるはんだ膜１であって、はんだ膜１が、Ａｕ層３及びＳｎ層４を含む、多層膜２を有し、Ａｕ層３における１層当たりの厚みが、１００ｎｍ以下であり、Ｓｎ層４における１層当たりの厚みが、１００ｎｍ以下である、はんだ膜１。
【選択図】図２

【特許請求の範囲】

【請求項1】

光学デバイスにおける部品の固定に用いられるはんだ膜であって、
前記はんだ膜が、Ａｕ層及びＳｎ層を含む、多層膜を有し、
前記Ａｕ層における１層当たりの厚みが、１００ｎｍ以下であり、
前記Ｓｎ層における１層当たりの厚みが、１００ｎｍ以下である、はんだ膜。

【請求項2】

前記Ａｕ層及び前記Ｓｎ層の合計の層数が、５０層以上である、請求項１に記載のはんだ膜。

【請求項3】

前記Ａｕ層及び前記Ｓｎ層が交互に積層されている、請求項１又は２に記載のはんだ膜。

【請求項4】

前記Ａｕ層及び前記Ｓｎ層の間に、Ａｕ及びＳｎの合金からなるＡｕ－Ｓｎ層が設けられている、請求項３に記載のはんだ膜。

【請求項5】

前記多層膜の積層方向において、前記部品から離れる側を外側としたときに、
前記多層膜の最外層が前記Ａｕ層である、請求項１～４のいずれか一項に記載のはんだ膜。

【請求項6】

前記多層膜の積層方向において、前記部品から離れる側を外側としたときに、
前記多層膜の最外層における表面の算術平均粗さＲａが、０．０５μｍ以下である、請求項１～５のいずれか１項に記載のはんだ膜。

【請求項7】

前記多層膜の積層方向において、前記部品から離れる側を外側としたときに、
前記多層膜の最外層における表面の最大高さＲｚが、０．２５μｍ以下である、請求項１～６のいずれか１項に記載のはんだ膜。

【請求項8】

前記多層膜におけるＡｕの質量の合計をＭ_Ａとし、Ｓｎの質量の合計をＭ_Ｓとしたときに、Ａｕ及びＳｎの質量の合計に対するＡｕの質量の比Ｍ_Ａ／（Ｍ_Ａ＋Ｍ_Ｓ）が、０．６０以上、０．９０以下である、請求項１～７のいずれか１項に記載のはんだ膜。

【請求項9】

前記部品と前記多層膜の間に設けられる密着膜をさらに備える、請求項１～８のいずれか１項に記載のはんだ膜。

【請求項10】

前記密着膜が、
前記部品側に設けられており、Ｃｒ、Ｔｉ、及びＮｉからなる群から選択される少なくとも１種を含む、第１の層と、
前記第１の層上に設けられており、Ｎｉ、Ｐｔ、Ｐｄ、及びＮｉ－Ｃｒ合金からなる群から選択される少なくとも１種を含む、第２の層と、
前記第２の層上に設けられており、ＰｔもしくはＡｕを含む、第３の層と、
を有する、請求項９に記載のはんだ膜。

【請求項11】

前記はんだ膜全体の厚みが、１μｍ以上、１０μｍ以下である、請求項１～１０のいずれか１項に記載のはんだ膜。

【請求項12】

主面を有する部品本体と、
前記部品本体の前記主面上に設けられている、請求項１～１１のいずれか１項に記載のはんだ膜と、
を備える、光学デバイス用部品。

【請求項13】

プリズム、光学素子、前記光学素子を搭載するためのサブマウント、及び前記光学素子を搭載するためのパッケージ用部材からなる群から選択される少なくとも１種である、請求項１２に記載の光学デバイス用部品。

【請求項14】

プリズムと、
前記プリズムに光を出射する又は前記プリズムからの光を受光する光学素子と、
前記プリズム及び前記光学素子が搭載されている、パッケージと、
前記光学素子及び前記パッケージの間に設けられている、サブマウントと、
を備え、
請求項１～１１のいずれか１項に記載のはんだ膜によって、前記プリズム及び前記パッケージが接合され、前記光学素子及び前記サブマウントが接合され、前記サブマウント及び前記パッケージが接合され、又は前記パッケージを構成する部材同士が接合されている、光学デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、はんだ膜、並びに該はんだ膜を用いた光学デバイス用部品及び光学デバイスに関する。

【背景技術】

【0002】

近年、ディスプレイや、プロジェクタ、あるいは自動車のヘッドランプ等の用途においては、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）や、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの光学素子が搭載された光学デバイスが用いられている。光学デバイスにおいて、光学素子などの部品は、はんだ膜を用いて実装基板に固定されている。

【0003】

例えば、下記の特許文献１には、Ａｕ層及びＳｎ層を交互に積層したＡｕＳｎ多層ハンダを用いて、光半導体素子を実装基板上にボンディングする方法が開示されている。特許文献１のＡｕＳｎ多層ハンダでは、１層当たりの厚みが１９００Å～２０００ÅであるＡｕ層と、１層当たりの厚みが２４００ÅであるＳｎ層とが積層されている。また、特許文献１のＡｕＳｎ多層ハンダでは、合計で７層のＡｕ層及びＳｎ層が積層されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１０－００６０７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

光デバイスにおいては、光学素子に加えて、光学素子を搭載するためのサブマウントや、プリズムなどの部品なども搭載されることがあり、これらの接合においてもはんだ膜が用いられることが多い。しかしながら、特許文献１のようなはんだ膜は、その平坦性が十分でなく、上記のような部品を実装基板等に固定する際に、十分に密着性を高められない場合がある。また、はんだ膜の膜応力によって反りが生じることがあり、この点からも密着性を高められない場合がある。この場合、光学素子やプリズムが実装基板から剥離したり、あるいは光学素子やプリズムが高さ方向において位置ずれしたりすることがある。従って、光学デバイスの信頼性を十分に高められないという問題がある。

【0006】

本発明の目的は、表面の平坦性に優れ、反りを抑制することができる、はんだ膜、並びに該はんだ膜を用いた光学デバイス用部品及び光学デバイスを提供することにある。

【課題を解決するための手段】

【0007】

本発明に係るはんだ膜は、光学デバイスにおける部品の固定に用いられるはんだ膜であって、前記はんだ膜が、Ａｕ層及びＳｎ層を含む、多層膜を有し、前記Ａｕ層における１層当たりの厚みが、１００ｎｍ以下であり、前記Ｓｎ層における１層当たりの厚みが、１００ｎｍ以下であることを特徴とする。

【0008】

本発明においては、前記Ａｕ層及び前記Ｓｎ層の合計の層数が、５０層以上であることが好ましい。

【0009】

本発明においては、前記Ａｕ層及び前記Ｓｎ層が交互に積層されていることが好ましい。前記Ａｕ層及び前記Ｓｎ層の間に、Ａｕ及びＳｎの合金からなるＡｕ－Ｓｎ層が設けられていることがより好ましい。

【0010】

本発明においては、前記多層膜の積層方向において、前記部品から離れる側を外側としたときに、前記多層膜の最外層が前記Ａｕ層であることが好ましい。

【0011】

本発明においては、前記多層膜の積層方向において、前記部品から離れる側を外側としたときに、前記多層膜の最外層における表面の算術平均粗さＲａが、０．０５μｍ以下であることが好ましい。

【0012】

本発明においては、前記多層膜の積層方向において、前記部品から離れる側を外側としたときに、前記多層膜の最外層における表面の最大高さＲｚが、０．２５μｍ以下であることが好ましい。

【0013】

本発明においては、前記多層膜におけるＡｕの質量の合計をＭ_Ａ、Ｓｎの質量の合計をＭ_Ｓとしたときに、Ａｕ及びＳｎの質量の合計に対するＡｕの質量の比Ｍ_Ａ／（Ｍ_Ａ＋Ｍ_Ｓ）が、０．６０以上、０．９０以下であることが好ましい。

【0014】

本発明においては、前記部品と前記多層膜の間に設けられる密着膜をさらに備えることが好ましい。前記密着膜が、前記部品側に設けられており、Ｃｒ、Ｔｉ、及びＮｉからなる群から選択される少なくとも１種を含む、第１の層と、前記第１の層上に設けられており、Ｎｉ、Ｐｔ、Ｐｄ、及びＮｉ－Ｃｒ合金からなる群から選択される少なくとも１種を含む、第２の層と、前記第２の層上に設けられており、ＰｔもしくはＡｕを含む、第３の層と、を有することが好ましい。

【0015】

本発明においては、前記はんだ膜全体の厚みが、１μｍ以上、１０μｍ以下であることが好ましい。

【0016】

本発明に係る光学デバイス用部品は、主面を有する部品本体と、前記部品本体の前記主面上に設けられている、本発明に従って構成されるはんだ膜と、を備えることを特徴とする。

【0017】

本発明においては、光学デバイス用部品が、プリズム、光学素子、前記光学素子を搭載するためのサブマウント、及び前記光学素子を搭載するためのパッケージ用部材からなる群から選択される少なくとも１種であることが好ましい。

【0018】

本発明に係る光学デバイスは、プリズムと、前記プリズムに光を出射する又は前記プリズムからの光を受光する光学素子と、前記プリズム及び前記光学素子が搭載されている、パッケージと、前記光学素子及び前記パッケージの間に設けられている、サブマウントと、を備え、本発明に従って構成されるはんだ膜によって、前記プリズム及び前記パッケージが接合され、前記光学素子及び前記サブマウントが接合され、前記サブマウント及び前記パッケージが接合され、又は前記パッケージを構成する部材同士が接合されていることを特徴とする。

【発明の効果】

【0019】

本発明によれば、表面の平坦性に優れ、反りを抑制することができる、はんだ膜、並びに該はんだ膜を用いた光学デバイス用部品及び光学デバイスを提供することができる。

【図面の簡単な説明】

【0020】

【図1】本発明の第１の実施形態に係るはんだ膜及び光学デバイス用部品を示す模式的断面図である。

【図2】本発明の第１の実施形態に係るはんだ膜が設けられている部分を拡大して示す模式的断面図である。

【図3】反りの抑制効果を説明するための図である。

【図4】本発明の第２の実施形態に係るはんだ膜が設けられている部分を拡大して示す模式的断面図である。

【図5】本発明の一実施形態に係る光学デバイスを示す模式的断面図である。

【図6】（ａ）～（ｃ）は、膜付き基板における反りの測定方法を説明するための模式図である。

【図7】比較例のはんだ膜における反りの問題を説明するための図である。

【発明を実施するための形態】

【0021】

以下、好ましい実施形態について説明する。但し、以下の実施形態は単なる例示であり、本発明は以下の実施形態に限定されるものではない。また、各図面において、実質的に同一の機能を有する部材は同一の符号で参照する場合がある。

【0022】

［はんだ膜及び光学デバイス用部品］
（第１の実施形態）
図１は、本発明の第１の実施形態に係るはんだ膜及び光学デバイス用部品を示す模式的断面図である。図２は、本発明の第１の実施形態に係るはんだ膜が設けられている部分を拡大して示す模式的断面図である。

【0023】

プリズム１０は、光学デバイスに用いられる光学デバイス用部品である。プリズム１０は、プリズム本体１１と、はんだ膜１と、反射膜１２とを備える。

【0024】

プリズム本体１１は、略台形の断面形状を有する。プリズム本体１１は、底面１１ａと、底面１１ａに接続されている斜面１１ｂと、底面１１ａに対向し、かつ斜面１１ｂに接続されている上面１１ｃとを有する。なお、プリズム本体１１の断面形状は、特に限定されず、略三角形等であってもよい。また、本実施形態において、プリズム本体１１は、適宜のガラス材料からなる。

【0025】

プリズム本体１１の斜面１１ｂ上には、反射膜１２が設けられている。反射膜１２は、例えば、高屈折率膜及び低屈折率膜が交互に積層された誘電体多層膜からなる。高屈折率膜の材料としては、例えば、ＴｉＯ_２、Ｔａ_２Ｏ_５、ＺｒＯ_２、又はＨｆＯ_２が挙げられる。低屈折率膜の材料としては、例えば、ＳｉＯ_２又はＭｇＦ_２が挙げられる。なお、反射膜１２は、単層の金属膜であってもよく、特に限定されない。また、反射膜１２は、プリズム本体１１の斜面１１ｂの少なくとも一部に設けられていればよく、例えば、斜面１１ｂの全面に設けられていてもよい。斜面１１ｂに反射膜１２が設けられることにより、光源から出射された光を好適に反射させることができる。もっとも、反射膜１２は、設けられていなくてもよい。反射膜１２は、例えば、スパッタリング法や真空蒸着法等により、各層を積層することによって形成することができる。

【0026】

また、プリズム本体１１の底面１１ａ上には、はんだ膜１が設けられている。光学デバイス用部品であるプリズム１０は、はんだ膜１により、実装基板やパッケージ等に固定される。なお、はんだ膜１は、プリズム本体１１の底面１１ａ全体に設けられていることが好ましいが、プリズム本体１１の底面１１ａの少なくとも一部に設けられていればよい。また、はんだ膜１は、プリズム本体１１の側面に回り込んでいてもよい。その場合、はんだ膜１による接合力をより一層高めることができる。

【0027】

図２に示すように、はんだ膜１は、Ａｕ層３及びＳｎ層４を含む、多層膜２により構成されている。本実施形態では、Ａｕ層３及びＳｎ層４が交互に積層されている。なお、多層膜２において、Ａｕ層３及びＳｎ層４は、交互に積層されていなくてもよい。もっとも、多層膜２において、Ａｕ層３及びＳｎ層４は、交互に積層されている部分を有することが好ましく、全てのＡｕ層３及びＳｎ層４が交互に積層されていることがより好ましい。この場合、はんだ膜１を加熱したときに、Ａｕ層３及びＳｎ層４においてより確実に金属を相互拡散させることができ、Ａｕ層３及びＳｎ層４をより確実に合金化させることができる。よって、光学デバイス用部品であるプリズム１０をパッケージ等へ実装するに際し、はんだ膜１による接合力をより確実に高めることができる。

【0028】

Ａｕ層３は、Ａｕを９５質量％以上含む金属層であることが好ましい。また、Ｓｎ層４は、Ｓｎを９５質量％以上含む金属層であることが好ましい。なお、ＡｕやＳｎの精製の度合いにより、Ｆｅ、Ｃｒ、Ｎｉ等の不純物が金属層に混入することがある。この場合においては、Ａｕ及びＳｎ各々の含有量が９５質量％以上であれば、本発明の効果を損なわないことが確認されている。また、Ａｕ層３及びＳｎ層４においては、Ａｕ及びＳｎが合金化されていてもよい。また、Ａｕ層３及びＳｎ層４の界面にＡｕ及びＳｎの合金からなるＡｕ－Ｓｎ層が形成されていてもよい。

【0029】

Ａｕ層３における１層当たりの厚みは、１００ｎｍ以下である。また、Ｓｎ層４における１層当たりの厚みは、１００ｎｍ以下である。はんだ膜１では、Ａｕ層３及びＳｎ層４における１層当たりの厚みが、上記上限値以下であるので、膜応力による反りを抑制することができる。これについては、図３及び図７を参照して以下のように説明することができる。

【0030】

図３では、ガラス基板２２の上に、はんだ膜２１が設けられている。はんだ膜２１では、１層当たりの厚みが１００ｎｍ以下のＡｕ層２３と、１層当たりの厚みが１００ｎｍ以下のＳｎ層２４とが交互に積層されている。また、図７では、ガラス基板１０２の上に、はんだ膜１０１が設けられている。はんだ膜１０１では、１層当たりの厚みが１００ｎｍよりも大きいＡｕ層１０３と、１層当たりの厚みが１００ｎｍよりも大きいＳｎ層１０４とが交互に積層されている。

【0031】

この際、ガラスの熱膨張係数は６．７×１０^－６／℃程度であり、Ａｕの熱膨張係数は１４．２×１０^－６／℃程度であり、Ｓｎの熱膨張係数は２３．０×１０^－６／℃程度であることから、各層を構成する熱膨張係数は、大きく異なっている。

【0032】

従って、図７に示すように、ガラス基板１０２の上に厚みの厚いＡｕ層１０３を形成すると、その熱膨張係数の差に起因して、膜付き基板１００全体に大きな応力が加わることとなる。そのため、図７に示す膜付き基板１００では、反りが生じ易い。これに対して、図３に示すように、ガラス基板２２の上に厚みの薄いＡｕ層２３を形成すると、膜付き基板２０全体に加わる応力が小さくなる。そのため、図３に示す膜付き基板２０では、反りが生じ難い。なお、図３及び図７においては、基板の反りに寄与すると考えられる部分を破線で示している。

【0033】

また、通常、Ａｕ層と、Ｓｎ層とは、逆方向に応力を有する。そのため、Ａｕ層と、Ｓｎ層の界面では、応力が打ち消し合い、基板の反りに寄与しない部分が形成される。ここで、図３に示すはんだ膜２１と、図７に示すはんだ膜１０１における膜全体の厚みが同じである場合、各層の厚みが薄いはんだ膜２１の方が基板の反りの原因となる膜厚が薄いため、反りの影響も小さくなる。その結果、膜付き基板２０全体に加わる応力を小さくすることができ、膜付き基板２０の反りを抑制することができる。なお、図３及び図７においては、応力が打ち消し合い、基板の反りに寄与しない部分を一点鎖線で示している。

【0034】

ところで、Ｓｎ層の厚みを厚くすると、Ｓｎ層が熱エネルギーを受けて結晶成長したり、あるいは酸化の影響を受けて膜表面の粗れが生じたりすることがある。これに対して、本実施形態では、Ｓｎ層４における１層当たりの厚みが１００ｎｍ以下と薄いので、熱エネルギーによる結晶成長や酸化の影響を小さくすることができ、その結果、膜表面１ａをより平坦にすることができる。

【0035】

また、はんだ膜１では、Ａｕ層３及びＳｎ層４における１層当たりの厚みが上記上限値以下であるため、加熱により、短時間でより確実に金属を相互拡散させることができ、Ａｕ層３及びＳｎ層４を短時間でより確実に合金化させることができる。よって、光学デバイス用部品であるプリズム１０をパッケージ等に実装するに際し、はんだ膜１によって短時間で確実に接合することができる。

【0036】

本実施形態において、Ａｕ層３の１層当たりの厚みは、好ましくは７０ｎｍ以下、より好ましくは５０ｎｍ以下、さらに好ましくは３０ｎｍ以下である。また、Ｓｎ層４の１層当たりの厚みは、好ましくは７０ｎｍ以下、より好ましくは５０ｎｍ以下、さらに好ましくは３０ｎｍ以下である。Ａｕ層３及びＳｎ層４の厚みが上記上限値以下である場合、はんだ膜１の膜表面１ａをより一層平坦なものとすることができ、しかも膜応力による反りをより一層抑制することができる。また、光学デバイス用部品であるプリズム１０をパッケージ等に実装するに際し、はんだ膜１によってより短時間で確実に接合することができる。一方、Ａｕ層３及びＳｎ層４における１層当たりの厚みの下限値は、特に限定されないが、例えば、１０ｎｍとすることができる。Ａｕ層３及びＳｎ層４における１層当たりの厚みが上記下限値より小さいと、各層の形成が困難となるおそれがある。

【0037】

本実施形態において、Ａｕ層３及びＳｎ層４の合計の層数は、好ましくは５０層以上、より好ましくは７０層以上、さらに好ましくは９０層以上、最も好ましくは１００層以上である。Ａｕ層３及びＳｎ層４の合計の層数が上記下限値以上である場合、はんだ膜１の表面をより一層平坦なものとすることができ、しかも膜応力による反りをより一層抑制することができる。また、光学デバイス用部品であるプリズム１０をパッケージ等に実装するに際し、はんだ膜１によってより短時間で確実に接合することができる。一方、Ａｕ層３及びＳｎ層４の合計の層数の上限値は、特に限定されないが、例えば、１８０層とすることができる。Ａｕ層３及びＳｎ層４の合計の層数が上記上限値より多い場合、各層が薄くなりすぎるため、各層の形成が困難となるおそれがある。

【0038】

本実施形態において、はんだ膜１の全体の厚みは、特に限定されないが、好ましくは１μｍ以上、より好ましくは３μｍ以上、好ましくは１０μｍ以下、より好ましくは６μｍ以下である。はんだ膜１の全体の厚みが上記下限値以上である場合、パッケージ等への実装に際し、はんだ膜１による接合力をより一層高めることができる。また、はんだ膜１の全体の厚みが上記上限値以下である場合、実装に際し金属が相互拡散する各層をより薄くすることができる。そのため、Ａｕ層３及びＳｎ層４を短時間でより確実に合金化させることができ、より短時間で確実に接合することができる。また、この場合、プリズム本体１１の高さ方向の位置ずれが小さくなるため、光学デバイス用部品であるプリズム１０の位置精度もより一層効果的に高めることができる。

【0039】

本実施形態において、はんだ膜１の膜表面１ａにおける算術平均粗さＲａは、好ましくは０．０５μｍ以下、より好ましくは０．０２μｍ以下である。はんだ膜１の膜表面１ａにおける算術平均粗さＲａが、上記上限値以下である場合、はんだ膜１とパッケージ等の密着性をより一層高めることができ、はんだ膜１による接合力をより一層高めることができる。なお、はんだ膜１の膜表面１ａにおける算術平均粗さＲａの下限値は、特に限定されないが、例えば、０．０１μｍとすることができる。また、算術平均粗さＲａは、ＪＩＳ Ｂ ０６０１：２０１３に準拠して測定することができる。

【0040】

本実施形態において、はんだ膜１の膜表面１ａにおける最大高さＲｚは、好ましくは０．２５μｍ以下、より好ましくは０．１５μｍ以下である。はんだ膜１の膜表面１ａにおける最大高さＲｚが、上記上限値以下である場合、はんだ膜１とパッケージ等の密着性をより一層高めることができ、はんだ膜１による接合力をより一層高めることができる。なお、はんだ膜１の膜表面１ａにおける最大高さＲｚの下限値は、特に限定されないが、例えば、０．１μｍとすることができる。また、最大高さＲｚは、ＪＩＳ Ｂ ０６０１：２０１３に準拠して測定することができる。

【0041】

本実施形態においては、はんだ膜１におけるＡｕの質量の合計をＭ_Ａとし、Ｓｎの質量の合計をＭ_Ｓとしたときに、Ａｕ及びＳｎの質量の合計に対するＡｕの質量の比Ｍ_Ａ／（Ｍ_Ａ＋Ｍ_Ｓ）が、好ましくは０．６０以上、より好ましくは０．６８以上、好ましくは０．９０以下、より好ましくは０．８２以下である。この場合には、Ａｕ及びＳｎが２８０℃の低温で溶け始める。よって、パッケージ等にはんだ膜１をより低温で接合することができる。

【0042】

本実施形態において、はんだ膜１の膜表面１ａを構成する最外層は、図２に示すようにＡｕ層３であることが好ましい。最外層をＡｕ層３とした場合、実装に際しパッケージ等に接する最外層を酸化し難くすることができ、はんだ膜１による接合力をより確実に高めることができる。

【0043】

本実施形態において、はんだ膜１は、例えば、真空蒸着法やスパッタリング法等により、各層を積層することによって形成することができる。

【0044】

また、はんだ膜１は、Ａｕ層３とＳｎ層４との間に積層されており、かつＡｕ及びＳｎの合金からなるＡｕ－Ｓｎ層を有していてもよい。この場合には、実装に際し、はんだ膜１の合金化の時間をより一層短縮することができ、生産性をより一層高めることができる。なお、Ａｕ－Ｓｎ層は、真空蒸着法やスパッタリング法を用いて２源蒸着や２源スパッタにより短時間で形成することができる。

【0045】

（第２の実施形態）
図４は、本発明の第２の実施形態に係るはんだ膜が設けられている部分を拡大して示す模式的断面図である。

【0046】

図４に示すように、はんだ膜３１は、さらに密着膜３３を有する。密着膜３３は、プリズム本体１１と多層膜３２との間に設けられている。従って、はんだ膜３１では、密着膜３３の上に多層膜３２が積層されている。密着膜３３を設けることにより、プリズム本体１１との密着性を高めることができる。

【0047】

密着膜３３は、第１の層３３ａ、第２の層３３ｂ、及び第３の層３３ｃを有する。第１の層３３ａは、プリズム本体１１側の層である。この第１の層３３ａ上に、第２の層３３ｂが積層されている。第２の層３３ｂ上に、第３の層３３ｃが積層されている。なお、第３の層３３ｃは、多層膜３２側の層である。

【0048】

第１の層３３ａを構成する材料としては、例えば、Ｎｉ、Ｃｒ、Ｔｉ、Ｗ、ＴｉＷ、Ｍｏ又はＮｉ－Ｃｒ合金等を用いることができる。なかでも、Ｎｉ、Ｃｒ、又はＴｉであることが好ましい。これらの材料は、１種を単独で用いてもよく、複数種を併用してもよい。なお、第１の層３３ａを構成する材料には、上記例示した材料が９５％以上含まれていることが望ましい。もっとも、第１の層３３ａは、本発明の効果を阻害しない範囲において、不純物や添加物を含んでいてもよい。

【0049】

第１の層３３ａの厚みは、特に限定されないが、例えば、０．０５μｍ以上、０．２μｍ以下とすることができる。第１の層３３ａは、めっき、蒸着、スパッタリング等の適宜の方法により形成することができる。

【0050】

第２の層３３ｂを構成する材料としては、例えば、Ｎｉ、Ｐｔ、Ｐｄ、Ｎｉ－Ｃｒ合金等を用いることができる。なかでも、Ｎｉ、Ｐｔ、Ｐｄ、又はＮｉ－Ｃｒ合金であることが好ましい。これらの材料は、１種を単独で用いてもよく、複数種を併用してもよい。なお、第２の層３３ｂを構成する材料には、上記例示した材料が９５％以上含まれていることが望ましい。もっとも、第２の層３３ｂは、本発明の効果を阻害しない範囲において、不純物や添加物を含んでいてもよい。

【0051】

第２の層３３ｂの厚みは、特に限定されないが、例えば、０．０２μｍ以上、１．０μｍ以下とすることができる。第２の層３３ｂは、めっき、蒸着、スパッタリング等の適宜の方法により形成することができる。なお、密着膜３３において、第２の層３３ｂは設けられていなくてもよい。

【0052】

第３の層３３ｃは、拡散防止層としての機能を有していることが望ましい。例えば、多層膜３２の成分が、第１の層３３ａ及び第２の層３３ｂへ拡散することを防止するための層であることが望ましい。これにより、はんだ膜３１のパッケージ等への接合力をより一層高めることができる。

【0053】

第３の層３３ｃは、特に限定されないが、本実施形態では、Ｐｔである。この場合、多層膜３２の成分が、第１の層３３ａ及び第２の層３３ｂへ拡散することをより一層抑制することができる。もっとも、第３の層３３ｃの材料は、Ｐｔには限定されず、Ａｕ又はＰｄ等であってもよい。これらの材料は、１種を単独で用いてもよく、複数種を併用してもよい。なお、第３の層３３ｃには、上記例示した材料が９５％以上含まれていることが望ましい。もっとも、第３の層３３ｃには、密着性を阻害しない範囲において、不純物や添加物が含まれていてもよい。

【0054】

第３の層３３ｃの厚みは、特に限定されないが、例えば、０．０５μｍ以上、１．０μｍ以下とすることができる。

【0055】

その他の点は、第１の実施形態と同様である。

【0056】

第２の実施形態で説明したはんだ膜３１のように、密着膜３３をさらに備えていてもよい。この場合においても、Ａｕ層３及びＳｎ層４の厚みをそれぞれ１００ｎｍ以下とすることにより、表面の平坦性に優れたものとすることができ、しかも膜応力による反りを抑制することができる。また、加熱によって、短時間でより確実に金属を相互拡散させることができ、Ａｕ層３及びＳｎ層４を短時間でより確実に合金化させることができる。よって、光学デバイス用部品であるプリズム３０をパッケージ等に実装するに際し、はんだ膜３１によって短時間で確実に接合することができる。

【0057】

なお、第１の実施形態及び第２の実施形態では、光学デバイス用部品としてプリズム１０，３０について説明した。もっとも、本発明において、光学デバイス用部品は、光学素子や、光学素子を搭載するためのサブマウント、あるいは光学素子を搭載するためのパッケージ用部材であってもよい。

【0058】

［光学デバイス］
図５は、本発明の一実施形態に係る光学デバイスを示す模式的断面図である。図５に示すように、光学デバイス４１は、光学素子４２と、サブマウント４３と、プリズム１０と、パッケージ４４とを備える。パッケージ４４内には、光学素子４２、サブマウント４３、及びプリズム１０が収容されている。

【0059】

より具体的には、パッケージ４４は、底部４５と、底部４５上に配置された側壁部４６とを有する容器状の部材である。パッケージ４４は、例えば、セラミック材料により構成することができる。セラミック材料としては、例えば、アルミナや窒化アルミニウム等を用いることができる。なかでも、放熱性をより一層高める観点からは、窒化アルミニウムであることが好ましい。

【0060】

底部４５は、実装面４５ａを有する。側壁部４６は、内面４６ａを有する。そして、底部４５の実装面４５ａ及び側壁部４６の内面４６ａには、金属膜４８が設けられている。

【0061】

本実施形態では、実装面４５ａにおける金属膜４８上に、光学素子４２及びプリズム１０が配置されている。より具体的には、金属膜４８上に、サブマウント４３が設けられており、その上に光学素子４２が配置されている。この際、サブマウント４３の一方側主面４３ａが、図示しないはんだ膜１により光学素子４２に接合されている。また、サブマウント４３の他方側主面４３ｂが、図示しないはんだ膜１により金属膜４８に接合されている。また、プリズム１０も、はんだ膜１により金属膜４８に接合されている。

【0062】

パッケージ４４は、金属膜４８を必ずしも有していなくてもよい。もっとも、パッケージ４４は、本実施形態のように金属膜４８を有していることが好ましい。このような構成は、特に、サブマウント４３やプリズム１０と、パッケージ４４との熱膨張率差が比較的大きい場合に有効である。

【0063】

金属膜４８は、Ａｕ膜であることが好ましい。この場合、金属膜４８が酸化し難いことから、光学デバイス４１の製造に際し、サブマウント４３やプリズム１０と、パッケージ４４との間の接合力をより一層高めることができる。

【0064】

なお、本実施形態では、底部４５における実装面４５ａの全面及び側壁部４６の内面４６ａの全面に、金属膜４８が設けられている。もっとも、金属膜４８は、少なくともサブマウント４３及びプリズム１０が配置される部分に設けられていればよい。

【0065】

パッケージ４４の側壁部４６上には、光学素子４２及びプリズム１０を封止するように、蓋体４７が設けられている。蓋体４７は、特に限定されないが、本実施形態ではガラス蓋である。また、蓋体４７及び側壁部４６は、図示しないはんだ膜１により接合されている。この場合には、接合後においてガスが生じないため、プリズム１０の反射膜１２に不純物が付着し難く、反射特性の劣化がより生じ難い。

【0066】

本実施形態において、光学素子４２は、プリズム１０に光を出射する光源である。光源としては、特に限定されないが、例えば、ＬＤやＬＥＤ等を用いることができる。図５に示すように、光学素子４２から出射した光Ａは、プリズム１０において反射され、蓋体４７を通り、光学デバイス４１外に出射される。なお、光学素子４２は、プリズム１０からの光を受光する受光素子であってもよい。

【0067】

サブマウント４３は、光学素子４２を搭載するために設けれている。また、サブマウント４３は、ヒートシンクを兼ねている。そのため、光学素子４２で発生した熱を、サブマウント４３を通して、パッケージ４４側へ効率よく放熱することができる。

【0068】

光学デバイス４１では、はんだ膜１により、プリズム１０及びパッケージ４４が接合され、光学素子４２及びサブマウント４３が接合され、サブマウント４３及びパッケージ４４が接合され、パッケージ４４における蓋体４７及び側壁部４６が接合されている。そのため、光学デバイス４１では、各部材における反りが抑制され、接合力が高められている。そのため、光学デバイス４１は、信頼性が高められている。

【0069】

また、光学デバイス４１では、各部材がはんだ膜１によって接合されているので、光学素子４２、サブマウント４３、及びプリズム１０をはんだ膜１によって実装した後、蓋体４７及び側壁部４６をはんだ膜１によって接合する際の加熱により、光学素子４２、サブマウント４３、及びプリズム１０の高さ方向における位置ずれが生じ難い。そのため、光学デバイス４１では、この点からも信頼性を高めることができる。なお、この理由については、以下のように説明することができる。

【0070】

はんだ膜１では、Ａｕ層３及びＳｎ層４の１層当たりの厚みが薄く、その界面の数が多くなっていることから、実装の際の加熱により、融点（共晶温度）が最も低くなるＡｕ：Ｓｎ＝８：２の割合のときの融点（２８０℃）で金属が相互拡散し、ＡｕとＳｎが合金化するものと考えられる。これに対して、一度合金化されたはんだ膜１では、上記のような界面が存在しないものと考えられることから、Ａｕ及びＳｎの実際の比率で定められるより高い融点を有することになると考えられる。このように、一度合金化されたはんだ膜１では融点が高くなることから、蓋体４７及び側壁部４６をはんだ膜１によって接合するリフロー時において、光学素子４２や、プリズム１０を動かし難くすることができ、その高さ方向における位置精度を高め得るものと考えられる。

【0071】

なお、光学素子４２、サブマウント４３、及びプリズム１０を接合する際の温度は、例えば、２８０℃～３４０℃とすることができる。また、蓋体４７及び側壁部４６を接合する際の温度は、２８０℃～３００℃とすることができる。このような温度範囲で接合させることにより、光学素子４２、サブマウント４３、及びプリズム１０の高さ方向における位置精度をより高めることができる。

【0072】

なお、この観点からは、本実施形態のように、光学素子４２、サブマウント４３、プリズム１０、及びパッケージ４４を構成する部材の接合が、全てはんだ膜１によって行われることが好ましい。もっとも、本発明においては、光学素子４２、サブマウント４３、プリズム１０、及びパッケージ４４を構成する部材の接合のうち、少なくとも１つの接合がはんだ膜１によって行わればよく、特に限定はされない。

【0073】

以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明する。本発明は、以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。

【0074】

（実施例１）
図６（ａ）に示すように、まず、ガラス基板５２（日本電気硝子社製、ＯＡ－１０Ｇ、厚み：０．１９７ｍｍ）上に、蒸着によって、Ａｕ層及びＳｎ層を交互に合計で１８０層積層することにより、膜付き基板５０を得た。なお、このとき、Ａｕ層の１層当たりの厚みをそれぞれ２５．６ｎｍとした。また、Ｓｎ層の１層当たりの厚みをそれぞれ２９．４ｎｍとした。なお、はんだ膜５１全体の厚みは、５μｍとした。

【0075】

（比較例１）
Ａｕ層及びＳｎ層を合計で２４層積層したこと、Ａｕ層の１層当たりの厚みをそれぞれ１８１ｎｍとしたこと、Ｓｎ層の１層当たりの厚みをそれぞれ２２０ｎｍとしたこと、並びにはんだ膜５１全体の厚みを５μｍとしたこと以外は、実施例１と同様にして膜付き基板５０を得た。

【0076】

［評価］
（反りの評価）
反りの評価において、膜付き基板５０の寸法は、図６（ａ）及び図６（ｂ）に示すように、長さａ：１００ｍｍとし、幅ｂ：１０ｍｍとした。また、Ａｕ層及びＳｎ層は、膜付き基板５０の長さ方向における第１の端部５０ｂ及び第２の端部５０ｃから長さｃ：３．５ｍｍの部分には成膜しなかった。

【0077】

反りの評価では、図６（ｃ）に示すステージ６０上に、膜付き基板５０を載置し、２５℃で１時間放置した後の反り量Ｌを測定した。なお、膜付き基板５０は、膜面５０ａが上方となるように載置した。そして、第１の端部５０ｂ及び第２の端部５０ｃと、膜付き基板５０の非膜面５０ｄにおける長さ方向の中心との高さの差を反り量Ｌとした。反り量Ｌは、２つの端部５０ｂ，５０ｃの反り量Ｌの平均とした。なお、非膜面５０ｄは、膜面５０ａと対向する面である。

【0078】

（表面平坦性の評価）
膜付き基板５０の膜面５０ａにおける算術平均粗さＲａ及び最大高さＲｚは、ＪＩＳ Ｂ ０６０１：２０１３に準拠して測定した。

【0079】

（密着力の評価）
密着力の評価においては、パッケージとして、Ａｕめっきされた部分を有する窒化アルミニウム基板を用意した。次に、膜付き基板５０をはんだ膜５１側から窒化アルミニウム基板のＡｕめっきされた部分に貼り付け、窒素雰囲気中で３２０℃に加熱することにより接合した。

【0080】

次に、引張圧縮試験機（株式会社今田製作所製 ＳＶ－２０１）を用いて膜付き基板５０を側面より押すことにより、密着力を評価した。なお、密着力の評価は、接合時間３秒及び接合時間１０秒の双方の条件にて行った。

【0081】

結果を下記の表１に示す。

【0082】

【表1】

【0083】

表１から明らかなように、Ａｕ層及びＳｎ層における１層当たりの厚みが１００ｎｍ以下である、実施例１のはんだ膜５１では、表面の平坦性に優れ、膜応力による反りを抑制することができ、短時間で確実に接合できることが確認できた。

【符号の説明】

【0084】

１，２１，３１，５１…はんだ膜
１ａ…膜表面
２，３２…多層膜
３，２３…Ａｕ層
４，２４…Ｓｎ層
１０，３０…プリズム
１１…プリズム本体
１１ａ…底面
１１ｂ…斜面
１１ｃ…上面
１２…反射膜
２０，５０…膜付き基板
２２，５２…ガラス基板
３３…密着膜
３３ａ…第１の層
３３ｂ…第２の層
３３ｃ…第３の層
４１…光学デバイス
４２…光学素子
４３…サブマウント
４３ａ…一方側主面
４３ｂ…他方側主面
４４…パッケージ
４５…底部
４５ａ…実装面
４６…側壁部
４６ａ…内面
４７…蓋体
４８…金属膜
５０ａ…膜面
５０ｂ…第１の端部
５０ｃ…第２の端部
５０ｄ…非膜面
６０…ステージ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】