特開 2022-22123 半導体装置、撮像ユニットおよび内視鏡

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022022123

(43)【公開日】2022-02-03

(54)【発明の名称】半導体装置、撮像ユニットおよび内視鏡

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20220127BHJP

   H01L 27/146 20060101ALI20220127BHJP

   H01L 25/065 20060101ALI20220127BHJP

   H01L 21/822 20060101ALI20220127BHJP

【ＦＩ】

H01L21/88 J

H01L27/146 D

H01L25/08 C

H01L21/88 Z

H01L27/04 C

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2021116067

(22)【出願日】2021-07-14

(31)【優先権主張番号】63/054,869

(32)【優先日】2020-07-22

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】000000376

【氏名又は名称】オリンパス株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】細貝 克己

(72)【発明者】

【氏名】足立 理

(72)【発明者】

【氏名】五十嵐 考俊

(72)【発明者】

【氏名】那須野 悟史

【テーマコード（参考）】

4M118

5F033

5F038

【Ｆターム（参考）】

4M118AA10

4M118AB01

4M118BA09

4M118CA01

4M118GD03

4M118HA25

4M118HA31

5F033JJ11

5F033MM30

5F033QQ07

5F033QQ11

5F033UU04

5F033VV04

5F033VV05

5F033VV10

5F033XX19

5F038AC04

5F038AC05

5F038AC10

5F038BE07

5F038BE09

5F038CA05

5F038CA07

5F038CA12

5F038CA16

5F038CD02

5F038CD03

5F038CD06

5F038CD14

(57)【要約】

【課題】撮像ユニットに供給される電圧を安定化し、安定した画像信号を実現する。
【解決手段】半導体装置は、半導体基板、半導体基板に配設されたトレンチキャパシタ、第１配線層、第２配線層、トレンチキャパシタの外側で半導体基板を貫通する第１ＴＳＶ、トレンチキャパシタの外側で半導体基板を貫通する第２ＴＳＶ、第１ＴＳＶに接続された第１接続端子、第１ＴＳＶに接続された第２接続端子、第２ＴＳＶに接続された第３接続端子、および第２ＴＳＶに接続された第４接続端子を含む。第１接続端子、第２接続端子、第３接続端子、および第４接続端子を含む複数の接続端子は、第１配線層および第２配線層の全エリアにわたって分散して配設される。
【選択図】図１

【特許請求の範囲】

【請求項1】

互いに反対側に位置する第１表面および第２表面を有する半導体基板と、
前記半導体基板の前記第１表面に配設されたトレンチキャパシタと、
前記半導体基板の前記第１表面に配設され、前記トレンチキャパシタを覆う第１配線層と、
前記半導体基板の前記第２表面に配設された第２配線層と、
前記トレンチキャパシタの外側で前記半導体基板を貫通する第１ＴＳＶ（Through Silicon Via：シリコン貫通電極）と、
前記トレンチキャパシタの外側で前記半導体基板を貫通する第２ＴＳＶと、
前記第１配線層に配設され、前記第１ＴＳＶに接続される第１接続端子と、
前記第２配線層に配設され、前記第１ＴＳＶに接続される第２接続端子と、
前記第１配線層に配設され、前記第２ＴＳＶに接続される第３接続端子と、
前記第２配線層に配設され、前記第２ＴＳＶに接続される第４接続端子と、を備え、
前記第１接続端子、前記第２接続端子、前記第３接続端子、および前記第４接続端子を含む複数の接続端子は、前記第１配線層および前記第２配線層の全エリアにわたって分散して配設される、半導体装置。

【請求項2】

前記半導体基板の前記第１表面は、前記トレンチキャパシタが占有する第１領域と、前記第１ＴＳＶおよび前記第２ＴＳＶが通過する第２領域とを含む、請求項１に記載の半導体装置。

【請求項3】

前記第１表面の前記第１領域は、前記第１表面の前記第２領域よりも大きい、請求項２に記載の半導体装置。

【請求項4】

前記第１配線層は、基板接触子およびゲート接触子を含む、請求項１に記載の半導体装置。

【請求項5】

前記トレンチキャパシタは、第１電極、第２電極および誘電体層を含み、前記第１電極と前記第２電極とは前記誘電体層を挟みこみ、前記ゲート接触子は前記第１電極に接続され、前記基板接触子は前記第２電極に接続される、請求項４に記載の半導体装置。

【請求項6】

前記第１配線層の配線によって、前記基板接触子は前記第１ＴＳＶに接続され、前記ゲート接触子は前記第２ＴＳＶに接続される、請求項４に記載の半導体装置。

【請求項7】

少なくとも前記第１接続端子および前記第３接続端子を含む複数の接続端子は、前記第１配線層の領域に均等に離間して設けられ、前記第１配線層の前記領域は、前記トレンチキャパシタが占有する前記半導体基板の前記第１表面の前記第１領域と重なり合う、請求項２に記載の半導体装置。

【請求項8】

少なくとも前記第２接続端子および前記第４接続端子を含む複数の接続端子は、前記第２配線層の領域に均等に離間して設けられ、前記第２配線層の前記領域は、前記トレンチキャパシタが占有する前記半導体基板の前記第１表面の前記第１領域に対応する、請求項２に記載の半導体装置。

【請求項9】

前記半導体装置の前記第２接続端子および前記第４接続端子が隣接する半導体装置の第１接続端子および第３接続端子とそれぞれ接続されるように、前記隣接する半導体装置に積み重ねられる、請求項１に記載の半導体装置。

【請求項10】

前記半導体装置の前記第２接続端子および前記第４接続端子が隣接する半導体装置の第２接続端子および第４接続端子とそれぞれ接続されるように、前記隣接する半導体装置に積み重ねられる、請求項１に記載の半導体装置。

【請求項11】

前記半導体装置の前記第１接続端子および前記第３接続端子が隣接する半導体装置の第１および第３接続端子とそれぞれ接続されるように、前記隣接する半導体装置に積み重ねられる、請求項１に記載の半導体装置。

【請求項12】

前記複数の接続端子は、前記半導体装置を上方から見て前記第１ＴＳＶおよび前記第２ＴＳＶと重なり合っていない、請求項１に記載の半導体装置。

【請求項13】

画素を前面に有し、グランド端子およびＶＤＤ端子を後面に有するイメージセンサと、
請求項１に記載の半導体装置と、を備え、
前記半導体装置の前記第１接続端子および前記第３接続端子は、前記イメージセンサの前記ＶＤＤ端子および前記グランド端子にそれぞれ接続される、撮像ユニット。

【請求項14】

画素を前面に有し、グランド端子およびＶＤＤ端子を後面に有するイメージセンサと、
請求項１に記載の半導体装置と、を備え、
前記半導体装置の前記第２接続端子および前記第４接続端子は、前記イメージセンサの前記ＶＤＤ端子および前記グランド端子にそれぞれ接続される、撮像ユニット。

【請求項15】

前記複数の接続端子は、少なくとも、前記第１配線層上の第５接続端子と、前記第２配線層上の第６接続端子とを含み、
前記第５接続端子は、第３ＴＳＶを介して前記第６接続端子に接続される、
請求項１４に記載の撮像ユニット。

【請求項16】

前記第３ＴＳＶは、画像信号、クロック信号および同期信号のうち少なくとも１つを伝達する、請求項１５に記載の撮像ユニット。

【請求項17】

請求項１３に記載の撮像ユニットを備える内視鏡。

【請求項18】

請求項１４に記載の撮像ユニットを備える内視鏡。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置、撮像ユニットおよび半導体装置を使用する内視鏡に関し、より詳細には、トレンチキャパシタを有する半導体装置、撮像ユニットおよび半導体装置を使用する内視鏡に関する。

【背景技術】

【0002】

トレンチキャパシタを有する半導体装置は、典型的には半導体の基板にトレンチキャパシタを備える（例えば、特許文献１を参照）。半導体装置は、イメージセンサなどの撮像ユニットの電気回路に供給されるＶＤＤ電圧の値を安定させるためにトレンチキャパシタを使用して電荷を蓄積する。半導体装置は、その表面に複数のトレンチを有し、かつ該複数のトレンチにそれぞれ埋め込まれた複数の電極を有することにより、トレンチキャパシタを形成することができる。ＶＤＤ電圧およびＧＮＤ電圧を電極に供給することによって、トレンチキャパシタは電荷を蓄積する。

【0003】

半導体装置を使用する内視鏡システムは、典型的には、内視鏡およびプロセッサユニットを含む。プロセッサユニットは、電圧源を制御して、ＶＤＤ電圧（電源電圧）およびＧＮＤ電圧（グランド電圧）を内視鏡に供給する。内視鏡は、内視鏡の先端構成部分に設けられたイメージセンサを含む。イメージセンサは、電圧源から供給されるＶＤＤ電圧およびＧＮＤ電圧を使用することによって画像信号を生成するために使用される。イメージセンサに供給されるＶＤＤ電圧は、通常操作における一定の値（例えば、３．３Ｖ）を有する。しかし、ＶＤＤ電圧の値は、外乱などによって低下する場合がある。この状況では、イメージセンサは安定な画像信号を生成することができない。したがって、イメージセンサに供給されるＶＤＤ電圧を安定させることができる半導体装置を提供する必要がある。

【0004】

トレンチキャパシタを有する半導体装置とイメージセンサとは、通常、イメージセンサに供給されるＶＤＤ電圧を安定させるために積み重ねられる。この場合、ＶＤＤ電圧およびＧＮＤ電圧を半導体装置およびイメージセンサにそれぞれ供給するために、ＴＳＶ（Through Silicon Via：シリコン貫通電極）が半導体装置に配設される。

【0005】

関連技術において、ＴＳＶを利用する複数の半導体基板は一緒に積み重ねられる。例えば、複数のＤＲＡＭ（Dynamic Random Access Memory：ダイナミックランダムアクセスメモリ）基板が積み重ねられる場合、典型的にはＴＳＶはこれらのＤＲＡＭ基板のエッジ領域に配設される。エッジ領域は半導体基板の表面においてＤＲＡＭの外側領域である。複数の半導体基板は、互いにＴＳＶ位置で積み重ねられて接続される。ＧＮＤ電圧およびＶＤＤ電圧は、ＴＳＶを使用することによって各ＤＲＡＭ基板に供給される。各半導体基板は、ＧＮＤ電圧、ＶＤＤ電圧および信号を伝達するためにＴＳＶを有する。しかし、エッジ領域にＴＳＶを有する半導体基板がＴＳＶ位置で接続される場合、バンプ接続プロセスなどによるＴＳＶ位置の応力集中によって半導体基板が損傷を受けるといった問題がある。この問題は、特に、小型かつ薄型の半導体基板が積み重ねられて互いに接続される場合に発生しやすい。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許出願公開第２０１３／０１６１７９２Ａ１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

したがって、本開示は、関連技術の制限および欠点に起因する問題のうち１つまたは複数の問題を実質的に防ぐ、トレンチキャパシタを有する半導体装置、撮像ユニットおよび内視鏡を提供することを目的とする。

【課題を解決するための手段】

【0008】

本開示に係る半導体装置は、互いに反対側に位置する第１表面および第２表面を有する半導体基板と、半導体基板の第１表面に配設されたトレンチキャパシタと、半導体基板の第１表面に配設されて、トレンチキャパシタを覆う第１配線層と、半導体基板の第２表面に配設された第２配線層と、トレンチキャパシタの外側で半導体基板を貫通する第１ＴＳＶ（Through Silicon Via：シリコン貫通電極）と、トレンチキャパシタの外側で半導体基板を貫通する第２ＴＳＶと、第１配線層に配設され、第１ＴＳＶに接続される第１接続端子と、第２配線層に配設され、第１ＴＳＶに接続される第２接続端子と、第１配線層に配設され、第２ＴＳＶに接続される第３接続端子と、第２配線層に配設され、第２ＴＳＶに接続される第４接続端子と、を備え、第１接続端子、第２接続端子、第３接続端子、および第４接続端子を含む複数の接続端子は、第１配線層および第２配線層の全エリアにわたって分散して配設される。

【0009】

本開示に係る撮像ユニットは、イメージセンサと半導体装置とを備える。イメージセンサは、画素を第１表面に有し、グランド端子およびＶＤＤ端子を第２表面に有する。半導体装置は、イメージセンサのＶＤＤ端子およびグランド端子にそれぞれ接続される第１接続端子および第３接続端子を有する。

【0010】

本開示に係る内視鏡は、撮像ユニットを備える。

【0011】

本発明の追加の特徴および利点は、以下の明細書に記載され、部分的には本明細書によって明らかになり、あるいは本開示の手法により理解されるであろう。本発明の目的および他の利点は、特に、本明細書および特許請求の範囲ならびに添付の図面に記載される構造によって実現および達成される。

【発明の効果】

【0012】

本開示によれば、撮像ユニットに供給される電圧を安定化し、安定した画像信号を実現できる。

【図面の簡単な説明】

【0013】

【図1】図１は、第１の実施形態に係る半導体装置を概略的に示す横断面図である。

【図2A】図２Ａは、図１の半導体装置のある特定の構成要素を概略的に示す斜視図である。

【図2B】図２Ｂは、図１の半導体装置のある特定の構成要素を概略的に示す斜視図である。

【図2C】図２Ｃは、図１の半導体装置のある特定の構成要素を概略的に示す斜視図である。

【図3A】図３Ａは、図２Ａの構成要素を概略的に示す平面図である。

【図3B】図３Ｂは、図２Ｂの構成要素を概略的に示す平面図である。

【図3C】図３Ｃは、図２Ｃの構成要素を概略的に示す平面図である。

【図4】図４は、第２の実施形態に係る撮像ユニットを概略的に示す横断面図である。

【図5】図５は、第３の実施形態に係る撮像ユニットを概略的に示す横断面図である。

【図6】図６は、第４の実施形態に係る半導体装置を概略的に示す横断面図である。

【図7A】図７Ａは、図６の半導体装置のある特定の構成要素を概略的に示す斜視図である。

【図7B】図７Ｂは、図６の半導体装置のある特定の構成要素を概略的に示す斜視図である。

【図7C】図７Ｃは、図６の半導体装置のある特定の構成要素を概略的に示す斜視図である。

【図8A】図８Ａは、図７Ａの半導体装置の構成要素を概略的に示す平面図である。

【図8B】図８Ｂは、図７Ｂの半導体装置の構成要素を概略的に示す平面図である。

【図8C】図８Ｃは、図７Ｃの半導体装置の構成要素を概略的に示す平面図である。

【図9】図９は、第５の実施形態に係る内視鏡システムを概略的に示す斜視図である。

【図10】図１０は、図９の内視鏡システムの先端構成部分を概略的に示す横断面図である。

【発明を実施するための形態】

【0014】

本発明の好ましい実施形態の詳細に参照番号が付与され、その具体例が添付の図面に示されている。図１は、第１の実施形態に係る半導体装置を概略的に示す横断面図である。図２Ａ、図２Ｂ、および図２Ｃはそれぞれ、図１の半導体装置のある特定の構成要素を概略的に示す斜視図である。図３Ａ、図３Ｂ、および図３Ｃは、図２Ａ、図２Ｂ、および図２Ｃの構成要素をそれぞれ概略的に示す平面図である。

【0015】

図３Ａは、図１および図２Ａの矢印Ａ－Ａ´に対する平面図を示している。図３Ｂは、図１および図２Ｂの矢印Ｂ－Ｂ´に対する平面図を示している。図３Ｃは、図１および図２Ｃの矢印Ｃ－Ｃ´に対する平面図を示している。

【0016】

図１に示すように、半導体装置１は、半導体基板２と、半導体基板２に埋め込まれたトレンチキャパシタ３と、半導体基板２の前面を覆う第１配線層４と、半導体基板２の後面を覆う第２配線層５とを含むことができる。半導体装置１はまた、トレンチキャパシタエリアの外側であるトレンチキャパシタ３の外側エリアで半導体基板２を貫通する第１ＴＳＶ（Through Silicon Via：シリコン貫通電極）１１および第２ＴＳＶ１２を含んでいてもよい。半導体装置１は、複数の接続端子をさらに含んでいてもよい。図１に示すように、複数の接続端子は、例えば、少なくとも第１接続端子２１、第２接続端子２２、第３接続端子２３、および第４接続端子２４を有していてもよく、これら端子は、半導体基板２の前面および後面で分散して配設することができる。例えば、第１接続端子２１および第３接続端子２３は、半導体基板２の前面に配設することができ、第２接続端子２２および第４接続端子２４は、半導体基板２の後面に配設することができる。さらに、第１接続端子２１および第３接続端子２３は、追加の接続端子と共に互いに規則的な距離をおいて半導体基板２の前面に均等に配設されてもよい。第２接続端子２２および第４接続端子２４は、異なる追加の接続端子と共に互いに規則的な距離をおいて半導体基板２の後面に均等に配設されてよい。

【0017】

半導体基板２は、正方形または長方形板状であるか、または、半導体基板２を利用する電子装置に好適な形状に形成することができる。半導体基板２は、水平幅および垂直幅を有してもよく、それらの幅のそれぞれは、５００マイクロメートルから１５００マイクロメートルの範囲にすることができる。半導体基板２の厚みは、４０マイクロメートルから６０マイクロメートルの範囲にすることができる。

【0018】

半導体基板２は、互いに反対側に位置する第１表面２ａおよび第２表面２ｂを含む。図１に示すように、第１表面２ａは、半導体基板２の前面であり、第２表面２ｂは、半導体基板２の後面であってよい。また、複数のトレンチキャパシタ３は、第１表面２ａに配設することができる。本実施形態では、複数のトレンチキャパシタ３は、互いに規則的な距離をおいて互いに離間して設けられている場合があり、第１表面２ａの周辺領域を除く第１表面２ａの全エリアを実質的に一様に占有する。各トレンチキャパシタ３は、第１電極３ａ、誘電体層３Ｂ、および第２電極（埋め込まれた電極）３ｃを含んでいてもよい。

【0019】

トレンチキャパシタ３は、以下の通りに形成することができる。複数のトレンチをドライエッチングプロセスなどによって第１表面２ａに形成する。膜状の金属層を気相堆積プロセスなどによってトレンチキャパシタ３ごとに第１電極３ａとして形成する。第１電極３ａが複数のトレンチを覆う。次に、膜状の誘電体層３ｂを第１電極３ａ上に第１電極３ａを覆うように形成する。その後、第１電極３ａと第２電極３ｃとで誘電体層３ｂを挟みこむように、第１電極３ａおよび誘電体層３ｂによって覆われたトレンチに第２電極３ｃを部分的に埋め込む。トレンチキャパシタ３の深さは、例えば、５マイクロメートルから２０マイクロメートルの範囲にすることができる。各トレンチキャパシタ３のピッチ、またはトレンチキャパシタ３同士の間の距離は、１マイクロメートルから３マイクロメートルの範囲にすることができる。

【0020】

複数のトレンチキャパシタ３は、これらのトレンチキャパシタ３の配設時に複数のグループに分割されてもよい。例えば、トレンチキャパシタ３の各グループは、少なくとも３個から１０個のトレンチキャパシタ３を含む場合がある。本実施形態では、図１の左側は、トレンチキャパシタ３の第１グループを示している（３つのトレンチキャパシタ３のみが、横断面図の左側に示されている）。トレンチキャパシタ３の第１グループは、１つの第２電極３ｃを共有することができる。図１の右側は、トレンチキャパシタ３の第２グループを示している（３つのトレンチキャパシタ３のみが、横断面図の右側に示されている）。トレンチキャパシタ３の第２グループは、異なる第２電極３ｃを共有することができる。第１電極３ａおよび誘電体層３ｂはまた、第２電極３ｃと同じ、または類似の態様で共有される。第１配線層４は、複数のゲート接触子７および複数の基板接触子８を含んでもよい。ゲート接触子７および基板接触子８は、複数のトレンチキャパシタ３に接続される。図１に示すように、ゲート接触子７は、トレンチキャパシタ３の外側で露出している第２電極３ｃの一部に接触することによって、第２電極３ｃに接続されてもよい。第１電極３ａは、トレンチの内側に形成された第１構成部分、および第１表面２ａ上のトレンチの外側に配置された第２構成部分を含む。基板接触子８は、トレンチの外側に配置された第１電極３ａの第２構成部分に直接接触することによって第１電極３ａに接続されてよい。後述するように、ＶＤＤ電圧は、基板接触子８に供給されてよく、ＧＮＤ電圧はゲート接触子７に供給されてよい。

【0021】

図２Ａ、図２Ｂ、および図２Ｃはそれぞれ、図１の半導体装置１のある特定の構成要素を概略的に示す斜視図である。図２Ｂに示すように、複数のトレンチキャパシタ３は、互いに並列に形成される。各トレンチキャパシタ３の長手方向の長さは、５マイクロメートルから１０マイクロメートルの範囲にすることができる。参照符号５１は、半導体基板２の第１表面２ａにトレンチキャパシタ３が形成されている、トレンチキャパシタエリアを指している。トレンチキャパシタエリア５１は、第１表面２ａの第１領域に相当する。第１表面２ａの第１領域５１は、電荷の量を増加させるために、第１表面２ａの全エリアの８０％までのサイズにすることができる。第１表面２ａの図２Ｂの第２領域５２は、第１領域５１を囲み、第１ＴＳＶ１１、第２ＴＳＶ１２、および半導体装置１に必要な他の構成要素によって使用することができるエリアを提供する。

【0022】

図１に戻り、第１配線層４は半導体基板２の第１表面２ａに形成されている。第１配線層４はトレンチキャパシタ３を覆っている。第２配線層５は半導体基板２の第２表面２ｂに形成されている。第１配線層４は、配線４ａおよび４ｂなどの複数の配線がその中に埋め込まれている絶縁体層を含んでいる。第２配線層５は、配線５ａおよび５ｂなどの複数の配線がその中に埋め込まれている絶縁体層を含んでいる。

【0023】

第１ＴＳＶ１１および第２ＴＳＶ１２は、第１表面２ａと第２表面２ｂとの間の厚み方向で、半導体基板２を貫通している。図２Ｂおよび図３Ｂに示すように、第１ＴＳＶ１１および第２ＴＳＶ１２は、トレンチキャパシタエリア５１のエリア外側に配設され、このエリアは、トレンチキャパシタエリア５１の外側エリアと呼ばれ、半導体基板２の第１表面２ａの第２領域に相当する。

【0024】

第１ＴＳＶ１１および第２ＴＳＶ１２は、以下のように半導体基板２に構成されてよい。まず複数のＴＳＶホールをドライエッチングプロセスなどによって厚み方向で半導体基板２に形成する。その後、Ｃｕ金属などの導体材料をめっきプロセスなどによってＴＳＶホールに埋め込む。第１ＴＳＶ１１の直径は、例えば、１０から５０マイクロメートルの範囲にすることができる。半導体基板２のエッジから第１ＴＳＶ１１の外端までの距離ｄ１は、１０から２０マイクロメートルの範囲に設定することができる。

【0025】

図１に示すように、第１接続端子２１および第３接続端子２３は、第１配線層４の外側表面（露出表面）に配設されてよい。第２接続端子２２および第４接続端子２４は、第２配線層５の外側表面（露出表面）に配設されてよい。

【0026】

第１ＴＳＶ１１は、第１配線層４の配線４ａによって第１接続端子２１に接続することができる。第２ＴＳＶ１２は、第１配線層４の配線４ｂによって第３接続端子２３に接続することができる。第１ＴＳＶ１１は、第２配線層５の配線５ａによって第２接続端子２２に接続することができる。第２ＴＳＶ１２は、第２配線層５の配線５ｂによって第４接続端子２４に接続することができる。

【0027】

次に、ＴＳＶおよび接続端子の配設についての説明を以下に提示する。図３Ｂに示すように、第１ＴＳＶ１１および第２ＴＳＶ１２は、トレンチキャパシタエリア５１の外側エリアに配設することができる。トレンチキャパシタエリア５１の外側エリアは、第１表面２ａ上のトレンチキャパシタ３によって占有されるトレンチキャパシタエリア５１を囲む周囲エリア５２、５３を含む。言い換えると、トレンチキャパシタエリア５１は、周囲エリア５２、５３を除く半導体基板２の第１表面２ａの全エリアを実質的に占有する場合がある。

【0028】

図３Ｂに示すように、この実施形態において、周囲エリア５２、５３は、半導体基板２の左右のエッジ領域であってよい。特に、周囲エリア５２は、半導体基板２の左エッジからトレンチキャパシタエリア５１の外端までの左領域であってもよい。周囲エリア５３は、半導体基板２の右エッジから、トレンチキャパシタエリア５１の外端までの右領域であってもよい。半導体基板２のエッジからトレンチキャパシタエリア５１の外端までの距離ｄ２は、例えば、２０から７０マイクロメートルの範囲で設定することができる。

【0029】

他方では、第１接続端子２１、第２接続端子２２、第３接続端子２３および第４接続端子２４を含む複数の接続端子は、半導体装置１の第１配線層４および第２配線層５の全エリアにわたって分散して配設することができる。例えば、複数の接続端子は、均等に、所定の距離をおいて互いに離間して配設されてよい。これらの接続端子はまた、あるパターンで第１配線層４に配設され、かつ異なるパターンで第２配線層５に配設されてもよい。これらの接続端子はまた、第１配線層４および第２配線層５のうち任意の１つに異なるパターンで配設されてよい。これらの接続端子の配列は、半導体基板２のエッジエリアに配設された他の構成要素と重なり合うことなく、半導体装置１の第１配線層４および第２配線層５の全エリアを効果的に利用するように作られる必要がある。例えば、図２Ａ、図２Ｂ、および図２Ｃに示すように、複数の接続端子２１、２２、２３および２４は、半導体装置１を上方から見たとき第１ＴＳＶ１１および第２ＴＳＶ１２と重なり合っていない。

【0030】

図３Ａに示すように、第１配線層４の全エリアに対して、第１接続端子２１および第３接続端子２３は、第１配線層４に「分散して配設される」。第１接続端子２１および第３接続端子２３を分散した態様（「分散して配設される」を意味する）で第１配線層４に配設する態様について、以下に記載する。

【0031】

第１配線層４の全エリアに対して、第１接続端子２１および第３接続端子２３は、第１配線層４に均等に離間して配設されてよい。第１接続端子２１および第３接続端子２３が第１配線層４に配設される領域は、トレンチキャパシタ３が半導体基板２の第１表面２ａを占有する領域（トレンチキャパシタエリア５１）に相当し、かつトレンチキャパシタエリア５１と重なり合う。

【0032】

接続端子を第１配線層４に均等に配設する態様は、以下のように定義される。図３Ａに示すように、この実施形態において、第１配線層４の表面は仮想線Ｘによって実質的に均等に２つに分割されるので、第１接続端子２１および第３接続端子２３は、第１配線層４に均等に配設される。仮想点Ｘ１、Ｘ２はそれぞれ、分割されたエリアの中心点である。第１接続端子２１は中心点Ｘ１の上に配設される。第３接続端子２３は中心点Ｘ２の上に配設される。３つの接続端子が第１配線層４にある場合、類似の方式で、３つの接続端子は、第１配線層４を３つに均等に分割したエリアのそれぞれの中心点の上に配設することができる。４つの接続端子が第１配線層４にある場合、４つの接続端子は、第１配線層４を４つに均等に分割したエリアのそれぞれの中心点の上に配設することができる。

【0033】

接続端子を配設する別の態様は、接続端子と配線層のエッジ部分との間、ならびにＴＳＶと半導体基板２との間の距離によって定義される。本実施形態では、第１接続端子２１および第３接続端子２３の配置が、第１距離Ｌ１および第２距離Ｌ２の２つの異なる距離によって画定される場合がある。図３Ａに示すように、第１距離Ｌ１は、第１接続端子２１と第１配線層４のエッジ部分との間の距離であり、この距離は５０マイクロメートルから１００マイクロメートルの範囲であってもよい。図３Ｂに示すように、第２距離Ｌ２は、第１ＴＳＶ１１と半導体基板２のエッジ部分との間の距離であり、この距離は１０マイクロメートルから２０マイクロメートルの範囲であってもよい。同様に、図３Ａに示すように、第１距離Ｌ１は、第３接続端子２３と第１配線層４のエッジ部分との間の最短距離であり、この距離は５０マイクロメートルから１００マイクロメートルの範囲であってもよい。図３Ｂに示すように、第２距離Ｌ２は、第２ＴＳＶ１２と半導体基板２のエッジ部分との間の最短距離であり、この距離は１０マイクロメートルから２０マイクロメートルの範囲であってもよい（第２距離Ｌ２は、上述した距離ｄ１と同じ距離とすることができる）。第１距離Ｌ１および第２距離Ｌ２は、第１距離Ｌ１が第２距離Ｌ２よりも長くなるように設定される。

【0034】

第２接続端子２２および第４接続端子２４もまた、第１接続端子２１および第３接続端子２３と同じ方式で、または第１接続端子２１および第３接続端子２３とは異なる方式で（追加の異なる配列がある場合）、第２配線層５に分散的にかつ均等に配設されてよい。

【0035】

前述したように、第１接続端子２１、第２接続端子２２、第３接続端子２３、および第４接続端子２４を含む複数の接続端子は、半導体装置１の第１配線層４および第２配線層５の全エリアにわたって分散して配設される。この構造配列によって、半導体装置１が他の基板または他のケーブルに接続される場合に、接続プロセスによって生じる応力は、半導体装置１の第１配線層４および第２配線層５の全エリアにわたって分散される。その結果、接続プロセスによる半導体装置１への応力集中によって典型的に起こる損傷を仮に防げないとしても最小化することができる。

【0036】

他方では、第１ＴＳＶ１１および第２ＴＳＶ１２は、トレンチキャパシタエリア５１の外側エリアで半導体基板２を貫通する。図３Ｂに示すように、第１ＴＳＶ１１および第２ＴＳＶ１２は、周囲エリア５２、５３にそれぞれ配設される。この構造配列によって、トレンチキャパシタエリア５１は、第１表面２ａのより広い部分を占有し、望ましくは第１表面２ａの全エリアの少なくとも７５％以上を占有し、これによって、半導体装置１の電荷の量が増加する。

【0037】

（第２の実施形態）
図４は、第２の実施形態による撮像ユニット１００の横断面図である。撮像ユニット１００は、半導体装置１およびイメージセンサ３０を含むことができる。イメージセンサ３０は、正方形または長方形板状であるか、または半導体装置１と整合する適切な形状であってよい。イメージセンサ３０は、５００マイクロメートルから１５００マイクロメートルの範囲で、半導体装置１と同じ垂直幅および水平幅を有してもよい。イメージセンサ３０は、イメージセンサ３０の前面上の画素３１を含む。イメージセンサ３０は、イメージセンサ３０の後面上のＶＤＤ端子３２およびＧＮＤ端子３３を含む。

【0038】

イメージセンサ３０および半導体装置１が一緒に積み重ねられる場合、イメージセンサ３０の後面と、半導体基板２の第１表面２ａとは、互いに向き合う場合がある。したがって、バンプ接続プロセスなどによって、ＶＤＤ端子３２は第１接続端子２１に接続され、ＧＮＤ端子３３は第３接続端子２３に接続される。

【0039】

ＶＤＤケーブル４１およびＧＮＤケーブル４２は、半導体基板２の第２表面２ｂの片側に配設されてよい。ＶＤＤケーブル４１はＶＤＤ電圧を伝達し、ＧＮＤケーブル４２はＧＮＤ電圧を伝達する。ＶＤＤケーブル４１は、第２接続端子２２に接続されるチップ端子４１ａを含む。ＧＮＤケーブル４２は、第４接続端子２４に接続されるチップ端子４２ａを含む。

【0040】

ＶＤＤ電圧は、外部電圧源（図示せず）からＶＤＤケーブル４１に供給されてよい。ＧＮＤ電圧は、同じ外部電圧源または異なる外部電圧源からＧＮＤケーブル４２に供給されてよい。

【0041】

ＶＤＤ電圧は、ＶＤＤケーブル４１、第２接続端子２２、第２配線層５の配線５ａ、第１ＴＳＶ１１、第１配線層４の配線４ａ、および基板接触子８を通過する。基板接触子８は、第１電極３ａにＶＤＤ電圧を供給する。

【0042】

ＧＮＤ電圧は、ＧＮＤケーブル４２、第４接続端子２４、第２配線層５の配線５ｂ、第２ＴＳＶ１２、第１配線層４の配線４ｂ、およびゲート接触子７を通過する。ゲート接触子７は、第２電極３ｃにＧＮＤ電圧を供給する。ＶＤＤ電圧およびＧＮＤ電圧を基板接触子８およびゲート接触子７にそれぞれ供給することによって、トレンチキャパシタ３は電荷を蓄積する。

【0043】

ＶＤＤ電圧はまた、第１ＴＳＶ１１、第１配線層４の配線４ａおよび第１接続端子２１を通過する。第１接続端子２１は、ＶＤＤ電圧をイメージセンサ３０のＶＤＤ端子３２に供給する。ＧＮＤ電圧はまた、第２ＴＳＶ１２、第１配線層４の配線４ｂおよび第３接続端子２３を通過する。第３接続端子２３は、ＧＮＤ電圧をイメージセンサ３０のＧＮＤ端子３３に供給する。イメージセンサ３０は、ＶＤＤ電圧およびＧＮＤ電圧を使用することによって画素３１を駆動し、安定的に画像信号を生成する。

【0044】

半導体装置１によるＶＤＤ電圧を安定させるプロセスについて、以下に記載する。外部電圧源（図示せず）は、ＶＤＤ電圧をＶＤＤケーブル４１に供給する場合がある。ＶＤＤケーブル４１に供給されるＶＤＤ電圧の値は、通常操作における所定の値（３．３Ｖなどの第１値）であってよい。第１値を有するＶＤＤ電圧は、イメージセンサ３０に供給され、イメージセンサ３０は、第１値を有するＶＤＤ電圧を使用することによって画像信号を生成する。しかし、ＶＤＤ電圧の値は、外乱または他の要因に起因して、第１値から第２値（例えば、３．０Ｖ）に低下する可能性がある。また、イメージセンサ３０に供給されるＶＤＤ電圧も同様に低下する可能性がある。この状況では、半導体装置１のトレンチキャパシタ３は、電圧が低下する前のＶＤＤ電圧の第１値に従って電荷を蓄積する。また、半導体装置１のトレンチキャパシタ３は、ＶＤＤ電圧の値を第１値に維持するように、蓄積された電荷を使用することによってイメージセンサ３０に供給されるＶＤＤ電圧の値を上げる。その結果、トレンチキャパシタ３は、イメージセンサ３０に供給されるＶＤＤ電圧の値を安定させる。イメージセンサ３０は、ＶＤＤ電圧の値が低下する場合であっても安定した画像信号を生成することができる。

【0045】

半導体装置１およびイメージセンサ３０が一緒に積み重ねられる場合の別の実施形態として、イメージセンサ３０の後面と、半導体基板２の第２表面２ｂとが互いに向き合う場合がある。この場合、ＶＤＤ端子３２は、第２接続端子２２に接続され、ＧＮＤ端子３３は第４接続端子２４に接続される（図示せず）。

【0046】

（第３の実施形態）
図５は、第３の実施形態による撮像ユニットを概略的に示す横断面図である。図５に示すように、半導体装置１ａは、隣接する半導体装置１ｂに積み重ねられている。半導体装置１ａの第２配線層５の露出表面と、半導体装置１ｂの第１配線層４の露出表面とは、互いに向き合っている。この状況では、半導体装置１ａの第２接続端子２２および第４接続端子２４は、隣接する半導体装置１ｂの第１接続端子２１および第３接続端子２３にそれぞれ接続される。

【0047】

また、イメージセンサ３０の後面と、半導体装置１ａの第１配線層４の露出表面とは、互いに向き合っている。ＶＤＤ端子３２は、第１接続端子２１に接続される。ＧＮＤ端子３３は、第３接続端子２３に接続される。

【0048】

ＶＤＤケーブル４１およびＧＮＤケーブル４２は、半導体装置１ｂの第２配線層５の露出表面の側に配設される。ＶＤＤケーブル４１のチップ端子４１ａは、第２接続端子２２に接続される。ＧＮＤケーブル４２のチップ端子４２ａは、第４接続端子２４に接続される。

【0049】

半導体装置１ａと半導体装置１ｂとが積み重なっている別の実施形態として、半導体装置１ａの第２配線層５の露出表面と、半導体装置１ｂの第２配線層５の露出表面とが、互いに向き合う場合がある（図示せず）。この場合、半導体装置１ａの第２接続端子２２および第４接続端子２４は、隣接する半導体装置１ｂの第２接続端子２２および第４接続端子２４にそれぞれ接続される。

【0050】

また、半導体装置１ａと半導体装置１ｂとが積み重なっている別の実施形態として、半導体装置１ａの第１配線層４の露出表面と、半導体装置１ｂの第１配線層４の露出表面とが、互いに向き合う場合がある（図示せず）。この場合、半導体装置１ａの第１接続端子２１および第３接続端子２３は、隣接する半導体装置１ｂの第１接続端子２１および第３接続端子２３にそれぞれ接続される。

【0051】

前述したように、半導体装置１ａは、様々な方式で、隣接する半導体装置１ｂに積み重ねることができる。イメージセンサ３０に対する電荷の量は、複数の半導体装置を積み重ねることによって増加される。その結果、イメージセンサ３０に供給されるＶＤＤ電圧はより安定化され、それによってイメージセンサ３０から安定した画像信号が生成される。

【0052】

（第４の実施形態）
図６は、第４の実施形態による半導体装置１の横断面図である。図７Ａ、図７Ｂ、および図７Ｃはそれぞれ、半導体装置１のある特定の構成要素の斜視図である。図８Ａ、図８Ｂ、および図８Ｃは、半導体装置１のこれらの構成要素の平面図である。

【0053】

図８Ａは、図６および図７Ａの矢印Ａ－Ａ´に対する平面図を示している。図８Ｂは、図６および図７Ｂの矢印Ｂ－Ｂ´に対する平面図を示している。図８Ｃは、図６および図７Ｃの矢印Ｃ－Ｃ´に対する平面図を示している。

【0054】

図７Ａ～図７Ｃ、および図８Ａ～図８Ｃに示すように、半導体基板２は、第３ＴＳＶ１３ａ、１３ｂ、１３ｃおよび１３ｄをさらに含む場合がある。第１配線層４は、第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄをさらに含む場合がある。第２配線層５は、第６接続端子２６ａ、２６ｂ、２６ｃおよび２６ｄをさらに含む場合がある。

【0055】

第３ＴＳＶ１３ａ、１３ｂ、１３ｃおよび１３ｄは、画像信号、クロック信号、同期信号および第２ＶＤＤ電圧を伝達する場合がある。イメージセンサ３０によって生成された画像信号は、第３ＴＳＶ１３ａを介してプロセッサユニット（図示せず）に伝達されてよい。プロセッサユニットは、第３ＴＳＶ１３ｂを介してクロック信号をイメージセンサ３０に送信してもよい。クロック信号は、画像信号を生成するタイミングを制御するためにイメージセンサ３０で使用される。プロセッサユニットは、第３ＴＳＶ１３ｃを介して同期信号をイメージセンサ３０に送信する。同期信号は、画像信号とプロセッサユニットとを同期するためにイメージセンサ３０で使用される。外部電圧源は、第３ＴＳＶ１３ｄを介して第２ＶＤＤ電圧をイメージセンサ３０に供給する。第２ＶＤＤ電圧は、イメージセンサ３０で使用されてよい。

【0056】

図６に示すように、第３ＴＳＶ１３ａおよび第５接続端子２５ａは、第１配線層４の配線４ｃによって接続される。第３ＴＳＶ１３ａおよび第６接続端子２６ａは、第２配線層５の配線５ｃによって接続される。第３ＴＳＶ１３ｂ、１３ｃおよび１３ｄは、第３ＴＳＶ１３ａと同じ方式で、第１配線層４の配線４ｃによって第５接続端子２５ｂ、２５ｃ、および２５ｄにそれぞれ接続される。（図７Ａ）。第３ＴＳＶ１３ｂ、１３ｃおよび１３ｄは、第２配線層５の配線５ｃによって第６接続端子２６ｂ、２６ｃ、および２６ｄにそれぞれ接続される。（図７Ｃ）。

【0057】

イメージセンサ３０は、画像信号端子３４ａおよびクロック信号端子３４ｂを含む。イメージセンサ３０は、同期信号端子３４ｃおよび第２ＶＤＤ端子３４ｄをさらに含んでもよい（図示せず）。

【0058】

イメージセンサ３０の後面と半導体基板２の第１表面２ａとが互いに向き合う場合では、画像信号端子３４ａは、第５接続端子２５ａに接続され、クロック信号端子３４ｂは、第５接続端子２５ｂに接続される。同期信号端子３４ｃおよび第２ＶＤＤ端子３４ｄは、第５接続端子２５ｃおよび２５ｄにそれぞれ接続される（図示せず）。

【0059】

図８Ｂに示すように、第１ＴＳＶ１１、第２ＴＳＶ１２、第３ＴＳＶ１３ａ、１３ｂ、１３ｃおよび１３ｄは、トレンチキャパシタエリア５１のエリア外側（外側エリア）に配設することができる。トレンチキャパシタエリア５１の外側エリアは、トレンチキャパシタ３によって占有される半導体基板２上のエリアであるトレンチキャパシタエリア５１を囲むか、それを挟みこむ周囲エリア５２、５３を含んでいてもよい。一例として、周囲エリア５２、５３は、半導体基板２の対角のエッジ部分にそれぞれ配設されてよい。周囲エリア５２、５３は、長方形形状であるか、またはＴＳＶを配設するのに好適であり、かつトレンチキャパシタエリア５１のできる限り大きなサイズを可能にするために様々な形状にすることができる。周囲エリア５２、５３は、１０マイクロメートルから５０マイクロメートルの範囲の水平幅（Ｗ１）、および５０マイクロメートルから２００マイクロメートルの範囲の垂直幅（Ｗ２）を有してもよい。第１ＴＳＶ１１、第３ＴＳＶ１３ａおよび１３ｃは、周囲エリア５２に配設されていてもよい。第２ＴＳＶ１２、第３ＴＳＶ１３ｂおよび１３ｄは、周囲エリア５３に配設されていてもよい。

【0060】

図８Ａおよび図８Ｃに示すように、第１接続端子２１～第６接続端子２６ａ、２６ｂ、２６ｃおよび２６ｄを含む複数の接続端子は、半導体装置１の第１配線層４および第２配線層５の全エリアにわたって分散して配設することができる。これらの接続端子は、半導体装置１を上方から見たときこれらの接続端子がＴＳＶと重なり合わないことを除いて、配列に好適な様々なパターンで配設されてよい。

【0061】

図８Ａに示すように、第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄは、第１配線層４に「分散して配設される」。第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄを第１配線層４に配設する態様（「分散して配設される」を意味する）について、以下に記載する。

【0062】

第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄは、例えば、第１配線層４の領域に均等に離間して配設されてよい。第１接続端子２１、第３接続端子２３、第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄが第１配線層４に配設される領域は、トレンチキャパシタ３が半導体基板２を占有する第１表面２ａの領域（トレンチキャパシタエリア５１）に対応しかつ重なり合う。

【0063】

第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄを第１配線層４に均等に配設する別の態様について、以下に定義する。図８Ａに示すように、第１配線層４の表面は、仮想線Ｘによって６つのエリアに実質的に均等に分割される場合がある。仮想点Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５およびＸ６は、分割された６つのエリアのそれぞれの中心点である。第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄは、中心点Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５およびＸ６の上にそれぞれ配設することができる。

【0064】

第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄを配設するさらに別の態様は、接続端子と第１配線層４のエッジ部分との間、ならびにＴＳＶと半導体基板２のエッジ部分との間の距離によって定義される。第１距離Ｌ１は、例えば、５０マイクロメートルから１００マイクロメートルの範囲の、接続端子と第１配線層４のエッジ部分との間の距離であってもよい。第２距離Ｌ２は、１０マイクロメートルから２０マイクロメートルの範囲の、ＴＳＶ１１、１２および１３ａから１３ｄと半導体基板２のエッジ部分との間の距離であってもよい。第１距離Ｌ１および第２距離Ｌ２は、第１距離Ｌ１が第２距離Ｌ２よりも長くなるように設定される。

【0065】

第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄを配設するさらに別の態様は、隣接する接続端子間、および隣接するＴＳＶ間の距離によって定義されてよい。第３距離Ｌ３は、例えば、５０マイクロメートルから８０マイクロメートルの範囲の、隣接する接続端子間の距離であってよい。第４距離Ｌ４は、１０マイクロメートルから２０マイクロメートルの範囲の、隣接するＴＳＶ間の距離であってよい。第３距離Ｌ３および第４距離Ｌ４は、第３距離Ｌ３が第４距離Ｌ４よりも長くなるように設定される。

【0066】

第２接続端子２２、第４接続端子２４ならびに第６接続端子２６ａ、２６ｂ、２６ｃおよび２６ｄもまた、第１接続端子２１、第３接続端子２３ならびに第５接続端子２５ａ、２５ｂ、２５ｃおよび２５ｄを配設する方式と同じように、第２配線層５に分散的にかつ均等に配設することができる。

【0067】

前述したように、第１接続端子２１～第６接続端子２６ａ、２６ｂ、２６ｃおよび２６ｄを含む複数の接続端子は、半導体装置１の第１配線層４および第２配線層５の全エリアにわたって分散して配設することができる。このような構造配列によって、半導体装置１が他の基板または他のケーブルに接続される場合に、接続プロセスによって生じる応力は、半導体装置１の第１配線層４および第２配線層５の全エリアにわたって分散される。その結果、接続プロセスによる半導体装置１への応力集中によって起こる損傷を最小化または緩和することができる。

【0068】

図８Ｂを参照すると、第１ＴＳＶ１１、第２ＴＳＶ１２ならびに第３ＴＳＶ１３ａ、１３ｂ、１３ｃおよび１３ｄは、トレンチキャパシタエリア５１の外側エリアで半導体基板２を貫通している。第１ＴＳＶ１１、第２ＴＳＶ１２ならびに第３ＴＳＶ１３ａ、１３ｂ、１３ｃおよび１３ｄは、周囲エリア５２、５３に配設されてよい。この例示的な構造配列によれば、トレンチキャパシタエリア５１は、第１表面２ａのより広い部分を占有し、望ましくは第１表面２ａの全エリアの少なくとも７０％を占有し、これによって、半導体装置１の電荷の量が増加する。さらに、第３ＴＳＶ１３ａ、１３ｂ、１３ｃおよび１３ｄは、半導体装置１の厚み方向で、画像信号、クロック信号、同期信号、第２ＶＤＤ電圧をそれぞれ伝達するために利用されてよい。

【0069】

（第５の実施形態）
図９は、第５の実施形態による内視鏡システム２００の斜視図である。図９に示すように、内視鏡システム２００は、内視鏡２０１、プロセッサ２０６および表示装置２０７を含む。内視鏡２０１は、伝送ケーブル２０３、操作ユニット２０４、コネクタユニット２０５および挿入構成部分２０２を含む。

【0070】

挿入構成部分２０２は、伝送ケーブル２０３の一部である。挿入構成部分２０２は、被検体に挿入される。挿入構成部分２０２は、可撓性屈曲構成部分２１２および先端構成部分２１１を含む。可撓性屈曲構成部分２１２は、操作ユニット２０４を操作することによって、望ましい方向に屈曲動作を行うことができる。

【0071】

上記の実施形態による開示の撮像ユニット１００のいずれかが、先端構成部分２１１に配設することができる。図１０は、内視鏡２０１の先端構成部分２１１の横断面図である。先端構成部分２１１は、光導波路２１６、照明レンズ２１３、撮像レンズ２１４、処置具通路２１５および撮像ユニット１００を含む。光導波路２１６は、光源装置（図示せず）からの照明光を伝達する。照明レンズ２１３は、照明光で対象物（図示せず）を照射する。処置具（図示せず）は、処置具通路２１５に挿入される。

【0072】

撮像ユニット１００は、先端構成部分２１１内に配設されてよい。イメージセンサ３０の画素３１を有する前面は、撮像レンズ２１４と向き合う。撮像レンズ２１４は、イメージセンサ３０の画素３１に被検体の画像を形成する。

【0073】

ＶＤＤケーブル４１、ＧＮＤケーブル４２および画像信号ケーブル４３は、伝送ケーブル２０３に配設されてよい。ＶＤＤケーブル４１、ＧＮＤケーブル４２および画像信号ケーブル４３のそれぞれは、撮像ユニット１００の半導体装置１に接続された１つの端部構成部分を有する。ＶＤＤケーブル４１、ＧＮＤケーブル４２および画像信号ケーブル４３のそれぞれは、コネクタユニット２０５に接続された他の端部構成部分を有する。

【0074】

クロック信号ケーブル、同期信号ケーブルおよび第２ＶＤＤケーブルは、伝送ケーブル２０３の内側に配設されてよい（図示せず）。クロック信号ケーブル、同期信号ケーブルおよび第２ＶＤＤケーブルのそれぞれは、撮像ユニット１００の半導体装置１に接続された１つの端部構成部分を有する。クロック信号ケーブル、同期信号ケーブルおよび第２ＶＤＤケーブルのそれぞれは、コネクタユニット２０５に接続された他の端部構成部分を有する。

【0075】

内視鏡２０１の撮像ユニット１００は、被検体の内部画像を撮像することによって画像信号（画像データ）を生成する。撮像ユニット１００は、生成された画像信号を伝送ケーブル２０３内の画像信号ケーブル４３に出力する。プロセッサ２０６は、画像信号ケーブル４３から画像信号を受信する。

【0076】

コネクタユニット２０５は、内視鏡２０１とプロセッサ２０６とを接続する。コネクタユニット２０５は、撮像ユニット１００から出力された画像信号の所定の信号処理を実施する。コネクタユニット２０５はまた、アナログ画像信号がデジタル画像信号に変換されるＡ／Ｄ変換を実施する。コネクタユニット２０５は、デジタル画像信号をプロセッサ２０６に出力する。

【0077】

プロセッサ２０６は、コネクタユニット２０５から出力された画像信号の所定の画像処理を実施する。プロセッサ２０６はまた、内視鏡システム２００を制御する。プロセッサ２０６は、電圧源を含む場合がある。電圧源は、ＶＤＤ電圧およびＧＮＤ電圧を、ＶＤＤケーブル４１およびＧＮＤケーブル４２にそれぞれ供給してよい。

【0078】

表示装置２０７は、プロセッサ２０６によって処理される画像信号に対応する画像を表示する。表示装置２０７はまた、内視鏡システム２００の様々な種類の情報を表示してもよい。内視鏡システム２００は、対象物を照射する照明光を生成するための光源装置を含む（図示せず）。

【0079】

前述したように、撮像ユニット１００は先端構成部分２１１内に配設されてよい。撮像ユニット１００の半導体装置１は、イメージセンサ３０に供給されるＶＤＤ電圧を安定させる。その結果、イメージセンサ３０は安定した画像信号を生成する。また、半導体装置１およびイメージセンサ３０は、先端構成部分２１１の長手方向で積み重ねられてもよい。このような構造配列によって、半導体装置１は、撮像ユニット１００の直径を大きくせず、それにより、内視鏡２０１のより小さな直径を確実にする。

【0080】

本発明の精神または範囲から逸脱することなく、半導体装置、撮像ユニットおよび本発明の半導体装置を使用する内視鏡システムにおいて様々な修正および変形が行えることは当業者には明らかであろう。したがって、本発明は、添付の特許請求の範囲およびその同等物の範囲内に留まる限り、本発明の修正および変形を包含することが意図される。

【符号の説明】

【0081】

１，１ａ，１ｂ 半導体装置
２ 半導体基板
２ａ 第１表面
２ｂ 第２表面
３ トレンチキャパシタ
３ａ 第１電極
３ｂ 誘電体層
３ｃ 第２電極
４ 第１配線層
５ 第２配線層
７ ゲート接触子
８ 基板接触子
１１ 第１ＴＳＶ
１２ 第２ＴＳＶ
１３ａ，１３ｂ，１３ｃ，１３ｄ 第３ＴＳＶ
２１ 第１接続端子
２２ 第２接続端子
２３ 第３接続端子
２４ 第４接続端子
２５ａ，２５ｂ，２５ｃ，２５ｄ 第５接続端子
２６ａ，２６ｂ，２６ｃ，２６ｄ 第６接続端子
３０ イメージセンサ
３１ 画素
３２ ＶＤＤ端子
３３ ＧＮＤ端子
１００ 撮像ユニット
２０１ 内視鏡

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図3C】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図8A】

【図8B】

【図8C】

【図9】

【図10】