ホーム > 特許ランキング > 禾伸堂企業股▲ふん▼有限公司
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022023781
(43)【公開日】2022-02-08
(54)【発明の名称】高電力抵抗器及びその製造方法
(51)【国際特許分類】
H01C 17/00 20060101AFI20220201BHJP
H01C 17/12 20060101ALI20220201BHJP
H01C 7/00 20060101ALI20220201BHJP
H01C 1/142 20060101ALI20220201BHJP
【ＦＩ】
H01C17/00 100
H01C17/12
H01C7/00 110
H01C1/142
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2021071096
(22)【出願日】2021-04-20
(31)【優先権主張番号】109125235
(32)【優先日】2020-07-27
(33)【優先権主張国・地域又は機関】TW
(71)【出願人】
【識別番号】510073073
【氏名又は名称】禾伸堂企業股▲ふん▼有限公司
(74)【代理人】
【識別番号】100082418
【弁理士】
【氏名又は名称】山口 朔生
(74)【代理人】
【識別番号】100167601
【弁理士】
【氏名又は名称】大島 信之
(74)【代理人】
【識別番号】100201329
【弁理士】
【氏名又は名称】山口 真二郎
(74)【代理人】
【識別番号】100220917
【弁理士】
【氏名又は名称】松本 忠大
(72)【発明者】
【氏名】陳瑞祥
(72)【発明者】
【氏名】黄桂芳
(72)【発明者】
【氏名】江義弘
(72)【発明者】
【氏名】顏▲コン▼展
【テーマコード（参考）】
5E028
5E032
5E033
【Ｆターム（参考）】
5E028BA03
5E028BB01
5E028CA02
5E028EA01
5E028EB01
5E028JC03
5E028JC12
5E032BA11
5E032BB01
5E032CA01
5E032CC14
5E032DA01
5E033AA02
5E033AA05
5E033BC01
5E033BD01
5E033BE02
5E033BH02
(57)【要約】 （修正有）
【課題】抵抗体層と電極とが強固に結合される、高電力抵抗器及びその製造方法を提供する。
【解決手段】高電力抵抗器製の製造方法は、基板１０を準備して、基板の第１表面１１上に抵抗体層２０を形成するステップと、抵抗体層上に導電性を有するシード層２１を形成するステップと、シード層上に二つの表電極３１を形成するステップと、一部のシード層及び一部の抵抗体層を除去して、残留しているシード層及び抵抗体層によって、抵抗パターンを形成するステップと、抵抗パターンにおける、二つの表電極に被覆されていないシード層を除去して、抵抗パターンの抵抗体層を露出させるステップと、を含む。
【選択図】図５Ａ
【解決手段】高電力抵抗器製の製造方法は、基板１０を準備して、基板の第１表面１１上に抵抗体層２０を形成するステップと、抵抗体層上に導電性を有するシード層２１を形成するステップと、シード層上に二つの表電極３１を形成するステップと、一部のシード層及び一部の抵抗体層を除去して、残留しているシード層及び抵抗体層によって、抵抗パターンを形成するステップと、抵抗パターンにおける、二つの表電極に被覆されていないシード層を除去して、抵抗パターンの抵抗体層を露出させるステップと、を含む。
【選択図】図５Ａ
【特許請求の範囲】
【請求項1】
高電力抵抗器の製造方法であって、
基板を準備し、該基板の第１表面上に抵抗体層を形成するステップと、
前記抵抗体層上に導電性を有するシード層を形成するステップと、
前記シード層上に二つの表電極を形成するステップと、
前記一部のシード層及び一部の抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップと、
前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップと、を含むことを特徴とする、
高電力抵抗器の製造方法。
基板を準備し、該基板の第１表面上に抵抗体層を形成するステップと、
前記抵抗体層上に導電性を有するシード層を形成するステップと、
前記シード層上に二つの表電極を形成するステップと、
前記一部のシード層及び一部の抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップと、
前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップと、を含むことを特徴とする、
高電力抵抗器の製造方法。
【請求項2】
前記基板の第１表面上に前記抵抗体層を形成するステップにおいて、該抵抗体層は、スパッタリング方法によって、前記基板の第１表面を完全に被覆するように該基板の第１表面上に形成されることを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項3】
前記抵抗体層上に導電性を有するシード層を形成するステップにおいて、該シード層は、スパッタリング方法によって、前記抵抗体層を完全に被覆するように該抵抗体層上に形成されることを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項4】
前記シード層上に二つの表電極を形成するステップは、パターン化フォトレジスト層を、一部の前記シード層が露出するように、該シード層に部分的に被覆する工程と、前記シード層における、前記パターン化フォトレジスト層から露出する部分に、メッキ方法によって、二つの表電極を形成し、その後、該パターン化フォトレジスト層を除去する工程と、を実行するサブステップを含むことを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項5】
前記一部のシード層及び一部の抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップは、前記抵抗パターンの外形に合わせた第１パターン化フォトレジスト層を、前記シード層及び二つの表電極に被覆する工程と、前記第１パターン化フォトレジスト層に被覆されていない一部のシード層及び抵抗体層を除去して、その後、該第１パターン化フォトレジスト層を除去する工程と、を実行するサブステップを含むことを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項6】
前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップは、前記基板における抵抗パターン以外の部分の表面及び前記二つの表電極に、第２パターン化フォトレジスト層を被覆する工程と、前記第２パターン化フォトレジスト層に被覆されていないシード層を除去して、前記抵抗パターンの領域における、前記二つの表電極に被覆されていない抵抗体層を露出させ、その後、前記第２パターン化フォトレジスト層を除去する工程と、を実行するサブステップを含むことを特徴とする請求項５に記載の高電力抵抗器の製造方法。
【請求項7】
前記抵抗パターンの抵抗体層を露出させるステップの後に、該抵抗体層上に第１保護層を形成し、該第１保護層は、前記二つの表電極を跨ぐように、該両表電極間の抵抗体層の表面を被覆し、該第１保護層における、該表電極と接触している横面の高さは、該表電極の頂面から底部までの高さよりも低く、さらに、該第１保護層上に第２保護層を形成することを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項8】
前記抵抗パターンの抵抗体層を露出させるステップの後に、前記基板の相対する両側端面にそれぞれ、側面シード層を形成し、該二つの側面シード層を、前記第１表面から、該基板における、該第１表面と反対する側の表面である第２表面まで延在させ、該第１表面上の二つの表電極と、該第２表面上に形成した二つの底電極とを電気的に連結する工程と、前記二つの側面シード層上に、二つの第１導電層を形成する工程と、前記二つの第１導電層上に、二つの第２導電層を形成する工程と、を実行するステップをさらに含むことを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項9】
前記二つの表電極の厚さを３０～１００μmの範囲とすることを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項10】
高電力抵抗器であって、
第１表面を有する基板と、
前記基板の第１表面上に形成される抵抗体層と、
前記抵抗体層上に形成される二つの表電極と、
導電性を有すると共に、前記抵抗体層と前記二つの表電極との間に挟むように形成されるシード層と、を備えることを特徴とする、
高電力抵抗器。
第１表面を有する基板と、
前記基板の第１表面上に形成される抵抗体層と、
前記抵抗体層上に形成される二つの表電極と、
導電性を有すると共に、前記抵抗体層と前記二つの表電極との間に挟むように形成されるシード層と、を備えることを特徴とする、
高電力抵抗器。
【請求項11】
前記高電力抵抗器は、第１保護層と第２保護層とをさらに備え、前記第１保護層が、前記二つの表電極を跨ぐように、該両表電極間の抵抗体層の表面を被覆し、該第１保護層における、該表電極と接触している横面の高さは、該表電極の頂面から底部までの高さよりも低く、前記第２保護層が、前記第１保護層を覆うように第１保護層上に形成されることを特徴とする請求項１０に記載の高電力抵抗器。
【請求項12】
前記基板は、相対する二つの側端面と、前記第１表面と相対する第２表面とを有し、前記高電力抵抗器は、前記基板の第２表面上に形成される二つの底電極と、導電性を有すると共に、前記第１表面から前記第２表面まで延在するように、前記基板の両側端面に形成され、前記二つの表電極と前記二つの底電極とを電気的に連結する二つの側面シード層と、前記二つの側面シード層上に形成される二つの第１導電層と、前記二つの第１導電層上に形成される二つの第２導電層とを含むことを特徴とする請求項１０に記載の高電力抵抗器。
【請求項13】
前記二つの側面シード層と前記基板の両側端面との間に、チタン金属或は銅金属からなる二つの中間層をさらに有することを特徴とする請求項１２に記載の高電力抵抗器。
【請求項14】
前記高電力抵抗器の等価抵抗値は、前記抵抗体層の等価抵抗値と、該抵抗体層と前記二つの表電極が並列接続されたそれぞれの並列合成抵抗の等価抵抗値との合計であることを特徴とする請求項１０に記載の高電力抵抗器。
【請求項15】
前記高電力抵抗器の等価抵抗値Ｒ３の計算式は、
Ｒ３＝（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）＋Ｒ１’’＋（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）
であり、前記Ｒ１’は、前記抵抗体層における、前記二つの表電極と重なる部分の等価抵抗値であり、前記Ｒ１’’は、該抵抗体層のおける、前記二つの表電極と重ならない部分の等価抵抗値であり、前記Ｒ２は、該二つの表電極の等価抵抗値であることを特徴とする請求項１０に記載の高電力抵抗器。
Ｒ３＝（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）＋Ｒ１’’＋（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）
であり、前記Ｒ１’は、前記抵抗体層における、前記二つの表電極と重なる部分の等価抵抗値であり、前記Ｒ１’’は、該抵抗体層のおける、前記二つの表電極と重ならない部分の等価抵抗値であり、前記Ｒ２は、該二つの表電極の等価抵抗値であることを特徴とする請求項１０に記載の高電力抵抗器。
【請求項16】
前記抵抗体層の抵抗係数が、前記シード層或は前記表電極の抵抗係数よりも大きいことを特徴とする請求項１０に記載の高電力抵抗器。
【請求項17】
前記表電極とシード層が、同一の金属材料からなることを特徴とする請求項１０に記載の高電力抵抗器。
【請求項18】
前記表電極とシード層が、異なる金属材料からなることを特徴とする請求項１０に記載の高電力抵抗器。
【請求項19】
前記抵抗体層の材料が、チタン合金、銀銅合金、マンガン銅合金、ニッケル銅合金、窒化チタン或は窒化アルミニウムタンタルであることを特徴とする請求項１０に記載の高電力抵抗器。
【請求項20】
前記抵抗体層の材料が、ニッケルクロム合金であることを特徴とする請求項１０に記載の高電力抵抗器。
【請求項21】
前記抵抗体層の材料が、ニッケルクロム銅合金或はニッケルクロムシリコン合金であることを特徴とする請求項２０に記載の高電力抵抗器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、チップ抵抗器及びその製造方法に関し、特に、高電力抵抗器及びその製造方法に関するものである。
【背景技術】
【0002】
図１２に示された従来技術のチップ抵抗体器は主に、基板８０上に形成される印刷抵抗体層８１及び、該印刷抵抗体層８１と外部回路とを電気的に連結する二つの印刷電極層８２により構成される。
従来技術のチップ抵抗体器の製造方法では、まず、前記印刷電極層８２及び印刷抵抗体層８１を印刷プロセスによって、基板８０上に順番に形成し、その後、印刷成形した印刷抵抗体層８１及び印刷電極層８２を焼結プロセスによって焼き固めチップ抵抗体器を完成させる。一般的には、前記印刷抵抗体層８１の一端から他端に電流を流すために、前記二つの印刷電極層８２が、前記印刷抵抗体層８１の相対する両横端面に接触するように、該印刷抵抗体層８１の両側に形成し、これにより、該両印刷電極層８２と印刷抵抗体層８１とが、直列に電気接続される。
従来技術のチップ抵抗体器の製造方法では、まず、前記印刷電極層８２及び印刷抵抗体層８１を印刷プロセスによって、基板８０上に順番に形成し、その後、印刷成形した印刷抵抗体層８１及び印刷電極層８２を焼結プロセスによって焼き固めチップ抵抗体器を完成させる。一般的には、前記印刷抵抗体層８１の一端から他端に電流を流すために、前記二つの印刷電極層８２が、前記印刷抵抗体層８１の相対する両横端面に接触するように、該印刷抵抗体層８１の両側に形成し、これにより、該両印刷電極層８２と印刷抵抗体層８１とが、直列に電気接続される。
【0003】
印刷電極層８２は、その原材料の特性によって垂れやすいことから、印刷プロセスを経た印刷電極層８２の横端面が斜めに型崩れしてしまい、焼結プロセスを経た印刷電極層８２の横端面が斜めになっている状態で焼き固められ、その後、印刷抵抗体層８１は、印刷形成する際に、印刷電極層８２の斜めになっている横端面を自然に被覆することから、その後の焼結成形工程を経た後、印刷電極層８２と印刷抵抗体層８１との間に斜めの接触面８１０が形成される。
また、印刷成形された印刷抵抗体層８１及び印刷電極層８２の厚さは一般的に、５０nm～１５μmの範囲であることから、印刷抵抗体層８１と印刷電極層８２との間の接触面積はわずかであるので、比較的大きな電流が異なる材料からなる印刷抵抗体層８１と印刷電極層８２との接触部位を流れる際に生じた熱が接触面８１０に溜まりやすく、また、当該接触面８１０の幅や面積は非常に小さいことから、繰り返し熱膨張、冷収縮が起こることによる応力により、印刷抵抗体層８１と印刷電極層８２との間にひびが入りやすく、抵抗器が損傷してしまう虞があったので、従来のチップ抵抗器の信頼性の低下に繋がっていた。
また、印刷成形された印刷抵抗体層８１及び印刷電極層８２の厚さは一般的に、５０nm～１５μmの範囲であることから、印刷抵抗体層８１と印刷電極層８２との間の接触面積はわずかであるので、比較的大きな電流が異なる材料からなる印刷抵抗体層８１と印刷電極層８２との接触部位を流れる際に生じた熱が接触面８１０に溜まりやすく、また、当該接触面８１０の幅や面積は非常に小さいことから、繰り返し熱膨張、冷収縮が起こることによる応力により、印刷抵抗体層８１と印刷電極層８２との間にひびが入りやすく、抵抗器が損傷してしまう虞があったので、従来のチップ抵抗器の信頼性の低下に繋がっていた。
【0004】
従来技術のチップ抵抗器の製造方法について、下記の特許文献１（以下、前案と称す）の「低抵抗チップ抵抗器及びその製造方法」を例として説明する。
図１３に示すように、前案発明に係るチップ抵抗器は、基板９０、レジスト層９１、導電層９２、保護層９３、第１被覆層９４、及び第２被覆層９５を備えるものであるが、前案は、導電層９２が、メッキによってレジスト層９１上に形成され、当該導電層９２の材料は銅金属であることしか開示されておらず、前案のレジスト層９１は、銅金属と同じような良導体ではないことから、前案の教示から、当該導電層９２が如何にしてメッキによって、レジスト層９１上に形成されるかについて知ることができない。また、メッキ工程を行っても、導電層９２をレジスト層９１上に強固に結合させることは容易でなく、導電層９２とレジスト層９１との結合も不安定であることから、当該導電層９２を厚く形成することは困難なので、低抵抗導電体としての導電層９２の機能を発揮することは難しい。それに加え、前案発明に係るチップ抵抗器の側電極は、メッキ工程に使う電解液内の銀イオン又は他の金属イオンが加工対象物以外の部分に遊離遷移することを防ぐことが困難であった。
図１３に示すように、前案発明に係るチップ抵抗器は、基板９０、レジスト層９１、導電層９２、保護層９３、第１被覆層９４、及び第２被覆層９５を備えるものであるが、前案は、導電層９２が、メッキによってレジスト層９１上に形成され、当該導電層９２の材料は銅金属であることしか開示されておらず、前案のレジスト層９１は、銅金属と同じような良導体ではないことから、前案の教示から、当該導電層９２が如何にしてメッキによって、レジスト層９１上に形成されるかについて知ることができない。また、メッキ工程を行っても、導電層９２をレジスト層９１上に強固に結合させることは容易でなく、導電層９２とレジスト層９１との結合も不安定であることから、当該導電層９２を厚く形成することは困難なので、低抵抗導電体としての導電層９２の機能を発揮することは難しい。それに加え、前案発明に係るチップ抵抗器の側電極は、メッキ工程に使う電解液内の銀イオン又は他の金属イオンが加工対象物以外の部分に遊離遷移することを防ぐことが困難であった。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】台湾特許第ＴＷ２０１１３３５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、前記従来技術の欠点に鑑みてなされたものであり、抵抗体層と電極とが強固に結合される、高電力抵抗器及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0007】
上記課題を解決するため、本発明は、高電力抵抗器の製造方法であって、基板を準備し、該基板の第１表面上に抵抗体層を形成するステップと、前記抵抗体層上に導電性を有するシード層を形成するステップと、前記シード層上に二つの表電極を形成するステップと、前記一部のシード層及び一部の抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップと、前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップと、を含むことを特徴とする。
【0008】
上記課題を解決するため、本発明に係る高電力抵抗器の製造方法で作られる高電力抵抗器は、第１表面を有する基板と、前記基板の第１表面上に形成される抵抗体層と、前記抵抗体層上に形成される二つの表電極と、導電性を有すると共に、前記抵抗体層と前記二つの表電極との間に挟むように形成されるシード層と、を備えることを特徴とする。
【発明の効果】
【0009】
本発明に係る高電力抵抗器の製造方法では、まず、基板上に抵抗体層を形成し、その後、抵抗体層上にシード層を形成してから、シード層上に表電極を形成する。表電極を形成する前に、シード層が形成されたことにより、表電極が、シード層を介して、ラックメッキ製法などのメッキ方法によって、抵抗体層上に形成される。これにより、表電極が、抵抗体層の横端面に接触するように形成されるものではなく、抵抗体層上に積層するように形成されるものであり、表電極と抵抗体層の接触面積は、基板に対して垂直方向から投影した投影面積であることから、従来技術のように、表電極が抵抗体層の横端面にのみ接触する部分の面積よりもはるかに大きいので、抵抗体層と表電極間の接触抵抗を大幅に減少させることができる。また、本発明の製造方法は、抵抗体層及び電極層を形成するための印刷成形工程を有しないことから、印刷形成後の焼結成形工程を行う必要がなく、印刷、焼結による形崩れすることもないので、安定して製造することが可能となり、製品の精度を高め、歩留まりを向上することができる。
【0010】
本発明の高電力抵抗器の製造方法により製造される高電力抵抗器においては、外部電源に連結されるために用いられる両表電極は、抵抗体層上のシード層上に積層されるように形成されていることから、抵抗体層との接触面積は、両表電極における基板に対して垂直方向から投影した投影面積であり、従来技術のような表電極が抵抗体層の横端面に接触する部分の面積に比べ、はるかに大きくなる。このため、本発明の高電力抵抗器に高電力が流れた時に、両表電極と抵抗体層との間を流れる大電流によって生成された熱エネルギーが、比較的に大きな接触面積に均一に分散されるので、過熱による抵抗器の損傷が防止されながら、より大きな電力に耐えることができる。さらに、かかるシード層により、両表電極と抵抗体層間の接着構造及び電気連結状態を安定し、間の抵抗値を減少することができると共に、製品品質の安定化や向上を図ることができる。
【図面の簡単な説明】
【0011】
【図1】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図2】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図3A】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図3B】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図4A】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図4B】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図5A】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図5B】本発明に係る高電力抵抗器の製造方法における各製造工程を示す断面模式図である。
【図6】本発明に係る高電力抵抗器の平面模式図である。
【図7】本発明に係る高電力抵抗器の製造方法における更なる製造工程を示す断面模式図である。
【図8】本発明に係る高電力抵抗器の製造方法における更なる製造工程を示す断面模式図である。
【図9】本発明に係る高電力抵抗器の製造方法における更なる製造工程を示す断面模式図である。
【図10】本発明に係る高電力抵抗器の好適な実施例を示す断面模式図である。
【図11】本発明に係る高電力抵抗器の簡易回路図である。
【図12】従来技術のチップ抵抗器を示す断面模式図である。
【図13】先行技術文献に開示された低抵抗チップ抵抗器を示す断面模式図である。
【発明を実施するための形態】
【0012】
図１～図８に示すように、本発明は、高電力抵抗器及びその製造方法を提案している。
当該製造方法は、基板１０を準備し、該基板１０の第１表面１１上に抵抗体層２０を形成するステップと、該抵抗体層２０上に導電性を有するシード層２１を形成するステップと、該シード層２１上に二つの表電極３１を形成するステップと、一部の該シード層２１及び一部の該抵抗体層２０を除去して、残留している該シード層２１及び抵抗体層２０によって、抵抗パターンを形成するステップと、該抵抗パターンにおける、該二つの表電極３１に被覆されていないシード層２１を除去して、該抵抗パターンの抵抗体層２０を露出させるステップと、を含む。
当該製造方法は、基板１０を準備し、該基板１０の第１表面１１上に抵抗体層２０を形成するステップと、該抵抗体層２０上に導電性を有するシード層２１を形成するステップと、該シード層２１上に二つの表電極３１を形成するステップと、一部の該シード層２１及び一部の該抵抗体層２０を除去して、残留している該シード層２１及び抵抗体層２０によって、抵抗パターンを形成するステップと、該抵抗パターンにおける、該二つの表電極３１に被覆されていないシード層２１を除去して、該抵抗パターンの抵抗体層２０を露出させるステップと、を含む。
【0013】
図１に示すように、本発明の一つの実施例において、前記抵抗体層２０は、スパッタリング方法によって、前記第１表面１１上に形成される。詳しく述べると、前記基板１０の第１表面１１上に前記抵抗体層２０を形成するステップにおいて、スパッタリング方法によって、該抵抗体層２０となる材料は、該基板１０の第１表面１１を完全に被覆するように成膜される。尚、前記高電力抵抗器の他面上に同時に連結電極を形成させるために、前記基板１０における第１表面１１の反対面である第２表面１２上に、別の抵抗体層２０を同時に形成することが好ましいが、これに限定されるものではない。
前記抵抗体層２０のスパッタリングターゲット材料は、チタン合金、ニッケルクロム合金、銀銅合金、ニッケルクロム銅合金、ニッケルクロムシリコン合金、マンガン銅合金、ニッケル銅合金、窒化チタン、または窒化アルミニウムタンタルを使用することが好ましいが、これに限定されるものではなく、所要の目標抵抗値を達成できれば、抵抗金属材料や、金属と非金属の複合材料を任意に選択することができる。
前記抵抗体層２０のスパッタリングターゲット材料は、チタン合金、ニッケルクロム合金、銀銅合金、ニッケルクロム銅合金、ニッケルクロムシリコン合金、マンガン銅合金、ニッケル銅合金、窒化チタン、または窒化アルミニウムタンタルを使用することが好ましいが、これに限定されるものではなく、所要の目標抵抗値を達成できれば、抵抗金属材料や、金属と非金属の複合材料を任意に選択することができる。
【0014】
図２に示すように、本発明の一つの実施例においては、前記抵抗体層２０を形成した後、スパッタリング方法によって、前記抵抗体層２０上に導電性を有するシード層２１を形成する。尚、前記第２表面１２１の抵抗体層２０上に、別のシード層２１を同時に形成することが好ましい。その製造工程を具体的に述べると、前記シード層２１は、スパッタリング方法によって、前記抵抗体層２０の表面を完全に被覆するように成膜される。前記抵抗体層２０材料の抵抗係数α１は、前記シード層２１材料の抵抗係数α２よりも大きいことが好ましい。
前記シード層２１のスパッタリングターゲット材料は、前記二つの表電極３１の材料と同じ金属材料を利用し、これにより、該表電極３１は、前記シード層２１上に形成する際に、該シード層２１上に安定して強固に接合することができる。例えば、前記表電極３１の材料は銅金属を使用する場合、前記シード層２１のスパッタリングターゲット材料も銅金属を選ぶことができるが、これに限定されるものではなく、所望の目的に応じて、該表電極３１の材料と該シード層２１のスパッタリングターゲット材料は、同じ又は異なる金属材料であってもよい。
前記シード層２１のスパッタリングターゲット材料は、前記二つの表電極３１の材料と同じ金属材料を利用し、これにより、該表電極３１は、前記シード層２１上に形成する際に、該シード層２１上に安定して強固に接合することができる。例えば、前記表電極３１の材料は銅金属を使用する場合、前記シード層２１のスパッタリングターゲット材料も銅金属を選ぶことができるが、これに限定されるものではなく、所望の目的に応じて、該表電極３１の材料と該シード層２１のスパッタリングターゲット材料は、同じ又は異なる金属材料であってもよい。
【0015】
図３Ａ及び図３Ｂを参照する。本発明の一つの実施例において、前記シード層２１上に二つの前記表電極３１を形成するステップは、図３Ａに示すような、一部の該シード層２１を露出するように、パターン化フォトレジスト層３３Ａを、該シード層２１に部分的に被覆する工程と、図３Ｂに示すような、該シード層２１における、該パターン化フォトレジスト層３３Ａから露出する部分に、メッキ方法によって、二つの該表電極３１を形成し、その後、該パターン化フォトレジスト層３３Ａを除去する工程と、を実行するサブステップを含む。
【0016】
上述のように、前記抵抗体層２０の表面に前記シード層２１を被覆した後、フォトリソグラフィー方法によって、該シード層２１上において、前記表電極３１が形成予定の領域を露出するように、パターン化フォトレジスト層３３Ａを形成し、その後、メッキ方法によって、当該露出されている領域に表電極３１を形成する。その面積は、０．７ｍｍ×０．７ｍｍ～１．５ｍｍ×１．５ｍｍの範囲であることが好ましい。上述したメッキ方法において、ラックメッキ方法を選ぶことが好ましく、ラックメッキ方法により、前記二つの表電極３１の厚さｄ１は、３０～１００μｍの範囲、又はこれ以上の厚さにすることが可能となる。従って、前記二つの表電極３１が、前記シード層２１を介して前記抵抗体層２０に接合する接触面積は、少なくとも０．７ｍｍ×０．７ｍｍ～１．５ｍｍ×１．５ｍｍの範囲を有する。
本実施例においては、前記二つの表電極３１が、前記抵抗体層２０上に積層するように形成されていることから、その接触面積は、前記抵抗体層２０との重ね合わせ接触面３１１全体であり、従来技術のような印刷抵抗体層８１と印刷電極層８２との接触部分が、その断面厚さ約５０nm～１５μmしかないことに比べると、はるかに大きな接触面積を有する。他に、前記シード層２１が先に形成されていることから、前記表電極３１を成形する際に、ラックメッキ方法を利用することが可能となり、従って、本発明に係る表電極３１の厚さは、従来技術の印刷形成方法で形成された印刷電極層８２の厚さよりも厚くすることができる。
以上より、本発明の二つの表電極３１と抵抗体層２０は、その接触面積が比較的に大きく、且つ厚さが比較的に分厚いので、優れた放熱効果が得られる。従って、本発明の高電力抵抗器に大電流が流れると、電流が前記抵抗体層２０とシード層２１との接合面に生じた熱が、前記表電極３１から拡散され、過熱による抵抗器の損傷を防止されながら、より大きな電力に耐えることができる。
本実施例においては、前記二つの表電極３１が、前記抵抗体層２０上に積層するように形成されていることから、その接触面積は、前記抵抗体層２０との重ね合わせ接触面３１１全体であり、従来技術のような印刷抵抗体層８１と印刷電極層８２との接触部分が、その断面厚さ約５０nm～１５μmしかないことに比べると、はるかに大きな接触面積を有する。他に、前記シード層２１が先に形成されていることから、前記表電極３１を成形する際に、ラックメッキ方法を利用することが可能となり、従って、本発明に係る表電極３１の厚さは、従来技術の印刷形成方法で形成された印刷電極層８２の厚さよりも厚くすることができる。
以上より、本発明の二つの表電極３１と抵抗体層２０は、その接触面積が比較的に大きく、且つ厚さが比較的に分厚いので、優れた放熱効果が得られる。従って、本発明の高電力抵抗器に大電流が流れると、電流が前記抵抗体層２０とシード層２１との接合面に生じた熱が、前記表電極３１から拡散され、過熱による抵抗器の損傷を防止されながら、より大きな電力に耐えることができる。
【0017】
尚、前記シード層２１上に二つの表電極３１を形成するステップにおいて、前記基板１０の第２表面１２上に二つの底電極３２を同時に形成することが好ましい。具体的に述べると、図３Ａに示すように、前記第２表面１２のシード層２１上にパターン化フォトレジスト層３３Ｂを被覆し、該パターン化フォトレジスト層３３Ｂから、一部の該第２表面１２上のシード層２１が露出しており、その後、メッキ方法によって、前記二つの表電極３１を形成すると同時に、該第２表面１２のシード層２１上に該二つの底電極３２を形成する。
【0018】
図４Ａ及び図４Ｂを参照する。本発明の一つの実施例において、一部の前記シード層２１及び一部の前記抵抗体層２０を除去して、残留している該シード層２１及び抵抗体層２０によって、抵抗パターンを形成するステップは、図４Ａに示すような、該抵抗パターンの外形に合わせた第１パターン化フォトレジスト層３４を、該シード層２１及び該二つの表電極３１上に被覆する工程と、図４Ｂに示すような、該第１パターン化フォトレジスト層３４に被覆されていない一部のシード層２１及び抵抗体層２０を除去して、その後、該第１パターン化フォトレジスト層３４を除去する工程と、を実行するサブステップを含む。
【0019】
前記シード層２１上に前記二つの表電極３１を形成した後、前記基板１０の第１表面１１上における、前記抵抗パターン以外の前記シード層２１及び抵抗体層２０を除去する工程について説明する。まず、該シード層２１上における所定の抵抗パターンの部分に、前記第１パターン化フォトレジスト層３４を被覆し、次に、該抵抗パターン以外のシード層２１及び抵抗体層２０を除去する。該抵抗パターン内における一部のシード層２１及びその以下の一部の抵抗体層２０が残留し、つまり、該抵抗体層２０は所定の抵抗パターンの外形に形成されている。尚、前記一部のシード層２１及び一部の抵抗体層２０を除去する工程は、エッチング加工方法によって別々に除去するのが好ましい。その後、前記第１パターン化フォトレジスト層３４を除去する。
【0020】
尚、前記基板１０の第１表面１１上における、過剰な前記抵抗体層２０及びシード層２１を除去する工程を行う際に、該基板１０の第２表面１２上における、過剰な該抵抗体層２０及びシード層２１を同時に除去することが好ましい。前記第２表面１２上においては、外部回路に連結するための底電極３２のみを残留させ、該第１表面１１上の過剰なシード層２１及び抵抗体層２０を除去する工程を行うと同時に、該第２表面１２上における、該二つの底電極３２に被覆されていないシード層２１及び抵抗体層２０を全て除去することが好ましい。
【0021】
図５Ａ及び図５Ｂを参照する。本発明の一つの実施例において、前記抵抗パターンにおける、前記二つの表電極３１に被覆されていない他のシード層２１を除去して、該抵抗パターンの抵抗体層２０を露出させるステップは、図５Ａに示すような、前記基板１０における、前記抵抗パターン以外の部分の表面及び前記二つの表電極３１に、第２パターン化フォトレジスト層３５を被覆する工程と、図５Ｂに示すような、前記第１パターン化フォトレジスト層３４に被覆されていない一部のシード層２１を除去して、該抵抗パターンの領域における、該表電極３１に被覆されていない抵抗体層２０を露出させ、その後、該第２パターン化フォトレジスト層３５を除去する工程と、を実行するサブステップを含む。
【0022】
前記一部のシード層２１及び一部の抵抗体層２０を除去して、残留している該シード層２１及び抵抗体層２０によって、抵抗パターンを形成した後、該抵抗パターンにおける、前記二つの表電極３１に被覆されていない一部のシード層２１を除去する工程を行う。まず、前記基板１０における抵抗パターン以外の一部の表面及び前記二つの表電極３１に、第２パターン化フォトレジスト層３５を被覆し、次に、該抵抗パターン領域内のシード層２１を除去して、その下の抵抗体層２０を露出させると、所要の抵抗体層２０が完成する。尚、前記抵抗パターン領域内のシード層２１を除去する際に、エッチング方法によって除去することが好ましい。
本発明の製造方法によって製造される高電力抵抗器は、第１表面１１を有する基板１０と、第１表面１１上に形成された抵抗体層２０と、抵抗体層２０上に形成された二つの表電極３１と、二つの表電極３１と抵抗体層２０との間に挟むように配置されたシード層２１とを備えるものである。
本発明の製造方法によって製造される高電力抵抗器は、第１表面１１を有する基板１０と、第１表面１１上に形成された抵抗体層２０と、抵抗体層２０上に形成された二つの表電極３１と、二つの表電極３１と抵抗体層２０との間に挟むように配置されたシード層２１とを備えるものである。
【0023】
図６の平面模式図に示すように、前記基板１０の第１表面１１上に形成された抵抗体層２０と、両側に形成された前記表電極３１は、その間に、より大きな重ね合わせ接触面３１１を有すると共に、積層されている前記シード層２１により、より低い導通抵抗を持つ。これにより、接触抵抗が大幅に減少されるため、電流が流れやすくなると共に、安定な抵抗値が得られ、それに加え、電流によってもたらされる熱が、該二つの表電極３１から拡散されるので、過熱による抵抗器の損傷を防止できる。
【0024】
図７に示すように、本発明の高電力抵抗器の基板１０上に、前記抵抗体層２０と、該抵抗体層２０を導通させるための表電極３１とを形成した後、該抵抗体層２０上に保護層をさらに形成する。具体的に述べると、前記抵抗パターンの抵抗体層２０を露出させるステップの後に、該抵抗体層２０上に第１保護層４１を形成工程を施し、この該第１保護層４１は、前記二つの表電極３１を跨るように、該二つの表電極３１間の抵抗体層２０の表面を被覆し、該第１保護層４１における該表電極３１と接触している横面４１１の高さは、該表電極３１の頂面３１２から底部までの高さよりも低い。前記第１保護層４１を形成した後、該第１保護層４１上に第２保護層４２を形成する。
【0025】
本発明の製造方法によって製造される高電力抵抗器は、前記第１保護層４１と第２保護層４２とをさらに備え、該第１保護層４１が、前記二つの表電極３１を跨るように、該両表電極３１間の抵抗体層２０の表面を被覆し、該第１保護層４１における、該表電極３１と接触している横面４１１の高さは、該表電極３１の頂面３１２から底部までの高さよりも低い。また、該第２保護層４２が、該第１保護層４１を覆うように、該第１保護層４１上に形成される。
【0026】
前記抵抗体層２０は、その表面に前記第１保護層４１及び第２保護層４２に被覆されることにより、物理的及び科学的な損傷から保護されており、主に、該抵抗体層２０を外気から隔離して、水気による浸食を防ぐ。前記第１保護層４１及び第２保護層４２としての材料は、例えば、合成樹脂でもよく硬化温度が１５０～４５０℃の範囲の絶縁性合成樹脂を使用することが好ましいが、これに限定されるものではない。詳しく述べると、本実施例においては、二層の保護層を被覆する工程を施し、前記第１保護層４１を前記抵抗体層２０の表面を被覆して硬化させてから、その上に、前記第２保護層４２を被覆し、該第１保護層４１の周縁を密封して、該抵抗体層２０を外気から徹底的に隔離する。
【0027】
さらに、図７に示すように、本発明に係る前記二つの表電極３１は、前記抵抗体層２０上に、メッキ方法、好ましくはラックメッキ方法によって、３０～１００μｍの範囲の厚さを有するように積層形成されていることから、該二つの表電極３１の頂面３１２から、該抵抗体層２０の表面までの高さは、少なくとも３０～１００μｍの範囲の高さを有する。該二つの表電極３１の高さよりも低い前記第１保護層４１が、該二つの表電極３１の側壁にそって密着するように前記抵抗パターンの抵抗体層２０上に被覆され、その上に、前記第２保護層４２をさらに被覆し、該第１保護層４１を介して、該抵抗体層２０が、該第２保護層４２に直接に隣接することがない。このため、該第２保護層４２の周縁に小さなひびができた場合、水気が、該第２保護層４２内に浸入したとしても、該第１保護層４１にブロックされていることから、該抵抗体層２０内に簡単に浸入することができない。
【0028】
図８及び図９に示すように、本発明の一つの好適な実施例においては、前記基板１０の第１表面１１上における露出している抵抗体層２０の上に第１、第２保護層４１、４２を被覆した後、引き続き下記の工程を施す。
図８を参照する。該基板１０の相対する両側端面１３にそれぞれ、導電性を有する側面シード層５１を形成し、該二つの側面シード層５１が、該第１表面１１から、該基板１０における該第１表面１１の反対側の表面である第２表面１２までに延在し、これにより、該第１表面１１上の二つの表電極３１と、該第２表面１２上に形成された二つの底電極３２とが電気的に連結され、
図９を参照する。該二つの側面シード層５１上に、二つの第１導電層５２を形成し、該二つの第１導電層５２上に、二つの第２導電層５３をさらに形成する。
図８を参照する。該基板１０の相対する両側端面１３にそれぞれ、導電性を有する側面シード層５１を形成し、該二つの側面シード層５１が、該第１表面１１から、該基板１０における該第１表面１１の反対側の表面である第２表面１２までに延在し、これにより、該第１表面１１上の二つの表電極３１と、該第２表面１２上に形成された二つの底電極３２とが電気的に連結され、
図９を参照する。該二つの側面シード層５１上に、二つの第１導電層５２を形成し、該二つの第１導電層５２上に、二つの第２導電層５３をさらに形成する。
【0029】
故に、本発明の好適な実施例においての高電力抵抗器の前記基板１０は、相対する二つの側端面１３と、前記第１表面１１と相対する第２表面１２とをさらに有する。且つ該高電力抵抗器は、該基板１０の第２表面１２上に形成される二つの底電極３２と、導電性を有すると共に該基板１０の両側端面１３において、該第１表面１１から該第２表面１２までに延在して、前記二つの表電極３１及び該二つの底電極３２とを電気的に連結する二つの側面シード層５１と、該二つの側面シード層５１上に形成される二つの第１導電層５２と、該二つの第１導電層５２上に形成される二つの第２導電層５３とをさらに備える。
【0030】
本発明の好適な実施例の高電力抵抗器は、前記二つの表電極３１及び二つの底電極３２が、電気的に連結されていることを特徴とする。具体的に述べると、前記基板１０の二つの側端面１３に、前記側面シード層５１が形成され、該側面シード層５１は、浸漬塗布法、蒸着法またはスパッタリン法などによって形成されることが好ましく、その材料は、スズ、銀、ニッケル、銅またはパラジウムなどの金属であることが好ましい。
前記二つの側面シード層５１は、前記基板１０の二つの端側面１３を被覆すると共に、前記第１表面１１、第２表面１２まで延在するように、前記二つの表電極３１、二つの底電極３２における、該二つの端側面１３に向かっている表面を被覆することにより、該二つの表電極３１と二つの底電極３２とを電気的に連結する。その後、前記側面シード層５１上に、前記第１導電層５２及び第２導電層５３がさらに形成されることにより、前記二つの表電極３１と二つの底電極３２との間の電気連結を確実に確保する。尚、前記第１導電層５２は、バレルメッキ法などのメッキ法によって、前記側面シード層５１、表電極３１及び底電極３２に形成されたメッキ層であって、その材料はニッケル金属であることが好ましい。
本発明の高電力抵抗器の実装時のはんだ付き性を得るため、前記第２導電層５３は、バレルメッキ法などのメッキ法によって、前記第１導電層５２上に被覆するスズ金属層であることが好ましい。本実施例の特徴は、予め、前記側面シード層５１を、前記基板１０の二つのタン側面３上に生成し、これにより、前記第１導電層５２は、中間媒体としての該側面シード層５１を介して、該基板１０の端側面１３に強固に接着することができる点である。
前記二つの側面シード層５１は、前記基板１０の二つの端側面１３を被覆すると共に、前記第１表面１１、第２表面１２まで延在するように、前記二つの表電極３１、二つの底電極３２における、該二つの端側面１３に向かっている表面を被覆することにより、該二つの表電極３１と二つの底電極３２とを電気的に連結する。その後、前記側面シード層５１上に、前記第１導電層５２及び第２導電層５３がさらに形成されることにより、前記二つの表電極３１と二つの底電極３２との間の電気連結を確実に確保する。尚、前記第１導電層５２は、バレルメッキ法などのメッキ法によって、前記側面シード層５１、表電極３１及び底電極３２に形成されたメッキ層であって、その材料はニッケル金属であることが好ましい。
本発明の高電力抵抗器の実装時のはんだ付き性を得るため、前記第２導電層５３は、バレルメッキ法などのメッキ法によって、前記第１導電層５２上に被覆するスズ金属層であることが好ましい。本実施例の特徴は、予め、前記側面シード層５１を、前記基板１０の二つのタン側面３上に生成し、これにより、前記第１導電層５２は、中間媒体としての該側面シード層５１を介して、該基板１０の端側面１３に強固に接着することができる点である。
【0031】
また、図１０に示すように、本発明の高電力抵抗器は、前記二つの側面シード層５１と前記基板１０の両側端面１３との間に、チタン金属或は銅金属からなる中間層５４をさらに備えることが好ましい。前記側面シード層５１を、前記基板１０の相対する二つの端側面１３に強固に接着させるため、該側面シード層５１を、該側面シード層５１上にスパッタリン法によって生成する前に、該側面シード層５１の予定生成位置に、チタン金属或は銅金属からなる中間層５４を、スパッタリン法によって薄く成膜する。尚、前記中間層５４は、その厚さが１００μmより薄いか又は等しいことが好ましく、また、チタン金属からなった方が、前記基板１０に対する接着性に優れると共に、銀イオンの又は他の金属イオンの遊離遷移を防ぎ、且つ錆びにくいため、該基板１０の相対する二つの端側面１３においての剥離現象の発生を防止できる。
【0032】
図１１は、本発明に係る高電力抵抗器における二つの表電極３１と抵抗体層２０の簡易回路図を示すものであり、当該高電力抵抗器の等価抵抗値は、該抵抗体層２０の等価抵抗値と、該抵抗体層２０と二つの表電極３１が並列接続されたそれぞれの並列合成抵抗の等価抵抗値との合計である。詳しく述べると、電流は、第２導電層５３から、第１導電層５２に導入され、うちの一つの表電極３１（等価抵抗値Ｒ２）に流入して、当該表電極３１と抵抗体層２０との間の重ね合わせ接触面３１１を通って、表電極３１と互いに重なる部分の抵抗体層２０（等価抵抗値Ｒ１’）に流入し、次に、互いに重ならない部分の抵抗体層２０（等価抵抗値Ｒ１’’）を流れる。その後、他方の表電極３１と互いに重なる部分の抵抗体層２０（等価抵抗値Ｒ１’）に流入して、最後に、表電極３１と抵抗体層２０との間の重ね合わせ接触面３１１を通って、他方の表電極３１（等価抵抗値Ｒ２）に流入する。
ここで前記二つの表電極３１と、該表電極３１と互いに重なる部分の抵抗体層２０とは並列接続されるので、本発明の高電力抵抗器における、該二つの表電極３１との間の等価抵抗値Ｒ３の計算式は、Ｒ３＝（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）＋Ｒ１’’＋（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）となる。要するに、前記表電極３１と抵抗体層２０の間に流れる電流は、並列接続される抵抗を経てから直列接続される抵抗を流れることにより、本発明の高電力抵抗器は、より大きな電力に耐えることができる。
ここで前記二つの表電極３１と、該表電極３１と互いに重なる部分の抵抗体層２０とは並列接続されるので、本発明の高電力抵抗器における、該二つの表電極３１との間の等価抵抗値Ｒ３の計算式は、Ｒ３＝（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）＋Ｒ１’’＋（Ｒ１’×Ｒ２）／（Ｒ１’＋Ｒ２）となる。要するに、前記表電極３１と抵抗体層２０の間に流れる電流は、並列接続される抵抗を経てから直列接続される抵抗を流れることにより、本発明の高電力抵抗器は、より大きな電力に耐えることができる。
【0033】
下表は、本発明の製造方法によって製造された高電力抵抗器に信頼性試験を行った結果を示すものであり、この信頼性試験方法は、規格が６オーム（Ω）、１１Ω、１１０Ω、２８０Ωの定格電力０．５Ｗの抵抗器にそれぞれ、０．５Ｗ、０．７５Ｗ、１Ｗ、２Ｗの電力で、一定の電圧、一定の電流を６０秒間を印加することにより、定格電力よりも高い出力に耐えられるかどうかを試験する。下表において、信頼性試験に合格した場合、「ＰＡＳＳ」と記され、信頼性試験に失敗した場合、「Ｎ／Ａ」と記される。
【0034】
表１Ａ及び表１Ｂは、抵抗値が６Ω、合計３０組の本発明に係る高電力抵抗器の試験結果を示すものである。
【0035】
【表1A】
【0036】
【表1B】
【0037】
表２Ａ及び表２Ｂは、抵抗値が１１Ω、合計３０組の本発明に係る高電力抵抗器の試験結果を示すものである。
【0038】
【表2A】
【0039】
【表2B】
【0040】
表３Ａ及び表３Ｂは、抵抗値が１１０Ω、合計３０組の本発明に係る高電力抵抗器の試験結果を示すものである。
【0041】
【表3A】
【0042】
【表3B】
【0043】
表４は、抵抗値が２８０Ω、合計３０組の本発明に係る高電力抵抗器の試験結果を示すものである。
【0044】
【表4】
【0045】
上記の表１Ａ、表１Ｂに示された試験結果によると、抵抗値が６Ω、合計３０組の本発明に係る高電力抵抗器は全て、印加電力が０．５Ｗ、０．７５Ｗ、１Ｗ、２Ｗでの定電圧、定電流の信頼性試験に合格したことが分かった。上記の表２Ａ、表２Ｂに示された試験結果によると、抵抗値が１１Ω、合計３０組の本発明に係る高電力抵抗器は全て、印加電力が０．５Ｗ、０．７５Ｗ、１Ｗ、２Ｗでの定電圧、定電流の信頼性試験に合格したことが分かった。上記の表３Ａ、表３Ｂに示された試験結果によると、抵抗値が１１０Ω、合計３０組の本発明に係る高電力抵抗器は全て、印加電力が０．５Ｗ、０．７５Ｗ、１Ｗでの定電圧、定電流の信頼性試験及び印加電力が２Ｗでの定電圧の信頼性試験に合格したが、そのうちの１０組が、印加電力が２Ｗでの定電流の信頼性試験に、失敗（Ｎ／Ａ）したことが分かった。上記の表４に示された試験結果によると、抵抗値が２８０Ω、合計３０組の本発明に係る高電力抵抗器は全て、印加電力が０．５Ｗ、０．７５Ｗでの定電圧、定電流の信頼性試験に合格し、印加電力が１Ｗでの定電圧の信頼性試験において、３組が失敗（Ｎ／Ａ）し、印加電力が１Ｗでの定電流の信頼性試験において、残りの１７組がすべて失敗（Ｎ／Ａ）したことが分かった。抵抗値が２８０Ωの高電力抵抗器が全て、印加電力が１Ｗの信頼性試験に失敗したので、印加電力が２Ｗの信頼性試験は実施しない。
【0046】
上記試験結果をまとめると、抵抗値が６Ω、１１Ωの本発明の高電力抵抗器は全て、定格電力０．５Ｗよりもはるかに高い印加電力２Ｗに耐えられることが分かった。また、抵抗値が１１０Ωの本発明の高電力抵抗器は全て、定格電力０．５Ｗよりも２倍に高い印加電力１Ｗに耐えられることが分かり、印加電力２Ｗでの定電流の信頼性試験に対して、一部が失敗したことが分かった。抵抗値が２８０Ωの本発明の高電力抵抗器は全て、定格電力０．５Ｗよりも高い印加電力０．７５Ｗに耐えられることが分かり、印加電力１Ｗでの定電圧の信頼性試験に対して、一部のみが失敗したが、印加電力１Ｗでの定電流に耐えられなかったことが分かった。
【0047】
上記の試験結果によると、本発明の製造方法によって製造された高電力抵抗器において、低抵抗値（６Ω、１１Ω）の実施態様の高電力抵抗器は、定格電力よりも４倍に高い印加電力に安定して耐えられることが分かり、高抵抗値（１１０Ω、２８０Ω）の実施態様の高電力抵抗器は、定格電力よりも２倍に高い印加電力に安定して耐えられることが分かった。
【0048】
また、本発明の製造方法によって製造された高電力抵抗器は、従来技術の製造方法と比べ、抵抗体層２０と表電極３１との中間媒体とするシード層２１が設けられることにより、抵抗体層２０と表電極３１との強固な結合が可能となり、また、表電極３１の厚さは、従来の印刷電極層よりも厚く形成することができ、さらに、抵抗体層２０と表電極３１との間には、より低い導通抵抗を有するので、前案の低抵抗チップ抵抗器に対して、著しい技術的進歩を有することが分かった。
【0049】
以上の説明は、本発明の好適な実施形態に過ぎず、本発明に対して何ら限定を行うものではない。本発明について、比較的好適な実施形態をもって上記のとおり開示したが、これは本発明を限定するものではなく、すべての当業者が、本発明の技術構想を逸脱しない範囲において、本発明の技術の本質に基づいて上記の実施形態に対して行ういかなる簡単な修正、変更及び修飾も、依然としてすべて本発明の技術構想の範囲内にある。
【符号の説明】
【0050】
１０ 基板
１１ 第１表面
１２ 第２表面
１３ 側端面
２０ 抵抗体層
２１ シード層
３１ 表電極
３１１ 重ね合わせ接触面
３１２ 頂面
３２ 底電極
３３Ａ、３３Ｂ パターン化フォトレジスト層
３４ 第１パターン化フォトレジスト層
３５ 第２パターン化フォトレジスト層
４１ 第１保護層
４１１ 横面
４２ 第２保護層
５１ 側面シード層
５２ 第１導電層
５３ 第２導電層
５４ 中間層
８０ 基板
８１ 印刷抵抗体層
８１０ 接触面
８２ 印刷電極層
９０ 基板
９１ レジスト層
９２ 導電層
９３ 保護層
９４ 第１被覆層
９５ 第２被覆層
１１ 第１表面
１２ 第２表面
１３ 側端面
２０ 抵抗体層
２１ シード層
３１ 表電極
３１１ 重ね合わせ接触面
３１２ 頂面
３２ 底電極
３３Ａ、３３Ｂ パターン化フォトレジスト層
３４ 第１パターン化フォトレジスト層
３５ 第２パターン化フォトレジスト層
４１ 第１保護層
４１１ 横面
４２ 第２保護層
５１ 側面シード層
５２ 第１導電層
５３ 第２導電層
５４ 中間層
８０ 基板
８１ 印刷抵抗体層
８１０ 接触面
８２ 印刷電極層
９０ 基板
９１ レジスト層
９２ 導電層
９３ 保護層
９４ 第１被覆層
９５ 第２被覆層
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【手続補正書】
【提出日】2021-06-22
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
高電力抵抗器の製造方法であって、
基板を準備し、該基板の第１表面上に、スパッタリング方法によって、抵抗体層を形成するステップと、
前記抵抗体層上に、スパッタリング方法によって、導電性を有するシード層を形成するステップと、
前記シード層上に、ラック式メッキ方法によって、厚さ３０μｍ～１００μｍの範囲の二つの表電極を形成するステップと、
一部の前記シード層及び一部の前記抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップと、
前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップと、
前記基板の相対する両側端面にそれぞれ、スパッタリング方法によって、中間層を形成するステップと、
前記二つの中間層上にそれぞれ、側面シード層を形成し、該二つの側面シード層を、前記第１表面から、前記基板における、該第１表面と反対する側の表面である第２表面まで延在させ、該第１表面上の二つの表電極と、該第２表面上に形成した二つの底電極とを電気的に連結するステップと、
前記二つの側面シード層上に、二つの第１導電層を形成するステップと、を含むことを特徴とする、
高電力抵抗器の製造方法。
基板を準備し、該基板の第１表面上に、スパッタリング方法によって、抵抗体層を形成するステップと、
前記抵抗体層上に、スパッタリング方法によって、導電性を有するシード層を形成するステップと、
前記シード層上に、ラック式メッキ方法によって、厚さ３０μｍ～１００μｍの範囲の二つの表電極を形成するステップと、
一部の前記シード層及び一部の前記抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップと、
前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップと、
前記基板の相対する両側端面にそれぞれ、スパッタリング方法によって、中間層を形成するステップと、
前記二つの中間層上にそれぞれ、側面シード層を形成し、該二つの側面シード層を、前記第１表面から、前記基板における、該第１表面と反対する側の表面である第２表面まで延在させ、該第１表面上の二つの表電極と、該第２表面上に形成した二つの底電極とを電気的に連結するステップと、
前記二つの側面シード層上に、二つの第１導電層を形成するステップと、を含むことを特徴とする、
高電力抵抗器の製造方法。
【請求項2】
前記基板の第１表面上に前記抵抗体層を形成するステップにおいて、該抵抗体層は、スパッタリング方法によって、前記基板の第１表面を完全に被覆するように該基板の第１表面上に形成されることを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項3】
前記抵抗体層上に導電性を有するシード層を形成するステップにおいて、該シード層は、スパッタリング方法によって、前記抵抗体層を完全に被覆するように該抵抗体層上に形成されることを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項4】
前記シード層上に二つの表電極を形成するステップは、パターン化フォトレジスト層を、一部の前記シード層が露出するように、該シード層に部分的に被覆する工程と、前記シード層における、前記パターン化フォトレジスト層から露出する部分に、メッキ方法によって、二つの表電極を形成し、その後、該パターン化フォトレジスト層を除去する工程と、を実行するサブステップを含むことを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項5】
一部の前記シード層及び一部の前記抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップは、前記抵抗パターンの外形に合わせた第１パターン化フォトレジスト層を、前記シード層及び二つの表電極に被覆する工程と、前記第１パターン化フォトレジスト層に被覆されていない一部のシード層及び抵抗体層を除去して、その後、該第１パターン化フォトレジスト層を除去する工程と、を実行するサブステップを含むことを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項6】
前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップは、前記基板における抵抗パターン以外の部分の表面及び前記二つの表電極に、第２パターン化フォトレジスト層を被覆する工程と、前記第２パターン化フォトレジスト層に被覆されていないシード層を除去して、前記抵抗パターンの領域における、前記二つの表電極に被覆されていない抵抗体層を露出させ、その後、前記第２パターン化フォトレジスト層を除去する工程と、を実行するサブステップを含むことを特徴とする請求項５に記載の高電力抵抗器の製造方法。
【請求項7】
前記抵抗パターンの抵抗体層を露出させるステップの後に、該抵抗体層上に第１保護層を形成し、該第１保護層は、前記二つの表電極を跨ぐように、該両表電極間の抵抗体層の表面を被覆し、該第１保護層における、該表電極と接触している横面の高さは、該表電極の頂面から底部までの高さよりも低く、さらに、該第１保護層上に第２保護層を形成することを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項8】
前記二つの第１導電層上に、二つの第２導電層を形成するステップをさらに含むことを特徴とする請求項１に記載の高電力抵抗器の製造方法。
【請求項9】
高電力抵抗器であって、
第１表面と、該第１表面と相対する第２表面と、相対する二つの側端面とを有する基板と、
前記基板の第１表面上に、スパッタリング方法によって形成される抵抗体層と、
前記抵抗体層上に、ラック式メッキ方法によって形成される、厚さ３０μｍ～１００μｍの範囲の二つの表電極と、
導電性を有すると共に、スパッタリング方法によって、前記抵抗体層と前記二つの表電極との間に挟むように形成されるシード層と、
前記基板の第２表面上に形成される二つの底電極と、
導電性を有すると共に、前記第１表面から前記第２表面まで延在するように、前記基板の両側端面に形成され、前記二つの表電極と前記二つの底電極とを電気的に連結する二つの側面シード層と、
前記二つの側面シード層上に形成される二つの第１導電層と、
前記二つの側面シード層と前記基板の両側端面との間に、スパッタリング方法によって形成される二つの中間層と、
を備えることを特徴とする高電力抵抗器。
第１表面と、該第１表面と相対する第２表面と、相対する二つの側端面とを有する基板と、
前記基板の第１表面上に、スパッタリング方法によって形成される抵抗体層と、
前記抵抗体層上に、ラック式メッキ方法によって形成される、厚さ３０μｍ～１００μｍの範囲の二つの表電極と、
導電性を有すると共に、スパッタリング方法によって、前記抵抗体層と前記二つの表電極との間に挟むように形成されるシード層と、
前記基板の第２表面上に形成される二つの底電極と、
導電性を有すると共に、前記第１表面から前記第２表面まで延在するように、前記基板の両側端面に形成され、前記二つの表電極と前記二つの底電極とを電気的に連結する二つの側面シード層と、
前記二つの側面シード層上に形成される二つの第１導電層と、
前記二つの側面シード層と前記基板の両側端面との間に、スパッタリング方法によって形成される二つの中間層と、
を備えることを特徴とする高電力抵抗器。
【請求項10】
前記高電力抵抗器は、第１保護層と第２保護層とをさらに備え、前記第１保護層が、前記二つの表電極を跨ぐように、該両表電極間の抵抗体層の表面を被覆し、該第１保護層における、該表電極と接触している横面の高さは、該表電極の頂面から底部までの高さよりも低く、前記第２保護層が、前記第１保護層を覆うように第１保護層上に形成されることを特徴とする請求項９に記載の高電力抵抗器。
【請求項11】
前記二つの第１導電層上に形成される二つの第２導電層をさらに含むことを特徴とする請求項９に記載の高電力抵抗器。
【請求項12】
前記二つの中間層は、チタン金属或は銅金属からなることを特徴とする請求項１１に記載の高電力抵抗器。
【請求項13】
前記高電力抵抗器の等価抵抗値は、前記抵抗体層の等価抵抗値と、該抵抗体層と前記二つの表電極が並列接続されたそれぞれの並列合成抵抗の等価抵抗値との合計であることを特徴とする請求項９に記載の高電力抵抗器。
【請求項14】
前記高電力抵抗器の等価抵抗値Ｒ３の計算式は、
Ｒ３＝（Ｒ１’×Ｒ２）/（Ｒ１’＋Ｒ２）+Ｒ１’’＋（Ｒ１’×Ｒ２）/（Ｒ１’＋Ｒ２）
であり、前記Ｒ１’は、前記抵抗体層における、前記二つの表電極と重なる部分の等価抵抗値であり、前記Ｒ１’’は、該抵抗体層のおける、前記二つの表電極と重ならない部分の等価抵抗値であり、前記Ｒ２は、該二つの表電極の等価抵抗値であることを特徴とする請求項９に記載の高電力抵抗器。
Ｒ３＝（Ｒ１’×Ｒ２）/（Ｒ１’＋Ｒ２）+Ｒ１’’＋（Ｒ１’×Ｒ２）/（Ｒ１’＋Ｒ２）
であり、前記Ｒ１’は、前記抵抗体層における、前記二つの表電極と重なる部分の等価抵抗値であり、前記Ｒ１’’は、該抵抗体層のおける、前記二つの表電極と重ならない部分の等価抵抗値であり、前記Ｒ２は、該二つの表電極の等価抵抗値であることを特徴とする請求項９に記載の高電力抵抗器。
【請求項15】
前記抵抗体層の抵抗係数が、前記シード層或は前記表電極の抵抗係数よりも大きいことを特徴とする請求項９に記載の高電力抵抗器。
【請求項16】
前記表電極とシード層が、同一の金属材料からなることを特徴とする請求項９に記載の高電力抵抗器。
【請求項17】
前記表電極とシード層が、異なる金属材料からなることを特徴とする請求項９に記載の高電力抵抗器。
【請求項18】
前記抵抗体層の材料が、チタン合金、銀銅合金、マンガン銅合金、ニッケル銅合金、窒化チタン或は窒化アルミニウムタンタルであることを特徴とする請求項９に記載の高電力抵抗器。
【請求項19】
前記抵抗体層の材料が、ニッケルクロム合金であることを特徴とする請求項９に記載の高電力抵抗器。
【請求項20】
前記抵抗体層の材料が、ニッケルクロム銅合金或はニッケルクロムシリコン合金であることを特徴とする請求項１９に記載の高電力抵抗器。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【0007】
上記課題を解決するため、本発明は、高電力抵抗器の製造方法であって、
基板を準備し、該基板の第１表面上に、スパッタリング方法によって、抵抗体層を形成するステップと、前記抵抗体層上に、スパッタリング方法によって、導電性を有するシード層を形成するステップと、前記シード層上に、ラック式メッキ方法によって、厚さ３０μｍ～１００μｍの範囲の二つの表電極を形成するステップと、一部の前記シード層及び一部の前記抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップと、前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップと、前記基板の相対する両側端面にそれぞれ、スパッタリング方法によって、中間層を形成するステップと、前記二つの中間層上にそれぞれ、側面シード層を形成し、該二つの側面シード層を、前記第１表面から、前記基板における、該第１表面と反対する側の表面である第２表面まで延在させ、該第１表面上の二つの表電極と、該第２表面上に形成した二つの底電極とを電気的に連結するステップと、前記二つの側面シード層上に、二つの第１導電層を形成するステップと、を含むことを特徴とする。
基板を準備し、該基板の第１表面上に、スパッタリング方法によって、抵抗体層を形成するステップと、前記抵抗体層上に、スパッタリング方法によって、導電性を有するシード層を形成するステップと、前記シード層上に、ラック式メッキ方法によって、厚さ３０μｍ～１００μｍの範囲の二つの表電極を形成するステップと、一部の前記シード層及び一部の前記抵抗体層を除去して、残留している該シード層及び抵抗体層によって、抵抗パターンを形成するステップと、前記抵抗パターンにおける、前記二つの表電極に被覆されていないシード層を除去して、該抵抗パターンの抵抗体層を露出させるステップと、前記基板の相対する両側端面にそれぞれ、スパッタリング方法によって、中間層を形成するステップと、前記二つの中間層上にそれぞれ、側面シード層を形成し、該二つの側面シード層を、前記第１表面から、前記基板における、該第１表面と反対する側の表面である第２表面まで延在させ、該第１表面上の二つの表電極と、該第２表面上に形成した二つの底電極とを電気的に連結するステップと、前記二つの側面シード層上に、二つの第１導電層を形成するステップと、を含むことを特徴とする。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【0008】
上記課題を解決するため、本発明に係る高電力抵抗器の製造方法で作られる高電力抵抗器は、第１表面と、該第１表面と相対する第２表面と、相対する二つの側端面とを有する基板と、前記基板の第１表面上に、スパッタリング方法によって形成される抵抗体層と、前記抵抗体層上に、ラック式メッキ方法によって形成される、厚さ３０μｍ～１００μｍの範囲の二つの表電極と、導電性を有すると共に、スパッタリング方法によって、前記抵抗体層と前記二つの表電極との間に挟むように形成されるシード層と、前記基板の第２表面上に形成される二つの底電極と、導電性を有すると共に、前記第１表面から前記第２表面まで延在するように、前記基板の両側端面に形成され、前記二つの表電極と前記二つの底電極とを電気的に連結する二つの側面シード層と、前記二つの側面シード層上に形成される二つの第１導電層と、前記二つの側面シード層と前記基板の両側端面との間に、スパッタリング方法によって形成される二つの中間層と、を備えることを特徴とする。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【0014】
図２に示すように、本発明の一つの実施例においては、前記抵抗体層２０を形成した後、スパッタリング方法によって、前記抵抗体層２０上に導電性を有するシード層２１を形成する。尚、前記第２表面１２1の抵抗体層２０上に、別のシード層２１を同時に形成することが好ましい。その製造工程を具体的に述べると、前記シード層２１は、スパッタリング方法によって、前記抵抗体層２０の表面を完全に被覆するように成膜される。前記抵抗体層２０材料の抵抗率α１は、前記シード層２１材料の抵抗率α２よりも大きいことが好ましい。
前記シード層２１のスパッタリングターゲット材料は、前記二つの表電極３１の材料と同じ金属材料を利用し、これにより、該表電極３１は、前記シード層２１上に形成する際に、該シード層２１上に安定して強固に接合することができる。例えば、前記表電極３１の材料は銅金属を使用する場合、前記シード層２１のスパッタリングターゲット材料も銅金属を選ぶことができるが、これに限定されるものではなく、所望の目的に応じて、該表電極３１の材料と該シード層２１のスパッタリングターゲット材料は、同じ又は異なる金属材料であってもよい。
前記シード層２１のスパッタリングターゲット材料は、前記二つの表電極３１の材料と同じ金属材料を利用し、これにより、該表電極３１は、前記シード層２１上に形成する際に、該シード層２１上に安定して強固に接合することができる。例えば、前記表電極３１の材料は銅金属を使用する場合、前記シード層２１のスパッタリングターゲット材料も銅金属を選ぶことができるが、これに限定されるものではなく、所望の目的に応じて、該表電極３１の材料と該シード層２１のスパッタリングターゲット材料は、同じ又は異なる金属材料であってもよい。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【0022】
一部の前記シード層２１及び一部の前記抵抗体層２０を除去して、残留している該シード層２１及び抵抗体層２０によって、抵抗パターンを形成した後、該抵抗パターンにおける、前記二つの表電極３１に被覆されていない一部のシード層２１を除去する工程を行い、まず、前記基板１０における抵抗パターン以外の一部の表面及び前記二つの表電極３１に、第２パターン化フォトレジスト層３５を被覆し、次に、該抵抗パターン領域内のシード層２１を除去して、その下の抵抗体層２０を露出させると、所要の抵抗体層２０が完成する。尚、前記抵抗パターン領域内のシード層２１を除去する際に、エッチング方法によって除去することが好ましい。
本発明の製造方法によって製造される高電力抵抗器は、第１表面１１を有する基板１０と、第１表面１１上に形成された抵抗体層２０と、抵抗体層２０上に形成された二つの表電極３１と、二つの表電極３１と抵抗体層２０との間に挟むように配置されたシード層２１とを備えるものである。
本発明の製造方法によって製造される高電力抵抗器は、第１表面１１を有する基板１０と、第１表面１１上に形成された抵抗体層２０と、抵抗体層２０上に形成された二つの表電極３１と、二つの表電極３１と抵抗体層２０との間に挟むように配置されたシード層２１とを備えるものである。