知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022024345
(43)【公開日】2022-02-09
(54)【発明の名称】電源制御装置、スイッチング電源装置及び通信装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20220202BHJP
H03K 17/0812 20060101ALI20220202BHJP
H02M 3/28 20060101ALI20220202BHJP
H03K 17/08 20060101ALN20220202BHJP
H03K 17/695 20060101ALN20220202BHJP
【ＦＩ】
H02M1/08 A
H03K17/0812
H02M3/28 H
H03K17/08 C
H03K17/695
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2020122607
(22)【出願日】2020-07-17
(71)【出願人】
【識別番号】504411166
【氏名又は名称】アラクサラネットワークス株式会社
(74)【代理人】
【識別番号】110001678
【氏名又は名称】特許業務法人藤央特許事務所
(72)【発明者】
【氏名】井上 正明
(72)【発明者】
【氏名】森嶋 良行
【テーマコード（参考）】
5H730
5H740
5J055
【Ｆターム（参考）】
5H730AA17
5H730AS05
5H730BB23
5H730CC01
5H730DD04
5H730EE08
5H730FF05
5H730FF09
5H730FG01
5H730VV03
5H730XC09
5H740BA12
5H740BB07
5H740BC01
5H740BC02
5H740BC10
5H740HH01
5H740JA01
5H740JB01
5H740KK01
5H740MM12
5J055AX34
5J055AX55
5J055BX16
5J055CX14
5J055CX19
5J055DX13
5J055DX22
5J055DX55
5J055EY05
5J055EY07
5J055EY10
5J055EY12
5J055EY21
5J055EZ10
5J055EZ11
5J055EZ13
5J055EZ29
5J055EZ39
5J055EZ52
5J055FX26
5J055GX02
5J055GX04
5J055GX09
(57)【要約】
【課題】外部からの電源供給開始から突入電流発生までの時間を簡易な回路構成で初回の起動時から制御する。
【解決手段】予め設定された識別情報を保持する不揮発性メモリと、前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、前記不揮発性メモリに格納した識別情報を第１の遅延時間に変換する変換部と、前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、前記ＭＯＳＦＥＴ駆動部が外付け又は内蔵のＭＯＳＦＥＴを駆動する。
【選択図】図３
【解決手段】予め設定された識別情報を保持する不揮発性メモリと、前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、前記不揮発性メモリに格納した識別情報を第１の遅延時間に変換する変換部と、前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、前記ＭＯＳＦＥＴ駆動部が外付け又は内蔵のＭＯＳＦＥＴを駆動する。
【選択図】図３
【特許請求の範囲】
【請求項1】
予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した前記識別情報を第１の遅延時間に変換する変換部と、
前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、
前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、
前記ＭＯＳＦＥＴ駆動部が外付け又は内蔵のＭＯＳＦＥＴを駆動することを特徴とする電源制御装置。
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した前記識別情報を第１の遅延時間に変換する変換部と、
前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、
前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、
前記ＭＯＳＦＥＴ駆動部が外付け又は内蔵のＭＯＳＦＥＴを駆動することを特徴とする電源制御装置。
【請求項2】
請求項１に記載の電源制御装置であって、
外付けコンデンサに接続する端子と、
前記端子から前記外付けコンデンサへのチャージ電流を供給する電流源と、
前記外付けコンデンサの両端電圧を検出して、所定の電圧に達するとＲＥＳＥＴ信号を出力するヒステリシス付きコンパレーターと、をさらに有し、
前記タイマー部は、
前記ヒステリシス付きコンパレーターからのＲＥＳＥＴ信号を受信すると前記第１の遅延時間のカウントを開始することを特徴とする電源制御装置。
外付けコンデンサに接続する端子と、
前記端子から前記外付けコンデンサへのチャージ電流を供給する電流源と、
前記外付けコンデンサの両端電圧を検出して、所定の電圧に達するとＲＥＳＥＴ信号を出力するヒステリシス付きコンパレーターと、をさらに有し、
前記タイマー部は、
前記ヒステリシス付きコンパレーターからのＲＥＳＥＴ信号を受信すると前記第１の遅延時間のカウントを開始することを特徴とする電源制御装置。
【請求項3】
請求項２に記載の電源制御装置であって、
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択するセレクター端子をさらに有することを特徴とする電源制御装置。
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択するセレクター端子をさらに有することを特徴とする電源制御装置。
【請求項4】
請求項３に記載の電源制御装置であって、
前記不揮発性メモリは、
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択する動作モード情報を格納可能であって、
前記タイマー部は、
前記不揮発性メモリに前記動作モード情報が格納されている場合には、前記セレクター端子に優先して前記動作モード情報に基づいて、前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択することを特徴とする電源制御装置。
前記不揮発性メモリは、
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択する動作モード情報を格納可能であって、
前記タイマー部は、
前記不揮発性メモリに前記動作モード情報が格納されている場合には、前記セレクター端子に優先して前記動作モード情報に基づいて、前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択することを特徴とする電源制御装置。
【請求項5】
請求項２に記載の電源制御装置であって、
前記外付けコンデンサは、
前記電流源に常時接続される第１のコンデンサと、
前記第１のコンデンサと並列に接続され、かつスイッチを介して前記電流源に接続される第２のコンデンサと、をさらに有し、
前記スイッチの開閉に応じて前記ＲＥＳＥＴ信号が出力されるまでの第２の遅延時間を変更することを特徴とする電源制御装置。
前記外付けコンデンサは、
前記電流源に常時接続される第１のコンデンサと、
前記第１のコンデンサと並列に接続され、かつスイッチを介して前記電流源に接続される第２のコンデンサと、をさらに有し、
前記スイッチの開閉に応じて前記ＲＥＳＥＴ信号が出力されるまでの第２の遅延時間を変更することを特徴とする電源制御装置。
【請求項6】
請求項５に記載の電源制御装置であって、
前記不揮発性メモリに格納された識別情報は、予め設定された識別番号であって、
前記変換部は、
前記識別番号の所定の桁の値に応じて第１の遅延時間を設定することを特徴とする電源制御装置。
前記不揮発性メモリに格納された識別情報は、予め設定された識別番号であって、
前記変換部は、
前記識別番号の所定の桁の値に応じて第１の遅延時間を設定することを特徴とする電源制御装置。
【請求項7】
交流を入力して直流に変換する整流素子を有する入力部と、
前記直流を入力してＭＯＳＦＥＴでスイッチングを行うスイッチング部と、
前記ＭＯＳＦＥＴを制御する電源制御部と、
前記ＭＯＳＦＥＴの出力を絶縁トランスとダイオード及びインダクタによって所定の電圧の直流を出力する出力部と、
外部の装置と通信を行う通信ドライバと、を有し、
前記電源制御部は、
予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した識別情報を第１の遅延時間に変換する変換部と、
前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、
前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、
前記ＭＯＳＦＥＴ駆動部が、前記ＭＯＳＦＥＴを駆動することを特徴とするスイッチング電源装置。
前記直流を入力してＭＯＳＦＥＴでスイッチングを行うスイッチング部と、
前記ＭＯＳＦＥＴを制御する電源制御部と、
前記ＭＯＳＦＥＴの出力を絶縁トランスとダイオード及びインダクタによって所定の電圧の直流を出力する出力部と、
外部の装置と通信を行う通信ドライバと、を有し、
前記電源制御部は、
予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した識別情報を第１の遅延時間に変換する変換部と、
前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、
前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、
前記ＭＯＳＦＥＴ駆動部が、前記ＭＯＳＦＥＴを駆動することを特徴とするスイッチング電源装置。
【請求項8】
請求項７に記載のスイッチング電源装置であって、
外付けコンデンサに接続する端子と、
前記端子から前記外付けコンデンサへのチャージ電流を供給する電流源と、
前記外付けコンデンサの両端電圧を検出して、所定の電圧に達するとＲＥＳＥＴ信号を出力するヒステリシス付きコンパレーターと、をさらに有し、
前記タイマー部は、
前記ヒステリシス付きコンパレーターからのＲＥＳＥＴ信号を受信すると前記第１の遅延時間のカウントを開始することを特徴とするスイッチング電源装置。
外付けコンデンサに接続する端子と、
前記端子から前記外付けコンデンサへのチャージ電流を供給する電流源と、
前記外付けコンデンサの両端電圧を検出して、所定の電圧に達するとＲＥＳＥＴ信号を出力するヒステリシス付きコンパレーターと、をさらに有し、
前記タイマー部は、
前記ヒステリシス付きコンパレーターからのＲＥＳＥＴ信号を受信すると前記第１の遅延時間のカウントを開始することを特徴とするスイッチング電源装置。
【請求項9】
請求項８に記載のスイッチング電源装置であって、
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択するセレクター端子をさらに有することを特徴とするスイッチング電源装置。
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択するセレクター端子をさらに有することを特徴とするスイッチング電源装置。
【請求項10】
請求項９に記載のスイッチング電源装置であって、
前記不揮発性メモリは、
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択する動作モード情報を格納可能であって、
前記タイマー部は、
前記不揮発性メモリに前記動作モード情報が格納されている場合には、前記セレクター端子に優先して前記動作モード情報に基づいて、前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択することを特徴とするスイッチング電源装置。
前記不揮発性メモリは、
前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択する動作モード情報を格納可能であって、
前記タイマー部は、
前記不揮発性メモリに前記動作モード情報が格納されている場合には、前記セレクター端子に優先して前記動作モード情報に基づいて、前記第１の遅延時間と前記ＲＥＳＥＴ信号のそれぞれについてイネーブル又はディセーブルを選択することを特徴とするスイッチング電源装置。
【請求項11】
請求項８に記載のスイッチング電源装置であって、
前記外付けコンデンサは、
前記電流源に常時接続される第１のコンデンサと、
前記第１のコンデンサと並列に接続され、かつスイッチを介して前記電流源に接続される第２のコンデンサと、をさらに有し、
前記スイッチの開閉に応じて前記ＲＥＳＥＴ信号が出力されるまでの第２の遅延時間を変更することを特徴とするスイッチング電源装置。
前記外付けコンデンサは、
前記電流源に常時接続される第１のコンデンサと、
前記第１のコンデンサと並列に接続され、かつスイッチを介して前記電流源に接続される第２のコンデンサと、をさらに有し、
前記スイッチの開閉に応じて前記ＲＥＳＥＴ信号が出力されるまでの第２の遅延時間を変更することを特徴とするスイッチング電源装置。
【請求項12】
請求項１１に記載のスイッチング電源装置であって、
前記不揮発性メモリに格納された識別情報は、予め設定された識別番号であって、
前記変換部は、
前記識別番号の所定の桁の値に応じて第１の遅延時間を設定することを特徴とするスイッチング電源装置。
前記不揮発性メモリに格納された識別情報は、予め設定された識別番号であって、
前記変換部は、
前記識別番号の所定の桁の値に応じて第１の遅延時間を設定することを特徴とするスイッチング電源装置。
【請求項13】
スイッチング電源装置と論理ボードを有する通信装置であって、
前記論理ボードは、
外部の装置間の通信を制御する通信部と、
予め設定された識別情報を保持する記憶部と、
前記通信部を制御し、前記記憶部の識別情報を前記スイッチング電源装置へ書き込む演算部と、を有し、
前記スイッチング電源装置は、
交流を入力して直流に変換する整流素子を有する入力部と、
前記直流を入力してＭＯＳＦＥＴでスイッチングを行うスイッチング部と、
前記ＭＯＳＦＥＴを制御する電源制御部と、
前記ＭＯＳＦＥＴの出力を絶縁トランスとダイオード及びインダクタによって所定の電圧の直流を出力する出力部と、
前記演算部と通信を行う通信ドライバと、を有し、
前記電源制御部は、
予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した識別情報を第１の遅延時間に変換する変換部と、
前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、
前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、
前記ＭＯＳＦＥＴ駆動部が、前記ＭＯＳＦＥＴを駆動することを特徴とする通信装置。
前記論理ボードは、
外部の装置間の通信を制御する通信部と、
予め設定された識別情報を保持する記憶部と、
前記通信部を制御し、前記記憶部の識別情報を前記スイッチング電源装置へ書き込む演算部と、を有し、
前記スイッチング電源装置は、
交流を入力して直流に変換する整流素子を有する入力部と、
前記直流を入力してＭＯＳＦＥＴでスイッチングを行うスイッチング部と、
前記ＭＯＳＦＥＴを制御する電源制御部と、
前記ＭＯＳＦＥＴの出力を絶縁トランスとダイオード及びインダクタによって所定の電圧の直流を出力する出力部と、
前記演算部と通信を行う通信ドライバと、を有し、
前記電源制御部は、
予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した識別情報を第１の遅延時間に変換する変換部と、
前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、
前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、
前記ＭＯＳＦＥＴ駆動部が、前記ＭＯＳＦＥＴを駆動することを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源制御装置、スイッチング電源装置、及びそれらを搭載した通信装置等の電子・電気機器に関し、特に電源供給開始時の突入電流の発生タイミングを制御可能な電源制御装置、スイッチング電源装置、及びそれらを搭載した通信装置に関する。
【背景技術】
【0002】
近年、多数の小型サーバーや、ネットワーク装置（通信装置）をラックマウントで高密度搭載するシステムが増えてきている。これらの装置に組み込まれるスイッチング電源には様々な方式の突入電流抑制回路が組み込まれている。
【0003】
例えば、特許文献１に示される電流制限抵抗とリレーを組み合わせたものもその一例である。しかしこの事例においても突入電流のピーク値を下げることができるが、突入電流が全く発生しないというレベルには達していない。また比較的小容量のスイッチング電源では突入抑制回路を有していない。
【0004】
これらのスイッチング電源を搭載した多数の装置を使用したシステムでは、自然災害や設備点検等による停電の後の復電時に全装置に同時に突入電流が発生する。このため個々の突入電流は小さくても重畳的になるため配電設備に高負荷がかってしまい、上位にあるブレーカーが遮断されるため、その下位にある電子・電気機器が全て止まってしまう障害事例が散見される。
【0005】
近年の給電系の異常に対して繊細なサーバーやネットワーク装置では、突然の電源断によって損傷を受ける可能性もあり、装置の可用性や寿命などの信頼性に影響を与えてしまう。
【0006】
このように複数の装置が同時に起動することによって突入電流が重畳されてしまう問題に対しては、例えば特許文献３に記載されているような、複数の装置に同時に電源供給が開始された場合であっても、各装置間で異なるタイミングで突入電流が発生するように制御し、配電設備に高負荷がかかること防ぐ技術がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１８－６７９８５号公報
【特許文献2】特開２０１９－４５７７号公報
【特許文献3】特開２０１８－３６８００号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
サーバーやネットワーク機器は、ＣＰＵなどを搭載した一つ又は複数の論理ボードと、それらに電源を供給するスイッチング電源装置で構成される。一般にこれらの機器の論理ボードは消費電力が大きく、突入電流の重畳を防ぐために特許文献３の技術を適用して突入電流発生のタイミングを制御しようとした場合、論理ボード自体は特許文献３における負荷部１３ａに相当する。制御部１４ａが実行している電源投入制御のソフトウェア処理を論理ボード上のＣＰＵに実行させることはできない。
【0009】
さらに、特許文献３の技術では、「初回の起動時には、各機器の遅延時間は一致するため、突入電流によりシステム９には過電流が発生して、各機器の起動は失敗する。」という問題があった。
【0010】
本発明の目的は、外部からの電源供給開始から突入電流発生までの時間を簡易な回路構成で初回の起動時から制御できるようにした電源制御装置、スイッチング電源装置、及び、それを搭載した通信装置を提供することにある。
【課題を解決するための手段】
【0011】
本発明は、予め設定された識別情報を保持する不揮発性メモリと、前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、前記不揮発性メモリに格納した前記識別情報を第１の遅延時間に変換する変換部と、前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号を送信するタイマー部と、前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部を駆動するアナログ部と、を有し、前記ＭＯＳＦＥＴ駆動部が外付け又は内蔵のＭＯＳＦＥＴを駆動する。
【発明の効果】
【0012】
各通信装置内のスイッチング電源装置が、論理ボードへ電源供給を開始する時間を個別に異なる時間にすることで、初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。
【0013】
本明細書において開示される主題の、少なくとも一つの実施の詳細は、添付されている図面と以下の記述の中で述べられる。開示される主題のその他の特徴、態様、効果は、以下の開示、図面、請求項により明らかにされる。
【図面の簡単な説明】
【0014】
【図1】本発明の実施例１による論理ボードへ電源を供給する通信装置の一構成例を示したブロック図である。
【図2】本発明の実施例１による通信装置の構成の一例を示したブロック図である。
【図3】本発明の実施例１によるスイッチング電源装置に含まれる電源制御部の構成の一例を表したブロック図である。
【図4】本発明の実施例１によるスイッチング電源装置の動作を示すタイミングチャートである。
【図5】従来例の通信装置を用いた場合の突入電流発生の様子を模式的に示した図である。
【図6】本発明の実施例１による通信装置を用いた場合の突入電流発生の様子を模式的に示した図である。
【図7A】本発明の実施例２によるスイッチング電源装置の背面図である。
【図7B】本発明の実施例２によるスイッチング電源回路の一部を示した図である。
【図8A】本発明の実施例３によるスイッチング電源装置の回路の一部を示した図である。
【図8B】本発明の実施例３によるスイッチング電源装置の動作モードを示した図である。
【図9】本発明の実施例１による通信装置の識別子とタイマー遅延時間の関係を示す図である。
【発明を実施するための形態】
【0015】
以下、本発明の実施形態を添付図面に基づいて説明する。
【実施例0016】
図１は、本発明による複数の通信装置（又は電子・電気機器）を電源供給源に接続したシステムの一例を示す図である。このシステムの例は、１００Ｖ又は２００Ｖの交流電源が供給される分電盤２７と、分電盤２７に接続される複数のコンセントボックス１３～１６と、コンセントボックス１３に接続される複数の通信装置１～５により構成される。
【0017】
図では省略しているが、コンセントボックス１４から１６にも、コンセントボックス１３と同様に複数の通信装置がそれぞれ接続されているものとする。また、分電盤２７には主遮断器２６（例えば遮断電流５０Ａ）と、複数の遮断器２１～２４（例えば遮断電流２０Ａ）が含まれている。
【0018】
このような構成で複数の通信装置１～５に１００Ｖ又は２００Ｖの交流電力が供給され、万一何からの理由で過電流が発生した場合は、主遮断器２６又は遮断器２１～２４が電力供給を遮断する仕組みとなっている。なお、通信装置１やコンセントボックスの数は、図示されているものに限定されない。
【0019】
図２は、本発明による通信装置１の内部構成を示したブロック図である。通信装置２～５も同様の構成であり、以降では個々の通信装置を区別しない場合、代表して通信装置１を対象として説明する。
【0020】
通信装置１は、電源としてＡＣ＿ＩＮ１００にてＡＣ１００Ｖ／ＡＣ２００Ｖを受電しＤＣ電圧（１２Ｖ）をＤＣ＿ＯＵＴ１０２から出力するスイッチング電源装置６と、そのＤＣ電圧を受電して仕様に応じた様々な機能を有する論理ボード７からなる。本実施例では、論理ボード７として通信処理を行う例を示す。
【0021】
スイッチング電源装置６は突入電流を抑止する突入電流抑制ＮＴＣ（Ｎｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）サーミスター３５と整流ダイオード３４からなる入力部と、電源制御部（又は電源制御装置）５０と、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）５６のスイッチング部と、絶縁トランス３８とダイオード３９～４０とインダクタ４１からなる出力部と、絶縁型Ｉ２Ｃバスドライバ４８を有する。
【0022】
また、論理ボード７は、給電ケーブル３３を通してスイッチング電源装置６のＤＣ＿ＯＵＴ１０２から受電したＤＣ電圧（１２Ｖ）を内部用電圧に変換するＤＣ／ＤＣコンバーター４４と、通信装置１のシリアル番号などの識別情報（又は識別番号）を保存するＵＩＭ（Ｕｎｉｑｕｅ Ｉｎｆｏｒｍａｔｉｏｎ Ｍｅｍｏｒｙ）４５と、ＵＩＭ４５の内容をスイッチング電源装置６へ書き込むマイコン（マイクロコンピュータ）４６と、マイコン４６の制御により装置間の通信を制御する通信部８１と、通信部８１に接続されて外部の装置と接続するポート８２からなる。
【0023】
ＵＩＭ４５は、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒy）などの不揮発性メモリで構成される。
【0024】
図３は、スイッチング電源装置６に内蔵される電源制御部５０の内部構成を示したブロック図である。
【0025】
電源制御部５０内には内部電圧を生成するレギュレーター５８と、アナログ部５９、デジタル部６１、ＭＯＳＦＥＴ駆動部６０、ヒステリシス付きコンパレーター６６、外付けコンデンサ５１にチャージ電流Ｉｃｃを流す電流源６７、ディレイ時間を保持するＥＥＰＲＯＭ６５からなる。
【0026】
デジタル部６１は、Ｉ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）インターフェース部６４と、ＥＥＰＲＯＭ６５の２進値を時間に変換する変換部６３と、遅延タイマー部６２からなる。なお、図２、図３において、電源制御部５０は、一つのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として構成した例で記載しているが、このような構成方法に限定されるものではない。
【0027】
【0028】
まず、通信装置１に突入電流が発生するタイミングを決定するために必要な情報をＥＥＰＲＯＭ６５に設定する。具体的には、例えば通信装置１の製品名と製造Ｌｏｔ番号、シリアル番号など製品固有の情報（識別情報）を製品出荷前に予め格納する。
【0029】
製品名、Ｌｏｔ番号、シリアル番号は通信装置１の外部から確認できるようにバーコードやＱＲコード（登録商標）などの形式で製品銘板などに印刷されているので、それらのコードをリーダーで読み取り、まず、論理ボード７のＵＩＭ４５に書き込む。あるいは、遅延時間に対応する任意の値を使用者が決めて、上記の製品固有情報の代わりにＵＩＭ４５に書き込んでもよい。
【0030】
マイコン４６はＵＩＭ４５から情報を読み取りＩ２Ｃバス４７、絶縁型Ｉ２Ｃバスドライバ４８、Ｉ２Ｃバス４９を経て、電源制御部５０内のＥＥＰＲＯＭ６５に書き込む。又は、ＵＩＭ４５の情報ではなく電源制御部５０内のＥＥＰＲＯＭ６５に直接使用者が遅延時間に対応する値を書き込んでもよい。
【0031】
以上の操作は、製品出荷準備段階や通信装置１の初期設定段階など、安定した電源供給環境で通信装置１が動作している場合に実施する。ＥＥＰＲＯＭ６５は不揮発性のメモリなので、一度書き込みを行えばその後に電源断となっても設定された値は残っている。
【0032】
以上のように設定された状態において例えば停電等で一度電源断となり、その後復電したような場合に通信装置１は次のように動作する。
【0033】
スイッチング電源装置６に、１００ＶＡＣ又は２００ＶＡＣを印可すると整流ダイオード３４により１４０Ｖピーク又は２８０ＶピークのＤＣ電圧に変換されて抵抗３７、５４の分圧抵抗によりＶＣＣＡ１０３に電圧が印加され電源制御部５０に給電される。同時にＥＮ信号１０４がプルアップ抵抗５５によってハイレベルになり電源制御部５０が動作を開始する。
【0034】
電源制御部５０は、初期化が完了した後、電流源６７から外付けコンデンサ５１にＩｃｃ電流のチャージを開始してＣＳＳ（Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ ｐｏｗｅｒ Ｓｕｐｐｌｙ）端子１０７の電圧が上昇を始め、遅延時間Ｔ＿ｄｅｌａｙ＝ Ｃｔ×Ｖｔｈ／Ｉｃｃ経過後、スレッショルド電圧６９（Ｖｔｈ）を超えると、ヒステリシス付きコンパレーター６６はＲＥＳＥＴ信号１０６をローレベルからハイレベルにして遅延タイマー部６２のリセットを解除し、遅延タイマー部６２は動作を開始する。なお、上記Ｃｔは、外付けコンデンサ５１の静電容量を示す。
【0035】
遅延タイマー部６２は、ＥＥＰＲＯＭ６５の値から変換部６３で５ｍｓ／ｂｉｔでＤＥＬＡＹ＿Ｔｉｍｅｒ時間を計算しＤＥＬＡＹ＿Ｔｉｍｅｒ時間が経過した後、アナログ部５９にＥｎａｂｌｅ信号１０５を送信する。
【0036】
ＤＥＬＡＹ＿Ｔｉｍｅｒ時間に変換する際の単位時間は５ｍｓ／ｂｉｔである必要はなく、１ｍｓ／ｂｉｔ～１００ｍｓ／ｂｉｔなどでもよい。また、変換部６３は、ＥＥＰＲＯＭ６５内の値が製品固有情報であった場合、ＤＥＬＡＹ＿Ｔｉｍｅｒ時間へ変換する前に、ＥＥＰＲＯＭ６５内の値に例えば適当なハッシュ関数等を適用してから所定のビット数を取り出すなどの操作を行って、通信装置１～５のそれぞれでＤＥＬＡＹ＿Ｔｉｍｅｒ時間を一定の時間範囲内でずらして分散させるような処理を行ってもよい。
【0037】
アナログ部５９及びＭＯＳＦＥＴ駆動部６０はＥｎａｂｌｅ信号１０５を受信すると動作を開始して外付けＭＯＳＦＥＴ５６を駆動し、スイッチング動作を開始する。なお、外付けＭＯＳＦＥＴ５６は電源制御部５０に内蔵されていてもよい。
【0038】
図４は、以上説明した動作を、１００ＶＡＣ又は２００ＶＡＣが印可されてからのスイッチング電源装置６内部の主な信号などの様子をタイムチャートとして示したものである。
【0039】
時刻Ｔ０では、１００ＶＡＣ又は２００ＶＡＣの印可開始と同時にＶＣＣＡ１０３とＥＮ信号１０４の電圧がローレベルからハイレベルになり、また、ＣＳＳ端子１０７の電圧が上昇を始める。
【0040】
Ｔ_ｄｅｌａｙ＝ Ｃｔ×Ｖｔｈ/Ｉｃｃが経過した後、ＣＳＳ端子１０７の電圧がスレッショルド電圧（Ｖｔｈ）を超える時刻Ｔ１では、電源制御部５０内のＲＥＳＥＴ信号１０６がローレベルからハイレベルになる。
【0041】
さらにＤｅｌａｙ＿Ｔｉｍｅｒ時間経過後の時刻Ｔ２では、電源制御部５０内のＥｎａｂｌｅ信号１０５がローレベルからハイレベルになり、スイッチング電源装置６のＤＣ＿ＯＵＴ１０２が立ち上がると同時に、入力電流Ｉ＿ＩＮ１０１において突入電流が発生する。
【0042】
ここで、Ｄｅｌａｙ＿Ｔｉｍｅｒ時間は、製品固有情報又は予め使用者が決めた値に基づいて決定され、通信装置１～５の突入電流発生タイミングはそれぞれ異なったものとなるように構成されているため、突入電流の重畳が軽減される。
【0043】
図５と図６は、本発明により突入電流の重畳が軽減する効果が得られることを模式的に説明した図である。図５は従来例の突入電流の様子を表し、図６は、通信装置１～５に本発明を適用した場合の突入電流の様子を表したものである。
【0044】
図５のシステムでは、通信装置１～５に本発明を適用していないので、分電盤２７からコンセントボックス１３を経由して電源供給が開始された場合、それぞれで発生する突入電流８～１２は全て同じタイミングで発生し、コンセントボックス１３が接続される遮断器２１を流れる突入電流１７のピーク値は、突入電流８～１２のピーク値を足し合わせたものとなる。
【0045】
コンセントボックス１４～１６にもコンセントボックス１３と同様に通信装置１が接続されていた場合、突入電流１８～２０も同様となる。さらに、主遮断器２６を流れる突入電流２５のピーク値は、突入電流１７～２０のピーク値を足し合わせたものとなる。もし、このピーク値が主遮断器２６の容量を超えていた場合、主遮断器２６は回路を遮断し、配下の全ての通信装置１が再度電源遮断となってしまう事故が発生してしまう。
【0046】
一方、図６のシステムでは、通信装置１～５に本発明を適用しているので、突入電流８～１２の発生時期を例えば図示したように異なるタイミングにすることができる。その結果、遮断器２１を流れる突入電流２８のピーク値は、図示するように単純に突入電流８～１２のピーク値の和とはならず、前記従来例に比してピーク値が抑制されることになる。
【0047】
コンセントボックス１４～１６の突入電流２９～３１も同様である。以上から、主遮断器２６を流れる突入電流３２も、図示しているように図５の突入電流２５と比べてピーク値が抑制されたものとなり、再度の電源遮断が発生してしまう事故を抑止する効果が得られる。
【0048】
図９は、スイッチング電源装置の識別子と遅延時間の関係を示す図である。図９は、通信装置１のシリアル番号を製品固有の情報（識別情報）としてＵＩＭ４５に書き込んで、シリアル番号に対応する遅延時間（Ｄｅｌａｙ＿Ｔｉｍｅｒ時間）を設定する例を示す。図９は、シリアル番号の下１桁を示すシリアル６５１と、遅延時間（ｍｓｅｃ）６５２の関係を示す。
【0049】
図示の例では、通信装置１のシリアル番号を１６進数で表記し、シリアル番号の下一桁について１００（ｍｓｅｃ）の間隔で番号の昇順で遅延時間を設定している。なお、遅延時間の間隔は一例であり、図示の例に限定されるものではなく、所望の間隔で設定すればよい。
【0050】
本実施例では、変換部６３が、シリアル番号の下一桁の値に応じて、Ｄｅｌａｙ＿Ｔｉｍｅｒ時間を１６種類に分散するので、スイッチング電源装置６が論理ボード７へ電源供給を開始する時間を通信装置１毎に異なる時間に設定することで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を低減することができる。
【0051】
なお、上記実施例１では、スイッチング電源装置６が通信装置１を構成する論理ボード７に電源を供給する例を示したが、これに限定されるものではなく、スイッチング電源装置６が電子機器又は電気機器へ電力を供給する構成であればよい。
【実施例0052】
分電盤２７の配下に接続される通信装置１の台数が多くなった場合に、突入電流の重畳が起こる可能性をより低くするため、利用者の設定による遅延時間の補助的な制御を容易に行えるとよいケースもある。
【0053】
例えば、スイッチング電源装置６の外付けコンデンサ５１の静電気容量を変更可能にすることで、ＶＣＣＡ１０３が供給されてからＲＥＳＥＴ信号１０６が発生するまでの遅延時間Ｔ＿ｄｅｌａｙを可変にすることも可能である。その実施例を図７Ａ、図７Ｂに示す。
【0054】
図７Ａは、実施例２の通信装置１の背面図を示す。また、図７Ｂは、スイッチング電源装置６の回路図の一部を示す。図７Ｂは、図３に示した外付けコンデンサ５１の容量を可変とするために、複数の外付けコンデンサＣｔａ５１ａ、Ｃｔｂ５１ｂ、Ｃｔａ５１ｃ、Ｃｔａ５１ｄ、Ｃｔａ５１ｅと、複数のスイッチＡ７０、スイッチＢ７１、スイッチＣ７２、スイッチＤ７３（スイッチは、図中でＳＷと記載）を電源制御部５０のＣＳＳ端子１０７に接続した構成を示している。なお、その他の構成については前記実施例１と同様である。
【0055】
各コンデンサとスイッチは図７Ｂで示すように一つずつ組み合わせて直列接続したものを４組並列接続する構成となっている。ただし、コンデンサＣｔａ５１ｅだけはスイッチを接続しない。
【0056】
スイッチＡ７０～スイッチＤ７３が取り付けられた透明板７４は通信装置１の筐体６８の背面から操作可能な位置に透明板固定ネジ７５で固定され、手動でＯＮ／ＯＦＦを切り替えることができる。
【0057】
例えばスイッチＡ７０がＯＮ、スイッチＢ７１～スイッチＤ７３がＯＦＦの場合、電源制御部５０のＣＳＳ端子１０７に接続されている外付けコンデンサは並列接続されたＣｔａ５１ａとＣｔｅ５１ｅなので外付けコンデンサによる遅延時間Ｔ＿ｄｅｌａｙは（Ｃｔａ＋Ｃｔｅ）×Ｖｔｈ／Ｉｃｃとなり、全てのスイッチがＯＦＦの場合はＣｔｅ×Ｖｔｈ／Ｉｃｃとなる。
【0058】
また、仮にＣｔｅ５１ｅを設けず、かつ全てのスイッチＯＦＦの場合は、遅延時間Ｔ＿ｄｅｌａｙ＝０となり、電源制御部５０内のＤＥＬＡＹ＿Ｔｉｍｅｒ時間のみとする形態にすることもできる。
【0059】
この実施例によれば、遅延タイマー部６２によるＤｅｌａｙ＿Ｔｉｍｅｒ時間に遅延時間Ｔ＿ｄｅｌａｙをオフセットとして加算することができるようになる。
【0060】
これにより、通信装置１の台数が非常に多く、製品固有の情報に基づいて算出したＤｅｌａｙ＿Ｔｉｍｅｒ時間だけでは、それらが偶然一致してしまう恐れがある場合に、遅延時間Ｔ＿ｄｅｌａｙの設定をさらに加えてそれらを分散させることが可能となる。
【0061】
例えば、図１のようなシステムで一つのコンセントボックス１３～１６にさらに多数の通信装置１～５が接続されている場合、コンセントボックス単位でそれらに接続されている通信装置１～５のスイッチＡ７０からスイッチＤ７３の値を決定して起動時間のオフセットを付与することで、コンセントボックス単位で各通信装置１～５の起動時間が重複しないように設定することもできる。
【0062】
すなわち、外付けコンデンサＣｔａ５１ａ～Ｃｔａ５１ｄの静電容量の値と、スイッチＡ７０～Ｄ７３のＯＮ－ＯＦＦの組み合わせによって多種の遅延時間Ｔ＿ｄｅｌａｙ（第２の遅延時間）に変更することができる。
【0063】
したがって、１６種類のＤｅｌａｙ＿Ｔｉｍｅｒ時間に加えて、遅延時間Ｔ＿ｄｅｌａｙを通信装置１～５毎に変更することで、多数の通信装置１～５間での突入電流の重畳をさらに低減することが可能となる。
【0064】
以上のように、実施例２の通信装置１は、稼働を開始した後でも、スイッチＡ７０～スイッチＤ７３のＯＮ、ＯＦＦの組み合わせに応じて、遅延時間Ｔ＿ｄｅｌａｙを変更することができ、通信装置１の設置場所の移動や他の計算機との組み合わせの変更などに応じて、突入電流が発生するタイミングを変更することが可能となる。
【実施例0065】
【0066】
実施例３では、スイッチング電源装置６に電源制御部５０の遅延モードを切り替えるロータリースイッチ７６を設けた例を示す。なお、その他の構成については、前記実施例１と同様である。
【0067】
以下では、ロータリースイッチ７６による遅延時間Ｔ＿ｄｅｌａｙ、Ｄｅｌａｙ＿Ｔｉｍｅｒ時間の有効、無効を選択可能とした実施例について説明する。
【0068】
電源制御部５０は、ＳＥＬ０（１０８）とＳＥＬ１（１０９）の入力端子をさらに有し、ＳＥＬ０（１０８）、ＳＥＬ１（１０９）はそれぞれ外部にプルダウン抵抗７７を有する。このプルダウン抵抗７７は電源制御部５０に内蔵でもよい。
【0069】
ＳＥＬ０（１０８）とＳＥＬ１（１０９）は、遅延タイマー部６２の動作を決定するための信号の入力端子であり、ＳＥＬ０（１０８）には遅延時間Ｔ＿ｄｅｌａｙを有効とするかどうかを決める信号を入力し、ＳＥＬ１（１０９）にはＤｅｌａｙ＿Ｔｉｍｅｒ時間を有効とするかどうかを決める信号を入力する。本実施例では、それぞれの信号がハイレベルの時は対応する時間が無効、ローレベルの時は対応する時間が有効であるとしている。
【0070】
ロータリースイッチ７６は、回転するスイッチの位置によって端子１（１１１）から端子３（１１３）のそれぞれが端子Ｃ１１０に接続されるか否かを切り替えることができるスイッチである。
【0071】
ＳＥＬ０（１０８）はロータリースイッチ７６の端子１（１１１）に接続し、ＳＥＬ１（１０９）はロータリースイッチ７６の端子２（１１２）に接続し、ロータリースイッチ７６の端子Ｃ１１０はプルアップ抵抗７８によりＶＣＣＡ１０３にプルアップしている。
【0072】
この場合、プルアップ抵抗７８はプルダウン抵抗７７と比較して十分に小さくし、電源制御部５０がハイレベルを認識できる分圧比にする。
【0073】
本実施例では、端子３（１１３）は使用していない。ロータリースイッチ７６が“０”又は“４”の場合、ロータリースイッチ７６の端子１（１１１）と端子２（１１２）はロータリースイッチ７６内で端子Ｃ１１０に接続されないようになっており、プルダウン抵抗７７により端子ＳＥＬ０（１０８）と端子ＳＥＬ１（１０９）はローレベルとなり、図８Ｂで示すように、電源制御部５０は遅延時間Ｔ＿ｄｅｌａｙ（図中ＲＥＳＥＴ信号）と、Ｄｅｌａｙ＿Ｔｉｍｅｒ時間がともに有効な動作となる。
【0074】
ロータリースイッチ７６が“１”又は“５”の場合、ロータリースイッチ７６の端子１（１１１）と端子Ｃ１１０はロータリースイッチ７６内で接続されるようになり、プルアップ抵抗７８によりロータリースイッチ７６の端子１（１１１）と端子ＳＥＬ０（１０８）はハイレベル、ロータリースイッチ７６の端子２（１１２）と端子Ｃ１１０はロータリースイッチ７６内で接続されずプルダウン抵抗７７によりロータリースイッチ７６の端子２（１１２）と端子ＳＥＬ１（１０９）はローレベルとなり、図８Ｂで示すように、遅延時間Ｔ＿ｄｅｌａｙ（図中ＲＥＳＥＴ信号）は無効、Ｄｅｌａｙ＿Ｔｉｍｅｒ時間は有効となる。
【0075】
ロータリースイッチ７６が“２”又は“６”の場合、ロータリースイッチ７６の端子１（１１１）と端子Ｃ１１０はロータリースイッチ７６内で接続されずプルダウン抵抗７７によりロータリースイッチ７６の端子１（１１１）と端子ＳＥＬ０（１０８）はローレベル、ロータリースイッチ７６の端子２（１１２）と端子Ｃ（１１０）はロータリースイッチ７６内で接続されプルアップ抵抗７８によりロータリースイッチ７６の端子２（１１２）と端子ＳＥＬ１（１０９）はハイレベルとなり、図８Ｂで示すように、遅延時間Ｔ＿ｄｅｌａｙ（図中ＲＥＳＥＴ信号）は有効、Ｄｅｌａｙ＿Ｔｉｍｅｒ時間は無効となる。
【0076】
ロータリースイッチ７６が“３”又は“７”の場合、ロータリースイッチ７６の端子１（１１１）と端子Ｃ（１１０）はロータリースイッチ７６内で接続されプルアップ抵抗７８によりロータリースイッチ７６の端子１（１１１）と端子ＳＥＬ０（１０８）はハイレベル、ロータリースイッチ７６の端子２（１１２）と端子Ｃ（１１０）はロータリースイッチ７６内で接続されプルアップ抵抗７８によりロータリースイッチ７６の端子２（１１２）と端子ＳＥＬ１（１０９）はハイレベルとなり、図８Ｂで示すように、遅延時間Ｔ＿ｄｅｌａｙ（図中ＲＥＳＥＴ信号）とＤｅｌａｙ＿Ｔｉｍｅｒ時間は無効となり、ＶＣＣＡ１０３とＥＮ信号１０４がハイレベルになれば遅延タイマー部６２はすぐにＥｎａｂｌｅ信号１０５を送信し、その結果外付けＭＯＳＦＥＴ５６が駆動しスイッチング動作を開始する。
【0077】
また、本実施例の変形例として、ＥＥＰＲＯＭ６５にＳＥＬ０（１０８）とＳＥＬ１（１０９）の信号状態に相当する値（動作モード情報）を書き込む領域を設け、該領域に値が書き込まれている場合、遅延タイマー部６２はロータリースイッチ７６の設定よりも優先して該領域の値を使用し、遅延時間Ｔ＿ｄｅｌａｙとＤｅｌａｙ＿Ｔｉｍｅｒ時間の有効、無効を指定することもできる。
【0078】
本実施例によれば、突入電流の発生タイミングを制御するためのタイマー機能をどのように使用するかを使用者が簡単に選択できるようになり、システム内での通信装置の台数規模に応じて設定の複雑さを回避した適切な設定が可能となる。
＜結び＞
＜結び＞
【0079】
実施例１の通信装置１は、各通信装置内のスイッチング電源装置６が、論理ボード７へ電源供給を開始する時間を個別に異なる時間に遅延させることで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。
【0080】
また、実施例２の通信装置１は、稼働を開始した後に、スイッチＡ７０～スイッチＤ７３のＯＮ、ＯＦＦの組み合わせに応じて、遅延時間Ｔ＿ｄｅｌａｙを変更することができ、通信装置１の設置場所（ラック）の移動や他の計算機との組み合わせの変更などに応じて、突入電流が発生するタイミングを変更することが可能となる。
【0081】
また、実施例３の通信装置１は、稼働を開始した後に、ロータリースイッチ７６の設定によって遅延時間Ｔ＿ｄｅｌａｙとＤｅｌａｙ＿Ｔｉｍｅｒ時間の有効、無効を変更することが可能となる。
【0082】
以上のように、上記実施例の電源制御部５０は、以下のような構成とすることができる。
【0083】
（１）予め設定された識別情報（シリアル番号）を保持する不揮発性メモリ（ＥＥＰＲＯＭ６５）と、前記不揮発性メモリ（６５）に書き込み又は読み出しを行う通信インターフェース（Ｉ２ＣＩ／Ｆ６４）と、前記不揮発性メモリ（６５）に格納した前記識別情報を第１の遅延時間（ＤＥＬＡＹ＿Ｔｉｍｅｒ時間）に変換する変換部（６３）と、前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号（１０５）を送信するタイマー部（遅延タイマー部６２）と、前期Ｅｎａｂｌｅ信号（１０５）を受信してＭＯＳＦＥＴ駆動部（６０）を駆動するアナログ部（５９）と、を有し、前記ＭＯＳＦＥＴ駆動部（６０）が外付け又は内蔵のＭＯＳＦＥＴ（５６）を駆動することを特徴とする電源制御装置（電源制御部５０）。
【0084】
上記構成により、電源制御部５０は、電源供給を開始する時間を個別に異なる時間に遅延させることで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。
【0085】
（２）上記（１）に記載の電源制御装置であって、外付けコンデンサ（５１）に接続する端子（ＣＳＳ端子１０７）と、前記端子（１０７）から前記外付けコンデンサ（５１）へのチャージ電流を供給する電流源（６７）と、前記外付けコンデンサ（５１）の両端電圧を検出して、所定の電圧に達するとＲＥＳＥＴ信号（１０６）を出力するヒステリシス付きコンパレーター（６６）と、をさらに有し、前記タイマー部（６２）は、前記ヒステリシス付きコンパレーター（６６）からのＲＥＳＥＴ信号（１０６）を受信すると前記第１の遅延時間のカウントを開始することを特徴とする電源制御装置。
【0086】
上記構成により、電源制御部５０は、電流源６７から外付けコンデンサ５１にＩｃｃ電流のチャージを開始してＣＳＳ端子１０７の電圧が上昇を始め、遅延時間Ｔ＿ｄｅｌａｙが経過した後、スレッショルド電圧６９（Ｖｔｈ）を超えると、ヒステリシス付きコンパレーター６６はＲＥＳＥＴ信号１０６をローレベルからハイレベルにして遅延タイマー部６２をリセットし、遅延タイマー部６２を起動させることができる。
【0087】
（３）上記（２）に記載の電源制御装置であって、前記第１の遅延時間と前記ＲＥＳＥＴ信号（１０６）のそれぞれについてイネーブル又はディセーブルを選択するセレクター端子（１１１、１１２）をさらに有することを特徴とする電源制御装置。
【0088】
上記構成により、電源制御部５０は、稼働を開始した後に、ロータリースイッチ７６の設定によってＤｅｌａｙ＿Ｔｉｍｅｒ時間（第１の遅延時間）と遅延時間Ｔ＿ｄｅｌａｙ（第２の遅延時間）の有効、無効を変更することが可能となる。
【0089】
（４）上記（３）に記載の電源制御装置であって、前記不揮発性メモリ（６５）は、前記第１の遅延時間と前記ＲＥＳＥＴ信号（１０６）のそれぞれについてイネーブル又はディセーブルを選択する動作モード情報を格納可能であって、前記タイマー部（６２）は、前記不揮発性メモリ（６５）に前記動作モード情報が格納されている場合には、前記セレクター端子（１１１、１１２）に優先して前記動作モード情報に基づいて、前記第１の遅延時間と前記ＲＥＳＥＴ信号（１０６）のそれぞれについてイネーブル又はディセーブルを選択することを特徴とする電源制御装置。
【0090】
上記構成により、電源制御部５０は、不揮発性メモリ６５に動作モード情報が格納されている場合には、ロータリースイッチ７６の設定に優先して、動作モード情報によってＤｅｌａｙ＿Ｔｉｍｅｒ時間（第１の遅延時間）と遅延時間Ｔ＿ｄｅｌａｙ（第２の遅延時間）の有効、無効を変更することが可能となる。
【0091】
（５）上記（２）に記載の電源制御装置であって、前記外付けコンデンサ（５１）は、前記電流源に常時接続される第１のコンデンサ（５１ｅ）と、前記第１のコンデンサ（５１ｅ）と並列に接続され、かつスイッチ（７０）を介して前記電流源（６７）に接続される第２のコンデンサ（５１ａ）と、をさらに有し、前記スイッチ（７０）の開閉に応じて前記ＲＥＳＥＴ信号（１０６）が出力されるまでの第２の遅延時間（Ｔ＿ｄｅｌａｙ）を変更することを特徴とする電源制御装置。
【0092】
上記構成により、電源制御部５０は、稼働を開始した後に、スイッチＡ７０～スイッチＤ７３のＯＮ、ＯＦＦの組み合わせに応じて、遅延時間Ｔ＿ｄｅｌａｙを変更することができ、通信装置１の設置場所（ラック）の移動や他の計算機との組み合わせの変更などに応じて、突入電流が発生するタイミングを変更することが可能となる。
【0093】
（６）上記（５）に記載の電源制御装置であって、前記不揮発性メモリ（６５）に格納された識別情報は、予め設定された識別番号（シリアル番号）であって、前記変換部（６３）は、前記識別番号の所定の桁の値に応じて第１の遅延時間を設定することを特徴とする電源制御装置。
【0094】
上記構成により、電源制御部５０は、シリアル番号の下一桁の値に応じて、Ｄｅｌａｙ＿Ｔｉｍｅｒ時間を１６種類に分散することができ、論理ボード７へ電源供給を開始する時間を個別に異なる時間に設定することで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を低減することができる。
【0095】
（１３）スイッチング電源装置（６）と論理ボード（７）を有する通信装置（１）であって、前記論理ボード（７）は、外部の装置間の通信を制御する通信部（８１）と、予め設定された識別情報（シリアル番号）を保持する記憶部（ＵＩＭ４５）と、前記通信部（８１）を制御し、前記記憶部（４５）の識別情報を前記スイッチング電源装置（６）へ書き込む演算部（マイコン４６）と、を有し、前記スイッチング電源装置（６）は、交流を入力して直流に変換する整流素子（整流ダイオード３４）を有する入力部と、前記直流を入力してＭＯＳＦＥＴ（５６）でスイッチングを行うスイッチング部と、前記ＭＯＳＦＥＴ（５６）を制御する電源制御部（５０）と、前記ＭＯＳＦＥＴ（５６）の出力を絶縁トランス（３８）とダイオード（３９、４０）及びインダクタ（４１）によって所定の電圧の直流を生成して出力する出力部と、前記演算部（４６）と通信を行う通信ドライバ（絶縁型Ｉ２Ｃバスドライバ４８）と、を有し、前記電源制御部（５０）は、予め設定された識別情報を保持する不揮発性メモリ（ＥＥＰＲＯＭ６５）と、前記不揮発性メモリ（６５）に書き込み又は読み出しを行う通信インターフェース（Ｉ２ＣＩ／Ｆ６４）と、前記不揮発性メモリ（６５）に格納した識別情報を第１の遅延時間（ＤＥＬＡＹ＿Ｔｉｍｅｒ時間）に変換する変換部６３と、前記第１の遅延時間をカウントして前記第１の遅延時間が経過した後にＥｎａｂｌｅ信号（１０５）を送信するタイマー部（遅延タイマー部６２）と、前期Ｅｎａｂｌｅ信号を受信してＭＯＳＦＥＴ駆動部（６０）を駆動するアナログ部（５９）と、を有し、前記ＭＯＳＦＥＴ駆動部（６０）が、前記ＭＯＳＦＥＴ（５６）を駆動することを特徴とする通信装置（１）。
【0096】
上記構成により、通信装置１は、電源供給を開始する時間を個別に異なる時間に遅延させることで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。
【0097】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に記載したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加、削除、又は置換のいずれもが、単独で、又は組み合わせても適用可能である。
【0098】
また、上記の各構成、機能、処理部、及び処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、及び機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等の記録装置、又は、ＩＣカード、ＳＤカード、ＤＶＤ等の記録媒体に置くことができる。
【0099】
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
