特開2022-28579 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 横山勝憲の特許一覧

特開2022-28579命令取得、解読、実行と論理アドレスとバスネットの回路が有る記憶装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022028579

(43)【公開日】2022-02-16

(54)【発明の名称】命令取得、解読、実行と論理アドレスとバスネットの回路が有る記憶装置

(51)【国際特許分類】

G06F 12/00 20060101AFI20220208BHJP

H01L 27/10 20060101ALI20220208BHJP

H01L 21/8242 20060101ALI20220208BHJP

H01L 21/8244 20060101ALI20220208BHJP

H01L 27/11521 20170101ALI20220208BHJP

G11C 8/16 20060101ALI20220208BHJP

G06F 13/16 20060101ALI20220208BHJP

G06F 9/355 20060101ALI20220208BHJP

G06F 9/34 20060101ALI20220208BHJP

【ＦＩ】

G06F12/00 560F

H01L27/10 481

H01L27/108 321

H01L27/11

H01L27/11521

G11C8/16

G06F13/16 520A

G06F9/355 330A

G06F9/34 350A

【審査請求】未請求

【請求項の数】3

【出願形態】書面

(21)【出願番号】P 2020142131

(22)【出願日】2020-08-03

(71)【出願人】

【識別番号】520324019

【氏名又は名称】横山勝憲

(72)【発明者】

【氏名】横山勝憲

【テーマコード（参考）】

5B033

5B160

5F083

【Ｆターム（参考）】

5B033DA01

5B033DB09

5B033DB10

5B160AB25

5B160CB03

5B160MB05

5B160MM19

5B160MM20

5F083BS01

5F083BS13

5F083BS27

5F083EP02

5F083EP77

5F083GA30

5F083LA03

5F083LA10

5F083ZA13

5F083ZA14

(57)【要約】

【課題】携帯機器では、命令取得、解読、アドレス生成、オペランド取得、及び実行の５段階はＣＰＵ側で行い、メモリ部は、記憶機能に特化していた。しかし、アプリが高度化し、ＣＰＵと機器の能力が限界に至り、開発と消費を繰り返す負担問題や環境問題を招き、機器の能力を持続的に増強する手段が課題であった。
【解決手段】少なくとも、第１と第２のメモリ配列を有し、アドレス信号で選択する第１のアクセス経路と、第１のメモリ配列は、マルチアクセスのセルとデータ信号から選択する第２のアクセス経路を有して命令取得、ペランド取得を担い、メモリバスからメモリ部との中間に、命令解読、実行の回路と、データやアドレス系信号の交差の中継、物理と論理のアドレス生成の回路を設け、Ｂｕｓ回路を含んでセグメントを構成し、バスネット上に動的に展開し、メモリ機能とＣＰＵの５段階機能をアドレス空間上に動的に増殖し、メモリ増量の手段で持続的な能力の増強に寄与する。
【選択図】図１

【特許請求の範囲】

【請求項1】

メモリ部は少なくとも、第１メモリ部と第２メモリ部を有し、第２メモリ部は、マルチポートのセルを有し、第１メモリ部は、アドレス信号をデコードしたワード線でセルを選択し、ビット線からリードライトする第１のアクセス経路でデータバスに接続し、更に、データ信号をデコードした選択線でもセルを選択し、リードライトするマルチポートのセルに固有の少なくとも１つの第２のアクセス経路を有し、Ｍｏｄ選択部は、第１メモリ部のマルチポートのセルの値とで、記憶装置の動作モードを選択しモード信号を送出する回路を有し、アドレス信号の経路にルート切替部、論理アドレス形成部、連結部を含むＡｄｒＭｄｆ回路を有し、ルート切替部は、メモリバスと、第１メモリ部の第２アクセス経路と、第２メモリ部のアドレスデコーダとの間で中継して、動作モードの指定に依り、アドレス信号の伝送ルート、方向を切替える回路を有し、論理アドレス形成部は、第１メモリ部の第２アクセス経路のデータ信号でアドレス信号を修飾混成した論理アドレス信号を伝送する回路を有し、連結部は、アドレスバスのビット巾を区切り、信号源の区切り毎にアドレス信号のビットを連結する回路を有し、データ信号の経路に、中継切替部とＩｎｓＤｅｃ部を有し、中継切替部は、少なくとも、メモリバスと、第１メモリ部の第２アクセス経路と、第２メモリ部のデータポートとの間で中継し、モード信号に依り、データ信号の伝送ルートを切替える回路を有し、ＩｎｓＤｅｃ部は、モード信号に依り、第１メモリのマルチポートのセルに固有の伝送路の出力を命令コードとして解読し、解読信号を送出する回路を有し、第１メモリ部の第２のアクセス経路との伝送路には、ＩＦ部を有し、ＩＦ部は第１メモリ部のビット間、及びワード間でデータを移動する回路を有し、少なくとも、中継切替部と、ＩｎｓＤｅｃ回路に接続し、Ｂｕｓ回路は、メモリバスとの間で第１メモリ部と、中継回路と、ＡｄｒＭｄｆ回路との信号を導通、不通にして中継し、第１メモリ部と、第２メモリ部と、Ｍｏｄ選択部と、アドレス信号に係るＡｄｒＭｄｆ回路とデータ信号に係る中継切替部と、ＩｎｓＤｅｃ部と、ＩＦ部と、Ｂｕｓ回路を含む１組のセグメントを形成し、少なくとも１つ以上のセグメントをＢｕｓ回路で接続して構成する事を特長とする記憶装置。

【請求項2】

前記Ｂｕｓ回路は、メモリバスが、少なくとも内郭バスと外郭バスの２階層から成り、内郭バスのアドレスバスは、当該Ｓｅｇのアドレス空間のサイズに応じた、ビット巾を有し、外郭バスは、アドレス空間の拡張分に応じたビット巾を有し、夫々は、バスの組数であるチャンネル数が、少なくとも１チャンネル以上から成り、内郭バスは、当該チャンネルとセグメントの内部バスに係る信号の伝送を導通、又は不通にするチャンネル選択回路部と、チャンネルの相互間の信号の伝送を導通、又は不通にするクロス接続回路部と隣接するセグメントのチャンネルとの間で、信号の伝送を導通、又は不通にするチャネル接続回路部を有し、上記の導通と不通は第１メモリ部のマルチポートのセルの値に依り、動的に切替え、外郭バスは、外部のシステムバス、又は外郭バスに接続したセグメントの内部バスに係る信号の伝送路となる事を特長とする請求項１記載の記憶装置。

【請求項3】

マルチポートのセルはアドレス信号由来のワード線が接続する第１のコントロールゲートで選択し、ビット線でアクセスする第１のアクセス経路の他に、少なくとも、第２のアクセス経路の線路は、セルの記憶情報の保持手段が、フローティングゲートに依る場合は、フローティングゲート部に接続した所属線を有し、又、容量に依る場合は、第２のコントロールゲートを介し容量に接続した所属線を有し、又フリップフロップに依る場合は、フリップフロップ部のドライブゲートに接続した所属線を有して、センスアンプ部に接続する事を特長とするマルチポートのセル。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データを記憶するメモリ機能と共に、データをリードライトするメモリサイクルにより、ＣＰＵサイクルの命令取得、命令解読、アドレス計算、オペランド取得、実行の５段階の機能をメモリ側に備える記憶装置に関する

【背景技術】

【0002】

従来、ＰＣやスマートフォンなどデジタル機器の部品実装では、ＣＰＵ側に命令取得と、命令解読と、アドレス計算と、オペランド取得と、実行の５段階の機能を集中し、メモリ側は、記憶機能に特化した機能分割の技術が一般的であった。又、ＣＰＵ等の中核部分を基板に固定し、記憶装置は拡張メモリとしてユーザーオプションで増設する方式が一般的な分割の技術であった。

【発明の概要】

【発明が解決しようとする課題】

【0003】

ＰＣやスマホなどデジタル機器は性能毎にモデルがラインアップ化されており、ユーザーが途中から機器の性能を改善する手段には、従来、ユーザーオプションで外付けする拡張メモリを増設する手段やＨＤＤ部をＳＳＤに置換えて改良する手段が一般的であった。しかし、従来の手段では、機器のスループットを当座は改善できても、近年の新規アプリの急増や、ユーザーファイルの増加に依り、実装されているＣＰＵでは性能不足になり、モデルチェンジが短期化していた。その結果、機器の提供側は、開発を繰り返す経済負担と、購入側は、機器本体ごと新モデルに買換える経済負担と、旧モデルがスクラップ化する資源損失の問題を生じていた。この為、記憶装置の増設や置換えの手段でも機器性能の持続的な向上の実現が課題であった。

【0004】

更に、従来の増設メモリは、記憶容量や記憶速度でシステムの性能に寄与しても、ＣＰＵの機能である命令コードの取得、命令解読、実行アドレス生成、オペランド取得、及び実行のＣＰＵサイクルの５段階はＣＰＵ側に集約されていた。この結果、近年の新規アプリの急増などでも、ＣＰＵ側にタスク処理の負荷が偏在しＣＰＵの性能不足が表面化する問題を生じていた。この為、記憶装置を含み、ＣＰＵサイクルの５段階を分担し、ＣＰＵ側の負荷を低減する課題があった。

【0005】

更に、従来のメモリ増設では、初期にはユーザーファイルが少なく、又、使用中に空き領域が断片化しメモリ資源が遊休の空き領域となる問題を生じていた。この為、記憶装置でメモリ資源の空き領域を当座の機器性能の向上に活かす活用手段が課題であった。

【0006】

更に、デジタル機器への新規アプリの急増などで、高速メモリとＣＰＵ等の間のシステムバスで伝送する信号のトラヒック量も増加し、信号がシステムバス上で輻輳し、システムの処理能力か目論見に達しない問題を生じていた。この為、システムバス上のトラヒック量を抑制するメモリとＣＰＵ間の機能分担が課題であった。

【0007】

本発明は上記の課題に鑑みてなされたもので、その目的は、一般的にユーザーオプションで許容されている、増設の手法を用い、機器性能の持続的な向上が計れ、アプリの増加や外来負荷の増減にシステムの性能が柔軟で動的に追随する記憶装置の手段を得て、その結果、機器のライフサイクルの長寿命化と、機器の提供者側と購入者側の経済負担と、資源負担の軽減を目指している。

【0008】

【課題を解決するための手段】

【0009】

メモリ部は少なくとも、第１メモリ部と第２メモリ部を有し、第２メモリ部は、マルチポートのセルを有し、

【0010】

第１メモリ部は、アドレス信号をデコードしたワード線でセルを選択し、ビット線からリードライトする第１のアクセス経路でデータバスに接続し、更に、データ信号をデコードした選択線でもセルを選択し、リードライトするマルチポートのセルに固有の少なくとも１つの第２のアクセス経路を有し、

【0011】

Ｍｏｄ選択部は、第１メモリ部のマルチポートのセルの値とで、記憶装置の動作モードを選択しモード信号を送出する回路を有し

【0012】

アドレス信号の経路に、ルート切替部、論理アドレス形成部、連結部を含むＡｄｒＭｄｆ回路を有し、ルート切替部は、メモリバスと、第１メモリ部の第２アクセス経路と、第２メモリ部のアドレスデコーダとの間で中継して、動作モードの指定に依り、アドレス信号の伝送ルート、方向を切替える回路を有し、

【0013】

論理アドレス形成部は、第１メモリ部の第２アクセス経路のデータ信号でアドレス信号を修飾混成した論理アドレス信号を伝送する回路を有し、

【0014】

連結部は、アドレスバスのビット巾を区切り、信号源の区切り毎にアドレス信号のビットを連結する回路を有し、

【0015】

データ信号の経路に、中継切替部とＩｎｓＤｅｃ部を有し、中継切替部は、少なくとも、メモリバスと、第１メモリ部の第２アクセス経路と、第２メモリ部のデータポートとの間で中継し、モード信号に依り、データ信号の伝送ルートを切替える回路を有し、

【0016】

ＩｎｓＤｅｃ部は、モード信号に依り、第１メモリのマルチポートのセルに固有の伝送路の出力を命令コードとして解読し、解読信号を送出する回路を有し、

【0017】

第１メモリ部の第２のアクセス経路との伝送路には、ＩＦ部を有し、ＩＦ部は第１メモリ部のビット間、及びワード間でデータを移動する回路を有し、少なくとも、中継切替部と、ＩｎｓＤｅｃ回路に接続し、

【0018】

Ｂｕｓ回路は、メモリバスとの間で第１メモリ部と、中継回路と、ＡｄｒＭｄｆ回路との信号を導通、不通にして中継し、

【0019】

第１メモリ部と、第２メモリ部と、Ｍｏｄ選択部と、アドレス信号に係るＡｄｒＭｄｆ回路とデータ信号に係る中継切替部と、ＩｎｓＤｅｃ部と、ＩＦ部と、Ｂｕｓ回路を含む１組のセグメントを形成し、少なくとも１つ以上のセグメントをＢｕｓ回路で接続して構成する手段を有する事に依り、セグメント部でＣＰＵサイクルの、命令コードの取得、命令解読、実行アドレス生成、オペランド取得、及び実行の５段階に類する手段を備える。

【0020】

【図面の簡単な説明】

【0021】

【図1】セグメントのブロック構成例である。

【図2】Ｍｅｍ１配列が１６ビット幅のワード構成例である。

【図3】メモリ・サイクルのタイミング・チャート例である。

【図4】第１メモリ部のマルチポートのセルと、ＩＦ部の回路例である。

【図5】アドレス信号に係る修飾部と、連結部と、ルート切替部の回路例である。

【図6】データ信号に係るＭｏｄ選択部と、ＩｎｓＤｅｃ部と、中継切替部の回路例である。

【図7】動作モードが、ＰｒｇＭｏｄ、ＡｚＡＭｏｄ、ＰｚＡＭｏｄ、及びＤａｔＭｏｄの時の同期制御部の制御フロー例である。

【図8】メモリバスに係るＣｈｎＳｅｌ部、ＣｈｎＪｕｎ部、ＣｈｎＣｒｓ部の回路例である。

【図9】第１メモリ部Ｒ０と第２メモリ部Ｍ０の物理アドレスと論理アドレスの配置例とバスネットのトポロジー例である。

【発明を実施するための形態】

【0022】

第１の実施形態例の図１は、本案の記憶装置の構成単位となるセグメントの構成例のブロック図である。

【0023】

ＳｅｇＳ０は、第１メモリ部Ｒ０、ＩＦ部Ｒ８、第２メモリ部Ｍ０、ＣｏｄＤｅｃ回路Ｄ０、ＡｄｒＭｄｆ回路Ａ０、同期制御部Ｆ０、バス回路Ｂ０、プログラムカウンタのＰＣＰ０に依るブロック構成例であり、本案の記憶装置は少なくとも１つ以上のＳｅｇＳ０をＢｕｓ回路Ｂ０でメモリバスＱに接続して構築する。

【0024】

第１メモリ部Ｒ０は、バス回路Ｂ０にＱＲデータバスＱ４と、ＱＲアドレスバスＱ５と、ＱＲＳｉｇバスＱ６で接続し、ワード線Ｒ４と、ビット線Ｒ５でアクセスする第１のアクセス経路を有すると共に、ＣｏｄＤｅｃ回路Ｄ０に選択信号バスＤ５と、ＤＲバスＤ６で接続し、ＡｄｒＭｄｆ回路Ａ０と、バス回路Ｂ０と、ＣｏｄＤｅｃ回路Ｄ０と、同期制御部Ｆ０にＲＤバスＤ７で接続し、センスアンプ部Ｒ７とＩＦ部Ｒ８を通じて選択信号バスＤ５と、所属線Ｒ６でアクセスする第２のアクセス経路を有している。

【0025】

ＡｄｒＭｄｆ回路Ａ０はバス回路Ｂ０にＢＡバスＬ５で接続し、第１メモリ部Ｒ０とＩＦ部Ｒ８のＲＤバスＤ７で接続し、第２メモリ部Ｍ０のアドレスデコＦ０にＤＦＡＰバスＡ１で接続している

【0026】

ＣｏｄＤｅｃ回路Ｄ０は、ＭＯＤ選択部Ｄ１と、中継切替部Ｄ３と、ＩｎｓＤｅｃ部Ｄ２を含んで構成し、第１メモリ部Ｒ０に選択信号バスＤ５と、ＤＲバスＤ６と、ＲＤバスＤ７で接続し、第２メモリ部Ｍ０にＤＭデータバスＤ４で接続し、ＡｄｒＭｄｆ回路Ａ０と、同期制御部Ｆ０と、ＰＣＰ０にＤＦＡＰバスＡ１で接続し、メモリバスＬ０にＢＤバスＬ２で接続している。

【0027】

ＭＯＤ選択部Ｄ１は、ＣｏｄＤｅｃ回路Ｄ０の中で、第１メモリ部Ｒ０にＲＤバスＤ７で接続し、ＡｄｒＭｄｆ回路Ａ０と、同期制御部Ｆ０と、ＰＣＰ０にＤＦＡＰバスＡ１で接続している。

【0028】

中継切替部Ｄ３は，ＣｏｄＤｅｃ回路Ｄ０の中で、
バス回路Ｂ０にＢＤバスＬ２で接続し、第１メモリ部Ｒ０にＩＦ部Ｒ８を介してＤＲバスＤ６と、ＲＤバスＤ７で接続し、第２メモリ部Ｍ０のＤａｔＰｏｒｔＭ２にＤＭデータバスＤ４で接続して、各々の間でデータ信号の中継に位置している。

【0029】

ＩｎｓＤｅｃ部Ｄ２は、ＣｏｄＤｅｃ回路Ｄ０の中で、第１メモリ部Ｒ０に選択信号バスＤ５と、ＲＤバスＤ７で接続し、同期制御部Ｆ０にＤＦＡＰバスＡ１で接続している。

【0030】

Ｂｕｓ回路Ｂ０は、第１メモリ部Ｒ０にＲＤバスＤ７と外郭バス１Ｑ１で接続し、中継切替部Ｄ３にＢＤバスＬ２で接続し、ＡｄｒＭｄｆ回路Ａ０にＢＡバスＬ５で接続し、同期制御部Ｆ０にＢＦバスＬ３で接続し、隣接のセグメントのＳｅｇＳ０にメモリバスＱ０で接続している。

【0031】

第２メモリ部Ｍ０は、ＡｄｒＭｄｆ回路Ａ０にアドレス信号のＡＭアドレスバスＡ２で接続し、中継切替部Ｄ３にＤＭデータバスＤ４で接続し、同期制御部Ｆ０にＣＳＲＷ系信号のＦＭＳｉｇバスＦ２で接続しており、一般的なメモリインターフェースのアクセス経路を有している。

【0032】

同期制御部Ｆ０は、Ｂｕｓ回路Ｂ０にＢＦバスＬ３で接続し、第２メモリ部Ｍ０にＦＭＳｉｇバスＦ２で接続し、ＣｏｄＤｅｃ回路Ｄ０と、ＡｄｒＭｄｆ回路Ａ０と、ＰＣＰ０にＤＦＡＰバスＡ１で接続している。

【0033】

プログラムカウンタのＰＣＰ０は、ＡｄｒＭｄｆ回路Ａ０と、同期制御部Ｆ０にＤＦＡＰバスＡ１で接続している。

【0034】

次に、上記第１の実施形態例の接続に依る手段を説明する。従来は、メモリバスＱ０とメモリ部とのアドレス信号の関係は、メモリバスＱ０からメモリ部にアドレス信号を伝送する一方通行の関係で有った。しかし、本案の実施形態では、メモリバスＱ０と、第１メモリ部Ｒ０と、第２メモリ部Ｍ０との間に、動作モードに依り、アドレス信号を双方向に中継するＡｄｒＭｄｆ回路Ａ０を配置し、第１メモリ部Ｒ０のオペランドデータ、又はＰＣＰ０のカウント値からメモリバスＱ０側にアドレス信号として送出する経路を有している。

【0035】

即ち、ＣＰＵサイクルの５段階の実行アドレス生成の段階に類するアドレス計算の段階の経路の手段を有している。

【0036】

又、従来、データ信号の関係は、メモリバスＱ０とメモリとの間で送受する関係であった。しかし、本案の実施形態では、第２メモリ部Ｍ０と第１メモリ部Ｒ０との間に、動作モードに依り、データ信号を双方向に中継する、中継切替部Ｄ３を配置し、第２メモリ部Ｍ０の出力データ信号をメモリバスＱ０を介さず第１メモリ部Ｒ０に送出する接続回路も有している。

【0037】

従って、ＣＰＵサイクルの５段階の命令取得の段階に類する経路を有している。

【0038】

又、第２メモリ部の出力データ信号は、セグメント内の動作モードを決定するＭＯＤ選択部Ｄ１とのＲＤバスＤ７の接続を有し、決定した動作モードをＣｏｄＤｅｃ回路Ｄ０内でＩｎｓＤｅｃ回路Ｄ２と中継切替部に接続し、ＡｄｒＭｄｆ回路Ａ０と、同期制御部Ｆ０と、ＰＣＰ０に伝送するＤＦＡＰバスＡ１の接続を有している。

【0039】

更に、第２メモリ部Ｍ０の出力データ信号を動作モードに依り、命令コードを解読するＩｎｓＤｅｃ回路Ｄ２に伝送するＲＤバスＤ７の接続を有している。

【0040】

従って、ＣＰＵサイクルの５段階の命令解読の取得に類する経路を有している。

【0041】

ＩｎｓＤｅｃ回路Ｄ２での解読結果は、Ｍｅｍ１配列Ｒ３のワードを選択する選択信号バスＤ５の接続を有し、

【0042】

選択したワードで第２のアクセス経路の入出力信号のビット間、及び第１メモリ部のワード間でデータを移動してオペランドを生成するＩＦ部Ｒ８にＤＲバスＤ６で接続を有している。

【0043】

従って、ＣＰＵサイクルの５段階のオペランド取得の段階に類する経路を有している。

【0044】

生成したオペランドを命令コードの解読結果に依り、アドレス信号、データ信号としてＩＦ部Ｒ８からＢｕｓ回路Ｂ０と、メモリバスと、ＡｄｒＭｄｆ回路Ａ０と、ＰＣＰ０に伝送するＲＤバスＤ７の接続を有している。

【0045】

即ち、第１の実施形態例は、一般的なメモリサクセスの手段に加えて、動作モードに依り、ＣＰＵサイクルの５段階の流れに沿った流れをＳｅｇＳ０内の接続関係に収めた形態を有し、Ｂｕｓ回路Ｂ０を介して、メモリバスＱ０に接続して構成する請求項の実施形態例である。

【0046】

以降、接続関係に在る、Ｍｅｍ１配列Ｒ３と、ＡｄｒＭｄｆ回路Ｆ０と、ＩＦ部Ｒ８と、ＣｏｄＤｅｃ回路Ｄ０、Ｂｕｓ回路Ｂ０に付いて説明する。

【0047】

第２の実施例の図２は、Ｍｅｍ１配列Ｒ３のワードの構成例である。１ワードを１６ビット幅とした例である。

【0048】

以降の説明では、図２の行欄の行１～１２のワード名欄に示すワード名を用いる。

【0049】

ワード名の引用で、ビットを指す場合は、ワード名、又はビット列名の後に“－”を付し、ビットの位置を示し。上位バイト、下位バイトを指す場合は、各々－Ｅ、－Ｐ、－Ｂ、－Ａと示し、１ワードを指す場合は、－ＥＰ、－ＢＡと表し、２ワードを指す場合は、－ＥＰＢＡと示して説明する。各ワードの意味は、引用する際に適宜、説明する。

【0050】

同様に、バス名、及び信号名に関しても、部分的、又は全体を指す場合は、バス名、信号名に“－”で繋いで表現する。即ち、図２のｒＡｄｒの信号で最下位の８ビットを指す場合はｒＡｄｒ－Ａと表現し、３２ビットオ分を指す場合は、ｒＡｄｒーＥＰＢＡと表現する。又、Ｍｅｍ１配列Ｒ３のワードに係る有体物の信号線で有る事を示す場合は、ワード名の末尾に“ｓ”付して表現する。

【0051】

ｒＭｏｄのビットｒＭｏｄ－ｂ１５～ｂ１４はビット列名をｂＭｏｄと称し、本案記憶装置の動作モードを２ビット指定し、ビットｂＩｎｔＲｅｑはシステムへの割込み要求の状態を保持する例である。

【0052】

行５のｒＢｕｆは、動作モードに依存して、命令コードをプリフェッチするワードである。

【0053】

行６のｒＦｃｈは、動作モードに依存して、ｒＢｕｆから命令コードをフェッチするワードであり、ｒＦｃｈ－ｂ１５はＥｘｃビットで、Ｍｅｍ１配列Ｒ３の第２のアクセル経路からバスＤ７からデータの送出を指示するビットである。ｒＦｃｈ－ｂ８はＬＨビットで、下位８ビットのオペランド部ｒＦｃｈ－ｂ７～ｂ０を伝送先を指定するビットの例である。

【0054】

第３の実施例の図３は、本案の記憶装置の動作を説明する為に、一般的なＳＲＡＭと類似したタイミングチャートを例示している。３本のクロックＴａ，Ｔｂ，Ｔｃからから生成する同期信号のＴＡｄｒ、ＴＣＳ、ＴＯＥ、ＴＲＷＴＤＩＯ、Ｔ１～Ｔ８の例である。制御周期信号名に付した括弧内の信号名は、従来の一般的なＳＲＡＭメモリの入出力信号名のタイミングチャートと類似している事を表したものである。

【0055】

以下の同期信号の説明では、信号の名称と時間域と位置付けの説明に留め、その作用と機能に関しては、各回路の動作説明の中で、説明する。

【0056】

相Ｔ１信号が“１”期間は、当該メモリサイクルの起点の期間となる。
例えば、ＣｏｄＤｅｃ回路では、ｒＢｕｆが１メモリサイクル前の相Ｔ５で取得した命令コードを相Ｔ１でｒＦｃｈに取り込み解読する起点の同期信号になる。ＡｄｒＭｄｆ回路では、ｒＡｄｒ－ＥＰと、ｒＰａｇ－ＥＰの排他的論理和の総和により、ｂＢｕｓＲｅｑ信号の送出する起点や、ＰＣのカウントを停止する起点になる。

【0057】

相Ｔ１は、ｒＦｃｈがｒＢｕｆの値をフェッチし出力開始するタイミングの例。

【0058】

ＴＡｄｒは、Ｔ１からＴ８の期間に、アドレス信号をアドレスバスとの間で送受するタイミング例。

【0059】

ＴＣＳは、Ｔ２からＴ７の期間に、ＣＳ信号をＳｉｇバスから受信するタイミング例。

【0060】

ＴＯＥは、Ｔ３からＴ６の期間に、ＯＥ信号をＳｉｇバスとの間で送受するタイミング例。

【0061】

ＴＲＷは、Ｔ４からＴ５の期間に、ＲＷ信号をＳｉｇバスとの間で送受するタイミング例。

【0062】

ＴＤＩＯは、Ｔ５からＴ６の期間に、データ信号をデータバスとの間で送受するタイミング例。

【0063】

相Ｔ５はｒＢｕｆがＤＲバスＤ６の信号をプリフェッチするタイミング例。

【0064】

相Ｔ８の立下りエッジは、ＰＣ＋１カウントアップのタイミングの例。

【0065】

第４の実施形態例の図４は、本案のＭｅｍ１配列Ｒ３にマルチポートのセルを含む例、及びマルチポートのセルがフラッシュメモリセルＣ１、又はＤＲＡＭセルＣ２、又はＳＲＡＭセルＣ３である場合の接続形態例、及びセンスアンプ部Ｒ７と、ＩＦ部Ｒ８の接続例である。

【0066】

マルチポートのセルはワード線とビット線でリードライトする第１のアクセス経路の他に、セルに固有の第２のアクセス経路として、フラッシュメモリのセルＣ１では、ゲートＣ２１のフローティングゲートＣ１１からセルＣ１に固有の所属線Ｒ６ａを設けた実施例である。

【0067】

又、ＤＲＡＭのセルＣ２では、Ｍｅｍ１ＡｄＲＤｅｃＲ１由来のワード線Ｒ４ｂで導通するゲートＣ２２のビット線Ｒ５ｂとは別に、ＣｏｄＤｅｃ回路Ｄ０に由来の選択線Ｄ５ａで導通するゲートＣ２３でセルＣ２に固有の所属線Ｒ６ｂを設けた実施例である。

【0068】

又、ＳＲＡＭのセルＣ３では、ドライバートランジスタＣ２６のゲート側で信号値を記憶するノードＣ１３に所属線Ｒ６ｃを設けた例である。

【0069】

センスＩＦ部Ｒ８の接続関係の表現法は、バスを構成する線は、その内の１本を描いて、接続と論理を表現している。従って、アドレス信号やデータ信号などバス内で異なる次数の線も同様の接続経路と論理である。

【0070】

フラッシュメモリなどフローティングゲートで記憶するセルＣ１はフローティングゲートＣ１１からセルに固有の所属線Ｒ６ａでセンサーアンプ部Ｒ７に接続している。

【0071】

ＤＲＡＭメモリなど容量部で記憶するセルＣ２は選択線Ｄ５ａのゲートＣ２３からセルに固有の所属線Ｒ６ｂでセンサーアンプ部Ｒ７に接続している。

【0072】

ＳＲＡＭメモリなどフリップフロップ部で記憶するセルＣ３はドライバートランジスタＣ２６のゲート側で信号値を記憶するノードＣ１３からセルに固有の所属線Ｒ６ｃでセンサーアンプ部Ｒ７に接続している。

【0073】

以上、説明した通り、本案のセルでは、マルチポート部のセルに固有の第２のアクセス線路の所属線Ｒ６の本数を最小限に抑え、書込み、消去、記憶値の読出しをセンスアンプ部Ｒ７側でビット毎に行う線路の手段を有している。即ち、第２のアクセス経路の為のトランスファーゲート数を削減でき、従って、メモリマットの高密度化に有益である。

【0074】

更に、フラッシュメモリの類では、一般に、記憶値の消去がブロック単位、又は書込み、読出しがページ単位に制約されているが、本案ではセル単位で消去、書込み、読出できる手段を有している。従って、課題であったユーザーファイルの保持に対して、フラッシュメモリの活用に有益である。

【0075】

次にＩＦ部Ｒ８の接続関係と有する手段を説明する。ＩＦ部Ｒ８は、入力の選択信号バスＤ５と、ＤＲバスＤ６でＣｏｄＤｅｃ回路Ｄ０に接続し、ＳＩバスＲ９でセンスアンプ部Ｒ７を介して、Ｍｅｍ１配列Ｒ３に接続し、ＲＤバスＤ７でＢｕｓ回路Ｂ０と、ＣｏｄＤｅｃ回路Ｄ０と、ＡｄｒＭｄｆ回路Ａ０に接続している。

【0076】

Ｄ７－Ｍｏｄ線の出力方向は、ＲＤバスＤ７に接続している。一方、入力方向はセンスアンプ部Ｒ７、ＴＲＩ素子Ｓ４２を介して、Ｍｅｍ１配列Ｒ３の図２の行１～４に示すｒＭｏｄとｒＣｈｎＪｕｎ、ｒＭａｐーＥＰ、ｒＰａｇーＥＰの所属線Ｒ６に接続している。

【0077】

従って、入力線Ｄ５－ＩｓＩｎｓのＩｓＩｎｓ信号が“１”の時に、ｒＭｏｄと、ｒＣｈｎＪｕｎ、ｒＭａｐーＥＰ、ｒＰａｇーＥＰの値をＲＤバスＤ７に送出する。

【0078】

Ｒ９－Ｂｕｆ線は、ＤＲバスＤ６の入力信号を図２の行５のｒＢｕｆに、外部入力のＩｓＩｎｓ信号が“１”で、相Ｔ７が“１”の時に伝送する。

【0079】

ＳＩバスＲ９のＲ９－Ｂｕｆ線の出力方向は、センスアンプ部Ｒ７を介して、Ｍｅｍ１配列Ｒ３の図２の行５に示すｒＢｕｆの所属線に接続している。又、入力方向は、ＤＲバスＤ６に、ＴＲＩ素子Ｓ１２、Ｓ１１を介して接続している。

【0080】

即ち、動作モードが非ＲＡＭＭｏｄを示す入力線Ｄ５－ＩｓＩｎｓのＩｓＩｎｓ信号が“１”、且つＤ５－Ｔ７の相Ｔ７が“１”の時に、ＤＲバスＤ６からｒＢｕｆに命令コードを伝送する手段を有している。従って、命令コードをＭｅｍ１配列上にプリフェッチする手段を有している。

【0081】

次に、Ｒ９－Ｆｃｈ線の出力方向は、図２のｒＦｃｈの所属線Ｒ６に接続している。又、入力方向は、ｒＢｕｆの所属線に、センスアンプ部Ｒ７、ＴＲＩ素子Ｓ２１、Ｓ２２を介して接続している。

【0082】

即ち、入力線Ｄ５－ＩｓＩｎｓのＩｓＩｎｓ信号が“１”、且つＤ５－Ｔ１線の相Ｔ１が“１”の時に、ｒＢｕｆの値を読込む手段を有している。従って、命令コードをＭｅｍ１配列上にフェッチするＣＰＵサイクルの命令コードの取得段階に類する手段を有している。

【0083】

次に、Ｒ９－ｂ１５～ｂ８線の出力方向は、図２の行７～行１２の上位８ビットの所属線に接続している。又、入力方向は、ｒＦｃｈの下位８ビットの所属線に、センスアンプ部Ｒ７、ＴＲＩ素子Ｓ３１～Ｓ３３、Ｓ３５を介して接続している。

【0084】

又、Ｒ９－ｂ７～ｂ０線の出力方向は、図２の行７～行１２の下位８ビットの所属線に接続している。又、入力方向は、ｒＦｃｈの下位８ビットの所属線に、センスアンプ部Ｒ７、ＴＲＩ素子Ｓ３１～Ｓ３４を介して接続している。

【0085】

即ち、入力線Ｄ５－ＩｓＩｎｓのＩｓＩｎｓ信号が“１”、且つＤ５－Ｔ１線の相Ｔ１が“１”、且つＤ５－ＬＨが“０”の時に、ｒＦｃｈの値を図２の行７～行１２に読込む手段を有している。従って、命令コードのオペランド部分を、Ｍｅｍ１配列Ｒ３上に伝送し、ＣＰＵサイクルのオペランドの取得段階に類する手段を有している。

【0086】

次に、Ｒ９－Ａｃｃ線の出力方向は、図２の行１２の所属線に接続している。又、入力方向は、ＤＲバスＤ６に、ＴＲＩ素子Ｓ５２、Ｓ５１を介して接続している。

【0087】

即ち、入力線Ｄ５－ＩｓＩｎｓのＩｓＩｎｓ信号が“１”、且つＤ５－Ｄｉｒ線の信号が“１”の時に、ＤＲバスＤ６のデータをｒＡｃｃに読込む手段を有している。

【0088】

次に、Ｒ９－ｒＭｏｄ－ＩｎｔＲｅｑ線の出力方向は、図２の行１のｂＩｎｔＲｅｑビットの所属線に接続している。一方、Ｄ７－ＩｎｔＲｅｑ線の出力方向は、ＲＤバスＤ７に接続している。又、入力方向は、選択信号バスＤ５のＩｎｔＲｅｑ線に、ＴＲＩ素子Ｓ６１、Ｓ６２を介して接続している。

【0089】

即ち、入力線Ｄ５－ＩｓＩｎｓのＩｓＩｎｓ信号が“１”、且つＩｎｔＲｅｑ信号が“１”の時のみ、ＩｎｔＲｅｑ線の“１”信号をｂＩｎｔＲｅｑビットに読込み保持する手段と、ＲＤバスＤ７に割込み要求信号を伝送し、割込みイベントの発生をメモリバスＱ０、同期制御部Ｆ０に知らせる手段を有している。

【0090】

次に、Ｄ７－ＡＤ線の出力方向は、ＲＤバスＤ７に接続している。又、入力方向は、図２の行７～１０のｒＡｄｒーＥＰ、ｒＡｄｒ－ＢＡ、ｒＪｍｐ－ＥＰ、ｒＪｍｐ－ＢＡ、ｒＤａのセル毎の所属線に、センスアンプ部Ｒ７、ＴＲＩ素子Ｓ４１、Ｓ４３を介して接続している。

【0091】

即ち、ＩｓＩｎｓ信号が“１”、且つＤ５ーＥｘｃｓ線のＥｘｃｓ信号が“１”の時に、ＲＤバスＤ７を介して、アドレス信号をＡｄｒＭｄｆ回路Ａ０、又，データ信号を中継切替部Ｄ３に送出する手段を有している。

【0092】

センスアンプ部Ｒ７は、セルに固有の所属線の微弱な信号を基準信号と比較増幅し出力段に伝送する。

【0093】

以上、第４の実施形態例で説明した通り、本案の第１メモリ部Ｒ０は、アドレス信号に依り、リードライトする第１のアクセス経路の他に、ＣｏｄＤｅｃ回路Ｄ０からの選択信号に依る第２のアクセス経路を有し、当該ＳｅｇＳ０の動作モードと、制御パラメータの保持と送受をする手段を有している。従って、セルの兼用による、メモリ資源の有効活用に有益である。

【0094】

更に、相Ｔ７で一旦、ｒＢｕｆに読込んだ命令コードを相Ｔ１でｒＦｃｈにフェッチし、ＩｎｓＤｅｃ部Ｄ２に送出する。即ち、ＣＰＵサイクルの命令コードの取得段階に相当する手段を有している。

【0095】

更に、オペランドの取得段階に相当する手段を有している。従って、ＣＰＵの負荷軽減に有益である。

【0096】

更に、マルチポートのセルは、第１のアクセス経路からもデータをリードライトできる。即ち、当該ＳｅｇＳ０以外からのライト操作を第２のアクセス経路に伝送する手段を有している。従って、ＣＰＵ、及びＳｅｇＳ０間の連携に依る、ＣＰＵの負荷軽減に有益である。

【先行技術文献】

【0097】

【特許文献】

【特許文献】特表２０１６－５３１４３３

【0098】

デュアルポートのＳＲＡＭセルについては、上記の先行技術文献に依り、トランスファーゲートをデュアルに設ける方式が提案されている。

【0099】

第５の実施形態例の図５は、アドレス信号の修飾部と、連結部と、ルート切替部で構成したＡｄｒＭｄｆ回路Ａ０の回路例である。

【0100】

図の表現法は、表現法は、バス構成する線は、その内の１本を描いて、接続と論理を表現している。従って、バス内での異なる次数の線も同様の接続経路と論理である。

【0101】

接続例で、入力端は、ＤＦＡＰバスＡ１でＭｏｄ選択部Ｄ１のＰｒｇＭｏｄ、ＡｚＡＭｏｄ、ＰｚＡＭｏｄ、ＤａｔＭｏｄ、ＲＡＭＭｏｄのモード信号線に接続し、プログラムカウンタＰ０のＰＣ－ＢＡ信号と接続し、ＲＤバスＤ７でＭｅｍ１配列Ｒ３の８ビット幅のｒＡｄｒーＥ、ｒＡｄｒーＰと、１６ビット幅のｒＡｄｒ－ＢＡと、ｒＰａｇ－Ｐの８ビットと、ｒＭａｐーＰの８ビットの出力とＩＦ部Ｒ８を介して接続し、ＢＡバスＬ５でメモリバスＬ０のアドレスバスに接続している。

【0102】

入出力端は、ＢＡバスＬ５で、メモリバスＬ０とアドレス信号の８ビット幅のバスＡｄｒＢｕｓーＰと、１６ビット幅のＡｄｒＢｕｓ－ＢＡに接続している。

【0103】

出力端は、ＢＡバスＬ５でメモリバスＬ０とアドレス信号の８ビット幅のＡｄｒＢｕｓーＥ信号と接続し、ＡＭアドレスバスＡ２でＭｅｍ２ＡｄＲＤｅｃＭ１の上位８ビットのＡｄｒＤｅｃーＰと、下位１６ビットのＡｄｒＤｅｃ－ＢＡに接続している。

【0104】

次に各部の動作と手段を説明する。論理アドレス形成部は、ＰｒｇＭｏｄ、ＡｚＡＭｏｄ、ＰｚＡＭｏｄの時、ＯＲ素子Ａ１０でＴＲＩ素子Ａ２９が導通し、Ｍｅｍ１配列Ｒ３に由来のｒＰａｇーＰｓの信号をＭｅｍ２ＡｄＲＤｅｃＭ１の上位８ビットのＡｄｒＤｅｃーＰに伝送する。

【0105】

即ち、ｒＰａｇ－Ｐｓの値で、第２メモリ部Ｍ０に本案の記憶装置側で動的に与える手段を有している。従って、同じ論理アドレスの複数の第２メモリ部Ｍ０を平行してアドレシングする手段を有し、課題のスループットの向上に対し、並列処理に依る高速化に有益である。

【0106】

ＤａｔＭｏｄの時は、ＢＡバスＬ５からのアドレス信号ＡｄｒＢｕｓーＰを記憶配列のｒＭａｐ－Ｐｓのビット値が“１”の時はＴＲＩ素子Ａ４２を介し、一方“０”の時は、ＩＮＶ素子Ａ４０、ＴＲＩ素子Ａ４１で反転信号をＴＲＩ素子Ａ３０とＡ３１を介して、ＡｄＲＤｅｃーＰに伝送する。又、ＡｄｒＢｕｓ－ＢＡの信号は、ＴＲＩ素子Ａ３２を介しＡｄＲＤｅｃ－ＢＡに伝送する。

【0107】

即ちＤａｔＭｏｄの時，論理アドレス形成部はｒＭａｐ－Ｐｓでビット修飾するビット位置に依り、第２メモリ部Ｍ０に複数の論理アドレスを動的に与える手段を有している。

【0108】

論理アドレス形成部は、上記の通り、第１メモリ部の第２アクセス経路のデータ信号でアドレス信号を修飾混成した論理アドレス信号と物理アドレス信号を伝送する手段を有している。

【0109】

即ち、ソフトウェアで複数のメモリ配列を同一のアドレス上に、論理アドレスを動的に多重化して、並列なメモリアクセスが容易になる特長、及び、アドレス領域毎のワードサイズの拡張が容易になる特長を有している。

【0110】

従って、従来の課題である、アプリケーションの多様化に依る負荷の増大に対して、非シンプレックスなメモリシステムに依るスループットの追随、及びワードサイズの追随に有益である。

【0111】

更に、不測のメモリエラーに対し、正常な第２メモリ部Ｍ０のアドレスでリカバリーする方法や、マルチシステム化が容易になり、信頼性の向上にも有益である。

【0112】

更に、アドレス空間上でメモリ領域の断片や遊休部を論理アドレスに依り、連続的な空き領域に再編成する方法が容易になり、課題であったメモリの空き領域の資源活用に有益である。

【0113】

次に、アドレス信号の連結部の回路例は、Ｍｅｍ２ＡｄｒＤｅｃＭ１側のＡＭアドレスバスＡ２に向けて、動作モードがＰｒｇＭｏｄかＡｚＡＭｏｄかＰｚＡＭｏｄの時は、ＯＲ素子Ａ１０が“１”になり、ＴＲＩ素子Ａ２７～Ａ２９が導通し、ＡｄｒＤｅｃーＰにｒＰａｇ－Ｐｓの信号を伝送し、ＡｄＲＤｅｃ－ＢＡに、プログラムカウンタのＰＣＰ０の下位１６ビットのＰＣ－ＢＡを伝送する。

【0114】

即ち、第２メモリ部Ｍ０を論理アドレスのページに変更し、ページ内をＰＣＰ０のカウント信号でアドレシングする手段を有している。

【0115】

又、動作モードがＤａｔＭｏｄの時は、ＴＲＩ素子Ａ３０～Ａ３２が導通し、ＡｄＲＤｅｃーＰにビット修飾を通過したＡｄｒＢｕｓーＰの信号を伝送し、ＡｄｒＤｅｃ－ＢＡに、ＡｄｒＢｕｓ－ＢＡの信号を伝送する。

【0116】

即ち、第２メモリ部Ｍ０を論理アドレスのページに移動し、ＡＭアドレスバスＡ２のアドレス信号でアドレシングする手段を有している。

【0117】

又、動作モードがＲＡＭＭｏｄの時は、ＴＲＩ素子Ａ２４、Ａ２５が導通し、ＡｄＲＤｅｃーＰにＡｄｒＢｕｓーＰの信号を伝送し、ＡｄｒＤｅｃ－ＢＡに、ＡｄｒＢｕｓ－ＢＡの信号を伝送する。

【0118】

即ち、汎用メモリと同様に、ＢＡバスＬ５のアドレス信号でアドレシングする手段を有している。

【0119】

連結部は、上記の通りアドレスバスのビット巾を区切り、信号源の区切り毎にアドレス信号のビットを連結する回路を有して、メモリをアクセスする手段を有している。

【0120】

従って、連結部は第２メモリ部Ｍ０を動作モード毎にセグメント化したメモリ資源の活用に有益である。

【0121】

次に、ルート切替部の回路例は、Ｂｕｓ回路Ｂ０側のＢＡバスＬ５に向けて、動作モードがＰｒｇＭｏｄかＡｚＡＭｏｄかＰｚＡＭｏｄの時に、ＯＲ素子Ａ１０が“１”でＴＲＩ素子Ａ２０、Ａ２１が導通し、ＡｄｒＢｕｓーＥに、ｒＡｄｒーＥｓの信号を、ＡｄｒＢｕｓーＰに、ｒＡｄｒーＰｓの信号を伝送する。

【0122】

又、ＰｒｇＭｏｄの時は、ＴＲＩ素子Ａ２２が導通し、ＡｄｒＢｕｓ－ＢＡに、ｒＡｄｒ－ＢＡｓの信号を伝送する。

【0123】

即ち、Ｍｅｍ１記憶配列Ｒ３内のオペランド値に依り、アドレス空間上をアドレシングする手段を有している。

【0124】

又、ＡｚＡＭｏｄの時は、ＴＲＩ素子Ａ２６が導通し、ＡｄｒＢｕｓ－ＢＡに、ＰＣ－ＢＡの信号を伝送する。

【0125】

即ち、ページ内を連続的にアドレシングする手段を有している。

【0126】

又、ＰｚＡＭｏｄの時は、ＴＲＩ素子Ａ２３が導通し、ＡｄｒＢｕｓ－ＢＡに、ｒＡｄｒ－ＢＡの信号を伝送する。

【0127】

即ち、固定のアドレスへのアドレシングとページ内との連続的なアドレシングの手段を有している。

【0128】

即ち、ルート切替部は、メモリバスと、第１メモリ部の第２アクセス経路と、第２メモリ部のアドレスデコーダとの間で中継して、動作モードの指定に依り、アドレス信号の伝送ルートと受信送信を切替える手段を有している。

【0129】

次に、動作モード別に作用を説明する。ＰｒｇＭｏｄの動作モード例では、当該ＳｅｇＳ０の第２メモリＭ０へはｒＰａｇ－Ｐのビット値とＰＣ－ＢＡのビット値を連結したアドレス信号でシーケンシャルにアドレシングし、一方、Ｂｕｓ回路Ｂ０へは、ｒＡｄｒーＥＰＢＡの信号を送出する。

【0130】

即ち、命令コードを取得するアドレシング、及びデータ送受のアドレシングをする手段を有している。従って、ＣＰＵサイクルの命令取得の段階とオペランド取得の段階の負荷低減に有益である。

【0131】

次に、ＰｚＡＭｏｄの動作モード例は、一定のアドレス番地とメモリ領域との間でアドレスを送受信する例であり、Ｍｅｍ１配列Ｒ３の値で動的に設定する手段を有している。

【0132】

次にＡｚＡＭｏｄの動作モード例は、メモリ領域間でアドレスを送受信する例であり、Ｍｅｍ１配列Ｒ３の値で動的に設定する手段を有している。

【0133】

即ち、ＤＭＡＣに類似する手段を有し、従って、課題であった機器性能の永続的な向上と、データ転送のＣＰＵへの負荷低減に有益である。

【0134】

次にＤａｔＭｏｄの動作モード例は、当該Ｓｅｇの第２メモリを、論理アドレスでもアクセスするモードである。

【0135】

次に、ＲＡＭＭｏｄの動作モード例は、汎用メモリとしてアドレシング可能な動作モードである。

【0136】

ＡｄｒＭｄｆ回路Ａ０は、ＢＡバスＬ５との間で中継し、アドレス信号の受信に限らず、Ｍｅｍ１配列Ｒ３のオペランドの送出を動的に切り替える手段を有している。

【0137】

即ち、従来の課題であったＣＰＵサイクルの５段階の内、実行アドレス生成の手段を有し、従って、ＣＰＵの負荷軽減に有益である。

【0138】

更に、本案の記憶装置を動作モードの間で融通でき、課題であったメモリ資源の活用に有益である。

【0139】

第６の実施形態例の図６は、ＣｏｄＤｅｃ回路Ｄ０をＭｏｄ選択部Ｄ１、伝路切替え部Ｄ３、ＩｎｓＤｅｃ部Ｄ２から構成した例である。

【0140】

前述の図２でｒＦｃｈの命令コード例は、ｒＦｃｈのｂ１５が実行指示のｂＥｘｃビット、ｂ１４がリードライト指示のｂＲｅｄビット、ｂ１３～ｂ１２は空きビット、ｂ１１～ｂ８がコード部、ｂ７～ｂ０をオペランド部と称し、ｂＥｘｃビットは、Ｍｅｍ１配列Ｒ３からＢｕｓＢ０へＲＤバスＤ７を介して伝送を指示する例であり、ｂＲｅｄビットは、外部入力のＲＷ信号と共に、同期制御部Ｆ０でＳｅｇＳ０内のＤｉｒ信号を生成している。

【0141】

図２のＭｏｄ選択部Ｄ１で入力線のｒＭｏｄ－ｂ１５ｓ～ｂ１４ｓは、Ｍｅｍ１配列Ｒ３でｒＭｏｄのビットｂ１５とｂ１４の出力とＩＦ部Ｒ８を介してＲＤバスＤ７で接続している。又、外部入力のＩｓＩｎｓ信号は、ＤＦＡＰバスＡ１を介して同期制御回路Ｆ０に接続している。

【0142】

出力線は中継切替部Ｄ３と、ＩｎｓＤｅｃ部Ｄ２に接続している。動作モードを表すＭｏｄ信号のＲＡＭＭｏｄ、ＰｒｇＭｏｄ、ＡｚＡＭｏｄ、ＰｚＡＭｏｄ、ＤａｔＭｏｄの線はＤＦＡＰバスＡ１でＡｄｒＭｄｆ回路Ａ０、プログラムカウンタのＰＣＰ０に接続している。

【0143】

ＩｎｓＤｅｃ部Ｄ２の入力端ｒＦｃｈ－ｂ１１～ｂ８は、ＲＤバスＤ７で、Ｍｅｍ１配列Ｒ３の対応するセルの出力端に接続している。

【0144】

出力端は、４－１６デコーダＤ２７の出力端で、選択信号バスＤ５を介して、ＩＦ部Ｒ８でＭｅｍ１配列Ｒ３の対応するセル配列の選択線、及びＤＦＡＰバスＡ１で同期制御部Ｆ０に接続している。

【0145】

中継切替部Ｄ３の入力は、Ｍｏｄ選択部Ｄ１に接続し、ＲＷ信号系のＤｉｒ信号はＤＦＡＰバスＡ１で同期制御部Ｆ０に接続している。入出力はデータ伝送のＢＤバスＬ２がＢｕｓ回路Ｂ０に接続し、ＤＭデータバスＤ４がＭｅｍ２Ｉ０Ｍ２に接続している。出力はデータ伝送のＤＲバスＤ６でＩＦ部Ｒ８を介しｒＢｕｆｓの入力と接続している。

【0146】

次に、ＣｏｄＤｅｃ回路Ｄ０が有する手段を説明する。Ｍｏｄ選択部は、ＩｓＩｎｓ信号が“０”の時、動作モードのＲＡＭＭｏｄ信号をＤＦＡＰバスＡ１に送出する。ＩｓＩｎｓ信号が“１”時は、Ｍｅｍ１配列Ｒ３のｒＭｏｄのｂ１５とｂ１４の値に依り、ＰｒｇＭｏｄ、ＡｚＡＭｏｄ，ＰｚＡＭｏｄ，ＤａｔＭｏｄの何れかのモード信号をＤＦＡＰバスＡ１に送出する。又、ＰｒｇＭｏｄの選択信号を、中継切替部Ｄ３に送出する。又、ＯＲ素子Ｄ１５でＰｒｇＭｏｄかＡｚＡＭｏｄかＰｚＡＭｏｄ，かの選択信号をＩｎｓＤｅｃ回路Ｄ２に送出する。

【0147】

中継切替部Ｄ３は、ＰｒｇＭｏｄ信号が“１”の時は、ＴＲＩ素子Ｄ３１が導通し、ＤＭデータバスＤ４の第２メモリ部Ｍ０の出力データをＤＲバスＤ６のｒＢｕｆ側に導通する。

【0148】

即ち、第２メモリ部Ｍ０の命令コードをＭｅｍ１配列Ｒ３のｒＢｕｆに伝送する手段を有している。

【0149】

更に、Ｄｉｒ信号が“１”の時に、ＡＮＤ素子Ｄ３８に依り、ＴＲＩ素子Ｄ３２を導通し、ＢＤバスＬ２のデータ信号をｒＡｃｃに導通する。

【0150】

即ち、命令コードがリード系の時、対象のメモリから読み出したデータをｒＡｃｃに伝送する手段を有している。

【0151】

一方、Ｄｉｒ信号が“０”の時には、ＡＮＤ素子Ｄ３９でＩＮＶ素子Ｄ３３が導通し、ｒＤａｔｓの信号をＢＤバスＬ２に導通する。

【0152】

次に、ＰｒｇＭｏｄ信号が“０”でＤｉｒ信号が“１”の時は、ＡＮＤ素子Ｄ４０でＴＲＩ素子Ｄ３４が導通し、ＢＤバスＬ２のデータ信号をＤＭデータバスＤ４に導通する。

【0153】

即ち、バス回路Ｂ０からのデータ信号を第２メモリ部Ｍ０に伝送する手段を有している。

【0154】

一方、Ｄｉｒ信号が“０”の時には、ＡＮＤ素子Ｄ４１でＴＲＩ素子Ｄ３５が導通し、ＤＭデータバスＤ４のデータ信号をＢＤバスＬ２に導通する。

【0155】

即ち、第２メモリ部Ｍ０からのデータ信号をＢｕｓ回路Ｂ０側に伝送する手段を有している。

【0156】

次に、ＩｎｓＤｅｃ部Ｄ２では、動作モードが、ＰｒｇＭｏｄかＡｚＡＭｏｄかＰｚＡＭｏｄの時にＲＤバスＤ７のｒＦｃｈ－ｂ１１～ｒＦｃｈ－ｂ８の値を４－１６デコーダ素子Ｄ２７でデコードして“１”信号を選択信号バスＤ５の対応する線に送出する。

【0157】

即ち、命令コードを解読し、選択信号を第１メモリ部Ｒ０に送出する。

【0158】

又、命令コードのｒＦｃｈ－ｂ１４をＥｘｃｓ信号として、ｒＦｃｈ－ｂ１３をＲＷｓ信号として、選択信号バスＤ５に送出する。

【0159】

以上、第６の実施形態例で説明した通り、動作モードのＰｒｇＭｏｄは、第２メモリ部Ｍ０に記憶したデータ列を命令コードとしてＣｏｄＤｅｃ回路Ｄ０で解読し、ＳｅｇＳ０内のメモリサイクルでプログラムを実行するモード例である。

【0160】

ＡｚＡＭｏｄは、第２メモリ部Ｍ０のブロック単位のデータを他のＳｅｇとの間で書出す、又は読込むモード例である。

【0161】

ＰｚＡＭｏｄは、第２メモリ部Ｍ０のブロック単位のデータを他のＳｅｇの一定のアドレス番地との間で書出す、又は読込むモード例である。

【0162】

ＲＡＭＭｏｄは、第１メモリ部Ｒ０と第２メモリ部Ｍ０が、汎用メモリとして、メモリバスとの間で、アドレス信号と、データ信号と、ＣＳＲＷ系のＳｉｇ信号で、アクセスする一般的なメモリのモード例である。

【0163】

ＤａｔＭｏｄとは、本案の記憶装置が、ＲＡＭＭｏｄで無い時に、ＳｅｇＳ０単位で第２メモリ部Ｍ０をＲＡＭＭｏｄと同様のアクセスを有するモード例である。

【0164】

ＣｏｄＤｅｃ回路Ｄ０は、以上説明した通り、Ｍｏｄ選択部Ｄ１の動作モードに従って、中継切替部Ｄ３で、第２メモリ部Ｍ０から第１メモリ部Ｒ０への伝送、及び第１メモリ部Ｒ０からＢｕｓ回路Ｂ０へ伝送する手段を有し、ＩｎｓＤｅｃ部Ｄ２は第１メモリ部Ｒ０に伝送された命令コードを解読と実行する手段を有している。即ち、ＣＰＵサイクルで有る、命令コードの取得、命令解読、実行アドレスの生成、オペランドの取得、実行に類似する５段階をリードライトのメモリサイクルで行う手段を有している。従って、課題であった、ＣＰＵ負荷の軽減に有益である。

【0165】

更に、命令コード、及びオペランド取得は、隣接するＭｅｍ２配列とＭｅｍ１配列との間の内部のＤＭデータバスＤ４、ＤＭデータバスＤ６、ＲＤバスＤ７を介して行える。従って、課題であった、輻輳の低減に対して、メモリとＣＰＵの間のシステムバス、及びメモリバスＱ０の伝送量を低減でき、有益である。

【0166】

更に、ＣｏｄＤｅｃ回路Ｄ０は、ｒＦｃｈを含め、Ｍｅｍ１配列Ｒ３のマルチポートのセルのパラメータを使用している為、動作モードに依り、当該Ｓｅｇ外から書替え可能である。即ち、データバス上に従来は、命令コードとデータが混在したが、本案では、命令コード、又はデータに流れの主流を選択する手段と、当該第２メモリ部Ｍ０に命令コードを置くか、データを置くか選択する手段を有している。従って、課題となっていたバス上の輻輳問題と、ユーザーアプリ多様化の課題に対して、有益である、

【0167】

更に、ＰｚＡＭｏｄとＡｚＡＭｏｄでは、ｒＦｃｈの命令コードを書き換え無い期間は、当該命令を繰り返し実行する事が可能になる。即ち、当該命令コードを転送の実行命令にすれば、第２メモリ部Ｍ０からシステムの特定アドレスへの転送、又は、他のメモリ領域へのＤＭＡ転送が可能である。従って、ＤＭＡ転送の専用ＩＣやＣＰＵ負荷の軽減に有益である。

【0168】

第７の実施形態例の図７は、同期制御部Ｆ０の制御フローの例を前述図３のタイミングに沿って表した図である。

【0169】

段階Ｆ０１でＭｏｄ選択部Ｄ１で決まる動作モードに依り、ＡｄｒＭｄｆ回路Ａ０を動作する。

【0170】

段階Ｆ０２で動作モードがＰｒｇＭｏｄの時は段階Ｆ１１へ、ＡｚＡＭｏｄとＡｚＡＭｏｄの時はＦ１２へ、ＤａｔＭｏｄの時は分岐６番に制御フローを分岐する。

【0171】

段階Ｆ１１でＩＦ部Ｒ８に依り、相Ｔ１でｒＢｕｆからｒＦｃｈに命令コードをフェッチする。

【0172】

段階Ｆ１２でＩｎｓＤｅｃ部Ｄ２に依り、ｒＦｃｈの命令コードをデコードする。

【0173】

段階Ｆ１３でｒＦｃｈが転写指示命令の時は、ｒＦｃｈ－ｂ８のＬＨ信号が“１”の時は下位バイトを下位バイトに、“０”の時は下位バイトを上位バイトに転写し、Ｍｅｍ１配列にオペランドを取得する。

【0174】

段階Ｆ１４で同期制御部Ｆ０に依り、割込み要求状態を発する。
ｒＡｄｒ－ＥＰ値がｒＰａｇ－ＥＰ値と不一致の場合は、ＩｎｔＲｅｑビットを立て、割込み要求信号をＳｉｇバスに送出する。

【0175】

段階Ｆ１５でＩｎｓＤｅｃ回路Ｄ２のＥｘｃｓが“０”の時、ＩＦ部Ｒ８はＤ７－ＡＤバスをトライステートにする。

【0176】

段階Ｆ１６でＥｘｃｓが“１”の時、ＩＦ部Ｒ８Ｄ７－ＡＤバスにアドレス信号を送出する。

【0177】

段階２１で同期制御部Ｆ０に依り、アドレスバスのＡｄｒＥＰ信号とｒＰａｇ－ＥＰの値が一致の場合は、当該ＳｅｇＳ０の第２メモリ部のＣＳ信号をイネーブルにし、不一致の場合はディスエーブルする、ＣＳＲＷ系信号の制御を行う。

【0178】

段階Ｆ３１で同期制御部Ｆ０は、アクセス指示ビットのＲＷｓの値で制御フローを分岐する。

【0179】

段階Ｆ３２で同期制御部Ｆ０は、イネーブルのＴＯＥ信号を送出する。

【0180】

段階Ｆ４１で同期制御部Ｆ０は、ＲＷｓの値の反転のＤＩＲ信号をＩＦ部Ｒ８に送出する。

【0181】

段階Ｆ５１でＩＦ部Ｒ８に依り、相Ｔ５で命令コードをｒＢｕｆにプリフェッチする。

【0182】

段階Ｆ５２でＩＦ部Ｒ８に依り、中継切替部Ｄ３からリードデータをｒＡｃｃに取得する。

【0183】

段階Ｆ４２で同期制御部Ｆ０は、ＲＷｓ値の信号をＳｉｇバスに送出する。

【0184】

段階Ｆ５３でＩＦ部Ｒ８に依り、ｒＤａｔの信号の送信する。

【0185】

段階Ｆ７１で同期制御部Ｆ０は、ｒＡｃｃとｒＣｃｆのビットを比較し、一致の場合は、ｒＪｍｐ－ＢＡ値をＰＣ－ＰＡにロードする。

【0186】

段階Ｐ７２で同期制御部Ｆ０は、ＰＣのカウントを行う。

【0187】

段階Ｆ７３で同期制御部Ｆ０は、ＰＣのオーバーフロービットのＰＣ０ｖを判定し制御フローを分岐する。

【0188】

段階Ｆ８１で同期制御部Ｆ０は、ＰＣのカウントを停止し、割込み要求信号をＳｉｇバスに送出する。

【0189】

段階Ｆ８２でＰＣＰ０はＰＣＳｔｔビットが“１”の停止の場合は、開始の条件迄待機する。ＰＣＳｔｔビットが“０”の場合はフローの先頭に戻る。

【0190】

段階Ｆ２１で動作モードがＤａｔＭｏｄの時は、段階Ｆ２１処理を行う。

【0191】

段階Ｆ２２で第２メモリ部Ｍ０は、Ｌ５のアドレスバスとＬ２のデータバスを経て汎用メモリのアクセスを行いフローの先頭に戻る。

【0192】

第８実施形態例の図８はＢｕｓ回路Ｂ０の回路例である。
図８の表現法は、バスを構成する線は、その内の１線に依り、接続と論理を表現している。従って、アドレスバス、データバス、制御信号バスの線の接続経路と論理も同様の例である。

【0193】

メモリバスＱ０の構成は、外部装置、又は隣接以遠のＳｅｇＳ０と外郭との伝送路となる外郭バスＱ１と、セグメントのＳｅｇＳ０間の伝送路となる内郭バスＱ２、Ｑ３の計３チャンネルで構成した例である。

【0194】

バス幅は外郭バスＱ１が５７ビットとし、内訳はアドレスバスを３２ビット幅、データバスを１６ビット、ＣＳＲＷ系信号のＳｉｇバスを９ビットとした例である。

【0195】

内郭バスＱ２，Ｑ３のバス幅は、アドレスバスがｒＡｄｒＥの８ビット幅を除く、２４ビット幅で構成し、データバスは１６ビット幅で構成し、Ｓｉｇバスは４ビット幅で構成する例である。

【0196】

図８で回路部の構成は、上記のメモリバスＱ０に対して、
ＳｅｇＳ０と、その隣接のＳｅｇとの伝送路を導通、不通にするＢｕｓＪｕｎ部Ｂ３、Ｂ５と、外郭バスＱ１、内郭バスＱ２、Ｑ３と当該ＳｅｇＳ０の内郭部との伝送路を導通、不通にするＣｈｎＳｅｌ部Ｂ４と内郭バスＱ２、Ｑ３を構成する線の相互間の伝送路を導通、不通にするＣｈｎＣｒｓ部Ｂ２で構成した実施形態例である。

【0197】

又、図２の列１～２は、ＩｓＩｎｓ信号が“１”の時に、ＢｕｓＣｈｎ回路の制御に係るＭｅｍ１配列Ｒ３のビット例で、ｒＭｏｄにＣｈｎＳｅｌの４ビットと、ｒＣｈｎＪｕｎの４ビットを有する例である。

【0198】

次に接続関係を説明する。外郭バスＱ１は隣接するＳｅｇの外郭バスに接続し、記憶装置を構成する。

【0199】

内郭バスＱ２は、隣接するＳｅｇの内郭バスＱ２に接続し、内郭バスＱ３も隣接するＳｅｇの内郭バスＱ３接続している。

【0200】

外郭バスＱ１の双方向バスは、第１メモリ部Ｒ０に接続している。

【0201】

メモリバスＬ０の双方向バスは、ＣｏｄＤｅｃ回路Ｄ０と、ＡｄｒＭｄｆ回路Ａ０と、同期制御部Ｆ０に接続している。

【0202】

入力のｒＳｅｌ－ｂ１０ｓ～ｂ８ｓは、ＲＤバスＤ７でＩＦ部Ｒ８のｒＣｈｎＳｅｌ－ｂ１０～ｂ８の出力に接続している。

【0203】

入力のｒＪｕｎ－ｂ１１ｓ～ｂ８ｓは、ＲＤバスＤ７でＩＦ部Ｒ８のｒＣｈｎＪｕｎｂ１１～ｂ８の出力に接続している。

【0204】

次に、各部の回路構成例を説明する。ＣｈｎＳｅｌ部Ｂ４は、ｒＳｅｌ－ｂ１０～ｒＳｅｌ－ｂ８の値に依り、外郭バスＱ１に属する線路Ｑ１１、及び内郭バスＱ２、Ｑ３に属する線路Ｂ１４、Ｂ１７と、メモリバスＬ０との間で伝送路の信号を導通又は不通にするＴＲＩ素子Ｂ４１～Ｂ４６から成っている。

【0205】

ＣｈｎＪｕｎ部Ｂ３とＢ５は、ｒＪｕｎ－ｂ１１～ｒＪｕｎ－ｂ８の値に依り、隣接するＳｅｇＳ０との間で伝送路の信号を導通又は不通にするＴＲＩ素子Ｂ３１～Ｂ３４、及びＢ５１～Ｂ５４から成っている。

【0206】

ＪｕｎＣｒｓ部Ｂ２は、ｒＪｕｎ－ｂ０、ｒＪｕｎ－ｂ１の値に依り、内郭バスＱ２とＱ３との間で信号を導通又は不通にするＴＲＩ素子Ｂ２１、Ｂ２２から成っている。

【0207】

次に、上記の実施例に依る、動作と手段を説明する。

【0208】

ＣｈｎＳｅｌ部Ｂ４の外郭バスの線路Ｑ１１とメモリバスＬ０の間の双方向の伝送路は、ｒＭｏｄに由来するｒＳｅｌ－ｂ１０が“１”の時に、ＴＲＩ素子Ｂ４１，Ｂ４２が導通し、外郭バスＱ１との間でＡｄｒＭｄｆ回路Ａ０はＡｄｒ信号の、ＣｏｄＤｅｃ回路Ｄ０はデータ信号の、同期制御部Ｆ０はＣＳＲＷ系のＳｉｇ信号の伝送路が導通する。

【0209】

同様に、内郭バスＱ２は、ｒＳｅｌ－ｂ９が“１”の時に、又、内郭バスＱ３は、ｒＳｅｌ－ｂ８が“１”の時にメモリバスＬ０との伝送路が導通する。

【0210】

以上、第８実施形態例で説明した通り、Ｍｅｍ１配列Ｒ３内のビット列ｂＳｅｌの値に依り、メモリバスＱ０を外郭バスＱ１、内郭バスＱ２、Ｑ３に階層化したバスと、メモリバスＬ０との接続を動的に導通、又は不通にする手段を有している。

【0211】

ＣｈｎＪｕｎ部Ｂ３の線路Ｂ１４の双方向の伝送路は、ｒＪｕｎに由来するｒＪｕｎ－ｂ１１が“１”の時に、素子Ｂ３３、Ｂ３４で導通する。
同様に、線路Ｂ１７はｒＪｕｎ－ｂ９に依り、ｒＪｕｎ－ｂ１０に依り導通する。

【0212】

ＣｈｎＪｕｎ部Ｂ５も同様に、ｒＪｕｎ－ｂ１０と、ｒＪｕｎ－ｂ８に依り導通する。

【0213】

以上、ＣｈｎＪｕｎ部は、Ｍｅｍ１配列Ｒ３内のビット列ｒＪｕｎの値に依り、隣接するＳｅｇの内郭バス１、２との伝送路を動的に導通、又は不通にする手段を有している。

【0214】

即ち、隣接するＳｅｇ間の信号伝搬を導通にした広域化、又は不通にした狭域化の手段を有している。

【0215】

ＪｕｎＣｒｓ部Ｂ２の線路Ｂ１４と線路Ｂ１７の間は、ｒＪｕｎ－ｂ０が”１”の時に、ＴＲＩ素子Ｂ２１が導通し、信号を線路Ｂ１７から線路Ｂ１４へ伝送する。

【0216】

同様に、ｒＪｕｎ－ｂ１が”１”の時に、ＴＲＩ素子Ｂ２２が導通し、信号を線路Ｂ１４から線路Ｂ１７へ伝送する。

【0217】

即ち、ｒＪｕｎの値に依り、チャンネルに跨り、信号を迂回、又は分岐する手段を有している。

【0218】

Ｂｕｓ回路Ｂ０は、以上説明した通り、ＢｕｓＪｕｎ部Ｂ３、Ｂ５で隣接のＳｅｇのチャンネルとの信号路の連鎖、又は閉鎖を行え、ＣｈｎＣｒｓ部Ｂ２でチャネルの迂回、又は分岐が行え、ＣｈｎＳｅｌ部Ｂ５でチャンネルとＳｅｇ内部回路部との伝送ルートを、Ｍｅｍ１配列上の値を書き替える事で、動的に設定する手段を有している。

【0219】

即ち、上記の手段に依り、Ｓｅｇ間の接続トポロジーをスター型、バス型などへの設定、及び処理の分散型、集中型への設定を動的に組合せる機能を有している。従って、課題であったシステムバス、メモリバス上のトラヒック量の抑制に有益である。

【0220】

更に、一般的なメモリでは当該の記憶装置の単位で１メモリサイクル時間は読出し、又は書込みの１オペレーションに留まることに対して、本案の記憶装置では、狭域化したＳｅｇのグループ内で、読み書きが可能となり、システムバスでの信号の輻輳低減とスループットの向上に有益である

【0221】

第９の実施形態例の図９は、本案のＳｅｇＳ０を複数連結して構成した時のアドレス空間上の配置関係を示す例である。

【0222】

破線Ｚ１で囲んだ配置例は、物理アドレス上の配置例を表し、ＳｅｇＳ０の第１メモリ部Ｒ０を複数のセグメントに渡って連続した物理アドレス空間上に配置し、同様に、第２メモリ部Ｍ０も連続した物理アドレス空間上に配置している。

【0223】

即ち、第１メモリ部Ｒ０はワード数が少ない為、連続したアドレス上に連ね、ページの区切りに収めると共に、システム側が、第１メモリ部Ｒ０の所在アドレスを把握し易くする例を示している。

【0224】

又、ＲＡＭＭｏｄの時は、各セグメントＳｅｇＳ０が連続的なアドレス空間上に並ぶ形態を表している。

【0225】

破線Ｚ２で囲んだ配置例は、第２メモリ部Ｍ０にＡｄｒＭｄｆ回路Ａ０を介して離散的な論理アドレスを与え、バス回路Ｂ０を介してバスのネットに配置した形態のネットワークトポロジーの例である。

【0226】

破線部Ｙ１とＹ３は内郭バスＱ２でバス型、又はライン型に接続し、Ｓｅｇ２の第２メモリ部Ｍ０がＰｒｇＭｏｄでＳｅｇ０の第２メモリ部Ｍ０のＤａｔＭｏｄのデータをアクセスする例を表している。

【0227】

破線部Ｙ３は、Ｙ５とＹ７に内郭バスＱ２と内郭バスＱ３でスター型又はツリー型に接続し、Ｓｅｇ５は第２メモリ部Ｍ０が、Ｓｅｇ４の第２メモリ部Ｍ０と同じ論理アドレスに移動し、夫々、動作モードがＡｚＡＭｏｄと、ＰｚＡＭｏｄで、Ｓｅｇ２は集中型である例を表している。

【0228】

破線部Ｙ４は、Ｓｅｇ３の第２メモリ部Ｍ０が、Ｓｅｇ２の第２メモリ部Ｍ０と同じ論理アドレスに移動し、夫々、動作モードＰｒｇＭｏｄにした例を表している。分散型でスループットの向上、又マルチ処理で信頼性の向上に有益である。

【0229】

破線部Ｙ２は、Ｓｅｇ１の第２メモリ部Ｍ０が、Ｓｅｇ１の第２メモリ部Ｍ０と同じ論理アドレスに移動している例を表している。システムバスに対してのワード拡張、又はマルチ化で信頼性の向上に有益である。

【0230】

尚、図１～図９でバスは空間的に分割して表現しているが、時間的に分割して構成する場合も含む。

【符号の説明】

【0231】

Ａ０…ＡｄｒＭｄｆ回路、Ａ１…ＤＦＡＰバス、Ａ１０…ＯＲ素子、Ａ２…ＡＭアドレスバス、Ａ２０～Ａ３２…ＴＲＩ素子、Ａ４０、Ａ４３…ＮＯＴ素子、Ａ４１、Ａ４２…ＴＲＩ素子、ＡｄｒＢｕｓ－ＢＡ…アドレスバスの下位１６ビットのバス、ＡｄｒＢｕｓ－Ｅ…アドレスバスの上位１６ビットの内の上位８ビットのバス、ＡｄｒＢｕｓ－Ｐ…アドレスバスの上位１６ビットの内の下位８ビットのバス、ＡｄｒＤｅｃ－ＢＡ…アドレスデコーダ２４ビットの内の下位１６ビットのバス、ＡｄｒＤｅｃ－Ｐ…アドレスデコーダ２４ビットの内の上位８ビットのページ部のバス、ＡｚＡＭｏｄ…ＡｚＡＭｏｄの信号線、Ｂ０…Ｂｕｓ回路、Ｂ１４…内郭線１、Ｂ１７…内郭線２、Ｂ２…ＪｕｎＣｒｓ部、Ｂ２１～Ｂ５４…ＴＲＩ素子、Ｂ３…ＣｈｎＪｕｎ部１、Ｂ４…ＣｈｎＳｅｌ部、Ｂ５…ＣｈｎＪｕｎ部２、Ｃ１…フローティング方式セル、Ｃ２１…フローティングゲート、Ｃ１２…容量、Ｃ２…容量方式セル、Ｃ２１…コントロールゲート、Ｃ２２～Ｃ２５…トランスファーゲート、Ｃ２６…ドライブゲート、Ｃ３…ラッチ方式セル、Ｃ３１…ソース線、Ｄ０…ＣｏｄＤｅｃ回路、Ｄ１…Ｍｏｄ選択部、Ｄ１１…ＮＯＴ素子、Ｄ１３…ＡＮＤ素子、Ｄ１４…２－４デコーダ、Ｄ１５…ＯＲ素子、Ｄ２…ＩｎｓＤｅｃ部、Ｄ２１～Ｄ２６…ＡＮＤ素子、Ｄ３…中継切替部、Ｄ３６～Ｄ３７…ＮＯＴ素子、Ｄ３８～Ｄ４１…ＡＮＤ素子、Ｄ４…ＤＭデータバス、Ｄ５…選択信号バス、Ｄ５ａ…選択線、Ｄ５－Ｄｉｒ…Ｄｉｒの信号線、Ｄ５－Ｅｘｃ…Ｅｘｃの信号線、Ｄ５－ＩｎｔＲｅｑ…割込み信号線、Ｄ５－ＩｓＩｎｓ…ＩｓＩｎｓの信号線、Ｄ５－ＬＨ…ｒＦｃｈの下位８ビットの転写先を上か下バイトに指定するＬＨ信号線、Ｄ５－Ｔ１…相Ｔ１の信号線、Ｄ５－Ｔ７…相Ｔ７の信号線、Ｄ６…ＤＲバス、Ｄ７－Ｍｏｄ…Ｍｏｄ信号線、Ｄ７…ＲＤバス、ＤａｔＭｏｄ…ＤａｔＭｏｄの信号線、Ｆ０…同期制御部、Ｆ２…ＦＭＳｉｇバス、ＩｓＩｎｓ…ＩｓＩｎｓの信号線、Ｌ０…メモリバス、Ｌ１…分岐部、Ｌ２…ＢＤバス、Ｌ３…ＢＦバス、Ｌ４…分岐部、Ｌ５…ＢＡバス、Ｍ０…第２メモリ部、Ｍ１…Ｍｅｍ２ＡｄｒＤｅｃ、Ｍ２…ＤａｔＰｏｒｔ、Ｍ３…Ｍｅｍ２配列、Ｍ４…ワード線、Ｍ５…ビット線、Ｐ０…プログラムカウンタ、ＰｒｇＭｏｄ…ＰｒｇＭｏｄの信号線、ＰｚＡＭｏｄ…ＰｚＡＭｏｄの信号線、Ｑ０…メモリバス、Ｑ１…外郭バス１、Ｑ１１…外郭線、Ｑ２…内郭バス１、Ｑ３…内郭バス２、Ｑ４…ＱＲデータバス、Ｑ５…ＱＲアドレスバス、Ｑ６…ＱＲＳｉｇバス、Ｒ１…Ｍｅｍ１ＡｄｒＤｅｃ、Ｒ２…Ｍｅｍ１ＩＯ、Ｒ３…Ｍｅｍ１配列、Ｒ４…ワード線、Ｒ４－１～Ｒ４－３…ワード線、Ｒ４ａ～Ｒ４ｃ…ワード線、Ｒ５…ビット線、Ｒ５ａ～Ｒ５ｄ…ビット線、Ｒ６…所属線、Ｒ６ａ～Ｒ６ｃ…所属線、Ｒ６－Ａｃｃ…ｒＡｃｃの信号線、Ｒ７…センスアンプ部、Ｒ８…ＩＦ部、Ｒ９…ＳＩバス、Ｒ９－ＡＤ…ｒＡｄｒ－ＥＰＢＡとｒＪｍｐＢＡとｒＤａｔ－ＢＡのバス、Ｒ９－ｂ１５～ｂ８…ｒＡｄｒＥとｒＡｄｒ－ＢとｒＪｍｐＢとｒＣｃｆ－ＢとｒＡｃｃＢの信号線、Ｒ９－ｂ７～ｂ０…ｒＡｄｒＰとｒＡｄｒ－ＡとｒＪｍｐＡとｒＣｃｆ－ＡとｒＡｃｃＡの信号線、Ｒ９－Ｂｕｆ…ｒＢｕｆの信号線、Ｒ９－Ｆｃｈ…ｒＦｃｈの信号線、Ｒ９－ＩｎｔＲｅｑ…Ｒ９－ＩｎｔＲｅｑの信号線、Ｒ９－ｒＭｏｄ－ＩｎｔＲｅｑ…ＩｎｔＲｅｑ信号線、ｒＡｄｒ－ＢＡ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－ＢとｒＡｄｒ－Ａに由来のアドレス信号のバス、ｒＡｄｒ－Ｅ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｅに由来のアドレス信号のバス、ｒＡｄｒ－Ｐ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｐに由来のアドレス信号のバス、ＲＡＭＭｏｄｓ…ＲＡＭＭｏｄの信号線、ｒＦｃｈ－ｂ１１ｓ～ｂ８ｓ…ｒＦｃｈ－ｂ１１ｓ～ｂ８ｓの信号線、ｒＪｕｎ－ｂ０ｓ～ｂ１１ｓ…ｒＪｕｎ－ｂ０ｓ～ｂ１１の信号線、ｒＭａｐ－Ｐ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｐに由来のアドレス信号のバス、ｒＭｏｄ－ｂ１５ｓ～ｂ１４ｓ…ｒＭｏｄ－ｂ１５～ｂ１４の信号線、ｒＰａｇ－Ｐ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｐに由来のアドレス信号のバス、ｒＳｅｌ－ｂ８ｓ～ｂ１０ｓ…ｒＳｅｌ－ｂ８～ｂ１０の信号線、Ｓ０…セグメント、Ｓ３１～Ｓ６２…ＴＲＩ素子、Ｓ７１…ＮＯＴ素子。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【手続補正書】

【提出日】2021-09-06

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

メモリ部は、少なくとも、第１と第２のメモリ配列を有し、第１のメモリ配列は、マルチアクセスのセルを有し、アドレス信号をデコードしたワード線でセルを選択し、ビット線からアクセスする第１のアクセス経路でデータバスに接続し、更に、データ信号をデコードした選択線でもセルを選択し、アクセスするマルチアクセスのセルに接する少なくとも１つの第２のアクセス経路を有して、第１のメモリ配列に入出力するセンスアンプ部とＩＦ部を有し、第１のメモリ配列のマルチアクセスのセルの値で、当該記憶装置の動作モードが決まり、アドレス信号の経路にルート切替部、論理アドレス形成部、連結部を有し、メモリバスと、第１のメモリ配列の第２アクセス経路と、メモリ部のアドレスデコーダとの中間でアドレス系信号の交差を中継し、ルート切替部は、動作モードに依り、アドレス信号の伝送ルートと方向を切替える回路を有し、論理アドレス形成部は、第１のメモリ配列の第２アクセス経路のデータ信号でアドレス信号を修飾混成した論理アドレス信号を伝送する回路を有し、連結部は、アドレスバスのビット巾を区切り、信号源の区切り毎にアドレス信号のビットを連結する回路を有し、データ信号の経路には、中継切替部、ＩｎｓＤｅｃ部を有し、中継切替部は、メモリバスと、第１のメモリ配列の第２アクセス経路と、第２のメモリ配列からのデータポートとの中間でデータ信号の交差を中継し、動作モードに依り、データ信号の伝送ルートと方向を切替える回路を有し、ＩｎｓＤｅｃ部は、動作モードに依り、第１のメモリ配列のマルチアクセスのセルに接する伝送路の出力を命令コードとして解読し、解読信号を送出する回路を有し、Ｂｕｓ回路は、メモリバスとの間でメモリ部の第１のアクセス経路、中継切替部、及びルート切替部との信号を導通、不通にして中継し、メモリ部、ルート切替部、論理アドレス形成部、連結部、中継切替部、ＩｎｓＤｅｃ部、ＩＦ部、及びＢｕｓ回路を含む１組のセグメントを形成し、少なくとも１つ以上のセグメントをＢｕｓ回路で接続して構成する事を特長とする記憶装置。

【請求項2】

前記Ｂｕｓ回路は、メモリバスが、少なくとも内郭バスと外郭バスから成り、内郭バスのアドレスバスは当該記憶装置のアドレスサイズを含むビット巾を有し、外郭バスは、システムのアドレス空間の拡張に応じたビット巾を有し、夫々は、バスの組数であるチャンネル数が、少なくとも１チャンネル以上から成り、内郭バスは、当該チャンネルとセグメントの内部に係る信号の伝送を導通、又は不通にするチャンネル選択回路と、チャンネルの相互間の信号の伝送を導通、又は不通にするクロス接続回路と隣接するセグメントのチャンネルとの間で、信号の伝送を導通、又は不通にするチャネル接続回路を有し、上記の導通と不通は第１のメモリ配列のマルチアクセスのセルの値に依り、動的に切替える事を特長とする請求項１記載の記憶装置。

【請求項3】

マルチアクセスのセルはアドレス信号由来のワード線が接続する第１のコントロールゲートで選択し、ビット線でアクセスする第１のアクセス経路の他に、少なくとも、第２のアクセス経路の線路は、セルの記憶情報の保持手段が、フローティングゲートに依る場合は、フローティングゲート部に接続、又は近接した所属線を有し、又、容量に依る場合は、第２のコントロールゲートを介し容量に接続した所属線を有し、又フリップフロップに依る場合は、フリップフロップ部のドライバートランジスタのゲート側に接続した所属線を有して、センスアンプ部に接続する事を特長とするマルチアクセスのセル。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データを記憶するメモリ機能と共に、データをリードライトするメモリサイクルにより、ＣＰＵサイクルの命令取得、命令解読、アドレス計算、オペランド取得、実行の５段階の機能をメモリバスからメモリ側に備える記憶装置に関する

【背景技術】

【0002】

従来、パソコンやスマートフォンなどデジタル機器の部品実装では、ＣＰＵ側に命令取得と、命令解読と、アドレス計算と、オペランド取得と、実行の５段階の機能を集中し、メモリ側は、記憶機能に特化した機能分割の技術が一般的であった。又、ＣＰＵ等の中核部分を基板に固定し、記憶装置は拡張メモリとしてユーザーオプションで増設する方式が一般的なシステム分割の技術であった。

【発明の概要】

【発明が解決しようとする課題】

【0003】

ＰＣやスマホなどデジタル機器は性能毎にモデルがラインアップ化されており、ユーザーが途中から機器の性能を改善する手段には、従来、ユーザーオプションで外付けする拡張メモリを増設する手段やＨＤＤ部をＳＳＤに置換えて改良する手段が一般的であった。しかし、従来の手段では、機器のスループットを当座は改善できても、近年の新規アプリの急増や、ユーザーファイルの増加に依り、実装されているＣＰＵでは性能不足になり、モデルチェンジが短期化していた。その結果、機器の提供側は、開発を繰り返す事業負担と、購入側は、機器本体ごと新モデルに買換える家計負担と、旧モデルがスクラップ化する環境負荷の問題を生じていた。この為、記憶装置の増設や置換えの手段でも機器性能の持続的な向上の実現が課題であった。

【0004】

【0005】

【0006】

【0007】

【課題を解決するための手段】

【0008】

メモリ部は、少なくとも、第１と第２のメモリ配列を有し、第１のメモリ配列は、マルチアクセスのセルを有し、

【0009】

第１のメモリ配列は、アドレス信号をデコードしたワード線でセルを選択し、ビット線からアクセスする第１のアクセス経路でデータバスに接続し、更に、データ信号をデコードした選択線でもセルを選択し、アクセスするマルチアクセスのセルに接する少なくとも１つの第２のアクセス経路を有し、

【0010】

第２のアクセス経路の伝送路には、第１のメモリ配列に入出力するセンスアンプ部とＩＦ部を有し、

【0011】

Ｍｏｄ選択部は、第１のメモリ配列のマルチアクセスのセルの値とで、記憶装置の動作モードを選択しモード信号を送出する回路を有し

【0012】

アドレス信号の経路に、ルート切替部、論理アドレス形成部、連結部を含むＡｄｒＭｄｆ回路を有し、ルート切替部は、メモリバスと、第１のメモリ配列の第２アクセス経路と、第２のメモリ配列のアドレスデコーダとの中間でアドレス系信号の交差を中継して、動作モードの指定に依り、アドレス信号の伝送ルート、方向を切替える回路を有し、

【0013】

論理アドレス形成部は、第１のメモリ配列の第２アクセス経路のデータ信号でアドレス信号を修飾混成した論理アドレス信号を伝送する回路を有し、

【0014】

連結部は、アドレスバスのビット巾を区切り、信号源の区切り毎にアドレス信号のビットを連結する回路を有し、

【0015】

データ信号の経路には、中継切替部とＩｎｓＤｅｃ部を有し、中継切替部は、少なくとも、メモリバスと、第１のメモリ配列の第２アクセス経路と、第２のメモリ配列のＩＯポートとの中間でデータ信号の交差を中継し、モード信号に依り、データ信号の伝送ルートを切替える回路を有し、

【0016】

ＩｎｓＤｅｃ部は、モード信号に依り、第１のメモリ配列のマルチアクセスのセルに接する伝送路の出力を命令コードとして解読し、解読信号を送出する回路を有し、

【0017】

Ｂｕｓ回路は、メモリバスとの間で第１のメモリ配列と、中継切替部と、ＡｄｒＭｄｆ回路との信号を導通、不通にして中継し、

【0018】

第１と第２のメモリ配列と、Ｍｏｄ選択部と、アドレス信号に係るＡｄｒＭｄｆ回路とデータ信号に係る中継切替部と、ＩｎｓＤｅｃ部と、ＩＦ部と、Ｂｕｓ回路を含む１組のセグメントを形成し、少なくとも１つ以上のセグメントをＢｕｓ回路で接続して構成する手段に依り、セグメント部でＣＰＵサイクルの、命令コードの取得、命令解読、実行アドレス生成、オペランド取得、及び実行の５段階に類する手段と、メモリアクセスする手段を備える。

【図面の簡単な説明】

【0019】

【図1】セグメントのブロック構成例である。

【図2】Ｍｅｍ１配列が１６ビット幅の例でワードの部分構成例である。

【図3】メモリサイクルのタイミングチャート例である。

【図4】第１メモリ部のマルチアクセスのセルと、インターフェースのＩＦ部の回路例である。

【図5】データ信号に係るＭｏｄ選択部と、ＩｎｓＤｅｃ部と、中継切替部の回路例である。

【図6】アドレス信号に係る論理アドレス形成部と、連結部と、ルート切替部の回路例である。

【図7】メモリバスに係るチャンネル選択回路、チャネル接続回路、クロス接続回路の回路例である。

【図8】動作モードが、ＰｒｇＭｏｄ、ＡｚＡＭｏｄ、ＰｚＡＭｏｄ、及びＤａｔＭｏｄの時のタイミングとフロー制御を行う同期制御部の制御フロー例である。

【図9】第１メモリ部と第２メモリ部の物理アドレスと論理アドレスの配置例とバスネットのトポロジー例である。

【発明を実施するための形態】

【0020】

第１の実施形態例の図１は、本案の記憶装置の構成単位のセグメントであるＳｅｇＳ０のブロック構成と接続例である。

【0021】

Ｓｅｇ＿Ｓ０は、第１のメモリ配列のＭｅｍ１配列Ｒ３とＩＦ部Ｒ８を第１メモリ部Ｒ０に、第２のメモリ配列のＭｅｍ２配列Ｍ３を第２メモリ部Ｍ０に分けて配置した例で、ＭＯＤ選択部Ｄ１と、中継切替部Ｄ３と、ＩｎｓＤｅｃ部Ｄ２を有するＣｏｄＤｅｃ回路Ｄ０、ルート切替部、論理アドレス形成部、連結部を有するＡｄｒＭｄｆ回路Ａ０、同期制御部Ｆ０、バス回路Ｂ０、及びプログラムカウンタのＰＣＰ０を含むブロック構成例である。本案の記憶装置は少なくとも１つ以上のＳｅｇＳ０をＢｕｓ回路＿Ｂ０でメモリバスＱ０に接続して構築する。

【0022】

第１メモリ部Ｒ０は、バス回路Ｂ０にＱＲデータバス＿Ｑ４と、ＱＲアドレスバス＿Ｑ５と、ＱＲ制御バスＱ６で接続し、ワード線Ｒ４と、ビット線Ｒ５でアクセスする第１のアクセス経路を有すると共に、ＣｏｄＤｅｃ回路Ｄ０に選択信号バスＤ５と、ＤＲバス＿Ｄ６で接続し、ＡｄｒＭｄｆ回路Ａ０と、バス回路Ｂ０と、ＣｏｄＤｅｃ回路Ｄ０と、同期制御部＿Ｆ０にＲＤバス＿Ｄ７で接続し、センスアンプ部＿Ｒ７とＩＦ部＿Ｒ８を通じて選択信号バス＿Ｄ５と、所属線＿Ｒ６でアクセスする第２のアクセス経路を有している。

【0023】

ＣｏｄＤｅｃ回路Ｄ０は、第１メモリ部＿Ｒ０に選択信号バスＤ５と、ＤＲバスＤ６と、ＲＤバスＤ７で接続し、第２メモリ部Ｍ０にＤＭデータバスＤ４で接続し、ＡｄｒＭｄｆ回路Ａ０と、同期制御部Ｆ０と、ＰＣＰ０にＤＦＡＰバスＡ１で接続し、ローカルバスＬ０にＢＤバスＬ２で接続している。

【0024】

ＡｄｒＭｄｆ回路Ａ０はバス回路Ｂ０にＢＡバス＿Ｌ５で接続し、第１メモリ部＿Ｒ０とＩＦ部＿Ｒ８のＲＤバス＿Ｄ７で接続し、第２メモリ部＿Ｍ０のアドレスデコーダＭｅｍ２ＡｄｒＤｅｃＭ１とＡＭアドレスバスＡ２で接続して、アドレス系信号の交差を中継している。又、ＰＣＰ０とＣｏｄＤｅｃ回路＿Ｄ０と同期制御部＿Ｆ０にＤＦＡＰバス＿Ａ１で接続している。

【0025】

Ｂｕｓ回路＿Ｂ０は、第１メモリ部Ｒ０にＲＤバス＿Ｄ７と外郭バス＿Ｑ１で接続しＣｏｄＤｅｃ回路Ｄ０にＢＤバス＿Ｌ２で接続し、ＡｄｒＭｄｆ回路Ａ０にＢＡバス＿Ｌ５で接続し、同期制御部＿Ｆ０にＢＦバス＿Ｌ３で接続し、近傍のセグメントのＳｅｇＳ０にメモリバス＿Ｑ０で接続している。

【0026】

第２メモリ部Ｍ０は、ＡｄｒＭｄｆ回路＿Ａ０にアドレス信号のＡＭアドレスバス＿Ａ２で接続し、ＣｏｄＤｅｃ回路Ｄ０にＤＭデータバス＿Ｄ４で接続し、同期制御部Ｆ０にＣＳＲＷ系信号のＦＭ制御バスＦ２で接続しており、一般的なメモリインターフェースのアクセス経路を有している。

【0027】

同期制御部Ｆ０は、Ｂｕｓ回路＿Ｂ０にＢＦバス＿Ｌ３で接続し、第２メモリ部＿Ｍ０にＦＭ制御バスＦ２で接続し、ＣｏｄＤｅｃ回路＿Ｄ０と、ＡｄｒＭｄｆ回路Ａ０と、ＰＣ＿Ｐ０にＤＦＡＰバス＿Ａ１で接続している。

【0028】

プログラムカウンタのＰＣＰ０は、ＡｄｒＭｄｆ回路＿Ａ０と、同期制御部Ｆ０にＤＦＡＰバス＿Ａ１で接続している。

【0029】

次に、上記第１の実施形態例の接続に依る手段を説明する。従来、アドレス信号は、メモリバス＿Ｑ０からメモリ側に、一方向に伝送する信号で有った。しかし、本案の実施形態では、ＡｄｒＭｄｆ回路Ａ０をメモリバス＿Ｑ０と、第１メモリ部＿Ｒ０と、第２メモリ部＿Ｍ０と、ＰＣＰ０との中間でアドレス系信号の交差を中継し、信号を双方向にも伝送する経路の手段を有している。

【0030】

更に従来、データ信号は、メモリバス＿Ｑ０とメモリとの間で送受する信号であった。しかし、本案の実施形態では、ＣｏｄＤｅｃ回路Ｄ０の中継切替部Ｄ３を、第１メモリ部Ｒ０と、第２メモリ部＿Ｍ０と、メモリバスＱ０と、ＡｄｒＭｄｆ回路Ａ０との中間でデータ信号の交差を中継し、データ信号を双方向にも伝送する経路の手段を有している。

【0031】

生成したオペランドを命令コードの解読結果に依り、アドレス信号、データ信号としてＩＦ部＿Ｒ８からＢｕｓ回路＿Ｂ０と、ＣｏｄＤｅｃ回路Ｄ０と、同期制御部Ｆ０と、ＡｄｒＭｄｆ回路＿Ａ０に伝送するＲＤバス＿Ｄ７の接続を有している。

【0032】

以降、接続関係に有る、Ｍｅｍ１配列＿Ｒ３と、ＩＦ部＿Ｒ８と、ＣｏｄＤｅｃ回路＿Ｄ０と、ＡｄｒＭｄｆ回路Ａ０、及びＢｕｓ回路＿Ｂ０の実施形態例を説明する。

【0033】

第２の実施形態例の図２は、Ｍｅｍ１配列＿Ｒ３のワードの構成例である。１ワードを１６ビット幅とした例である。

【0034】

以降の説明では、図２の行欄の行１～１１のワード名欄に示すワード名とビット列名を用いる。＊で表したビットは、実施例で部分的に使用しているビットを示す。

【0035】

ワード名の引用で、ビットを指す場合は、ワード名、又はビット列名の後に“－ｂ”を付し、数字でビットの位を示す。上位バイト、下位バイトを区別する場合が、各々－Ｅ、－Ｐ、－Ｂ、－Ａを付す。１ワードを指す場合は、ワード名、又は－ＥＰ、－ＢＡと表す。２ワードを指す場合は、－ＥＰＢＡと示して説明する。各ワードの意味は、引用する段階で説明する。

【0036】

又、図２などのワード、ビットに由来する信号の線名に関しては、末尾に“ｓ”を付して表現する。即ち、図２のワードのｒＡｄｒ－Ｅに由来する信号線はｒＡｄｒ－Ｅｓと表し、ビットのｒＭｏｄ－ｂ１５に由来する信号線はｒＭｏｄ－ｂ１５ｓと表す。

【0037】

ｒＭｏｄのビットｒＭｏｄ－ｂ１５～ｂ１４はビット列名をｂＭｏｄと称し、本案の記憶装置の動作モード指定に２ビットを使用し、ビットｂＩｎｔＲｅｑはシステムへの割込み要求の状態を保持する例である。

【0038】

行５のｒＢｕｆは、動作モードに依存して、命令コードをプリフェッチするワードになる。

【0039】

行６のｒＦｃｈは、動作モードに依存して、ｒＢｕｆから命令コードをフェッチするワードになる。ｒＦｃｈ－ｂ１５はｂＥｘｃビットで、Ｍｅｍ１配列Ｒ３の第２のアクセス経路からＲＤバス＿Ｄ７へデータの送出を指示するビットになる。ｂ１４はリードライト指示のｂＤｉｒビット。ｂ１１～ｂ８がコード部で、内、ｒＦｃｈ－ｂ８はｂＬＨビットで、下位８ビットのオペランド部ｒＦｃｈ－ｂ７～ｂ０の伝送先を指定するビットの例である。図２のその他、各ワード、ビットの機能は、後段の実施形態例の中で、順次説明する。

【0040】

第３の実施形態例の図３は、本案の記憶装置の動作を説明する為に、一般的なＳＲＡＭと類似したタイミングチャートを例示している。３本のクロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３から生成する同期信号のＴＡｄｒ、ＴＣＳ、ＴＯＥ、ＴＲＷ、ＴＤＩＯ、及びＴ１～Ｔ８の例である。同期信号名に付した括弧内の信号名は、従来の一般的なＳＲＡＭメモリの入出力信号名のタイミングチャートと類似している事を表している。

【0041】

以下の同期信号の説明では、信号の名称と時間域と位置付けの説明に留め、その作用と機能に関しては、各回路の動作説明の中で、説明する。

【0042】

相Ｔ１の期間は、当該メモリサイクルの起点の期間となる。例えば、ＣｏｄＤｅｃ回路Ｄ０では、ｒＢｕｆが１メモリサイクル前の相Ｔ５で取得した命令コードを相Ｔ１でｒＦｃｈに取り込み解読する起点の同期信号になる。ＡｄｒＭｄｆ回路Ａ０では、ｒＡｄｒ－ＥＰと、ｒＰａｇ－ＥＰの排他的論理和の総和により、バス権要求のｂＩｎｔＲｅｑ信号を送出する起点や、ＰＣＰ０のカウントを停止する起点になる。

【0043】

相Ｔ１は、ｒＦｃｈがｒＢｕｆの値をフェッチし出力開始するタイミングの例。

【0044】

ＴＡｄｒは、相Ｔ１からＴ８の期間に、アドレス信号をアドレスバスとの間で送受するタイミング例。

【0045】

ＴＣＳは、相Ｔ２からＴ７の期間に、ＣＳ信号を制御バスとの間で送受するタイミング例。

【0046】

ＴＯＥは、相Ｔ３からＴ６の期間に、ＯＥ信号を制御バスとの間で送受するタイミング例。

【0047】

ＴＲＷは、相Ｔ４からＴ５の期間に、ＲＷ信号を制御バスとの間で送受するタイミング例。

【0048】

ＴＤＩＯは、相Ｔ５からＴ６の期間に、データ信号をデータバスとの間で送受するタイミング例。

【0049】

相Ｔ５はｒＢｕｆがＤＲバス＿Ｄ６の信号をプリフェッチするタイミング例。

【0050】

相Ｔ８の立下りエッジは、ＰＣ＋１カウントアップのタイミングの例。

【0051】

第４の実施形態例の図４は、本案のＭｅｍ１配列＿Ｒ３にマルチアクセスのセルを含む例、及びマルチアクセスのセルがフラッシュメモリセル＿Ｃ１、又はＤＲＡＭセルＣ２、又はＳＲＡＭセルＣ３である場合の接続形態例、及びセンスアンプ部＿Ｒ７と、ＩＦ部＿Ｒ８の接続例である。

【0052】

マルチアクセスのセルはワード線＿Ｒ４とビット線＿Ｒ５でリードライトする第１のアクセス経路の他に、セルに固有の第２のアクセス経路が所属線Ｒ６である場合の例として、フラッシュメモリのセル＿Ｃ１では、フローティングゲートＣ２１に接続、又は近接する固有の所属線＿Ｒ６ａを設けた実施形態例である。

【0053】

又、ＤＲＡＭのセル＿Ｃ２では、Ｍｅｍ１ＡｄｒＤｅｃＲ１に由来のワード線Ｒ４ｂで導通するゲート＿Ｃ２２のビット線＿Ｒ５ｂとは別に、ＩｎｓＤｅｃ部Ｄ２に由来の選択線＿Ｄ５ａで導通するゲート＿Ｃ２３で固有の所属線＿Ｒ６ｂを設けた実施形態例である。

【0054】

又、ＳＲＡＭのセル＿Ｃ３では、ドライバートランジスタ＿Ｃ２６のゲート側で信号値を記憶するノード＿Ｃ１３に固有の所属線＿Ｒ６ｃを設けた例である。

【0055】

フラッシュメモリなどフローティングゲートで記憶するセル＿Ｃ１はフローティングゲートＣ２１からセルに固有の所属線＿Ｒ６ａでセンスアンプ部＿Ｒ７に接続している。

【0056】

ＤＲＡＭメモリなど容量部で記憶するセル＿Ｃ２は選択線＿Ｄ５ａのゲート＿Ｃ２３からセルに固有の所属線＿Ｒ６ｂでセンスアンプ部＿Ｒ７に接続している。

【0057】

ＳＲＡＭメモリなどフリップフロップ部で記憶するセル＿Ｃ３はドライバートランジスタ＿Ｃ２６のゲート側で信号値を記憶するノードＣ１３からセルに固有の所属線＿Ｒ６ｃでセンスアンプ部＿Ｒ７に接続している。

【0058】

以上、説明した通り、本案のセルでは、マルチアクセスのセルに固有の第２のアクセス線路の所属線＿Ｒ６で配線スペースを最小限に抑え、書込み、読出しをセンスアンプ部Ｒ７側でビット毎に行う線路の手段を有している。即ち、第２のアクセス経路の為のトランスファーゲート数を削減でき、従って、メモリマットの高密度化に有益となる。

【0059】

更に、フラッシュメモリの類で、記憶値の消去がブロック単位、又は書込み、読出しがページ単位に制約されていても、本案ではビット単位で書込み、読出できる手段を有している。従って、命令コードや制御パラメータの一時保持への、フラッシュメモリの活用に有益となる。

【0060】

次にＩＦ部Ｒ８の接続関係と有する手段を説明する。ＩＦ部Ｒ８の接続関係の表現法は、バスを構成する線は、その内の１線を描いて、接続と論理を表現している。従って、アドレス信号やデータ信号などバス内でビットの位が異なる次数の線も同様の接続経路と論理になる。

【0061】

ＩＦ部＿Ｒ８の入力は、選択信号バス＿Ｄ５と、ＤＲバス＿Ｄ６でＣｏｄＤｅｃ回路＿Ｄ０に接続し、ＳＩバスＲ１０でセンスアンプＲ７に接続している。出力はＩＳバスＲ９でセンスアンプ部＿Ｒ７に接続している。入出力はＲＤバス＿Ｄ７でＢｕｓ回路＿Ｂ０、ＣｏｄＤｅｃ回路＿Ｄ０、及びＡｄｒＭｄｆ回路＿Ａ０に接続している。

【0062】

線Ｄ７－ＭｏｄＳｄｙの入力側はＳＩバスＲ１０でセンスアンプ部＿Ｒ７に接続している。出力方向はＴＲＩ素子Ｓ４２を介して、ＲＤバスＤ７に接続している。

【0063】

線Ｄ７－ＭｏｄＳｄｙは、線ＩｓＩｎｓの信号が“１”の時に、ｒＭｏｄ、ｒＪｕｎ、ｒＭａｐ－ＥＰ、ｒＰａｇ－ＥＰ、及びｒＦｃｈの値をセルに固有の所属線Ｒ６とセンスアンプ部Ｒ７を介してＲＤバス＿Ｄ７に送出する。各々のワードが果たす機能は、該当する項で説明する。

【0064】

線Ｒ９－Ｂｕｆの入力側は、ＤＲバスＤ６に接続している。出力方向はＴＲＩ素子Ｓ１２、Ｓ１１を介して、ＩＳバスＲ９でセンスアンプ部＿Ｒ７に接続している。

【0065】

線Ｒ９－Ｂｕｆは、外部入力のＩｓＩｎｓ信号が“１”で、線Ｔｇ５の相Ｔ５が“１”の時に、ＤＲバス＿Ｄ６の入力信号を図２のｒＢｕｆに固有の所属線Ｒ６の入力側にセンスアンプ部Ｒ７を介して伝送する。

【0066】

即ち、ＤＲバスＤ６からＭｅｍ１配列Ｒ３上のｒＢｕｆに、命令コードを伝送し、プリフェッチする手段を有している。

【0067】

次に、線Ｒ９－Ｆｃｈの入力側は、ＳＩバスＲ１０を介してセンスアンプ部＿Ｒ７の出力側に接続している。出力方向は、ＴＲＩ素子＿Ｓ２１、Ｓ２２を介して、センスアンプ部Ｒ７の入力側に接続している。

【0068】

線Ｒ９－Ｆｃｈは、ＩｓＩｎｓ信号が“１”で、線Ｔｇ１の相Ｔ１が“１”の時に、ｒＢｕｆに固有の所属線の信号を、図２のｒＦｃｈに固有の所属線に、センスアンプ部Ｒ７とＳＩバスＲ１０とＩＳバスＲ９を介して伝送する。即ち、ｒＢｕｆにプリフェッチした命令コードをＭｅｍ１配列Ｒ３上のｒＦｃｈにフェッチする。従って、ＣＰＵサイクルの命令コードの取得段階に類する手段を有している。更に、ＩｓＩｎｓ信号が“１”の時は、命令コードを前述の線Ｄ７－ＭｏｄＳｄｙからＲＤバスＤ７を介して、ＣｏｄＤｅｃ回路Ｄ０に伝送する手段を有している。

【0069】

次に、線Ｒ９－ｂ１５～ｂ８の入力側は、センスアンプ部＿Ｒ７に接続している。出力方向は、ＴＲＩ素子Ｓ３１～Ｓ３３、Ｓ３５を介してセンスアンプ部Ｒ７に接続している。

【0070】

又、線Ｒ９－ｂ７～ｂ０の入力側は、センスアンプ部＿Ｒ７に接続している。出力方向は、ＴＲＩ素子Ｓ３１～Ｓ３４を介してセンスアンプ部Ｒ７に接続している。

【0071】

即ち、線ＩｓＩｎｓの信号が“１”、且つ線Ｔｇ１の相Ｔ１が“１”の時は、センスアンプ部Ｒ７に接続しているｒＦｃｈの下位８ビットの出力を４－１６デコーダＤ２７の出力線Ｄ２７ｓとｒＦｃｈ－ｂ８ｓに由来の線ＬＨｓの信号に依り選択した、図２のｒＡｄｒ、ｒＪｍｐ、ｒＤａｔ、ｒＣｃｆの上位、又は下位８ビットのセルに固有の所属線Ｒ６に取得する手段を有している。従って、命令コードのオペランド部分を、Ｍｅｍ１配列＿Ｒ３上に取得し、ＣＰＵサイクル５段階の内のオペランドの取得段階に類する手段を有している。

【0072】

次に、線Ｒ９－Ｄａｔの入力側は、ＲＤバスＤ７に接続している。出力方向はＴＲＩ素子Ｓ５２、Ｓ５１を介して、センスアンプ部Ｒ７に接続している。

【0073】

即ち、線ＩｓＩｎｓの信号が“１”、且つ線Ｔｇ５ＤＲの信号が“１”の時に、ＲＤバスＤ７のデータをセンスアンプ部Ｒ７に伝送し、セルに固有の所属線Ｒ６からｒＤａｔに取得する手段を有している。

【0074】

次に、線Ｒ９－ｒＭｏｄ－ＩｎｔＲｅｑの入力側は、選択信号バスＤ５の線ＩｎｔＥｖｔに接続している。出力方向は、ＴＲＩ素子Ｓ６１、Ｓ６２を介して、センスアンプ部Ｒ７に接続している。

【0075】

即ち、線ＩｓＩｎｓの信号が“１”、且つＩｎｔＥｖｔ信号が“１”の時に、線ＩｎｔＥｖｔの“１”信号をセルに固有の所属線Ｒ６から、図２のｂＩｎｔＲｅｑビットに取得する手段を有している。更に、線Ｄ７－ＭｏｄＳｄｙから割込みイベントの発生をメモリバスＱ０を介してシステム、及び同期制御部Ｆ０に通知する手段を有している。

【0076】

次に、線Ｄ７－ＡＤの入力側は、センスアンプ部＿Ｒ７に接続している。出力方向は、ＴＲＩ素子＿Ｓ４１、Ｓ４３を介してＲＤバスＤ７に接続している。

【0077】

即ち、ＩｓＩｎｓの信号が“１”、且つ線Ｅｘｃｓの信号が“１”の時に、図２のｒＡｄｒーＥＰ、ｒＡｄｒ－ＢＡ、ｒＪｍｐ－ＥＰ、ｒＪｍｐ－ＢＡ、ｒＤａｔのセル毎の所属線から、ＲＤバスＤ７を介して、アドレス信号をＡｄｒＭｄｆ回路＿Ａ０、及びデータ信号を中継切替部＿Ｄ３に送出する手段を有している。従って、ＣＰＵサイクル５段階の内、実行段階の部分に類する手段を有している。

【0078】

センスアンプ部＿Ｒ７の入力側はＩＳバスＲ９と選択信号バスＤ５に接続し、出力側はＳＩバスＲ１０に接続し、入出力側でセルに固有の所属線Ｒ６に接続している。

【0079】

以上、第４の実施形態例で説明した通り、本案の第１メモリ部Ｒ０は、アドレス信号に依り、リードライトする第１のアクセス経路の他に、ＣｏｄＤｅｃ回路＿Ｄ０からの選択信号に依る第２のアクセス経路を有し、当該ＳｅｇＳ０の制御パラメータと記憶値を共用する手段を有している。従って、セルの共用による、メモリ資源の有効活用に有益になる。

【0080】

更に、ＣＰＵサイクル５段階の内の命令コードの取得、オペランドの取得、及び実行段階に類する手段を有している。従って、ＣＰＵの負荷軽減に有益となる。

【0081】

更に、マルチアクセスのセルは、第１のアクセス経路からもデータをリードライトできる。即ち、当該ＳｅｇＳ０以外からの書き込みを第２のアクセス経路に反映する手段を有している。従って、ＣＰＵ、及びＳｅｇＳ０間の連携に依る、ＣＰＵの負荷軽減に有益である。

【先行技術文献】

【0082】

【特許文献】

【特許文献】特表２０１６－５３１４３３

【0083】

デュアルポートのＳＲＡＭセルについて、上記の先行技術文献に依り、トランスファーゲートをデュアルに設ける方式が提案されている。

【0084】

第５の実施形態例の図５は、ＣｏｄＤｅｃ回路Ｄ０をＭｏｄ選択部＿Ｄ１、ＩｎｓＤｅｃ部Ｄ２、伝路切替え部Ｄ３から構成した例である。

【0085】

図５のＭｏｄ選択部Ｄ１はＲＤバスＤ７の線ｒＭｏｄ－ｂ１５ｓ～ｂ１４ｓでＩＦ部Ｒ８に接続し、Ｍｅｍ１配列Ｒ３のｒＭｏｄ－ｂ１５～ｂ１４の出力に由来している。又、ＤＦＡＰバスＡ１の線ＩｓＩｎｓで、同期制御回路Ｆ０に接続している。

【0086】

出力線は中継切替部Ｄ３と、ＩｎｓＤｅｃ部Ｄ２に接続している。動作モードを表すＭｏｄ信号の線ＲＡＭＭｏｄ、ＰｒｇＭｏｄ、ＡｚＡＭｏｄ、ＰｚＡＭｏｄ、ＤａｔＭｏｄはＤＦＡＰバス＿Ａ１でＡｄｒＭｄｆ回路Ａ０、プログラムカウンタのＰＣＰ０、及び同期制御部Ｆ０に接続している。

【0087】

ＩｎｓＤｅｃ部Ｄ２の入力線ｒＦｃｈ－ｂ１５ｓ，ｂ１４ｓ、及びｂ１１ｓ～ｂ８ｓは、ＲＤバス＿Ｄ７で、ＩＦ部Ｒ８に接続し、Ｍｅｍ１配列＿Ｒ３の対応するセルの出力側に由来している。

【0088】

出力線は、４－１６デコーダＤ２７の出力、線Ｅｘｃｓ、線Ｄｉｒｓ、及び線ＬＨｓが、選択信号バス＿Ｄ５でＩＦ部＿Ｒ８に接続している。線Ｅｘｃｓ、線ＤｉｒｓはＤＦＡＰバス＿Ａ１で同期制御部Ｆ０に接続している。

【0089】

中継切替部Ｄ３の入力は、Ｍｏｄ選択部Ｄ１に線ＰｒｇＭｏｄと線ＤａｔＭｏｄで接続し、ＲＷ信号系の線ＤｉＲＷでＤＦＡＰバスＡ１を介し、同期制御部＿Ｆ０に接続している。入出力はデータ伝送のＢＤバスＬ２でＢｕｓ回路Ｂ０に接続し、線ｒＤａｔｓでＲＤバスＤ７を介し、ＩＦ部Ｒ８に接続し、ＤＭデータバス＿Ｄ４で第２メモリ部Ｍ０のＭｅｍ２ＩＯＭ２に接続している。出力は線ｒＢｕｆｓでデータ伝送のＤＲバス＿Ｄ６を介し、ＩＦ部＿Ｒ８に接続している。

【0090】

次に、ＣｏｄＤｅｃ回路Ｄ０が有する手段を説明する。Ｍｏｄ選択部Ｄ１は、線ＩｓＩｎｓの信号が“０”の時、線ＲＡＭＭｏｄに選択信号をＤＦＡＰバス＿Ａ１へ送出する。一方、線ＩｓＩｎｓの信号が“１”時は、Ｍｅｍ１配列＿Ｒ３のｒＭｏｄのｂ１５とｂ１４の値に依り、２－４デコーダＤ１４で、線ＰｒｇＭｏｄ、線ＡｚＡＭｏｄ，線ＰｚＡＭｏｄ，線ＤａｔＭｏｄの何れかに選択信号を送出する。又、線ＰｒｇＭｏｄと線ＤａｔＭｏｄの選択信号を、中継切替部Ｄ３に送出する。

【0091】

即ち、Ｍｏｄ選択部Ｄ１は、当該ＳｅｇＳ０の動作モードを送出する。

【0092】

次に、ＩｎｓＤｅｃ部Ｄ２では、線ＩｓＩｎｓ信号が“１”の時にＲＤバスＤ７のｒＦｃｈ－ｂ１１～ｂ８の値を４－１６デコーダ素子Ｄ２７でデコードして、選択信号を選択信号バスＤ５の対応する線に送出する。又、ｒＦｃｈ－ｂ８ｓをＬＨｓ信号として選択信号バスＤ５に送出する。

【0093】

又、命令コードのｒＦｃｈ－ｂ１５ｓをＥｘｃｓ信号として、ｒＦｃｈ－ｂ１４ｓをＲＷ信号系のＤｉｒｓ信号として、選択信号バスＤ５とＤＦＡＰバスＡ１に送出する。

【0094】

従って、ＩｎｓＤｅｃ部Ｄ２は、命令コードを解読し、選択信号を第１メモリ部Ｒ０に送出する。

【0095】

中継切替部＿Ｄ３は、線ＰｒｇＭｏｄ信号が“１”の時は、ＴＲＩ素子＿Ｄ３１が導通し、ＤＭデータバス＿Ｄ４の第２メモリ部＿Ｍ０の出力データを線ｒＢｕｆｓのＤＲバス＿Ｄ６を介して、ＩＦ部Ｒ８に伝送する。

【0096】

ＰｒｇＭｏｄ信号、又はＤａｔＭｏｄ信号が“１”の場合は、線ＤｉＲＷの信号が“１”の時に、ＡＮＤ素子＿Ｄ３８に依り、ＴＲＩ素子Ｄ３２が導通し、ＢＤバスＬ２のデータ信号を線ｒＤａｔｓでＩＦ部Ｒ８に伝送する。

【0097】

一方、線ＤｉＲＷの信号が“０”の時には、ＡＮＤ素子＿Ｄ３９でＴＲＩ素子＿Ｄ３３が導通し、線ｒＤａｔｓの信号をＢＤバスＬ２で伝送する。

【0098】

次に、ＰｒｇＭｏｄ信号とＤａｔＭｏｄ信号が“０”で、線ＤｉＲＷの信号が“１”の時は、ＡＮＤ素子Ｄ４０でＴＲＩ素子Ｄ３４が導通し、ＢＤバスＬ２のデータ信号をＤＭデータバス＿Ｄ４で第２メモリ部Ｍ０のＭｅｍ２ＩＯＭ２に伝送する。

【0099】

一方、ＤｉＲＷの信号が“０”の時には、ＡＮＤ素子＿Ｄ４１でＴＲＩ素子Ｄ３５が導通し、ＤＭデータバス＿Ｄ４のデータ信号をＢＤバス＿Ｌ２でＢｕｓ回路Ｂ０に伝送する。

【0100】

即ち、中継切替部Ｄ３は、動作モードに依り、Ｂｕｓ回路Ｂ０と、第１メモリ部Ｒ０と、第２メモリ部＿Ｍ０との間で線路の導通不通と伝送方向を切替え、データを中継する手段を有している。

【0101】

以上、第５の実施形態例で説明した通り、動作モードのＰｒｇＭｏｄは、第２メモリ部＿Ｍ０に記憶したデータ列を命令コードとしてＣｏｄＤｅｃ回路＿Ｄ０で解読し、ＳｅｇＳ０内のメモリサイクルでプログラムを実行するモード例になる。

【0102】

ＡｚＡＭｏｄは、第２メモリ部Ｍ０のブロック単位のデータを他のＳｅｇとの間で書出す、又は読込むモード例になる。

【0103】

ＰｚＡＭｏｄは、第２メモリ部Ｍ０のブロック単位のデータを他のＳｅｇの一定のアドレス番地との間で書出す、又は読込むモード例になる。

【0104】

ＲＡＭＭｏｄは、第１メモリ部Ｒ０と第２メモリ部＿Ｍ０が、汎用メモリとして、メモリバスＱ０との間で、アドレス信号と、データ信号と、ＣＳＲＷ系の制御信号に従って、アクセスする一般的なメモリのモード例になる。

【0105】

ＤａｔＭｏｄでは、中継切替部Ｄ３は、第２メモリ部Ｍ０からｒＢｕｆへの第２のアクセス線路を経由の伝送をしていない。一方、ＩｎｓＤｅｃ部Ｄ２は、ｒＦｃｈに有る命令コードを解読する。即ち、第１のアクセス経路から書き込んだ命令コードを解読する手段を有している。従って、メモリサイクル毎に当該ＳｅｇＳ０外から、ｒＢｕｆに命令コードとＭｅｍ１配列Ｒ３にデータを書き込む場合には、命令フローを受動的に実行する機能を有している。一方、命令コードがＮＯＰ命令、即ち実行しない命令のままの場合には、当該ＳｅｇＳ０の第２メモリ部Ｍ０は、当該ＳｅｇＳ０外からローカルバスＬ０経由で汎用メモリアクセスできる機能を有するモード例になる。

【0106】

以上説明した通り、Ｍｏｄ選択部Ｄ１の動作モードに従って、中継切替部＿Ｄ３は、第１メモリ部Ｒ０の第２のアクセス経路の所属線Ｒ６と、第２メモリ部Ｍ０と、Ｂｕｓ回路＿Ｂ０との間で伝送の方向と線路を導通不通にする手段を有している。又ＩｎｓＤｅｃ部＿Ｄ２は第１メモリ部Ｒ０に伝送された命令コードを解読し、実行を指示する手段を有している。

【0107】

即ち、ＣｏｄＤｅｃ回路Ｄ０は、ＣＰＵサイクルの５段階の内、命令解読、実行に類似する段階の手段を有している。従って、課題であった、ＣＰＵ負荷の軽減に有益となる。

【0108】

更に、命令コード、及びオペランド取得は、ＳｅｇＳ０の第２メモリ部Ｍ０と第１メモリ部Ｒ０との間のＤＭデータバス＿Ｄ４、ＤＲバスＤ６、ＲＤバスＤ７の狭域を介して行える。従って、課題であった、輻輳問題に対して、メモリとＣＰＵの間のシステムバス、及びメモリバスＱ０の伝送量を低減でき、有益となる。

【0109】

更に、ＣｏｄＤｅｃ回路＿Ｄ０は、ｒＦｃｈを含め、Ｍｅｍ１配列＿Ｒ３のマルチアクセスのセルのパラメータを使用している為、動作モードに依り、当該Ｓｅｇ外から書替え可能になる。即ち、データバス上に従来は、命令コードとデータが混在したが、本案では、命令コード、又はデータの流れの主流を選択する手段と、当該第２メモリ部＿Ｍ０に命令コードを置くか、データを置くか選択する手段を有している。従って、課題となっていたバス上の輻輳問題と、ユーザーアプリ多様化の課題に対して、有益となる。

【0110】

第６の実施形態例の図６は、アドレス信号の論理アドレス形成部と、連結部と、ルート切替部で構成したＡｄｒＭｄｆ回路Ａ０の回路例である。

【0111】

図の表現法は、バス構成する線は、その内の１線を描いて、接続と論理を示している。従って、バス内でのビットの位が異なる次数の線も同様の接続経路と論理の例である。

【0112】

接続例で入力の線ＰｒｇＭｏｄ、ＡｚＡＭｏｄ、ＰｚＡＭｏｄ、ＤａｔＭｏｄ、ＲＡＭＭｏｄはＤＦＡＰバスＡ１でＭｏｄ選択部Ｄ１に接続し、線ＰＣ－ＢＡｓでプログラムカウンタＰＣＰ０に接続し、ＲＤバス＿Ｄ７でＩＦ部＿Ｒ８に接続し、ＢＡバス＿Ｌ５でローカルバスＬ０のアドレスバスに接続している。

【0113】

入出力は、ＢＡバスＬ５の８ビット幅バス内の線ＡｄｒＢｕｓ－Ｐと、１６ビット幅内の線ＡｄｒＢｕｓ－ＢＡでローカルバスＬ０に接続している。

【0114】

出力は、ＡＭアドレスバス＿Ａ２の上位８ビットの線ＡｄｒＤｅｃーＰと、下位１６ビットの線ＡｄｒＤｅｃ－ＢＡで、夫々、Ｍｅｍ２ＡｄｒＤｅｃＭ１の上位と下位に接続し、ＢＡバスＬ５の線ＡｄｒＢｕｓ－Ｅで、ローカルバスＬ０に接続している。

【0115】

次に各部の動作と手段を説明する。論理アドレス形成部は、ＰｒｇＭｏｄ、ＡｚＡＭｏｄ、又はＰｚＡＭｏｄが“１”の場合は、ＯＲ素子＿Ａ１０でＴＲＩ素子＿Ａ２９が導通し、Ｍｅｍ１配列＿Ｒ３に由来のｒＰａｇーＰｓの信号をＭｅｍ２ＡｄｒＤｅｃＭ１の上位８ビットにＡｄｒＤｅｃーＰで伝送する。

【0116】

即ち、ｒＰａｇ－Ｐｓの値で、第２メモリ部Ｍ０のページアドレスを動的に与える手段を有している。従って、同じ論理アドレスの複数の第２メモリ部Ｍ０を平行してアドレシングする手段を有し、課題のスループットの向上に対し、並列処理に依る高速化に有益となる。

【0117】

ＤａｔＭｏｄが“１”の場合は、ＢＡバス＿Ｌ５からのＡｄｒＢｕｓ－Ｐのアドレス信号を記憶配列のｒＭａｐ－Ｐｓのビット値が“１”の時に、ＴＲＩ素子＿Ａ４２を介して伝送し、一方“０”の時は、ＩＮＶ素子Ａ４３、Ａ４０、ＴＲＩ素子＿Ａ４１で反転信号をＴＲＩ素子＿Ａ３１を介して、ＡｄｒＤｅｃ－Ｐに伝送する。又、ＡｄｒＢｕｓ－ＢＡの信号は、ＴＲＩ素子＿Ａ３２を介しＡｄｒＤｅｃ－ＢＡに伝送する。

【0118】

即ちＤａｔＭｏｄの時、論理アドレス形成部はｒＭａｐ－Ｐｓでビット修飾するビット位置に依り、第２メモリ部＿Ｍ０に意図する論理アドレスを動的に与える手段を有している。

【0119】

論理アドレス形成部は、上記の通り、第１メモリ部Ｒ０の第２アクセス経路からの信号でアドレス信号を修飾混成した論理アドレス信号と物理アドレス信号を伝送する手段を有している。

【0120】

即ち、ソフトウェアで複数のメモリ配列を同一の論理アドレス上に動的に移動して、並列なメモリアクセスが容易になる特長、及び、アドレス領域毎のワードサイズの拡張や縮減が容易になる特長を有している。

【0121】

従って、従来の課題である、アプリケーションの多様化に依る負荷の増大や変動に対して、ソフトの手段に依る多様なメモリ構成に依るスループットの追随、及びワードサイズの追随に有益となる。

【0122】

更に、不測のメモリエラーに対し、正常な第２メモリ部＿Ｍ０の論理アドレスでリカバリーする手法や、マルチシステム化が容易になり、信頼性の向上にも有益となる。

【0123】

更に、アドレス空間上でメモリ領域の断片や遊休部を論理アドレスに依り、連続的な空き領域に再編成する手法が容易になり、課題であったメモリの空き領域の資源活用に有益となる。

【0124】

次に、アドレス信号の連結部の回路例は、Ｍｅｍ２ＡｄｒＤｅｃＭ１側のＡＭアドレスバス＿Ａ２に向けて、動作モードがＰｒｇＭｏｄかＡｚＡＭｏｄかＰｚＡＭｏｄの時は、ＯＲ素子＿Ａ１０が“１”になり、ＴＲＩ素子＿Ａ２７～Ａ２９が導通し、ＡｄｒＤｅｃ－ＰにｒＰａｇ－Ｐｓの信号を伝送し、ＡｄｒＤｅｃ－ＢＡに、プログラムカウンタＰＣＰ０の下位１６ビットのＰＣ－ＢＡを伝送する。

【0125】

即ち、第２メモリ部＿Ｍ０のアドレスを論理アドレスのページに変更し、ページ内をＰＣＰ０のカウント信号でアドレシングする手段を有している。

【0126】

又、動作モードがＤａｔＭｏｄの時は、ＴＲＩ素子Ａ３１～Ａ３２が導通し、ＡｄｒＤｅｃ－Ｐにビット修飾を通過したＡｄｒＢｕｓ－Ｐの信号を伝送し、ＡｄｒＤｅｃ－ＢＡにＡｄｒＢｕｓ－ＢＡの信号を伝送する。

【0127】

即ち、第２メモリ部＿Ｍ０を論理アドレスのページに移動し、ＢＡバスＬ５のアドレス信号でページ内をアドレシングする手段を有している。

【0128】

又、動作モードがＲＡＭＭｏｄの時は、ＴＲＩ素子Ａ２４、Ａ２５が導通し、ＡｄｒＤｅｃ－ＰにＡｄｒＢｕｓ－Ｐの信号を伝送し、ＡｄｒＤｅｃ－ＢＡにＡｄｒＢｕｓ－ＢＡの信号を伝送する。

【0129】

即ち、汎用メモリと同様に、ＢＡバス＿Ｌ５のアドレス信号でアドレシングする手段を有している。

【0130】

【0131】

従って、連結部は第２メモリ部＿Ｍ０を動作モード毎にセグメント化したメモリ資源の活用に有益となる。

【0132】

次に、ルート切替部の回路例は、Ｂｕｓ回路Ｂ０側のＢＡバス＿Ｌ５に向けて、動作モードがＰｒｇＭｏｄかＡｚＡＭｏｄかＰｚＡＭｏｄの時に、ＯＲ素子＿Ａ１０が“１”でＴＲＩ素子＿Ａ２０、Ａ２１が導通し、ＡｄｒＢｕｓ－Ｅに、ｒＡｄｒ－Ｅｓの信号をＡｄｒＢｕｓ－Ｐに、ｒＡｄｒ－Ｐｓの信号を伝送する。

【0133】

又、ＰｒｇＭｏｄの時は、ＴＲＩ素子Ａ２２が導通し、ＡｄｒＢｕｓ－ＢＡに、ｒＡｄｒ－ＢＡｓの信号を伝送する。

【0134】

即ち、Ｍｅｍ１記憶配列＿Ｒ３内のオペランド値に依り、アドレス空間上をアドレシングする手段を有している。

【0135】

又、ＡｚＡＭｏｄの時は、ＴＲＩ素子＿Ａ２６が導通し、ＡｄｒＢｕｓ－ＢＡに、ＰＣ－ＢＡｓの信号を伝送する。

【0136】

即ち、ページ内を連続的にアドレシングする手段を有している。

【0137】

又、ＰｚＡＭｏｄの時は、ＴＲＩ素子Ａ２３が導通し、ＡｄｒＢｕｓ－ＢＡに、ｒＡｄｒ－ＢＡの信号を伝送する。

【0138】

即ち、固定のアドレスへのアドレシングとページ内との連続的なアドレシングの手段を有している。

【0139】

即ち、ルート切替部は、メモリバスＱ０と、第２アクセス経路の所属線Ｒ６の第１メモリ部Ｒ０と、第２メモリ部Ｍ０でアドレスデコーダのＭｅｍ２ＡｄｒＤｅｃＭ１との中間で中継して、動作モードの指定に依り、アドレス信号の伝送ルートと伝送方向を切替える手段を有している。

【0140】

次に、動作モード別に作用を説明する。ＰｒｇＭｏｄの動作モード例では、当該ＳｅｇＳ０の第２メモリ＿Ｍ０へはｒＰａｇ－Ｐのビット値とＰＣ－ＢＡのビット値を連結したアドレス信号でシーケンシャルにアドレシングし、一方、Ｂｕｓ回路Ｂ０へは、ｒＡｄｒ－ＥＰＢＡの信号を送出する。

【0141】

即ち、第２メモリＭ０から命令コードを取得するアドレシングと同時に、システムにデータ送受のアドレシングをする手段を有している。従って、ＣＰＵサイクルの命令取得の段階と実行の段階の負荷低減に有益となる。

【0142】

次に、ＰｚＡＭｏｄの動作モード例は、一定のアドレス番地とメモリ領域との間でアドレス信号を送受信する例であり、Ｍｅｍ１配列＿Ｒ３の値で動的にアドレス設定する手段を有している。

【0143】

次にＡｚＡＭｏｄの動作モード例は、メモリ領域間でアドレス信号を送受信する例であり、Ｍｅｍ１配列＿Ｒ３の値で動的にアドレス設定する手段を有している。

【0144】

即ち、ＰｚＡＭｏｄとＡｚＡＭｏｄでは、ｒＦｃｈのｂＥｘｃビットが“１”の命令コードを書き換え無いで置く場合は、前述のＣｏｄＤｅｃ回路部Ｄ０の動作に依り、当該命令を繰り返し実行する事が可能になる。即ち、当該命令コードを転送の実行命令にすれば、第２メモリ部Ｍ０からシステムの特定アドレスへの転送、又は、他のメモリ領域へのＤＭＡ転送に類似する手段を有する。従って、課題であった機器性能の持続的な向上と、ＤＭＡ転送の専用回路やＣＰＵへの負荷の軽減に有益となる。

【0145】

次にＤａｔＭｏｄの動作モード例は、当該ＳｅｇＳ０の図２のＭｅｍ１配列Ｒ３の行１から１１は、第１のアクセス経路Ｒ５を有している。即ち、Ｍｅｍ１配列Ｒ３のｒＭａｐ－Ｐに書き込む値に依り、当該ＳｅｇＳ０の第２メモリ部Ｍ０を、動的に論理アドレス上のページに移動する。ページ内のアクセスは汎用メモリと同様になる。この時、実行命令でｒＢｕｆ、ｒＡｄｒ－Ｅ、－Ｐ、－Ｂ、－Ａが夫々書替わる場合は、前述のＣｏｄＤｅｃ回路Ｄ０の動作に依り、当該ＳｅｇＳ０自身の第２メモリ部Ｍ０をターゲットにしたアドレシングになる。従って、メモリデーターの並列な加工処理などで、システムのスループット向上に有益となる。

【0146】

次に、ＲＡＭＭｏｄの動作モード例は、汎用メモリとしてアドレシング可能な動作モードである。

【0147】

以上、説明した通り、ＡｄｒＭｄｆ回路＿Ａ０は、ＢＡバス＿Ｌ５と、ＡＭアドレスバスＡ２と、ＲＤバスＤ７との中間で中継し、動作モードに依り、アドレス信号を物理アドレスや論理アドレスに修飾する回路と伝送方向を切替える回路と連結する回路に依り、Ｍｅｍ１配列Ｒ３のアドレスオペランドの送出を動的に切り替える手段を有している。

【0148】

即ち、ＣＰＵサイクルの５段階の内、実行アドレス生成段階に類する手段を有している。従って、ＣＰＵの負荷軽減に有益となる。

【0149】

更に、動作モードのｒＭｏｄを各Ｓｅｇ毎に設定でき、メモリの空き領域をＣＰＵの５段階の機能補完に充当でき、課題であったメモリ資源の活用に有益となる。

【0150】

第７の実施形態例の図７はＢｕｓ回路Ｂ０の回路例である。
図７の表現法は、バスを構成する線は、その内の１線を描いて、接続と論理を表現している。従って、アドレスバス、データバス内でビットの位が異なる次数の線も接続経路と論理も同様の例である。

【0151】

メモリバス＿Ｑ０の構成は、外部装置と、ＳｅｇＳ０と、ＳｅｇＳ０内部との伝送路となる、外郭バスＱ１と、内郭バスＱ２、Ｑ３の計３チャンネルで構成した例である。

【0152】

バス幅は外郭バスＱ１が５７線とし、内訳はアドレスバスを３２線、データバスを１６線、ＣＳＲＷ系信号の制御バスをＣＳ、ＯＥ、ＲＷ、ＩｎｔＲｅｑ、ＩｓＩｎｓ、リセットのＲｅｓ、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、の９信号線とした例である。

【0153】

内郭バス＿Ｑ２、Ｑ３のバス幅は、アドレスバスがｒＡｄｒ－Ｅの８線を除く、２４線で構成し、データバスは１６線で構成し、制御バスはＣＳ、ＯＥ、ＲＷの３線で構成する例である。

【0154】

図７で回路部の構成は、上記のメモリバスＱ０に対して、ＳｅｇＳ０と、その近傍のＳｅｇとの伝送路を導通、不通にするチャネル接続回路Ｂ３、Ｂ５と、外郭バスＱ１、内郭バス＿Ｑ２、Ｑ３と当該ＳｅｇＳ０の内部との伝送路を導通、不通にするチャンネル選択回路部Ｂ４と内郭バスＱ２、Ｑ３を構成する線の相互間の伝送路を導通、不通にするクロス接続回路Ｂ２で構成した実施形態例である。

【0155】

又、ＩｓＩｎｓ信号が“１”の時に、図２のｒＳｅｌ－ｂ１０～ｂ８の３ビットはＢｕｓ回路Ｂ０に於いて、チャンネル選択に係り、ｒＪｕｎ－ｂ１１～ｂ８はチャネル接続に係り、ｒＪｕｎ－ｂ１～ｂ０はクロス接続に係るビット例である。

【0156】

次に接続関係を説明する。外郭バスＱ１は、当該ＳｅｇＳ０の第１メモリ部Ｒ０と、隣接するＳｅｇの外郭バスＱ１に接続している。

【0157】

内郭バスＱ２は、隣接するＳｅｇの内郭バスＱ２に接続している。内郭バスＱ３は隣接するＳｅｇの内郭バスＱ３に接続している。

【0158】

ローカルバスＬ０の双方向バスで、ＣｏｄＤｅｃ回路＿Ｄ０と、ＡｄｒＭｄｆ回路Ａ０と、同期制御部＿Ｆ０に接続している。

【0159】

入力のｒＳｅｌ－ｂ１０ｓ～ｂ８ｓとｒＪｕｎ－ｂ１１ｓ～ｂ８ｓで、ＲＤバス＿Ｄ７を介して第１メモリ部Ｒ０と、同期制御部Ｆ０に接続している。

【0160】

次に、各部の回路構成例を説明する。チャンネル選択回路部Ｂ４は、ｒＳｅｌ－ｂ１０～ｂ８の値に依り、外郭バス＿Ｑ１に属する線路＿Ｑ１１、及び内郭バスＱ２、Ｑ３に属する線路Ｂ１４、Ｂ１７と、ローカルバスＬ０との間で伝送路の信号を導通又は不通にするＴＲＩ素子Ｂ４１～Ｂ４６から成っている。

【0161】

チャネル接続回路部１と２のＢ３とＢ５は、ｒＪｕｎ－ｂ１１ｓ～ｂ８ｓの値に依り、隣接するＳｅｇＳ０との間で伝送路の信号を導通又は不通にするＴＲＩ素子Ｂ３１～Ｂ３４、及びＢ５１～Ｂ５４から成っている。

【0162】

クロス接続回路部Ｂ２は、ｒＪｕｎ－ｂ０ｓ、ｒＪｕｎ－ｂ１ｓの値に依り、内郭バスＱ２とＱ３との間で信号を導通又は不通にするＴＲＩ素子Ｂ２１、Ｂ２２から成っている。

【0163】

次に、上記の実施形態例に依る、動作と手段を説明する。

【0164】

チャンネル選択回路部Ｂ４の外郭バスＱ１とローカルバスＬ０の間の双方向の伝送路は、ｒＭｏｄに由来するｒＳｅｌ－ｂ１０ｓが“１”の時に、ＴＲＩ素子Ｂ４１、Ｂ４２が導通し、外郭バスＱ１とローカルバスＬ０との間で、ＡｄｒＭｄｆ回路Ａ０はＡｄｒ信号の、ＣｏｄＤｅｃ回路＿Ｄ０はデータ信号の、又、同期制御部Ｆ０はＣＳＲＷ系のＳｉｇ信号の伝送路が導通する。

【0165】

同様に、内郭バスＱ２は、ｒＳｅｌ－ｂ９ｓが“１”の時に、又、内郭バスＱ３は、ｒＳｅｌ－ｂ８ｓが“１”の時にローカルバスＬ０との伝送路が導通する。

【0166】

以上、Ｍｅｍ１配列＿Ｒ３内のビット列ｒＳｅｌの値に依り、メモリバス＿Ｑ０を外郭バス＿Ｑ１、内郭バス＿Ｑ２、Ｑ３に階層化したバスと、ローカルバスＬ０との接続を動的に導通、又は不通にする手段を有している。

【0167】

次に、チャネル接続回路部１Ｂ３の内郭バスＱ２の線Ｂ１４は、ｒＪｕｎ－ｂ１１ｓが“１”の時に、素子Ｂ３３，Ｂ３４で導通する。同様に、線路Ｂ１７はｒＪｕｎ－ｂ９ｓに依り、素子Ｂ３１，Ｂ３２で導通する。

【0168】

チャネル接続回路部２Ｂ５も夫々、ｒＪｕｎ－ｂ１０ｓと、ｒＪｕｎ－ｂ８ｓに依り素子Ｂ５１～Ｂ５４で導通する。

【0169】

以上、チャネル接続回路部のＢ３，Ｂ５は、Ｍｅｍ１配列＿Ｒ３内のビット列ｒＪｕｎの値に依り、隣接するＳｅｇの内郭バスＱ２、Ｑ３との伝送路を動的に導通、又は不通にする手段を有している。

【0170】

即ち、隣接するＳｅｇ間の信号路を導通にした信号伝搬の広域化、又は不通にした狭域化の手段を有している。

【0171】

クロス接続回路部Ｂ２の線路Ｂ１４と線路Ｂ１７の間は、ｒＪｕｎ－ｂ０ｓが”１”の時に、ＴＲＩ素子＿Ｂ２１が導通し、信号を線路＿Ｂ１７から線路＿Ｂ１４へ伝送する。

【0172】

同様に、ｒＪｕｎ－ｂ１ｓが”１”の時に、ＴＲＩ素子＿Ｂ２２が導通し、信号を線路＿Ｂ１４から線路Ｂ１７へ伝送する。

【0173】

即ち、ｒＪｕｎの値に依り、チャンネルに跨り、信号を迂回、又は分岐する手段を有している。

【0174】

以上説明した通り、Ｂｕｓ回路Ｂ０は、チャネル接続回路Ｂ３、Ｂ５で隣接のＳｅｇのチャンネルとの信号路の連鎖、又は閉鎖を行え、クロス接続回路Ｂ２でチャネルの迂回、又は分岐が行え、チャンネル選択回路部Ｂ４でチャンネルとＳｅｇ内部回路部との伝送ルートを、Ｍｅｍ１配列Ｒ３上の値を書き替える事で、動的に設定する手段を有している。

【0175】

即ち、上記の手段に依り、Ｓｅｇ間の接続トポロジーをスター型、バス型などへの設定、処理の分散型、集中型への設定、及び、信号伝搬の広域化と狭域化を動的に組合せる機能を有している。従って、課題であったシステムバス、メモリバス上のトラヒック量の抑制に有益となる。更に、ＣＰＵサイクルの５段階を有するＳｅｇＳ０のソフトエンジンを他のＳｅｇにコピーしてクローンを作成する自己増殖が容易である。従って、持続的なシステムの性能向上、リモートに依るシステムの更新、及び外来付加の増減へのスループット対応に有益である。

【0176】

更に、一般的なメモリでは当該の記憶装置の単位で１メモリサイクル期間は読出し、又は書込みの１オペレーションに留まることに対して、本案の記憶装置では、狭域化したＳｅｇのグループ毎に、読み書きが可能となり、システムバスでの信号の輻輳低減とスループットの向上に有益となる。

【0177】

第８の実施形態例の図８は、ＩｓＩｎｓが“１”、即ちＰｒｇＭｏｄかＡｚＡＭｏｄかＰｚＡＭｏｄかＤａｔＭｏｄである非ＲＡＭＭｏｄの場合の、同期制御部＿Ｆ０の制御フローの例を前述図３のタイミングに沿って表した図である。

【0178】

段階Ｆ０１で、ＩｓＩｎｓが“１”の時、Ｍｏｄ選択部＿Ｄ１でＳｅｇＳ０の動作モードが決まる。中継切替部Ｄ３はデータ信号の伝送路が決まる。ＡｄｒＭｄｆ回路＿Ａ０はアドレス信号の伝送路が決まる。Ｂｕｓ回路Ｂ０はバスの伝送路が決まる。

【0179】

段階Ｆ０２で、動作モードがＰｒｇＭｏｄ、又はＤａｔＭｏｄの時は段階Ｆ１１へ、ＡｚＡＭｏｄとＡｚＡＭｏｄの時はＦ１２へ制御フローを分岐する。

【0180】

段階Ｆ１１で、ＩＦ部Ｒ８を介して、相Ｔ１でｒＢｕｆからｒＦｃｈに命令コードをフェッチする。

【0181】

段階Ｆ１２で、ＩｎｓＤｅｃ部＿Ｄ２が、ｒＦｃｈの命令コードをデコードする。

【0182】

段階Ｆ１３で、命令コードがオペランド部の転写を指示する命令の場合で、ｒＦｃｈ－ｂ８のｂＬＨ信号が“１”の時は下位バイトを選択信号バスＤ５で選択されるワードの下位バイトに伝送する。一方、“０”の時は上位バイトに伝送して、Ｍｅｍ１配列Ｒ３がＩＦ部Ｒ８を介してオペランドを取得する。

【0183】

段階Ｆ１４で、ｂＥｘｃが“０”の時は、ＩＦ部＿Ｒ８はＤ７－ＡＤバスをトライステートにする。段階Ｆ５１に分岐する。

【0184】

段階Ｆ１５で、ｒＡｄｒ－ＥＰ値とｒＰａｇ－ＥＰ値が不一致の場合は、割込み要求信号を線ＩｎｔＥｖｔに送出する。ＩＦ部Ｒ７の線Ｒ９－ｒＭｏｄ－ＩｎｔＲｅｑを介して、ｒＭｏｄのｂＩｎｔＲｅｑをセットする。同時に、ＲＤバスＤ７の線Ｄ７－ＭｏｄＳｄｙからバス権解放の割込み要求信号を送出する。ｂＰＣＳｔｔをセットしＰ０のカウントトリガも停止する。ｂＩｎｔＲｅｑとｂＰＣＳｔｔのリセットは第１のアクセス経路から書き込む。

【0185】

段階Ｆ１６で、ｂＥｘｃが“１”の時は、ＩＦ部Ｒ８を介して、ＲＤバスＤ７にアドレス信号のｒＡｄｒ－ＥＰＢＡを送出する。

【0186】

段階Ｆ２１で、非ＲＡＭＭｏｄの場合に、ＡｄｒＤｅｃ－Ｐのアドレスバス信号とｒＰａｇ－Ｐの値が一致の時は、当該ＳｅｇＳ０のＦＭ制御バスＦ２で第２メモリ部Ｍ０のＣＳ信号をイネーブルにし、不一致の場合はディスエーブルする。

【0187】

段階Ｆ３１で、リードライト指示ビットのｂＤｉｒ値が“０”の時は、段階Ｆ４２のＷｒｉｔｅ制御フローに分岐する。

【0188】

段階Ｆ３２で、ＴＯＥ信号として、ＢＦ制御バスＬ３の線ＯＥには、ｂＤｉｒの信号を相Ｔ３からＴ６の期間、送出する。

【0189】

段階Ｆ４１で、Ｍｅｍ２ＡｄｒＤｅｃＭ１には、ＰｒｇＭｏｄの場合は固定のＲｅａｄ信号を、ＡｚＡＭｏｄ、ＰｚＡＭｏｄ、及びＤａｔＭｏｄで非Ｎｏｐ命令の場合は、ｂＤｉｒの信号を相Ｔ４からＴ５の期間、送出する。Ｎｏｐ命令の場合は、ＴＲＷ信号を導通する。ＩＦ回路Ｒ８の線Ｔｇ５ＤＲ、及びＤＦＡＰバスＡ１の線ＤｉＲＷには、ｂＤｉｒの信号を相Ｔ４からＴ５の期間、送出する。ＢＦ制御バスＬ３のＴＲＷ信号には、ＤａｔＭｏｄのＮｏｐ命令以外の場合は、ｂＤｉｒの反転信号を相Ｔ４からＴ５の期間、送出する。

【0190】

段階Ｆ５１で、ＩＦ部＿Ｒ８の線Ｔｇ５ＤＲにｂＤｉＲの信号を相Ｔ５の期間、送出する。これに依り、ＢＤバスＬ２のデータをＲ９－Ｄａｔを介して、ｒＤａｔに取得する。

【0191】

段階Ｆ５２でＰｒｇＭｏｄの場合は、中継切替部＿Ｄ３に依り、ＴＤＩＯの相Ｔ５期間にＭｅｍ２ＩＯＭ２から命令コードをＩＦ部Ｒ８の線Ｒ９－Ｂｕｆを介して、ｒＢｕｆにプリフェッチする。

【0192】

段階Ｆ４２で、ｂＤｉｒ値は“０”で、段階Ｆ４１と同様に信号を送出する。

【0193】

段階Ｆ５３で、ＩＦ部＿Ｒ８の線ＥｘｃｓにｂＥｘｃビットの信号を相Ｔ５からＴ６の期間、送出する。これに依り、ｒＤａｔの信号を線Ｄ７－ＡＤから送出する。

【0194】

段階Ｆ７１で、ｒＤａｔとｒＣｃｆの符号ビットを比較し、検出フラグが一致の場合は、ｒＪｍｐ－ＢＡ値をＰＣ－ＢＡにロードする。

【0195】

段階Ｆ７２で、ＰＣＰ０のカウントをトリガする。又、外部入力Ｒｅｓ信号で初期化する。

【0196】

段階Ｆ７３で、ＰＣのオーバーフロービットのＰＣ０ｖ信号が“１”で段階Ｆ８１に，“０”で段階Ｆ０１に制御フローを分岐する。

【0197】

段階Ｆ８１で、割込み要因の発生信号をＩＦ部Ｒ８の線ＩｎｔＥｖｔに送出する。線Ｒ９－ｒＭｏｄ－ＩｎｔＲｅｑからｒＭｏｄのｂＩｎｔＲｅｑビットとｂＰＣＳｔｔをセットする。ＰＣＰ０のカウントのトリガを停止する。又、バスＤ７のＩｎｔＲｅｑ線からバス回路Ｂ０へ割込み要求信号を送出する。

【0198】

段階Ｆ８２で、ｒＭｏｄ－ｂ０のｂＰＣＳｔｔビットが“１”の間は、“０”に書き変えられるまで待機する。ｂＰＣＳｔｔが“０”の場合はフローの先頭に戻る。

【0199】

即ち、第１の実施形態例は、一般的なメモリサクセスのメモリ機能に加えて、動作モードに依り、ＣＰＵサイクルの５段階に類する機能をＳｅｇＳ０内で実施する。命令コードの取得、及びオペランドの取得は第１メモリ部Ｒ０で担う。命令解読と実行はＣｏｄＤｅｃ回路Ｄ０で担う。実行アドレスの生成はＡｄｒＭｄｆ回路Ａ０で担う。ＳｅｇＳ０をＢｕｓ回路Ｂ０を介して、メモリバスＱ０に連結して構成する請求項の実施形態例である。

【0200】

第９の実施形態例の図９は、本案のＳｅｇＳ０を複数、連結して構成した記憶装置の例である。図９の表現は、個別のＳｅｇをＳｅｇに続く数字で表し、ハイフン“－”に続くＲ０は第１メモリ部Ｒ０を、Ｍ０は第２メモリ部Ｍ０を意味する。破線の囲みＹ１～Ｙ６はＢｕｓ回路Ｂ０に依る接続状態を模しており、太い実践は活性で導通を、太い破線は不活で不通のチャンネルを意味する。

【0201】

破線Ｚ１で囲んだ配置例は、物理アドレス上の配置例を表し、ＳｅｇＳ０の第１メモリ部＿Ｒ０をＳｅｇ１－Ｒ０からＳｅｇ６－Ｒ０に渡って連続した物理アドレス空間上に配置し、同様に、第２メモリ部＿Ｍ０も連続した物理アドレス空間上に配置したＲＡＭＭｏｄの配置例になる。

【0202】

即ち、第１メモリ部＿Ｒ０はワード数が少ない為、連続したアドレス上に連ね、ページの区切りに収めると共に、システム側が、第１メモリ部＿Ｒ０の所在アドレスを把握し易くしたアドレス配置の例を示している。

【0203】

破線Ｚ２で囲んだ構成例は、第２メモリ部＿Ｍ０にＡｄｒＭｄｆ回路＿Ａ０を介して離散的な論理アドレスを与え、バス回路Ｂ０を介してバスのネットに配置したＳｅｇのネットワークトポロジーの例である。

【0204】

破線部Ｙ１とＹ２は、Ｓｅｇ２の第２メモリ部Ｓｅｇ２－Ｍ０を、Ｓｅｇ１の第２メモリ部Ｓｅｇ１－Ｍ０と同じ論理アドレスに移動し、夫々、動作モードＤａｔＭｏｄにした例を表している。命令コードの並列処理に依るスループットの向上、マルチ化でメモリ―エラーに対する信頼性の向上、又ワードサイズの拡張に有益となる。

【0205】

破線部Ｙ３とＹ５は、同じ論理アドレスに移動し、夫々、動作モードをＰｒｇＭｏｄにした例を表している。第２メモリ部Ｓｅｇ３－Ｍ０とＳｅｇ５－Ｍ０上のプログラムの並列処理や分散処理を行う手段や、Ｓｅｇ３とＳｅｇ５間でデータコードをコピーしてクローン化し、ソフトエンジンを自己増殖させる手段が容易で、持続的な性能の向上、外来負荷に応じたスループットの向上、及び信頼性の向上に有益となる。

【0206】

破線部Ｙ３、Ｙ４、及びＹ６は、内郭バスＱ２と内郭バスＱ３でスター型、又はツリー型に接続した例である。Ｓｅｇ６は第２メモリ部Ｓｅｇ６－Ｍ０を、Ｓｅｇ４の第２メモリ部Ｓｅｇ４－Ｍ０と同じ論理アドレスに移動させている。夫々、動作モードがＰｚＡＭｏｄと、ＡｚＡＭｏｄで、Ｓｅｇ３に対して集中型である例を表している。即ち、動的なネットワークの拡張やモジュール化が容易で、システムの規模に応じた、ネットワークの最適化に有益である。

【0207】

尚、図１～図９でバス、及び線路はパラレルで空間的に分割して表現しているが、シリアルに、時間的に分割して構成する場合も含む。

【0208】

図１では、Ｍｅｍ１配列Ｒ３とＭｅｍ２配列Ｍ３を独立したメモリ区画の例で説明したが、ビット線とＩＯポートを共有する同一のメモリ区画である場合も含む。

【符号の説明】

【0209】

Ａ０…ＡｄｒＭｄｆ回路、Ａ１…ＤＦＡＰバス、Ａ１０…ＯＲ素子、Ａ２…ＡＭアドレスバス、Ａ２０～Ａ２９とＡ３１～Ａ３２…ＴＲＩ素子、Ａ４０とＡ４３…ＮＯＴ素子、Ａ４１とＡ４２…ＴＲＩ素子、ＡｄｒＢｕｓ－ＢＡ…アドレスバスの下位１６ビットの信号線、ＡｄｒＢｕｓ－Ｅ…アドレスバスの上位１６ビットの内の上位８ビットの信号線、ＡｄｒＢｕｓ－Ｐ…アドレスバスの上位１６ビットの内の下位８ビットの信号線、ＡｄｒＤｅｃ－ＢＡ…アドレスデコーダ２４ビットの内の下位１６ビットの信号線、ＡｄｒＤｅｃ－Ｐ…アドレスデコーダ２４ビットの内の上位８ビットの信号線、ＡｚＡＭｏｄ…ＡｚＡＭｏｄの信号線、Ｂ０…Ｂｕｓ回路、Ｂ１４…内郭バスＱ２の線、Ｂ１７…内郭バスＱ３の線、Ｂ２…クロス接続回路部、Ｂ２１～Ｂ２２とＢ３１～Ｂ３４とＢ４１～Ｂ４６とＢ５１～Ｂ５４…ＴＲＩ素子、Ｂ３…チャネル接続回路部１、Ｂ４…チャンネル選択回路部、Ｂ５…チャネル接続回路部２、Ｃ１…フローティング方式でマルチアクセスのセル、Ｃ１２…容量、Ｃ１３…接続ノード、Ｃ２…容量方式でマルチアクセスのセル、Ｃ２１…フローティングゲート、Ｃ２２～Ｃ２５…トランスファーゲート、Ｃ２６…ドライブゲート、Ｃ３…フリップフロップ方式でマルチアクセスのセル、Ｃ３１…ソース線、Ｄ０…ＣｏｄＤｅｃ回路、Ｄ１…Ｍｏｄ選択部、Ｄ１１…ＮＯＴ素子、Ｄ１２～Ｄ１３…ＡＮＤ素子、Ｄ１４…２－４デコーダ、Ｄ２…ＩｎｓＤｅｃ部、Ｄ２１～Ｄ２６…ＡＮＤ素子、Ｄ２７…４－１６デコーダ、Ｄ２７ｓ…４－１６デコーダの出力線、Ｄ３…中継切替部、Ｄ３１～Ｄ３５…トライステート素子、Ｄ３６～Ｄ３７…ＮＯＴ素子、Ｄ３８～Ｄ４１…ＡＮＤ素子、Ｄ４…ＤＭデータバス、Ｄ４２…ＯＲ素子、Ｄ５…選択信号バス、Ｄ６…ＤＲバス、Ｄ７…ＲＤバス、Ｄ７－ＡＤ…表２行７～１０のワードに由来の信号線、Ｄ７－ＭｏｄＳｄｙ…表２行１～４とｒＦｃｈのワードに由来の信号線、ＤａｔＭｏｄ…ＤａｔＭｏｄの信号線、Ｄｉｒｓ…ＲＷ系で伝送線路を切替の信号線、ＤｉＲＷ…ＲＷ信号系でｂＤｉｒ由来の信号線、Ｅｘｃｓ…ｒＦｃｈ－ｂ１５由来の信号線、Ｆ０…同期制御部、Ｆ０１～Ｆ０２とＦ１１～Ｆ１６とＦ２１とＦ３１とＦ４１～Ｆ４２とＦ５１～Ｆ５３とＦ７１～Ｆ７３とＦ８１～Ｆ８２…同期制御部の制御段階、Ｆ２…ＦＭ制御バス、ＩｎｔＥｖｔ…割込み要因の発生を知らせる信号線、ＩｓＩｎｓ…ＩｓＩｎｓ外部入力の信号線、Ｌ０…ローカルバス、Ｌ１…分岐部、Ｌ２…データ信号のＢＤバス、Ｌ３…ＢＦ制御バス、Ｌ４…分岐部、Ｌ５…アドレス信号のＢＡバス、ＬＨｓ…ｒＦｃｈ－ｂ８の値に依りｒＦｃｈの下位８ビットの転写先を上か下バイトに指定する信号線、Ｍ０…第２メモリ部、Ｍ１…Ｍｅｍ２ＡｄｒＤｅｃ、Ｍ２…Ｍｅｍ２ＩＯ、Ｍ３…Ｍｅｍ２配列でメモリのセル配列、Ｍ４…ワード線、Ｍ５…ビット線、Ｐ０…プログラムカウンタ、ＰＣ－ＢＡｓ…ＰＣ－ＢＡ由来の信号線、ＰｒｇＭｏｄ…ＰｒｇＭｏｄの信号線、ＰｚＡＭｏｄ…ＰｚＡＭｏｄの信号線、Ｑ０…メモリバス、Ｑ１…外郭バス、Ｑ１１…外郭線で外郭バスの構成線、Ｑ２…内郭バス１、Ｑ３…内郭バス２、Ｑ４…ＱＲデータバス、Ｑ５…ＱＲアドレスバス、Ｑ６…ＱＲ制御バス、Ｒ０…第１メモリ部、Ｒ１…Ｍｅｍ１ＡｄｒＤｅｃ、Ｒ１０…ＳＩバスでセンスアンプ部Ｒ７からの信号線、Ｒ２…Ｍｅｍ１ＩＯ、Ｒ３…Ｍｅｍ１配列でメモリのセル配列、Ｒ４…ワード線、Ｒ４ａ～Ｒ４ｃ…ワード線、Ｒ５…ビット線、Ｒ５ａ～Ｒ５ｄ…ビット線、Ｒ６…所属線、Ｒ６ａ～Ｒ６ｃ…所属線、Ｒ７…センスアンプ部、Ｒ８…ＩＦ部、Ｒ９…ＩＳバスでＩＦ部からセンスアンプ部Ｒ７への信号線、Ｒ９－ｂ１５～ｂ８…ｒＡｄｒ－ＥかｒＡｄｒ－ＢかｒＪｍｐ－ＢかｒＤａｔ－ＢかｒＣｃｆ－ＢかｒＡｃｃ－Ｂかの入力側への信号線、Ｒ９－ｂ７～ｂ０…ｒＡｄｒＰかｒＡｄｒ－ＡかｒＪｍｐ－ＡかｒＤａｔ－ＡかｒＣｃｆ－ＡかｒＡｃｃ－Ａの入力側への信号線、Ｒ９－Ｂｕｆ…ｒＢｕｆの入力側への信号線、Ｒ９－Ｆｃｈ…ｒＦｃｈの入力側への信号線、Ｒ９－ｒＭｏｄ－ＩｎｔＲｅｑ…ｒＭｏｄのｂＩｎｔＲｅｑの入力側に割込み要因の発生を伝える信号線、ｒＡｄｒ－ＢＡ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－ＢとｒＡｄｒ－Ａに由来のアドレス信号線、ｒＡｄｒ－Ｅｓ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｅに由来のアドレス信号線、ｒＡｄｒ－Ｐｓ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｐに由来のアドレス信号線、ＲＡＭＭｏｄ…ＲＡＭＭｏｄの信号線、ｒＢｕｆｓ…ｒＢｕｆに通じる信号線、ｒＤａｔｓ…ｒＤａｔに通じる信号線、ｒＦｃｈ－ｂ１１ｓ～ｂ８ｓ…ｒＦｃｈ－ｂ１１～ｂ８由来の信号線、ｒＦｃｈ－ｂ１５ｓ～ｂ１４ｓ…ｒＦｃｈ－ｂ１５～ｂ１４由来の信号線、ｒＪｕｎ－ｂ０ｓ～ｂ１ｓとｂ８ｓ～ｂ１１ｓ…ｒＪｕｎ－ｂ０～ｂ１とｂ８～ｂ１１由来の信号線、ｒＭａｐ－Ｐｓ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｐに由来のアドレス信号線、ｒＭｏｄ－ｂ１５ｓ～ｂ１４ｓ…ｒＭｏｄ－ｂ１５～ｂ１４由来の信号線、ｒＰａｇ－Ｐｓ…Ｍｅｍ１配列Ｒ３のｒＡｄｒ－Ｐに由来のアドレス信号線、ｒＳｅｌ－ｂ８ｓ～ｂ１０ｓ…ｒＳｅｌ－ｂ８～ｂ１０由来の信号線、Ｓ０…Ｓｅｇでセグメント、Ｓ１１～Ｓ１２とＳ２１～Ｓ２２とＳ３１～Ｓ３５とＳ４１～Ｓ４３とＳ５１～Ｓ５２とＳ６１～Ｓ６２…ＴＲＩ素子、Ｓ７１…ＮＯＴ素子、Ｔｇ１…相Ｔ１の信号線、Ｔｇ５…相Ｔ５の信号線、Ｔｇ５ＤＲ…ＲＷ系の信号線でｂＤｉｔ信号と相Ｔ４、Ｙ１～Ｙ６…Ｂｕｓ回路のチャンネルの接続形態、Ｚ１…物理アドレス上の第１メモリ部と第２メモリ部の配置形態、Ｚ２…論理アドレス上の第１メモリ部と第２メモリ部の配置形態。

【手続補正4】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正の内容】

【図1】