ホーム > 特許ランキング > コピン コーポレーション
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022028832
(43)【公開日】2022-02-16
(54)【発明の名称】可変デューティ比ディスプレイ走査方法およびシステム
(51)【国際特許分類】
G09G 3/36 20060101AFI20220208BHJP
G09G 3/3225 20160101ALI20220208BHJP
G02F 1/133 20060101ALI20220208BHJP
G09G 3/20 20060101ALI20220208BHJP
【ＦＩ】
G09G3/36
G09G3/3225
G02F1/133 550
G09G3/20 622D
G09G3/20 623C
G09G3/20 641R
G09G3/20 660V
【審査請求】有
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2021187833
(22)【出願日】2021-11-18
(62)【分割の表示】P 2018536787の分割
【原出願日】2017-01-11
(31)【優先権主張番号】62/278,658
(32)【優先日】2016-01-14
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】502176580
【氏名又は名称】コピン コーポレーション
(74)【代理人】
【識別番号】100087941
【弁理士】
【氏名又は名称】杉本 修司
(74)【代理人】
【識別番号】100112829
【弁理士】
【氏名又は名称】堤 健郎
(74)【代理人】
【識別番号】100150566
【弁理士】
【氏名又は名称】谷口 洋樹
(72)【発明者】
【氏名】ハーマン・フレデリック
(57)【要約】
【課題】画素のアクティブ期間の可変デューティ比を用いて、モーションアーチファクトを軽減するようにフラットパネルディスプレイを走査する方法を提供する。
【解決手段】画素アレイ１２２における、画素からなる行を所定の光透過レベルにリセットする方法は、画素アレイ１２２の列信号ライン１０２を初期電圧２０２に設定する過程と、列信号ライン１０２が初期電圧２０２である間に、画素アレイの行信号ライン１０４をアサートする過程と、列信号ライン１０２が初期電圧２０２から変化する前に、画素アレイの行信号ライン１１２をディアサートする過程とを備える。
【選択図】図４
【解決手段】画素アレイ１２２における、画素からなる行を所定の光透過レベルにリセットする方法は、画素アレイ１２２の列信号ライン１０２を初期電圧２０２に設定する過程と、列信号ライン１０２が初期電圧２０２である間に、画素アレイの行信号ライン１０４をアサートする過程と、列信号ライン１０２が初期電圧２０２から変化する前に、画素アレイの行信号ライン１１２をディアサートする過程とを備える。
【選択図】図４
【特許請求の範囲】
【請求項1】
映像情報を画素アレイに走査する方法であって、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧にある間に、前記画素アレイの第１の行信号ラインをアサートする過程と、
前記第１の行信号ラインがアサートされた後、前記第１の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て所望の電圧に駆動する過程と、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートする過程と、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートする過程と、
を備える、方法。
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧にある間に、前記画素アレイの第１の行信号ラインをアサートする過程と、
前記第１の行信号ラインがアサートされた後、前記第１の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て所望の電圧に駆動する過程と、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートする過程と、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートする過程と、
を備える、方法。
【請求項2】
請求項１に記載の方法において、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、方法。
【請求項3】
請求項２に記載の方法において、前記透過度が、光を通さないレベルである、方法。
【請求項4】
請求項１に記載の方法において、前記行信号ラインをディアサートする過程が、保持容量に前記初期電圧を保持させる、方法。
【請求項5】
請求項１に記載の方法において、前記行信号ラインをアサートする過程と前記行信号ラインをディアサートする過程とが、前記行信号ラインにパルスを生じさせる、方法。
【請求項6】
請求項１に記載の方法において、前記行信号ラインをアサートする過程が、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、方法。
【請求項7】
請求項１に記載の方法において、さらに、
前記第２のアクティブ行期間において、第２の行信号ラインをアサートする過程、
を備える、方法。
前記第２のアクティブ行期間において、第２の行信号ラインをアサートする過程、
を備える、方法。
【請求項8】
請求項７に記載の方法において、さらに、
前記第１の行信号ラインをディアサートする過程後、所定期間中、前記第２の行信号ラインのアサート状態を維持する過程、
を備える、方法。
前記第１の行信号ラインをディアサートする過程後、所定期間中、前記第２の行信号ラインのアサート状態を維持する過程、
を備える、方法。
【請求項9】
画素アレイと、
列駆動サブシステムおよび行駆動サブシステムとを備える、画素マトリクス走査システムであって、
前記列駆動サブシステムおよび前記行駆動サブシステムが、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第１の行信号ラインをアサートし、
前記第１の行信号ラインがアサートされた後、前記列信号ラインを前記初期電圧から遷移を経て所望の電圧に駆動し、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートし、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートするように構成されている、画素マトリクス走査システム。
列駆動サブシステムおよび行駆動サブシステムとを備える、画素マトリクス走査システムであって、
前記列駆動サブシステムおよび前記行駆動サブシステムが、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第１の行信号ラインをアサートし、
前記第１の行信号ラインがアサートされた後、前記列信号ラインを前記初期電圧から遷移を経て所望の電圧に駆動し、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートし、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートするように構成されている、画素マトリクス走査システム。
【請求項10】
請求項９に記載のシステムにおいて、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、システム。
【請求項11】
請求項９に記載のシステムにおいて、前記第１の行信号ラインがディアサートされることによって、保持容量が前記初期電圧を保持する、システム。
【請求項12】
請求項９に記載のシステムにおいて、前記第１の行信号ラインがアサートされることによって、前記列信号ラインが、前記画素アレイの画素の保持容量に接続される、システム。
【請求項13】
請求項９に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、前記第２のアクティブ行期間において、第２の行信号ラインをアサートするように構成されている、システム。
【請求項14】
請求項１３に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、さらに、前記第１の行信号ラインがディアサートされた後、所定期間中、前記第２の行信号ラインのアサート状態を維持するように構成されている、システム。
【発明の詳細な説明】
【関連出願】
【0001】
本願は、2016年1月14日付出願の米国仮特許出願第62/278,658号の利益を主張する。この仮特許出願の全教示内容は、参照をもって本明細書に取り入れたものとする。
【背景技術】
【0002】
今では、フラットパネルディスプレイが、電力、体積、コスト及び性能における数多くの利点により、ほぼ完全にブラウン管（ＣＲＴ）に取って代わっている。しかし、ＣＲＴは、数多くの近代的なディスプレイにはない利点を一つ有している。ＣＲＴ装置では、電子ビームが蛍光体を走査した後、再び刺激されない限りはこの蛍光体が自然に黒色へと消光する。対照的に、数多くのフラットパネルディスプレイの画素は、フレームが変わっても当該画素の明るい又は暗い状態を維持する。このようなフラットパネルディスプレイの持続性により、画像全体を見た際に、モーションアーチファクト（例えば、尾引き等）が知覚されることになり得る。
【0003】
一部のフラットパネルディスプレイは、黒色フレームの挿入により、モーションアーチファクトを軽減する。この際、フレームレートを倍速化して、一つおきのフレームを黒色で駆動する必要がある。黒色フレームの挿入は、画素アレイへの映像帯域幅を高帯域幅にする必要があるため、より大きい電力及び複雑性を伴う。
【0004】
液晶ディスプレイ（ＬＣＤ）も、バックライトをパルス駆動する（間欠的に発生する）ことにより、同様の手法を採り得る。これにより、画素が照明される時間が短くなる。しかし、ディスプレイの上部付近の画素が下部付近の画素よりも先に走査されるため、バックライトのタイミングに対する位相関係が異なることから、非一様性の問題が起こり得る。
【0005】
さらなる緩和が、区分化されたバックライトを画素アレイの走査と同期させることによって可能となり得るが、これは複雑性を増大させて、いずれにせよ単一のＬＥＤバックライトにより照明される所与の適用（例えば、マイクロディスプレイ等）には実用的でない。他のディスプレイは、画素アレイへの（例えば、ＬＣＤの場合にはＶＣＯＭへの、有機発光ダイオード（ＯＬＥＤ）ディスプレイではアノード給電又はカソード給電への）少なくとも１つのコモン信号を制御することにより、大域的なブランキング（帰線消去）を実現し得る。しかしながら、これらの手法は、一つ前の段落で述べたバックライトのブランキングの手法と同じく、一様性の課題を有し得る。
【0006】
数多くの液晶ディスプレイ（ＬＣＤ）構成、特に、通常用いられるツイステッドネマティック（ＴＮ）位相を採用する構成では、液晶（ＬＣ）セルに印加される電圧によって画素の輝度が変化される。この電圧は、ＬＣ材料が偏光を回転させる度合いに影響を与え、これによってどれほどの光が出射偏光板を通過するのかを制御する。言い換えれば、ＬＣＤは、光バルブとして機能する受動的デバイスである。典型的に、表示されるデータの管理及び制御は、少なくとも１つの回路によって行われる。この回路は、ディスプレイドライバ回路又は単にドライバと一般的に称される。
【0007】
濃淡（グレイスケール）は、ＬＣＤ画素に可変のアナログ電圧を駆動することによって達成できる。アナログ映像アンプが、ＬＣＤ駆動回路の映像信号経路に使用されることが多い。映像信号源がデジタルである場合には、典型的に、少なくとも１つのＤＡ変換器（ＤＡＣ）が、デジタル映像信号を対応するアナログ映像信号に変換するのに用いられる。
【発明の概要】
【発明が解決しようとする課題】
【0008】
開示の実施形態は、画素のアクティブ期間の可変デューティ比を用いて、ＣＲＴと同様の効果を得ることによって、モーションアーチファクトを軽減するようにフラットパネルディスプレイを走査する方法を提供する。
【0009】
開示の実施形態の利点の一つは、デューティ比を変化させることにより、ダイナミックレンジを損なうことなくディスプレイの輝度を簡便に調節できることである。これらの実施形態は映像帯域幅の大幅な増加を必要とせず、かつ、当該実施形態を実現するために回路を画素アレイに追加するような必要性がない。
【課題を解決するための手段】
【0010】
一態様において本発明は、画素アレイにおける、画素からなる行を所定の光透過レベルにリセットする方法であって、前記画素アレイの列信号ラインを初期電圧に設定する過程と、前記列ラインが前記初期電圧である間に、前記画素アレイの行信号ラインをアサートする過程と、前記列信号ラインが前記初期電圧から変化する前に、前記画素アレイの前記行信号ラインをディアサートする過程とを備える、方法である。
【0011】
一部の実施形態では、前記初期電圧が、前記画素アレイの各画素の透過度に対応している。前記透過度は、光を通さないレベル（不透明）、又は、光を通すレベル（透明）と通さないレベルの間であってもよい。前記行信号ラインをディアサートする過程は、保持容量に前記初期電圧を保持させてもよい。当該保持容量は特定の画素に、当該保持容量の電圧がその画素に印加されるように、対応付けられてもよい。前記行信号ラインをアサートする過程と前記行信号ラインをディアサートする過程とが、前記行信号ラインにパルスを生じさせてもよい。当該パルスは、前記保持容量を前記初期電圧で安定させるのに十分に長く、かつ、前記列ラインの電圧変化を遮断する（締め出す）のに十分に短いものであってもよい。前記行信号ラインをアサートする過程は、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させてもよい。
【0012】
他の態様において本発明は、映像情報を画素アレイに走査する方法であって、第１のアクティブ行期間において、列信号ラインを初期電圧に設定する過程と、前記画素アレイの第１の行信号ラインをアサートする過程と、前記列信号ラインを所望の電圧に設定する過程と、前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートする過程とを備える、方法である。この方法は、さらに、前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、前記列信号ラインを前記初期電圧に設定する過程と、前記画素アレイの前記第１の行信号ラインをアサートする過程と、前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートする過程とを備える。
【0013】
さらなる他の態様において本発明は、画素マトリクス走査システムであって、画素アレイと、列駆動サブシステムおよび行駆動サブシステムとを備える。前記列駆動サブシステムおよび前記行駆動サブシステムは、第１のアクティブ行期間において、列信号ラインを初期電圧に設定し、前記画素アレイの第１の行信号ラインをアサートし、前記列信号ラインを所望の電圧に設定し、前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートするように構成されている。前記列駆動サブシステムおよび前記行駆動サブシステムは、さらに、前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、前記列信号ラインを前記初期電圧に設定し、前記画素アレイの前記第１の行信号ラインをアサートし、前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートするように構成されている。
【0014】
前述の内容は、添付の図面に示す、本発明の例的な実施形態についての以下のより詳細な説明から明らかになる。異なる図をとおして、同じ参照符号は、同じ構成／構成要素を指すものとする。図面は必ずしも縮尺どおりではなく、むしろ、本発明の実施形態を示すことに重点が置かれている。
【図面の簡単な説明】
【0015】
【図1A】本発明の開示の実施形態における例示的なＬＣＤアクティブマトリクス画素回路を示す図である。
【図1B】本発明の開示の実施形態における例示的なＯＬＣＤアクティブマトリクス画素回路を示す図である。
【図1C】本発明の開示の実施形態に従って構築された画素マトリクス走査システムの例的な一実施形態を示す図である。
【図3】本発明の開示の実施形態におけるタイミング図である。
【図4】本発明の開示の実施形態における他のタイミング図である。
【図5】映像情報を画素アレイに走査することに関する方法の一例を示す図である。
【発明を実施するための形態】
【0016】
以下では、本発明の例的な実施形態について説明する。
本明細書で引用する全ての特許、特許出願公報及び参考文献の全教示内容は、参照をもって本明細書に取り入れたものとする。
本明細書で引用する全ての特許、特許出願公報及び参考文献の全教示内容は、参照をもって本明細書に取り入れたものとする。
【0017】
図１Ａに例示的なＬＣＤアクティブマトリクス画素回路を示し、図１Ｂに例示的なＯＬＥＤアクティブマトリクス画素回路を示す。図１Ａの例では、列ライン１０２（ＣＯＬＸ）に信号電圧が供給されて、行ライン１０４（ＲＯＷＹ）が、この列電圧を保持容量１０８に書き込むことが可能なスイッチトランジスタ１０６を制御する。ＯＬＥＤの例は、一組の相補的な行ライン１１２（ＲＯＷＹ／ＲＯＷＢＹ）によって制御される相補的な一対のスイッチトランジスタ１１０を用いる。容量１０８に蓄えられた電圧が、液晶セル１１４（ＬＣＤ）又はソースフォロワ回路１１６（ＯＬＥＤ）を制御することにより、画素から送信や放出される光を調節する。
【0018】
一部の実施形態では、図１Ａ（ＬＣＤ）および図１Ｂ（ＯＬＥＤ）のアクティブマトリクス画素回路を複数接続する表示素子（ディスプレイエレメント）は、本願の譲受人により製造されて「ＣＹＢＥＲＤＩＳＰＬＡＹ（登録商標）ＷＶＧＡＬＶ」という商品名で販売されているワイドビデオグラフィックスアレイ（ＷＶＧＡ）ディスプレイであってもよい。この表示素子は、854×480の解像度を有するワイドフォーマットのカラーフィルタ付きアクティブマトリクス型液晶ディスプレイであり得る。他の実施形態では、前記表示素子は、代わりに、本願の譲受人により製造されて「ＣＹＢＥＲＤＩＳＰＬＡＹ（登録商標）ＳＶＧＡＬＶＳ」という商品名で販売されているスーパービデオグラフィックスアレイ（ＳＶＧＡ）ディスプレイを備えるものであってもよい。この表示素子は、800×600の解像度を有するカラーフィルタ付きアクティブマトリクス型液晶ディスプレイであり得る。
米国特許第8,378,924号および米国特許第9,116,340号（これらの全内容は、参照をもって本明細書に取り入れたものとする）に詳細に記載されているような他の表示素子も適用可能である。開示の実施形態は、特定の表示素子に限定されず、図１Ａおよび図１Ｂの回路例に描かれているようなアクティブマトリクス画素回路を用いた当該技術分野で知られているいかなる軽量ディスプレイにも適用可能である。
米国特許第8,378,924号および米国特許第9,116,340号（これらの全内容は、参照をもって本明細書に取り入れたものとする）に詳細に記載されているような他の表示素子も適用可能である。開示の実施形態は、特定の表示素子に限定されず、図１Ａおよび図１Ｂの回路例に描かれているようなアクティブマトリクス画素回路を用いた当該技術分野で知られているいかなる軽量ディスプレイにも適用可能である。
【0019】
図１Ｃに、複数のデータ・制御信号により駆動される画素アレイ１２２を備えた画素マトリクス走査システム１２０の例的な一実施形態を示す。この単純な例では、画素アレイ１２２が、20列×16行の合計320個の画素を含む。上記のように、実際のマイクロディスプレイ用画素アレイは、一般的にこれよりも遥かに多くの画素を含む。
【0020】
画素アレイ１２２は、情報を協働で当該画素アレイ１２２に供給する列ドライバ１２４及び行ドライバ１２６を含む。一般的には、列ドライバ１２４が画像情報を前記画素に供給し、行ドライバ１２６が制御情報を前記画素に供給する。特定の画素列１３０のための列ドライバ信号１２８は、赤緑青（ＲＧＢ）画素アレイ用などに複数の信号を含んでもよい。
【0021】
図２は、図１Ａの画素回路に用いられる例的なタイミング図である。図１ＢのＯＬＥＤ回路例における相補的な行ライン１１２に対して同様のタイミングが生成されてもよい。アクティブ行期間２０１の開始時において、行ライン１０４がアクティブ電圧２０８ａにアサートされる。全てのコモンラインが、典型的には、当該行期間の開始時において一様性を向上させるために共通の電圧にリセットされる。
【0022】
アクティブ行期間２０１の間のどこかで、列電圧が、初期のリセット電圧レベル２０２から遷移２０４を経て所望の電圧２０６に駆動される。行ライン１０４がアサートされている間、画素電圧（例えば、保持容量１０８の電圧）が、列信号に追従し、初期電圧２１０から遷移２１２を経て目標電圧２１４となる。
【0023】
採用する駆動方法が、列のタイミングを決定する。また、場合によっては、前記アレイにおける前記画素の水平位置が列のタイミングを決定する。行期間２０１は、前記行ラインがディアサートされてから終了する。そして、前記列ラインが、次の行の書込みサイクルに備えて初期のリセット電圧２０２に戻る。ただし、前記行ラインは、列電圧がまだ所望の電圧２０６であるうちに（すなわち、列電圧が所望の電圧２０６からリセット電圧２０２に遷移する前に）ディアサートされる。このため、画素電圧は、この時点で蓄えられたレベル２１４を維持する。
【0024】
しかし、図３の例的な実施形態のように、列電圧が初期のリセット電圧２０２であるうちに前記行ラインが短時間だけアクティブ電圧２０８ｂにアサート（すなわち、パルス駆動（パルス出力））された後、列電圧が遷移し始める前に当該行ラインがディアサートされた場合には、前記画素の保持容量１０８がリセット電圧２０２を蓄えることになる。この例的な実施形態では、リセット電圧２０２は黒色レベル（例えば、不透明）を実現するものとして選択されているので、このようなパルス駆動が、行を黒色に駆動するのに高速な方法を提供する。他の実施形態では、前記行ラインがパルス駆動（２０８ｂ）される際の列電圧が、画素行を黒色以外の光学的特性に対応した別の透過度にリセットするための代替的な電圧とされてもよい。
【0025】
一部の実施形態では、ある行を、他の行の通常書込みサイクル中にリセットするように動作してもよい。図４の例では、ｙ行（ＲＯＷｙ）の行ラインがアクティブ電圧４０４にアサートされる。ｙ行の行ラインが低下（４０６）したとき、このｙ行の画素値４０８は、ｙ行のラインが低下（４０６）した時点の列電圧値を保持する。ｄ個の行期間を経て、ｙ行の行ラインは、列電圧が初期のリセット電圧４０２であるうちにパルス駆動（４１０）され、これにより、画素値４１２に初期のリセット電圧４０２を保持させる。図４の例は、ある行を書き込んでからｄ個の行期間を経た後に当該行に対してリセットパルスを実行することにより、画素のアクティブ期間が行期間のｄ個分にとどめられることを示している。これらの実施形態では、ある行に映像情報が書き込まれた後、行期間のｄ個分を経てからその行が、パルス駆動の行ライン信号４１０によって黒色（あるいは、パルス駆動の行ライン信号４１０が生じたときの列電圧に依存する他の所定の透過度）にリセットされる。垂直方向のタイミングが１フレームあたりＶ個のラインである場合、実効デューティ比は（ｄ／Ｖ）×１００％となる。
【0026】
図５に、映像情報を画素アレイに走査することに関する方法の一例５００を示す。当該方法は、当該方法が開始する（５０２）と第１のアクティブ行期間において、列信号ラインを初期電圧に設定する過程５０４と、画素アレイの第１の行信号ラインをアサートする過程５０６と、列信号ラインを所望の電圧に設定する過程５０８と、列信号ラインが所望の電圧であるときに、第１の行信号ラインをディアサートする過程５１０とを備える。当該方法は、第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、列信号ラインを初期電圧に設定する過程５１２と、画素アレイの第１の行信号ラインをアサートする過程５１４と、列信号ラインが初期電圧であるうちに、第１の行信号ラインをディアサートする過程５１６とを備える。
【0027】
本発明を本発明の例的な実施形態を参照しながら具体的に図示・説明してきたが、当業者であれば、添付の特許請求の範囲に包含される本発明の範囲を逸脱することなく形態や細部に様々な変更が施されてもよいことを理解するであろう。
なお、本発明は、実施の態様として以下の内容を含む。
〔態様１〕
画素アレイにおける、画素からなる行を所定の光透過レベルにリセットする方法であって、
前記画素アレイの列信号ラインを初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧から変化する前に、前記画素アレイの前記行信号ラインをディアサートする過程と、
を備える、方法。
〔態様２〕
態様１に記載の方法において、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、方法。
〔態様３〕
態様２に記載の方法において、前記透過度が、光を通さないレベルである、方法。
〔態様４〕
態様１に記載の方法において、前記行信号ラインをディアサートする過程が、保持容量に前記初期電圧を保持させる、方法。
〔態様５〕
態様１に記載の方法において、前記行信号ラインをアサートする過程と前記行信号ラインをディアサートする過程とが、前記行信号ラインにパルスを生じさせる、方法。
〔態様６〕
態様１に記載の方法において、前記行信号ラインをアサートする過程が、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、方法。
〔態様７〕
映像情報を画素アレイに走査する方法であって、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定する過程と、
前記画素アレイの第１の行信号ラインをアサートする過程と、
前記列信号ラインを所望の電圧に設定する過程と、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートする過程と、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定する過程と、
前記画素アレイの前記第１の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートする過程と、
を備える、方法。
〔態様８〕
態様７に記載の方法において、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、方法。
〔態様９〕
態様８に記載の方法において、前記透過度が、光を通さないレベルである、方法。
〔態様１０〕
態様７に記載の方法において、前記行信号ラインをディアサートする過程が、保持容量に前記初期電圧を保持させる、方法。
〔態様１１〕
態様７に記載の方法において、前記行信号ラインをアサートする過程と前記行信号ラインをディアサートする過程とが、前記行信号ラインにパルスを生じさせる、方法。
〔態様１２〕
態様７に記載の方法において、前記行信号ラインをアサートする過程が、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、方法。
〔態様１３〕
態様７に記載の方法において、さらに、
前記第２のアクティブ行期間において、第２の行信号ラインをアサートする過程、
を備える、方法。
〔態様１４〕
態様１３に記載の方法において、さらに、
前記第１の行信号ラインをディアサートする過程後、所定期間中、前記第２の行信号ラインのアサート状態を維持する過程、
を備える、方法。
〔態様１５〕
画素アレイと、
列駆動サブシステムおよび行駆動サブシステムとを備える、画素マトリクス走査システムであって、
前記列駆動サブシステムおよび前記行駆動サブシステムが、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定し、
前記画素アレイの第１の行信号ラインをアサートし、
前記列信号ラインを所望の電圧に設定し、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートし、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定し、
前記画素アレイの前記第１の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートするように構成されている、画素マトリクス走査システム。
〔態様１６〕
態様１５に記載のシステムにおいて、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、システム。
〔態様１７〕
態様１５に記載のシステムにおいて、前記行信号ラインをディアサートすることが、保持容量に前記初期電圧を保持させる、システム。
〔態様１８〕
態様１５に記載のシステムにおいて、前記行信号ラインをアサートすることが、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、システム。
〔態様１９〕
態様１５に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、前記第２のアクティブ行期間において、第２の行信号ラインをアサートするように構成されている、システム。
〔態様２０〕
態様１９に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、さらに、前記第１の行信号ラインをディアサートした後、所定期間中、前記第２の行信号ラインのアサート状態を維持するように構成されている、システム。
なお、本発明は、実施の態様として以下の内容を含む。
〔態様１〕
画素アレイにおける、画素からなる行を所定の光透過レベルにリセットする方法であって、
前記画素アレイの列信号ラインを初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧から変化する前に、前記画素アレイの前記行信号ラインをディアサートする過程と、
を備える、方法。
〔態様２〕
態様１に記載の方法において、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、方法。
〔態様３〕
態様２に記載の方法において、前記透過度が、光を通さないレベルである、方法。
〔態様４〕
態様１に記載の方法において、前記行信号ラインをディアサートする過程が、保持容量に前記初期電圧を保持させる、方法。
〔態様５〕
態様１に記載の方法において、前記行信号ラインをアサートする過程と前記行信号ラインをディアサートする過程とが、前記行信号ラインにパルスを生じさせる、方法。
〔態様６〕
態様１に記載の方法において、前記行信号ラインをアサートする過程が、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、方法。
〔態様７〕
映像情報を画素アレイに走査する方法であって、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定する過程と、
前記画素アレイの第１の行信号ラインをアサートする過程と、
前記列信号ラインを所望の電圧に設定する過程と、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートする過程と、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定する過程と、
前記画素アレイの前記第１の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートする過程と、
を備える、方法。
〔態様８〕
態様７に記載の方法において、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、方法。
〔態様９〕
態様８に記載の方法において、前記透過度が、光を通さないレベルである、方法。
〔態様１０〕
態様７に記載の方法において、前記行信号ラインをディアサートする過程が、保持容量に前記初期電圧を保持させる、方法。
〔態様１１〕
態様７に記載の方法において、前記行信号ラインをアサートする過程と前記行信号ラインをディアサートする過程とが、前記行信号ラインにパルスを生じさせる、方法。
〔態様１２〕
態様７に記載の方法において、前記行信号ラインをアサートする過程が、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、方法。
〔態様１３〕
態様７に記載の方法において、さらに、
前記第２のアクティブ行期間において、第２の行信号ラインをアサートする過程、
を備える、方法。
〔態様１４〕
態様１３に記載の方法において、さらに、
前記第１の行信号ラインをディアサートする過程後、所定期間中、前記第２の行信号ラインのアサート状態を維持する過程、
を備える、方法。
〔態様１５〕
画素アレイと、
列駆動サブシステムおよび行駆動サブシステムとを備える、画素マトリクス走査システムであって、
前記列駆動サブシステムおよび前記行駆動サブシステムが、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定し、
前記画素アレイの第１の行信号ラインをアサートし、
前記列信号ラインを所望の電圧に設定し、
前記列信号ラインが前記所望の電圧であるときに、前記第１の行信号ラインをディアサートし、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定し、
前記画素アレイの前記第１の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートするように構成されている、画素マトリクス走査システム。
〔態様１６〕
態様１５に記載のシステムにおいて、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、システム。
〔態様１７〕
態様１５に記載のシステムにおいて、前記行信号ラインをディアサートすることが、保持容量に前記初期電圧を保持させる、システム。
〔態様１８〕
態様１５に記載のシステムにおいて、前記行信号ラインをアサートすることが、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、システム。
〔態様１９〕
態様１５に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、前記第２のアクティブ行期間において、第２の行信号ラインをアサートするように構成されている、システム。
〔態様２０〕
態様１９に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、さらに、前記第１の行信号ラインをディアサートした後、所定期間中、前記第２の行信号ラインのアサート状態を維持するように構成されている、システム。
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5】
【手続補正書】
【提出日】2021-12-07
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
映像情報を画素アレイに走査する方法であって、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧にある間に、前記画素アレイの第１の行信号ラインをアサートする過程と、
前記第１の行信号ラインがアサートされた後、前記第１の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て第１の所望の電圧に駆動する過程と、
前記列信号ラインが前記第１の所望の電圧であるときに、前記第１の行信号ラインをディアサートする過程と、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第２の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートする過程と、
前記第２の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て第２の所望の電圧に駆動する過程と、
前記列信号ラインが前記第２の所望の電圧であるときに、前記第２の行信号ラインをディアサートする過程と、
を備える、方法。
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧にある間に、前記画素アレイの第１の行信号ラインをアサートする過程と、
前記第１の行信号ラインがアサートされた後、前記第１の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て第１の所望の電圧に駆動する過程と、
前記列信号ラインが前記第１の所望の電圧であるときに、前記第１の行信号ラインをディアサートする過程と、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定する過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第２の行信号ラインをアサートする過程と、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートする過程と、
前記第２の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て第２の所望の電圧に駆動する過程と、
前記列信号ラインが前記第２の所望の電圧であるときに、前記第２の行信号ラインをディアサートする過程と、
を備える、方法。
【請求項2】
請求項１に記載の方法において、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、方法。
【請求項3】
請求項２に記載の方法において、前記透過度が、光を通さないレベルである、方法。
【請求項4】
請求項１に記載の方法において、前記行信号ラインをディアサートする過程が、保持容量に前記初期電圧を保持させる、方法。
【請求項5】
請求項１に記載の方法において、前記行信号ラインをアサートする過程と前記行信号ラインをディアサートする過程とが、前記行信号ラインにパルスを生じさせる、方法。
【請求項6】
請求項１に記載の方法において、前記行信号ラインをアサートする過程が、前記列信号ラインを、前記画素アレイの画素の保持容量に接続させる、方法。
【請求項7】
請求項１に記載の方法において、さらに、
前記第２のアクティブ行期間において、第２の行信号ラインをアサートする過程、
を備える、方法。
前記第２のアクティブ行期間において、第２の行信号ラインをアサートする過程、
を備える、方法。
【請求項8】
請求項７に記載の方法において、さらに、
前記第１の行信号ラインをディアサートする過程後、所定期間中、前記第２の行信号ラインのアサート状態を維持する過程、
を備える、方法。
前記第１の行信号ラインをディアサートする過程後、所定期間中、前記第２の行信号ラインのアサート状態を維持する過程、
を備える、方法。
【請求項9】
画素アレイと、
列駆動サブシステムおよび行駆動サブシステムとを備える、画素マトリクス走査システムであって、
前記列駆動サブシステムおよび前記行駆動サブシステムが、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第１の行信号ラインをアサートし、
前記第１の行信号ラインがアサートされた後、前記列信号ラインを前記初期電圧から遷移を経て第１の所望の電圧に駆動し、
前記列信号ラインが前記第１の所望の電圧であるときに、前記第１の行信号ラインをディアサートし、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第２の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートし、
前記第２の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て第２の所望の電圧に駆動し、
前記列信号ラインが前記第２の所望の電圧であるときに、前記第２の行信号ラインをディアサートするように構成されている、画素マトリクス走査システム。
列駆動サブシステムおよび行駆動サブシステムとを備える、画素マトリクス走査システムであって、
前記列駆動サブシステムおよび前記行駆動サブシステムが、
第１のアクティブ行期間において、
列信号ラインを初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第１の行信号ラインをアサートし、
前記第１の行信号ラインがアサートされた後、前記列信号ラインを前記初期電圧から遷移を経て第１の所望の電圧に駆動し、
前記列信号ラインが前記第１の所望の電圧であるときに、前記第１の行信号ラインをディアサートし、
前記第１のアクティブ行期間から一定時間後に発生する第２のアクティブ行期間において、
前記列信号ラインを前記初期電圧に設定し、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの前記第１の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記画素アレイの第２の行信号ラインをアサートし、
前記列信号ラインが前記初期電圧である間に、前記第１の行信号ラインをディアサートし、
前記第２の行信号ラインがアサートされている状態である間に、前記列信号ラインを前記初期電圧から遷移を経て第２の所望の電圧に駆動し、
前記列信号ラインが前記第２の所望の電圧であるときに、前記第２の行信号ラインをディアサートするように構成されている、画素マトリクス走査システム。
【請求項10】
請求項９に記載のシステムにおいて、前記初期電圧が、前記画素アレイの各画素の透過度に対応している、システム。
【請求項11】
請求項９に記載のシステムにおいて、前記第１の行信号ラインがディアサートされることによって、保持容量が前記初期電圧を保持する、システム。
【請求項12】
請求項９に記載のシステムにおいて、前記第１の行信号ラインがアサートされることによって、前記列信号ラインが、前記画素アレイの画素の保持容量に接続される、システム。
【請求項13】
請求項９に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、前記第２のアクティブ行期間において、前記第２の行信号ラインをアサートするように構成されている、システム。
【請求項14】
請求項１３に記載のシステムにおいて、前記列駆動サブシステムおよび前記行駆動サブシステムが、さらに、前記第１の行信号ラインがディアサートされた後、所定期間中、前記第２の行信号ラインのアサート状態を維持するように構成されている、システム。