知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022034306
(43)【公開日】2022-03-03
(54)【発明の名称】多層配線基板および多層配線基板の製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20220224BHJP
【ＦＩ】
H05K3/46 E
H05K3/46 N
H05K3/46 B
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2020138044
(22)【出願日】2020-08-18
(71)【出願人】
【識別番号】000003193
【氏名又は名称】凸版印刷株式会社
(74)【代理人】
【識別番号】110000062
【氏名又は名称】特許業務法人第一国際特許事務所
(72)【発明者】
【氏名】田邉 良馬
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA12
5E316AA15
5E316AA32
5E316AA43
5E316BB11
5E316CC09
5E316CC31
5E316CC32
5E316CC35
5E316CC36
5E316CC37
5E316CC38
5E316CC39
5E316DD03
5E316DD16
5E316DD17
5E316DD24
5E316EE33
5E316EE38
5E316FF05
5E316FF07
5E316FF09
5E316FF14
5E316GG17
5E316GG18
5E316GG22
5E316HH40
(57)【要約】
【課題】支持基板の上に多層配線層を形成しＦＣ－ＢＧＡ基板に搭載する方式において、加熱時の反りや内部応力によるトレンチ層の樹脂／ビア層の樹脂界面で層間剥離を低減し、接続信頼性の高い多層配線基板及びその製造方法を提供する。
【解決手段】ビアが形成されているビア層１８と前記のビア層上にランドと配線で形成されているトレンチ層１９を含む配線基板において、トレンチ層とビア層の導体部の側面、底面および、前記トレンチ層の導体であるランドと配線が非導体部より厚みが小さくすることにより形成される凹部側面に、少なくてもシード密着層が存在する状態とする。また、トレンチ層と該トレンチ層に隣接するビア層２９との間に化学的密着層を形成する。
【選択図】図１５
【解決手段】ビアが形成されているビア層１８と前記のビア層上にランドと配線で形成されているトレンチ層１９を含む配線基板において、トレンチ層とビア層の導体部の側面、底面および、前記トレンチ層の導体であるランドと配線が非導体部より厚みが小さくすることにより形成される凹部側面に、少なくてもシード密着層が存在する状態とする。また、トレンチ層と該トレンチ層に隣接するビア層２９との間に化学的密着層を形成する。
【選択図】図１５
【特許請求の範囲】
【請求項1】
第１導体部及び第１非導体部を含む第１層と、第２導体部及び第２非導体部を含む第２層とを有する配線層を２層以上有する多層配線基板であって、
前記第２層は、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さが異なり、上面が凹凸形状を有している
ことを特徴とする多層配線基板。
前記第２層は、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さが異なり、上面が凹凸形状を有している
ことを特徴とする多層配線基板。
【請求項2】
請求項１に記載の多層配線基板において、
前記第１導体部及び前記第２導体部の側面及び／又は底面には、シード密着層が形成されており、
前記第２層は、前記第２導体部が配置されていない領域の厚さが前記第２導体部が配置された領域の厚さより小さい、
ことを特徴とする多層配線基板。
前記第１導体部及び前記第２導体部の側面及び／又は底面には、シード密着層が形成されており、
前記第２層は、前記第２導体部が配置されていない領域の厚さが前記第２導体部が配置された領域の厚さより小さい、
ことを特徴とする多層配線基板。
【請求項3】
請求項１に記載の多層配線基板において、
前記第１導体部及び前記第２導体部の側面及び／又は底面には、シード密着層が形成されており、
前記第２層は、前記第２導体部が配置された領域の厚さが前記第２導体部が配置されていない領域の厚さより小さい
ことを特徴とする多層配線基板。
前記第１導体部及び前記第２導体部の側面及び／又は底面には、シード密着層が形成されており、
前記第２層は、前記第２導体部が配置された領域の厚さが前記第２導体部が配置されていない領域の厚さより小さい
ことを特徴とする多層配線基板。
【請求項4】
請求項１～３のいずれか一項に記載の多層配線基板において、
配線層と配線層との間に化学的密着層が配置されている
ことを特徴とする多層配線基板。
配線層と配線層との間に化学的密着層が配置されている
ことを特徴とする多層配線基板。
【請求項5】
請求項１～４のいずれか一項に記載の多層配線基板において、
前記第１層はビア層であり、前記第１導体部はビアであり、前記第２層はトレンチ層であり、前記第２導体部はランド及び回路配線であり、
前記ランドは、前記ビアと接続している
ことを特徴とする多層配線基板。
前記第１層はビア層であり、前記第１導体部はビアであり、前記第２層はトレンチ層であり、前記第２導体部はランド及び回路配線であり、
前記ランドは、前記ビアと接続している
ことを特徴とする多層配線基板。
【請求項6】
第１導体部及び第１非導体部を含む第１層と、第２導体部及び第２非導体部を含む第２層とを有する配線層を２層以上有する多層配線基板の製造方法であって、
１）前記第１非導体部のパターン及び前記第２非導体部のパターンを形成する工程と、
２）前記第１非導体部のパターン及び前記第２非導体部のパターンの側面及び底面にシード密着層及びシード層を順次設ける工程と、
３）前記シード層上に導電性材料を積層形成して、第１導体部及び第２導体部とする工程と、
４）前記第２導体部の表面に、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さを異ならせ、前記第２導体部の表面に凹凸形状を形成する工程と、
５）１）から４）の工程を所望の配線層の層数分繰り返す工程と、
を有する多層配線基板の製造方法。
１）前記第１非導体部のパターン及び前記第２非導体部のパターンを形成する工程と、
２）前記第１非導体部のパターン及び前記第２非導体部のパターンの側面及び底面にシード密着層及びシード層を順次設ける工程と、
３）前記シード層上に導電性材料を積層形成して、第１導体部及び第２導体部とする工程と、
４）前記第２導体部の表面に、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さを異ならせ、前記第２導体部の表面に凹凸形状を形成する工程と、
５）１）から４）の工程を所望の配線層の層数分繰り返す工程と、
を有する多層配線基板の製造方法。
【請求項7】
請求項６に記載の多層配線基板の製造方法において、前記第２導体部の表面に凹凸形状を形成する工程は、前記第２導体部が配置された領域の表面を除去する
ことを特徴とする多層配線基板の製造方法。
ことを特徴とする多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層配線基板および多層配線基板の製造方法に関する。
【背景技術】
【0002】
近年半導体装置の高速化、高集積化が進む中で、半導体素子を搭載するＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ－Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板に対しても、半導体素子との接合端子の狭ピッチ化、基板内の配線の微細化が求められている。一方、ＦＣ－ＢＧＡ基板とマザーボードとの接合は、従来とほぼ変わらないピッチの接合端子での接合が要求されている。
このような半導体素子との接合端子の狭ピッチ化、これに伴うＦＣ－ＢＧＡ基板内の配線の微細化に対応するため、ＦＣ－ＢＧＡ基板と半導体素子との間に、インターポーザ―とも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。
その一つは、インターポーザを半導体回路の製造技術を用いて、シリコンウェハ上に形成するシリコンインターポーザ技術である。
また、インターポーザをシリコンウェハ上に形成するのではなく、ＦＣ－ＢＧＡ基板上に直接作り込む手法も開発されている。これは、ＦＣ－ＢＧＡ基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化し、インターポーザとなる多層配線基板を、ＦＣ－ＢＧＡ基板上に直に形成する方式である。これについては、特許文献１に開示されている。
さらに、インターポーザ（多層配線基板）をガラス基板等の支持体の上に形成し、これをＦＣ－ＢＧＡ基板に搭載した後、支持体を剥離することで、ＦＣ－ＢＧＡ基板上に狭ピッチな多層配線基板を形成する方式もある。これについては特許文献２に開示されている。
このような半導体素子との接合端子の狭ピッチ化、これに伴うＦＣ－ＢＧＡ基板内の配線の微細化に対応するため、ＦＣ－ＢＧＡ基板と半導体素子との間に、インターポーザ―とも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。
その一つは、インターポーザを半導体回路の製造技術を用いて、シリコンウェハ上に形成するシリコンインターポーザ技術である。
また、インターポーザをシリコンウェハ上に形成するのではなく、ＦＣ－ＢＧＡ基板上に直接作り込む手法も開発されている。これは、ＦＣ－ＢＧＡ基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化し、インターポーザとなる多層配線基板を、ＦＣ－ＢＧＡ基板上に直に形成する方式である。これについては、特許文献１に開示されている。
さらに、インターポーザ（多層配線基板）をガラス基板等の支持体の上に形成し、これをＦＣ－ＢＧＡ基板に搭載した後、支持体を剥離することで、ＦＣ－ＢＧＡ基板上に狭ピッチな多層配線基板を形成する方式もある。これについては特許文献２に開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－２２５６７１号公報
【特許文献2】国際公開第２０１８／０４７８６１号
【発明の概要】
【発明が解決しようとする課題】
【0004】
シリコンインターポーザは、シリコンウェハを利用して、半導体製造における前工程用の設備を用いて製作されることから、微細な配線層を形成することに適している。しかし、シリコンウェハは形状、サイズに制約があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
【0005】
また、ＦＣ－ＢＧＡ基板の表面の平坦化を行い、その上にインターポーザとなる多層の配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性の劣化は小さいが、ＦＣ－ＢＧＡ基板自体の製造歩留まりの問題や、ＦＣ－ＢＧＡ基板上に微細配線を形成する難易度が高いため、全体的に製造歩留まりが低いという課題がある。さらにＦＣ－ＢＧＡ基板の反り、歪みに起因した半導体素子の実装における課題も存在する。
【0006】
さらに、多層配線基板をガラス基板等の支持体の上に形成し、これをＦＣ－ＢＧＡ基板上に載置した後に支持体を剥離する方式においては、支持体の上に多層配線層を形成する際に、セミアディティブ法が用いられることが多い。しかし、セミアディティブ法で用いられる絶縁樹脂層はフィラーを含有せず、後の工程で用いるフィラーを含有したアンダーフィル層、及び、ソルダーレジスト層と比較して、弾性率が低く、且つ、ＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が大きい傾向がある。
【0007】
そのため、いずれの方式を用いた場合であっても、加熱時に絶縁樹脂層のみが大きく変形し、基板の反りが発生することがある。また、配線層内部に応力を発生した場合には、微細な配線層などの内部の導体層の剥離や、剥離した箇所を起点とするクラックの発生、配線層を形成する層間界面での層間剥離（ｄｅｌａｍｉｎａｔｉｏｎ）が生じ、接続信頼性の確保が難しい問題がある。
【0008】
そこで本発明は、上記問題に鑑みなされたものであり、基板の反りや、配線層内部の応力に対して耐性のある多層配線基板及び多層配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記の課題を解決するために、本発明の代表的な多層配線基板の一つは、第１導体部及び第１非導体部を含む第１層と、第２導体部及び第２非導体部を含む第２層とを有する配線層を２層以上有する多層配線基板であって、
前記第２層は、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さが異なり、上面が凹凸形状を有している
前記第２層は、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さが異なり、上面が凹凸形状を有している
【0010】
また、本発明の代表的な多層配線基板の製造方法の一つは、
１）前記第１非導体部のパターンを形成する工程と、
２）前記第１非導体部のパターンの上方に、前記第２非導体部のパターンを形成する工程と、
３）前記第１非導体部のパターン及び前記第２非導体部のパターンの側面及び底面にシード密着層及びシード層を順次設ける工程と、
４）前記シード層上に導電性材料を積層形成して、第１導体部及び第２導体部とする工程と、
５）前記第２導体部の表面に、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さを異ならせ、前記第２導体部の表面に凹凸形状を形成する工程と、
６）１）から５）の工程を所望の配線層の層数分繰り返すものである。
１）前記第１非導体部のパターンを形成する工程と、
２）前記第１非導体部のパターンの上方に、前記第２非導体部のパターンを形成する工程と、
３）前記第１非導体部のパターン及び前記第２非導体部のパターンの側面及び底面にシード密着層及びシード層を順次設ける工程と、
４）前記シード層上に導電性材料を積層形成して、第１導体部及び第２導体部とする工程と、
５）前記第２導体部の表面に、前記第２導体部が配置された領域と前記第２導体部が配置されていない領域で厚さを異ならせ、前記第２導体部の表面に凹凸形状を形成する工程と、
６）１）から５）の工程を所望の配線層の層数分繰り返すものである。
【発明の効果】
【0011】
本発明によれば、基板の反りや、配線層内部の応力に対して耐性のある多層配線基板及びその製造方法を提供することが可能となる。
上記した以外の課題、構成及び効果は以下の実施形態の説明により明らかにされる。
上記した以外の課題、構成及び効果は以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【0012】
【図1】多層配線基板とＦＣ－ＢＧＡ基板を接合し、半導体素子を実装した状態を示す断面図である。
【図2】支持体の上方に剥離層、感光性樹脂層のパターン、シード密着層、シード層、導体層を形成した状態を示す断面図である。
【図3】表面研磨後に第１層のパターンを形成した状態を示す断面図である。
【図4】第1層のパターンの上面に第２層のパターンを形成した状態を示す断面図である。
【図5】シード密着層を形成した状態を示す断面図である。
【図6】シード密着層の上にシード層を形成した状態を示す断面図である。
【図7】シード層の上に導体層を形成した状態を示す断面図である。
【図8】ＣＭＰ（化学機械研磨）加工によって導体層及びシード層を除去した状態を示す断面図である。
【図9】第２導体部の表面に凹凸形状を形成した状態を示す断面図である。
【図10】化学的密着層を形成した状態を示す断面図である。
【図12】化学的密着層の上面に感光性樹脂層、シード密着層、シード層、レジストパターンを形成し、導体層を形成した状態を示す断面図である。
【図13】ソルダーレジスト層を形成した状態を示す断面図である。
【図14】表面処理層、はんだ接合部を形成し、支持体上の配線基板が完成した状態を示す断面図である。
【図15】本実施形態における囲い部の拡大詳細断面図である。
【図16】比較例における囲い部の拡大詳細断面図である。
【発明を実施するための形態】
【0013】
以下に、図１～図１４を用いて、本発明の一実施形態に係る多層配線基板及びその製造工程の一例を説明する。
なお、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、図面によっては、同一の部分の天地を逆にして記載している部分があることに留意すべきである。
なお、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、図面によっては、同一の部分の天地を逆にして記載している部分があることに留意すべきである。
【0014】
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を以下に記載されるものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【0015】
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
【0016】
本実施形態の多層配線基板３０は、第１の面において半導体素子と接続可能であり、第２の面において他の配線基板と接続可能である。まず、図１に示すように、本実施例の多層配線基板３０を用いて製造する半導体装置１６の全体について説明する。
図１において、多層配線基板３０の上面に半導体素子１７が接合されており、多層配線基板３０の下面にはＦＣ－ＢＧＡ基板１４が接合され、これらが一体となって半導体装置１６を構成している。
図１において、多層配線基板３０の上面に半導体素子１７が接合されており、多層配線基板３０の下面にはＦＣ－ＢＧＡ基板１４が接合され、これらが一体となって半導体装置１６を構成している。
【0017】
半導体素子１７は、多層配線基板３０とはんだ接合部２５で接合されたのち、封止樹脂２６によって封止固定されている。また、多層配線基板３０は、ＦＣ－ＢＧＡ基板１４とはんだ接合部２７で接合されたのち、封止樹脂２８によって封止固定されている。
【0018】
後述するように、多層配線基板３０は支持体１の上方に剥離層２を介して形成され、支持体１とともにＦＣ－ＢＧＡ基板１４に接合されたのち、支持体1は剥離層によって剥離除去されている。
【0019】
半導体素子１７は、多層配線基板３０がＦＣ－ＢＧＡ基板１４に接合された後に多層配線基板３０に接合されてもよいし、多層配線基板３０がＦＣ－ＢＧＡ基板１４に接合される前に多層配線基板３０に接合されていてもよい。以下の実施形態の説明では、多層配線基板３０がＦＣ－ＢＧＡ基板１４に接合された後に多層配線基板３０に半導体素子１７が接合される形態について説明する。
次に図２～図９を用いて、多層配線基板３０の構成とその製造方法について説明する。
図２は、支持体の上方に剥離層２、感光性樹脂層３、シード密着層４、シード層５、導体層６を形成した状態を示す断面図である。
以下、図２の構成を得るための工程を順次説明する。
次に図２～図９を用いて、多層配線基板３０の構成とその製造方法について説明する。
図２は、支持体の上方に剥離層２、感光性樹脂層３、シード密着層４、シード層５、導体層６を形成した状態を示す断面図である。
以下、図２の構成を得るための工程を順次説明する。
【0020】
（１）支持体１上面への剥離層２の形成
まず、支持体１の一方の面に剥離層２を形成する。
支持体１は、支持体１を通じて剥離層２に光を照射させる場合もあるため、透光性を有するのが有利であり、例えば矩形のガラスを用いることができる。矩形のガラスは大型化に適しているとともに、ガラスは平坦性に優れており、また、剛性が高いため、支持体上に微細なパターンを形成するのに適している。
また、ガラスはＣＴＥが小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体１としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。
まず、支持体１の一方の面に剥離層２を形成する。
支持体１は、支持体１を通じて剥離層２に光を照射させる場合もあるため、透光性を有するのが有利であり、例えば矩形のガラスを用いることができる。矩形のガラスは大型化に適しているとともに、ガラスは平坦性に優れており、また、剛性が高いため、支持体上に微細なパターンを形成するのに適している。
また、ガラスはＣＴＥが小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体１としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。
【0021】
さらに、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、ＦＣ－ＢＧＡ基板１４、半導体素子１７のＣＴＥとの整合性の観点から９ｐｐｍ程度がより好ましい。
一方、剥離層２に熱によって発泡する樹脂を用いる等、支持体１を剥離する際に支持体１に光の透過性が必要でない場合は、支持体１には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。
以下、本発明の一実施形態では、剥離層２としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１にはガラスを用いる例で説明する。
一方、剥離層２に熱によって発泡する樹脂を用いる等、支持体１を剥離する際に支持体１に光の透過性が必要でない場合は、支持体１には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。
以下、本発明の一実施形態では、剥離層２としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１にはガラスを用いる例で説明する。
【0022】
剥離層２は、例えば、ＵＶ光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。
さらに剥離層２は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。
さらに剥離層２は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。
【0023】
さらに、剥離層２は複数層で構成されていてもよく、例えば支持体１上に形成される多層配線層の保護を目的として、剥離層２上にさらに保護層を設けることや、支持体１との密着性を向上させる層を剥離層２の下層に設けてもよい。さらに、剥離層２と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。
なお、剥離層２としてＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体１が透光性であれば、剥離層２に光を照射する方向は、剥離層２を設けた側とは反対側の面から支持体１に光を照射してもよい。
なお、剥離層２としてＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体１が透光性であれば、剥離層２に光を照射する方向は、剥離層２を設けた側とは反対側の面から支持体１に光を照射してもよい。
【0024】
（２）剥離層２上面への感光性樹脂層３の形成
支持体１の上面に剥離層２を形成した後、剥離層２の上面に感光性樹脂層３を形成する。本実施形態では、感光性樹脂層３として例えば、感光性のエポキシ系樹脂を用い、これをスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れている。
支持体１の上面に剥離層２を形成した後、剥離層２の上面に感光性樹脂層３を形成する。本実施形態では、感光性樹脂層３として例えば、感光性のエポキシ系樹脂を用い、これをスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れている。
【0025】
（３）感光性樹脂層３のパターン化
次いで、フォトリソグラフィーにより、感光性樹脂層３に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。感光性樹脂層３の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば７μｍを形成する。
また平面視の開口部形状は、半導体素子の接合電極のピッチ、形状に応じて設定され、本発明の一実施形態では例えばφ２５μｍの開口形状とし、ピッチは５５μｍで形成する。
次いで、フォトリソグラフィーにより、感光性樹脂層３に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。感光性樹脂層３の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば７μｍを形成する。
また平面視の開口部形状は、半導体素子の接合電極のピッチ、形状に応じて設定され、本発明の一実施形態では例えばφ２５μｍの開口形状とし、ピッチは５５μｍで形成する。
【0026】
（４）シード密着層４、シード層５の形成
次いで、真空中で、シード密着層４、及び、シード層５を形成する。シード密着層４は感光性樹脂層３へのシード層５の密着性を向上させる層であり、シード層５の剥離を防止する層である。シード層５は配線形成において、電解めっきの給電層として作用する。シード密着層４、及び、シード層５は、例えば、スパッタ法、または蒸着法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金や、これらを複数組み合わせたものを適用することができる。
本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード密着層４にチタン層、続いてシード層５に銅層を採用し、順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成する。
次いで、真空中で、シード密着層４、及び、シード層５を形成する。シード密着層４は感光性樹脂層３へのシード層５の密着性を向上させる層であり、シード層５の剥離を防止する層である。シード層５は配線形成において、電解めっきの給電層として作用する。シード密着層４、及び、シード層５は、例えば、スパッタ法、または蒸着法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金や、これらを複数組み合わせたものを適用することができる。
本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード密着層４にチタン層、続いてシード層５に銅層を採用し、順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成する。
【0027】
次に、図２に示すように、シード層５の上方に電解めっきにより導体層６を形成する。導体層６は半導体素子１７と接合用の電極となる。電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅が簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、この部分が半導体素子１７と接合用の電極となり、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では感光性樹脂層３の開口部にはＣｕ：９μｍを形成し、感光性樹脂層３の上部にはＣｕ：２μｍを形成する。
電解銅めっきの厚みは、この部分が半導体素子１７と接合用の電極となり、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では感光性樹脂層３の開口部にはＣｕ：９μｍを形成し、感光性樹脂層３の上部にはＣｕ：２μｍを形成する。
【0028】
次に、図３の構成を得るために以下の工程を行う。
（６）導体層６の研磨
図２で得られた構成に対して、ＣＭＰ（化学機械研磨）加工等によって導体層６の銅層を研磨し、導体層６、及び、シード層５を除去する。シード密着層４と導体層６が表面となるように研磨加工を行う。本発明の一実施形態では、感光性樹脂層３の上面に形成された導体層６のＣｕ：２μｍ、及び、シード層５のＣｕ：３００ｎｍを研磨により除去する。
（６）導体層６の研磨
図２で得られた構成に対して、ＣＭＰ（化学機械研磨）加工等によって導体層６の銅層を研磨し、導体層６、及び、シード層５を除去する。シード密着層４と導体層６が表面となるように研磨加工を行う。本発明の一実施形態では、感光性樹脂層３の上面に形成された導体層６のＣｕ：２μｍ、及び、シード層５のＣｕ：３００ｎｍを研磨により除去する。
【0029】
（７）シード密着層４、感光性樹脂層３の研磨
次に、ＣＭＰ加工等の研磨を再度行い、シード密着層４と、感光性樹脂層３の一部を除去する。シード密着層４と、感光性樹脂層３の異種材料の研磨においては、化学的な研磨による効能は少なく、研磨剤による物理的な研磨が支配的である。工程を簡略化するためには、前述の導体層６及びシード層５の研磨と同様の手法を用いてもよいし、研磨の効率化を目的としてシード密着層４及び感光性樹脂層３の材料種に応じて研磨手法を変えてもよい。
そして、研磨を行った後に残った導体層６が、半導体素子１７と接合用の電極となる。
次に、ＣＭＰ加工等の研磨を再度行い、シード密着層４と、感光性樹脂層３の一部を除去する。シード密着層４と、感光性樹脂層３の異種材料の研磨においては、化学的な研磨による効能は少なく、研磨剤による物理的な研磨が支配的である。工程を簡略化するためには、前述の導体層６及びシード層５の研磨と同様の手法を用いてもよいし、研磨の効率化を目的としてシード密着層４及び感光性樹脂層３の材料種に応じて研磨手法を変えてもよい。
そして、研磨を行った後に残った導体層６が、半導体素子１７と接合用の電極となる。
【0030】
（８）第１層の形成
次に、図３に示すように、研磨された表面に、第１層１８を設ける。第１層１８は、第１導体部及び第１非導体部３１を有し、第１層の第１非導体部３１はパターン化された感光性樹脂で形成することができる。また、第１層の第１導体部は、後の工程で、第１層１８の第１開口部（ビア部２０に相当）に導体を形成して設けることができる。この第１導体部はビア部として機能するため、第１層をビア層と称することがある。
第１層１８の厚みは、第１開口部に形成する第１導体部であるビアの厚みに応じて設定され、本発明の一実施形態では例えば２μｍを形成する。
また平面視の第１開口部の形状は、導体層６との接続の観点から設定され、本発明の一実施形態では例えばφ１０μｍの開口形状を形成する。この第１開口部は多層配線の上下層をつなぐビア部の一部分の形状である。
次に、図３に示すように、研磨された表面に、第１層１８を設ける。第１層１８は、第１導体部及び第１非導体部３１を有し、第１層の第１非導体部３１はパターン化された感光性樹脂で形成することができる。また、第１層の第１導体部は、後の工程で、第１層１８の第１開口部（ビア部２０に相当）に導体を形成して設けることができる。この第１導体部はビア部として機能するため、第１層をビア層と称することがある。
第１層１８の厚みは、第１開口部に形成する第１導体部であるビアの厚みに応じて設定され、本発明の一実施形態では例えば２μｍを形成する。
また平面視の第１開口部の形状は、導体層６との接続の観点から設定され、本発明の一実施形態では例えばφ１０μｍの開口形状を形成する。この第１開口部は多層配線の上下層をつなぐビア部の一部分の形状である。
【0031】
（９）第２層の形成
次に、図４に示すように、第１層１８の上面に、第２層１９を設ける。第２層１９は、第２導体部及び第２非導体部３２を有し、第２非導体部３２はパターン化された感光性樹脂で形成することができる。この第２非導体部３２のパターンは、少なくとも多層配線の回路配線部２２を規定するとともに、第１層１８の第１開口部に形成されたビア部２０の上方において、ビア部と接続されるランド部２１を規定するものである。そして、第２層１９はトレンチ層と称することがある。
第２層１９の厚みは、第２非導体部３２の開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば２μｍとする。
また平面視のランド部のための開口形状は、積層体の接続性の観点から設定され、第１層１８の第１開口部の外側を囲って形成される。本発明の一実施形態では例えばφ２５μｍの開口形状を形成する。
なお、第１非導体部３１及び第２非導体部３２は、上述のように、第１層の形成工程と第２層の形成工程の２工程で形成してもよいし、１工程で同時に形成してもよい。
１工程で同時に形成する場合には、例えば、第１非導体部と第２非導体部を合算した厚さの非導体層（感光性樹脂等）を形成したのち、第１非導体部３１及び第２非導体部３２の形状に合わせて、それぞれの領域への露光量を調整し、現像することによって、図４に示すような段差構造を同時に形成することができる。
次に、図４に示すように、第１層１８の上面に、第２層１９を設ける。第２層１９は、第２導体部及び第２非導体部３２を有し、第２非導体部３２はパターン化された感光性樹脂で形成することができる。この第２非導体部３２のパターンは、少なくとも多層配線の回路配線部２２を規定するとともに、第１層１８の第１開口部に形成されたビア部２０の上方において、ビア部と接続されるランド部２１を規定するものである。そして、第２層１９はトレンチ層と称することがある。
第２層１９の厚みは、第２非導体部３２の開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば２μｍとする。
また平面視のランド部のための開口形状は、積層体の接続性の観点から設定され、第１層１８の第１開口部の外側を囲って形成される。本発明の一実施形態では例えばφ２５μｍの開口形状を形成する。
なお、第１非導体部３１及び第２非導体部３２は、上述のように、第１層の形成工程と第２層の形成工程の２工程で形成してもよいし、１工程で同時に形成してもよい。
１工程で同時に形成する場合には、例えば、第１非導体部と第２非導体部を合算した厚さの非導体層（感光性樹脂等）を形成したのち、第１非導体部３１及び第２非導体部３２の形状に合わせて、それぞれの領域への露光量を調整し、現像することによって、図４に示すような段差構造を同時に形成することができる。
【0032】
（１０）シード密着層４及びシード層５の形成
次いで、図５、図６に示すように、真空中で、シード密着層４、及び、シード層５を形成する。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成する。
これによって、ビア部２０及び回路配線部２２の底面（本実施形態においては、半導体素子が実装される側の面）及び側面にシード密着層が形成されることになる。
次いで、図５、図６に示すように、真空中で、シード密着層４、及び、シード層５を形成する。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成する。
これによって、ビア部２０及び回路配線部２２の底面（本実施形態においては、半導体素子が実装される側の面）及び側面にシード密着層が形成されることになる。
【0033】
（１１）導体層６の形成
次に、図７に示すように、電解めっきにより導体層６を形成する。導体層６はビア部２０、ランド部２１が一体となったビア／ランド部２３、及び、回路配線部２２となる。電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきが簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、回路配線部２２の電気抵抗の観点から０．５μｍ以上、生産性の観点から３０μm以下であることが望ましい。
本実施形態では、第１非導体部３１および第２非導体部３２による２重の開口部にはＣｕ：６μｍを形成し、第２非導体部３２の１重の開口部にはＣｕ：４μｍを形成し、第２非導体部３２の上部にはＣｕ：２μｍを形成する。
次に、図７に示すように、電解めっきにより導体層６を形成する。導体層６はビア部２０、ランド部２１が一体となったビア／ランド部２３、及び、回路配線部２２となる。電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきが簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、回路配線部２２の電気抵抗の観点から０．５μｍ以上、生産性の観点から３０μm以下であることが望ましい。
本実施形態では、第１非導体部３１および第２非導体部３２による２重の開口部にはＣｕ：６μｍを形成し、第２非導体部３２の１重の開口部にはＣｕ：４μｍを形成し、第２非導体部３２の上部にはＣｕ：２μｍを形成する。
【0034】
（１２）表面研磨
次に、図８に示すように、ＣＭＰ（化学機械研磨）加工等によって研磨し、導体層６、及び、シード層５を除去する。
次に、図８に示すように、ＣＭＰ（化学機械研磨）加工等によって研磨し、導体層６、及び、シード層５を除去する。
【0035】
（１３）シード密着層４、第２非導体部３２の除去
続けて、ＣＭＰ（化学機械研磨）加工等によって研磨を再度行い、シード密着層４と、第２非導体部３２を除去する。そして、ＣＭＰを行った後に残った導体層６が、ビア／ランド部２３、及び、回路配線部２２の導体部となる。本発明の一実施形態では、第２非導体部３２の上部の導体層６のＣｕ：２μｍ、及び、シード層５のＣｕ：３００ｎｍを研磨により除去する。
続けて、ＣＭＰ（化学機械研磨）加工等によって研磨を再度行い、シード密着層４と、第２非導体部３２を除去する。そして、ＣＭＰを行った後に残った導体層６が、ビア／ランド部２３、及び、回路配線部２２の導体部となる。本発明の一実施形態では、第２非導体部３２の上部の導体層６のＣｕ：２μｍ、及び、シード層５のＣｕ：３００ｎｍを研磨により除去する。
【0036】
（１４）第２層における凹凸の形成
次に、第９図に示すように、第２導体部（ビア／ランド部２３）が配置された領域と第２導体部が配置されていない領域で厚さが異なる、上面が凹凸形状を有する第２層を形成する。
第２層にこのような凹凸形状を形成する一つの手法としては、ビア／ランド部２３、および、回路配線部２２の導体層６とシード層５をエッチングする方法がある。エッチング量は、０．１～１．５μｍの範囲内で行われることが望ましい。この時、シード層５と導体層６をエッチングし、シード密着層４をエッチングしない薬液を使用する。本発明の一実施形態では、硫酸過水系のエッチング液で０．５μｍのエッチングを行った。
第２層に凹凸形状を形成するための手法としては、上記のほかに、第２非導体部をエッチングして厚みを削ってもよいし、第２導体部または第２非導体部を嵩上げすることによって第２層表面に凹凸部を形成してもよい。
次に、第９図に示すように、第２導体部（ビア／ランド部２３）が配置された領域と第２導体部が配置されていない領域で厚さが異なる、上面が凹凸形状を有する第２層を形成する。
第２層にこのような凹凸形状を形成する一つの手法としては、ビア／ランド部２３、および、回路配線部２２の導体層６とシード層５をエッチングする方法がある。エッチング量は、０．１～１．５μｍの範囲内で行われることが望ましい。この時、シード層５と導体層６をエッチングし、シード密着層４をエッチングしない薬液を使用する。本発明の一実施形態では、硫酸過水系のエッチング液で０．５μｍのエッチングを行った。
第２層に凹凸形状を形成するための手法としては、上記のほかに、第２非導体部をエッチングして厚みを削ってもよいし、第２導体部または第２非導体部を嵩上げすることによって第２層表面に凹凸部を形成してもよい。
【0037】
（１５）化学密着層の形成
次に図１０に示すように、化学的密着層２４を形成する。化学的密着層２４は、第２層１９と第２層１９の直上に形成する第１層２９（図１１）の密着性を向上させる層であり、第２層１９の直上に形成する第１層（トレンチ層１９の直上に形成するビア層）２８の剥離を防止する層である。
化学的密着層２４は、例えば導体層６（Ｃｕ）と感光性樹脂層３、感光性樹脂層３と感光性樹脂層３、シード密着層４と感光性樹脂層３の密着性を化学的に向上させる膜であり、シランカップリング剤、トリアジンを含む化合物等がある。
なお、化学密着層２４は第１層２９と第２層１９の間の全面に形成してもよいし、部分的に形成してもよい。
これによって、第１層及び第２層からなる１層の配線層が形成される。
次に図１０に示すように、化学的密着層２４を形成する。化学的密着層２４は、第２層１９と第２層１９の直上に形成する第１層２９（図１１）の密着性を向上させる層であり、第２層１９の直上に形成する第１層（トレンチ層１９の直上に形成するビア層）２８の剥離を防止する層である。
化学的密着層２４は、例えば導体層６（Ｃｕ）と感光性樹脂層３、感光性樹脂層３と感光性樹脂層３、シード密着層４と感光性樹脂層３の密着性を化学的に向上させる膜であり、シランカップリング剤、トリアジンを含む化合物等がある。
なお、化学密着層２４は第１層２９と第２層１９の間の全面に形成してもよいし、部分的に形成してもよい。
これによって、第１層及び第２層からなる１層の配線層が形成される。
【0038】
（１６）工程の繰り返しによる多層配線の形成
図１１に示すように、図３～図１０の工程を繰り返すことにより多層配線基板が形成される。本実施形態では、配線層を２層形成する例を示している。
なお、ビア／ランド部２３直下の化学的密着層２４は、除去しても構わない。本発明の一実施形態では、配線層を２層形成し、ビア／ランド部２３直下の化学的密着層２４はプラズマで除去した。
図１１に示すように、図３～図１０の工程を繰り返すことにより多層配線基板が形成される。本実施形態では、配線層を２層形成する例を示している。
なお、ビア／ランド部２３直下の化学的密着層２４は、除去しても構わない。本発明の一実施形態では、配線層を２層形成し、ビア／ランド部２３直下の化学的密着層２４はプラズマで除去した。
【0039】
以下、ＦＣ－ＢＧＡ基板１４との接合用電極を形成する工程である図１２の構成を得るまでの工程を順次説明する。
（１７）感光性樹脂層の形成
図１１で形成した化学的密着層２４の上面に感光性樹脂層３を形成する。
（１７）感光性樹脂層の形成
図１１で形成した化学的密着層２４の上面に感光性樹脂層３を形成する。
【0040】
（１６）シード密着層４及びシード層５の形成
次いで、真空中で、シード密着層４、及び、シード層５を形成する。なお、シード密着層４の形成前に、ビア部２０直下の化学的密着層２４はプラズマで除去した。
次いで、真空中で、シード密着層４、及び、シード層５を形成する。なお、シード密着層４の形成前に、ビア部２０直下の化学的密着層２４はプラズマで除去した。
【0041】
（１７）導体層（はんだ接続用）６の形成
次いで、レジストパターン７を形成する。その後、電解めっきにより導体層６を形成する。導体層６はＦＣ－ＢＧＡ基板１４と接合用の電極となる。
電解銅めっきの厚みは、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本実施形態では感光性樹脂層３の開口部にはＣｕ：９μｍを形成し、感光性樹脂層３の上部にはＣｕ：７μｍを形成する。
こうして図１２に示した構成を得ることができる。
次いで、レジストパターン７を形成する。その後、電解めっきにより導体層６を形成する。導体層６はＦＣ－ＢＧＡ基板１４と接合用の電極となる。
電解銅めっきの厚みは、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本実施形態では感光性樹脂層３の開口部にはＣｕ：９μｍを形成し、感光性樹脂層３の上部にはＣｕ：７μｍを形成する。
こうして図１２に示した構成を得ることができる。
【0042】
次に、図１４に示す支持体上の配線基板が完成するまでの工程を順次説明する。
（１８）レジストパターンの除去
図１２の構成を得た後、レジストパターン７を除去する。その後、導体層６をエッチングマスクとして不要なシード密着層４、及び、シード層５をエッチング除去する。この状態で表面に残った導体層６が、ＦＣ－ＢＧＡ基板１４との接合用の電極となる
（１９）ソルダーレジスト８の形成
次に、図１３に示されるように、はんだ接続用導体層の間にソルダーレジスト８を形成する。ソルダーレジスト８は、感光性樹脂層３を覆うように、露光、現像し、導体層６が露出するように開口部を備えるように形成する。
なお、ソルダーレジスト８の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本発明の実施形態では、ソルダーレジスト層８としてフィラーを含有した感光性エポキシ樹脂を使用している。
（１８）レジストパターンの除去
図１２の構成を得た後、レジストパターン７を除去する。その後、導体層６をエッチングマスクとして不要なシード密着層４、及び、シード層５をエッチング除去する。この状態で表面に残った導体層６が、ＦＣ－ＢＧＡ基板１４との接合用の電極となる
（１９）ソルダーレジスト８の形成
次に、図１３に示されるように、はんだ接続用導体層の間にソルダーレジスト８を形成する。ソルダーレジスト８は、感光性樹脂層３を覆うように、露光、現像し、導体層６が露出するように開口部を備えるように形成する。
なお、ソルダーレジスト８の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本発明の実施形態では、ソルダーレジスト層８としてフィラーを含有した感光性エポキシ樹脂を使用している。
【0043】
（２０）表面処理層９の形成
次に、導体層６の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層９を設ける。
本発明の実施形態では、表面処理層９として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。 なお、表面処理層９には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。
また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。
次に、導体層６の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層９を設ける。
本発明の実施形態では、表面処理層９として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。 なお、表面処理層９には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。
また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。
【0044】
（２１）はんだ接合部の形成
次いで、表面処理層９上に、半田材料を搭載した後、一度溶融冷却して固着させることで、はんだ１０の接合部を得る。これにより、図１４に示すように支持体上の多層配線基板１１が完成する。
次いで、表面処理層９上に、半田材料を搭載した後、一度溶融冷却して固着させることで、はんだ１０の接合部を得る。これにより、図１４に示すように支持体上の多層配線基板１１が完成する。
【0045】
このように完成した支持体上の多層配線基板１１は、ＦＣ－ＢＧＡ基板１４と接合した後、接合部をアンダーフィル層で封止する。
アンダーフィル層としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル層は、液状の樹脂を充填させることで形成される。
アンダーフィル層としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル層は、液状の樹脂を充填させることで形成される。
【0046】
次いで、剥離層２にレーザー光を照射して支持体１を取り外すことが可能となる。次に、剥離層２とシード密着層４、及び、シード層５を除去する。
【0047】
その後、半導体素子１７を実装して、図１に示す半導体装置１６が完成する。この際、半導体素子１７の実装に先立って、表面に露出した導体層６上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により半導体装置１６が完成する。
【0048】
【0049】
本実施形態については、図１５を用いて説明する。本実施形態では、支持体上の多層配線基板１１の回路配線部２２、ビア／ランド部２３、および、半導体素子との接合電極パッド部は、ＣＭＰ（化学機械研磨）加工等の研磨によって、導体層６をパターニング（いわゆるダマシン法）しているため、図１５に示すように、回路配線部２２、ビア／ランド部２３、及び、半導体素子との接合電極パッド部の側面において、導体層６と感光性樹脂層３の間にもシード密着層４を配置することが可能である。
また、支持体上の多層配線基板１１は、上下反転させてＦＣ－ＢＧＡ基板１４と接合した後、支持体１を除去して多層配線基板３０を得る。そのため、回路配線部２２およびビア／ランド部２３においては、上面および側面にシード密着層４を配置することができ、半導体素子との接合電極パッド部においては、側面にシード密着層４を配置することが可能である。
また、支持体上の多層配線基板１１は、上下反転させてＦＣ－ＢＧＡ基板１４と接合した後、支持体１を除去して多層配線基板３０を得る。そのため、回路配線部２２およびビア／ランド部２３においては、上面および側面にシード密着層４を配置することができ、半導体素子との接合電極パッド部においては、側面にシード密着層４を配置することが可能である。
【0050】
上記のように、回路配線部２２およびビア／ランド部２３の導体層６においては、上面および側面にシード密着層４を配置でき、半導体素子との接合電極パッド部の導体層６においては、側面にシード密着層４を配置しているため、感光性樹脂層３との密着性を向上でき、剥離を防止することが可能となる。
【0051】
また、本基板構成においては、ビア／ランド部２３、および、回路配線部２２の導体層６とシード層５をエッチングし、トレンチ層の導体であるランド部２１と回路配線部２２が非導体部よりも厚みを小さくすることで、第２層（トレンチ層）１９と第１層（ビア層）２９の界面が凹凸面になり、側面にも樹脂／樹脂界面が生じることで、加熱時の基板の配線層内部応力を緩和することができる。
【0052】
さらに、第２層（トレンチ層）１９の導体上面全体または、一部およびトレンチ層の非導体部および露出したシード密着層４とトレンチ層直下のビア層２９との間に化学的密着層２４を形成することで、第２層（トレンチ層）１９と第１層（ビア層）２９の密着性を向上させ、実装時の熱反りや内部応力によるトレンチ層の樹脂／ビア層の樹脂界面での層間剥離を改善することができる。
【0053】
上記の構成において、次の３種類の実施例について検証を行った。
＜実施例１＞は、（１４）第２層における凹凸の形成を行い、（１５）化学密着層の形成を行わなかったものである。
また、＜実施例２＞は、（１４）第２層における凹凸の形成を１．０ｕｍエッチングで行い、（１５）化学密着層の形成を行わなかったものである。
そして＜実施例３＞は、（１４）第２層における凹凸の形成を行い、（１５）化学密着層の形成を行わなかったものである。
＜実施例１＞は、（１４）第２層における凹凸の形成を行い、（１５）化学密着層の形成を行わなかったものである。
また、＜実施例２＞は、（１４）第２層における凹凸の形成を１．０ｕｍエッチングで行い、（１５）化学密着層の形成を行わなかったものである。
そして＜実施例３＞は、（１４）第２層における凹凸の形成を行い、（１５）化学密着層の形成を行わなかったものである。
【0054】
上記の実施例１乃至３において、ビア部２０の開口径を１０μｍ、ランド部２１の開口径を２０μｍとし、ビア接続信頼性試験を行った。
【0055】
ビア接続信頼性は、以下の条件に則って実施し、抵抗値変化率±3% 以内，クラックおよび層間剥離がないことを合格の基準とした。
規格： ＪＥＳＤ22－Ａ106Ｂ（Ｃｏｎｄｉｔｉｏｎ Ｄ）
温度：－６５℃/５ｍｉｎ⇒常温/１ｍｉｎ→１５０℃/５ｍｉｎ
サイクル：５００サイクル
規格： ＪＥＳＤ22－Ａ106Ｂ（Ｃｏｎｄｉｔｉｏｎ Ｄ）
温度：－６５℃/５ｍｉｎ⇒常温/１ｍｉｎ→１５０℃/５ｍｉｎ
サイクル：５００サイクル
【0056】
＜比較例＞
比較例については、図１６を用いて説明する。比較例では、ビア／ランド部２３、および、回路配線部２２の導体層６とシード層５をエッチングは行わず、第２層（トレンチ層）１９の導体上面および第２層の非導体部と第２層の直下の第１層（ビア層）２９との間に化学的密着層２４を形成しなかった。
比較例については、図１６を用いて説明する。比較例では、ビア／ランド部２３、および、回路配線部２２の導体層６とシード層５をエッチングは行わず、第２層（トレンチ層）１９の導体上面および第２層の非導体部と第２層の直下の第１層（ビア層）２９との間に化学的密着層２４を形成しなかった。
【0057】
＜作用効果の確認＞
上記の本発明の実施形態である実施例１～３及び比較例のビア接続信頼性試験の結果を表１に示す。本発明の実施形態に係る第２層（トレンチ層）１９と第１層（ビア層）２９の界面が凹凸面形状にし、エッチング量を増やすことで、トレンチ層の樹脂／ビア層の樹脂界面への応力の低減および密着性が向上し、十分にビア接続信頼性の確保ができた。
上記の本発明の実施形態である実施例１～３及び比較例のビア接続信頼性試験の結果を表１に示す。本発明の実施形態に係る第２層（トレンチ層）１９と第１層（ビア層）２９の界面が凹凸面形状にし、エッチング量を増やすことで、トレンチ層の樹脂／ビア層の樹脂界面への応力の低減および密着性が向上し、十分にビア接続信頼性の確保ができた。
【0058】
また、エッチング量を増やさなくても、第２層（トレンチ層）１９の導体上面全体または、一部およびトレンチ層の非導体部および露出したシード密着層４とこれに隣接するビア層との間に化学的密着層２４を形成することにより、トレンチ層の樹脂／ビア層の樹脂界面への応力の低減および密着性が向上し、ビア接続信頼性の確保ができることが示された。
【0059】
【表1】
【0060】
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
【符号の説明】
【0061】
１ 支持体
２ 剥離層
３ 感光性樹脂層
４ シード密着層
５ シード層
６ 導体層
７ レジストパターン
８ ソルダーレジスト層
９ 表面処理層
１０ はんだ
１１ 支持体上の多層配線基板
１４ ＦＣ－ＢＧＡ基板
１６ 半導体装置
１７ 半導体素子
１８ 第１層
１９ 第２層
２０ ビア部
２１ ランド部
２２ 回路配線部
２３ ビア／ランド部
２４ 化学的密着層
２９ 第２層１９の直上に形成する第１層
３０ 多層配線基板
３１ 第１非導体部
３２ 第２非導体部
３３ 第１導体部
３４ 第２導体部
２ 剥離層
３ 感光性樹脂層
４ シード密着層
５ シード層
６ 導体層
７ レジストパターン
８ ソルダーレジスト層
９ 表面処理層
１０ はんだ
１１ 支持体上の多層配線基板
１４ ＦＣ－ＢＧＡ基板
１６ 半導体装置
１７ 半導体素子
１８ 第１層
１９ 第２層
２０ ビア部
２１ ランド部
２２ 回路配線部
２３ ビア／ランド部
２４ 化学的密着層
２９ 第２層１９の直上に形成する第１層
３０ 多層配線基板
３１ 第１非導体部
３２ 第２非導体部
３３ 第１導体部
３４ 第２導体部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】