特開 2022-34518 柔軟な試験システムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022034518

(43)【公開日】2022-03-03

(54)【発明の名称】柔軟な試験システムおよび方法

(51)【国際特許分類】

   G01R 31/28 20060101AFI20220224BHJP

【ＦＩ】

G01R31/28 H

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2021111704

(22)【出願日】2021-07-05

(31)【優先権主張番号】16/996,756

(32)【優先日】2020-08-18

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】390005175

【氏名又は名称】株式会社アドバンテスト

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】バウティスタ マイケル

【テーマコード（参考）】

2G132

【Ｆターム（参考）】

2G132AA01

2G132AB05

2G132AC03

2G132AC14

2G132AD06

2G132AD07

2G132AE08

2G132AE11

2G132AE22

2G132AG01

2G132AL09

(57)【要約】      （修正有）

【課題】試験システムにおける異なるタイプの試験手順の効率的かつ効果的である柔軟な実施を促進する。
【解決手段】試験システムが、事前適格認定試験コンポーネント２３１、２３２、および２３９と、機能試験コンポーネント２４１、２４２、および２４９と、コントローラ２２０と、トランシーバ２７１、２７２、および２７９と、スイッチ２５１、２５２、および２５９とを備える。事前適格認定試験コンポーネントは、被試験デバイス２９１、２９２、および２９９に対して事前適格認定試験を行う。機能試験コンポーネントは、被試験デバイスに対して機能試験を行う。コントローラは、事前適格認定試験および機能試験間での選択を指示する。トランシーバは、被試験デバイスに信号を送信する、および、被試験デバイスから信号を受信する。スイッチは、トランシーバを事前適格認定試験コンポーネントおよび機能試験コンポーネントに選択的に連結する。
【選択図】図２

【特許請求の範囲】

【請求項1】

被試験デバイス（ＤＵＴ）に対して、リンク品質についてのビット誤り率試験（ＢＥＲＴ）を含む事前適格認定試験を行うように構成されている事前適格認定試験コンポーネントであって、
前記事前適格認定試験コンポーネントから前記ＤＵＴに転送され、前記事前適格認定試験コンポーネントによって前記ＤＵＴからの送信信号として受信される試験信号の単純なループバック、および、
前記ＤＵＴから受信されるＢＥＲＴパターンであって、前記ＤＵＴによって生成される、ＢＥＲＴパターン
の両方を分析するように構成されている、事前適格認定試験コンポーネントと、
前記ＤＵＴに対して機能試験を行うように構成されている機能試験コンポーネントと、
前記ＤＵＴのための前記事前適格認定試験および前記機能試験間での選択を指示するように構成されているコントローラであって、前記ＤＵＴのための選択の指示専用である、コントローラと、
前記ＤＵＴに信号を送信し、前記ＤＵＴから信号を受信するように構成されているトランシーバと、
前記トランシーバを前記事前適格認定試験コンポーネントおよび前記機能試験コンポーネントに選択的に連結するように構成されているスイッチと
を備える、試験システム。

【請求項2】

前記事前適格認定試験は、チャネルの完全性をチェック／検証する、請求項１に記載の試験システム。

【請求項3】

前記機能試験は、スキャン試験を含む、請求項１または２に記載の試験システム。

【請求項4】

前記コントローラは、単一の試験システムにおける継続的な事前適格認定試験および機能試験を可能にするように構成されている、請求項１から３のいずれか一項に記載の試験システム。

【請求項5】

前記事前適格認定試験および前記機能試験間での前記選択は、前記試験システムおよび別の別個の試験システムのソケット間で前記ＤＵＴを物理的に移動させることなく行われる、請求項１から４のいずれか一項に記載の試験システム。

【請求項6】

前記コントローラは、前記ＢＥＲＴをサポートするハードマクロを有する、請求項１から５のいずれか一項に記載の試験システム。

【請求項7】

前記ＤＵＴの付近の周囲環境条件を制御するように構成されている環境制御コンポーネントをさらに備える、請求項１から６のいずれか一項に記載の試験システム。

【請求項8】

第１のタイプの試験手順を選択する段階であって、前記第１のタイプの試験手順は、ビット誤り率試験（ＢＥＲＴ）を含むリンク品質試験である、選択する段階と、
試験システム内の被試験デバイスに対して前記第１のタイプの試験手順を行う段階であって、前記被試験デバイスから受信された信号内のビット誤り率を分析する段階を有する、行う段階と、
第２のタイプの試験手順を選択する段階であって、前記第２のタイプの試験手順は、機能試験である、選択する段階と、
同じ試験システム内で前記被試験デバイスに対して前記第２のタイプの試験手順を行う段階であって、前記被試験デバイスに試験パターンを転送する段階および前記被試験デバイスから返された論理ビットシーケンスの信号を分析する段階を有する、行う段階と、
を備え、
前記被試験デバイスは、前記第１のタイプの試験手順を選択する段階、前記第１のタイプの試験手順を行う段階、前記第２のタイプの試験手順を選択する段階、および前記第２のタイプの試験手順を行う段階のそれぞれの全体を通して前記試験システムに連結されたままである、試験方法。

【請求項9】

前記第１のタイプの試験手順を選択する段階、前記第１のタイプの試験手順を行う段階、前記第２のタイプの試験手順を選択する段階、および前記第２のタイプの試験手順を行う段階は自動的である、請求項８に記載の試験方法。

【請求項10】

前記第１のタイプの試験手順を選択する段階および前記第２のタイプの試験手順を選択する段階は、それぞれの試験タイプ選択トリガに基づいている、請求項８または９に記載の試験方法。

【請求項11】

前記第１のタイプの試験手順を選択する段階、前記第１のタイプの試験手順を行う段階、前記第２のタイプの試験手順を選択する段階、および前記第２のタイプの試験手順を行う段階は反復的に行われる、請求項８から１０のいずれか一項に記載の試験方法。

【請求項12】

前記第１のタイプの試験手順を選択する段階および前記第１のタイプの試験手順を行う段階が最初に行われ、
前記第１のタイプの試験手順を選択する段階および前記第１のタイプの試験手順を行う段階は、結果が前記第１のタイプの試験手順が許容可能であることを示している場合に実行され、
前記試験方法は、
前記第２のタイプの試験手順が前記第１のタイプの試験手順の前記結果に問題があることを示している場合に、前記第１のタイプの試験手順を選択する段階および前記第１のタイプの試験手順を行う段階の追加のバージョンを実行する段階と、
前記第１のタイプの試験手順を行う段階の前記追加のバージョンが許容可能である場合に、前記第２のタイプの試験手順を選択する段階および前記第２のタイプの試験手順を行う段階の追加のバージョンを実行する段階と
をさらに備える、請求項８から１１のいずれか一項に記載の試験方法。

【請求項13】

前記第１のタイプの試験手順の前記追加のバージョンは、前記第１のタイプの試験手順の前記最初のバージョンよりも厳密である、請求項１２に記載の試験方法。

【請求項14】

前記機能試験は、自動試験パターン生成（ＡＴＰＧ）シーケンスを利用するスキャン試験手順を有する、請求項８から１３のいずれか一項に記載の試験方法。

【請求項15】

被試験デバイスの試験を指示するように構成されているテスタと、
前記テスタに通信可能に連結されているロードボードと
を備え、
前記テスタは、前記被試験デバイスに対してビット誤り率試験（ＢＥＲＴ）および機能試験を選択的に行い、
前記ロードボードは、前記被試験デバイスに通信可能に連結するように、かつ、前記被試験デバイスと分離するように構成されており、
前記被試験デバイスは、前記被試験デバイスに対する前記ＢＥＲＴおよび前記機能試験の実行中および実行間に前記ロードボードに連結されたままである、試験システム。

【請求項16】

前記被試験デバイスに対する前記ＢＥＲＴおよび前記機能試験の実行間での選択は自動的である、請求項１５に記載の試験システム。

【請求項17】

前記テスタは、トランシーバをＢＥＲＴコンポーネントおよび機能試験コンポーネントに選択的に連結するように構成されているスイッチを有し、前記トランシーバは、前記被試験デバイスに通信可能に連結するように、かつ、前記被試験デバイスと分離するように構成されている、請求項１５または１６に記載の試験システム。

【請求項18】

チャネルの完全性を分析するために、前記ＢＥＲＴの結果が利用される、請求項１５から１７のいずれか一項に記載の試験システム。

【請求項19】

ＢＥＲＴパラメータは、送信／受信周波数およびビットパターンを含む、請求項１５から１８のいずれか一項に記載の試験システム。

【請求項20】

前記テスタは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を有する、請求項１５から１９のいずれか一項に記載の試験システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子試験の分野に関する。

【背景技術】

【0002】

電子システムおよび電子デバイスは、現代社会の進歩に向けて著しい貢献をしており、様々なビジネス、科学、教育、および娯楽応用において情報を分析し、通信する際に、生産性の向上およびコストの削減を促進している。これらの電子システムおよび電子デバイスは、適切なオペレーションを保証するために試験されることが一般的である。システムおよびデバイスの試験は著しく進歩しているが、従来の手法は、通常は費用がかかり、スループットおよび利便性に関して制限があることが多い。

【0003】

被試験デバイス（ＤＵＴ）は、複雑であることが多く、信頼できる結果を達成するためには異なるタイプの複雑な試験手順を必要とする。通常、試験は、被試験デバイスが正常に実行および機能しているかどうかを決定することを対象としている。さらに、多くの機能および性能試験は、事前適格認定、すなわち、事前スクリーニング試験手順を必要とする。例えば、チャネルの完全性をチェック／検証するために、ビット誤り率試験などのリンク品質試験が行われる。

【0004】

従来の試験手法は、典型的には、機能試験および事前適格認定試験を行うために、それぞれの異なる別個の試験システムを必要とする。ＤＵＴは、別個の／専用の事前適格認定試験機器に投入され、事前適格認定試験（例えば、リンク品質試験、ビット誤り率試験（ＢＥＲＴ）など）が行われ、次いで、ＤＵＴは、事前適格認定試験機器から取り外され、機能試験用の異なる別個の機能テスタに投入される。機能試験エラー／デバッグが、追加の事前適格認定タイプの試験が必要であることを示す場合、ＤＵＴをしばしば機能テスタと別個の事前適格認定試験機器との間で再び交互に移動させなければならない。別個の事前適格認定試験機器および機能テスタへのＤＵＴの投入／取り出しには、多くの試験関連コストが発生する。

【0005】

従来の試験システムは、典型的には、多数のロードボードトレイ内の被試験デバイス（ＤＵＴ）を含むラックを有する大きい被制御環境チャンバを含む。ロードボードトレイは、手動で被試験デバイスが配置され、環境チャンバ内に挿入され、手動でテスタ電子機器に接続される。このプロセスは、労働集約的かつ面倒であり得る。被試験デバイスを追加または取り外すことができる前に、通常、最初にトレイ全体を手動で取り外さなければならない。

【0006】

従来のシステムは、典型的には、複数の異なるタイプの試験に関して効率的ではない。これは、１）別個の異なるシステムは、製作およびオペレーションに費用がかかり、２）別個の試験システム間の被試験デバイスの物理的な操作（例えば、挿入、取り外しなど）は労働集約的であるからである。通常、手動でロードボードを環境チャンバから取り外して交換し、手動で多数の被試験デバイスを配置し、次いで、手動でテスタスライスに再連結する必要があるため、作業量はかなり多い。従来の試験ヘッドおよびオーブンエンクロージャのアクセス制限、ならびに試験スライスおよびロードボード連結の典型的なハードワイヤードの性質はすべて、タスクの困難性を増す。

【0007】

従来の試験手法の他の態様もまた、生産性およびスループットに悪影響を及ぼすことが多い。被試験デバイスを１つの別個の試験システムから別の試験システムに物理的に移動させるためには、通常、従来のテスタシステム全体（例えば、試験ヘッド、オーブンなど）を停止し、環境チャンバまたはオーブンを開く必要がある（環境条件の維持が失われる）。これらの面倒な従来の被試験デバイス手法は、通常、すべての被試験デバイスの試験オペレーションを中断し、典型的には、他のデバイスが物理的に操作されている間に、いくつかのデバイスの柔軟なまたは継続的な試験を可能にしない。異なるタイプの試験（例えば、事前適格認定試験、機能試験、性能試験など）を行うための従来の手法に関連するコストおよび困難性のために、より安価で、かつ便利な製造電子デバイス試験手法が長く必要とされてきている。

【発明の概要】

【0008】

提示される実施形態は、試験システムにおける異なるタイプの試験手順の効率的かつ効果的である柔軟な実施を促進する。一実施形態では、試験システムが、事前適格認定試験コンポーネントと、機能試験コンポーネントと、コントローラと、トランシーバと、スイッチとを備える。事前適格認定試験コンポーネントは、被試験デバイス（ＤＵＴ）に対して事前適格認定試験を行うように構成されている。機能試験コンポーネントは、ＤＵＴに対して機能試験を行うように構成されている。コントローラは、事前適格認定試験および機能試験間での選択を指示するように構成されている。例示的な一実施例では、コントローラは、ＤＵＴ専用の選択指示を提供する。別の例示的な実施例では、コントローラは、複数のＤＵＴのための選択指示を提供する。トランシーバは、ＤＵＴに信号を送信する、およびＤＵＴから信号を受信するように構成されている。スイッチは、トランシーバを事前適格認定試験コンポーネントおよび機能試験コンポーネントに選択的に連結するように構成されている。

【0009】

一実施形態では、ＤＵＴに対する事前適格認定試験は、ビット誤り率試験（ＢＥＲＴ）を含む。ＢＥＲＴは、リンク品質について試験することを対象とし得る。事前適格認定試験コンポーネントは、事前適格認定コンポーネントからＤＵＴに転送され、事前適格認定コンポーネントによってＤＵＴからの送信信号として受信する試験信号の単純なループバックを分析するように構成され得る。事前適格認定試験コンポーネントはまた、ＤＵＴから受信されるＢＥＲＴパターンを分析するように構成され得、ＢＥＲＴパターンはＤＵＴによって生成される。事前適格認定試験は、チャネルの完全性をチェック／検証し得る。

【0010】

一実施形態では、コントローラは、単一の試験システムにおける継続的な事前適格認定試験および機能試験を可能にするように構成されている。例示的な一実施例では、事前適格認定試験および機能試験間での選択は、試験システムおよび別の別個の試験システムのソケット間でＤＵＴを物理的に移動させることなく行われる。機能試験は、スキャン試験を含み得る。スキャン試験は、ＤＵＴの機能オペレーションを試験することを対象とし得る（例えば、ＪＴＡＧ(Ｊｏｉｎｔ Ａｃｔｉｏｎ Ｔｅｓｔ Ｇｒｏｕｐ)タイプの試験など）。コントローラは、ＢＥＲＴをサポートするハードマクロを含み得る。試験システムはまた、ＤＵＴの付近の周囲環境条件を制御するように構成されている環境制御コンポーネントを備え得る。

【0011】

一実施形態では、試験方法が、第１のタイプの試験手順を選択する段階と、試験システム内の被試験デバイスに対して第１のタイプの試験手順を行う段階と、第２のタイプの試験を選択する段階と、同じ試験システム内で被試験デバイスに対して第２のタイプの試験手順を行う段階とを備える。第１のタイプの試験手順は、事前適格認定試験手順であり得る。第１のタイプの試験手順は、リンク品質試験（例えば、ビット誤り率試験（ＢＥＲＴ）などを含む）であり得る。第１のタイプの試験手順は、被試験デバイスから受信した信号のビット誤り率を分析する段階を有し得る。第２のタイプの試験手順は、機能試験手順であり得る。第２のタイプの試験手順は、被試験デバイスへ／からパケットを移動させる段階と、被試験デバイスから返された論理ビットシーケンスの信号を分析する段階とを有し得る。一実施形態では、被試験デバイスは、第１のタイプの試験手順を選択する段階、第１のタイプの試験手順を行う段階、第２のタイプの試験を選択する段階、および第２のタイプの試験手順を行う段階のそれぞれの全体を通して、試験システムに連結されたままである。第２のタイプの試験手順は、被試験デバイスを試験システムから取り外し、それらを別の別個の試験システムに配置することなく第１のタイプの試験手順と同じ試験システムにおいて行い得る。

【0012】

試験手順のタイプを選択する段階、および試験手順を行う段階は自動的であり得る。第１のタイプの試験手順を選択する段階および第２のタイプの試験手順を選択する段階は、それぞれの試験タイプ選択トリガに基づき得る。機能試験は、自動試験パターン生成（ＡＴＰＧ）シーケンスを利用し得る。

【0013】

第１のタイプの試験手順を選択する段階、第１のタイプの試験手順を行う段階、第２のタイプの試験を選択する段階、および第２のタイプの試験手順を行う段階は、反復的に行われ得る。一実施形態では、最初に、第１のタイプの試験手順が選択され、行われる。結果が最初の第１のタイプの試験が許容可能であることを示す場合、プロセスは切り替わり、第２のタイプの試験手順の選択および実行に進む。一実施形態では、第２のタイプの試験（例えば、機能試験など）は、第１のタイプの試験に関する懸念（例えば、事前適格認定試験の問題など）を示す結果を有し得る。例示的な一実施例では、予想される統計的基準の外側またはそれを超える複数のＤＵＴにおける同様の機能試験障害またはエラーが、ＢＥＲＴ試験に問題があることを示し得る。第２のタイプの試験が、最初の第１のタイプの試験の結果に問題があることを示す場合、第１のタイプの試験手順の選択および実行の追加のバージョンが実行され得る。第１のタイプの試験手順の追加のバージョンは、第１のタイプの試験手順の最初のバージョンよりも厳密であり得る。第１のタイプの試験手順の追加のバージョンの結果が許容可能である場合、プロセスは再び切り替わり、第２のタイプの試験の実行を継続し得る。第１のタイプの試験および第２のタイプの試験間での交互の選択は、ユーザ起動であるか、または自動的であり得る。

【0014】

一実施形態では、試験システムが、テスタおよびロードボードを備える。テスタは、被試験デバイスの試験を指示するように構成されている。テスタは、被試験デバイスに対してビット誤り率試験（ＢＥＲＴ）および機能試験を選択的に行う。ロードボードは、テスタに通信可能に連結されている。ロードボードは、被試験デバイスに通信可能に連結するように、かつ、被試験デバイスと分離するように構成されている。被試験デバイスは、被試験デバイスに対するビット誤り率試験および機能試験の実行中および実行間にロードボードに連結されたままである。被試験デバイスに対するビット誤り率試験および機能試験の実行間での選択は、自動的であり得る。テスタは、トランシーバをＢＥＲＴコンポーネントおよび機能試験コンポーネントに選択的に連結するように構成されているスイッチを有し得る。トランシーバは、被試験デバイスに通信可能に連結するように、かつ、被試験デバイスと分離するように構成され得る。例示的な一実施例では、チャネルの完全性を分析するために、ビット誤り率試験の結果が利用される。ビット誤り率試験のパラメータには、送信／受信周波数およびビットパターンが含まれ得る。テスタは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を有し得る。

【図面の簡単な説明】

【0015】

本明細書に組み込まれ、本明細書の一部を形成する添付図面は、本発明の原理についての例示的な説明を目的に含まれており、本発明を本明細書に例示される特定の実施例に限定する意図はない。これらの図面は、特に別段の指示がない限り、原寸に比例してはいない。

【0016】

【図1】一実施形態による例示的な試験環境またはシステムのブロック図である。

【0017】

【図2】一実施形態による例示的な試験システムのブロック図である。

【0018】

【図3】一実施形態による試験方法のブロック図である。

【0019】

【図4】一実施形態による例示的な試験システムのブロック図である。

【0020】

【図5】一実施形態による別の例示的な試験システムのブロック図である。

【発明を実施するための形態】

【0021】

ここで、本発明の好適な実施形態を詳細に参照することとし、これらの例が添付図面に例示されている。本発明は、好適な実施形態と共に説明されるが、これらによって、本発明をこれらの実施形態に限定する意図はないことを理解されたい。反対に、本発明は、代替例、修正例、および均等例をカバーすることが意図されており、これらは、添付の特許請求の範囲によって定められる本発明の精神および範囲の中に含まれ得る。さらに、以下の本発明の詳細な説明において、多くの具体的な詳細が、本発明の十分な理解を提供するために記載されている。しかしながら、これらの具体的な詳細がなくても本発明が実施され得ることは、当業者には明らかであろう。他の例では、よく知られた方法、手順、コンポーネント、および回路は、本発明の態様を不必要に曖昧にしないように、詳細には説明されてはいない。

【0022】

提示される実施形態は、電子デバイスの便利かつ効率的な試験を促進する。被試験デバイスは、単一の試験システムにおいて、容易に事前適格認定され、すなわち事前スクリーニングされて、機能的に試験され得る。一実施形態では、柔軟な試験システムおよび方法が、同じハードウェア構成で複数の異なる試験オペレーションモード（例えば、ＢＥＲＴモード、機能試験モードなど）をサポートする。例示的な一実施例では、これは、機能試験モードオペレーションをも行うテスタシステムに、チャネルの完全性およびリンク品質の診断試験を統合することを伴う。結果として得られる製品は、他の手法（例えば、機能試験またはＢＥＲＴをサポートするようにテスタ／ＦＰＧＡを再構成することができるが、両方を単一の構成でサポートしない）とは異なり、再構成なしに機能試験およびリンク試験をサポートすることができる。試験システムおよび方法はまた、機能試験またはＢＥＲＴにおいてＤＵＴが個別に試験されることを可能にする。柔軟な試験システムおよび方法は、再構成がすべてのＤＵＴの機能試験を終了して、ＢＥＲＴのために再構成することを必要とする他の手法とは異なる。柔軟な試験システムおよび方法は、チャネルに関連するビット誤り率を試験または検査することによってチャネルの完全性を検証するために、テスタ内のＢＥＲＴ分析を可能にすることを対象とし得る。

【0023】

図１は、一実施形態による例示的な試験環境またはシステム１００のブロック図である。試験環境またはシステム１００は、被試験デバイス（例えば、１１０、１１１、１１２など）、ロードボード１２０、試験システム１３０、およびユーザ試験インターフェース１４０を含む。被試験デバイス（例えば、１１０、１１１、１１２など）は、試験システム１３０に連結される試験ボードまたはロードボード１２０に連結され、試験システム１３０は、次に、ユーザインターフェース１４０に連結される。ユーザ試験インターフェース１４０は、ＣＰＵ２４１、メモリ１４２、およびディスプレイ１４３を含む。一実施形態では、試験システム１３０は、試験アクセラレータ１３１を含むＦＰＧＡを含む。ＦＰＧＡは、持続性試験情報の予備分析を行うように構成される。ロードボード１２０は、被試験デバイスを試験システムに電気的かつ物理的に連結するように構成される。

【0024】

１つの形態またはタイプの試験から別の形態またはタイプの試験への変換は、自動的であり得る。一実施形態では、事前適格認定試験の結果が特定のトリガまたは閾値を満たすと、システムは、機能試験を自動的にセットアップし、開始し得る。一実施形態では、システム内の試験が、より厳密な事前適格認定試験（例えば、ＢＥＲＴ試験など）をセットアップし、行い得る。このより厳密な事前適格認定試験は、最初の事前適格認定試験が特定のベンチマークまたは閾値を満たさない場合に開始し得る。

【0025】

一実施形態では、事前適格認定試験（例えば、チャネルの完全性試験、ＢＥＲＴなど）の能力および機能試験の能力がテスタに追加される。例示的な一実施例では、テスタは、事前適格認定試験モードと機能試験モードとの間で選択するように動作するスイッチを含み得る。スイッチは、選択された情報をトランシーバに送信する。トランシーバは、被試験デバイスに通信可能に連結される。制御および試験情報へのアクセスは、共通のインターフェースを介してユーザに提供され得る。

【0026】

図２は、一実施形態による例示的な試験システム２００のブロック図である。試験システム２００は、被試験デバイス２９１、２９２および２９９に通信可能に連結されたテスタ２１０を含む。テスタ２１０は、コントローラ２２０と、事前適格認定試験コンポーネント２３１、２３２、および２９３と、機能試験コンポーネント２４１、２４２、および２４９と、スイッチ２５１、２５２、および２５９と、トランシーバ２７１、２７２、および２７９とを含む。コントローラ２２０は、事前適格認定試験コンポーネント（例えば、２３１、２３２、２９３など）、機能試験コンポーネント（例えば、２４１、２４２、２４９など）、およびスイッチ（例えば、２７１、２７２、２７９など）に通信可能に連結される。事前適格認定試験は、ＢＥＲＴ試験を含み得る。スイッチ２５１は、事前適格認定試験コンポーネント２３１、機能試験コンポーネント２４１、およびトランシーバ２７１に通信可能に連結される。スイッチ２５２は、事前適格認定試験コンポーネント２３２、機能試験コンポーネント２４２、およびトランシーバ２７２に通信可能に連結される。スイッチ２５９は、事前適格認定試験コンポーネント２３９、機能試験コンポーネント２４９、およびトランシーバ２７９に通信可能に連結される。一実施形態では、トランシーバは、イーサネット（登録商標）物理層（ＰＨＹ）トランシーバである。

【0027】

試験システム２００のコンポーネントは、協働して動作して、単一の試験システム上で複数のタイプの試験を行う。スイッチ２５１は、事前適格認定試験コンポーネント２３１または機能試験コンポーネント２４１をトランシーバ２７１に選択的に連結および分離する。スイッチ２５２は、事前適格認定試験コンポーネント２３２または機能試験コンポーネント２４２をトランシーバ２７２に選択的に連結および分離する。スイッチ２５９は、事前適格認定試験コンポーネント２３９または機能試験コンポーネント２４９をトランシーバ２７９に選択的に連結および分離する。コントローラ２２０は、それぞれの事前適格認定試験コンポーネントまたは機能試験コンポーネントの選択を制御する。コントローラ２２０はまた、それぞれの事前適格認定試験および機能試験の実行の指示にも関与する。トランシーバ２７１は、ＤＵＴ２９１に情報を転送し、ＤＵＴ２９１から情報を受信する。トランシーバ２７２は、ＤＵＴ２９２に情報を転送し、ＤＵＴ２９２から情報を受信する。トランシーバ２７９は、ＤＵＴ２９９に情報を転送し、ＤＵＴ２９９から情報を受信する。

【0028】

論理回路の消費量を最小限に抑えるために、一実施形態では、ＦＰＧＡ内に、複数のＤＵＴのためのモード（例えば、ＢＥＲＴモード、機能モードなど）の選択を提供できる単一のコントローラがある。代替実施形態では、各ＤＵＴは、専用コントローラを有し、これは、より高速な試験時間を促進し得る。ＢＥＲＴの構成可能なパラメータは、送信／受信周波数およびビットパターンを含み得る。ＦＰＧＡトランシーバは、ＢＥＲＴをサポートするハードマクロを有し得る。一実施形態では、別個のＢＥＲＴコンポーネントがそれぞれの個々のＤＵＴに専用である。システムおよびトランシーバは、ＦＰＧＡトランシーバのＢＥＲＴ能力にアクセスし、かつ、機能試験のためにトランシーバをセットアップするように正しく構成され得る。

【0029】

一実施形態では、ＢＥＲＴモードが自動的に選択され、リンク品質の事前スクリーニングが起動時に開始され得る。テスタのオペレーションは、最初のＢＥＲＴモードが完了した後、自動的に機能モードに切り替えられ得る。機能試験の結果に基づいて、かつデバッグプロセスの一部として、再びＢＥＲＴモードへのオプションのユーザ起動または自動の切り替えが行われ得る。

【0030】

図３は、一実施形態による試験方法のブロック図である。

【0031】

ブロック３１０において、第１のタイプの試験手順が選択される。実施形態では、第１のタイプの試験手順は、事前適格認定試験手順である。例示的な一実施例では、第１のタイプの試験手順は、ＢＥＲＴ手順である。

【0032】

一実施形態では、ＢＥＲＴコンポーネントは、論理１および０の所定の応力パターンを生成する試験パターンジェネレータと、応答パターンを、送信されたパターンと比較するアナライザとを含む。様々なタイプのＢＥＲＴ試験（例えば、擬似ランダムバイナリシーケンス（ＰＲＢＳ）、準ランダム信号源（ＱＲＳＳ）、Ｍｉｎ／Ｍａｘ、論理１および論理０の特定比、ブリッジタップ、マルチパットなど）を実施し得ることを理解されたい。

【0033】

ブロック３２０において、第１のタイプの試験手順が試験システムにおいて行われる。第１のタイプの試験手順は、試験システムに投入されたＤＵＴに対して行われる。

【0034】

ブロック３３０において、第２のタイプの試験手順が選択される。この選択は、試験タイプのトリガに基づき得る。トリガは、特定のターゲットまたは閾値に基づき得る。

【0035】

ブロック３４０において、試験システムにおいて第２のタイプの試験手順を行う。第２のタイプの試験手順は、ＤＵＴを試験システムから取り外し、それらを別の別個の試験システムに配置することなく同じ試験システム内で行われる。実施形態では、第２のタイプの試験手順は、機能試験手順である。

【0036】

第１のタイプの試験手順および第２のタイプの試験手順間での試験システムの選択は、反復的であり得ることを理解されたい。一実施形態では、追加のまたはより厳密な第１のタイプの試験を行うかどうかが決定され、試験システムは、より厳密な第１のタイプの試験を行うことを選択する。一実施形態では、最初の事前適格認定ベンチマークまたは閾値が満たされ、試験システムが機能試験を開始する。例示的な一実施例では、機能試験結果が、事前適格認定タイプの問題に関する懸念を示す結果を有する。例示的な一実施例では、予想される統計的基準の外側またはそれを超える複数のＤＵＴにおける同様の機能試験障害またはエラーが、ＢＥＲＴ試験に問題があることを示し得る。一実施形態では、試験システムからＤＵＴを取り外す必要なくＢＥＲＴ試験に戻る選択がなされ、より厳密なＢＥＲＴ試験が行われる。より厳密なＢＥＲＴ試験に合格したＤＵＴの継続的な機能試験のために、システムを再び便利にセットアップし得ることを理解されたい。一実施形態では、試験システムは、事前適格認定タイプの試験および機能試験間で複数回、交互に切り替わり得る。

【0037】

選択可能な試験システムおよび方法は、様々な試験システム構成または手法で実施できることを理解されたい。図４は、一実施形態による例示的な試験システムのブロック図である。これは、オーブンラック１０と、加熱および冷却要素１１とを含む大きい被制御環境チャンバまたはオーブン７１からなる。オーブンラック１０は、多数のロードボードトレイ３１、３２、３３、３４、４１、４２、４３、および４４内に被試験デバイス（ＤＵＴ）を含む。環境試験チャンバ７１は、試験ラック１０を囲む固体壁および固体ドア７２を有する。加熱および冷却要素１１は、広い温度範囲（例えば、－１０～１２０℃）を有し得る。テスタまたは試験ヘッド８１は、システムコントローラネットワークスイッチ５２、システム電源コンポーネント５３、およびテスタスライス５０（テスタスライスはテスタ電子機器を含む）を含む様々なラックコンポーネントを含む。ロードボードトレイ（例えば、３０、３１など）は、テスタスライス５０に接続される（複数のロードボードトレイが単一のテスタスライスに連結され得る）。また、テスタトレイ３０および被試験デバイス（例えば、９１、９２など）のブロック図もある。ロードボードトレイに、手動で被試験デバイスが配置される。完全なテスタートレイ（例えば、３０、３１など）が手動で環境チャンバ７１に挿入され、手動でテスタ電子機器（例えば、５０、５２、５３など）に接続される。このプロセスは、労働集約的、かつ面倒であり得る（例えば、このプロセスは、環境チャンバ７１のドア７２を開け、ドア７２を通して手動でトレイを適切な位置に挿入することを試みることを必要とする）。一実施形態では、事前適格認定試験および機能試験の両方を実施する柔軟な試験システムは、従来の試験手法とは異なり、別個の試験システム間でのＤＵＴの費用および時間のかかる複数回の移動を必要としない。

【0038】

一実施形態では、試験システムは、試験オペレーションを制御するデバイスインターフェースボードおよびテスタ電子機器を含む。テスタ電子機器をエンクロージャ内に設置することができ、これらは合わせてプリミティブと呼ばれる。デバイスインターフェースボードは、被試験デバイスの物理的操作（例えば、手動操作、ロボット操作など）を可能にする被試験デバイスアクセスインターフェースを有する。被試験デバイスは、別の被試験デバイスの試験オペレーションに対する干渉もしくは影響をほとんどまたは全く伴わずに、物理的に独立して操作し得る。デバイスインターフェースボードおよびそれらのロードボードは、様々なデバイスフォームファクタに適応するように便利にセットアップされ得る。一実施形態では、ロードボードは、被試験デバイスインターフェースおよび汎用プリミティブインターフェースを用いて構成される。例示的な一実施例では、デバイスインターフェースボードは、被試験デバイスの周囲環境を制御し得る。

【0039】

図５は、一実施形態による例示的な試験システム５００のブロック図である。試験システム５００は、試験プリミティブ５９０（例えば、被試験デバイスのための試験制御ハードウェアおよび電源コンポーネントなどを含む）と、プリミティブ５９０の前に配置され、それに連結されたデバイスインターフェースボード（ＤＩＢ）５１０とを含む。一実施形態では、デバイスインターフェースボード５１０は、部分的なエンクロージャであり、連結機構またはコンポーネント５５０内に配置された被試験デバイス５２０に連結するように構成される。ロードボードもプリミティブ５９０に連結され、それと電気的に相互作用して、被試験デバイス５２０を試験するための電力および高速電気信号を得る。デバイスインターフェースボードは、被試験デバイスの環境へおよびそこから空気を流す空気流路５４４を含み得る。空気流路５４４は、バッフルを含み得る。デバイスインターフェースボード５１０の部分的なエンクロージャは、被試験デバイスに物理的にアクセスし易くする（例えば、遮るものがない、妨げられないなど）被試験デバイスアクセスインターフェース５７０を含む。環境制御コンポーネント５１１および５１４が、被試験デバイスの周囲環境条件（例えば、温度、空気流量など）を制御し、維持する。環境制御コンポーネントは、被試験デバイスのオペレーションへの外部環境条件からの干渉を阻止または軽減する環境エンベロープを作成し得る。試験システム５００へのアクセスは、試験システム４００よりも容易であり得るが、事前適格認定試験および機能試験の両方を実施する柔軟な試験システムは、従来の試験手法とは異なり、別個の試験システム間でのＤＵＴの費用および時間のかかる複数回の移動を必要としないという利点を依然として提供し得る。

【0040】

柔軟な試験システムおよび方法を利用して、他の試験手法と同様の結果を達成し得ることを理解されたい。一実施形態では、ＢＥＲＴ手順は、他の手法と同様にチャネルの伝送線の完全性を試験することを対象とするが、異なる方法で行われる。ＢＥＲＴモードは、ある意味、リンク品質試験の代替／追加として見なし得る。

【0041】

一実施形態では、ＤＵＴのＢＥＲＴ特徴は、テスタから試験信号を受信し、その信号をＤＵＴからの送信信号としてテスタに送り返し得るループバック特徴を含む。一実施形態では、ＤＵＴは、ＢＥＲＴをサポートするために追加の能力を有する。例示的な一実施例では、ＤＵＴは、受信ビット誤り率を測定し、ＢＥＲＴパターンをテスタに送信し得、単純なループバック特徴よりも優れたリンク品質試験を提供する。単純なＢＥＲＴループバックＤＵＴ構成では、ビット誤りの原因（例えば、テスタからＤＵＴへの送受信リンク、ＤＵＴからテスタへの送受信リンクなど）を分離することが困難な場合がある。しかしながら、誤りの原因の検出は、受信ビット誤り率を測定し、ＢＥＲＴパターンを送信できるＤＵＴにおいてより容易であり得る。

【0042】

したがって、本発明の実施形態は、単一の試験システムにおける、被試験デバイスに対する便利な複数の異なるタイプの試験手順を用いて、効率的かつ効果的な試験を促進し得る。一実施形態では、柔軟な試験システムおよび方法は、事前適格認定試験（例えば、リンク品質試験、ＢＥＲＴ試験など）および機能試験を行うために、別個の／専用の試験機器を必要としない。例示的な一実施例では、試験システムは、事前適格認定試験と機能試験とを、他の試験電子コンポーネント（例えば、プリミティブ、他のデバイスインターフェースボードなど）を変更することなく便利に切り替えることによって、複数の異なるタイプの試験を容易にサポートし得る。試験全体をより高速に行うことができ、顧客コスト全体が削減される。一実施形態では、コストの削減は、１）事前スクリーニングＢＥＲＴ専用機械からの投入および取り出し、２）専用ＢＥＲＴ機器の供給／維持、および３）専用ＢＥＲＴ機器のための工場フロア空間の提供に関連している。

【0043】

詳細な説明の一部は、コンピュータメモリ内のデータビットに対する手順、論理ブロック、処理、およびオペレーションの他の象徴的表象に関して提示されている。これらの説明および表現は、データ処理技術の当業者が、研究内容を他の当業者に効果的に伝達するために一般に用いる手段である。手順、論理ブロック、プロセスなどは、ここでは一般に所望の結果につながる自己矛盾のない一連の段階または命令であると考えられる。段階は、物理量の物理的操作を含む。通常、必ずしもそうであるとは限らないが、これらの量は、コンピュータシステムにおいて、格納され、転送され、組み合わされ、比較され、あるいは別の方法で操作可能である電気信号、磁気信号、光信号、または量子信号の形態を取る。主に、一般的に用いられているという理由で、これらの信号を、ビット、値、要素、記号、文字、用語または番号などと言及することが場合によっては便利であることが分かっている。

【0044】

しかしながら、これらのおよび同様の用語の全ては、適切な物理量と関連付けられており、これらの量に適用される単なる便利なラベルであることに留意されたい。別に具体的に述べられていない限り、以下の説明から明らかであるように、本出願の全体を通して「処理（ｐｒｏｃｅｓｓｉｎｇ）」、「演算処理（ｃｏｍｐｕｔｉｎｇ）」、「計算（ｃａｌｃｕｌａｔｉｎｇ）」、「決定（ｄｅｔｅｒｍｉｎｉｎｇ）」、「表示（ｄｉｓｐｌａｙｉｎｇ）」などの用語を利用する説明は、物理（例えば電子）量として表されたデータを操作し変換するコンピュータシステムまたは同様の処理デバイス（例えば、電気、光、または量子を使った演算処理デバイス）の動作およびプロセスを指すことを理解されたい。これらの用語は、コンピュータシステムのコンポーネント（例えば、レジスタ、メモリ、他のそのような情報記憶、送信または表示デバイスなど）内の物理量を操作するか、またはそれらの物理量を他のコンポーネント内の物理量として同様に表される他のデータに変換する処理デバイスの動作およびプロセスを指す。

【0045】

本発明の実施形態は、様々な異なるタイプの有形のメモリまたは記憶装置（例えば、ＲＡＭ、ＤＲＡＭ、フラッシュ、ハードドライブ、ＣＤ、ＤＶＤなど）に適合し、これらのメモリまたは記憶装置で実装され得ることを理解されたい。このメモリまたは記憶装置は、変更または再書き込みが可能であるが、非一時的記憶媒体とみなされてよい。非一時的記憶媒体を示すことによって、媒体の特性を制限することを意図せず、様々な記憶媒体（例えば、プログラマブル、消去可能、非プログラマブル、読出し／書込み、読出し専用など）を含むことができ、「非一時的」コンピュータ可読媒体はすべてのコンピュータ可読媒体を含み、唯一の例外は、一時的な伝搬信号である。

【0046】

以下は、新規手法と関連した例示的な概念または実施形態の一覧であることを理解されたい。この一覧は包括的ではなく、可能な実施例を必ずしも全て含んではいないことも理解されたい。以下の概念および実施形態は、ハードウェアで実装されてよい。一実施形態では、以下の方法またはプロセスは、様々な処理コンポーネントまたはユニットによって行われるオペレーションを説明する。例示的な一実施例では、方法、プロセス、オペレーションなどと関連した命令または指示がメモリに格納されてよく、オペレーション、機能、動作などをプロセッサに実施させてよい。

【0047】

メモリ記憶装置の管理システムおよび方法が、以下の例示的な概念または実施形態を含んでよいことを理解されたい。この一覧は包括的ではなく、可能な実施例を必ずしも全て含んではいないことも理解されたい。以下の概念および実施形態は、ハードウェア、ファームウェア、ソフトウェアなどにおいて実施可能である。一実施形態では、以下の概念は、様々な処理コンポーネントまたはユニットによって行われるオペレーションを説明する方法またはプロセスを含む。例示的な一実施例では、方法、プロセス、オペレーションなどと関連した命令または指示がメモリに格納されてよく、オペレーション、機能、動作などをプロセッサに実施させてよい。

【0048】

本発明の具体的な実施形態に関する前述の説明は、例示および説明を目的に提示されている。これらは、包括的であることも、本発明を開示されたまさにその形態に限定することも意図するものではなく、上記の教示を踏まえると、多くの修正および変形が可能であることは明らかである。これらの実施形態は、本発明の原理およびその実際の適用を最も適切に説明し、それにより、他の当業者が本発明および様々な実施形態を、企図される特定の用い方に適した様々な修正と共に最も適切に利用することを可能にするために選択され、説明された。本発明の範囲は、本明細書に添付される特許請求の範囲およびその均等物によって定められることが意図されている。方法クレームに含まれる段階の一覧は、クレームに明示的に述べられていない限り、これらの段階を実行するいかなる特定の順序も示唆するものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【外国語明細書】