特開 2022-35906 シリコン系半導体デバイスの切断・パッシベーション方法、及びシリコン系半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022035906

(43)【公開日】2022-03-04

(54)【発明の名称】シリコン系半導体デバイスの切断・パッシベーション方法、及びシリコン系半導体デバイス

(51)【国際特許分類】

   H01L 31/0216 20140101AFI20220225BHJP

   H01L 31/18 20060101ALI20220225BHJP

   H01L 21/316 20060101ALI20220225BHJP

   H01L 21/318 20060101ALI20220225BHJP

【ＦＩ】

H01L31/04 240

H01L31/04 460

H01L21/316 S

H01L21/318 B

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2020161933

(22)【出願日】2020-09-28

(31)【優先権主張番号】202010851032.8

(32)【優先日】2020-08-21

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】520214949

【氏名又は名称】晶科▲緑▼能（上海）管理有限公司

(71)【出願人】

【識別番号】519095522

【氏名又は名称】ジョジアン ジンコ ソーラー カンパニー リミテッド

(74)【代理人】

【識別番号】110000671

【氏名又は名称】八田国際特許業務法人

(72)【発明者】

【氏名】袁 雪 ▲てい▼

(72)【発明者】

【氏名】張 ▲きん▼ 宇

【テーマコード（参考）】

5F058

5F151

【Ｆターム（参考）】

5F058BC02

5F058BC03

5F058BC04

5F058BC08

5F058BC11

5F058BF04

5F058BF07

5F058BF23

5F058BF30

5F058BF63

5F058BH01

5F058BJ03

5F151AA02

5F151CB12

5F151CB22

5F151CB24

5F151CB28

5F151CB29

5F151DA03

5F151GA04

5F151GA15

5F151HA03

5F151HA06

5F151HA20

(57)【要約】      （修正有）

【課題】切断によるシリコン系半導体デバイスの効率低下を低減又は回避し、製造を効率化するシリコン系半導体デバイスの切断・パッシベーション方法を提供する。
【解決手段】切断プロセスを利用してシリコン系半導体デバイスの所定領域を切断し、前記所定領域に関連する第１表面を形成するステップＳ１０１と、前記第１表面を平滑化して、前記第１表面の表面形態を調整することで、前記第１表面のうちの非縁部領域の凸部と凹部の高さの差を２０ｎｍ未満にするステップＳ１０２と、前記平滑化後の前記第１表面をパッシベーションして、第１パッシベーション層を前記第１表面上に形成するステップＳ１０３と、を含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

切断プロセスを利用してシリコン系半導体デバイスの所定領域を切断し、前記所定領域に関連する第１表面を形成するステップと、
前記第１表面を平滑化して、前記第１表面の表面形態を調整することで、前記第１表面の非縁部領域中の凸部と凹部の高さの差を２０ｎｍ未満にするステップと、
前記平滑化後の前記第１表面をパッシベーションして、第１パッシベーション層を前記第１表面上に形成するステップと、を含むことを特徴とするシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項2】

前記第１パッシベーション層は、酸化ケイ素、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの少なくとも１種を含み、且つその厚さが３５ｎｍ以下である、ことを特徴とする請求項１に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項3】

前記平滑化は、
前記第１表面の非縁部領域を高エネルギー粒子で衝撃すること、
及び／又は、
荒い表面を有する器具を用いて前記第１表面を摩擦すること、を含むことを特徴とする請求項２に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項4】

前記平滑化において、前記シリコン系半導体デバイスの温度が３５０℃未満であり、且つ前記シリコン系半導体デバイスの温度が３００℃よりも高い時間が、６００秒以下である、ことを特徴とする請求項３に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項5】

前記パッシベーションは、
化学気相堆積法、物理気相堆積法、原子層堆積法、酸化パッシベーション法のうち１種又は複数種の組み合わせにより、前記第１表面をパッシベーションすることを含み、
前記パッシベーションにおいて、前記シリコン系半導体デバイスの温度が４５０℃未満であり、且つ前記シリコン系半導体デバイスの温度が３００℃よりも高い時間が、１２００秒未満である、ことを特徴とする請求項２に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項6】

前記パッシベーションにおいて、
前記第１表面に酸化剤を施して、前記シリコン系半導体のシリコン基板を、１５０℃～２５０℃で３０ｍｉｎ以下酸化し、厚さ１０ｎｍ以下の酸化ケイ素層を前記第１表面に形成し、
又は、オゾン酸化法で前記第１表面をパッシベーションして、厚さ８ｎｍ以下の酸化ケイ素層を前記第１表面に形成する、ことを特徴とする請求項５に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項7】

化学気相堆積法を用いて、前記第１パッシベーション層の製造に必要なアンモニアガスとシランとの混合ガスを導入し、前記第１表面上に厚さ５ｎｍ～３５ｎｍの窒化ケイ素層を堆積し、且つ窒化ケイ素は部分的に前記シリコン系半導体デバイスの第２表面と第３表面に堆積される、ことを特徴とする請求項５に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項8】

前記第１表面にパッシベーションを行った後、前記第１表面をアニーリングし、
前記アニーリングの温度が２００℃～５００℃であり、且つ前記シリコン系半導体デバイスの温度が４３０℃よりも高い時間が、４０秒未満であり、
前記アニーリングの時間が、１０ｍｉｎ以下である、ことを特徴とする請求項１～７のいずれか１項に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項9】

所定領域を切断してなる、前記所定領域に関連する第１表面を有するシリコン系半導体デバイスであって、
前記第１表面の非縁部領域中の凸部と凹部との高さの差が、２０ｎｍ未満であり、前記第１表面上に厚さ３５ｎｍ以下の第１パッシベーション層が存在する、ことを特徴とするシリコン系半導体デバイス。

【請求項10】

前記第１パッシベーション層は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうち少なくとも１種を含む、ことを特徴とする請求項９に記載のシリコン系半導体デバイス。

【請求項11】

前記第１パッシベーション層は酸化ケイ素層であり、その厚さが１０ｎｍ以下であり、
又は、前記第１パッシベーション層は水素含有窒化ケイ素層であり、且つその厚さが５～３５ｎｍである、ことを特徴とする請求項１０に記載のシリコン系半導体デバイス。

【請求項12】

前記第１パッシベーション層の成分は、部分的に前記シリコン系半導体デバイスの第２表面と第３表面に堆積され、前記第２表面は前記シリコン系半導体デバイスの太陽光照射に対向する表面であり、前記第３表面は前記第２表面とに対向する表面である、ことを特徴とする請求項１０に記載のシリコン系半導体デバイス。

【請求項13】

前記シリコン系半導体デバイスは、それぞれ前記第１表面、前記第２表面、前記第３表面のいずれとも交差する第４表面と第５表面を含み、前記第４表面と第５表面が互いに対向し、
前記第４表面及び前記第５表面のそれぞれに第２パッシベーション層が存在し、前記第２パッシベーション層は窒化ケイ素膜層又は酸窒化ケイ素膜層を含む、ことを特徴とする請求項１２に記載のシリコン系半導体デバイス。

【請求項14】

前記第２パッシベーション層は、アルミニウムを含有し、且つ厚さが１００ｎｍ以上である、ことを特徴とする請求項１３に記載のシリコン系半導体デバイス。

【請求項15】

前記シリコン系半導体デバイスは、前記第１表面に対向する第６表面をさらに含み、
前記第６表面の非縁部領域中の凸部と凹部との高さの差が２０ｎｍ未満であり、前記第６表面上に厚さ３５ｎｍ以下の第３パッシベーション層が存在し、
又は、前記第６表面上に第３パッシベーション層が存在し、前記第３パッシベーション層は、窒化ケイ素膜層又は酸窒化ケイ素膜層を含み、その厚さが１００ｎｍ以上である、ことを特徴とする請求項９～１４のいずれか１項に記載のシリコン系半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、半導体デバイスの技術分野に関し、特に、シリコン系半導体デバイスの切断・パッシベーション方法、及びシリコン系半導体デバイスに関する。

【背景技術】

【0002】

太陽電池は、半導体材料をベースとするエネルギー変換機能を有する半導体デバイスであり、太陽光発電のための主なデバイスである。太陽電池は、シリコン系半導体装置であるシリコン系太陽電池を含む。近年、太陽光エネルギー資源を利用するための主流となる技術としての太陽光発電技術は、グリーンエネルギーの開発が行われる主な分野であり、市場化と商業化を遂げている。技術の持続的な発展に伴い、太陽光発電モジュールには、高出力電力化の傾向があり、かかる太陽光発電モジュールメーカは、太陽光発電モジュールの面積を増大するとともに単位面積あたりの出力電力を高めることに研究の焦点を当てる。単位面積あたりの電力出力を増大するために、光電アクティブ領域を大きくするのが最も一般的な手段である。それに対応するモジュール化技術も出現し、業界で大幅に普及びさせており、ハーフカットセル、シングル、ラミネート溶接などのモジュール化技術があり、これらのモジュール化技術により得られる製品は、主に、電池ストリングの内部のストリング間の間隔を解消又は減少させ、有効面積を増大し、ストリング内の回路の電流を低下させ、それにより回路の伝送損失を減少させる。

【0003】

近年、ハーフカットセル、ラミネートなどの太陽光発電モジュールは、急速に発展しており、その中でも、ハーフカットセル型太陽光発電モジュール及びラミネート型太陽光発電モジュールは、製造する際に太陽電池片を切断する必要があり、即ち、略正方形の電池片（大／小面取りがある）全体を小さな電池片に切断し、次に、ストリング内相互接続技術で電池ストリングを形成し、引き続き、ストリング配置、検出、積層、枠取付などの一連の後続の生産手順を行う。現在、一般的に使用されている切断方式としては、レーザでスクライブして溝を入れ、次に物理的手段でブレイクするような方式で電池片を切断する。しかしながら、このような切断方式で得られた小片電池は、変換効率がある程度低下する。

【0004】

したがって、切断による電池片の効率低下の問題を効果的に解決できる切断方法を提供することは、当業者にとって解決しなければならない技術的課題となっている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本願の目的は、切断によるシリコン系半導体デバイスの効率低下の問題を低減又は回避することができ、シリコン系半導体デバイスの製造の効率化に寄与するシリコン系半導体デバイスの切断・パッシベーション方法、及びシリコン系半導体デバイスを提供することである。

【課題を解決するための手段】

【0006】

上記目的を達成させるために、本願が採用する技術案は以下のとおりである。

【0007】

本願の一態様によれば、本願は、
切断プロセスを利用して前記シリコン系半導体デバイスの所定領域を切断し、前記所定領域に関連する第１表面を形成するステップと、
前記第１表面を平滑化して、前記第１表面の表面形態を調整することで、前記第１表面のうちの非縁部領域の凸部と凹部の高さの差を２０ｎｍ未満にするステップと、
前記平滑化後の前記第１表面をパッシベーションして、第１パッシベーション層を前記第１表面上に形成するステップと、を含むシリコン系半導体デバイスの切断・パッシベーション方法を提供する。

【0008】

１つの可能な実施形態では、前記第１パッシベーション層は、酸化ケイ素、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの少なくとも１種を含み、且つその厚さが３５ｎｍ以下である。

【0009】

１つの可能な実施形態では、前記平滑化は、
前記第１表面のうちの非縁部領域を高エネルギー粒子で衝撃すること
及び／又は、荒い表面のある器具を用いて前記第１表面を摩擦するこを含む。

【0010】

１つの可能な実施形態では、前記平滑化において、前記シリコン系半導体デバイスの温度が３５０℃未満であり、且つ前記シリコン系半導体デバイスの温度が３００℃よりも高い時間が、６００秒以下である。

【0011】

１つの可能な実施形態では、前記パッシベーションは、
化学気相堆積法、物理気相堆積法、原子層堆積法、酸化パッシベーション法のうちの１種又は複数種の組み合わせにより、前記第１表面をパッシベーションすることを含み、
前記パッシベーションにおいて、前記シリコン系半導体デバイスの温度が４５０℃未満であり、且つ前記シリコン系半導体デバイスの温度が３００℃よりも高い時間が、１２００秒未満である。

【0012】

１つの可能な実施形態では、前記パッシベーションにおいて、前記第１表面に酸化剤を施して、前記シリコン系半導体のシリコン基板を、１５０℃～２５０℃で３０ｍｉｎ以下酸化し、厚さ１０ｎｍ以下の酸化ケイ素層を前記第１表面に形成し、
又は、オゾン酸化法で前記第１表面をパッシベーションして、厚さ８ｎｍ以下の酸化ケイ素層を前記第１表面に形成する。

【0013】

１つの可能な実施形態では、化学気相堆積方式を用いて、前記第１パッシベーション層の製造に必要なアンモニアガスとシランとの混合ガスを導入し、前記第１表面上に厚さ５ｎｍ～３５ｎｍの窒化ケイ素層を堆積し、且つ前記窒化ケイ素は、部分的に前記シリコン系半導体デバイスの第２表面と第３表面に堆積される。

【0014】

１つの可能な実施形態では、前記第１表面にパッシベーションを行った後、前記第１表面をアニーリングし、
前記アニーリングの温度が２００℃～５００℃であり、且つ前記シリコン系半導体デバイスの温度が４３０℃よりも高い時間が、４０秒未満であり、
前記アニーリングの時間が、１０ｍｉｎ以下である。

【0015】

本願の別の態様によれば、本願は、所定領域を切断してなる、前記所定領域に関連する第１表面を有するシリコン系半導体デバイスであって、前記第１表面のうちの非縁部領域の凸部と凹部との高さの差が、２０ｎｍ未満であり、前記第１表面上に厚さ３５ｎｍ以下の第１パッシベーション層が存在する、シリコン系半導体デバイスを提供する。

【0016】

１つの可能な実施形態では、前記第１パッシベーション層は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの少なくとも１種を含む。

【0017】

１つの可能な実施形態では、前記第１パッシベーション層は酸化ケイ素層であり、且つその厚さが１０ｎｍ以下である。

【0018】

１つの可能な実施形態では、前記第１パッシベーション層は水素含有窒化ケイ素層であり、且つその厚さが５～３５ｎｍである。

【0019】

１つの可能な実施形態では、前記第１パッシベーション層の成分は、部分的に前記シリコン系半導体デバイスの第２表面と第３表面に堆積され、前記第２表面は前記シリコン系半導体デバイスの太陽光照射に対向する表面であり、前記第３表面は前記第２表面に対向する表面である。

【0020】

１つの可能な実施形態では、前記シリコン系半導体デバイスは、それぞれ前記第１表面、前記第２表面、前記第３表面のいずれとも交差する第４表面と第５表面を含み、前記第４表面と第５表面が互いに対向し、
前記第４表面及び前記第５表面のそれぞれに第２パッシベーション層が存在し、前記第２パッシベーション層は窒化ケイ素膜層又は酸窒化ケイ素膜層を含む。

【0021】

１つの可能な実施形態では、前記第２パッシベーション層は、アルミニウムを含有し且つ厚さが１００ｎｍ以上である。

【0022】

１つの可能な実施形態では、前記シリコン系半導体デバイスは、前記第１表面に対向する第６表面をさらに含み、前記第６表面のうちの非縁部領域の凸部と凹部との高さの差が２０ｎｍ未満であり、前記第６表面上に厚さ３５ｎｍ以下の第３パッシベーション層が存在する。

【0023】

１つの可能な実施形態では、前記シリコン系半導体デバイスは、前記第１表面に対向する第６表面をさらに含み、前記第６表面上に第３パッシベーション層が存在し、前記第３パッシベーション層は、窒化ケイ素膜層又は酸窒化ケイ素膜層を含み、その厚さが１００ｎｍ以上である。

【発明の効果】

【0024】

従来技術に比べて、本願に係る技術案は、以下の有益な効果を実現できる。

【0025】

本願に係るシリコン系半導体デバイスの切断・パッシベーション方法は、切断プロセスを利用してシリコン系半導体デバイスの所定領域を切断し、該所定領域に関連する第１表面を形成するステップと、第１表面を平滑化して第１表面の表面形態を調整しながら、損傷層又は表面の粒子を除去するステップと、を含む。損傷層及び表面の粒子は切断工程により導入する可能性があり、たとえば、高温レーザにより第１表面に熱影響ゾーンが生じて、格子欠陥の極めて少ないシリコンマトリックス（シリコン基板）が露出する。平滑化は、第１表面の非縁部領域の格子形態や微視的形態を変えて、第１表面のうちの非縁部領域の凸部と凹部との高さの差を２０ｎｍ未満にし、該第１表面の非縁部領域の表面形態を略平面にし、それにより表面積が明らかに小さくなり、且つクラックの凸部がほぼ視認できなくなる。次に、平滑化後の第１表面をパッシベーションして、第１パッシベーション層を第１表面上に形成することによって、第１パッシベーション層を介して断裂面の表面のダングリングボンドをパッシベーションし、空気中の酸素や水などの外部要因による侵食をバリアし、欠陥と再結合中心を解消し、切断後のシリコン系半導体デバイスの効率を高める。

【0026】

本願のシリコン系半導体デバイスは、高い変換効率を有し、前述シリコン系半導体デバイスの切断・パッシベーション方法とは同一の発明構想に基づくものであるため、少なくとも前記シリコン系半導体デバイスの切断・パッシベーション方法のすべての特点及び利点を有し、ここでは詳しく説明しない。

【0027】

なお、以上の一般的な説明及び以下の詳述は例示的なものに過ぎず、本願を制限するものではない。

【図面の簡単な説明】

【0028】

本願の特定の実施形態又は従来技術の技術案をより明確に説明するために、以下、特定の実施形態又は従来技術の説明に使用される図面を簡単に説明するが、もちろん、以下の説明における図面は本願のいくつかの実施形態であり、当業者であれば、創造的な努力を必要とせずに、これらの図面に基づいて他の図面を得ることもできる。

【図1】は従来技術における太陽光発電モジュールの製造プロセスのフローチャートである。

【図2】は従来の切断方法で得られた電池片の切断面のＳＥＭ像である。

【図3】は本願の例示的な実施形態に係るシリコン系半導体デバイスの切断・パッシベーション方法の模式的フローチャートである。

【図4】は本願の例示的な実施形態に係る平滑化後の第１表面のうちの非縁部領域のＳＥＭ断面図である。

【図5】は本願の例示的な実施形態に係るシリコン系半導体デバイスの構造模式図である。

【図6】は本願の例示的な実施形態に係る別のシリコン系半導体デバイスの構造模式図である。

【図7】は本願の例示的な実施形態に係る別のシリコン系半導体デバイスの構造模式図である。

【発明を実施するための形態】

【0029】

本願の目的、技術案、及び利点をより明確にするために、以下、図面及び実施例を参照しながら、本願をより詳細に説明する。なお、ここで説明する特定の実施例は、本願を解釈するために過ぎず、本願を限定するものではない。

【0030】

なお、本願の実施例に記載された「上」、「下」、「内」、「外」などの方位語は、図面に基づいて記載されたものであり、本願の実施例を限定するものとして理解されるべきではない。また、ある要素が別の要素「上」又は「下」に接続されている場合、別の要素の「上」又は「下」に直接接続されてもよく、中間要素を介して別の要素の「上」又は「下」に間接的に接続されてもよい。本願の実施例及び添付の特許請求の範囲で使用される単数形式の「１種」、「前記」、及び「該」は、文脈が他の意味を明示的に示さない限り、複数形式の場合も含むことを意図する。用語「及び／又は」は、関連対象の関連関係を記述するものにすぎず、３つの関係が存在することを意味し、たとえば、Ａ及び／又はＢの場合は、Ａが単独で存在する、ＡとＢが同時に存在する、Ｂが単独で存在するという３つの状況を意味する。

【0031】

特に断らない限り、本明細書に記載のすべての技術的特徴及び好ましい特徴は、相互に組み合わせて新たな技術案を形成することができる。別段の定義又は説明がない限り、本明細書で使用される専門的及び科学的用語は、当業者に公知のものと同一の意味を有するものとする。

【0032】

本発明では、特に断らない限り、数値範囲「ａ～ｂ」はａからｂの間の任意の実数の組み合わせの略語であり、ａとｂを含み、且つａとｂはともに実数である。たとえば、数値範囲「１５０～２５０」は、本明細書で「１５０～２５０」の間のすべての実数が記載されていることを意味し、「１５０～２５０」はこれらの数値の組み合わせの略語である。本発明で開示された「範囲」は、下限と上限の形式を取り、それぞれ１つ以上の下限と１つ以上の上限であり得る。

【0033】

本発明の実施例では、シリコン系半導体デバイスは、シリコン系太陽電池片であってもよく、単に太陽電池片又は電池片という。

【0034】

図１に示すように、従来の太陽光発電モジュールの製造プロセスの手順は、完全な電池片を提供し、レーザでスクライブし、真空吸着によりブレイクして、小片電池を収集し、直列溶接して電池ストリングを形成し、積層してモジュールの本体を形成し、その後、枠を取り付けて、完成品の太陽光発電モジュールを得ることを含む。該太陽光発電モジュールの製造手順では、電池片切断は極めて重要な工程であり、ハーフカットセル型モジュールの場合は、各電池片を１回切断するだけでよく、一方、シングル、ラミネート溶接型モジュールの場合は、所望の長尺状小片電池を得るには、電池片を２回以上切断する必要がある。これら小片の電池片のうち、ほとんどの電池片に切断縁部である２本の長辺がある。従来技術では、レーザでスクライブして溝を入れ、物理的手段でブレイクすることにより電池片を切断する場合が多い。また、このような切断方式で処理された小片電池には、ある程度の変換効率低下が認められる。現在、切断による電池片の効率低下の問題に対しては、有効な解決策がなかった。

【0035】

一例として、図２は、従来の切断方法で得られた電池片の切断面のＳＥＭ像を示す。上段はレーザ切断後の溶融領域であり、切断レーザのエネルギー密度が大きく、中心温度が極めて高いことから（１０００℃程度に達する）、シリコン基板の表面が高温により溶融して、非常に荒い形態となり、そして、露出したシリコン基板領域の格子が高温で破壊されて、アモルファスの形態を呈し、再結合中心となることが見られる。下段は物理的にブレイクして生じる断裂領域であり、ブレイク過程においてレーザによる傷の両側へ大きさ及び／又は方向が異なる力が印加されると、断裂領域の断面が光滑であるものの、微細な亀裂や表面の粒子が発生し、後続の製造ステップで割れなどの問題を引き起こす恐れがある。また、露出したシリコン基板の表面に大量のダングリングボンドが存在し、シリコン基板の表面の再結合が進行する。露出したシリコン基板の表面は、周辺の環境内の汚染物による侵食を受けて、新しい再結合中心を形成し、小片電池の顕著な効率低下を招く。

【0036】

これに鑑み、従来技術の欠陥を解決するために、本発明の実施例の技術案は、シリコン系半導体デバイスの切断損失を低下させ、切断後のシリコン系半導体デバイスの切断面に表面平滑化及びパッシベーションを行うことで、再結合中心の形成を減少させ、切断後のシリコン系半導体デバイスの効率を向上させる新しいシリコン系半導体デバイスの切断・パッシベーション方法を提供する。

【0037】

第１態様では、図３に示すように、本願の実施例は、
切断プロセスを利用して前記シリコン系半導体デバイスの所定領域を切断し、前記所定領域に関連する第１表面を形成するステップＳ１０１と、
前記第１表面を平滑化して、前記第１表面の表面形態を調整することで、前記第１表面のうちの非縁部領域の凸部と凹部の高さの差を２０ｎｍ未満にするステップＳ１０２と、
前記平滑化後の前記第１表面をパッシベーションして、第１パッシベーション層を前記第１表面上に形成するステップＳ１０３と、を含むシリコン系半導体デバイスの切断・パッシベーション方法を提供する。

【0038】

本発明の実施例では、上記シリコン系半導体デバイスは、Ｎ型太陽電池、Ｐ型太陽電池、両面電池、バックコンタクト太陽電池、ヘテロ接合太陽電池、ＰＥＲＣ（Ｐａｓｓｉｖａｔｅｄ Ｅｍｉｔｔｅｒａｎｄ Ｒｅａｒ Ｃｅｌｌ、裏面パッシベーション電池）、ＴＯＰＣｏｎ（Ｔｕｎｎｅｌ Ｏｘｉｄｅ Ｐａｓｓｉｖａｔｅｄ Ｃｏｎｔａｃｔ、トンネル酸化物パッシベーションコンタクト）電池、ＨＩＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｗｉｔｈ ｉｎｔｒｉｎｓｉｃ Ｔｈｉｎｌａｙｅｒ）などに適用でき、本発明の実施例では、シリコン系半導体デバイスの製造方法、具体的な構造又は具体的なタイプについて限定しない。

【0039】

本発明の実施例の切断・パッシベーション方法で得られたシリコン系半導体デバイスは、必要に応じて、対応する直列接続方式でハーフカットセル型太陽光発電モジュール、シングル型太陽光発電モジュール、ラミネート溶接型太陽光発電モジュールなどとしてもよいが、本発明の実施例では、それについて限定しない。

【0040】

該シリコン系半導体デバイスの切断・パッシベーション方法では、上記所定領域は切断対象領域であり、一般的には、該所定領域は主グリッド線に平行するか、又は主グリッド線と直交する。

【0041】

該シリコン系半導体デバイスの切断・パッシベーション方法では、上記第１表面は切断面又は断裂面であってもよく、縁部領域と非縁部領域を含み、そのうち、非縁部領域は露出したシリコン基板（シリコン系半導体ベース又はシリコンマトリックス）領域の切断面であり、一方、縁部領域は、シリコン基板の第２表面及び／又は第３表面に１μｍ近いシリコン基板領域とシリコン基板上のほかの層状体（たとえばパッシベーション層、酸化層など）を覆う領域を含む切断面であってもよい。

【0042】

該シリコン系半導体デバイスの切断・パッシベーション方法では、切断プロセスを利用して形成した第１表面は平坦ではなく、表面の粗さが大きく、凸部と凹部の構造を有し、特に、平滑化前の第１表面のうちの非縁部領域の凸部と凹部との高さの差が、２０ｎｍよりもはるかに大きい。上記凸部と凹部との高さの差は、凸部の最高箇所と凹部の最低箇所との高さの差であり得る。本発明の実施例では、第１表面の縁部領域の凸部と凹部の高さの差の範囲については限定しない。

【0043】

該シリコン系半導体デバイスの切断・パッシベーション方法は、切断プロセスを利用してシリコン系半導体デバイスの所定領域を切断し、該所定領域に関連する第１表面を形成するステップと、第１表面を平滑化して第１表面の表面形態を調整しながら、損傷層又は表面の粒子を除去するステップと、を含む。損傷層及び表面の粒子は切断工程により導入する可能性があり、たとえば、高温レーザにより第１表面に熱影響ゾーンが生じて、格子欠陥の極めて少ないシリコンマトリックスが露出する。平滑化は、第１表面のうちの非縁部領域の凸部と凹部との高さの差を２０ｎｍ未満にし、該第１表面の非縁部領域の表面形態を略平面にし、それにより表面積が明らかに小さくなり、且つクラックの凸部がほぼ視認できなくなる。次に、平滑化後の第１表面をパッシベーションして、第１パッシベーション層を第１表面上に形成することによって、第１パッシベーション層を介して断裂面の表面のダングリングボンドをパッシベーションし、空気中の酸素や水などの外部要因による侵食をバリアし、欠陥と再結合中心を解消し、切断後のシリコン系半導体デバイスの効率を高める。

【0044】

以上から分かるように、シリコン系半導体デバイスを分割した後に断裂面に露出したシリコン基板を表面処理することで、表面の格子形態及び微視的形態を変えるとともに、処理後のシリコン系半導体デバイスの断裂面をパッシベーションし、このようにして、断裂面の表面にあるダングリングボンドがパッシベーション層でパッシベーションされる。レーザによる溶融状態の熱損傷領域をなくすため、断裂面は格子配列が規則的である単結晶シリコン格子からなり、断裂面の粗さが大幅に低下し、露出表面に亘ってパッシベーション層が被覆され、断裂面の再結合中心がなくなり、それにより、電池片の効率が高まる。さらに、第１表面のうちの非縁部領域（シリコン基板領域の切断面）の凸部と凹部との高さの差を２０ｎｍ未満、たとえば、以下（≦）１８ｎｍ、又は≦１５ｎｍ、又は≦１０ｎｍ、又は≦５ｎｍ、又は≦２ｎｍなどにすることにより、第１表面の非縁部領域の表面形態が略平面になり、該領域の表面粗さが大幅に減少し、該領域の表面積が減少し、欠陥及び再結合中心の形成の可能性が減少又は解消し、後続のパッシベーションに寄与し、さらに電池の変換効率向上に役立つ。

【0045】

具体的には、該シリコン系半導体デバイスの切断・パッシベーション方法では、ステップＳ１０１において、主に切断プロセスを利用してシリコン系半導体デバイスを切断する。

【0046】

ここで、切断プロセスは熱処理プロセスで実施され得る。具体的には、熱処理プロセスは、切断対象のシリコン系半導体デバイスの所定領域へ一定の熱（熱勾配）を与え、一例として、加熱は、たとえば伝導、対流、放射やこれらの方式の任意の組み合わせなど、さまざまな手法により実施できる。その中でも、伝導は、加熱板やほかの接触装置など、又は流体及び／又はガスによる伝導であってもよく、放射は、加熱ランプ、閃光ランプ、レーザランプ、高速加熱型ヒータランプなどを使用できる。

【0047】

なお、上記切断プロセスは、熱処理プロセスで実施することができ、該熱処理プロセスは、一定の熱又は高温を発生させることができ、熱を発生させる具体的な方式はさまざまであり、本発明の実施例では、熱処理プロセスの具体的な操作方式については限定がなく、切断対象シリコン系半導体デバイスの切断対象領域に一定の熱を与えたり、それをアブレーションして切断面を形成したり、冷熱処理で温度差を発生させ、応力切断を実現したりすることができ、本発明の目的を制限しないものであればよい。

【0048】

具体的には、いくつかの実施例では、前記切断プロセスは、レーザ切断プロセスであり、即ち、該切断プロセスは、レーザを利用して切断用のエネルギーを提供することにより実施され得る。レーザを用いると、選択される切断対象領域は、エネルギーが一部の切断領域で吸収されるように構成され得る。レーザの具体的な実施タイプにも複数のタイプがあり、たとえば、レーザは、パルス及び／又は閃光及び／又は三次元領域に対するもの、若しくは、紫外光、可視光、赤外光などであってもよいが、本発明の実施例では、レーザのタイプについて特に限定しない。

【0049】

さらに、レーザでスクライブして溝を入れ、物理的手段でブレイクするような方式でシリコン系半導体デバイスを切断してもよい。また、冷熱応力断裂又はほかの方式でシリコン系半導体デバイスを切断してもよい。この中でも、レーザ切断は一般的に使用されている切断方式であり、切断効率が高く、且つ精度よく位置決めすることができる。

【0050】

上記切断プロセスはレーザ切断プロセスであってもよいが、それに制限されず、たとえば、ほかの実施例では、機械切断プロセス、音響プロセス、レーザ切断と機械切断の組み合わせ、電子ビーム衝撃、イオンビーム、又は高エネルギー粒子線などで実施することができる。説明の便宜のため、本願の実施例は、主にレーザ切断プロセスを例にして、前記切断プロセス及びシリコン系半導体デバイスの切断・パッシベーション方法を詳しく説明する。ただし、当業者であれば、本発明の原理は任意の適切な切断プロセスで実現することができ、レーザ切断プロセスに制限されないことを理解できる。また、明瞭さ及び簡素さから、公知の機能、構造又は具体的な操作方式に関する説明を省略する。

【0051】

具体的には、該シリコン系半導体デバイスの切断・パッシベーション方法では、ステップＳ１０２において、主に、切断面である第１表面を平滑化する。

【0052】

シリコン系半導体デバイス（電池片）を切断すると、通常、分割後の電池片の断裂面には２種の状態がある。さらに、レーザスクライブと物理ブレイクで形成される第１表面（断裂面）は、レーザ溶融ゾーンと、光滑でありながら微細な亀裂がある応力作用ゾーンと、を有する。一方、冷熱応力で断裂した電池片では、断裂面が光滑であるものの、微細なビビや突起がある。このような断裂面の形態は、平面に比べて、程度が異なるが、表面積が大きくなり、その結果、表面のダングリングボンドが大幅に増加し、また損傷領域もあるので、極めて欠陥や再結合中心になりやすい。したがって、断裂面を平滑化して表面形態を変える必要がある。

【0053】

ここで、平滑化はさまざまな方式で実施され得る。たとえば、物理的研磨やエッチングなどの複数の方式で断裂面の表面を平滑化することができる。その中でも、物理的研磨の場合は、研磨の方式、たとえば表面が荒い器具、たとえば不平坦な高硬度工具を用いて摩擦することで断裂面を平坦で光滑にする。エッチングの場合は、高エネルギー粒子線を断裂面に衝撃する。低圧真空の環境では、エッチングガスを用いて結合グロー放電を行い、高密度の高エネルギー粒子線を発生させ、真空ポンプを通じて電池片の切断面に印加することにより、一部の粗い表面をエッチングにより除去し、切断面をより平滑化したり、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、ガリウム（Ｇａ）などのイオン源からのイオンビームを用いて、加速電場による加速作用を通じて、シリコンウエハの断裂面に集束したりすることができる。

【0054】

具体的には、いくつかの実施例では、前記平滑化は、前記第１表面のうちの非縁部領域を高エネルギー粒子で衝撃すること、及び／又は、荒い表面のある器具を用いて前記第１表面を摩擦することを含む。つまり、高エネルギー粒子衝撃方式で第１表面を平滑化してもよいし、荒い器具を用いて第１表面を平滑化してもよいし、高エネルギー粒子衝撃と荒い器具の組み合わせにより第１表面を平滑化してもよい。上記高エネルギー粒子衝撃は、低圧真空環境を必要とし、イオン源としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、ガリウム（Ｇａ）などのイオン源が含まれるが、これらに制限されず、それ以外のイオン源も使用可能であり、ここで詳しく説明しない。

【0055】

上記平滑化において、第１表面のうちの非縁部領域を平滑化してもよく、第１表面のうちの非縁部領域と縁部領域、つまり第１表面全体を処理してもよく、本発明の実施例では、それについて限定しない。

【0056】

図４は、平滑化後の第１表面のうちの非縁部領域のＳＥＭ断面図を示し、同図から分かるように、平滑化後の断面が平坦であり且つ光滑であり、表面の形態が略平面となり、表面積が明らかに減少し、且つクラックや突起がほぼ視認できない。

【0057】

具体的には、いくつかの実施例では、前記平滑化において、前記シリコン系半導体デバイスの温度が、３５０℃未満であり、一例として、シリコン系半導体デバイスの温度又はシリコン系半導体デバイスを収容したチャンバーの環境温度が、＜３５０℃、又は≦３３０℃、又は≦３１０℃などであり、且つ前記シリコン系半導体デバイスの温度が３００℃より高い時間が、６００秒以下であり、一例として、シリコン系半導体デバイスの温度又はシリコン系半導体デバイスを収容したチャンバーの環境温度が３００℃よりも高い時間が、≦６００秒、又は≦５００秒、又は≦４００秒、又は≦２００秒などである。

【0058】

切断はシリコン系電池片全体に対して行っても、パッシベーション後のシリコン系電池片に対して行ってもよいため、該電池片は、シリコン基板、電極、拡散層及び／又はパッシベーション層などの構造を有するか、又はシリコン基板、拡散層及び／又はパッシベーション層などの構造を有し、したがって、平滑化をするときの処理温度が高すぎてはならず、つまり、シリコン系太陽電池へダメージを与えることから、高温工程で表面を平滑化することも、長期間処理で表面を平滑化することも好ましくない。

【0059】

上記温度が３５０℃未満であり、且つ温度が３００℃よりも高い時間が、６００秒以下であるという平滑化の条件では、第１表面の非縁部領域が平坦且つ光滑になり、表面の形態が略平面になり、そしてシリコン系太陽電池造成への損傷又はダメージが効果的に回避される。

【0060】

具体的には、該シリコン系半導体デバイスの切断・パッシベーション方法では、ステップＳ１０３において、主に、切断面である第１表面をパッシベーションする。

【0061】

具体的には、いくつかの実施例では、前記第１パッシベーション層は、酸化ケイ素、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの任意の１種又は複数種の組み合わせを含み、且つその厚さが３５ｎｍ以下（≦）である。

【0062】

第１表面を平滑化した後、表面の形態は光滑な平面になり、この表面に薄い第１パッシベーション層を一層被覆することができる。該第１パッシベーション層は、酸化ケイ素、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの任意の１種の単層膜であってもよく、酸化ケイ素、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの任意の２種以上を組み合わせた積層膜であってもよい。もちろん、ほかの実施例では、第１パッシベーション層は、ほかのタイプのパッシベーション層を用いても構わず、本発明では、第１パッシベーション層の材質について特に限定しない。上記第１パッシベーション層は、断裂面に対して良好なパッシベーション効果を示し、電池の変換効率向上に寄与する。

【0063】

上記第１パッシベーション層の厚さは≦３５ｎｍであり、たとえば、第１パッシベーション層の厚さは、１～３５ｎｍ、さらに１～３０ｎｍ、さらに１～２０ｎｍ、さらに１～１０ｎｍなどであってもよい。該第１パッシベーション層の厚さは高すぎてはならず、一方では、シリコン基板、電極、拡散層及び／又はパッシベーション層などの構造を有する完全な電池片を切断し、電池を完成した後、該第１パッシベーション層を形成するか、又は、シリコン基板、拡散層及び／又はパッシベーション層などの構造を有するパッシベーション後の電池片を切断するため、断裂面のパッシベーションを行うときの処理温度が高すぎではならず、つまり、シリコン系太陽電池へダメージを与えることから、高温工程でパッシベーションを行うことも、長期間処理でパッシベーションを行うことも好ましくない。したがって、第１パッシベーション層の厚さの範囲を上記のように小さくし、特に第１パッシベーション層の厚さを≦３５ｎｍの範囲にすると、低温・短時間で形成することができ、シリコン系太陽電池へのダメージを回避できる。他方では、第１パッシベーション層の厚さの範囲を上記のように小さくし、特に第１パッシベーション層の厚さを≦３５ｎｍの範囲にすると、第１パッシベーション層は電池片の残りの表面の膜層へのパッシベーション作用に影響しない。

【0064】

具体的には、一例として、図５又は図６に示すように、該電池片は、第１表面１０、第２表面２０及び第３表面３０などを有することができ、そのうち、第１表面１０は切断による断裂面であり、電池片の一側面であり得、第２表面２０及び第３表面３０はそれぞれ電池片の正面と裏面であり得、第２表面と第３表面は対向して設置され、第２表面は太陽光照射に対向する表面である受光面であり、第３表面は非受光面である。一般には、第１表面１０をパッシベーションする前に、該第２表面２０及び／又は第３表面３０上にパッシベーション層及び／又は反射防止層が形成される。該第１表面１０に対するパッシベーションが電池片の一側面に対するパッシベーションプロセスによる処理であるので、処理するときに裏面成膜が不可避的に発生し、第２表面２０と第３表面３０の両方ともにこれらに密着し且つ縁部が揃えている遮断物があっても、第１表面の平滑化及びパッシベーションにおいて裏面成膜が不可避的に発生する。したがって、高効率の小片電池を得るために、第１表面１０をパッシベーションする際に、第１パッシベーション層１０１が第２表面２０及び第３表面３０上のパッシベーション層及び／又は反射防止層を被覆していない、または部分的に被覆するようにし、このようにして、第２表面２０及び第３表面３０のパッシベーション効果を損なわないとともに、該第１パッシベーション層が十分に薄く、特に第１パッシベーション層の厚さが≦３５ｎｍの範囲であることから、第２表面及び第３表面上のパッシベーション層及び／又は反射防止層の機能に影響しない。

【0065】

具体的には、いくつかの実施例では、前記パッシベーションは、化学気相堆積法（ＣＶＤ）、物理気相堆積法（ＰＶＤ）、原子層堆積法（ＡＬＤ）、酸化パッシベーション法のうちの１種又は複数種の組み合わせを用いた前記第１表面のパッシベーションを含むが、それに制限されず、プラズマ強化化学気相堆積法（ＰＥＣＶＤ）などを用いて第１表面をパッシベーションしてもよい。また、パッシベーションは、ほかの類似した堆積法又は化学酸化法などに変更してもよい。

【0066】

ＣＶＤ、ＰＥＣＶＤ、酸化、湿式化学などの方式で一層の薄い第１パッシベーション層を第１表面に堆積／成長／エピタキシャル成長することで、表面のダングリングボンドをパッシベーションし、空気中の酸素や水などの外部要因による侵食をバリアし、それにより、欠陥中心を解消し、切断後の電池片の効率を高める。

【0067】

ここで、前記パッシベーションにおいて前記シリコン系半導体デバイスの温度が４５０℃未満であり、一例として、シリコン系半導体デバイスの温度又はシリコン系半導体デバイスを収容したチャンバーの環境温度が、＜４５０℃、又は≦４００℃、又は≦３８０℃などであり、且つ前記シリコン系半導体デバイスの温度が３００℃よりも高い時間が、１２００秒未満であり、一例として、シリコン系半導体デバイスの温度又はシリコン系半導体デバイスを収容したチャンバーの環境温度が３００℃よりも高い時間が、＜１２００秒、又は≦１０００秒、又は≦８００秒、又は≦６００秒、又は≦３００秒などである。

【0068】

前記のように、シリコン基板、電極、拡散層又はパッシベーション層などの構造を有する完全な電池片を切断するか、シリコン基板、拡散層及び／又はパッシベーション層などの構造を有するパッシベーション後のシリコン系電池片を切断し、該第１パッシベーション層を切断中及び平滑化後に形成するため、断裂面のパッシベーションを行うときの処理温度が高すぎてはならず、つまり、シリコン系太陽電池へダメージを与えることから、高温工程でパッシベーションを行うことも、長期間処理でパッシベーションを行うことも好ましくない。上記温度が４５０℃未満であり、且つ温度が３００℃よりも高い時間が、１２００秒未満であるというパッシベーションの条件では、シリコン系太陽電池への損傷又はダメージが効果的に回避され、且つ欠陥中心の解消、切断後の電池片効率の向上に寄与する。

【0069】

上記第１パッシベーション層の材質は酸化ケイ素であり、パッシベーションは酸化パッシベーション方式、たとえば、湿法酸化パッシベーション方法又はオゾン酸化パッシベーション法などを用いるようにしてもよい。具体的には、いくつかの実施例では、前記パッシベーションにおいて、前記第１表面に酸化剤を施して、前記シリコン系半導体のシリコン基板を、１５０℃～２５０℃で、３０ｍｉｎ以下酸化し、厚さ１０ｎｍ以下の酸化ケイ素層を前記第１表面に形成し、
ここで、使用される酸化剤は、たとえば、窒素ガス、水蒸気及び酸素ガスを含む混合物である。形成する酸化ケイ素層の厚さは、≦１０ｎｍ、さらに１～１０ｎｍ、さらに１～８ｎｍ、さらに１～５ｎｍなどとしてもよい。酸化処理温度は、１５０～２５０℃、さらに１５０～２３０℃、さらに１６０～２２０℃などとしてもい。酸化処理の時間は、≦３０ｍｉｎ、さらに１～３０ｍｉｎ、さらに５～２５ｍｉｎ、さらに５～２０ｍｉｎなどとしてもい。

【0070】

又は、オゾン酸化法で前記第１表面をパッシベーションして、厚さ８ｎｍ以下の酸化ケイ素層を前記第１表面に形成する。オゾン酸化方式を用いると、形成する酸化ケイ素層の厚さは、≦８ｎｍ、さらに０．１～８ｎｍ、さらに０．５～５ｎｍなどとしてもい。

【0071】

第１表面に対する平滑化、たとえば高エネルギー粒子線衝撃が終了した後、第１表面へオゾンを噴射することができる。このとき、電池片を、取り出して空気と接触させることなく、低圧真空チャンバーに収容したままにすることによって、空気中の酸素ガスによりシリコン基板の表面に品質の極めて低い自然酸化層が生じることが回避される。オゾンは強酸化剤であるので、迅速に酸化させて、断面の表面に一層の緻密な酸化ケイ素を形成することができる。酸化ケイ素の存在により、オゾンとシリコン基板との接触が阻害され、したがって、一層の緻密な酸化層が形成されると、オゾンとシリコン基板の反応がさらに進行できなくなる。このようなオゾン酸化法で得られる第１パッシベーション層の厚さは小さく、一般には、０．１～８ｎｍである。

【0072】

上記湿式化学酸化の残りの操作条件又はオゾン酸化の具体的な操作条件については、当業者が実際の状況に応じて調整することができ、本発明の実施例では、それについて限定せず、ここでは詳しく説明しない。

【0073】

上記第１パッシベーション層の材質は窒化ケイ素であり、パッシベーションは堆積方式、たとえば、ＣＶＤ又はＰＥＣＶＤなどを用いるようにしてもよい。具体的には、いくつかの実施例では、化学気相堆積方式を用いて、前記第１パッシベーション層の製造に必要なアンモニアガスとシランとを含む混合ガスを導入し、前記第１表面上に厚さ５ｎｍ～３５ｎｍの窒化ケイ素層を堆積し、且つ前記窒化ケイ素は部分的に前記シリコン系半導体デバイスの第２表面及び第３表面に堆積される。

【0074】

化学気相堆積方式を用いると、形成する窒化ケイ素層の厚さは、５～３５ｎｍ、さらに８～３０ｎｍ、さらに１０～２０ｎｍなどとしてもよい。

【0075】

前記のように、該第１表面に対するパッシベーション、たとえば化学気相堆積が、電池片の一側面に対する処理であるので、堆積処理するときに裏面成膜が不可避的に発生する。したがって、第１表面を化学気相堆積する際に、第１パッシベーション層が部分的に第２表面及び第３表面上のパッシベーション層及び／又は反射防止層上に被覆されることがあり、ただし、それは、第２表面及び第３表面のパッシベーション効果を損なわないとともに、該第１パッシベーション層が十分に薄く、特に第１パッシベーション層の厚さが５ｎｍ～３５ｎｍの範囲であることから、第２表面及び第３表面上のパッシベーション層及び／又は反射防止層の機能に影響しない。

【0076】

上記化学気相堆積の具体的な操作条件については、当業者は実際の状況に応じて調整することができ、本発明の実施例では、それについて限定せず、また、ほかの類似した堆積方法に変更してもよく、ここでは詳しく説明しない。

【0077】

第１表面をパッシベーションした後、アニーリングを行っても行わなくてもよい。好ましくは、第１表面をパッシベーションした後、アニーリング、たとえば光アニーリング、熱処理アニーリング、電流注入アニーリング又は光熱の両方を組み合わせたアニーリングなどを行う。具体的には、いくつかの実施例では、前記第１表面にパッシベーションを行った後、前記第１表面をアニーリングし、前記アニーリングの温度は、２００℃～５００℃、さらに２００～４５０℃、さらに２５０～４００℃などとしてもよく、且つ前記シリコン系半導体デバイスの温度が４３０℃よりも高い時間は、４０秒未満、たとえば、≦３５秒、又は≦３０秒、≦２０秒などである。

【0078】

前記アニーリングの時間は、１０ｍｉｎ以下（≦）であり、たとえば、０．５～１０ｍｉｎ、さらに０．５～８ｍｉｎなどである。

【0079】

第１表面をアニーリングする際に、電池片を２００℃～５００℃の環境に入れて高速アニーリングを行うことができ、アニーリングの目的は、電池片中の水素分布を変えて、水素のパッシベーション作用を利用して、マトリックスと表面のダングリングボンド又は欠陥をパッシベーションすることにある。電池の金属化が完了したため、アニーリング時間は長すぎてはならない。長期間の高温処理は、電極の酸化及び／又は老化、パッシベーション層の故障などを招く恐れがある。したがって、アニーリング時間は、好ましくは２０ｍｉｎ以下、より好ましくは、≦１０ｍｉｎである。温度曲線では、３００℃よりも高い領域での低下速率の平均値が１０℃／秒よりも大きく、好ましくは、３００℃よりも高い領域での低下速率の平均値が１５℃／秒よりも大きい。

【0080】

本発明の実施例に係る切断・パッシベーション方法で得られたシリコン系半導体デバイスを太陽光発電モジュールの製造に用いる場合、得られた小片のシリコン系半導体デバイス、つまり小片の電池片に対して後続のモジュール生産のための一般的な操作のステップを行う。たとえば、得られた小片の電池片に対して直列溶接などの一般的な生産ステップを行う。太陽光発電モジュールの品質を確保し、低性能又は不良の電池片をモジュールに用いて電流のミスマッチを引き起こし、モジュールの効率に深刻な影響を及ぼすこと回避するために、直列溶接に先立って、小片の電池片を検出することができる。検出方式としては、ＥＬ検出、ｐｌ検出又はＩＶ曲線テストであってもよい。検出により電気的パラメータがマッチした電池片を選択して等級をつけ、太陽光発電モジュールの製造に用いる。

【0081】

第２態様では、本願の実施例は、シリコン系半導体デバイスを提供し、図５～図７に示すように、このシリコン系半導体デバイスは、前記シリコン系半導体デバイスの所定領域を切断してなる、前記所定領域に関連する第１表面１０を有し、前記第１表面１０のうちの非縁部領域の凸部と凹部との高さの差が、２０ｎｍ未満であり、前記第１表面１０上に厚さ３５ｎｍ以下の第１パッシベーション層１０１が存在する。

【0082】

なお、本発明の第２態様に係るシリコン系半導体デバイスは、前述第１態様に係るシリコン系半導体デバイスの切断・パッシベーション方法とは同一の発明構想に基づくものであり、このため、少なくとも前述シリコン系半導体デバイスの切断・パッシベーション方法と同様な特徴及び利点を有し、ここでは詳しく説明しない。該シリコン系半導体デバイスでは、前述シリコン系半導体デバイスの切断・パッシベーション方法と同じ又は類似した部分については、前述シリコン系半導体デバイスの切断・パッシベーション方法における記載を参照すればよい。

【0083】

該シリコン系半導体デバイスは、本発明のシリコン系半導体デバイスの切断・パッシベーション方法で処理して得たシリコン系半導体デバイスであってもよく、第１表面のうちの非縁部領域（シリコン基板領域の切断面）の凸部と凹部との高さの差を２０ｎｍ未満、たとえば、以下（≦）１８ｎｍ、又は≦１５ｎｍ、又は≦１０ｎｍ、又は≦５ｎｍ、又は≦２ｎｍなどにすることによって、第１表面の非縁部領域の表面の形態を略平面にし、該領域の表面粗さを大幅に減少させ、該領域の表面積を減少させ、欠陥及び再結合中心の形成の可能性を低減又は回避し、後続のパッシベーションに寄与し、さらに電池の変換効率向上に有利である。さらに、第１パッシベーション層で断裂面の表面のダングリングボンドをパッシベーションし、空気中の酸素や水などの外部要因による侵食をバリアすることで、欠陥中心を解消する。レーザによる溶融状態の熱損傷領域をなくすため、断裂面は格子配列が規則的である単結晶シリコン格子からなり、断裂面の粗さが大幅に低下し、露出表面に亘ってパッシベーション層が被覆され、断裂面の再結合中心がなくなり、それにより、電池片の効率が高まる。

【0084】

さらに、第１パッシベーション層の厚さの範囲を上記のように小さくし、特に第１パッシベーション層の厚さを≦３５ｎｍの範囲にすると、低温・短時間で形成することができ、シリコン系太陽電池へのダメージを回避でき、また、第１パッシベーション層は電池片の残りの表面（たとえば、第２表面と第３表面など）の膜層のパッシベーション作用に影響しない。

【0085】

上記シリコン系半導体デバイスの構造は、各種の電池に適用でき、任意の方式で切断された電池片に施して、０．０５％～０．２％の光電変換効率の絶対向上を付与することができる。該シリコン系半導体デバイスにより主に向上させ得る電気的パラメータには、開路電圧とフィルファクターが含まれ、実験を通じて切断後の無処理電池片と比較したところ、本発明のシリコン系半導体デバイスの切断・パッシベーション方法で処理して得たシリコン系半導体デバイスでは、電池片の開路電圧は１～１０ｍＶ、短絡電流は０．０１～０．１０Ａ、ＦＦは０．１～１．５％向上する。

【0086】

一例として、図５、図６又は図７に示すように、該シリコン系半導体デバイスはシリコン基板１を備え、シリコン基板１は、対向して設置される第２表面２０と第３表面３０を有し、第２表面２０はシリコン系半導体デバイスの太陽光照射に対向する表面であり、即ち第２表面２０は受光面又は正面であり、第３表面３０は裏面であり、シリコン基板１は、シリコン基板１の側面にある第１表面１０をさらに有してもよく、且つ該第１表面１０のうちの非縁部領域の凸部と凹部との高さの差が２０ｎｍ未満であり、第１表面１０上に厚さ３５ｎｍ以下の第１パッシベーション層１０１が存在する。

【0087】

ここで、シリコン基板１はＰ型ドーピング又はＮ型ドーピングである。シリコン基板１の正面には、ドーピング方式がシリコン基板のそれと反対する拡散層がある。拡散層とシリコン基板１の両方によりＰＮ接合構造が構成される。拡散層の表面形態は極めて非平坦なテクスチャ化面であり、テクスチャ化面には、ピラミッド形状、逆ピラミッド形状、ＲＩＥ（反応性イオンエッチング）又はＭＣＴ（金属触媒テクスチャリング）で製造される多孔質の粗面が含まれる。そのうち、拡散層は低濃度ドープ層２０１と高濃度ドープ層２０２を含んでもよく、該高濃度ドープ層２０２は金属電極２０５領域に対応する。拡散層上に正面パッシベーション層２０３及び正面反射防止層２０４が形成されている。正面パッシベーション層２０３及び正面反射防止層２０４はともに積層膜から構成され得、その膜成分には、酸化アルミニウム、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化ガリウム、炭化ケイ素、アモルファスシリコン、オキシ炭化ケイ素などの物質が含まれ、また、正面パッシベーション層２０３及び正面反射防止層２０４の材質はほかのタイプのものを含んでもよく、本発明の実施例では、それについて限定しない。シリコン基板１の裏面には、裏面パッシベーション層３０１、裏面反射層３０２、裏面電極３０３及び裏面高濃度ドープ領域３０４が形成されており、そのうち、裏面パッシベーション層３０１は第１裏面パッシベーション層と第２裏面パッシベーション層を含んでもよく、本発明の実施例では、裏面パッシベーション層３０１、裏面反射層３０２などの具体的なタイプについては限定せず、ここで詳しく説明しない。

【0088】

上記正面パッシベーション層２０３及び正面反射防止層２０４に関しては、通常、正面に直接接触する膜層はパッシベーション層とみなされ、主に表面のダングリングボンドをパッシベーションする役割や、キャリアの表面領域での再結合を防止する役割を果たす。パッシベーション層上の反射防止層は、シリコン基板の表面から離間しているので、部分的なパッシベーション作用があっていても、主に光透過膜層全体の屈折率を調整し、光吸収を増大するような反射防止作用を果たす。また、反射防止層は、シリコン電池を保護し、耐候性を高め、外部環境からの酸素、水や金属イオンなどの因素のシリコン電池の侵入により欠陥が生じて効率低下を引き起こすことを回避することもできる。したがって、表面膜層の構造を定義するときに、主にパッシベーション作用を果たし且つシリコン基板の表面に密着する膜層をパッシベーション層と定義し、パッシベーション層上の、シリコン基板に直接接触しない膜層を反射防止層と定義する。たとえば、表面構造がシリコン系／酸化ケイ素／窒化ケイ素である場合、酸化ケイ素はパッシベーション層、窒化ケイ素は反射防止層とされる。同様に、酸化アルミニウム／窒化ケイ素、酸化ケイ素／酸窒化ケイ素、酸化アルミニウム／酸窒化ケイ素のパッシベーション構造では、酸化アルミニウムと酸化ケイ素はパッシベーション層、窒化ケイ素と酸窒化ケイ素は反射防止層とされる。酸化ケイ素／酸化アルミニウム／窒化ケイ素の構造では、酸化アルミニウムが高密度負電荷を含むため電界パッシベーション作用を果たすので、酸化ケイ素／酸化アルミニウムはパッシベーション層、窒化ケイ素は反射防止層とされる。

【0089】

また、シリコン基板１の正面には金属電極２０５がさらに存在し、金属電極２０５は導電性物質からなり、正面反射防止層２０４と正面パッシベーション層２０３を貫通して直接拡散層に接触し、光電により生じるキャリアを収集して放出する。

【0090】

シリコン基板１の裏面には、裏面高濃度ドープ領域３０４が存在し、背部の電極によるキャリアの収集に寄与する裏面電界を形成することができ、また、裏面高濃度ドープ領域が存在せず、シリコン基板と正面拡散層により形成されるＰＮ接合が発生したビルトイン電界及びキャリアの自由な動きだけに依存して収集することもできる。シリコン基板１の裏面の表面形態は、湿式化学エッチングによる粗面であってもよく、ピラミッド形状のテクスチャ化面であってもよい。シリコン基板１の裏面には、裏面と密着する裏面パッシベーション層３０１、裏面パッシベーション層３０１上であってシリコン基板１から離れた裏面反射層３０２及び裏面電極３０３がある。同様に、裏面パッシベーション層３０１及び裏面反射層３０２はともに積層膜から構成され得、この膜成分には、酸化アルミニウム、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化ガリウム、炭化ケイ素、アモルファスシリコン、オキシ炭化ケイ素などの物質が含まれる。

【0091】

該裏面パッシベーション層３０１及び裏面反射層３０２については、正面構造である正面パッシベーション層２０３及び正面反射防止層２０４と同様に理解することができ、つまり、パッシベーション層及び反射層については、主な作用や機能をもって理解し、ここでは詳しく説明しない。

【0092】

また、一部のＰ型片面シリコン電池では、金属電極として非透明アルミニウム裏面電界が使用され、アルミニウム裏面電界については、パッシベーション、反射及びキャリア収集という３つの作用があると理解すべきである。このアルミニウム裏面電界は、高密度固定電荷を持っているので、シリコンマトリックスに対して電界パッシベーション作用を果たし、また、非光透過の特性を有するので、シリコンマトリックス内のマトリックス底面に照射される光の反射に有利であり、アルミニウム裏面電界は、良好な導電特性のため、光電により生じるキャリアを収集してアルミニウム裏面電界上を輸送することができる。

【0093】

なお、本発明の実施例では、該シリコン系半導体デバイスの具体的な構造について限定せず、以上の図７は、シリコン系半導体デバイスの構造の一例を挙げたが、ほかの実施例では、該シリコン系半導体デバイスはほかの構造の形態であってもよい。

【0094】

該シリコン系半導体デバイスでは、第１表面１０上に第１パッシベーション層１０１が存在し、具体的には、いくつかの実施例では、前記第１パッシベーション層１０１は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの任意の１種又は任意の２種以上の組み合わせを含むが、これらに制限されない。

【0095】

具体的には、いくつかの実施例では、前記第１パッシベーション層１０１は酸化ケイ素層であり、且つその厚さが１０ｎｍ以下である。該酸化ケイ素層は、湿法化学酸化パッシベーション又はオゾン酸化パッシベーションにより形成され得る。該酸化ケイ素層の厚さは、１～１０ｎｍ、さらに１～８ｎｍ、さらに１～５ｎｍなどとしてもよい。

【0096】

具体的には、いくつかの実施例では、前記第１パッシベーション層１０１は水素含有窒化ケイ素層であり、且つその厚さが５～３５ｎｍである。該水素含有窒化ケイ素層は化学気相堆積方法で形成され得、堆積する際に必要なアンモニアガスとシランとの混合ガスを導入することができる。該窒化ケイ素層の厚さは、５～３５ｎｍ、さらに８～３０ｎｍ、さらに１０～２０ｎｍなどとしてもよい。

【0097】

具体的には、いくつかの実施例では、図６に示すように、前記第１パッシベーション層１０１の成分は、部分的に前記シリコン系半導体デバイスの第２表面２０及び第３表面３０に堆積され、前記第２表面２０は前記シリコン系半導体デバイスの太陽光照射に対向する表面であり、前記第３表面３０は前記第２表面２０に対向する表面である。

【0098】

前記のように、該第１表面に対するパッシベーション、たとえば、化学気相堆積が、電池片の一側面に対する処理であるので、堆積処理をするときに裏面成膜が不可避的に発生する。したがって、第１表面を化学気相堆積する際に、第１パッシベーション層が部分的に第２表面及び第３表面上のパッシベーション層及び／又は反射防止層上に被覆されることがあり、ただし、それは、第２表面及び第３表面のパッシベーション効果を損なわないとともに、該第１パッシベーション層が十分に薄く、特に第１パッシベーション層の厚さが５ｎｍ～３５ｎｍの範囲であることから、第２表面及び第３表面上のパッシベーション層及び／又は反射防止層の機能に影響しない。

【0099】

具体的には、いくつかの実施例では、前記シリコン系半導体デバイスは、それぞれ前記第１表面、前記第２表面、前記第３表面のいずれとも交差する第４表面及び第５表面を有し、前記第４表面と第５表面は互いに対向し、
前記第４表面及び前記第５表面のそれぞれに第２パッシベーション層が存在し、前記第２パッシベーション層は積層構造であり得る。前記第２パッシベーション層は、窒化ケイ素膜層又は酸窒化ケイ素膜層を含み、またほかの膜層構造、たとえば、酸化アルミニウム層及び／又は酸化ケイ素層を含んでもよい。

【0100】

なお、該シリコン系半導体デバイスは、全体として略直方体状又は正六面体状をしており、第１表面、第２表面、第３表面、第４表面、第５表面及び第６表面という６つの表面を有してもよく、そのうち、第１表面と第６表面は対向して設置され、第２表面と第３表面は対向して設置され、第４表面と第５表面は対向して設置される。第１表面は、前記のような切断による断裂面であってもよく、第２表面は正面、第３表面は裏面である。

【0101】

具体的には、いくつかの実施例では、前記第２パッシベーション層は、アルミニウムを含有し、且つその厚さが（≧）１００ｎｍ以上であり、該第２パッシベーション層の厚さは、１００～２５０ｎｍ、さらに１１０～１８０ｎｍ、さらに１２０～１５０ｎｍなどとしてもよい。

【0102】

具体的には、いくつかの実施例では、図５又は図６に示すように、前記シリコン系半導体デバイスは、前記第１表面１０に対向する第６表面４０をさらに有し、前記第６表面４０のうちの非縁部領域の凸部と凹部との高さの差が、２０ｎｍ未満であり、前記第６表面４０上に厚さ３５ｎｍ以下の第３パッシベーション層４０１が存在する。

【0103】

具体的には、別のいくつかの実施例では、前記シリコン系半導体デバイスは、前記第１表面１０に対向する第６表面４０をさらに有し、前記第６表面４０上に第３パッシベーション層４０１が存在し、前記第３パッシベーション層４０１は窒化ケイ素膜層又は酸窒化ケイ素膜層を含み、その厚さが１００ｎｍ以上である。該第３パッシベーション層の厚さは、１００～２５０ｎｍ、さらに１１０～１８０ｎｍ、さらに１２０～１５０ｎｍなどとしてもよい。前記第３パッシベーション層は積層構造であり得る。前記第３パッシベーション層は、窒化ケイ素膜層又は酸窒化ケイ素膜層を含み、また、ほかの膜層構造、たとえば、酸化アルミニウム層及び／又は酸化ケイ素層を含む。

【0104】

上記第６表面４０と第１表面１０は対向して設置される表面であり、いくつかの場合には、第６表面４０は切断による断裂面であり、第６表面４０は第１表面１０と同一又は類似の構造を有し、即ち、第６表面４０のうちの非縁部領域の凸部と凹部との高さの差が２０ｎｍ未満であり、第６表面４０上に第３パッシベーション層４０１が存在し、該第３パッシベーション層４０１は、前述第１表面１０上の第１パッシベーション層１０１とは同一又は類似であってもよい。別の場合には、第６表面４０は非切断断裂面であり、第６表面４０は、前述第４表面及び第５表面と同一又は類似の構造を有し、即ち、第６表面４０上に第３パッシベーション層４０１が存在し、該第３パッシベーション層４０１は、前述第４表面及び第５表面上の第２パッシベーション層と同一又は類似であってもよい。

【0105】

本発明を理解しやすくするために、以下、特定の実施例を参照しながら、本発明についてさらに説明するが、本発明の特許範囲は以下の実施例により制限されない。

【0106】

実施例１
第１パッシベーション層は、酸化ケイ素層であり、酸化反応により製造され得る。熱酸素が高温を必要とするため、表面平滑化ステップと同時に実施でき、そのステップは、具体的には以下のとおりである。

【0107】

（１）完全なシリコン系半導体デバイスを分割して、小片のシリコン系半導体デバイスを得る。

【0108】

（２）小片のシリコン系半導体デバイスを低圧真空環境に入れて、高エネルギー粒子線、たとえばＨｅイオンを用いて、加速器及び集束により断面を衝撃する。このとき、シリコン系半導体デバイスを収容したチャンバーの温度は３５０℃以下とすべきである。

【0109】

（３）高エネルギー粒子線衝撃が終了した後、窒素ガス、水蒸気及び酸素ガスを断面へ噴射する。このとき、シリコン系半導体デバイスの温度は１５０℃～２５０℃であり、気体状態の水蒸気及び酸素ガスがシリコン表面と反応して、１ｎｍ～１０ｎｍの酸化層を形成する。

【0110】

（４）パッシベーションのプロセスを完了し、昇圧してガスを導入して降温し、このプロセスにおいて降温速度を制御することで新しく形成した酸化ケイ素薄膜をアニーリングし、それにより、シリコン基板と酸化ケイ素との接触面での格子配列を最適化させるとともに、酸化ケイ素薄膜のパッシベーション性を高める。

【0111】

（５）小片のシリコン系半導体デバイスを取り出すと、本発明の切断後の高性能シリコン系半導体デバイスの構造を得る。モジュールを製造するための一般的なステップ、つまり、直列溶接、積層、枠やジャンクションボックスの取り付けなどのステップを行い続けてもよい。

【0112】

実施例２
第１パッシベーション層は、酸化ケイ素層であり、オゾン酸化法により製造され得、そのステップは、具体的には以下のとおりである。

【0113】

（１）完全なシリコン系半導体デバイスを分割して、小片のシリコン系半導体デバイスを得る。

【0114】

（２）小片のシリコン系半導体デバイスを低圧真空環境に入れて、高エネルギー粒子線、たとえばＨｅイオンを用いて、加速器及び集束により断面を衝撃する。このとき、シリコン系半導体デバイスを収容したチャンバーの温度は３５０℃以下とすべきである。

【0115】

（３）高エネルギー粒子線衝撃が終了した後、断面にオゾンを噴射する。このとき、シリコン系半導体デバイスを、取り出して空気と接触させることなく、低圧真空チャンバーに収容したままにすることによって、空気中の酸素ガスによりシリコン基板の表面に品質の極めて低い自然酸化層が生じることが回避される。オゾンは強酸化剤であるので、迅速に酸化させて、断面の表面に一層の緻密な酸化ケイ素を形成することができる。酸化ケイ素の存在により、オゾンとシリコン基板との接触が阻害され、したがって、一層の緻密な酸化層が形成されると、オゾンとシリコン基板の反応がさらに進行できなくなる。このように得られる酸化ケイ素層は、１ｎｍ～８ｎｍである。

【0116】

（４）パッシベーションのプロセスを完了し、昇圧してガスを導入して降温し、このプロセスにおいて降温速度を制御することで新しく形成した酸化ケイ素薄膜をアニーリングし、それにより、シリコン基板と酸化ケイ素との接触面での格子配列を最適化させるとともに、酸化ケイ素薄膜のパッシベーション性を高める。

【0117】

（５）小片のシリコン系半導体デバイスを取り出すと、本発明の切断後の高性能シリコン系半導体デバイスの構造を得る。モジュールを製造するための一般的なステップ、つまり、直列溶接、積層、枠やジャンクションボックスの取り付けなどのステップを行い続けてもよい。

【0118】

実施例３
第１パッシベーション層は窒化ケイ素層であり、化学堆積法により製造され得、そのステップは、具体的には、以下のとおりである。

【0119】

（１）完全なシリコン系半導体デバイスを分割して、小片のシリコン系半導体デバイスを得る。

【0120】

（２）小片のシリコン系半導体デバイスを低圧真空環境に入れて、高エネルギー粒子線、たとえばＨｅイオン又はＮｅイオンを用いて、加速器及び集束により断面を衝撃する。このとき、シリコン系半導体デバイスを収容したチャンバーの温度は３５０℃以下とすべきである。

【0121】

（３）高エネルギー粒子線衝撃が終了した後、化学気相堆積により、アンモニアガスとシランを混合したプラズマを断面の表面に導入し、このように窒化ケイ素薄膜の堆積を完了する。膜厚は反応時間に応じて設定することができ、好ましくは、窒化ケイ素薄膜の厚さは５ｎｍ～３５ｎｍ、さらに好ましくは、窒化ケイ素膜厚は、１０ｎｍ～２０ｎｍである。

【0122】

（４）パッシベーションのプロセスを完了し、昇圧してガスを導入して降温し、このプロセスにおいて降温速度を制御することで新しく形成した窒化ケイ素薄膜をアニーリングし、それにより、シリコン基板と酸化ケイ素との接触面での格子配列を最適化させるとともに、窒化ケイ素中の水素をシリコンマトリックス内に拡散させ、水素パッシベーションを完了し、酸化ケイ素薄膜のパッシベーション性を高める。

【0123】

（５）小片のシリコン系半導体デバイスを取り出すと、本発明の切断後の高性能シリコン系半導体デバイスの構造を得る。窒化ケイ素の堆積において、窒素元素とケイ素元素がガス雰囲気に由来するため、堆積させた膜層には深刻な裏面成膜が生じ、第１表面方向の正裏面膜層側面（第６表面）だけでなく、正面及び／又は裏面（第２表面及び／又は第３表面）方向での膜層上にも被覆する可能性がある。モジュールを製造するための一般的なステップ、つまり、直列溶接、積層、枠やジャンクションボックスの取り付けなどのステップを行い続けてもよい。

【0124】

また、第１パッシベーション層が酸窒化ケイ素、炭化ケイ素や窒化ケイ素などである場合、上記実施例３と類似した化学堆積法によって製造することができ、ステップ（３）で導入するガス源が異なり、反応時間が異なる以外、製造方法は同様である。得られた切断後の高効率シリコン系半導体デバイスの構造では、前記のように、主に、第１パッシベーション層が第１表面及び第６表面に被覆されるだけでなく、裏面成膜も存在し、それにより、第１パッシベーション層の一部が第２表面及び第３表面上の膜層に被覆されるという特徴がある。該第１パッシベーション層の膜厚が小さいため、該第１パッシベーション層は第２表面及び第３表面上の膜層の機能に影響することがない。

【0125】

以上の説明から分かるように、本発明は、断裂面の表面積及びダングリングボンドを減少させ、再結合中心の形成を回避し、ダングリングボンドをパッシベーションし、外部環境の因素による影響や、水や酸素などの分子による侵食を回避し、シリコン系半導体デバイスの切断による効率低下を回避し、より高効率の小片のシリコン系半導体デバイスを得ることができる。

【0126】

以上の説明は、本願の好適な実施例に過ぎず、本願を限定するものではなく、当業者であれば、本願に対して様々な変更及び変化を加え得る。本願の精神及び原則から逸脱することなく行われるすべての補正、均等な置換、改良などは、本願の特許範囲に含まれるものとする。

【0127】

なお、本特許出願書類の一部には著作権により保護された内容が含まれている。特許庁の特許書類又は記録された特許文書の内容をコピーする以外に、著作権者は著作権を留保する。

【符号の説明】

【0128】

１－シリコン基板；
１０－第１表面；１０１－第１パッシベーション層；
２０－第２表面；２０１－低濃度ドープ層；２０２－高濃度ドープ層；２０３－正面パッシベーション層；２０４－正面反射防止層；２０５－金属電極；
３０－第３表面；３０１－裏面パッシベーション層；３０２－裏面反射層；３０３－裏面電極；３０４－裏面高濃度ドープ領域；
４０－第６表面；４０１－第３パッシベーション層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【手続補正書】

【提出日】2021-09-29

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

切断プロセスを利用して切断対象シリコン系半導体デバイスの所定領域を切断し、切断面または断裂面としての第１表面を有するシリコン系半導体デバイスを得るステップと、
前記第１表面を平滑化して、前記第１表面の表面形態を調整することで、前記第１表面の非縁部領域中の凸部と凹部の高さの差を２０ｎｍ未満にするステップと、
前記平滑化後の前記第１表面をパッシベーションして、厚さが３５ｎｍ以下である第１パッシベーション層を前記第１表面上に形成するステップと、を含み、
前記平滑化は、
前記第１表面の非縁部領域を高エネルギー粒子で衝撃すること、
及び／又は、
荒い表面を有する器具を用いて前記第１表面を摩擦すること、を含むことを特徴とするシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項2】

前記第１パッシベーション層は、酸化ケイ素、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうちの少なくとも１種を含むことを特徴とする請求項１に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項3】

前記平滑化において、前記シリコン系半導体デバイスの温度が３５０℃未満であり、且つ前記シリコン系半導体デバイスの温度が３００℃よりも高い時間が、６００秒以下である、ことを特徴とする請求項１または２に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項4】

前記パッシベーションは、
化学気相堆積法、物理気相堆積法、原子層堆積法、酸化パッシベーション法のうち１種又は複数種の組み合わせにより、前記第１表面をパッシベーションすることを含み、
前記パッシベーションにおいて、前記シリコン系半導体デバイスの温度が４５０℃未満であり、且つ前記シリコン系半導体デバイスの温度が３００℃よりも高い時間が、１２００秒未満である、ことを特徴とする請求項２に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項5】

前記パッシベーションにおいて、
前記第１表面に酸化剤を施して、前記シリコン系半導体デバイスのシリコン基板を、１５０℃～２５０℃で３０ｍｉｎ以下酸化し、厚さ１０ｎｍ以下の酸化ケイ素層を前記第１表面に形成し、
又は、オゾン酸化法で前記第１表面をパッシベーションして、厚さ８ｎｍ以下の酸化ケイ素層を前記第１表面に形成する、ことを特徴とする請求項４に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項6】

化学気相堆積法を用いて、前記第１パッシベーション層の製造に必要なアンモニアガスとシランとの混合ガスを導入し、前記第１表面上に厚さ５ｎｍ～３５ｎｍの窒化ケイ素層を堆積し、且つ窒化ケイ素は部分的に前記シリコン系半導体デバイスの第２表面と第３表面に堆積される、ことを特徴とする請求項４に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項7】

前記第１表面にパッシベーションを行った後、前記第１表面をアニーリングし、
前記アニーリングの温度が２００℃～５００℃であり、且つ前記シリコン系半導体デバイスの温度が４３０℃よりも高い時間が、４０秒未満であり、
前記アニーリングの時間が、１０ｍｉｎ以下である、ことを特徴とする請求項１～６のいずれか１項に記載のシリコン系半導体デバイスの切断・パッシベーション方法。

【請求項8】

切断対象シリコン系半導体デバイスの所定領域を切断してなる、シリコン系半導体デバイスであって、
前記シリコン系半導体デバイスは、前記切断により形成された切断面または断裂面としての第１表面を有し、
前記第１表面の非縁部領域中の凸部と凹部との高さの差が、２０ｎｍ未満であり、前記第１表面上に厚さが３５ｎｍ以下である第１パッシベーション層が存在する、ことを特徴とするシリコン系半導体デバイス。

【請求項9】

前記第１パッシベーション層は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、炭化ケイ素、アモルファスシリコン、酸化ガリウム及び酸窒化ケイ素のうち少なくとも１種を含む、ことを特徴とする請求項８に記載のシリコン系半導体デバイス。

【請求項10】

前記第１パッシベーション層は酸化ケイ素層であり、その厚さが１０ｎｍ以下であり、
又は、前記第１パッシベーション層は水素含有窒化ケイ素層であり、且つその厚さが５～３５ｎｍである、ことを特徴とする請求項９に記載のシリコン系半導体デバイス。

【請求項11】

前記第１パッシベーション層の成分は、部分的に前記シリコン系半導体デバイスの第２表面と第３表面に堆積され、前記第２表面は前記シリコン系半導体デバイスの太陽光照射に対向する表面であり、前記第３表面は前記第２表面とに対向する表面である、ことを特徴とする請求項９に記載のシリコン系半導体デバイス。

【請求項12】

前記シリコン系半導体デバイスは、それぞれ前記第１表面、前記第２表面、前記第３表面のいずれとも交差する第４表面と第５表面を含み、前記第４表面と第５表面が互いに対向し、
前記第４表面及び前記第５表面のそれぞれに第２パッシベーション層が存在し、前記第２パッシベーション層は窒化ケイ素膜層又は酸窒化ケイ素膜層を含む、ことを特徴とする請求項１１に記載のシリコン系半導体デバイス。

【請求項13】

前記第２パッシベーション層は、アルミニウムを含有し、且つ厚さが１００ｎｍ以上である、ことを特徴とする請求項１２に記載のシリコン系半導体デバイス。

【請求項14】

前記シリコン系半導体デバイスは、前記第１表面に対向する第６表面をさらに含み、
前記第６表面の非縁部領域中の凸部と凹部との高さの差が２０ｎｍ未満であり、前記第６表面上に厚さ３５ｎｍ以下の第３パッシベーション層が存在し、
又は、前記第６表面上に第３パッシベーション層が存在し、前記第３パッシベーション層は、窒化ケイ素膜層又は酸窒化ケイ素膜層を含み、その厚さが１００ｎｍ以上である、ことを特徴とする請求項８～１３のいずれか１項に記載のシリコン系半導体デバイス。