特開 2022-37483 ドライバ回路及び電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022037483

(43)【公開日】2022-03-09

(54)【発明の名称】ドライバ回路及び電力変換装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20220302BHJP

   H02M 1/00 20070101ALI20220302BHJP

   H03K 17/16 20060101ALI20220302BHJP

   H03K 17/687 20060101ALI20220302BHJP

【ＦＩ】

H02M1/08 A

H02M1/00 F

H02M1/00 H

H03K17/16 F

H03K17/687 A

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2020141646

(22)【出願日】2020-08-25

(71)【出願人】

【識別番号】000003218

【氏名又は名称】株式会社豊田自動織機

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(72)【発明者】

【氏名】青山 周平

(72)【発明者】

【氏名】石原 義昭

(72)【発明者】

【氏名】野下 裕市

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA11

5H740BB01

5H740BB05

5H740BB09

5H740BB10

5H740BC01

5H740BC02

5H740HH05

5H740KK01

5H740MM01

5H740MM11

5J055AX12

5J055AX25

5J055AX55

5J055AX56

5J055BX16

5J055CX13

5J055CX20

5J055DX13

5J055DX22

5J055EX07

5J055EY01

5J055EY05

5J055EY10

5J055EY12

5J055EY13

5J055EY21

5J055EZ09

5J055FX05

5J055FX13

5J055GX01

(57)【要約】

【課題】逆起電力によるフィードバックを好適に行うことができるドライバ回路及びそのドライバ回路を備えた電力変換装置を提供すること。
【解決手段】ドライバ回路１２は、外部指令電圧Ｖｐが入力される外部入力端子４１と、外部指令電圧Ｖｐを変換指令電圧Ｖｑに変換する指令変換回路５０と、逆起電力Ｖｂが入力されるフィードバック入力端子４４と、逆起電力Ｖｂをフィードバック電圧Ｖｆｂに変換するフィードバック変換回路１００と、加算回路６０と、を備えている。加算回路６０は、変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとを加算する。ここで、フィードバック変換回路１００は、逆起電力Ｖｂを分圧する分圧回路１０１と、分圧接続線１０１ａと加算回路６０とを接続する第２パーツライン７２ｂ上に設けられた第３フィードバック抵抗Ｒ３と、を備えている。
【選択図】図３

【特許請求の範囲】

【請求項1】

制御端子及び印加電流が流れる印加端子を有するスイッチング素子を駆動させるドライバ回路であって、
外部指令電圧が入力される外部入力端子と、
前記外部入力端子に接続され、前記外部指令電圧を変換指令電圧に変換する指令変換回路と、
前記印加電流の変化により前記スイッチング素子内の寄生インダクタンスを含むインダクタンス成分によって生じる逆起電力が入力されるフィードバック入力端子と、
前記逆起電力をフィードバック電圧に変換するフィードバック変換回路と、
前記変換指令電圧と前記フィードバック電圧とが入力されるものであって、前記変換指令電圧及び前記フィードバック電圧を加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、
を備え、
前記フィードバック変換回路は、
第１フィードバック抵抗及び第２フィードバック抵抗と、前記第１フィードバック抵抗及び前記第２フィードバック抵抗を直列に接続する分圧接続線と、を有し、前記逆起電力を分圧する分圧回路と、
前記分圧接続線と前記加算回路とを接続する分圧ライン上に設けられた第３フィードバック抵抗と、
を備えていることを特徴とするドライバ回路。

【請求項2】

前記指令変換回路は、
前記外部入力端子に接続されたオペアンプを有する電圧増幅回路と、
前記オペアンプの出力端子と前記加算回路とを接続する外部入力ライン上に設けられ、所定の抵抗値を有する抵抗回路と、
を備えている請求項１に記載のドライバ回路。

【請求項3】

前記抵抗回路は、前記抵抗値を変更可能な抵抗可変回路である請求項２に記載のドライバ回路。

【請求項4】

前記スイッチング素子がターンオンする場合と前記スイッチング素子がターンオフする場合とで前記抵抗可変回路の前記抵抗値を変更する制御部を備えている請求項３に記載のドライバ回路。

【請求項5】

前記抵抗可変回路が設定可能な前記抵抗値には、第１抵抗値と、前記第１抵抗値よりも高い第２抵抗値とが含まれており、
前記制御部は、前記スイッチング素子がターンオンする場合に前記抵抗値が前記第１抵抗値となり、前記スイッチング素子がターンオフする場合に前記抵抗値が前記第２抵抗値となるように前記抵抗可変回路を制御する請求項４に記載のドライバ回路。

【請求項6】

前記抵抗可変回路が設定可能な前記抵抗値には、第１抵抗値と、前記第１抵抗値よりも高い第２抵抗値とが含まれており、
前記制御部は、前記スイッチング素子がターンオンする場合に前記抵抗値が前記第２抵抗値となり、前記スイッチング素子がターンオフする場合に前記抵抗値が前記第１抵抗値となるように前記抵抗可変回路を制御する請求項４に記載のドライバ回路。

【請求項7】

前記スイッチング素子はＭＯＳＦＥＴであり、
前記制御端子はゲート端子であり、
前記印加電流は、前記スイッチング素子のソース－ドレイン間に流れるドレイン電流であり、
前記印加端子はソース端子である請求項１～６のうちいずれか一項に記載のドライバ回路。

【請求項8】

前記スイッチング素子はＩＧＢＴであり、
前記制御端子はゲート端子であり、
前記印加電流は、前記スイッチング素子のコレクタ－エミッタ間に流れるコレクタ電流であり、
前記印加端子はエミッタ端子である請求項１～６のうちいずれか一項に記載のドライバ回路。

【請求項9】

前記スイッチング素子と、
請求項１～８のうちいずれか一項に記載のドライバ回路と、
を備えていることを特徴とする電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ドライバ回路及び電力変換装置に関する。

【背景技術】

【0002】

例えば特許文献１には、スイッチング素子としてのＩＧＢＴを駆動させるドライバ回路が記載されている。特許文献１に記載のドライバ回路は、スイッチング損失の低減とサージ電圧又はサージ電流の低減との両立を図るために、エミッタ配線のインダクタンス分にて発生する逆起電力としての誘起電圧をフィードバックさせるアクティブゲート制御を行っている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－４８８４３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ここで、逆起電力をそのままドライバ回路へフィードバックさせると、フィードバックによる効果が充分に得られなかったり、フィードバックによる効果が過剰となったりする場合があり得る。このため、逆起電力によるフィードバックには未だ改善の余地がある。

【0005】

本発明は、上述した事情を鑑みてなされたものであり、その目的は逆起電力によるフィードバックを好適に行うことができるドライバ回路及びそのドライバ回路を備えた電力変換装置を提供することである。

【課題を解決するための手段】

【0006】

上記目的を達成するドライバ回路は、制御端子及び印加電流が流れる印加端子を有するスイッチング素子を駆動させるものであって、外部指令電圧が入力される外部入力端子と、前記外部入力端子に接続され、前記外部指令電圧を変換指令電圧に変換する指令変換回路と、前記印加電流の変化により前記スイッチング素子内の寄生インダクタンスを含むインダクタンス成分によって生じる逆起電力が入力されるフィードバック入力端子と、前記逆起電力をフィードバック電圧に変換するフィードバック変換回路と、前記変換指令電圧と前記フィードバック電圧とが入力されるものであって、前記変換指令電圧及び前記フィードバック電圧を加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、を備え、前記フィードバック変換回路は、第１フィードバック抵抗及び第２フィードバック抵抗と、前記第１フィードバック抵抗及び前記第２フィードバック抵抗を直列に接続する分圧接続線と、を有し、前記逆起電力を分圧する分圧回路と、前記分圧接続線と前記加算回路とを接続する分圧ライン上に設けられた第３フィードバック抵抗と、を備えていることを特徴とする。

【0007】

かかる構成によれば、指令変換回路によって外部指令電圧が変換指令電圧に変換され、変換指令電圧が加算回路に入力される。これにより、外部指令電圧を適切な大きさの変換指令電圧に変換してから加算回路に入力させることができる。

【0008】

また、フィードバック変換回路によって逆起電力がフィードバック電圧に変換され、該フィードバック電圧が加算回路に入力される。これにより、逆起電力を適切な大きさのフィードバック電圧に変換してから加算回路に入力させることができる。したがって、変換指令電圧に対して逆起電力が過度に小さいことに起因してフィードバックによる効果が充分に得られなかったり、変換指令電圧に対して逆起電力が過度に大きいことに起因してフィードバックによる効果が過剰となったりすることを抑制でき、逆起電力によるフィードバックを好適に行うことができる。

【0009】

特に、本構成によれば、逆起電力に対するフィードバック電圧の比率である利得は、各フィードバック抵抗の抵抗値に依存する。したがって、各フィードバック抵抗の抵抗値を設定することにより、オペアンプなどの電子部品を用いることなく、利得を所望の値にすることができる。よって、構成の簡素化を図ることができる。

【0010】

上記ドライバ回路について、前記指令変換回路は、前記外部入力端子に接続されたオペアンプを有する電圧増幅回路と、前記オペアンプの出力端子と前記加算回路とを接続する外部入力ライン上に設けられ、所定の抵抗値を有する抵抗回路と、を備えているとよい。

【0011】

かかる構成によれば、外部指令電圧は、電圧増幅回路によって増幅され且つ抵抗回路を通ることによって、変換指令電圧に変換される。この場合、抵抗回路の抵抗値と、第３フィードバック抵抗の抵抗値との比率によって、加算電圧に対するフィードバック電圧の影響度合いが変わる。したがって、抵抗回路の抵抗値を調整することにより、フィードバックによる効果、例えばサージ抑制効果を調整することができる。

【0012】

上記ドライバ回路について、前記抵抗回路は、前記抵抗値を変更可能な抵抗可変回路であるとよい。
かかる構成によれば、スイッチング素子の仕様や動作条件等といった状況に応じて適切なフィードバックが異なる場合に対応することができる。例えば、サージが発生しやすい状況下では、抵抗可変回路の抵抗値を高くして、フィードバックによるサージ抑制効果を大きくすることができる一方、サージが発生しにくい状況下では、抵抗可変回路の抵抗値を低くして電力損失を低減することができる。

【0013】

特に、本構成によれば、逆起電力に対するフィードバック電圧の比率である利得に寄与する第３フィードバック抵抗の抵抗値を変更することなく、フィードバックによる効果を適切なものに変更できる。

【0014】

上記ドライバ回路について、前記スイッチング素子がターンオンする場合と前記スイッチング素子がターンオフする場合とで前記抵抗可変回路の前記抵抗値を変更する制御部を備えているとよい。

【0015】

かかる構成によれば、スイッチング素子のターンオン時とターンオフ時とで抵抗値を変更することにより、ターンオン時とターンオフ時とのそれぞれにおいて適切なフィードバックを得ることができる。これにより、逆起電力によるフィードバックをより好適に行うことができる。

【0016】

上記ドライバ回路について、前記抵抗可変回路が設定可能な前記抵抗値には、第１抵抗値と、前記第１抵抗値よりも高い第２抵抗値とが含まれており、前記制御部は、前記スイッチング素子がターンオンする場合に前記抵抗値が前記第１抵抗値となり、前記スイッチング素子がターンオフする場合に前記抵抗値が前記第２抵抗値となるように前記抵抗可変回路を制御するとよい。

【0017】

かかる構成によれば、ターンオン時には抵抗可変回路の抵抗値が比較的低い第１抵抗値となっているため、スイッチング素子の立ち上がり期間を短くすることができ、電力損失の低減を図ることができる。

【0018】

一方、ターンオフ時には抵抗可変回路の抵抗値が比較的高い第２抵抗値となっているため、フィードバックによる影響が大きくなり易く、スイッチング素子が緩やかに立ち上がり易い。これにより、サージを抑制できる。

【0019】

上記ドライバ回路について、前記抵抗可変回路が設定可能な前記抵抗値には、第１抵抗値と、前記第１抵抗値よりも高い第２抵抗値とが含まれており、前記制御部は、前記スイッチング素子がターンオンする場合に前記抵抗値が前記第２抵抗値となり、前記スイッチング素子がターンオフする場合に前記抵抗値が前記第１抵抗値となるように前記抵抗可変回路を制御するとよい。

【0020】

かかる構成によれば、ターンオン時には抵抗可変回路の抵抗値が比較的高い第２抵抗値となっているため、フィードバックによる影響が大きくなり易く、スイッチング素子が緩やかに立ち上がり易い。これにより、サージを抑制できる。

【0021】

一方、ターンオフ時には抵抗可変回路の抵抗値が比較的低い第１抵抗値となっているため、スイッチング素子の立ち上がり期間を短くすることができ、電力損失の低減を図ることができる。

【0022】

上記ドライバ回路について、前記スイッチング素子はＭＯＳＦＥＴであり、前記制御端子はゲート端子であり、前記印加電流は、前記スイッチング素子のソース－ドレイン間に流れるドレイン電流であり、前記印加端子はソース端子であるとよい。

【0023】

上記ドライバ回路について、前記スイッチング素子はＩＧＢＴであり、前記制御端子はゲート端子であり、前記印加電流は、前記スイッチング素子のコレクタ－エミッタ間に流れるコレクタ電流であり、前記印加端子はエミッタ端子であるとよい。

【0024】

上記目的を達成する電力変換装置は、前記スイッチング素子と、上述したドライバ回路と、を備えていることを特徴とする。

【発明の効果】

【0025】

この発明によれば、逆起電力によるフィードバックを好適に行うことができる。

【図面の簡単な説明】

【0026】

【図1】電力変換装置の電気的構成の概要を示す回路図。

【図2】回路基板上に実装されたスイッチング素子とドライバ回路とを模式的に示す正面図。

【図3】ドライバ回路の回路図。

【図4】（ａ）ターンオン時における外部指令電圧の波形、（ｂ）ターンオン時における抵抗可変回路の抵抗値を示すタイムチャート、（ｃ）ターンオン時におけるゲート電圧のグラフ、（ｄ）ターンオン時におけるドレイン電流のグラフ、（ｅ）ターンオン時におけるソース－ドレイン間電圧のグラフ。

【図5】（ａ）ターンオフ時における外部指令電圧の波形、（ｂ）ターンオフ時における抵抗可変回路の抵抗値を示すタイムチャート、（ｃ）ターンオフ時におけるゲート電圧のグラフ、（ｄ）ターンオフ時におけるソース－ドレイン間電圧のグラフ、（ｅ）ターンオフ時におけるドレイン電流のグラフ。

【発明を実施するための形態】

【0027】

以下、ドライバ回路、当該ドライバ回路を備えた電力変換装置の一実施形態について説明する。
本実施形態の電力変換装置１０は、例えば車両２００に搭載されており、車両２００に設けられている電動モータ２０１を駆動するのに用いられる。

【0028】

本実施形態の電動モータ２０１は、車両２００の車輪を回転させるための走行用モータである。本実施形態の電動モータ２０１は、３相コイル２０２ｕ，２０２ｖ，２０２ｗを有している。３相コイル２０２ｕ，２０２ｖ，２０２ｗは例えばＹ結線されている。３相コイル２０２ｕ，２０２ｖ，２０２ｗが所定のパターンで通電されることにより、電動モータ２０１が回転する。なお、３相コイル２０２ｕ，２０２ｖ，２０２ｗの結線態様は、Ｙ結線に限られず任意であり、例えばデルタ結線でもよい。

【0029】

図１に示すように、車両２００は蓄電装置２０３を有している。本実施形態の電力変換装置１０は、蓄電装置２０３の直流電力を電動モータ２０１が駆動可能な交流電力に変換するインバータ装置である。換言すれば、電力変換装置１０は、蓄電装置２０３を用いて電動モータ２０１を駆動させる駆動装置とも言える。なお、蓄電装置２０３の電圧を電源電圧Ｖｄｃとする。

【0030】

電力変換装置１０は、スイッチング素子１１を有している。本実施形態の電力変換装置１０は、スイッチング素子１１を複数有しており、詳細には、ｕ相コイル２０２ｕに対応するｕ相スイッチング素子１１ｕ１，１１ｕ２と、ｖ相コイル２０２ｖに対応するｖ相スイッチング素子１１ｖ１，１１ｖ２と、ｗ相コイル２０２ｗに対応するｗ相スイッチング素子１１ｗ１，１１ｗ２と、を備えている。

【0031】

各スイッチング素子１１ｕ１，１１ｕ２，１１ｖ１，１１ｖ２，１１ｗ１，１１ｗ２（以下、「各スイッチング素子１１ｕ１～１１ｗ２」という。）は、例えばパワースイッチング素子であり、一例としてはＭＯＳＦＥＴである。各スイッチング素子１１ｕ１～１１ｗ２が「スイッチング素子」に対応する。スイッチング素子１１ｕ１～１１ｗ２は、還流ダイオード（ボディダイオード）Ｄｕ１～Ｄｗ２を有している。

【0032】

各ｕ相スイッチング素子１１ｕ１，１１ｕ２は接続線を介して互いに直列に接続されている。詳細には、上アームｕ相スイッチング素子１１ｕ１と下アームｕ相スイッチング素子１１ｕ２とが接続線を介して接続されており、その接続線はｕ相コイル２０２ｕに接続されている。上アームｕ相スイッチング素子１１ｕ１は、蓄電装置２０３の高圧側である正極端子（＋端子）に接続されている。下アームｕ相スイッチング素子１１ｕ２は、蓄電装置２０３の低圧側である負極端子（－端子）に接続されている。

【0033】

なお、他のスイッチング素子１１ｖ１，１１ｖ２，１１ｗ１，１１ｗ２の接続態様は、対応するコイルが異なる点を除いて、ｕ相スイッチング素子１１ｕ１，１１ｕ２と同様である。

【0034】

図１及び図２に示すように、電力変換装置１０は、スイッチング素子１１を駆動させるドライバ回路１２と、スイッチング素子１１及びドライバ回路１２が実装される回路基板１３と、を備えている。

【0035】

本実施形態のドライバ回路１２は所謂ゲートドライバ回路である。本実施形態の電力変換装置１０は、複数のスイッチング素子１１に対応させてドライバ回路１２を複数有している。詳細には、電力変換装置１０は、複数のスイッチング素子１１ｕ１～１１ｗ２に対応させて複数のドライバ回路１２ｕ１～１２ｗ２を有している。ドライバ回路１２ｕ１～１２ｗ２は、スイッチング素子１１ｕ１～１１ｗ２のゲートに接続されており、ゲート電圧Ｖｇを制御することによりスイッチング素子１１ｕ１～１１ｗ２をＯＮ／ＯＦＦさせる。

【0036】

図１に示すように、車両２００は、電力変換装置１０を制御する変換制御装置１４を備えている。本実施形態の変換制御装置１４はインバータ制御装置である。変換制御装置１４は、外部からの指令（例えば要求回転速度）に基づいて、電動モータ２０１に流れる目標電流を決定し、その目標電流が流れるための外部指令電圧Ｖｐを導出する。そして、変換制御装置１４は、外部指令電圧Ｖｐをドライバ回路１２に向けて出力する。

【0037】

本実施形態では、変換制御装置１４は、スイッチング素子１１ｕ１～１１ｗ２ごとに外部指令電圧Ｖｐを導出し、各ドライバ回路１２ｕ１～１２ｗ２に外部指令電圧Ｖｐを出力する。これにより、各スイッチング素子１１ｕ１～１１ｗ２が個別に制御される。

【0038】

外部指令電圧Ｖｐは所定のパルス幅を有するパルス電圧である。例えば、外部指令電圧Ｖｐは、ＬＯＷからＨＩに切り替わり、一定期間ＨＩ状態を維持した後に、ＨＩからＬＯＷに切り替わる。以降の説明において、ＬＯＷからＨＩの切り替わりを「立ち上がり」といい、ＨＩからＬＯＷの切り替わりを「立ち下がり」という。

【0039】

なお、本実施形態の変換制御装置１４は、回路基板１３に実装されている。ただし、これに限られず、変換制御装置１４は、回路基板１３とは別の基板に実装されていてもよい。

【0040】

ドライバ回路１２ｕ１～１２ｗ２は、それぞれ個別に入力される外部指令電圧Ｖｐに基づいて、スイッチング素子１１ｕ１～１１ｗ２に対してゲート電圧Ｖｇを印加する。これにより、各スイッチング素子１１ｕ１～１１ｗ２が周期的にＯＮ／ＯＦＦし、蓄電装置２０３の直流電力が３相の交流電力に変換されて電動モータ２０１に供給される。すなわち、変換制御装置１４は、電力変換装置１０をＰＷＭ制御するものである。

【0041】

次にドライバ回路１２ｕ１～１２ｗ２及びスイッチング素子１１ｕ１～１１ｗ２について詳細に説明する。
ここで、各スイッチング素子１１ｕ１～１１ｗ２は基本的に同一構成であり、各ドライバ回路１２ｕ１～１２ｗ２は基本的に同一の構成である。このため、以下では、各スイッチング素子１１ｕ１～１１ｗ２のうち１つのスイッチング素子１１（下アームｕ相スイッチング素子１１ｕ２）と、それに対応するドライバ回路１２（下アームｕ相ドライバ回路１２ｕ２）とについて詳細に説明する。

【0042】

図２に示すように、スイッチング素子１１は、例えば直方体状に形成されている。スイッチング素子１１は、制御端子としてのゲート端子２１と、印加電流としてのドレイン電流Ｉｄが流れるドレイン端子２２及び複数のソース端子２３と、を有している。ドレイン電流Ｉｄは、スイッチング素子１１のソース－ドレイン間に流れる電流である。

【0043】

本実施形態では、ドレイン端子２２は１つであり、スイッチング素子１１の一辺に亘ってタブ状に形成されている。
ゲート端子２１と複数のソース端子２３とは、スイッチング素子１１におけるドレイン端子２２とは反対側の部分に設けられており、所定のピッチで配列されている。なお、ソース端子２３の数は任意である。

【0044】

図２に示すように、回路基板１３には、複数の配線パターン３０が形成されている。これら複数の配線パターン３０によってスイッチング素子１１とドライバ回路１２及び蓄電装置２０３とが電気的に接続されているとともに、スイッチング素子１１と負荷としての電動モータ２０１とが電気的に接続されている。

【0045】

本実施形態では、複数の配線パターン３０は、ドレインパターン３１と、メインソースパターン３２とを含む。ドレインパターン３１は、ドレイン端子２２と、電動モータ２０１（詳細にはｕ相コイル２０２ｕ）及び上アームｕ相スイッチング素子１１ｕ１とを電気的に接続する配線パターン３０である。メインソースパターン３２は、複数のソース端子２３の一部と蓄電装置２０３の低圧側である負極端子（－端子）とを電気的に接続するものであってドレイン電流Ｉｄが流れる配線パターン３０である。

【0046】

ちなみに、説明の便宜上、複数のソース端子２３のうちメインソースパターン３２に接続されるものをメインソース端子２３ａとする。メインソース端子２３ａは、ドレイン電流Ｉｄが流れる端子である。本実施形態では、メインソース端子２３ａが「印加端子」に対応する。

【0047】

ここで、電力変換装置１０は、ドレイン電流Ｉｄが変化することによって逆起電力Ｖｂを生じさせるインダクタンス成分Ｌ１を有している。インダクタンス成分Ｌ１は、ドレイン電流Ｉｄが流れる電流経路上に設けられている。インダクタンス成分Ｌ１は、スイッチング素子１１内の寄生インダクタンスＬｓを含む。寄生インダクタンスＬｓは、例えばスイッチング素子１１内の配線パターン、ワイヤー及びソース端子２３などによって構成されている。

【0048】

また、インダクタンス成分Ｌ１は、メインソースパターン３２に含まれる寄生インダクタンス等の他のインダクタンスを含んでいてもよいし、含まなくてもよい。なお、ドレイン電流Ｉｄの変化とは、ドレイン電流Ｉｄが流れ始める場合と、ドレイン電流Ｉｄが停止する場合とを含む。

【0049】

ここで、スイッチング素子１１のソース－ドレイン間には、スイッチング素子１１にドレイン電流Ｉｄを流すための電圧であるソース－ドレイン間電圧Ｖｄｓが印加される。本実施形態では、ソース－ドレイン間電圧Ｖｄｓが「印加電圧」に対応する。

【0050】

本実施形態のソース－ドレイン間電圧Ｖｄｓは、スイッチング素子１１がＯＦＦ状態である場合には電源電圧Ｖｄｃとなり、スイッチング素子１１がＯＮ状態である場合には０となる。

【0051】

また、スイッチング素子１１に印加することができる最大電圧である定格電圧Ｖｄｓｒと、スイッチング素子１１に流すことができる最大電流である定格電流Ｉｄｒは、スイッチング素子１１ごとに予め定められている。すなわち、スイッチング素子１１は、ソース－ドレイン間電圧Ｖｄｓが定格電圧Ｖｄｓｒ以下であり、且つ、ドレイン電流Ｉｄが定格電流Ｉｄｒ以下である条件下で動作するものである。

【0052】

次にドライバ回路１２及びドライバ回路１２とスイッチング素子１１との接続について説明する。
図２及び図３に示すように、ドライバ回路１２は、外部入力端子４１と、加算出力端子４２と、基準電位端子４３と、フィードバック入力端子４４と、を備えている。

【0053】

外部入力端子４１は、変換制御装置１４と電気的に接続されている。外部入力端子４１には、変換制御装置１４からの外部指令電圧Ｖｐが入力される。
加算出力端子４２は、ドライバ回路１２からゲート電圧Ｖｇ（換言すればゲート電流）を出力するための端子である。複数の配線パターン３０は、加算出力端子４２とゲート端子２１とを電気的に接続するゲートパターン３３を含む。加算出力端子４２から出力されるゲート電圧Ｖｇは、ゲートパターン３３を介してゲート端子２１に入力される。

【0054】

図３に示すように、基準電位端子４３は、ドライバ回路１２内において基準電位Ｖ０に接続されている。図２に示すように、複数の配線パターン３０は、基準電位端子４３と複数のソース端子２３のうちメインソース端子２３ａ以外の少なくとも１つの端子とを電気的に接続する信号ソースパターン３４を含む。信号ソースパターン３４とメインソースパターン３２とは絶縁されている。

【0055】

ここで、説明の便宜上、基準電位端子４３に接続されるソース端子２３を信号ソース端子２３ｂという。すなわち、本実施形態の複数のソース端子２３は、蓄電装置２０３の負極端子に接続されるメインソース端子２３ａと、基準電位端子４３（換言すれば基準電位Ｖ０）に接続される信号ソース端子２３ｂと、を含む。スイッチング素子１１は、信号ソース端子２３ｂに入力される基準電位Ｖ０とゲート端子２１に入力されるゲート電圧Ｖｇ（本実施形態では加算電圧Ｖａｄ）との電位差に基づいて駆動（換言すればスイッチング動作）する。

【0056】

上記のように基準電位端子４３と信号ソース端子２３ｂとが信号ソースパターン３４を介して電気的に接続されることにより、スイッチング素子１１のソース電位が基準電位Ｖ０となる。この場合、信号ソース端子２３ｂ及び信号ソースパターン３４には、印加電流としてのドレイン電流Ｉｄが流れない。これにより、信号ソース端子２３ｂ及び信号ソースパターン３４を介する経路上には寄生インダクタンスＬｓ（換言すれば逆起電力Ｖｂ）は存在しないとみなすことができる。よって、ゲート端子２１に入力されるゲート電圧Ｖｇが寄生インダクタンスＬｓの影響を受けにくい。

【0057】

フィードバック入力端子４４は、ドレイン電流Ｉｄが変化することによりインダクタンス成分Ｌ１によって発生する逆起電力Ｖｂが入力される端子である。詳細には、メインソースパターン３２の一部は分岐しており、その分岐部分はフィードバック入力端子４４に接続されている。つまり、メインソースパターン３２は、蓄電装置２０３の負極端子とフィードバック入力端子４４との双方に接続されている。

【0058】

念の為に説明すると、上アームｕ相スイッチング素子１１ｕ１に接続されるメインソースパターン３２は、下アームｕ相スイッチング素子１１ｕ２のドレイン端子２２と負荷としての電動モータ（詳細にはｕ相コイル２０２ｕ）との双方に接続されている。なお、上アームｕ相スイッチング素子１１ｕ１に接続されるメインソースパターン３２と、下アームｕ相スイッチング素子１１ｕ２に接続されるドレインパターン３１とは同一である。また、上アームｕ相スイッチング素子１１ｕ１に接続されるドレインパターン３１は、蓄電装置２０３の正極端子に接続されている。

【0059】

図３に示すように、ドライバ回路１２は、外部入力端子４１から入力される外部指令電圧Ｖｐと、基準電位端子４３から入力される逆起電力Ｖｂとに基づいて加算電圧Ｖａｄを生成し、その加算電圧Ｖａｄをゲート電圧Ｖｇとして加算出力端子４２から出力するように構成されている。

【0060】

加算電圧Ｖａｄを出力するドライバ回路１２の一例について以下に説明する。
ドライバ回路１２は、電圧増幅回路５１を有する指令変換回路５０と、加算回路６０と、電圧増幅回路５１と加算回路６０とを接続する外部入力ライン７１と、フィードバック入力端子４４と加算回路６０とを接続するフィードバックライン７２と、電流増幅回路８０と、を備えている。そして、本実施形態のドライバ回路１２は、フィードバック入力端子４４に入力される逆起電力Ｖｂをフィードバック電圧Ｖｆｂに変換するフィードバック変換回路１００と、を備えている。

【0061】

指令変換回路５０は、外部入力端子４１から入力された外部指令電圧Ｖｐを変換指令電圧Ｖｑに変換するものである。
指令変換回路５０は、電圧増幅回路５１と、外部入力ライン７１上に設けられた抵抗可変回路５６と、を備えている。本実施形態では、抵抗可変回路５６が「抵抗回路」に対応する。

【0062】

本実施形態の電圧増幅回路５１は、外部入力端子４１から入力された外部指令電圧Ｖｐに含まれるノイズを低減させつつ、所定の増幅率で外部指令電圧Ｖｐを増幅させるものである。なお、増幅率は「１」を含む。

【0063】

一例として、電圧増幅回路５１は、外部入力端子４１に接続されたフィルタオペアンプ５２と、第１フィルタ抵抗５３と、第２フィルタ抵抗５４と、フィルタコンデンサ５５と、を備えている。

【0064】

外部入力端子４１は、フィルタオペアンプ５２の＋端子（非反転入力端子）に接続されている。本実施形態では、フィルタオペアンプ５２が「前記外部入力端子に接続されたオペアンプ」に対応する。

【0065】

フィルタオペアンプ５２における－端子（反転入力端子）及び出力端子は、第１フィルタ抵抗５３を介して接続されており、第１フィルタ抵抗５３に対して並列にフィルタコンデンサ５５が接続されている。第２フィルタ抵抗５４は、第１フィルタ抵抗５３及びフィルタコンデンサ５５に対して直列となるように接続されているとともに基準電位Ｖ０に接続されている。

【0066】

本実施形態の外部入力ライン７１は、フィルタオペアンプ５２の出力端子に接続されている。
抵抗可変回路５６は、所定の抵抗値Ｒａを有している。抵抗可変回路５６によって外部入力ライン７１に流れる電流が制限される。

【0067】

本実施形態の抵抗可変回路５６は、抵抗値Ｒａを変更可能に構成されている。例えば、抵抗可変回路５６は、例えば外部入力ライン７１上に設けられた指令抵抗Ｒ０及び可変用抵抗Ｒｘと、可変用抵抗Ｒｘを迂回するバイパス経路５６ａと、バイパス経路５６ａ上に設けられた可変用スイッチング素子Ｑｘと、を備えている。指令抵抗Ｒ０及び可変用抵抗Ｒｘは互いに直列に接続されている。可変用スイッチング素子Ｑｘは、可変用抵抗Ｒｘに対して並列に接続されている。

【0068】

かかる構成によれば、外部入力端子４１から入力された外部指令電圧Ｖｐは、両フィルタ抵抗５３，５４の抵抗値の比率に対応した増幅率で増幅され、更に抵抗可変回路５６を通ることによって変換指令電圧Ｖｑに変換される。そして、指令変換回路５０によって変換された変換指令電圧Ｖｑは、加算回路６０に向けて出力される。

【0069】

この場合、変換指令電圧Ｖｑは、第１フィルタ抵抗５３及びフィルタコンデンサ５５によって構成されるＲＣ回路によってカットオフ周波数以上のノイズが低減（換言すれば除去）される。

【0070】

本実施形態では、外部指令電圧Ｖｐに対する変換指令電圧Ｖｑの比率は、電圧増幅回路５１の増幅率と抵抗可変回路５６の抵抗値Ｒａとによって決められる。つまり、抵抗可変回路５６の抵抗値Ｒａは、変換指令電圧Ｖｑを規定するパラメータの１つである。

【0071】

ここで、抵抗可変回路５６の抵抗値Ｒａは、可変用スイッチング素子ＱｘのＯＮ／ＯＦＦに応じて変更される。詳細には、可変用スイッチング素子ＱｘがＯＮ状態である場合には、抵抗可変回路５６の抵抗値Ｒａは、指令抵抗Ｒ０の抵抗値と同一である。一方、可変用スイッチング素子ＱｘがＯＦＦ状態である場合には、抵抗可変回路５６の抵抗値Ｒａは、指令抵抗Ｒ０と可変用抵抗Ｒｘとの合成抵抗値となる。すなわち、可変用スイッチング素子Ｑｘを制御することにより、抵抗可変回路５６の抵抗値Ｒａを制御することができる。

【0072】

以降の説明において、可変用スイッチング素子ＱｘがＯＮ状態である場合の抵抗可変回路５６の抵抗値Ｒａを第１抵抗値Ｒａ１とし、可変用スイッチング素子ＱｘがＯＦＦ状態である場合の抵抗可変回路５６の抵抗値Ｒａを第２抵抗値Ｒａ２とする。第２抵抗値Ｒａ２は、第１抵抗値Ｒａ１よりも高い。

【0073】

図３に示すように、加算回路６０は、指令変換回路５０から出力された変換指令電圧Ｖｑと、逆起電力Ｖｂを変換させることによって得られるフィードバック電圧Ｖｆｂとが入力されるように構成されている。加算回路６０は、変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとを加算し、その加算された加算電圧Ｖａｄをゲート端子２１に向けて出力するように構成されている。

【0074】

詳細には、本実施形態の加算回路６０は、例えば加算オペアンプ６１と、第１加算抵抗６２と、第２加算抵抗６３と、加算コンデンサ６４と、を備えている。
本実施形態の外部入力ライン７１は、フィルタオペアンプ５２の出力端子と加算オペアンプ６１の＋端子（非反転入力端子）とを接続しており、フィードバックライン７２は、フィードバック入力端子４４と外部入力ライン７１とを接続している。

【0075】

フィードバック変換回路１００は、フィードバックライン７２上に設けられている。フィードバック入力端子４４に入力される逆起電力Ｖｂは、フィードバック変換回路１００によってフィードバック電圧Ｖｆｂに変換される。これにより、加算オペアンプ６１の＋端子には、変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとを合わせた電圧が入力される。

【0076】

加算オペアンプ６１における－端子（反転入力端子）及び出力端子は、第１加算抵抗６２を介して接続されており、第１加算抵抗６２に対して並列に加算コンデンサ６４が接続されている。第２加算抵抗６３は、第１加算抵抗６２及び加算コンデンサ６４に対して直列となるように接続されているとともに基準電位Ｖ０に接続されている。

【0077】

かかる構成によれば、加算オペアンプ６１の出力端子から、変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとが加算された加算電圧Ｖａｄが出力される。当該加算電圧Ｖａｄは、第１加算抵抗６２及び加算コンデンサ６４によって構成されるＲＣ回路によってカットオフ周波数以上のノイズが低減（換言すれば除去）され且つ両加算抵抗６２，６３の抵抗値の比率に対応した増幅率で増幅されている。ただし、加算回路６０の具体的な構成は任意である。

【0078】

電流増幅回路８０は、加算電圧Ｖａｄの波形を維持しつつ、スイッチング素子１１を駆動させるのに必要な電流を供給するための回路である。
図３に示すように、本実施形態の電流増幅回路８０は、例えば第１増幅スイッチング素子８１及び第２増幅スイッチング素子８２を備えている。第１増幅スイッチング素子８１及び第２増幅スイッチング素子８２は例えばｎ型のＭＯＳＦＥＴである。

【0079】

第１増幅スイッチング素子８１のドレインは、第１供給電圧Ｖ１を印加する第１供給源Ｅ１に接続されている。第２増幅スイッチング素子８２のソースは、第２供給電圧Ｖ２を印加する第２供給源Ｅ２に接続されている。第１供給電圧Ｖ１は例えば正の電圧であり、第２供給電圧Ｖ２は例えば負の電圧である。第１増幅スイッチング素子８１のソースと第２増幅スイッチング素子８２のドレインとは、接続線８５を介して接続されている。また、接続線８５上には、互いに逆接続された両ダイオード８３，８４が設けられている。

【0080】

両増幅スイッチング素子８１，８２のゲートと加算回路６０（詳細には加算オペアンプ６１の出力端子）とが接続されている。第１増幅スイッチング素子８１のゲートと加算回路６０との間には第１ツェナーダイオード８６が設けられている。第１ツェナーダイオード８６のアノードは加算回路６０に接続されており、第１ツェナーダイオード８６のカソードが第１増幅スイッチング素子８１のゲートに接続されている。

【0081】

第２増幅スイッチング素子８２のゲートと加算回路６０との間には第２ツェナーダイオード８７が設けられている。第２ツェナーダイオード８７のカソードは加算回路６０に接続されており、第２ツェナーダイオード８７のアノードが第２増幅スイッチング素子８２のゲートに接続されている。加算回路６０から出力された加算電圧Ｖａｄは、第２ツェナーダイオード８７を介して第２増幅スイッチング素子８２のゲートに入力される。

【0082】

かかる構成によれば、両ダイオード８３，８４を接続する接続線８５から加算電圧Ｖａｄが出力され、両供給源Ｅ１，Ｅ２から、スイッチング素子１１を駆動させるのに必要なゲート電流が供給される。

【0083】

電流増幅回路８０の出力（詳細には接続線８５）は加算出力端子４２に接続されている。これにより、加算電圧Ｖａｄは、加算出力端子４２から出力され、ゲートパターン３３を介してゲート端子２１に入力される。すなわち、本実施形態では加算電圧Ｖａｄがゲート電圧Ｖｇとなっている。なお、電流増幅回路８０の具体的な構成は任意である。

【0084】

図３に示すように、ドライバ回路１２は、電流増幅回路８０と加算出力端子４２とをつなぐライン上に設けられたゲート抵抗９０を備えている。ゲート抵抗９０によってゲート電流が調整される。

【0085】

本実施形態のフィードバック変換回路１００は、例えば逆起電力Ｖｂを分圧する分圧回路１０１を備えている。
分圧回路１０１は、分圧抵抗としての第１フィードバック抵抗Ｒ１及び第２フィードバック抵抗Ｒ２と、両フィードバック抵抗Ｒ１，Ｒ２を直列に接続する分圧接続線１０１ａと、第１フィードバック抵抗Ｒ１に対して並列に接続された抵抗Ｒｃ及びコンデンサＣ１と、を備えている。第１フィードバック抵抗Ｒ１は、フィードバック入力端子４４に接続され、第２フィードバック抵抗Ｒ２は、基準電位Ｖ０に接続されている。抵抗Ｒｃ及びコンデンサＣ１は、逆起電力Ｖｂに含まれるノイズを低減するフィルタ回路を構成している。

【0086】

フィードバックライン７２は、フィードバック入力端子４４と第１フィードバック抵抗Ｒ１とを接続する第１パーツライン７２ａと、分圧接続線１０１ａと加算回路６０（詳細には外部入力ライン７１）とを接続する第２パーツライン７２ｂと、を有する。この場合、分圧回路１０１は、フィードバックライン７２上に設けられているともいえる。本実施形態では、第２パーツライン７２ｂが「分圧ライン」に対応する。

【0087】

フィードバック変換回路１００は、フィードバックライン７２上に設けられた第３フィードバック抵抗Ｒ３を備えている。本実施形態では、第３フィードバック抵抗Ｒ３は、第２パーツライン７２ｂ上に設けられている。

【0088】

本実施形態では、フィードバック変換回路１００は、オペアンプを有していない。換言すれば、フィードバックライン７２（詳細には第２パーツライン７２ｂ）は、オペアンプを介することなく、分圧回路１０１と加算回路６０とを接続しているといえる。

【0089】

かかる構成によれば、ドレイン電流Ｉｄが変化すると、寄生インダクタンスＬｓを含むインダクタンス成分Ｌ１によって逆起電力Ｖｂが生じる。逆起電力Ｖｂは、フィードバック入力端子４４に入力され、フィードバックライン７２（詳細には第１パーツライン７２ａ）を通って分圧回路１０１に入力される。そして、逆起電力Ｖｂは、分圧回路１０１によって分圧され、その分圧された電圧が第３フィードバック抵抗Ｒ３を通ることによってフィードバック電圧Ｖｆｂに変換される。

【0090】

本実施形態では、逆起電力Ｖｂに対するフィードバック電圧Ｖｆｂの比率である利得Ｇは、分圧回路１０１の分圧比及び第３フィードバック抵抗Ｒ３の抵抗値に応じて変化する。分圧回路１０１の分圧比は、第１フィードバック抵抗Ｒ１の抵抗値と第２フィードバック抵抗Ｒ２の抵抗値とによって定まるパラメータであることに着目すれば、利得Ｇは、各フィードバック抵抗Ｒ１～Ｒ３の抵抗値によって設定される。各フィードバック抵抗Ｒ１～Ｒ３は、利得Ｇに関与する利得抵抗ともいえる。

【0091】

本実施形態では、各フィードバック抵抗Ｒ１～Ｒ３の抵抗値は、利得Ｇが目標利得となるように設定されている。目標利得は、任意であるが、例えばフィードバック電圧Ｖｆｂが変換指令電圧Ｖｑよりも低くなる範囲内で設定されている。換言すれば、各フィードバック抵抗Ｒ１～Ｒ３の抵抗値は、フィードバック電圧Ｖｆｂが変換指令電圧Ｖｑよりも低くなるように設定されているともいえる。

【0092】

ここで、外部指令電圧Ｖｐの立ち上がりに基づくスイッチング素子１１のターンオンにおける変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとの関係について説明する。
既に説明したとおり、加算回路６０には、変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとが入力される。この場合、変換指令電圧Ｖｑが低くなるほど、フィードバック電圧Ｖｆｂの影響が大きくなり易い。これにより、スイッチング素子１１のゲート端子２１に入力される加算電圧Ｖａｄ（ゲート電圧Ｖｇ）の立ち上がる傾きは小さくなり易く、ゲート電圧Ｖｇの立ち上がり期間は長くなり易い。この場合、ドレイン電流Ｉｄの傾き（換言すれば時間変化量）は小さくなり易いため、スイッチング素子１１が立ち上がる場合に生じるドレイン電流Ｉｄのサージは小さくなり易い一方、電力損失は大きくなり易い。

【0093】

一方、変換指令電圧Ｖｑが高くなるほど、フィードバック電圧Ｖｆｂの影響が小さくなり易い。これにより、スイッチング素子１１のゲート端子２１に入力されるゲート電圧Ｖｇの立ち上がる傾きは大きくなり易く、ゲート電圧Ｖｇの立ち上がり期間は短くなり易い。この場合、ドレイン電流Ｉｄの傾きは大きくなり易いため、スイッチング素子１１が立ち上がる場合に生じる電力損失は小さくなり易い一方、ドレイン電流Ｉｄのサージが大きくなり易い。

【0094】

変換指令電圧Ｖｑは、抵抗可変回路５６の抵抗値Ｒａに依存する。詳細には、変換指令電圧Ｖｑは、抵抗可変回路５６の抵抗値Ｒａが低くなると高くなる。このため、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１である場合と第２抵抗値Ｒａ２である場合とで、フィードバックによるサージ抑制効果が異なることとなる。本実施形態では、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１である場合よりも当該第１抵抗値Ｒａ１よりも高い第２抵抗値Ｒａ２である場合の方が、フィードバックによる効果が大きくなり易い。

【0095】

外部指令電圧Ｖｐの立ち下がりに基づくスイッチング素子１１のターンオフについても同様である。すなわち、変換指令電圧Ｖｑが低くなるほど、ドレイン電流Ｉｄの立ち下がる傾きは小さくなり易いため、スイッチング素子１１のターンオフ時に生じるソース－ドレイン間電圧Ｖｄｓのサージが小さくなり易い。一方で、スイッチング素子１１のターンオフ時に生じる電力損失が大きくなり易い。換言すれば、変換指令電圧Ｖｑが高くなるほど、ドレイン電流Ｉｄが立ち下がる期間が短くなり易くなり、スイッチング素子１１のターンオフ時における電力損失が小さくなり易い。

【0096】

第１抵抗値Ｒａ１は、指令抵抗Ｒ０の抵抗値を調整することにより調整することができる。また、第２抵抗値Ｒａ２（換言すれば第１抵抗値Ｒａ１と第２抵抗値Ｒａ２との差）は、可変用抵抗Ｒｘの抵抗値を調整することにより調整可能である。

【0097】

本実施形態では、第１抵抗値Ｒａ１（換言すれば指令抵抗Ｒ０の抵抗値）は、例えば第３フィードバック抵抗Ｒ３の抵抗値と同一である。このため、第２抵抗値Ｒａ２は、第３フィードバック抵抗Ｒ３の抵抗値よりも高い。すなわち、本実施形態の抵抗可変回路５６は、第３フィードバック抵抗Ｒ３の抵抗値と同一の第１抵抗値Ｒａ１と、第３フィードバック抵抗Ｒ３の抵抗値よりも高い第２抵抗値Ｒａ２とに、切り替わるものである。

【0098】

ここで、抵抗可変回路５６の抵抗値Ｒａが変更されることにより、当該抵抗値Ｒａと第３フィードバック抵抗Ｒ３の抵抗値との比率が変更されることになる点に着目すれば、抵抗可変回路５６は、抵抗可変回路５６の抵抗値Ｒａと第３フィードバック抵抗Ｒ３の抵抗値との比率を変更するものともいえる。すなわち、本実施形態のドライバ回路１２は、上記比率を変更する変更部を備えているといえる。

【0099】

ドライバ回路１２は、抵抗可変回路５６の抵抗値Ｒａを制御する制御部としての制御回路１１０を備えている。制御回路１１０は、例えば可変用スイッチング素子Ｑｘを制御するための制御処理を実行するプログラムや必要な情報が記憶されたメモリと、上記プログラムに基づいて制御処理を実行するＣＰＵとを有する構成でもよい。

【0100】

ただし、これに限られず、制御回路１１０は、例えば専用ハードウェア回路を有する構成でもよいし、１又は複数の専用ハードウェア回路とソフトウェア処理を実行するＣＰＵとの組み合わせでもよい。換言すれば、制御回路１１０の具体的な構成は、任意であり、例えば１つ以上の専用のハードウェア回路、及び、コンピュータプログラム（ソフトウェア）に従って動作する１つ以上のプロセッサの少なくとも一方によって実現されていればよい。

【0101】

制御回路１１０は、外部指令電圧Ｖｐが入力されるように構成されている。制御回路１１０は、外部指令電圧Ｖｐに基づいて可変用スイッチング素子Ｑｘを制御することにより、抵抗可変回路５６の抵抗値Ｒａを制御する。

【0102】

具体的には、制御回路１１０は、スイッチング素子１１がターンオンする場合とターンオフする場合とで抵抗可変回路５６の抵抗値Ｒａを変更する。すなわち、本実施形態の抵抗可変回路５６は、スイッチング素子１１がターンオンする場合とターンオフする場合とで抵抗値Ｒａを変化させるものである。

【0103】

本実施形態では、制御回路１１０は、スイッチング素子１１がターンオンする場合には抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１となるように抵抗可変回路５６を制御する。例えば、制御回路１１０は、外部指令電圧Ｖｐの立ち上がる前に又は立ち上がることに基づいて、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１となるように可変用スイッチング素子Ｑｘを制御する。

【0104】

一例としては、制御回路１１０は、抵抗可変回路５６の初期抵抗値を第１抵抗値Ｒａ１に設定していてもよい。これにより、外部指令電圧Ｖｐが立ち上がる前に抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１に設定されることとなる。

【0105】

ただし、これに限られず、例えば制御回路１１０は、外部指令電圧Ｖｐが立ち上がったことに基づいて抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１となるように可変用スイッチング素子Ｑｘを制御する構成でもよい。この場合、制御回路１１０は、外部指令電圧Ｖｐが立ち上がることに同期して直ちに抵抗可変回路５６の抵抗値Ｒａを第１抵抗値Ｒａ１に設定してもよいし、外部指令電圧Ｖｐが立ち上がってから所定期間が経過してから抵抗可変回路５６の抵抗値Ｒａを第１抵抗値Ｒａ１に設定してもよい。なお、所定期間は、例えば外部指令電圧Ｖｐが立ち上がるタイミングからドレイン電流Ｉｄが立ち上がり始めるタイミングまでの期間と同一又はそれよりも短いとよい。

【0106】

本実施形態の制御回路１１０は、スイッチング素子１１がターンオンする期間に亘って抵抗可変回路５６の抵抗値Ｒａを第１抵抗値Ｒａ１に維持する。詳細には、制御回路１１０は、少なくともドレイン電流Ｉｄが立ち上がり始めてから飽和電流Ｉｄｓに維持されるまでの期間に亘って抵抗可変回路５６の抵抗値Ｒａを第１抵抗値Ｒａ１に維持する。更に、本実施形態の制御回路１１０は、スイッチング素子１１のターンオンが完了した後も、抵抗可変回路５６の抵抗値Ｒａを第１抵抗値Ｒａ１に維持する。

【0107】

ちなみに、ドレイン電流Ｉｄが立ち上がり始めてから飽和電流Ｉｄｓに維持されるまでの期間には、ドレイン電流Ｉｄのサージが発生する期間が含まれており、詳細にはターンオン時においてドレイン電流Ｉｄが最大値となるタイミングが含まれている。

【0108】

なお、説明の便宜上、以降の説明において、ターンオン時におけるドレイン電流Ｉｄの最大値を電流ピーク値Ｉｄｍという。電流ピーク値Ｉｄｍは、スイッチング素子１１のターンオンによって生じるサージに起因するドレイン電流Ｉｄの最大値であり、飽和電流Ｉｄｓよりも大きい。

【0109】

上記の点に着目すれば、本実施形態の制御回路１１０は、ドレイン電流Ｉｄのサージが発生している期間（換言すればドレイン電流Ｉｄが電流ピーク値Ｉｄｍとなっているタイミング）において抵抗可変回路５６の抵抗値Ｒａを第１抵抗値Ｒａ１に設定しているともいえる。

【0110】

本実施形態では、制御回路１１０は、スイッチング素子１１がターンオフする場合には抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２となるように抵抗可変回路５６を制御する。例えば、制御回路１１０は、外部指令電圧Ｖｐが立ち下がる前に又は立ち下がることに基づいて、抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２となるように可変用スイッチング素子Ｑｘを制御する。

【0111】

一例としては、制御回路１１０は、外部指令電圧Ｖｐが立ち下がったことに基づいて抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２となるように可変用スイッチング素子Ｑｘを制御するとよい。この場合、制御回路１１０は、外部指令電圧Ｖｐが立ち下がることに同期して直ちに抵抗可変回路５６の抵抗値Ｒａを第２抵抗値Ｒａ２に設定してもよいし、外部指令電圧Ｖｐが立ち下がってから所定期間が経過した後に抵抗可変回路５６の抵抗値Ｒａを第２抵抗値Ｒａ２に設定してもよい。なお、所定期間は、例えば外部指令電圧Ｖｐが立ち下がるタイミングからソース－ドレイン間電圧Ｖｄｓが立ち上がり始めるタイミングまでの期間と同一又はそれよりも短いとよい。

【0112】

なお、説明の便宜上、以降の説明において、ターンオフ時におけるソース－ドレイン間電圧Ｖｄｓの最大値を電圧ピーク値Ｖｄｓｍという。電圧ピーク値Ｖｄｓｍは、スイッチング素子１１のターンオフによって生じるサージに起因するソース－ドレイン間電圧Ｖｄｓの最大値であり、電源電圧Ｖｄｃよりも大きい。

【0113】

制御回路１１０は、スイッチング素子１１がターンオフする期間に亘って抵抗可変回路５６の抵抗値Ｒａを第２抵抗値Ｒａ２に設定する。例えば、制御回路１１０は、少なくともソース－ドレイン間電圧Ｖｄｓが立ち上がり始めてから電源電圧Ｖｄｃに維持されるまでの期間に亘って抵抗可変回路５６の抵抗値Ｒａを第２抵抗値Ｒａ２に維持する。

【0114】

ちなみに、ソース－ドレイン間電圧Ｖｄｓが立ち上がり始めてから電源電圧Ｖｄｃに維持されるまでの期間には、ソース－ドレイン間電圧Ｖｄｓのサージが発生する期間が含まれており、詳細にはソース－ドレイン間電圧Ｖｄｓが電圧ピーク値Ｖｄｓｍとなるタイミングが含まれている。この点に着目すれば、本実施形態の制御回路１１０は、ソース－ドレイン間電圧Ｖｄｓのサージが発生している期間（換言すればソース－ドレイン間電圧Ｖｄｓが電圧ピーク値Ｖｄｓｍとなっているタイミング）において抵抗可変回路５６の抵抗値Ｒａを第２抵抗値Ｒａ２に設定しているともいえる。

【0115】

そして、制御回路１１０は、スイッチング素子１１のターンオフが完了した後、詳細にはドレイン電流Ｉｄ又はゲート電圧Ｖｇが「０」となった後に、抵抗可変回路５６の抵抗値Ｒａを、第２抵抗値Ｒａ２から第１抵抗値Ｒａ１に変更する。なお、本実施形態では、ドレイン電流Ｉｄが「０」となった後にゲート電圧Ｖｇが「０」となり、制御回路１１０は、ゲート電圧Ｖｇが「０」となってから抵抗可変回路５６の抵抗値Ｒａを変更する。

【0116】

次に図４及び図５を用いて本実施形態の作用について説明する。
まず、スイッチング素子１１のターンオン時について図４を用いて説明する。図４（ａ）はターンオン時における外部指令電圧Ｖｐの変化を示すタイムチャートであり、図４（ｂ）はターンオン時における抵抗可変回路５６の抵抗値Ｒａを示すタイムチャートである。図４（ｃ）はターンオン時におけるゲート電圧Ｖｇの変化を示すグラフであり、図４（ｄ）はターンオン時におけるドレイン電流Ｉｄの変化を示すグラフであり、図４（ｅ）はターンオン時におけるソース－ドレイン間電圧Ｖｄｓの変化を示すグラフである。

【0117】

図４（ａ）及び図４（ｃ）に示すように、ｔ１のタイミングにて、外部指令電圧Ｖｐが立ち上がるとすると、これに伴いゲート電圧Ｖｇが徐々に上昇する。この場合、図４（ｄ）及び図４（ｅ）に示すように、ドレイン電流Ｉｄは直ちには流れず、ソース－ドレイン間電圧Ｖｄｓは蓄電装置２０３の電圧である電源電圧Ｖｄｃに維持される。

【0118】

その後、図４（ｃ）～図４（ｅ）に示すように、ｔ２のタイミングにて、ゲート電圧Ｖｇがある程度高くなり、ドレイン電流Ｉｄが流れ始めると、ソース－ドレイン間電圧Ｖｄｓが若干下がる。

【0119】

ここで、図４（ｂ）に示すように、本実施形態では、外部指令電圧Ｖｐが立ち上がる前に抵抗可変回路５６の抵抗値Ｒａが、第２抵抗値Ｒａ２よりも低い第１抵抗値Ｒａ１に設定されている。この場合、変換指令電圧Ｖｑの影響が大きくなるため、フィードバックによる効果が小さくなり易い。したがって、ゲート電圧Ｖｇ及びドレイン電流Ｉｄは、比較的急峻に立ち上がり始める。

【0120】

図４（ｃ）及び図４（ｄ）に示すように、ｔ３のタイミングでは、スイッチング素子１１のターンオンに伴うサージが発生することによりドレイン電流Ｉｄが飽和電流Ｉｄｓを超える。この場合、ゲート電圧Ｖｇは一定値を維持する。

【0121】

その後、ｔ４のタイミングにて、ドレイン電流Ｉｄが電流ピーク値Ｉｄｍとなる。そして、ドレイン電流Ｉｄが電流ピーク値Ｉｄｍとなった後は、ドレイン電流Ｉｄは飽和電流Ｉｄｓとなるまで低下するとともに、ソース－ドレイン間電圧Ｖｄｓが低下し始める。

【0122】

図４（ｃ）～図４（ｅ）に示すように、ｔ５のタイミングにて、ドレイン電流Ｉｄが飽和電流Ｉｄｓとなり、ソース－ドレイン間電圧Ｖｄｓが０となると、ゲート電圧Ｖｇが上昇し始める。そして、ｔ６のタイミングにて、ゲート電圧Ｖｇが一定値となる。

【0123】

次に、図５を用いて、外部指令電圧Ｖｐが立ち下がる場合、すなわちスイッチング素子１１のターンオフ時について説明する。図５（ａ）はターンオフ時における外部指令電圧Ｖｐの変化を示すタイムチャートであり、図５（ｂ）はターンオフ時における抵抗可変回路５６の抵抗値Ｒａを示すタイムチャートである。図５（ｃ）はターンオフ時におけるゲート電圧Ｖｇの変化を示すグラフであり、図５（ｄ）はターンオフ時におけるソース－ドレイン間電圧Ｖｄｓの変化を示すグラフであり、図５（ｅ）はターンオフ時におけるドレイン電流Ｉｄの変化を示すグラフである。

【0124】

図５（ａ）及び図５（ｃ）に示すように、ｔ１１のタイミングにて外部指令電圧Ｖｐが立ち下がると、ゲート電圧Ｖｇが低下し始める。この場合、図５（ｅ）に示すように、ドレイン電流Ｉｄは飽和電流Ｉｄｓを維持する。

【0125】

その後、図５（ｃ）～図５（ｅ）に示すように、ゲート電圧Ｖｇがある程度低くなったｔ１２のタイミングにて、ソース－ドレイン間電圧Ｖｄｓが立ち上がり始める。なお、ゲート電圧Ｖｇは、ソース－ドレイン間電圧Ｖｄｓが電源電圧Ｖｄｃとなるまで一定値を維持する。

【0126】

ここで、図５（ｂ）に示すように、抵抗可変回路５６の抵抗値Ｒａは第２抵抗値Ｒａ２に設定されている。この場合、フィードバック電圧Ｖｆｂの影響が大きくなるため、フィードバックによる効果が大きくなり易い。したがって、ソース－ドレイン間電圧Ｖｄｓは緩やかに立ち上がる。換言すれば、ソース－ドレイン間電圧Ｖｄｓの傾き（換言すれば単位時間当たりの上昇量）は比較的小さくなっている。

【0127】

図５（ｃ）～図５（ｅ）に示すように、ｔ１３のタイミングにて、ソース－ドレイン間電圧Ｖｄｓが電源電圧Ｖｄｃに到達すると、ゲート電圧Ｖｇ及びドレイン電流Ｉｄが低下し始める。

【0128】

ここで、抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２に設定されているため、ゲート電圧Ｖｇ及びドレイン電流Ｉｄは緩やかに低下し始める。すなわち、ゲート電圧Ｖｇ及びドレイン電流Ｉｄの傾きは小さくなっている。

【0129】

その後、図５（ｄ）に示すように、ｔ１４のタイミングにて、ソース－ドレイン間電圧Ｖｄｓが電圧ピーク値Ｖｄｓｍとなり、その後ソース－ドレイン間電圧Ｖｄｓが低下する。そして、ｔ１５のタイミングにて、ソース－ドレイン間電圧Ｖｄｓが電源電圧Ｖｄｃとなる。

【0130】

図５（ｅ）に示すように、続くｔ１６のタイミングにて、ドレイン電流Ｉｄが「０」となる。そして、図５（ｃ）に示すように、ｔ１７のタイミングにて、ゲート電圧Ｖｇが「０」となる。

【0131】

ちなみに、本実施形態では、スイッチング素子１１のターンオフが終了した後であるｔ１８のタイミングにて、抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２から初期値である第１抵抗値Ｒａ１に変更される。これにより、スイッチング素子１１の次のターンオン時、換言すれば次の外部指令電圧Ｖｐの立ち上がり時には、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１となっている。

【0132】

ここで、ターンオン時とターンオフ時とにおける抵抗可変回路５６の抵抗値Ｒａの違いによる動作の違いについて説明する。
ターンオン時における抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１となっているため、抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２となっている場合と比較して、スイッチング素子１１の立ち上がり期間（換言すればスイッチングスピード）は比較的短くなっている。これにより、スイッチング素子１１のターンオンにおける電力損失は小さくなっている。

【0133】

一方、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１となっている場合、ターンオン時におけるドレイン電流Ｉｄの最大値である電流ピーク値Ｉｄｍは高くなり易い。ここで、本実施形態のスイッチング素子１１の定格電流Ｉｄｒは、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１である条件下での電流ピーク値Ｉｄｍよりも大きく設定されている。すなわち、本実施形態のスイッチング素子１１は、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１である条件下での電流ピーク値Ｉｄｍよりも大きい定格電流Ｉｄｒを有するものが採用されている。換言すれば、第１抵抗値Ｒａ１は、当該第１抵抗値Ｒａ１である状況下での電流ピーク値Ｉｄｍが定格電流Ｉｄｒを超えないように設定されているともいえる。これにより、ドレイン電流Ｉｄのサージが生じる場合であってもスイッチング素子１１が正常に動作し易い。

【0134】

ターンオフ時における抵抗可変回路５６の抵抗値Ｒａは、第１抵抗値Ｒａ１よりも大きい第２抵抗値Ｒａ２となっているため、抵抗可変回路５６の抵抗値Ｒａが第１抵抗値Ｒａ１となっている場合と比較して、ソース－ドレイン間電圧Ｖｄｓ及びドレイン電流Ｉｄの単位時間当たりの変化量は小さい。このため、スイッチング素子１１の立ち下がり期間は比較的長くなり易い。

【0135】

一方、抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２となっている場合、ターンオフ時におけるソース－ドレイン間電圧Ｖｄｓの最大値である電圧ピーク値Ｖｄｓｍは低くなり易い。つまり、ソース－ドレイン間電圧Ｖｄｓのサージが抑制され易い。

【0136】

ここで、本実施形態のスイッチング素子１１の定格電圧Ｖｄｓｒは、抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２である条件下での電圧ピーク値Ｖｄｓｍよりも大きく設定されている。すなわち、本実施形態のスイッチング素子１１は、抵抗可変回路５６の抵抗値Ｒａが第２抵抗値Ｒａ２である条件下での電圧ピーク値Ｖｄｓｍよりも大きい定格電圧Ｖｄｓｒを有するものが採用されている。換言すれば、第２抵抗値Ｒａ２は、当該第２抵抗値Ｒａ２の条件下での電圧ピーク値Ｖｄｓｍが定格電圧Ｖｄｓｒを超えないように設定されているともいえる。これにより、ソース－ドレイン間電圧Ｖｄｓのサージが生じる場合であってもスイッチング素子１１が正常に動作し易い。

【0137】

以上詳述した本実施形態によれば以下の効果を奏する。
（１－１）ドライバ回路１２は、制御端子としてのゲート端子２１及び印加端子としてのメインソース端子２３ａを有するスイッチング素子１１を駆動させるものである。ドライバ回路１２は、外部指令電圧Ｖｐが入力される外部入力端子４１と、外部入力端子４１に接続された指令変換回路５０と、フィードバック入力端子４４と、フィードバック変換回路１００と、加算回路６０と、を備えている。指令変換回路５０は、外部指令電圧Ｖｐを変換指令電圧Ｖｑに変換する。フィードバック入力端子４４には、ドレイン電流Ｉｄが変化することにより寄生インダクタンスＬｓを含むインダクタンス成分Ｌ１によって生じる逆起電力Ｖｂが入力される。フィードバック変換回路１００は、逆起電力Ｖｂをフィードバック電圧Ｖｆｂに変換する。加算回路６０は、変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとが入力されるものであって、変換指令電圧Ｖｑとフィードバック電圧Ｖｆｂとを加算し、その加算された加算電圧Ｖａｄをゲート端子２１に向けて出力するものである。

【0138】

かかる構成において、フィードバック変換回路１００は、逆起電力Ｖｂを分圧する分圧回路１０１と、第３フィードバック抵抗Ｒ３と、を備えている。分圧回路１０１は、第１フィードバック抵抗Ｒ１及び第２フィードバック抵抗Ｒ２と、第１フィードバック抵抗Ｒ１及び第２フィードバック抵抗Ｒ２を直列に接続する分圧接続線１０１ａと、を有している。そして、第３フィードバック抵抗Ｒ３は、分圧接続線１０１ａと加算回路６０とを接続する分圧ラインとしての第２パーツライン７２ｂ上に設けられている。

【0139】

かかる構成によれば、指令変換回路５０によって外部指令電圧Ｖｐが変換指令電圧Ｖｑに変換され、変換指令電圧Ｖｑが加算回路６０に入力される。これにより、外部指令電圧Ｖｐを適切な大きさの変換指令電圧Ｖｑに変換してから加算回路６０に入力させることができる。

【0140】

また、フィードバック変換回路１００によって逆起電力Ｖｂがフィードバック電圧Ｖｆｂに変換され、フィードバック電圧Ｖｆｂが加算回路６０に入力される。これにより、逆起電力Ｖｂを適切な大きさのフィードバック電圧Ｖｆｂに変換してから加算回路６０に入力させることができる。したがって、変換指令電圧Ｖｑに対して逆起電力Ｖｂが過度に小さいことに起因してフィードバックによる効果が充分に得られなかったり、変換指令電圧Ｖｑに対して逆起電力Ｖｂが過度に大きいことに起因してフィードバックによる効果が過剰となったりすることを抑制でき、逆起電力Ｖｂによるフィードバックを好適に行うことができる。

【0141】

特に、本構成によれば、逆起電力Ｖｂに対するフィードバック電圧Ｖｆｂの比率である利得Ｇは、各フィードバック抵抗Ｒ１～Ｒ３の抵抗値に依存する。したがって、各フィードバック抵抗Ｒ１～Ｒ３の抵抗値を設定することにより、オペアンプなどの電子部品を用いることなく、利得Ｇを所望の値にすることができる。よって、構成の簡素化を図ることができる。

【0142】

（１－２）指令変換回路５０は、外部入力端子４１に接続されたフィルタオペアンプ５２を有する電圧増幅回路５１と、フィルタオペアンプ５２の出力端子と加算回路６０とを接続する外部入力ライン７１上に設けられ、所定の抵抗値Ｒａを有する抵抗回路としての抵抗可変回路５６と、を備えている。

【0143】

かかる構成によれば、外部指令電圧Ｖｐは、電圧増幅回路５１によって増幅され且つ抵抗可変回路５６を通ることによって、変換指令電圧Ｖｑに変換される。この場合、抵抗可変回路５６の抵抗値Ｒａと、第３フィードバック抵抗Ｒ３の抵抗値との比率によって、加算電圧Ｖａｄに対するフィードバック電圧Ｖｆｂの影響度合いが変わる。したがって、抵抗可変回路５６の抵抗値Ｒａを調整することにより、フィードバックによる効果、例えばサージ抑制効果を調整することができる。

【0144】

詳述すると、既に説明したとおり、フィードバックによる効果が過度に小さいと、サージ抑制効果が充分に得られない一方、フィードバックによる効果が過度に大きいと、電力損失が大きくなり易い。したがって、サージの抑制と電力損失の低減とを両立するためには、適切なフィードバックによる効果を得る必要がある。

【0145】

この点、本構成によれば、抵抗可変回路５６の抵抗値Ｒａを調整することにより、フィードバックによる効果を調整することができる。これにより、抵抗可変回路５６の抵抗値Ｒａをサージの抑制と電力損失の低減とを両立することができる値にすることにより、フィードバックによる適切な効果を得ることができる。

【0146】

（１－３）本実施形態のドライバ回路１２は、抵抗回路として抵抗値Ｒａを変更可能な抵抗可変回路５６を採用している。これにより、スイッチング素子１１の仕様や動作条件等に応じて、適切なフィードバックが異なる場合にも対応できる。例えば、サージが発生しやすい状況下では、抵抗可変回路５６の抵抗値Ｒａを高くして、フィードバックによる効果を大きくする一方、サージが発生しにくい状況下では、抵抗可変回路５６の抵抗値Ｒａを低くして電力損失を低減することができる。

【0147】

特に、本実施形態では、逆起電力Ｖｂに対するフィードバック電圧Ｖｆｂの比率である利得Ｇに寄与する第３フィードバック抵抗Ｒ３の抵抗値を変更することなく、フィードバックによる効果を変更できる。したがって、利得Ｇを変更することなく、フィードバックによる効果を変更でき、それを通じてフィードバックによる効果を適切なものに容易に変更することができる。

【0148】

詳述すると、仮にフィードバックによる効果を適切なものに変更するために、第３フィードバック抵抗Ｒ３の抵抗値を変更すると、第３フィードバック抵抗Ｒ３の抵抗値と抵抗可変回路５６の抵抗値Ｒａとの比率が変更されるとともに、利得Ｇが変更されることとなる。このため、例えばフィードバックによる適切な効果を得るための抵抗値の調整が難しくなるという不都合が生じ得る。

【0149】

特に、既に説明したとおり、本実施形態では、逆起電力Ｖｂをフィードバック電圧Ｖｆｂに変換するのにオペアンプを用いない構成を採用している。これにより、構成の簡素化を図ることができる一方、利得Ｇを所望の値（目標利得）にするための第３フィードバック抵抗Ｒ３の抵抗値の自由度が低下するおそれがある。したがって、第３フィードバック抵抗Ｒ３の抵抗値の調整が難しくなり易い。

【0150】

この点、本実施形態では、利得Ｇを変更することなく、フィードバックによる効果を適切なものに変更できる。したがって、上記不都合を抑制でき、それを通じてフィードバックによる効果を適切に変更できる。

【0151】

（１－４）ドライバ回路１２は、スイッチング素子１１がターンオンする場合とターンオフする場合とで抵抗値Ｒａを変更する制御回路１１０を備えている。
本願発明者らは、スイッチング素子１１のターンオン時とターンオフ時とで適切なフィードバック具合が異なる場合があることを見出した。

【0152】

例えば、スイッチング素子１１の仕様と動作条件とによっては、電流ピーク値Ｉｄｍに対して定格電流Ｉｄｒが充分に大きい一方、電圧ピーク値Ｖｄｓｍに対して定格電圧Ｖｄｓｒが充分に大きく確保できない場合、又はその逆の場合があり得る。また、スイッチング素子１１が接続される負荷などの特性によっては、ターンオン時に生じる逆起電力Ｖｂの大きさと、ターンオフ時に生じる逆起電力Ｖｂの大きさとが異なる場合があり得る。

【0153】

この知見に鑑みて、本構成によれば、スイッチング素子１１のターンオン時とターンオフ時とで抵抗値Ｒａを変更することにより、ターンオン時とターンオフ時とのそれぞれにおいて適切なフィードバックを得ることができる。これにより、逆起電力Ｖｂによるフィードバックをより好適に行うことができる。

【0154】

（１－５）抵抗可変回路５６が設定可能な抵抗値Ｒａには、第１抵抗値Ｒａ１と、第１抵抗値Ｒａ１よりも高い第２抵抗値Ｒａ２とが含まれている。制御回路１１０は、スイッチング素子１１がターンオンする場合に抵抗値Ｒａが第１抵抗値Ｒａ１となり、スイッチング素子１１がターンオフする場合に抵抗値Ｒａが第２抵抗値Ｒａ２となるように抵抗可変回路５６を制御する。

【0155】

かかる構成によれば、ターンオン時には抵抗可変回路５６の抵抗値Ｒａが比較的低い第１抵抗値Ｒａ１となっているため、スイッチング素子１１の立ち上がり期間を短くすることができ、電力損失の低減を図ることができる。

【0156】

一方、ターンオフ時には抵抗可変回路５６の抵抗値Ｒａが比較的高い第２抵抗値Ｒａ２となっているため、フィードバックによる影響が大きくなり易く、ソース－ドレイン間電圧Ｖｄｓの立ち上がりの傾きが小さくなり易い。これにより、ソース－ドレイン間電圧Ｖｄｓのサージを抑制できる。

【0157】

なお、上記実施形態は以下のように変更してもよい。また、技術的に矛盾が生じない範囲内で、上記実施形態と下記別例とを適宜組み合わせてもよい。
○ 制御回路１１０は、スイッチング素子１１がターンオンする場合に抵抗値Ｒａが第２抵抗値Ｒａ２となり、スイッチング素子１１がターンオンする場合に抵抗値Ｒａが第１抵抗値Ｒａ１となるように抵抗可変回路５６を制御してもよい。例えば、制御回路１１０は、外部指令電圧Ｖｐが立ち上がる前に又は立ち上がることに基づいて、可変用スイッチング素子Ｑｘを第２抵抗値Ｒａ２に対応する状態（例えばＯＦＦ状態）とする。そして、制御回路１１０は、外部指令電圧Ｖｐが立ち下がる前に又は立ち下がることに基づいて、可変用スイッチング素子Ｑｘを第１抵抗値Ｒａ１に対応する状態（例えばＯＮ状態）とする。

【0158】

かかる構成によれば、ターンオン時には抵抗値Ｒａが比較的高い第２抵抗値Ｒａ２となっているため、ドレイン電流Ｉｄのサージを抑制できる。一方、ターンオフ時には抵抗値Ｒａが比較的低い第１抵抗値Ｒａ１となっているため、スイッチング素子１１の立ち下がり期間を短くすることができ、電力損失の低減を図ることができる。

【0159】

なお、本別例においては、スイッチング素子１１は、抵抗値Ｒａが第２抵抗値Ｒａ２である条件下での電流ピーク値Ｉｄｍよりも大きい定格電流Ｉｄｒと、抵抗値Ｒａが第１抵抗値Ｒａ１である条件下での電圧ピーク値Ｖｄｓｍよりも大きい定格電圧Ｖｄｓｒと、を有するとよい。

【0160】

かかる構成によれば、定格電流Ｉｄｒは、抵抗値Ｒａが第２抵抗値Ｒａ２である条件下に対応させて設定されている。ドレイン電流Ｉｄのサージは、抵抗値Ｒａが第１抵抗値Ｒａ１である条件下よりも抵抗値Ｒａが第２抵抗値Ｒａ２である条件下にある場合の方が低くなり易い。このため、第２抵抗値Ｒａ２の条件下での電流ピーク値Ｉｄｍは、第１抵抗値Ｒａ１の条件下での電流ピーク値Ｉｄｍよりも低くなり易い。したがって、定格電流Ｉｄｒを比較的低くすることができ、定格電流条件が比較的緩いスイッチング素子１１を用いることができる。

【0161】

詳述すると、仮にターンオン時及びターンオフ時の双方において抵抗値Ｒａが第１抵抗値Ｒａ１であるとすると、スイッチング素子１１としては、第１抵抗値Ｒａ１である条件下における電流ピーク値Ｉｄｍよりも高い定格電流Ｉｄｒと、第１抵抗値Ｒａ１である条件下における電圧ピーク値Ｖｄｓｍよりも高い定格電圧Ｖｄｓｒを有する必要がある。すなわち、スイッチング素子１１としては定格電流Ｉｄｒ及び定格電圧Ｖｄｓｒの双方とも高いものが求められる。このようなスイッチング素子１１は使用条件によっては現実的ではなかったり、コストが高くなったりといった不都合が生じ得る。

【0162】

これに対して、本構成によれば、ターンオン時における抵抗値Ｒａが第２抵抗値Ｒａ２となっていることによりドレイン電流Ｉｄのサージが低減されているため、定格電流Ｉｄｒを低くすることができる。これにより、定格電流条件を低くすることができるため、上記不都合を抑制できる。

【0163】

○ 抵抗可変回路５６の具体的な構成は任意である。例えば、抵抗可変回路５６は、指令抵抗Ｒ０と、指令抵抗Ｒ０に対して並列に接続される可変用スイッチング素子Ｑｘ及び可変用抵抗Ｒｘの直列接続体と、を有する構成でもよい。なお、この場合、可変用スイッチング素子ＱｘがＯＮ状態である場合の抵抗値Ｒａが第１抵抗値Ｒａ１であり、可変用スイッチング素子ＱｘがＯＦＦ状態である場合の抵抗値Ｒａが第２抵抗値Ｒａ２となる。第１抵抗値Ｒａ１は、並列接続される指令抵抗Ｒ０と可変用抵抗Ｒｘとの合成抵抗値である。

【0164】

○ ドライバ回路１２は、第１フィードバック抵抗Ｒ１を含み且つ抵抗値を変更可能な第１抵抗可変回路を有してもよい。例えば、第１抵抗可変回路は、第１フィードバック抵抗Ｒ１に対して直列又は並列に接続される可変用抵抗と、可変用抵抗に電流が流れる状態又は可変用抵抗に電流が流れない状態に切り替える可変用スイッチング素子と、を有する構成でもよい。この場合、可変用スイッチング素子を制御することによりフィードバック電圧Ｖｆｂを変更でき、それを通じてフィードバックによる効果を変更できる。また、第１フィードバック抵抗Ｒ１は、抵抗値が可変の可変抵抗で構成されていてもよい。

【0165】

第２フィードバック抵抗Ｒ２及び第３フィードバック抵抗Ｒ３についても同様である。例えば、ドライバ回路１２は、第２フィードバック抵抗Ｒ２を含み且つ抵抗値を変更可能な第２抵抗可変回路を有してもよいし、第３フィードバック抵抗Ｒ３を含み且つ抵抗値を変更可能な第３抵抗可変回路を有してもよい。要は、ドライバ回路１２は、第１抵抗可変回路、第２抵抗可変回路及び第３抵抗可変回路の少なくとも１つを有してもよい。

【0166】

○ 抵抗可変回路５６は、３つ以上の抵抗値Ｒａに変更可能な構成でもよい。例えば、抵抗可変回路５６は、抵抗値Ｒａを第１抵抗値、第２抵抗値、第３抵抗値、第４抵抗値のいずれかに変更可能な構成でもよい。この場合、第１抵抗値＜第２抵抗値＜第３抵抗値＜第４抵抗値でもよい。

【0167】

かかる構成においては、制御回路１１０は、例えばスイッチング素子１１のターンオン時において抵抗値Ｒａを第１抵抗値に設定し、スイッチング素子１１のターンオフ時において抵抗値Ｒａを第４抵抗値に設定してもよいし、その逆でもよい。また、制御回路１１０は、例えばスイッチング素子１１のターンオン時において抵抗値Ｒａを第２抵抗値に設定し、スイッチング素子１１のターンオフ時において抵抗値Ｒａを第３抵抗値に設定してもよいし、その逆でもよい。すなわち、抵抗可変回路５６が３つ以上の抵抗値Ｒａを設定可能な構成においては、制御回路１１０は、スイッチング素子１１のターンオン時とターンオフ時とで抵抗値Ｒａを変更できれば、いずれの値に設定してもよい。

【0168】

○ ドライバ回路１２は、抵抗可変回路５６に代えて、抵抗値が固定の抵抗回路を有する構成でもよい。つまり、抵抗値を変更可能に構成することは必須ではない。また、抵抗回路は、少なくとも１つの抵抗成分を有する素子を備えていればよく、その具体的な回路構成は任意である。

【0169】

○ スイッチング素子１１は、ＭＯＳＦＥＴに限られず任意であり、例えばＩＧＢＴでもよい。この場合、スイッチング素子１１のゲート端子が「制御端子」に対応し、スイッチング素子１１のコレクタ－エミッタ間を流れるコレクタ電流が「印加電流」に対応し、エミッタ端子が「印加端子」に対応する。

【0170】

○ 信号ソース端子２３ｂは、複数のソース端子２３の１つであったが、これに限られない。例えば、スイッチング素子１１は、ドレイン電流Ｉｄが流れるメインソース端子２３ａと、メインソース端子２３ａとは別に設けられたゲートドライブ用端子とを有する構成においては、ゲートドライブ用端子を信号ソース端子２３ｂとして用いるとよい。ゲートドライブ用端子は、ケルビン端子、ケルビンソース端子ともいわれるものであり、ドレイン電流Ｉｄが流れないソース端子である。ゲートドライブ用端子は、例えばメインソース端子２３ａと比較して寄生インダクタンスＬｓが小さいものであってもよい。

【0171】

○ インダクタンス成分Ｌ１は、例えば、寄生インダクタンスＬｓと他のインダクタンス成分を含んでいてもよい。例えば、スイッチング素子１１と蓄電装置２０３とを接続する配線上に、他のインダクタンス成分としてのフィードバック用のコイルを別途設けてもよい。

【0172】

○ インダクタンス成分Ｌ１は寄生インダクタンスＬｓを含んでいなくてもよい。
○ 電流増幅回路８０を省略してもよい。
○ スイッチング素子１１とドライバ回路１２とを接続する配線は、回路基板１３に形成された配線パターン３０に限られず、任意であり、例えばケーブルやバスバーなどでもよい。

【0173】

○ 各スイッチング素子１１ｕ１～１１ｗ２はインバータを構成していたが、これに限られず、任意であり、例えば蓄電装置２０３の直流電力を異なる電圧の直流電力に変換するＤＣ／ＤＣコンバータを構成してもよい。すなわち、電力変換装置１０は、インバータに限られず、ＤＣ／ＤＣコンバータ、ＡＣ／ＡＣコンバータ、ＡＣ／ＤＣインバータ等任意である。換言すれば、電力変換装置１０は、直流電力又は交流電力を直流電力又は交流電力に変換するものでもよい。

【0174】

○ 負荷は電動モータ２０１に限られず任意である。
○ 電力変換装置１０は、車両２００以外に搭載されてもよい。すなわち、電力変換装置１０は、車両２００に設けられた負荷以外の負荷を駆動させるものでもよい。

【0175】

次に、上記実施形態及び別例から把握できる好適な一例について以下に記載する。
（イ）前記分圧ラインは、オペアンプを介することなく前記分圧接続線と前記加算回路とを接続しているとよい。

【0176】

（ロ）制御端子及び印加電流が流れる印加端子を有するスイッチング素子を駆動させるドライバ回路であって、外部指令電圧が入力される外部入力端子と、前記外部入力端子に接続され、前記外部指令電圧を変換指令電圧に変換する指令変換回路と、前記印加電流の変化により前記スイッチング素子内の寄生インダクタンスを含むインダクタンス成分によって生じる逆起電力が入力されるフィードバック入力端子と、前記逆起電力をフィードバック電圧に変換するフィードバック変換回路と、前記変換指令電圧と前記フィードバック電圧とが入力されるものであって、前記変換指令電圧及び前記フィードバック電圧を加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、を備え、前記フィードバック変換回路は、第１フィードバック抵抗及び第２フィードバック抵抗と、前記第１フィードバック抵抗及び前記第２フィードバック抵抗を直列に接続する分圧接続線と、を有し、前記逆起電力を分圧する分圧回路と、前記分圧接続線と前記加算回路とを接続する分圧ライン上に設けられたフィードバック抵抗回路と、を備え、前記指令変換回路は、前記外部入力端子に接続されたオペアンプを有する電圧増幅回路と、前記オペアンプの出力端子と前記加算回路とを接続する外部入力ライン上に設けられ、所定の抵抗値を有する指令抵抗回路と、を備え、前記ドライバ回路は、前記フィードバック抵抗回路の抵抗値と前記指令抵抗回路の抵抗値との比率を変更する変更部を備えていることを特徴とするドライバ回路。

【0177】

上記実施形態では、抵抗可変回路５６が「指令抵抗回路」に対応し、第３フィードバック抵抗Ｒ３が「フィードバック抵抗回路」に対応する。なお、（ロ）に着目すれば、ドライバ回路１２は、第３フィードバック抵抗Ｒ３に代えて、抵抗値を変更可能に構成された抵抗可変回路を備えてもよい。つまり、変更部は、第２パーツライン７２ｂ上に設けられる抵抗回路の抵抗値と外部入力ライン７１上に設けられる抵抗回路の抵抗値との少なくとも一方を変更する回路を有するとよい。

【符号の説明】

【0178】

１０…電力変換装置、１１（１１ｕ１～１１ｗ２）…スイッチング素子、１２（１２ｕ１～１２ｗ２）…ドライバ回路、１３…回路基板、２１…ゲート端子（制御端子）、２３…ソース端子、４１…外部入力端子、４２…加算出力端子、４３…基準電位端子、４４…フィードバック入力端子、５０…指令変換回路、５１…電圧増幅回路、５６…抵抗可変回路、５６ａ…バイパス経路、６０…加算回路、７１…外部入力ライン、７２…フィードバックライン、７２ｂ…第２パーツライン（分圧ライン）、１００…フィードバック変換回路、１０１…分圧回路、１０１ａ…分圧接続線、１１０…制御回路（制御部）、２００…車両、２０１…電動モータ（負荷）、２０３…蓄電装置、Ｖｐ…外部指令電圧、Ｖｑ…変換指令電圧、Ｖｂ…逆起電力、Ｖｆｂ…フィードバック電圧、Ｖａｄ…加算電圧、Ｖ０…基準電位、Ｌ１…インダクタンス成分、Ｌｓ…寄生インダクタンス、Ｒ０…指令抵抗、Ｒ１…第１フィードバック抵抗、Ｒ２…第２フィードバック抵抗、Ｒ３…第３フィードバック抵抗、Ｒａ…抵抗可変回路の抵抗値、Ｒａ１…第１抵抗値、Ｒａ２…第２抵抗値、Ｉｄ…ドレイン電流（印加電流）、Ｇ…利得、Ｑｘ…可変用スイッチング素子、Ｒｘ…可変用抵抗。

【図1】

【図2】

【図3】

【図4】

【図5】