ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022038673
(43)【公開日】2022-03-10
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09G 3/20 20060101AFI20220303BHJP
G09F 9/30 20060101ALI20220303BHJP
G09F 9/00 20060101ALI20220303BHJP
G09G 3/36 20060101ALI20220303BHJP
G09G 3/3208 20160101ALI20220303BHJP
G02F 1/1345 20060101ALI20220303BHJP
G02F 1/133 20060101ALI20220303BHJP
【ＦＩ】
G09G3/20 680G
G09F9/30 330
G09F9/00 346D
G09F9/30 338
G09G3/20 680H
G09G3/20 611C
G09G3/36
G09G3/3208
G09G3/20 612A
G02F1/1345
G02F1/133 505
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2020143288
(22)【出願日】2020-08-27
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】特許業務法人スズエ国際特許事務所
(72)【発明者】
【氏名】笹沼 啓太
(72)【発明者】
【氏名】小日向 直之
【テーマコード（参考）】
2H092
2H193
5C006
5C080
5C094
5C380
5G435
【Ｆターム（参考）】
2H092GA44
2H092GA45
2H092GA59
2H092GA60
2H092GA64
2H092JA25
2H092NA25
2H193ZA04
2H193ZF01
2H193ZJ11
2H193ZP03
5C006AA22
5C006BB16
5C006BF49
5C006BF50
5C006FA32
5C080AA06
5C080AA10
5C080AA11
5C080AA13
5C080AA17
5C080BB05
5C080CC03
5C080DD12
5C080FF03
5C080FF11
5C080JJ02
5C080JJ04
5C080JJ06
5C094AA60
5C094BA43
5C094DB01
5C094EA04
5C380AA01
5C380AB06
5C380AB18
5C380AB46
5C380BA09
5C380CE01
5C380CF41
5G435BB12
5G435EE34
(57)【要約】
【課題】 放射ノイズを低減することのできる表示装置及び電子機器を提供する。
【解決手段】 表示装置ＤＳＰは、第１電子回路及び第２電子回路を有する表示パネルと、上記第１電子回路に電気的に接続された第１電源線Ｌｐ１と、上記第２電子回路に電気的に接続された第２電源線Ｌｐ２と、電源回路３と、抵抗Ｒ１と、を備える。源回路３は、第１電源線Ｌｐ１及び第２電源線Ｌｐ２に第１電源電圧Ｖｐ１を与える。抵抗Ｒ１は、第１電源線Ｌｐ１に接続されている。
【選択図】図１３
【解決手段】 表示装置ＤＳＰは、第１電子回路及び第２電子回路を有する表示パネルと、上記第１電子回路に電気的に接続された第１電源線Ｌｐ１と、上記第２電子回路に電気的に接続された第２電源線Ｌｐ２と、電源回路３と、抵抗Ｒ１と、を備える。源回路３は、第１電源線Ｌｐ１及び第２電源線Ｌｐ２に第１電源電圧Ｖｐ１を与える。抵抗Ｒ１は、第１電源線Ｌｐ１に接続されている。
【選択図】図１３
【特許請求の範囲】
【請求項1】
第１電子回路と、第２電子回路と、を有する表示パネルと、
前記第１電子回路に電気的に接続された第１電源線と、
前記第２電子回路に電気的に接続された第２電源線と、
前記第１電源線及び前記第２電源線に第１電源電圧を与える電源回路と、を備え、
前記第１電源線に第１電気抵抗が接続されている、
表示装置。
前記第１電子回路に電気的に接続された第１電源線と、
前記第２電子回路に電気的に接続された第２電源線と、
前記第１電源線及び前記第２電源線に第１電源電圧を与える電源回路と、を備え、
前記第１電源線に第１電気抵抗が接続されている、
表示装置。
【請求項2】
前記表示パネルに連結された配線基板と、をさらに備え、
前記配線基板は、
前記第１電子回路に電気的に接続された第１リード線と、
前記第１リード線に距離を置いて位置し、前記電源回路に電気的に接続され、前記第１リード線とともに前記第１電源線の一部を構成した第２リード線と、を有し、
前記第１電気抵抗は、ディスクリート抵抗であり、前記配線基板の上に実装され、前記第１リード線と前記第２リード線との間に電気的に接続され、前記第１電源線に直列に接続されている、
請求項１に記載の表示装置。
前記配線基板は、
前記第１電子回路に電気的に接続された第１リード線と、
前記第１リード線に距離を置いて位置し、前記電源回路に電気的に接続され、前記第１リード線とともに前記第１電源線の一部を構成した第２リード線と、を有し、
前記第１電気抵抗は、ディスクリート抵抗であり、前記配線基板の上に実装され、前記第１リード線と前記第２リード線との間に電気的に接続され、前記第１電源線に直列に接続されている、
請求項１に記載の表示装置。
【請求項3】
前記表示パネルは、第１接続配線と、第２接続配線と、をさらに備え、
前記第１接続配線は、前記第１電子回路と前記電源回路との間に電気的に接続され、前記第１電源線の一部を構成し、
前記第２接続配線は、前記第２電子回路と前記電源回路との間に電気的に接続され、前記第２電源線の一部を構成し、
前記第１電気抵抗は、前記表示パネルに設けられ、前記第１接続配線に並列に接続されている、
請求項１に記載の表示装置。
前記第１接続配線は、前記第１電子回路と前記電源回路との間に電気的に接続され、前記第１電源線の一部を構成し、
前記第２接続配線は、前記第２電子回路と前記電源回路との間に電気的に接続され、前記第２電源線の一部を構成し、
前記第１電気抵抗は、前記表示パネルに設けられ、前記第１接続配線に並列に接続されている、
請求項１に記載の表示装置。
【請求項4】
前記第１電気抵抗は、前記第１接続配線の第１接続部において接続された第１端部と、前記第１接続配線の第２接続部において接続された第２端部と、を有し、
前記第１電気抵抗の前記第１端部と前記第２端部との間の電気抵抗値は、前記第１接続配線の前記第１接続部と前記第２接続部との間の電気抵抗値より大きい、
請求項３に記載の表示装置。
前記第１電気抵抗の前記第１端部と前記第２端部との間の電気抵抗値は、前記第１接続配線の前記第１接続部と前記第２接続部との間の電気抵抗値より大きい、
請求項３に記載の表示装置。
【請求項5】
前記表示パネルは、第１接続配線と、第２接続配線と、をさらに備え、
前記第１接続配線は、
前記第１電子回路に電気的に接続された第１配線部と、
前記第１配線部に距離を置いて位置し、前記電源回路に電気的に接続された第２配線部と、を有し、
前記第２接続配線は、前記第２電子回路と前記電源回路との間に電気的に接続され、前記第２電源線の一部を構成し、
前記第１電気抵抗は、前記表示パネルに設けられ、前記第１配線部と前記第２配線部との間に電気的に接続され、前記第１電源線に直列に接続されている、
請求項１に記載の表示装置。
前記第１接続配線は、
前記第１電子回路に電気的に接続された第１配線部と、
前記第１配線部に距離を置いて位置し、前記電源回路に電気的に接続された第２配線部と、を有し、
前記第２接続配線は、前記第２電子回路と前記電源回路との間に電気的に接続され、前記第２電源線の一部を構成し、
前記第１電気抵抗は、前記表示パネルに設けられ、前記第１配線部と前記第２配線部との間に電気的に接続され、前記第１電源線に直列に接続されている、
請求項１に記載の表示装置。
【請求項6】
前記第１電気抵抗は、配線であり、
前記第１電気抵抗を形成する材料の電気抵抗値は、前記第１接続配線を形成する材料の電気抵抗値より大きく、かつ、前記第２接続配線を形成する材料の電気抵抗値より大きい、
請求項３乃至５の何れか１項に記載の表示装置。
前記第１電気抵抗を形成する材料の電気抵抗値は、前記第１接続配線を形成する材料の電気抵抗値より大きく、かつ、前記第２接続配線を形成する材料の電気抵抗値より大きい、
請求項３乃至５の何れか１項に記載の表示装置。
【請求項7】
前記第１電気抵抗は、配線であり、
平面視にて、前記第１電気抵抗の一部は、前記第１接続配線に距離を置いて位置している、
請求項３乃至５の何れか１項に記載の表示装置。
平面視にて、前記第１電気抵抗の一部は、前記第１接続配線に距離を置いて位置している、
請求項３乃至５の何れか１項に記載の表示装置。
【請求項8】
前記表示パネルは、
走査線と、
信号線と、
前記走査線及び前記信号線に電気的に接続されたスイッチング素子と、
前記スイッチング素子に電気的に接続された画素電極と、をさらに有し、
前記第１接続配線、前記第２接続配線、及び前記信号線は、同一の材料で形成され、
前記第１電気抵抗及び前記走査線は、同一の材料で形成されている、
請求項６又は７に記載の表示装置。
走査線と、
信号線と、
前記走査線及び前記信号線に電気的に接続されたスイッチング素子と、
前記スイッチング素子に電気的に接続された画素電極と、をさらに有し、
前記第１接続配線、前記第２接続配線、及び前記信号線は、同一の材料で形成され、
前記第１電気抵抗及び前記走査線は、同一の材料で形成されている、
請求項６又は７に記載の表示装置。
【請求項9】
前記第１電源線及び前記第２電源線は、前記電源回路の同一の第１電源端子に電気的に接続されている、
請求項１に記載の表示装置。
請求項１に記載の表示装置。
【請求項10】
前記第１電子回路に電気的に接続された第３電源線と、
前記第２電子回路に電気的に接続された第４電源線と、
前記第３電源線に接続された第２電気抵抗と、をさらに備え、
前記電源回路は、前記第３電源線及び前記第４電源線に前記第１電源電圧とは異なる第２電源電圧を与える、
請求項１に記載の表示装置。
前記第２電子回路に電気的に接続された第４電源線と、
前記第３電源線に接続された第２電気抵抗と、をさらに備え、
前記電源回路は、前記第３電源線及び前記第４電源線に前記第１電源電圧とは異なる第２電源電圧を与える、
請求項１に記載の表示装置。
【請求項11】
前記第２電源電圧は、前記第１電源電圧より負である、請求項１０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置に関する。
【背景技術】
【0002】
表示装置等の電子機器に対するＥＭＣ（Electro-Magnetic Compatibility）規格が厳しくなっている。例えば、表示装置からの放射ノイズ（ＥＭＩ：Electro-Magnetic Interference）のレベルを低減することが求められている。そこで、液晶表示パネル等の表示パネルにおいて、各種駆動信号、電源等からＡＭ周波数帯域の放射ノイズのレベルが大きくなる問題を解消することが求められている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－１８８９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、放射ノイズを低減することのできる表示装置を提供する。
【課題を解決するための手段】
【0005】
一実施形態に係る表示装置は、
第１電子回路と、第２電子回路と、を有する表示パネルと、前記第１電子回路に電気的に接続された第１電源線と、前記第２電子回路に電気的に接続された第２電源線と、前記第１電源線及び前記第２電源線に第１電源電圧を与える電源回路と、を備え、前記第１電源線に第１電気抵抗が接続されている。
第１電子回路と、第２電子回路と、を有する表示パネルと、前記第１電子回路に電気的に接続された第１電源線と、前記第２電子回路に電気的に接続された第２電源線と、前記第１電源線及び前記第２電源線に第１電源電圧を与える電源回路と、を備え、前記第１電源線に第１電気抵抗が接続されている。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に、本発明の各実施形態及び変形例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0008】
（第１の実施形態）
まず、第１の実施形態について説明する。本実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動表示装置等の電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置等にも適用可能である。さらに、本実施形態にて開示する主要な構成は、表示装置に限定されるものではなく、表示装置以外の電子機器にも適用可能である。
まず、第１の実施形態について説明する。本実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動表示装置等の電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置等にも適用可能である。さらに、本実施形態にて開示する主要な構成は、表示装置に限定されるものではなく、表示装置以外の電子機器にも適用可能である。
【0009】
図１は、本第１の実施形態に係る表示装置ＤＳＰを示す平面図である。
図１に示すように、一例では、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離れてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面に向かってみることを平面視という。
図１に示すように、一例では、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離れてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面に向かってみることを平面視という。
【0010】
表示装置ＤＳＰは、表示パネルＰＮＬと、ドライバＩＣ１と、配線基板２と、電源回路３と、を備えている。本実施形態において、配線基板２は、フレキシブル回路基板（ＦＰＣ：flexible printed circuit）である。但し、配線基板２は、プリント回路板（ＰＣＢ：printed circuit board）であってもよい。
【0011】
表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１、第２基板ＳＵＢ２等を備えている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡと、を有している。非表示領域ＮＤＡは、第１基板ＳＵＢ１が位置し、第２基板ＳＵＢ２が位置していない延出領域ＥＡを含んでいる。
【0012】
ドライバＩＣ１は、表示パネルＰＮＬ（第１基板ＳＵＢ１）の延出領域ＥＡに実装されている。配線基板２は、第１基板ＳＵＢ１の延出領域ＥＡに連結されている。なお、ドライバＩＣ１は、配線基板２に実装されてもよい。ドライバＩＣ１は、画像を表示するのに必要な信号を出力するディスプレイドライバを内蔵している。
【0013】
図２は、図１に示した表示パネルＰＮＬを示す回路図である。
図２に示すように、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。
図２に示すように、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。
【0014】
また、表示パネルＰＮＬは、ｍ本の走査線Ｇ（Ｇ１～Ｇｍ）と、ｎ本の信号線Ｓ（Ｓ１～Ｓｎ）と、コモン線ＣＬと、を備えている。なお、ｍ及びｎは、それぞれ２以上の整数である。走査線Ｇ及び信号線Ｓは、表示領域ＤＡにて互いに交差している。コモン線ＣＬは非表示領域ＮＤＡを延在している。
【0015】
走査線Ｇは、走査線駆動回路ＧＤに接続されている。信号線Ｓは、信号線駆動回路ＳＤに接続されている。本実施形態において、信号線駆動回路ＳＤはデマルチプレクサである。コモン線ＣＬは、ドライバＩＣ１に接続されている。ドライバＩＣ１は、タイミングコントローラＴに接続されている。タイミングコントローラＴは、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤに接続されている。
【0016】
走査線Ｇ、走査線駆動回路ＧＤ、信号線Ｓ、信号線駆動回路ＳＤ、コモン線ＣＬ、及びタイミングコントローラＴは、図１に示した第１基板ＳＵＢ１に形成されている。走査線駆動回路ＧＤの動作に必要な信号は、タイミングコントローラＴ及び図１に示した電源回路３から供給される。信号線駆動回路ＳＤの動作に必要な信号は、ドライバＩＣ１、タイミングコントローラＴ、及び電源回路３から供給される。
【0017】
表示パネルＰＮＬは液晶層ＬＣを備えている。各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えばＴＦＴ（薄膜トランジスタ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。共通電極ＣＥは、コモン線ＣＬと電気的に接続されている。共通電極ＣＥは、複数の画素ＰＸで共用されている。
【0018】
走査線駆動回路ＧＤは、走査線Ｇに接続されたスイッチング素子ＳＷの導通状態及び非導通状態を切替える制御信号を走査線Ｇに出力する。信号線駆動回路ＳＤは、スイッチング素子ＳＷが導通状態の期間に信号線Ｓに映像信号を出力する。これにより、画素電極ＰＥには、所望の画素電位が書き込まれる。また、ドライバＩＣ１は、コモン線ＣＬにコモン電位を供給する。これにより、共通電極ＣＥは、コモン電位となる。各画素ＰＸにおいて、画素電極ＰＥの各々は、共通電極ＣＥと対向しており、液晶層ＬＣは、画素電極ＰＥの画素電位と共通電極ＣＥのコモン電位との電位差によって生じる電界によって駆動される。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極と、画素電極ＰＥと同電位の電極との間に形成される。
【0019】
図３は、表示パネルＰＮＬの表示領域ＤＡを示す断面図である。なお、図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Fringe Field Switching）モードが適用された例に相当する。なお、表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モードに対応した構成、基板主面の法線に沿った縦電界を利用する表示モードに対応した構成、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モードに対応した構成、及び上記の横電界、縦電界、及び傾斜電界を適宜組み合わせて利用する表示モードに対応した構成の何れを備えてもよい。ここでの基板主面とは、Ｘ－Ｙ平面と平行な面である。
【0020】
図３に示すように、第１基板ＳＵＢ１は、絶縁基板１０、絶縁層１１乃至１５、遮光層ＵＳ、半導体層ＳＣ、走査線Ｇ、信号線Ｓ、接続電極ＲＥ、共通電極ＣＥ、画素電極ＰＥ、及び配向膜ＡＬ１を備えている。絶縁基板１０は、ガラス基板や樹脂基板等の透明基板である。遮光層ＵＳは、絶縁基板１０と絶縁層１１との間に位置している。遮光層ＵＳは、図示した例では、両ゲート電極に跨って重畳するように形成されているが、ゲート電極毎に距離を置いて設けられてもよい。
【0021】
半導体層ＳＣは、絶縁層１１と絶縁層１２との間に位置している。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、非晶質シリコンや酸化物半導体によって形成されてもよい。走査線Ｇの一部である２つのゲート電極ＧＥは、絶縁層１２と絶縁層１３との間に位置している。信号線Ｓ及び接続電極ＲＥは、絶縁層１３と絶縁層１４との間に位置している。信号線Ｓ及び接続電極ＲＥは、それぞれ半導体層ＳＣにコンタクトしている。
【0022】
共通電極ＣＥは、絶縁層１４と絶縁層１５との間に位置している。画素電極ＰＥは、絶縁層１５と配向膜ＡＬ１との間に位置している。画素電極ＰＥの一部は、共通電極ＣＥと対向している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）、インジウム・ジンク・オキサイド（ＩＺＯ）等の透明導電材料によって形成されている。画素電極ＰＥは、共通電極ＣＥの開口部ＡＰと重畳する位置において、絶縁層１４，１５を貫通するコンタクトホールＣＨを通り接続電極ＲＥにコンタクトしている。なお、絶縁層１１乃至１３、及び絶縁層１５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物等の透明な無機絶縁材料で形成された無機絶縁層であり、単層構造であってもよいし、多層構造であってもよい。絶縁層１４は、アクリル樹脂などの透明な有機絶縁材料で形成された有機絶縁層である。
【0023】
第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、及び配向膜ＡＬ２を備えている。絶縁基板２０は、ガラス基板、樹脂基板等の透明基板である。遮光層ＢＭ及びカラーフィルタ層ＣＦは、絶縁基板２０とオーバーコート層ＯＣとの間に位置している。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
【0024】
液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、又はネガ型（誘電率異方性が負）の液晶材料によって構成されている。
偏光板ＰＬ１を含む光学素子ＯＤ１は、第１基板ＳＵＢ１の下方に配置されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、第２基板ＳＵＢ２の上方に配置されている。なお、光学素子ＯＤ１及び光学素子ＯＤ２は、必要に応じて位相差板、散乱層、反射防止層等を含んでいてもよい。照明装置ＩＬは、光学素子ＯＤ１の下方に位置している。
偏光板ＰＬ１を含む光学素子ＯＤ１は、第１基板ＳＵＢ１の下方に配置されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、第２基板ＳＵＢ２の上方に配置されている。なお、光学素子ＯＤ１及び光学素子ＯＤ２は、必要に応じて位相差板、散乱層、反射防止層等を含んでいてもよい。照明装置ＩＬは、光学素子ＯＤ１の下方に位置している。
【0025】
本実施形態の表示装置ＤＳＰは、第１基板ＳＵＢ１の下面側からの光を選択的に透過することで画像を表示する透過表示機能を備えた透過型の表示装置である。但し、表示装置ＤＳＰは、第２基板ＳＵＢ２の上面側からの光を選択的に反射することで画像を表示する反射表示機能を備えた反射型の表示装置、及び透過表示機能及び反射表示機能を備えた半透過型の表示装置の何れであってもよい。
【0026】
図４は、表示装置ＤＳＰを示す回路図である。
図４に示すように、表示パネルＰＮＬ、ドライバＩＣ１、及び配線基板２は電気的に接続されている。配線基板２には、外部から電力Ｖｗ及びデータ信号Ｓａが入力される。配線基板２に入力された電力ＶｗはドライバＩＣ１及び電源回路３に与えられ、配線基板２に入力されたデータ信号ＳａはドライバＩＣ１に与えられる。
図４に示すように、表示パネルＰＮＬ、ドライバＩＣ１、及び配線基板２は電気的に接続されている。配線基板２には、外部から電力Ｖｗ及びデータ信号Ｓａが入力される。配線基板２に入力された電力ＶｗはドライバＩＣ１及び電源回路３に与えられ、配線基板２に入力されたデータ信号ＳａはドライバＩＣ１に与えられる。
【0027】
ドライバＩＣ１は、信号線駆動回路ＳＤに第１出力信号Ｓｏ１を与え、タイミングコントローラＴに第２出力信号Ｓｏ２を与える。タイミングコントローラＴは、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３を備えている。
【0028】
表示装置ＤＳＰは、第１電源線Ｌｐ１及び第３電源線Ｌｐ３をさらに備えている。第１電源線Ｌｐ１は電源回路３の第１電源端子３ａに電気的に接続され、第３電源線Ｌｐ３は電源回路３の第２電源端子３ｂに電気的に接続されている。電源回路３は、第１電源線Ｌｐ１に第１電源電圧Ｖｐ１を与え、第３電源線Ｌｐ３に第１電源電圧Ｖｐ１と異なる第２電源電圧Ｖｐ２を与える。第２電源電圧Ｖｐ２の電圧レベルは、第１電源電圧Ｖｐ１の電圧レベルより負である。本実施形態において、第１電源電圧Ｖｐ１はゲートハイ電圧（ＶＧＨ）であり、第２電源電圧Ｖｐ２はゲートロウ電圧（ＶＧＬ）である。例えば、ＶＧＨ＝＋５Ｖであり、ＶＧＬ＝－５Ｖである。
【0029】
表示装置ＤＳＰは、抵抗Ｒ１及び抵抗Ｒ２を備えている。抵抗Ｒ１は、第１電源線Ｌｐ１に接続され、第１電気抵抗として機能している。抵抗Ｒ２は、第３電源線Ｌｐ３に接続され、第２電気抵抗として機能している。そのため、第１電源電圧Ｖｐ１は、抵抗Ｒ１で第１電源電圧Ｖｐ１ａに調整される。第２電源電圧Ｖｐ２は、抵抗Ｒ２で第２電源電圧Ｖｐ２ａに調整される。なお、表示装置ＤＳＰは、抵抗Ｒ１及び抵抗Ｒ２のどちらか一方のみを備えていてもよい。
【0030】
走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３には、第１電源線Ｌｐ１及び第３電源線Ｌｐ３が接続されている。走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３は、それぞれ、ＴＦＴ等の能動素子を使用し、第１電子回路として機能している。
【0031】
走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３のそれぞれに、第１電源線Ｌｐ１を介して第１電源電圧Ｖｐ１ａが入力され、第３電源線Ｌｐ３を介して第２電源電圧Ｖｐ２ａが入力される。信号線駆動回路ＳＤには、さらにドライバＩＣ１から第１出力信号Ｓｏ１が入力される。
【0032】
第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３のそれぞれには、さらにドライバＩＣ１から第２出力信号Ｓｏ２が入力される。第１回路ＣＫ１及び第２回路ＣＫ２は、それぞれ走査線駆動回路ＧＤに電気的に接続され、第３回路ＣＫ３は、信号線駆動回路ＳＤに電気的に接続されている。走査線駆動回路ＧＤには、第１回路ＣＫ１から第１駆動信号Ｓｄ１が入力され、第２回路ＣＫ２から第２駆動信号Ｓｄ２が入力される。信号線駆動回路ＳＤには、第３回路ＣＫ３から第３駆動信号Ｓｄ３が入力される。走査線駆動回路ＧＤは、走査線Ｇに制御信号ＳＧを出力し、信号線駆動回路ＳＤは、信号線Ｓに映像信号Ｖｓｉｇを出力する。
【0033】
上述したように、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３のそれぞれに、第１電源電圧Ｖｐ１及び第２電源電圧Ｖｐ２ではなく、第１電源電圧Ｖｐ１ａ及び第２電源電圧Ｖｐ２ａが与えられる。そのため、第１駆動信号Ｓｄ１、第２駆動信号Ｓｄ２、及び第３駆動信号Ｓｄ３は、抵抗調整されている。
【0034】
ここで、上述した複数の駆動信号の代表として、第１駆動信号Ｓｄ１に注目する。そして、本実施形態の第１駆動信号Ｓｄ１を、比較例の第１駆動信号Ｓｄ１と比較しつつ説明する。なお、上記比較例の表示装置ＤＳＰは、本実施形態の表示装置ＤＳＰと比較し、抵抗Ｒ１，Ｒ２無しに構成されている点で相違している。図５は、本実施形態及び比較例のそれぞれの駆動信号（第１駆動信号Ｓｄ１）の電圧波形及び電流波形を示す図である。
【0035】
図５に示すように、比較例の第１駆動信号Ｓｄ１の電圧波形から分かるように、パルスの立ち上がり期間及び立下り期間が短い。これに対し、本実施形態の第１駆動信号Ｓｄ１の電圧波形をみると、パルスの立ち上がり期間及び立下り期間が相対的に長くなることが分かる。
【0036】
これにより、第１駆動信号Ｓｄ１のピーク電流を、本実施形態と比較例とで異ならせることができる。すなわち、本実施形態の第１駆動信号Ｓｄ１の電圧波形の立ち上がり及び立下りを鈍らせることにより、本実施形態の第１駆動信号Ｓｄ１のピーク電流を、相対的に抑制することができる。上記のことから、本実施形態では、上記比較例より、表示装置ＤＳＰからの放射ノイズ（ＥＭＩ：Electro-Magnetic Interference）のレベルを低減することができる。
【0037】
なお、上述した第１駆動信号Ｓｄ１に関する事項は、第２駆動信号Ｓｄ２及び第３駆動信号Ｓｄ３に関しても同様である。
【0038】
図６は、表示装置ＤＳＰの一部を示す平面図であり、抵抗Ｒ１，Ｒ２が配線基板２の上に実装されている状態を示す図である。
図６に示すように、配線基板２は、第１リード線Ｌｅ１、第２リード線Ｌｅ２、第３リード線Ｌｅ３、及び第４リード線Ｌｅ４を備えている。第１リード線Ｌｅ１及び第２リード線Ｌｅ２は、第１電源線Ｌｐ１の一部を構成している。第３リード線Ｌｅ３及び第４リード線Ｌｅ４は、第３電源線Ｌｐ３の一部を構成している。
図６に示すように、配線基板２は、第１リード線Ｌｅ１、第２リード線Ｌｅ２、第３リード線Ｌｅ３、及び第４リード線Ｌｅ４を備えている。第１リード線Ｌｅ１及び第２リード線Ｌｅ２は、第１電源線Ｌｐ１の一部を構成している。第３リード線Ｌｅ３及び第４リード線Ｌｅ４は、第３電源線Ｌｐ３の一部を構成している。
【0039】
第１リード線Ｌｅ１は、走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３のそれぞれに電気的に接続されている。第２リード線Ｌｅ２は、第１リード線Ｌｅ１に距離を置いて位置し、電源回路３の第１電源端子３ａに電気的に接続されている。
【0040】
第３リード線Ｌｅ３は、走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３のそれぞれに電気的に接続されている。第４リード線Ｌｅ４は、第１リード線Ｌｅ１、第２リード線Ｌｅ２、及び第３リード線Ｌｅ３に距離を置いて位置し、電源回路３の第２電源端子３ｂに電気的に接続されている。
【0041】
抵抗Ｒ１は、ディスクリート抵抗であり、配線基板２の上に実装されている。抵抗Ｒ１は、第１リード線Ｌｅ１と第２リード線Ｌｅ２との間に電気的に接続され、第１電源線Ｌｐ１に直列に接続されている。
同様に、抵抗Ｒ２は、ディスクリート抵抗であり、配線基板２の上に実装されている。抵抗Ｒ２は、第３リード線Ｌｅ３と第４リード線Ｌｅ４との間に電気的に接続され、第３電源線Ｌｐ３に直列に接続されている。
同様に、抵抗Ｒ２は、ディスクリート抵抗であり、配線基板２の上に実装されている。抵抗Ｒ２は、第３リード線Ｌｅ３と第４リード線Ｌｅ４との間に電気的に接続され、第３電源線Ｌｐ３に直列に接続されている。
【0042】
抵抗Ｒがディスクリート抵抗であると、放射ノイズのレベルを評価する際に、電気抵抗値の異なる複数種類の抵抗Ｒを付け替えることができ、電気抵抗値を所望の値に調整できると言う利点がある。量産時には、狙いの電気抵抗値の抵抗Ｒを実装すればよい。また、抵抗Ｒの電気抵抗値を広範囲に調整可能であり、同一種類の抵抗Ｒ間で電気抵抗値のばらつきが比較的小さいと言う利点もある。
【0043】
図７は、表示パネルＰＮＬの非表示領域ＮＤＡを示す平面図であり、複数のパッドｐ及び複数の電源線Ｌｐを示す図である。図中、電源線Ｌｐには斜線を付している。
図７に示すように、表示パネルＰＮＬ（第１基板ＳＵＢ１）は、第１接続配線Ｌｗ１及び第３接続配線Ｌｗ３を備えている。
図７に示すように、表示パネルＰＮＬ（第１基板ＳＵＢ１）は、第１接続配線Ｌｗ１及び第３接続配線Ｌｗ３を備えている。
【0044】
図４、図６、及び図７に示すように、第１接続配線Ｌｗ１は、第１電源線Ｌｐ１の一部を構成し、回路群（走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３）と、電源回路３の第１電源端子３ａとの間に電気的に接続されている。第３接続配線Ｌｗ３は、第３電源線Ｌｐ３の一部を構成し、回路群（走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３）と、電源回路３の第２電源端子３ｂとの間に電気的に接続されている。
【0045】
第１基板ＳＵＢ１の延出領域ＥＡには、ＯＬＢ（outer lead bonding）の複数のパッドｐが並べられている。複数のパッドｐのうち、パッドｐ１及びパッドｐ２に第１接続配線Ｌｗ１が接続され、パッドｐ３及びパッドｐ４に第３接続配線Ｌｗ３が接続されている。
【0046】
配線基板２と表示パネルＰＮＬ（第１基板ＳＵＢ１）との接続には、例えば、ＡＣＦ（異方性導電フィルム）を利用した熱圧着法が用いられる。この方法により、第１基板ＳＵＢ１の複数のパッドｐと、配線基板２の複数のパッドとの電気的接続が確保される。第１接続配線Ｌｗ１は、パッドｐ１，ｐ２を介して配線基板２の第１リード線Ｌｅ１に電気的に接続されている。第３接続配線Ｌｗ３は、パッドｐ３，ｐ４を介して配線基板２の第３リード線Ｌｅ３に電気的に接続されている。
【0047】
図８は、表示パネルＰＮＬの非表示領域ＮＤＡを示す平面図であり、複数の回路ＣＫ及び複数の電源線Ｌｐを示す図である。
図８に示すように、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３は、第１基板ＳＵＢ１の非表示領域ＮＤＡに位置している。第１接続配線Ｌｗ１及び第３接続配線Ｌｗ３は、非表示領域ＮＤＡを延在している。第１接続配線Ｌｗ１は、複数の分岐線Ｌｂ１，Ｌｂ２，Ｌｂ３を有している。第３接続配線Ｌｗ３は、複数の分岐線Ｌｒ１，Ｌｒ２，Ｌｒ３を有している。
図８に示すように、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３は、第１基板ＳＵＢ１の非表示領域ＮＤＡに位置している。第１接続配線Ｌｗ１及び第３接続配線Ｌｗ３は、非表示領域ＮＤＡを延在している。第１接続配線Ｌｗ１は、複数の分岐線Ｌｂ１，Ｌｂ２，Ｌｂ３を有している。第３接続配線Ｌｗ３は、複数の分岐線Ｌｒ１，Ｌｒ２，Ｌｒ３を有している。
【0048】
分岐線Ｌｂ１，Ｌｒ１は、第１回路ＣＫ１に向かって延在し、第１回路ＣＫ１に電気的に接続されている。分岐線Ｌｂ２，Ｌｒ２は、第２回路ＣＫ２に向かって延在し、第２回路ＣＫ２に電気的に接続されている。分岐線Ｌｂ３，Ｌｒ３は、第３回路ＣＫ３に向かって延在し、第３回路ＣＫ３に電気的に接続されている。
【0049】
図４及び図８に示すように、各々の回路ＣＫには、第１電源電圧Ｖｐ１ａ及び第２電源電圧Ｖｐ２ａが入力される。各々の回路ＣＫに、第１電源電圧Ｖｐ１及び第１電源電圧Ｖｐ１ａの両方は入力されない。同様に、各々の回路ＣＫに、第２電源電圧Ｖｐ２及び第２電源電圧Ｖｐ２ａの両方は入力されない。
【0050】
上記のように構成された第１の実施形態に係る表示装置ＤＳＰによれば、表示装置ＤＳＰは、抵抗Ｒ１，Ｒ２を備えている。表示パネルＰＮＬからの放射ノイズ（ＥＭＩ）のレベルの低減を目的として、表示パネルＰＮＬ内の信号生成回路の電源パスに抵抗Ｒ１，Ｒ２を接続している。生成する駆動信号Ｓｄの波形を鈍らせることができるため、ピーク電流を抑制することができ、放射ノイズの低減を図ることができる。
【0051】
配線基板２の上に抵抗Ｒ１，Ｒ２を実装することで、表示装置ＤＳＰに抵抗Ｒ１，Ｒ２を付加することができる。要求されるＥＭＩのレベルに応じて抵抗定数をフレキシブルに変更することができる。そのため、波形鈍りによる画質背反を考慮して適切に抵抗値を調整することができる。
上記のことから、放射ノイズを低減することのできる表示装置ＤＳＰを得ることができる。
上記のことから、放射ノイズを低減することのできる表示装置ＤＳＰを得ることができる。
【0052】
（第１の実施形態の第１変形例）
次に、上記第１の実施形態の第１変形例について説明する。表示装置ＤＳＰは、本第１変形例で説明する構成以外、上記第１の実施形態と同様に構成されている。図９は、本第１変形例に係る表示装置ＤＳＰの一部を示す平面図であり、表示パネルＰＮＬに抵抗Ｒが設けられている状態を示す図である。
次に、上記第１の実施形態の第１変形例について説明する。表示装置ＤＳＰは、本第１変形例で説明する構成以外、上記第１の実施形態と同様に構成されている。図９は、本第１変形例に係る表示装置ＤＳＰの一部を示す平面図であり、表示パネルＰＮＬに抵抗Ｒが設けられている状態を示す図である。
【0053】
図９に示すように、表示装置ＤＳＰは、抵抗Ｒ１の替わりに抵抗Ｒ１ａ，Ｒ１ｂを備え、抵抗Ｒ２の替わりに抵抗Ｒ２ａ，Ｒ２ｂを備えている。本第１変形例において、抵抗Ｒ１ａ，Ｒ１ｂ，Ｒ２ａ，Ｒ２ｂは、表示パネルＰＮＬ（第１基板ＳＵＢ１）に設けられている。抵抗Ｒ１ａ，Ｒ１ｂは、非表示領域ＮＤＡに位置し、第１接続配線Ｌｗ１に並列に接続されている。抵抗Ｒ２ａ，Ｒ２ｂは、非表示領域ＮＤＡに位置し、第３接続配線Ｌｗ３に並列に接続されている。
【0054】
抵抗Ｒ１ａ，Ｒ１ｂは、それぞれ第１電気抵抗として機能している。抵抗Ｒ２ａ，Ｒ２ｂは、それぞれ第２電気抵抗として機能している。なお、第１接続配線Ｌｗ１及び第３接続配線Ｌｗ３のそれぞれに接続する抵抗の個数は２個に限定されるものではなく、１個又は３個以上でもよい。
配線基板２において、第１リード線Ｌｅ１及び第２リード線Ｌｅ２は、連続し、電気的に接続されている。また、第３リード線Ｌｅ３及び第４リード線Ｌｅ４は、連続し、電気的に接続されている。
配線基板２において、第１リード線Ｌｅ１及び第２リード線Ｌｅ２は、連続し、電気的に接続されている。また、第３リード線Ｌｅ３及び第４リード線Ｌｅ４は、連続し、電気的に接続されている。
【0055】
ここで、２本の接続配線Ｌｗの代表として、第１接続配線Ｌｗ１に注目する。そして、第１接続配線Ｌｗ１を、抵抗Ｒ１ａ，Ｒ１ｂと併せて説明する。なお、第１接続配線Ｌｗ１及び抵抗Ｒ１ａ，Ｒ１ｂに関する事項は、第３接続配線Ｌｗ３及び抵抗Ｒ２ａ，Ｒ２ｂに関しても同様である。図１０は、本第１変形例に係る表示パネルＰＮＬの一部を示す平面図であり、第１電源線Ｌｐ１の第１接続配線Ｌｗ１に抵抗Ｒ１ａ，Ｒ１ｂが並列に接続されている状態を示す図である。
【0056】
図１０に示すように、抵抗Ｒ１ａは、第１端部Ｅ１と、第２端部Ｅ２と、を有している。第１端部Ｅ１は、第１接続部Ａ１で第１接続配線Ｌｗ１に接続されている。第２端部Ｅ２は、第２接続部Ａ２で第１接続配線Ｌｗ１に接続されている。抵抗Ｒ１ａの第１端部Ｅ１と第２端部Ｅ２との間の電気抵抗値は、第１接続配線Ｌｗ１の第１接続部Ａ１と第２接続部Ａ２との間の電気抵抗値より大きい。
【0057】
抵抗Ｒ１ｂは、第３端部Ｅ３と、第４端部Ｅ４と、を有している。第３端部Ｅ３は、第３接続部Ａ３で第１接続配線Ｌｗ１に接続されている。第４端部Ｅ４は、第４接続部Ａ４で第１接続配線Ｌｗ１に接続されている。抵抗Ｒ１ｂの第３端部Ｅ３と第４端部Ｅ４との間の電気抵抗値は、第１接続配線Ｌｗ１の第３接続部Ａ３と第４接続部Ａ４との間の電気抵抗値より大きい。
【0058】
本第１変形例において、抵抗Ｒは配線である。抵抗Ｒ１ａ，Ｒ１ｂを形成する材料の電気抵抗値は、第１接続配線Ｌｗ１を形成する材料の電気抵抗値より大きい。
図３及び図１０に示すように、第１接続配線Ｌｗ１及び信号線Ｓは、同一の材料で形成され、絶縁層１３と絶縁層１４との間に位置している。抵抗Ｒ１ａ，Ｒ１ｂ及び走査線Ｇは、同一の材料で形成され、絶縁層１２と絶縁層１３との間に位置している。
図３及び図１０に示すように、第１接続配線Ｌｗ１及び信号線Ｓは、同一の材料で形成され、絶縁層１３と絶縁層１４との間に位置している。抵抗Ｒ１ａ，Ｒ１ｂ及び走査線Ｇは、同一の材料で形成され、絶縁層１２と絶縁層１３との間に位置している。
【0059】
例えば、抵抗Ｒ１ａ，Ｒ１ｂ及び走査線Ｇは、Ｍｏ、ＭｏＷ（モリブデン・タングステン）等のＭｏを含む合金で形成されている。第１接続配線Ｌｗ１及び信号線Ｓは、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金などＡｌを主成分とする金属材料からなる中間層と、Ｔｉ、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる上層と、を有している。
【0060】
本第１変形例のように、抵抗Ｒは表示パネルＰＮＬ（第１基板ＳＵＢ１）に設けられてもよい。上記第１変形例においても、上記第１の実施形態と同様の効果を得ることができる。本第１変形例では、後述する図１１に示す配線パターンと異なり、接続配線Ｌｗ及び抵抗Ｒは分断されていなくともよい。
【0061】
（第１の実施形態の第２変形例）
次に、上記第１の実施形態の第２変形例について説明する。表示装置ＤＳＰは、本第２変形例で説明する構成以外、上記第１変形例と同様に構成されている。図１１は、本第２変形例に係る表示パネルＰＮＬの一部を示す平面図であり、第１電源線Ｌｐ１の第１接続配線Ｌｗ１が分断され、抵抗Ｒ１ｂが分断されている状態を示す図である。
次に、上記第１の実施形態の第２変形例について説明する。表示装置ＤＳＰは、本第２変形例で説明する構成以外、上記第１変形例と同様に構成されている。図１１は、本第２変形例に係る表示パネルＰＮＬの一部を示す平面図であり、第１電源線Ｌｐ１の第１接続配線Ｌｗ１が分断され、抵抗Ｒ１ｂが分断されている状態を示す図である。
【0062】
図１０に示すように、平面視にて、抵抗Ｒ１ａの一部は第１接続配線Ｌｗ１に距離を置いて位置し、抵抗Ｒ１ｂの一部は第１接続配線Ｌｗ１に距離を置いて位置している。そのため、第１接続配線Ｌｗ１、抵抗Ｒ１ａ、及び抵抗Ｒ１ｂの一以上にレーザ光を照射し、第１接続配線Ｌｗ１、抵抗Ｒ１ａ、及び抵抗Ｒ１ｂの一以上を分断することができる。そして、対象の配線にレーザ光を照射しても、周囲の配線に悪影響が及ぶことの無いようにすることができる。
【0063】
図９及び図１１に示すように、第１接続配線Ｌｗ１は、第１配線部Ｗ１と、第２配線部Ｗ２と、を有している。第１配線部Ｗ１は、走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第１回路ＣＫ１、第２回路ＣＫ２、及び第３回路ＣＫ３に電気的に接続されている。第２配線部Ｗ２は、第１配線部Ｗ１に距離を置いて位置し、電源回路３に電気的に接続されている。
第１接続部Ａ１と第２接続部Ａ２との間において、第１接続配線Ｌｗ１は分断されている。なお、抵抗Ｒ１ａは分断されていない。つまり、第１接続部Ａ１で抵抗Ｒ１ａと接続している側が第１配線部Ｗ１であり、第２接続部Ａ２で抵抗Ｒ１ａと接続している側が第２配線部Ｗ２である。
第１接続部Ａ１と第２接続部Ａ２との間において、第１接続配線Ｌｗ１は分断されている。なお、抵抗Ｒ１ａは分断されていない。つまり、第１接続部Ａ１で抵抗Ｒ１ａと接続している側が第１配線部Ｗ１であり、第２接続部Ａ２で抵抗Ｒ１ａと接続している側が第２配線部Ｗ２である。
【0064】
抵抗Ｒ１ａは、第１配線部Ｗ１と第２配線部Ｗ２との間に電気的に接続され、第１電源線Ｌｐ１（第１接続配線Ｌｗ１）に直列に接続されている。そのため、第１接続部Ａ１と第２接続部Ａ２との間は、抵抗Ｒ１ａを介して電気的に接続されている。
【0065】
抵抗Ｒ１ｂは、分断されている。第３接続部Ａ３と第４接続部Ａ４との間において、第２配線部Ｗ２は分断されていない。第３接続部Ａ３と第４接続部Ａ４とは、抵抗Ｒ１ｂを介して接続されておらず、第１接続配線Ｌｗ１の第２配線部Ｗ２を介して接続されている。
【0066】
本第２変形例において、図１１に示す配線パターンを形成するため、まず図１０に示した第１接続配線Ｌｗ１及び抵抗Ｒ１ａ，Ｒ１ｂを形成し、その後、第１接続配線Ｌｗ１の第１接続部Ａ１と第２接続部Ａ２との間、及び抵抗Ｒ１ｂにそれぞれレーザ光を照射する。
但し、レーザを用いること無しに、図１１に示す配線パターンを形成してもよい。例えば、フォトマスクを調整することで、予め第１配線部Ｗ１と第２配線部Ｗ２との２つに分割された第１接続配線Ｌｗ１を形成したり、予め分断された抵抗Ｒ１ｂを形成したり、してもよい。又は、予め抵抗Ｒ１ｂ無しに第１基板ＳＵＢ１を形成してもよい。
但し、レーザを用いること無しに、図１１に示す配線パターンを形成してもよい。例えば、フォトマスクを調整することで、予め第１配線部Ｗ１と第２配線部Ｗ２との２つに分割された第１接続配線Ｌｗ１を形成したり、予め分断された抵抗Ｒ１ｂを形成したり、してもよい。又は、予め抵抗Ｒ１ｂ無しに第１基板ＳＵＢ１を形成してもよい。
【0067】
抵抗Ｒを表示パネルＰＮＬ（第１基板ＳＵＢ１）に設けることができるため、放射ノイズ（ＥＭＩ）のレベルを評価する際、対象の配線にレーザ光を照射することで、抵抗調整を行うことができる。放射ノイズのレベルを評価する際にレーザ光の照射により抵抗調整を行い、量産時にフォトマスクの調整により抵抗調整を行うことができる。表示パネルＰＮＬ（第１基板ＳＵＢ１）の上に抵抗を実装しなくともよいため、実装部品の数の増大を招くこと無しに、電源回路３と第１電子回路との間の電気抵抗値を調整できると言う利点がある。
【0068】
なお、第１接続部Ａ１と第２接続部Ａ２との間において、第１接続配線Ｌｗ１は分断されていなくともよい。その場合、抵抗Ｒ１ａは、分断されている。
また、第３接続部Ａ３と第４接続部Ａ４との間において、第１接続配線Ｌｗ１は分断されてもよい。その場合、抵抗Ｒ１ｂは分断されていない。
本第２変形例において、第１接続配線Ｌｗ１及び抵抗Ｒ１ａ，Ｒ１ｂに注目したが、これらに関する事項は第３接続配線Ｌｗ３及び抵抗Ｒ２ａ，Ｒ２ｂに関しても同様である。
また、第３接続部Ａ３と第４接続部Ａ４との間において、第１接続配線Ｌｗ１は分断されてもよい。その場合、抵抗Ｒ１ｂは分断されていない。
本第２変形例において、第１接続配線Ｌｗ１及び抵抗Ｒ１ａ，Ｒ１ｂに注目したが、これらに関する事項は第３接続配線Ｌｗ３及び抵抗Ｒ２ａ，Ｒ２ｂに関しても同様である。
【0069】
（第１の実施形態の第３変形例）
次に、上記第１の実施形態の第３変形例について説明する。表示装置ＤＳＰは、本第３変形例で説明する構成以外、上記第１変形例と同様に構成されている。図１２は、本第３変形例に係る表示パネルＰＮＬの一部を示す平面図であり、第１電源線Ｌｐ１の第１接続配線Ｌｗ１に抵抗Ｒ１ａ，Ｒ１ｂが並列に接続されている状態を示す図である。
次に、上記第１の実施形態の第３変形例について説明する。表示装置ＤＳＰは、本第３変形例で説明する構成以外、上記第１変形例と同様に構成されている。図１２は、本第３変形例に係る表示パネルＰＮＬの一部を示す平面図であり、第１電源線Ｌｐ１の第１接続配線Ｌｗ１に抵抗Ｒ１ａ，Ｒ１ｂが並列に接続されている状態を示す図である。
【0070】
図１２に示すように、抵抗Ｒ１ａの第１端部Ｅ１と第２端部Ｅ２との間の電気抵抗値を相対的に大きくしたり、抵抗Ｒ１ｂの第３端部Ｅ３と第４端部Ｅ４との間の電気抵抗値を相対的に大きくしたり、する手段は種々変形可能である。例えば、各々の抵抗Ｒ１ａ，Ｒ１ｂ（配線）を蛇行させる等しては、抵抗Ｒ１ａ，Ｒ１ｂを、一層、長くしてもよい。例えば、抵抗Ｒ１ａの第１端部Ｅ１と第２端部Ｅ２との間の長さは、第１接続配線Ｌｗ１の第１接続部Ａ１と第２接続部Ａ２との間の長さの２倍以上としてもよい。
【0071】
上記の場合、第１接続配線Ｌｗ１と、抵抗Ｒ１ａ，Ｒ１ｂとは、同一の導電材料で形成されてもよい。抵抗Ｒ１ａの第１端部Ｅ１と第２端部Ｅ２との間の電気抵抗値を、第１接続配線Ｌｗ１の第１接続部Ａ１と第２接続部Ａ２との間の電気抵抗値より大きくすることができる。
本第３変形例において、第１接続配線Ｌｗ１及び抵抗Ｒ１ａ，Ｒ１ｂに注目したが、これらに関する事項は第３接続配線Ｌｗ３及び抵抗Ｒ２ａ，Ｒ２ｂに関しても同様である。
本第３変形例において、第１接続配線Ｌｗ１及び抵抗Ｒ１ａ，Ｒ１ｂに注目したが、これらに関する事項は第３接続配線Ｌｗ３及び抵抗Ｒ２ａ，Ｒ２ｂに関しても同様である。
【0072】
（第２の実施形態）
次に、本第２の実施形態について説明する。表示装置ＤＳＰは、本第２の実施形態で説明する構成以外、上記第１の実施形態と同様に構成されている。図１３は、本第２の実施形態に係る表示装置ＤＳＰを示す回路図である。
次に、本第２の実施形態について説明する。表示装置ＤＳＰは、本第２の実施形態で説明する構成以外、上記第１の実施形態と同様に構成されている。図１３は、本第２の実施形態に係る表示装置ＤＳＰを示す回路図である。
【0073】
図１３に示すように、第１回路ＣＫ１は第１電子回路として機能し、走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第２回路ＣＫ２、及び第３回路ＣＫ３は、それぞれ第２電子回路として機能している。表示装置ＤＳＰは、第２電源線Ｌｐ２及び第４電源線Ｌｐ４をさらに備えている。第１電源線Ｌｐ１及び第２電源線Ｌｐ２は、電源回路３の同一の第１電源端子３ａに電気的に接続されている。第３電源線Ｌｐ３及び第４電源線Ｌｐ４は、電源回路３の同一の第２電源端子３ｂに電気的に接続されている。電源回路３は、第１電源線Ｌｐ１及び第２電源線Ｌｐ２に第１電源電圧Ｖｐ１を与え、第３電源線Ｌｐ３及び第４電源線Ｌｐ４に第２電源電圧Ｖｐ２を与える。
【0074】
第１回路ＣＫ１には、第１電源線Ｌｐ１及び第３電源線Ｌｐ３が接続されている。
第１回路ＣＫ１に、第１電源線Ｌｐ１を介して第１電源電圧Ｖｐ１ａが入力され、第３電源線Ｌｐ３を介して第２電源電圧Ｖｐ２ａが入力される。
走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第２回路ＣＫ２、及び第３回路ＣＫ３には、第２電源線Ｌｐ２及び第４電源線Ｌｐ４が接続されている。走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第２回路ＣＫ２、及び第３回路ＣＫ３に、第２電源線Ｌｐ２を介して第１電源電圧Ｖｐ１が入力され、第４電源線Ｌｐ４を介して第２電源電圧Ｖｐ２が入力される。
第１回路ＣＫ１に、第１電源線Ｌｐ１を介して第１電源電圧Ｖｐ１ａが入力され、第３電源線Ｌｐ３を介して第２電源電圧Ｖｐ２ａが入力される。
走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第２回路ＣＫ２、及び第３回路ＣＫ３には、第２電源線Ｌｐ２及び第４電源線Ｌｐ４が接続されている。走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第２回路ＣＫ２、及び第３回路ＣＫ３に、第２電源線Ｌｐ２を介して第１電源電圧Ｖｐ１が入力され、第４電源線Ｌｐ４を介して第２電源電圧Ｖｐ２が入力される。
【0075】
上述したように、第２回路ＣＫ２、及び第３回路ＣＫ３のそれぞれに、第１電源電圧Ｖｐ１及び第２電源電圧Ｖｐ２が与えられる。第１回路ＣＫ１に、第１電源電圧Ｖｐ１及び第２電源電圧Ｖｐ２ではなく、第１電源電圧Ｖｐ１ａ及び第２電源電圧Ｖｐ２ａが与えられる。そのため、第１駆動信号Ｓｄ１は、抵抗調整されている。
【0076】
電源電圧Ｖｐは回路の全てのブロックに影響する。そのため、各々の回路に、第１電源電圧Ｖｐ１及び第１電源電圧Ｖｐ１ａの両方を与え、第２電源電圧Ｖｐ２及び第２電源電圧Ｖｐ２ａの両方を与えても、ブロック毎の抵抗調整は困難である。なぜなら、第１電源線Ｌｐ１の根本に抵抗Ｒ１が追加され、第３電源線Ｌｐ３の根本に抵抗Ｒ２が追加されているためである。
【0077】
本第２の実施形態において、第１駆動信号Ｓｄ１の波形は、図５に示した上記第１の実施形態の波形と同様であり、第２駆動信号Ｓｄ２及び第３駆動信号Ｓｄ３のそれぞれ波形は、図５に示した上記比較例の波形と同様である。
【0078】
第１回路ＣＫ１は、抵抗調整された第１駆動信号Ｓｄ１を出力することができ、放射ノイズの低減に寄与することができる。第２回路ＣＫ２は抵抗調整されていない第２駆動信号Ｓｄ２を出力し、第３回路ＣＫ３は抵抗調整されていない第３駆動信号Ｓｄ３を出力している。上記のように、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤに、抵抗調整されていない第２駆動信号Ｓｄ２及び第３駆動信号Ｓｄ３を与えた方が望ましい場合がある。これにより、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤを良好に駆動することができる。
【0079】
図１４は、表示パネルＰＮＬの非表示領域ＮＤＡを示す平面図であり、複数のパッドｐ及び複数の電源線Ｌｐを示す図である。図中、第１電源線Ｌｐ１及び第３電源線Ｌｐ３には斜線を付し、第２電源線Ｌｐ２及び第４電源線Ｌｐ４にはドットパターンを付している。
図１４に示すように、表示パネルＰＮＬ（第１基板ＳＵＢ１）は、第２接続配線Ｌｗ２及び第４接続配線Ｌｗ４をさらに備えている。
図１４に示すように、表示パネルＰＮＬ（第１基板ＳＵＢ１）は、第２接続配線Ｌｗ２及び第４接続配線Ｌｗ４をさらに備えている。
【0080】
図１３及び図１４に示すように、第１電源線Ｌｐ１の一部を構成する第１接続配線Ｌｗ１と、第３電源線Ｌｐ３の一部を構成する第３接続配線Ｌｗ３とは、第３回路ＣＫ３に電気的に接続されている。第２接続配線Ｌｗ２は、第２電源線Ｌｐ２の一部を構成し、回路群（走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第２回路ＣＫ２、及び第３回路ＣＫ３）に電気的に接続されている。第４接続配線Ｌｗ４は、第４電源線Ｌｐ４の一部を構成し、回路群（走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、第２回路ＣＫ２、及び第３回路ＣＫ３）に電気的に接続されている。
【0081】
複数のパッドｐのうち、パッドｐ１及びパッドｐ２に第２接続配線Ｌｗ２が接続され、
パッドｐ３及びパッドｐ４に第４接続配線Ｌｗ４が接続され、パッドｐ５に第１接続配線Ｌｗ１が接続され、パッドｐ６に第３接続配線Ｌｗ３が接続されている。第１電源電圧Ｖｐ１及び第２電源電圧Ｖｐ２は、２つのパッドｐを介して接続配線Ｌｗに与えられるのに対し、第１電源電圧Ｖｐ１ａ及び第２電源電圧Ｖｐ２ａは、１つのパッドｐを介して接続配線Ｌｗに与えられる。接続配線Ｌｗに接続されるパッドｐの個数を調整することでも、抵抗調整することが可能である。
図３及び図１４に示すように、本第２の実施形態において、第１乃至第４接続配線Ｌｗ１乃至Ｌｗ４、及び信号線Ｓは、同一の材料で形成され、絶縁層１３と絶縁層１４との間に位置している。なお、抵抗Ｒ１，Ｒ２及び走査線Ｇは、同一の材料で形成され、絶縁層１２と絶縁層１３との間に位置している。
パッドｐ３及びパッドｐ４に第４接続配線Ｌｗ４が接続され、パッドｐ５に第１接続配線Ｌｗ１が接続され、パッドｐ６に第３接続配線Ｌｗ３が接続されている。第１電源電圧Ｖｐ１及び第２電源電圧Ｖｐ２は、２つのパッドｐを介して接続配線Ｌｗに与えられるのに対し、第１電源電圧Ｖｐ１ａ及び第２電源電圧Ｖｐ２ａは、１つのパッドｐを介して接続配線Ｌｗに与えられる。接続配線Ｌｗに接続されるパッドｐの個数を調整することでも、抵抗調整することが可能である。
図３及び図１４に示すように、本第２の実施形態において、第１乃至第４接続配線Ｌｗ１乃至Ｌｗ４、及び信号線Ｓは、同一の材料で形成され、絶縁層１３と絶縁層１４との間に位置している。なお、抵抗Ｒ１，Ｒ２及び走査線Ｇは、同一の材料で形成され、絶縁層１２と絶縁層１３との間に位置している。
【0082】
図１５は、表示パネルＰＮＬの非表示領域ＮＤＡを示す平面図であり、複数の回路ＣＫ及び複数の電源線Ｌｐを示す図である。
図１５に示すように、第１乃至第４接続配線Ｌｗ１乃至Ｌｗ４は、非表示領域ＮＤＡを延在している。第２接続配線Ｌｗ２は、複数の分岐線Ｌｂ２，Ｌｂ３を有している。第４接続配線Ｌｗ４は、複数の分岐線Ｌｒ２，Ｌｒ３を有している。分岐線Ｌｂ２，Ｌｒ２は、第２回路ＣＫ２に向かって延在し、第２回路ＣＫ２に電気的に接続されている。分岐線Ｌｂ３，Ｌｒ３は、第３回路ＣＫ３に向かって延在し、第３回路ＣＫ３に電気的に接続されている。
図１５に示すように、第１乃至第４接続配線Ｌｗ１乃至Ｌｗ４は、非表示領域ＮＤＡを延在している。第２接続配線Ｌｗ２は、複数の分岐線Ｌｂ２，Ｌｂ３を有している。第４接続配線Ｌｗ４は、複数の分岐線Ｌｒ２，Ｌｒ３を有している。分岐線Ｌｂ２，Ｌｒ２は、第２回路ＣＫ２に向かって延在し、第２回路ＣＫ２に電気的に接続されている。分岐線Ｌｂ３，Ｌｒ３は、第３回路ＣＫ３に向かって延在し、第３回路ＣＫ３に電気的に接続されている。
【0083】
第１接続配線Ｌｗ１は、第２接続配線Ｌｗ２と第４接続配線Ｌｗ４との間を延在し、第１接続配線Ｌｗ１の端部は第１回路ＣＫ１に向かって延在している。第３接続配線Ｌｗ３は、第１接続配線Ｌｗ１と第４接続配線Ｌｗ４との間を延在し、第３接続配線Ｌｗ３の端部は第１回路ＣＫ１に向かって延在している。第１接続配線Ｌｗ１及び第３接続配線Ｌｗ３は、第１回路ＣＫ１に電気的に接続されている。
【0084】
上記のように構成された第２の実施形態に係る表示装置ＤＳＰによれば、表示装置ＤＳＰは、抵抗Ｒ１，Ｒ２を備えている。生成する第１駆動信号Ｓｄ１の波形を鈍らせることができるため、ピーク電流を抑制することができる。本第２の実施形態においても、放射ノイズを低減することのできる表示装置ＤＳＰを得ることができる。
【0085】
予め所望の電源パスのみ抵抗調整できるよう、表示パネルＰＮＬ内の電源ラインを分離させている。抵抗大の電源ラインのみではないため、回路が誤動作するリスクを回避することができる。
【0086】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【0087】
例えば、走査線駆動回路ＧＤは、表示領域ＤＡより右側に位置してもよい。又は、表示装置ＤＳＰは、表示領域ＤＡより右側に別の走査線駆動回路ＧＤをさらに備えてもよい。信号線駆動回路ＳＤは、表示領域ＤＡより上側に位置してもよい。又は、表示装置ＤＳＰは、表示領域ＤＡより上側に別の信号線駆動回路ＳＤをさらに備えてもよい。
【0088】
第１基板ＳＵＢ１の延出領域ＥＡに、ドライバＩＣ１を含む複数のＩＣが実装されてもよい。その場合、ＩＣに、走査線駆動回路ＧＤの機能を持たせたり、信号線駆動回路ＳＤの機能を持たせたり、してもよい。ＩＣ（例えば、ドライバＩＣ１）は、表示パネルＰＮＬ（第１基板ＳＵＢ１）の上ではなく、配線基板２の上に実装されてもよい。
【符号の説明】
【0089】
ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、
ＬＣ…液晶層、１０，２０…絶縁基板、１１～１５…絶縁層、Ｇ…走査線、Ｓ…信号線、
ＳＷ…スイッチング素子、ＰＥ…画素電極、ＰＸ…画素、ＧＤ…走査線駆動回路、
ＳＤ…信号線駆動回路、ＣＫ１…第１回路、ＣＫ２…第２回路、ＣＫ３…第３回路、
Ｔ…タイミングコントローラ、１…ドライバＩＣ、２…配線基板、３…電源回路、
３ａ…第１電源端子、３ｂ…第２電源端子、Ｅ１…第１端部、Ｅ２…第２端部、
Ｅ３…第３端部、Ｅ４…第４端部、Ｒ１，Ｒ１ａ，Ｒ１ｂ，２，２ａ，２ｂ…抵抗、
Ｌｐ１…第１電源線、Ｌｐ２…第２電源線、Ｌｐ３…第３電源線、Ｌｐ４…第４電源線、
Ｌｅ１…第１リード線、Ｌｅ２…第２リード線、Ｌｅ３…第３リード線、
Ｌｅ４…第４リード線、Ｌｗ１…第１接続配線、Ｌｗ２…第２接続配線、
Ｌｗ３…第３接続配線、Ｌｗ４…第４接続配線、Ａ１…第１接続部、Ａ２…第２接続部、
Ａ３…第３接続部、Ａ４…第４接続部、Ｗ１…第１配線部、Ｗ２…第２配線部、
ｐ，ｐ１，ｐ２，ｐ３，ｐ４，ｐ５，ｐ６…パッド、Ｖｐ１，Ｖｐ１ａ…第１電源電圧、
Ｖｐ２，Ｖｐ２ａ…第２電源電圧、Ｓｄ１…第１駆動信号、Ｓｄ２…第２駆動信号、
Ｓｄ３…第３駆動信号、ＳＧ…制御信号、Ｖｓｉｇ…映像信号、ＤＡ…表示領域、
ＮＤＡ…非表示領域、ＥＡ…延出領域、Ｘ…第１方向、Ｙ…第２方向、Ｚ…第３方向。
ＬＣ…液晶層、１０，２０…絶縁基板、１１～１５…絶縁層、Ｇ…走査線、Ｓ…信号線、
ＳＷ…スイッチング素子、ＰＥ…画素電極、ＰＸ…画素、ＧＤ…走査線駆動回路、
ＳＤ…信号線駆動回路、ＣＫ１…第１回路、ＣＫ２…第２回路、ＣＫ３…第３回路、
Ｔ…タイミングコントローラ、１…ドライバＩＣ、２…配線基板、３…電源回路、
３ａ…第１電源端子、３ｂ…第２電源端子、Ｅ１…第１端部、Ｅ２…第２端部、
Ｅ３…第３端部、Ｅ４…第４端部、Ｒ１，Ｒ１ａ，Ｒ１ｂ，２，２ａ，２ｂ…抵抗、
Ｌｐ１…第１電源線、Ｌｐ２…第２電源線、Ｌｐ３…第３電源線、Ｌｐ４…第４電源線、
Ｌｅ１…第１リード線、Ｌｅ２…第２リード線、Ｌｅ３…第３リード線、
Ｌｅ４…第４リード線、Ｌｗ１…第１接続配線、Ｌｗ２…第２接続配線、
Ｌｗ３…第３接続配線、Ｌｗ４…第４接続配線、Ａ１…第１接続部、Ａ２…第２接続部、
Ａ３…第３接続部、Ａ４…第４接続部、Ｗ１…第１配線部、Ｗ２…第２配線部、
ｐ，ｐ１，ｐ２，ｐ３，ｐ４，ｐ５，ｐ６…パッド、Ｖｐ１，Ｖｐ１ａ…第１電源電圧、
Ｖｐ２，Ｖｐ２ａ…第２電源電圧、Ｓｄ１…第１駆動信号、Ｓｄ２…第２駆動信号、
Ｓｄ３…第３駆動信号、ＳＧ…制御信号、Ｖｓｉｇ…映像信号、ＤＡ…表示領域、
ＮＤＡ…非表示領域、ＥＡ…延出領域、Ｘ…第１方向、Ｙ…第２方向、Ｚ…第３方向。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】