2022-41044 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022041044

(43)【公開日】2022-03-11

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 3/155 20060101AFI20220304BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2020146048

(22)【出願日】2020-08-31

(71)【出願人】

【識別番号】000003757

【氏名又は名称】東芝ライテック株式会社

(74)【代理人】

【識別番号】100146592

【弁理士】

【氏名又は名称】市川 浩

(74)【代理人】

【識別番号】100157901

【弁理士】

【氏名又は名称】白井 達哲

(74)【代理人】

【識別番号】100176751

【弁理士】

【氏名又は名称】星野 耕平

(72)【発明者】

【氏名】吉岡 勇多

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS05

5H730AS11

5H730BB13

5H730DD04

5H730EE13

5H730EE58

5H730EE59

5H730FD31

5H730FD51

(57)【要約】

【課題】スイッチング損失の抑制を簡単な構成で実現できる電源装置を提供する。
【解決手段】一対の入力端子の間に設けられた第１スイッチング素子と、第１スイッチング素子と接続された第２スイッチング素子と、第１及び第２スイッチング素子の接続点と出力端子との間に接続されたインダクタと、一対の出力端子の間に接続された平滑コンデンサと、第１スイッチング素子のスイッチングを制御する第１駆動回路と、第２スイッチング素子のスイッチングを制御する第２駆動回路と、第１及び第２スイッチング素子に流れる電流を検出する電流検出抵抗と、検出された電流値が基準値以上か否かを比較する比較器と、比較器の比較の結果を基に第１及び第２駆動回路の動作を制御する制御回路と、第１及び第２スイッチング素子のオフ状態からオン状態への切り替わりを遅らせる遅延回路と、を備えた電源装置が提供される。
【選択図】図１

【特許請求の範囲】

【請求項1】

直流電源と接続される高電位入力端子及び低電位入力端子と、
直流負荷と接続される高電位出力端子及び低電位出力端子と、
前記高電位入力端子と前記低電位入力端子との間に設けられた第１スイッチング素子と、
前記第１スイッチング素子と前記低電位入力端子との間に設けられた第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子の接続点に接続された一端と、前記高電位出力端子に接続された他端と、を有するインダクタと、
前記インダクタの前記他端及び前記高電位出力端子に接続された一端と、前記低電位出力端子と接続された他端と、を有する平滑コンデンサと、
前記第１スイッチング素子のスイッチングを制御する第１駆動回路と、
前記第２スイッチング素子のスイッチングを制御する第２駆動回路と、
前記第１スイッチング素子をオン状態にした時に前記第１スイッチング素子に流れる電流を検出する第１電流検出抵抗と、
前記第２スイッチング素子をオン状態にした時に前記第２スイッチング素子に流れる電流を検出する第２電流検出抵抗と、
前記第１電流検出抵抗によって検出された電流値が第１基準値以上であるか否かを比較する第１比較器と、
前記第２電流検出抵抗によって検出された電流値が第２基準値以上であるか否かを比較する第２比較器と、
前記第１スイッチング素子をオン状態とし、前記第２スイッチング素子をオフ状態とした状態において、前記第１比較器が前記第１基準値以上と比較したことに応答して、前記第１スイッチング素子をオン状態からオフ状態に切り替え、前記第２スイッチング素子をオフ状態からオン状態に切り替えさせるとともに、前記第１スイッチング素子をオフ状態とし、前記第２スイッチング素子をオン状態とした状態において、前記第２比較器が前記第２基準値以上と比較したことに応答して、前記第１スイッチング素子をオフ状態からオン状態に切り替え、前記第２スイッチング素子をオン状態からオフ状態に切り替えさせるように、前記第１比較器及び前記第２比較器の比較の結果を基に、前記第１駆動回路及び前記第２駆動回路の動作を制御する制御回路と、
前記第１スイッチング素子のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせることにより、前記第１スイッチング素子及び前記第２スイッチング素子を一時的に共にオフ状態とする第１遅延回路と、
前記第２スイッチング素子のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせることにより、前記第１スイッチング素子及び前記第２スイッチング素子を一時的に共にオフ状態とする第２遅延回路と、
を備えた電源装置。

【請求項2】

前記制御回路は、ＳＲフリップフロップである請求項１記載の電源装置。

【請求項3】

前記第１スイッチング素子をオン状態にした時に前記第１電流検出抵抗に流れる電流の方向と整流の方向を逆向きにして前記第１電流検出抵抗と並列に設けられた第１整流素子と、
前記第２スイッチング素子をオン状態にした時に前記第２電流検出抵抗に流れる電流の方向と整流の方向を逆向きにして前記第２電流検出抵抗と並列に設けられた第２整流素子と、
を、さらに備えた請求項１又は２に記載の電源装置。

【請求項4】

前記第１駆動回路は、前記制御回路側と前記第１スイッチング素子側とを電気的に絶縁する請求項１～３のいずれか１つに記載の電源装置。

【請求項5】

出力制御信号の入力を受け、前記第１比較器に設定される前記第１基準値及び前記第２比較器に設定される前記第２基準値の少なくとも一方を変化させることにより、前記出力制御信号に基づいて、前記直流負荷に供給する直流電流及び直流電圧の少なくとも一方の大きさを変化させる出力制御部を、さらに備えた請求項１～４のいずれか１つに記載の電源装置。

【請求項6】

前記出力制御部は、前記直流電流及び前記直流電圧の少なくとも一方の大きさを小さくする場合に、前記出力制御信号に応じて前記第１基準値を小さくするとともに、前記出力制御信号に応じて前記第２基準値を大きくする請求項５記載の電源装置。

【請求項7】

前記第１スイッチング素子及び前記第２スイッチング素子は、Ｓｉ、ＳｉＣ、及びＧａＮのいずれかの半導体材料を含む請求項１～６のいずれか１つに記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電源装置に関する。

【背景技術】

【0002】

昇圧チョッパ回路や降圧チョッパ回路のスイッチング素子あるいは整流素子としてＦＥＴ（Field Effect Transistor）を用いることが行われている。ＦＥＴには、Ｓｉ（ケイ素）製のものや次世代材料と呼ばれるＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）製のものがある。ＳｉＣやＧａＮを使用したＦＥＴは、高速スイッチング性能を特徴の１つとして有している。このため、ＳｉＣやＧａＮ製のＦＥＴを用いたチョッパ回路では、チョッパ制御の動作周波数を高周波化させることができる。

【0003】

高周波化は、周辺部品を小型化し、電源の小型化を図ることができる。一方で、高周波化における課題の１つに、スイッチング素子あるいは整流素子のスイッチング損失があげられる。

【0004】

スイッチング損失を抑制する技術の１つとして、ＴＣＭ（Triangular Current Mode）制御と呼ばれるソフトスイッチング技術が知られている。しかしながら、ＴＣＭ制御を行う場合には、既存のアナログ部品を組み合わせて制御を行わなければならないなど、回路の複雑化や高価格化を招いてしまうことが懸念されている。このため、電源装置では、スイッチング損失の抑制を簡単な構成で実現できるようにすることが望まれている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１９－１２１５１７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

スイッチング損失の抑制を簡単な構成で実現できる電源装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の実施形態によれば、直流電源と接続される高電位入力端子及び低電位入力端子と、直流負荷と接続される高電位出力端子及び低電位出力端子と、前記高電位入力端子と前記低電位入力端子との間に設けられた第１スイッチング素子と、前記第１スイッチング素子と前記低電位入力端子との間に設けられた第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子の接続点に接続された一端と、前記高電位出力端子に接続された他端と、を有するインダクタと、前記インダクタの前記他端及び前記高電位出力端子に接続された一端と、前記低電位出力端子と接続された他端と、を有する平滑コンデンサと、前記第１スイッチング素子のスイッチングを制御する第１駆動回路と、前記第２スイッチング素子のスイッチングを制御する第２駆動回路と、前記第１スイッチング素子をオン状態にした時に前記第１スイッチング素子に流れる電流を検出する第１電流検出抵抗と、前記第２スイッチング素子をオン状態にした時に前記第２スイッチング素子に流れる電流を検出する第２電流検出抵抗と、前記第１電流検出抵抗によって検出された電流値が第１基準値以上であるか否かを比較する第１比較器と、前記第２電流検出抵抗によって検出された電流値が第２基準値以上であるか否かを比較する第２比較器と、前記第１スイッチング素子をオン状態とし、前記第２スイッチング素子をオフ状態とした状態において、前記第１比較器が前記第１基準値以上と比較したことに応答して、前記第１スイッチング素子をオン状態からオフ状態に切り替え、前記第２スイッチング素子をオフ状態からオン状態に切り替えさせるとともに、前記第１スイッチング素子をオフ状態とし、前記第２スイッチング素子をオン状態とした状態において、前記第２比較器が前記第２基準値以上と比較したことに応答して、前記第１スイッチング素子をオフ状態からオン状態に切り替え、前記第２スイッチング素子をオン状態からオフ状態に切り替えさせるように、前記第１比較器及び前記第２比較器の比較の結果を基に、前記第１駆動回路及び前記第２駆動回路の動作を制御する制御回路と、前記第１スイッチング素子のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせることにより、前記第１スイッチング素子及び前記第２スイッチング素子を一時的に共にオフ状態とする第１遅延回路と、前記第２スイッチング素子のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせることにより、前記第１スイッチング素子及び前記第２スイッチング素子を一時的に共にオフ状態とする第２遅延回路と、を備えた電源装置が提供される。

【発明の効果】

【0008】

本発明の実施形態によれば、スイッチング損失の抑制を簡単な構成で実現できる電源装置を提供することができる。

【図面の簡単な説明】

【0009】

【図1】第１の実施形態に係る電源装置を模式的に表すブロック図である。

【図2】図２（ａ）～図２（ｇ）は、第１の実施形態に係る電源装置の動作の一例を模式的に表す説明図である。

【図3】図３（ａ）～図３（ｅ）は、第１の実施形態に係る電源装置の動作の一例を模式的に表すグラフである。

【図4】第２の実施形態に係る電源装置を模式的に表すブロック図である。

【図5】図５（ａ）及び図５（ｂ）は、第２の実施形態に係る電源装置の動作の一例を模式的に表すグラフである。

【発明を実施するための形態】

【0010】

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0011】

（第１の実施形態）
図１は、第１の実施形態に係る電源装置を模式的に表すブロック図である。
図１に表したように、電源装置１０は、高電位入力端子１１と、低電位入力端子１２と、高電位出力端子１３と、低電位出力端子１４と、第１スイッチング素子２１と、第２スイッチング素子２２と、インダクタ２４と、平滑コンデンサ２６と、第１駆動回路３１と、第２駆動回路３２と、を備える。

【0012】

高電位入力端子１１及び低電位入力端子１２は、直流電源２と接続される。高電位出力端子１３及び低電位出力端子１４は、直流負荷４と接続される。低電位出力端子１４は、低電位入力端子１２と電気的に接続されている。電源装置１０は、高電位入力端子１１及び低電位入力端子１２を介して直流電源２から供給された直流電力を別の直流電力に変換し、変換後の直流電力を高電位出力端子１３及び低電位出力端子１４を介して直流負荷４に供給する。直流負荷４は、例えば、ＬＥＤなどの光源である。但し、直流負荷４は、光源に限ることなく、直流電力の供給を必要とする任意の素子や部材などでよい。

【0013】

第１スイッチング素子２１は、高電位入力端子１１と低電位入力端子１２との間に設けられる。第２スイッチング素子２２は、第１スイッチング素子２１と低電位入力端子１２との間に設けられる。換言すれば、第１スイッチング素子２１及び第２スイッチング素子２２は、高電位入力端子１１と低電位入力端子１２との間に直列に接続される。

【0014】

第１スイッチング素子２１は、電極２１ａ～２１ｃを有する。第２スイッチング素子２２は、電極２２ａ～２２ｃを有する。第１スイッチング素子２１の電極２１ａは、高電位入力端子１１と接続されている。第１スイッチング素子２１の電極２１ｂは、第２スイッチング素子２２の電極２２ａと接続されている。第２スイッチング素子２２の電極２２ｂは、低電位入力端子１２と接続されている。

【0015】

第１スイッチング素子２１及び第２スイッチング素子２２は、例えば、ｎチャネル形のＦＥＴである。例えば、電極２１ａ、２２ａは、ドレインであり、電極２１ｂ、２２ｂは、ソースであり、電極２１ｃ、２２ｃは、ゲートである。但し、第１スイッチング素子２１及び第２スイッチング素子２２は、例えば、ｐチャネル形のＦＥＴでもよいし、バイポーラトランジスタなどでもよい。また、第１スイッチング素子２１及び第２スイッチング素子２２は、ＧａＮ－ＦＥＴとＳｉ－ＭＯＳがカスコード接続された素子などでもよい。より具体的には、ＧａＮ素子とＳｉ素子とを直列に接続し、ＧａＮ素子は常時オンの状態で、Ｓｉ素子にゲート信号を入力して制御することでオンオフを切り替える素子などでもよい。

【0016】

第１スイッチング素子２１及び第２スイッチング素子２２は、例えば、Ｓｉ、ＳｉＣ、及びＧａＮのいずれかの半導体材料を含む。換言すれば、第１スイッチング素子２１及び第２スイッチング素子２２は、Ｓｉ、ＳｉＣ、及びＧａＮのいずれかの半導体材料を用いて形成されている。第１スイッチング素子２１及び第２スイッチング素子２２の半導体材料には、特に、ＳｉＣ又はＧａＮを用いることが好適である。これにより、半導体材料にＳｉを用いる場合などと比べて、第１スイッチング素子２１及び第２スイッチング素子２２のスイッチング周波数の高周波化を図ることができる。

【0017】

インダクタ２４の一端２４ａは、第１スイッチング素子２１及び第２スイッチング素子２２の接続点に接続されている。換言すれば、インダクタ２４の一端２４ａは、第１スイッチング素子２１の電極２１ｂ及び第２スイッチング素子２２の電極２２ａに接続されている。インダクタ２４の他端２４ｂは、高電位出力端子１３に接続されている。

【0018】

平滑コンデンサ２６の一端２６ａは、インダクタ２４の他端及び高電位出力端子１３に接続されている。平滑コンデンサ２６の他端２６ｂは、低電位出力端子１４と接続されている。換言すれば、平滑コンデンサ２６は、高電位出力端子１３と低電位出力端子１４との間に直流負荷４と並列に設けられる。

【0019】

電源装置１０は、いわゆる降圧チョッパ回路である。第２スイッチング素子２２は、降圧チョッパ回路の整流素子として機能する。電源装置１０は、直流電源２から供給された直流電力を降圧し、降圧後の直流電力を直流負荷４に供給する。

【0020】

第１駆動回路３１は、第１スイッチング素子２１の電極２１ｃと接続され、第１スイッチング素子２１のスイッチングを制御する。第２駆動回路３２は、第２スイッチング素子２２の電極２２ｃと接続され、第２スイッチング素子２２のスイッチングを制御する。

【0021】

電源装置１０は、第１電流検出抵抗４１と、第２電流検出抵抗４２と、第１整流素子５１と、第２整流素子５２と、第１比較器６１と、第２比較器６２と、ＳＲフリップフロップ６４（制御回路）と、第１遅延回路７１と、第２遅延回路７２と、をさらに備える。

【0022】

第１電流検出抵抗４１は、低電位入力端子１２と低電位出力端子１４との間に設けられている。第１電流検出抵抗４１は、第１スイッチング素子２１をオン状態にした時に第１スイッチング素子２１に流れる電流を検出する。換言すれば、第１電流検出抵抗４１は、第１スイッチング素子２１をオン状態にした時にインダクタ２４及び直流負荷４に流れる電流を検出する。

【0023】

第２電流検出抵抗４２は、第２スイッチング素子２２の電極２２ｂと低電位入力端子１２（低電位出力端子１４）との間に設けられている。第２電流検出抵抗４２は、第２スイッチング素子２２をオン状態にした時に第２スイッチング素子２２に流れる電流を検出する。

【0024】

第１整流素子５１は、第１スイッチング素子２１をオン状態にした時に第１電流検出抵抗４１に流れる電流の方向と整流の方向を逆向きにして第１電流検出抵抗４１と並列に設けられている。第１整流素子５１は、例えば、ダイオードである。第１整流素子５１は、例えば、アノードを低電位入力端子１２と電気的に接続し、カソードを低電位出力端子１４と電気的に接続する向きで、第１電流検出抵抗４１と並列に設けられている。

【0025】

第２整流素子５２は、第２スイッチング素子２２をオン状態にした時に第２電流検出抵抗４２に流れる電流の方向と整流の方向を逆向きにして第２電流検出抵抗４２と並列に設けられている。第２整流素子５２は、例えば、ダイオードである。第２整流素子５２は、例えば、アノードを低電位入力端子１２（低電位出力端子１４）と電気的に接続し、カソードを第２スイッチング素子２２の電極２２ｂと電気的に接続する向きで、第２電流検出抵抗４２と並列に設けられている。

【0026】

第１比較器６１は、一対の入力端子６１ａ、６１ｂと、出力端子６１ｃと、を有する。一方の入力端子６１ａは、第１電流検出抵抗４１と電気的に接続される。これにより、一方の入力端子６１ａには、第１電流検出抵抗４１によって検出された電流値が入力される。他方の入力端子６１ｂには、予め設定された第１基準値Ｖｒｅｆ１が入力される。出力端子６１ｃは、ＳＲフリップフロップ６４のリセット端子６４ｒと電気的に接続されている。入力端子６１ａに入力されるのは、より具体的には、第１電流検出抵抗４１によって検出された電流値に対応する電圧である。第１基準値Ｖｒｅｆ１は、換言すれば、第１基準電圧である。

【0027】

第１比較器６１は、第１電流検出抵抗４１によって検出された電流値が第１基準値Ｖｒｅｆ１以上であるか否かを比較する。第１比較器６１は、例えば、第１電流検出抵抗４１によって検出された電流値が第１基準値Ｖｒｅｆ１以上である場合に、出力端子６１ｃからＨｉｇｈを出力し、第１電流検出抵抗４１によって検出された電流値が第１基準値Ｖｒｅｆ１未満である場合に、出力端子６１ｃからＬｏｗを出力する。換言すれば、第１比較器６１は、第１電流検出抵抗４１によって検出された電流値が第１基準値Ｖｒｅｆ１以上である場合に、ＳＲフリップフロップ６４のリセット端子６４ｒにＨｉｇｈを入力し、第１電流検出抵抗４１によって検出された電流値が第１基準値Ｖｒｅｆ１未満である場合に、ＳＲフリップフロップ６４のリセット端子６４ｒにＬｏｗを入力する。なお、Ｈｉｇｈとは、より具体的には、ＳＲフリップフロップ６４の真理値の「１」に相当する電位であり、Ｌｏｗとは、より具体的には、ＳＲフリップフロップ６４の真理値の「０」に相当する電位である。

【0028】

第２比較器６２は、一対の入力端子６２ａ、６２ｂと、出力端子６２ｃと、を有する。一方の入力端子６２ａは、第２電流検出抵抗４２と電気的に接続される。これにより、一方の入力端子６２ａには、第２電流検出抵抗４２によって検出された電流値が入力される。他方の入力端子６２ｂには、予め設定された第２基準値Ｖｒｅｆ２が入力される。出力端子６２ｃは、ＳＲフリップフロップ６４のセット端子６４ｓと電気的に接続されている。入力端子６２ａに入力されるのは、より具体的には、第２電流検出抵抗４２によって検出された電流値に対応する電圧である。第２基準値Ｖｒｅｆ２は、換言すれば、第２基準電圧である。

【0029】

第２比較器６２は、第２電流検出抵抗４２によって検出された電流値が第２基準値Ｖｒｅｆ２以上であるか否かを比較する。第２比較器６２は、例えば、第２電流検出抵抗４２によって検出された電流値が第２基準値Ｖｒｅｆ２以上である場合に、出力端子６２ｃからＨｉｇｈを出力し、第２電流検出抵抗４２によって検出された電流値が第２基準値Ｖｒｅｆ２未満である場合に、出力端子６２ｃからＬｏｗを出力する。換言すれば、第２比較器６２は、第２電流検出抵抗４２によって検出された電流値が第２基準値Ｖｒｅｆ２以上である場合に、ＳＲフリップフロップ６４のセット端子６４ｓにＨｉｇｈを入力し、第２電流検出抵抗４２によって検出された電流値が第２基準値Ｖｒｅｆ２未満である場合に、ＳＲフリップフロップ６４のセット端子６４ｓにＬｏｗを入力する。

【0030】

ＳＲフリップフロップ６４は、セット端子６４ｓ及びリセット端子６４ｒを有するとともに、第１出力端子６４ａ及び第２出力端子６４ｂを有する。ＳＲフリップフロップ６４は、セット端子６４ｓにＬｏｗが入力され、リセット端子６４ｒにＨｉｇｈが入力された場合に、第１出力端子６４ａからＬｏｗを出力し、第２出力端子６４ｂからＨｉｇｈを出力する。ＳＲフリップフロップ６４は、セット端子６４ｓにＨｉｇｈが入力され、リセット端子６４ｒにＬｏｗが入力された場合に、第１出力端子６４ａからＨｉｇｈを出力し、第２出力端子６４ｂからＬｏｗを出力する。また、ＳＲフリップフロップ６４は、セット端子６４ｓ及びリセット端子６４ｒのそれぞれにＬｏｗが入力された場合には、第１出力端子６４ａ及び第２出力端子６４ｂの出力を保持する。

【0031】

ＳＲフリップフロップ６４の第１出力端子６４ａは、第１駆動回路３１と電気的に接続される。ＳＲフリップフロップ６４の第２出力端子６４ｂは、第２駆動回路３２と電気的に接続される。ＳＲフリップフロップ６４は、第１出力端子６４ａの出力を第１制御信号として第１駆動回路３１に入力し、第２出力端子６４ｂの出力を第２制御信号として第２駆動回路３２に入力する。これにより、ＳＲフリップフロップ６４は、第１比較器６１及び第２比較器６２の比較の結果を基に、第１駆動回路３１及び第２駆動回路３２の動作を制御する。

【0032】

第１駆動回路３１は、ＳＲフリップフロップ６４から入力された第１制御信号がＬｏｗの時に第１スイッチング素子２１をオフ状態とし、第１制御信号がＨｉｇｈの時に第１スイッチング素子２１をオン状態とする。同様に、第２駆動回路３２は、ＳＲフリップフロップ６４から入力された第２制御信号がＬｏｗの時に第２スイッチング素子２２をオフ状態とし、第２制御信号がＨｉｇｈの時に第２スイッチング素子２２をオン状態とする。

【0033】

なお、第１スイッチング素子２１の電極２１ｂの電位は、低電位入力端子１２及び低電位出力端子１４の電位よりも高くなる。従って、第１駆動回路３１は、入力側（ＳＲフリップフロップ６４側）と出力側（第１スイッチング素子２１側）とを電気的に絶縁する。第１駆動回路３１は、絶縁型の駆動回路である。第１駆動回路３１は、例えば、絶縁型ゲートドライバである。これにより、電極２１ａと電極２１ｂとの間の高い電圧により、第１駆動回路３１やＳＲフリップフロップ６４などが故障してしまうことなどを抑制することができる。第１駆動回路３１による絶縁は、トランスなどを用いた磁気的な絶縁でもよいし、フォトカプラなどを用いた光学的な絶縁でもよい。

【0034】

また、第２スイッチング素子２２の電極２２ｂの電位は、第２電流検出抵抗４２の影響により、低電位入力端子１２及び低電位出力端子１４の電位よりも高くなる。従って、第２駆動回路３２も、入力側と出力側とを電気的に絶縁した絶縁型の駆動回路とすることが好ましい。但し、第２電流検出抵抗４２による電位の変動の影響が小さい場合などには、必ずしも第２駆動回路３２を絶縁型の駆動回路としなくてもよい。

【0035】

第１遅延回路７１は、第１スイッチング素子２１のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせる。第１遅延回路７１は、例えば、ＳＲフリップフロップ６４の第１出力端子６４ａと第１駆動回路３１との間に設けられる。第１遅延回路７１は、ＳＲフリップフロップ６４の第１出力端子６４ａから第１駆動回路３１に入力される第１制御信号のＬｏｗからＨｉｇｈへの切り替わりのタイミングを第１出力端子６４ａの出力時のタイミングよりも所定時間遅らせる。

【0036】

第１遅延回路７１は、例えば、抵抗素子７１ｒとコンデンサ７１ｃとを有する。第１遅延回路７１は、例えばＲＣ回路である。第１遅延回路７１は、抵抗素子７１ｒとコンデンサ７１ｃとの時定数により、第１制御信号のＬｏｗからＨｉｇｈへの切り替わりのタイミングを所定時間遅らせる。これにより、第１遅延回路７１は、第１スイッチング素子２１のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせる。

【0037】

但し、第１遅延回路７１の構成は、これに限ることなく、第１スイッチング素子２１のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせることが可能な任意の構成でよい。第１遅延回路７１は、例えば、第１駆動回路３１と第１スイッチング素子２１との間に設け、電極２１ｃに入力される信号（ゲート信号）の立ち上がりを遅らせることにより、第１スイッチング素子２１のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせるようにしてもよい。

【0038】

第２遅延回路７２は、第２スイッチング素子２２のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせる。第２遅延回路７２は、例えば、ＳＲフリップフロップ６４の第２出力端子６４ｂと第２駆動回路３２との間に設けられる。第２遅延回路７２は、ＳＲフリップフロップ６４の第２出力端子６４ｂから第２駆動回路３２に入力される第２制御信号のＬｏｗからＨｉｇｈへの切り替わりのタイミングを第２出力端子６４ｂの出力時のタイミングよりも所定時間遅らせる。第２遅延回路７２は、例えば、抵抗素子７２ｒとコンデンサ７２ｃとを有する。第２遅延回路７２の構成は、第１遅延回路７１の構成と同様であるから、詳細な説明は省略する。

【0039】

図２（ａ）～図２（ｇ）は、第１の実施形態に係る電源装置の動作の一例を模式的に表す説明図である。
図３（ａ）～図３（ｅ）は、第１の実施形態に係る電源装置の動作の一例を模式的に表すグラフである。
なお、図２（ａ）～図２（ｇ）では、理解を容易にするため、便宜的に電源装置１０の構成を簡略化して表している。また、図２（ａ）～図２（ｇ）では、第１スイッチング素子２１の電極２１ａ、２１ｂ間の寄生容量２１ｑ、及び第２スイッチング素子２２の電極２２ａ、２２ｂ間の寄生容量２２ｑを便宜的に図示している。

【0040】

図３（ａ）は、インダクタ２４に流れる電流ＩＬの特性の一例を模式的に表している。 図３（ｂ）は、第１スイッチング素子２１の電極２１ｃと電極２１ｂとの間の電圧Ｖ_ＧＳ１の特性の一例を模式的に表している。
図３（ｃ）は、第２スイッチング素子２２の電極２２ｃと電極２２ｂとの間の電圧Ｖ_ＧＳ２の特性の一例を模式的に表している。電圧Ｖ_ＧＳ１、電圧Ｖ_ＧＳ２は、例えば、ゲート電圧である。
図３（ｄ）は、第１スイッチング素子２１の電極２１ａと電極２１ｂとの間の電圧Ｖ_ＤＳ１の特性の一例を模式的に表している。
図３（ｅ）は、第２スイッチング素子２２の電極２２ａと電極２２ｂとの間の電圧Ｖ_ＤＳ２の特性の一例を模式的に表している。電圧Ｖ_ＤＳ１、電圧Ｖ_ＤＳ２は、例えば、ドレイン－ソース間電圧である。

【0041】

図２（ａ）及び図３のタイミングｔ_０に表したように、電源装置１０の動作においては、まず、第１駆動回路３１が第１スイッチング素子２１をオン状態とし、第２駆動回路３２が第２スイッチング素子２２をオフ状態とする。第１駆動回路３１は、例えば、電圧Ｖ_ＧＳ１をＨｉｇｈにすることによって第１スイッチング素子２１をオン状態とし、第２駆動回路３２は、例えば、電圧Ｖ_ＧＳ２をＬｏｗにすることによって第２スイッチング素子２２をオフ状態とする。

【0042】

第１スイッチング素子２１をオン状態とし、第２スイッチング素子２２をオフ状態とすると、直流電源２から供給された正の電流がインダクタ２４に流れ、正の電流でインダクタ２４が充電される。従って、図３のタイミングｔ_０～ｔ_１に表したように、インダクタ２４の電流ＩＬが増加する。

【0043】

ここで、正の電流とは、インダクタ２４において一端２４ａから他端２４ｂに向かう方向に流れる電流であり、負の電流とは、インダクタ２４において他端２４ｂから一端２４ａに向かう方向に流れる電流である。

【0044】

図３のタイミングｔ_１に表したように、インダクタ２４に流れる正の電流ＩＬが、上限値ＵＬに達すると、第１比較器６１において、第１電流検出抵抗４１によって検出された電流値が第１基準値Ｖｒｅｆ１以上となり、第１比較器６１が、ＳＲフリップフロップ６４のリセット端子６４ｒにＨｉｇｈを入力する。

【0045】

ＳＲフリップフロップ６４は、セット端子６４ｓにＬｏｗが入力され、リセット端子６４ｒにＨｉｇｈが入力された場合に、第１出力端子６４ａから出力する第１制御信号をＬｏｗにし、第２出力端子６４ｂから出力する第２制御信号をＨｉｇｈにする。このように、ＳＲフリップフロップ６４は、第１スイッチング素子２１をオン状態とし、第２スイッチング素子２２をオフ状態とした状態において、第１比較器６１が第１基準値Ｖｒｅｆ１以上と比較したことに応答して、第１スイッチング素子２１をオン状態からオフ状態に切り替え、第２スイッチング素子２２をオフ状態からオン状態に切り替えさせる。この際、第２遅延回路７２が、第２制御信号のＬｏｗからＨｉｇｈへの切り替わりのタイミングを所定時間遅らせる。

【0046】

このため、図２（ｂ）及び図３のタイミングｔ_１～ｔ_２に表したように、ＳＲフリップフロップ６４が第１制御信号及び第２制御信号を切り替えたタイミングから第２遅延回路７２の所定時間の間は、第１スイッチング素子２１及び第２スイッチング素子２２が一時的に共にオフ状態となる。このように、第２遅延回路７２は、第２スイッチング素子２２のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせることにより、第１スイッチング素子２１及び第２スイッチング素子２２を一時的に共にオフ状態とする。

【0047】

図２（ｂ）及び図３のタイミングｔ_１～ｔ_２に表したように、第１スイッチング素子２１及び第２スイッチング素子２２がオフ状態になると、インダクタ２４に流れる電流ＩＬが減少し、インダクタ２４に蓄えられた正の電流のエネルギーが放電される。この際、第２電流検出抵抗４２と並列に第２整流素子５２を設けることにより、電流ＩＬは、第２整流素子５２に流れる。これにより、第２電流検出抵抗４２による電流ＩＬの損失を抑制することができる。

【0048】

図２（ｃ）、及び図３のタイミングｔ_２に表したように、第２遅延回路７２の所定時間が経過すると、第２駆動回路３２に入力される第２制御信号がＬｏｗからＨｉｇｈに切り替わり、第２駆動回路３２が、電圧Ｖ_ＧＳ２をＬｏｗからＨｉｇｈに切り替え、第２スイッチング素子２２をオン状態にする。

【0049】

第２スイッチング素子２２をオン状態にすると、インダクタ２４の一端２４ａの電位が、低電位入力端子１２の電位（例えば、グランド電位）と実質的に同じとなり、インダクタ２４に蓄えられた正の電流のエネルギーがさらに放電される。

【0050】

図２（ｄ）、及び図３のタイミングｔ_３に表したように、インダクタ２４に蓄えられた正の電流のエネルギーの放電が完了すると、平滑コンデンサ２６に蓄積された電荷を基に、負の電流がインダクタ２４に流れ、負の電流でインダクタ２４が充電される。このように、第２駆動回路３２は、第２スイッチング素子２２をオン状態とすることにより、平滑コンデンサ２６に蓄積された電荷を基に、負の電流をインダクタ２４に流す。この際、第１電流検出抵抗４１と並列に第１整流素子５１を設けることにより、電流ＩＬは、第１整流素子５１に流れる。これにより、第１電流検出抵抗４１による電流ＩＬの損失を抑制することができる。

【0051】

図２（ｅ）、及び図３のタイミングｔ_４に表したように、インダクタ２４に流れる負の電流ＩＬが、下限値ＬＬに達すると、第２比較器６２において、第２電流検出抵抗４２によって検出された電流値が第２基準値Ｖｒｅｆ２以上となり、第２比較器６２が、ＳＲフリップフロップ６４のセット端子６４ｓにＨｉｇｈを入力する。

【0052】

ＳＲフリップフロップ６４は、セット端子６４ｓにＨｉｇｈが入力され、リセット端子６４ｒにＬｏｗが入力された場合に、第１出力端子６４ａから出力する第１制御信号をＨｉｇｈにし、第２出力端子６４ｂから出力する第２制御信号をＬｏｗにする。このように、ＳＲフリップフロップ６４は、第１スイッチング素子２１をオフ状態とし、第２スイッチング素子２２をオン状態とした状態において、第２比較器６２が第２基準値Ｖｒｅｆ２以上と比較したことに応答して、第１スイッチング素子２１をオフ状態からオン状態に切り替え、第２スイッチング素子２２をオン状態からオフ状態に切り替えさせる。この際、第１遅延回路７１が、第１制御信号のＬｏｗからＨｉｇｈへの切り替わりのタイミングを所定時間遅らせる。

【0053】

このため、図２（ｅ）及び図３のタイミングｔ_４～ｔ_６に表したように、ＳＲフリップフロップ６４が第１制御信号及び第２制御信号を切り替えたタイミングから第１遅延回路７１の所定時間の間は、第１スイッチング素子２１及び第２スイッチング素子２２が一時的に共にオフ状態となる。このように、第１遅延回路７１は、第１スイッチング素子２１のオフ状態からオン状態への切り替わりのタイミングを所定時間遅らせることにより、第１スイッチング素子２１及び第２スイッチング素子２２を一時的に共にオフ状態とする。

【0054】

図２（ｅ）及び図３のタイミングｔ_４～ｔ_５に表したように、第１スイッチング素子２１及び第２スイッチング素子２２がオフ状態になると、インダクタ２４に蓄えられた負の電流のエネルギーが放電され、第２スイッチング素子２２の寄生容量２２ｑが充電される。このため、インダクタ２４の一端２４ａ側の電位が直流電源２の電位と実質的に同電位となるように増加し、第２スイッチング素子２２の電極２２ａと電極２２ｂとの間の電圧Ｖ_ＤＳ２は増加し、第１スイッチング素子２１の電極２１ａと電極２１ｂとの間の電圧Ｖ_ＤＳ１は減少する。

【0055】

図２（ｆ）、及び図３のタイミングｔ_５に表したように、第２スイッチング素子２２の寄生容量２２ｑの充電が完了すると、負の電流は、直流電源２に還流する。これにより、インダクタ２４に蓄えられた負の電流のエネルギーがさらに放電される。

【0056】

図２（ｇ）、及び図３のタイミングｔ_６に表したように、第１遅延回路７１の所定時間が経過すると、第１駆動回路３１に入力される第１制御信号がＬｏｗからＨｉｇｈに切り替わり、第１駆動回路３１が、電圧Ｖ_ＧＳ１をＬｏｗからＨｉｇｈに切り替え、第１スイッチング素子２１をオン状態にする。これにより、インダクタ２４に蓄えられた負の電流のエネルギーの放電が完了し、図２（ａ）の状態に戻る。

【0057】

電源装置１０は、上記の動作を繰り返す。これにより、直流電源２の電圧が降圧され、降圧後の直流電力が直流負荷４に供給される。電源装置１０では、例えば、第１基準値Ｖｒｅｆ１及び第２基準値Ｖｒｅｆ２（上限値ＵＬ及び下限値ＬＬ）の値を調整することで、変換後の電圧値を調整することができる。

【0058】

電源装置１０では、第１スイッチング素子２１をオフ状態からオン状態に切り替える前に、インダクタ２４に負の電流を流し、インダクタ２４に蓄えられた負の電流のエネルギーを基に、第２スイッチング素子２２の寄生容量２２ｑを充電している。これにより、第１スイッチング素子２１をオフ状態からオン状態に切り替えた際に、第２スイッチング素子２２の寄生容量２２ｑを介して低電位入力端子１２に流れる貫通電流が流れてしまうことを抑制することができる。これにより、電源装置１０では、貫通電流に起因するスイッチング損失を抑制することができる。電源装置１０では、第１スイッチング素子２１のターンオン損失を低減させることができる。

【0059】

すなわち、電源装置１０では、ＴＣＭ制御を行うことができる。電源装置１０では、複数のアナログ部品を組み合わせた複雑な制御を行う必要が無く、２つの比較器６１、６２と１つのＳＲフリップフロップ６４と２つの遅延回路７１、７２のみでＴＣＭ制御を実現することができる。このように、電源装置１０では、簡単な構成でＴＣＭ制御を実現することができる。従って、電源装置１０では、スイッチング損失の抑制を簡単な構成で実現することができる。電源装置１０では、例えば、ＴＣＭ制御を安価に実現することができる。すなわち、電源装置１０では、スイッチング損失の抑制と低コスト化とを両立することができる。

【0060】

なお、この例では、第１駆動回路３１及び第２駆動回路３２の動作を制御する制御回路の一例として、ＳＲフリップフロップ６４を用いた例を示している。制御回路は、ＳＲフリップフロップ６４に限定されるものではない。制御回路の構成は、第１スイッチング素子２１をオン状態とし、第２スイッチング素子２２をオフ状態とした状態において、第１比較器６１が第１基準値Ｖｒｅｆ１以上と比較したことに応答して、第１スイッチング素子２１をオン状態からオフ状態に切り替え、第２スイッチング素子２２をオフ状態からオン状態に切り替えさせるとともに、第１スイッチング素子２１をオフ状態とし、第２スイッチング素子２２をオン状態とした状態において、第２比較器６２が第２基準値Ｖｒｅｆ２以上と比較したことに応答して、第１スイッチング素子２１をオフ状態からオン状態に切り替え、第２スイッチング素子２２をオン状態からオフ状態に切り替えさせるように、第１比較器６１及び第２比較器６２の比較の結果を基に、第１駆動回路３１及び第２駆動回路３２の動作を制御することが可能な任意の構成でよい。但し、上記のように、制御回路にＳＲフリップフロップ６４を用いることにより、簡単な構成で制御回路を実現することができる。電源装置１０において、より簡単な構成でＴＣＭ制御を実現することができる。

【0061】

（第２の実施形態）
図４は、第２の実施形態に係る電源装置を模式的に表すブロック図である。
図４に表したように、電源装置１０ａは、出力制御部７４をさらに有する。また、この例では、直流負荷４は、光源４ａである。光源４ａは、より詳しくは、ＬＥＤなどの発光素子である。なお、上記第１の実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。

【0062】

出力制御部７４は、調光器６と接続されている。出力制御部７４は、直流負荷４に供給する直流電流及び直流電圧の少なくとも一方の大きさを制御するための出力制御信号の入力を調光器６から受ける。出力制御信号は、換言すれば、光源４ａの明るさを調整するための調光信号である。なお、出力制御信号は、調光器６からに限ることなく、リモコンなどから無線通信を介して入力してもよいし、別の制御装置などからネットワークなどを介して入力してもよい。あるいは、電源装置１０ａに操作部などを設け、操作部の操作に応じて出力制御信号を出力制御部７４に入力してもよい。出力制御信号を出力制御部７４に入力する構成は、上記に限ることなく、出力制御信号を出力制御部７４に適切に入力することができる任意の構成でよい。

【0063】

出力制御部７４は、第１比較器６１の入力端子６１ｂ及び第２比較器６２の入力端子６２ｂと接続されている。出力制御部７４は、入力された出力制御信号に応じて第１比較器６１の入力端子６１ｂに設定する第１基準値Ｖｒｅｆ１、及び第２比較器６２の入力端子６２ｂに設定する第２基準値Ｖｒｅｆ２の値を変化させる。これにより、出力制御部７４は、出力制御信号に基づいて、直流負荷４に供給する直流電流及び直流電圧の少なくとも一方の大きさを変化させる。換言すれば、出力制御部７４は、出力制御信号に基づいて、光源４ａの明るさを変化させる。これにより、電源装置１０ａでは、出力制御信号に応じた大きさの直流電流又は直流電流を出力することができる。電源装置１０ａでは、出力制御信号に応じた明るさで光源４ａを点灯させることができる。

【0064】

図５（ａ）及び図５（ｂ）は、第２の実施形態に係る電源装置の動作の一例を模式的に表すグラフである。
図５（ａ）は、出力制御信号で直流電流又は直流電圧の大きさを１００％に設定した場合に、インダクタ２４に流れる電流ＩＬの特性の一例を模式的に表している。図５（ａ）は、換言すれば、全光時の電流ＩＬの特性の一例を模式的に表している。
図５（ｂ）は、出力制御信号で直流電流又は直流電圧の大きさを１００％よりも低く設定した場合に、インダクタ２４に流れる電流ＩＬの特性の一例を模式的に表している。図５（ｂ）は、換言すれば、調光時の電流ＩＬの特性の一例を模式的に表している。

【0065】

図５（ａ）及び図５（ｂ）に表したように、出力制御部７４は、直流電流及び直流電圧の少なくとも一方の大きさを小さくする場合には、インダクタ２４に流れる電流ＩＬの上限値ＵＬ及び下限値ＬＬを共に低下させることにより、電流ＩＬの平均電流Ｉａｖｅを低下させる。

【0066】

例えば、出力制御部７４は、直流電流及び直流電圧の少なくとも一方の大きさを小さくする場合に、電流ＩＬの上限値ＵＬのみを低下させることにより、電流ＩＬの平均電流Ｉａｖｅを低下させてもよい。しかしながら、この場合には、上限値ＵＬの低下にともなって、下限値ＬＬから上限値ＵＬに到達するまでの時間が短くなり、電流ＩＬの周波数が高くなってしまう。そして、電流ＩＬの周波数が高くなると、第１スイッチング素子２１及び第２スイッチング素子２２のスイッチングの周波数も高くなり、第１スイッチング素子２１及び第２スイッチング素子２２でのスイッチング損失が大きくなってしまう可能性が生じてしまう。

【0067】

これに対して、上記のように、インダクタ２４に流れる電流ＩＬの上限値ＵＬ及び下限値ＬＬを共に低下させることによって直流電流及び直流電圧の少なくとも一方の大きさを小さくする場合には、電流ＩＬの平均電流Ｉａｖｅを低下させて直流電流及び直流電圧の少なくとも一方の大きさを小さくすることができるとともに、電流ＩＬの周波数の変化を抑制することができる。例えば、上限値ＵＬの低下の量と下限値ＬＬの低下の量を同じにする。これにより、電流ＩＬの周波数を実質的に変化させることなく、電流ＩＬの平均電流Ｉａｖｅを低下させることができる。

【0068】

出力制御部７４は、直流電流及び直流電圧の少なくとも一方の大きさを小さくする場合には、例えば、出力制御信号に応じて第１基準値Ｖｒｅｆ１を小さくするとともに、出力制御信号に応じて第２基準値Ｖｒｅｆ２を大きくする。これにより、出力制御信号に応じて直流電流及び直流電圧の少なくとも一方の大きさを小さくすることができる。この際、第２基準値Ｖｒｅｆ２の増加量の絶対値を第１基準値Ｖｒｅｆ１の減少量の絶対値と実質的に同じにする。これにより、電流ＩＬの周波数を実質的に変化させることなく、電流ＩＬの平均電流Ｉａｖｅを低下させることができる。

【0069】

但し、出力制御部７４は、出力制御信号に基づいて、第１基準値Ｖｒｅｆ１のみを変化させることにより、直流電流及び直流電圧の少なくとも一方の大きさを変化させてもよいし、第２基準値Ｖｒｅｆ２のみを変化させることにより、直流電流及び直流電圧の少なくとも一方の大きさを変化させてもよい。出力制御部７４の構成は、第１基準値Ｖｒｅｆ１及び第２基準値Ｖｒｅｆ２の少なくとも一方を変化させることにより、出力制御信号に基づいて、直流負荷４に供給する直流電流及び直流電圧の少なくとも一方の大きさを変化させる構成でよい。

【0070】

本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0071】

２ 直流電源、 ４ 直流負荷、 ４ａ 光源、 ６ 調光器、 １０、１０ａ 電源装置、 １１ 高電位入力端子、 １２ 低電位入力端子、 １３ 高電位出力端子、 １４ 低電位出力端子、 ２１ 第１スイッチング素子、 ２２ 第２スイッチング素子、 ２４ インダクタ、 ２６ 平滑コンデンサ、 ３１ 第１駆動回路、 ３２ 第２駆動回路、 ４１ 第１電流検出抵抗、 ４２ 第２電流検出抵抗、 ５１ 第１整流素子、 ５２ 第２整流素子、 ６１ 第１比較器、 ６２ 第２比較器、 ６４ ＳＲフリップフロップ（制御回路）、 ７１ 第１遅延回路、 ７２ 第２遅延回路、 ７４ 出力制御部

【図1】

【図2】

【図3】

【図4】

【図5】