特開 2022-47990 半導体装置の製造方法、及び半導体製造装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022047990

(43)【公開日】2022-03-25

(54)【発明の名称】半導体装置の製造方法、及び半導体製造装置

(51)【国際特許分類】

   H01L 25/065 20060101AFI20220317BHJP

   H01L 23/52 20060101ALI20220317BHJP

   H01L 21/56 20060101ALI20220317BHJP

   H01L 21/301 20060101ALI20220317BHJP

【ＦＩ】

H01L25/08 Y

H01L23/52 C

H01L21/56 R

H01L21/78 W

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2020154079

(22)【出願日】2020-09-14

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】志摩 真也

【テーマコード（参考）】

5F061

5F063

【Ｆターム（参考）】

5F061AA01

5F061BA05

5F061CA22

5F063AA46

5F063DD67

5F063DD71

(57)【要約】

【課題】一つの実施形態は、製造のスループットを向上できる半導体装置の製造方法、及び半導体製造装置を提供することを目的とする。
【解決手段】一つの実施形態によれば、半導体装置の製造方法が提供される。製造方法は、基板をシートに貼り付けることを含む。製造方法は、基板を分割して複数のチップに個片化することを含む。製造方法は、シートをエキスパンドして複数のチップの間隔を広げることを含む。製造方法は、複数のチップのそれぞれの主面及び側面を樹脂で覆って封止して封止体を形成することを含む。製造方法は、複数の封止体が積層された積層体を形成することを含む。複数の封止体は、第１の封止体及び第２の封止体を含む。積層体を形成することは、第１の封止体におけるチップの位置に対して第２の封止体におけるチップの位置が平面方向にオフセットされた状態で、第２の封止体を第１の封止体の上に積層することを含む。
【選択図】図５

【特許請求の範囲】

【請求項1】

基板をシートに貼り付けることと、
前記基板を分割して複数のチップに個片化することと、
前記シートをエキスパンドして前記複数のチップの間隔を広げることと、
前記複数のチップのそれぞれの主面及び側面を絶縁フィルムで覆って封止体を形成することと、
複数の前記封止体が積層された積層体を形成することと、
を備え、
前記複数の封止体は、第１の封止体及び第２の封止体を含み、
前記積層体を形成することは、前記第１の封止体におけるチップの位置に対して前記第２の封止体におけるチップの位置が平面方向にオフセットされた状態で、前記第２の封止体を前記第１の封止体の上に積層することを含む
半導体装置の製造方法。

【請求項2】

前記オフセットの量は、前記第１の封止体におけるチップの間隔より小さく且つチップにおけるパッドの寸法より大きい
請求項１に記載の半導体装置の製造方法。

【請求項3】

前記複数のチップの間隔を広げることは、
前記シートにおける前記チップの位置を計測し、計測結果に応じて前記シートをエキスパンドして前記複数のチップの間隔を目標間隔へ広げることを含む
請求項１又は２に記載の半導体装置の製造方法。

【請求項4】

前記封止体を前記シートから第１の支持体に転写することをさらに備え、
前記積層体を形成することは、前記第１の支持体に転写された前記第２の封止体を前記第１の封止体の上に積層することを含み、
前記製造方法は、
前記積層体を前記第１の支持体から前記第１の支持体より剛性が大きい第２の支持体へ転写することと、
前記積層体が前記第２の支持体に支持された状態で前記複数の封止体におけるチップに電気的に接続される配線構造を形成することと、
をさらに備えた
請求項１から３のいずれか１項に記載の半導体装置の製造方法。

【請求項5】

前記封止体の形成は、前記複数のチップのそれぞれの裏面及び側面を樹脂で覆って封止することを含み、
前記製造方法は、前記封止体を前記シートから第１の支持体に転写することをさらに備え、
前記積層は、前記転写された封止体が前記第１の支持体に支持された状態で前記積層体を形成することを含み、
前記製造方法は、
前記積層体が前記第１の支持体に支持された状態で前記複数の封止体におけるチップに電気的に接続される配線構造を形成することをさらに備えた
請求項１から３のいずれか１項に記載の半導体装置の製造方法。

【請求項6】

前記積層体は、前記第１の封止体におけるチップと前記第２の封止体におけるチップとが互いに電気的に絶縁されている
請求項１から５のいずれか１項に記載の半導体装置の製造方法。

【請求項7】

基板が分割されて個片化された複数のチップが貼り付けられたシートが載置されるステージと、
前記シートにおける前記チップの位置を計測する計測機構と、
前記計測機構の計測結果に基づいて、前記シートをエキスパンドするエキスパンド機構と、
を備えた半導体製造装置。

【請求項8】

前記計測機構で計測された前記チップの位置と目標位置との偏差に基づいて、前記エキスパンド機構によるエキスパンドの量を制御するコントローラをさらに備えた
請求項７に記載の半導体製造装置。

【請求項9】

前記エキスパンド機構は、前記シートにおける複数の箇所を保持する複数の保持部材を有する
請求項７又は８に記載の半導体製造装置。

【請求項10】

前記ステージは、それぞれが前記シートを局所的に吸着する複数の吸着孔を有する
請求項７から９のいずれか１項に記載の半導体製造装置。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、半導体装置の製造方法、及び半導体製造装置に関する。

【背景技術】

【0002】

基板をシートに貼り付け、基板を分割して複数のチップに個片化し、個片化後のチップを封止して半導体装置を製造する工程において、スループットの向上が望まれている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１１－２９５８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、スループットの向上が可能な半導体装置の製造方法、及び半導体製造装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、半導体装置の製造方法が提供される。製造方法は、基板をシートに貼り付けることを含む。製造方法は、基板を分割して複数のチップに個片化することを含む。製造方法は、シートをエキスパンドして複数のチップの間隔を広げることを含む。製造方法は、複数のチップのそれぞれの主面及び側面を樹脂で覆って封止して封止体を形成することを含む。製造方法は、複数の封止体が積層された積層体を形成することを含む。複数の封止体は、第１の封止体及び第２の封止体を含む。積層体を形成することは、第１の封止体におけるチップの位置に対して第２の封止体におけるチップの位置が平面方向にオフセットされた状態で、第２の封止体を第１の封止体の上に積層することを含む。

【図面の簡単な説明】

【0006】

【図1】図１は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図2】図２は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図3】図３は、実施形態にかかる半導体装置の製造方法を示す平面図である。

【図4】図４は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図5】図５は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図6】図６は、実施形態にかかる半導体装置の製造方法を示す平面図である。

【図7】図７は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図8】図８は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図9】図９は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図10】図１０は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図11】図１１は、実施形態にかかる半導体装置の製造方法を示す断面図である。

【図12】図１２は、実施形態の第１の変形例における半導体製造装置の構成を示す断面図である。

【図13】図１３は、実施形態の第１の変形例における半導体製造装置の構成を示す平面図である。

【図14】図１４は、実施形態の第１の変形例にかかる半導体製造装置の動作を示す平面図である。

【図15】図１５は、実施形態の第２の変形例にかかる半導体装置の製造方法を示す断面図である。

【図16】図１６は、実施形態の第２の変形例にかかる半導体装置の製造方法を示す断面図である。

【図17】図１７は、実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図である。

【図18】図１８は、実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図である。

【図19】図１９は、実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図である。

【図20】図２０は、実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図である。

【図21】図２１は、実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図である。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

【0008】

（実施形態）
実施形態にかかる半導体装置の製造方法について説明する。

【0009】

半導体装置は、図１～図１０に示すように製造され得る。図１（ａ）～図２（ｃ）、図４（ａ）～図５（ｃ）、図７（ａ）～図１１（ｃ）は、半導体装置の製造方法を示す断面図であり、図３（ａ）～図３（ｃ）、図６は、半導体装置の製造方法を示す平面図である。以下では、半導体基板の表面に垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直行する２方向をＸ方向及びＹ方向とする。

【0010】

図１（ａ）の工程では、半導体基板１０’が用意される。半導体基板１０’は、＋Ｚ側に表面１０ａを有し、－Ｚ側に裏面１０ｂ’を有する。半導体基板１０’の表面１０ａ’に、所定のプロセスにより、複数のチップ領域をパターニングし、デバイス層２を形成する。各チップ領域のパターンは、矩形状のパターンであり、矩形の１辺に沿って並んだ複数の外部接続端子（図６参照）を含む。そして、デバイス層２が形成された半導体基板１０’の表面１０ａがシート３へ貼り付けられる。このとき、半導体基板１０は裏面１０ｂ’が露出された状態（フェイスダウンの状態）でシート３に貼り付けられる。シート３は、バックグラインドテープ等であり、その表面３ａに接着剤が形成されている。シート３は、例えば、光透過性を有する透明樹脂で形成されている。

【0011】

図１（ｂ）の工程では、半導体基板１０’の裏面１０ｂが研磨され、半導体基板１０が薄化される。グラインダ４の研磨面が半導体基板１０’の裏面１０ｂ’に接触されグラインダ４が回転することで、半導体基板１０’の裏面１０ｂが研磨され得る。これにより、半導体基板１０は、パッケージサイズの小型化への要求に応じた厚さに薄化される。半導体基板１０の裏面１０ｂは、研磨され、平坦になっている。

【0012】

図１（ｃ）の工程では、半導体基板１０がシート３からシート５へ転写される。シート５は、ダイシングテープ等であり、その表面５ａに接着剤が形成されている。シート５は、保持部材１０１の内側に張られて保持部材１０１に保持されている。シート５は、例えば、光透過性を有する透明樹脂で形成されている。半導体基板１０は、その裏面１０ｂがシート５に貼り付けられる。このとき、半導体基板１０は表面１０ａが露出された状態（フェイスアップの状態）でシート５に貼り付けられる。

【0013】

図２（ａ）の工程では、半導体基板１０が分割されて、ｋ個のチップ１６－１～１６－ｋに個片化される。ｋは、任意の３以上の整数とする。例えば、半導体基板１０をダイシングラインに沿ってダイシング加工する。ダイシング加工は、ダイシングラインに沿ってダイシングブレードで切削することで行ってもよい。あるいは、ダイシング加工は、ダイシングラインに沿ってレーザーを照射してレーザー加工することで行ってもよい。各チップ１６－１～１６－ｋは、半導体チップである。シート５上では、ｋ個のチップ１６－１～１６－ｋがＸＹ方向に行列状に配列されている。

【0014】

図２（ｂ）の工程では、シート５がエキスパンドされて、シート５上における複数のチップ１６－１～１６－ｋの間隔が広げられる。例えば、保持部材１０１で保持された状態のままシート５における各チップ１６－１～１６－ｋの位置が計測される。計測結果に応じて、複数のチップ１６－１～１６－ｋが貼り付けられた状態のまま、保持部材１０１を介して、シート５が周囲に向けてエキスパンドされる。シート５上では、ｋ個のチップ１６－１～１６－ｋが、ＸＹ方向に離間しながら、行列状に配列されている。

【0015】

図２（ｃ）の工程では、複数のチップ１６－１～１６－ｋのそれぞれの表面１６ａ及び側面１６ｃが絶縁フィルム１７で覆われて封止体１８が形成される。絶縁フィルム１７は、未硬化もしくは半硬化状態の熱硬化性もしくは光硬化性の有機樹脂である。絶縁フィルム１７は、例えば、絶縁性及び光透過性を有する。絶縁フィルム１７は、各チップ１６－１～１６－ｋの表面及び側面を覆うことが可能な厚さを有し、例えば各チップ１６－１～１６－ｋの厚さの２倍程度の厚さを有する。

【0016】

例えば、図３（ａ）に示すように、絶縁フィルム１７は、その表面１７ａ側から、複数のチップ１６－１～１６－ｋ（図２（ｂ）参照）を覆うように配される。この状態で、図３（ｂ）に示すように、絶縁フィルム１７は、－Ｚ方向に所定の応力で加圧される。これにより、絶縁フィルム１７は、図２（ｃ）に示すように、複数のチップ１６－１～１６－ｋのそれぞれの表面１６ａ及び側面１６ｃを覆うように貼り付けられる。そして、図３（ｃ）に示すように、絶縁フィルム１７は、半導体基板１０に対応した形状に切り出される。これにより、各チップ１６－１～１６－ｋの表面１６ａ及び側面１６ｃが絶縁フィルム１７で覆われた封止体１８が形成される。封止体１８は、例えばＸＹ方向に扁平な円盤形状の部材である。封止体１８内では、ｋ個のチップ１６－１～１６－ｋが、ＸＹ方向に離間しながら、行列状に配列されている。

【0017】

図４（ａ）の工程では、封止体１８の裏面１７ｂに支持体６が貼り付けられる。支持体６は、その表面６ａに形成された接着剤で支持体６に貼り付けるか、未硬化の絶縁フィルム１７の粘着性で貼り付ける。支持体６は、封止体１８を支持可能であればよく、剛性も要求されないため、光透光性を有する任意の材質で形成され得る。支持体６は、封止体１８に対応した形状を有し、例えばＸＹ方向に扁平な円盤形状を有する。

【0018】

図４（ｂ）の工程では、封止体１８がシート５から支持体６へ転写される。封止体１８は、裏面１７ｂが支持体６で支持された状態を保ちながら、表面１７ａからシート５が剥離され、表面１７ａが露出される。これにより、支持体６で裏面１７ｂが支持され表面１７ａが露出された１段目の封止体１８が得られる。

【0019】

図４（ｃ）の工程では、２段目の封止体２８が用意される。２段目の封止体２８は、図１（ａ）～図３（ｃ）と同様にして用意される。２段目の封止体２８は、シート５に貼り付けられた状態になっている。支持体６を把持して移動させることなどにより、１段目の封止体１８を２段目の封止体２８の＋Ｚ側に配置する。あるいは、保持部材１０１でシート５を移動させることなどにより、２段目の封止体２８を１段目の封止体１８の－Ｚ側に配置する。

【0020】

図５（ａ）の工程では、１段目の封止体１８における各チップ１６－１～１６－ｋのＹ位置が２段目の封止体２８における各チップ２６－１～２６－ｋのＹ位置に対してオフセット量Ｄでオフセットされる。支持体６および絶縁フィルム１７，２７が光透光性を有するので、支持体６の＋Ｚ側から各チップ１６－１～１６－ｋ，２６－１～２６－ｋの位置を確認可能である。オフセット量Ｄは、図６に示されるように、封止体２８におけるチップ２６のＹ方向の間隔より小さく且つチップ２６におけるパッドのＹ方向の寸法より大きい。なお、各チップ１６－１～１６－ｋのＸ位置と各チップ２６－１～２６－ｋのＸ位置とは、互いに均等の図であるが、Ｙ位置のようにオフセットしてもよい。

【0021】

図５（ｂ）の工程では、１段目の封止体１８を２段目の封止体２８の上に積層する。これにより、複数の封止体１８，２８のチップ位置が互いに平面方向にオフセットされながら積層された積層体７’が形成される。

【0022】

積層体７’では、封止体１８における複数のチップ１６－１～１６－ｋと封止体２８における複数のチップ２６－１～２６－ｋとが互いに対応している。積層体７’において、各チップ１６－１～１６－ｋは、対応するチップ２６に対して＋Ｚ側に離間して配され、対応するチップ２６から電気的に絶縁されている。各チップ１６－１～１６－ｋのＹ位置は、対応するチップ２６のＹ位置に対して、＋Ｙ方向にオフセット量Ｄでオフセットされている。各チップ１６－１～１６－ｋのＸ位置は、対応するチップ２６のＸ位置と均等である。

【0023】

図５（ｃ）の工程では、積層体７’がシート５から支持体６へ転写される。積層体７’は、表面７ａ’が支持体６で支持された状態を保ちながら、裏面７ｂ’からシート５が剥離され、裏面７ｂ’が露出される。これにより、支持体６で表面７ａ’が支持され裏面７ｂ’が露出された積層体７’が得られる。

【0024】

図７（ａ）の工程では、３段目の封止体３８が用意される。３段目の封止体３８は、図１（ａ）～図３（ｃ）と同様にして用意される。３段目の封止体３８は、シート５に貼り付けられた状態になっている。支持体６を把持して移動させることなどにより、積層体７’を３段目の封止体３８の＋Ｚ側に配置する。あるいは、保持部材１０１でシート５を移動させることなどにより、３段目の封止体３８を積層体７’の－Ｚ側に配置する。

【0025】

図７（ｂ）の工程では、２段目の封止体２８における各チップ２６－１～２６－ｋのＹ位置が３段目の封止体３８における各チップ３６－１～３６－ｋのＹ位置に対してオフセット量Ｄでオフセットされる。支持体６および絶縁フィルム１７，２７，３７が光透光性を有するので、支持体６の＋Ｚ側から各チップ２６－１～２６－ｋ，３６－１～３６－ｋの位置を確認可能である。オフセット量Ｄは、封止体３８におけるチップ３６のＹ方向の間隔より小さく且つチップ３６におけるパッドのＹ方向の寸法より大きい（図５参照）。なお、各チップ２６－１～２６－ｋのＸ位置と各チップ３６－１～３６－ｋのＸ位置とは、互いに均等であってもよい。また、図７（ｂ）のオフセット量Ｄは、図５（ａ）、図６のオフセット量Ｄと均等であってもよい。

【0026】

図８（ａ）の工程では、積層体７’を３段目の封止体３８の＋Ｚ側に積層する。これにより、複数の封止体１８，２８，３８のチップ位置が互いにＸＹ平面方向にオフセットされながら積層された積層体７が形成される。

【0027】

積層体７では、封止体１８における複数のチップ１６－１～１６－ｋと封止体２８における複数のチップ２６－１～２６－ｋと封止体３８における複数のチップ３６－１～３６－ｋとが互いに対応している。積層体７において、各チップ１６－１～１６－ｋは、対応するチップ２６に対して＋Ｚ側に離間して配され、対応するチップ２６から電気的に絶縁されている。各チップ２６－１～２６－ｋは、対応するチップ３６に対して＋Ｚ側に離間して配され、対応するチップ３６から電気的に絶縁されている。各チップ１６－１～１６－ｋのＹ位置は、対応するチップ２６のＹ位置に対して、＋Ｙ方向にオフセット量Ｄでオフセットされている。各チップ２６－１～２６－ｋのＹ位置は、対応するチップ３６のＹ位置に対して、＋Ｙ方向にオフセット量Ｄでオフセットされている。各チップ１６－１～１６－ｋのＸ位置は、対応するチップ２６のＸ位置と均等であり、対応するチップ３６のＸ位置と均等である。Ｚ方向から透視した場合、Ｚ方向に並ぶチップ１６，２６，３６からなるチップ群が、互いにＸ方向及びＹ方向に離間しながら、行列状に配列されている（図６参照）。

【0028】

図８（ｂ）の工程では、積層体７がシート５から支持体６へ転写される。積層体７は、表面７ａが支持体６で支持された状態を保ちながら、裏面７ｂからシート５が剥離され、裏面７ｂが露出される。これにより、支持体６で表面７ａが支持され裏面７ｂが露出された積層体７が得られる。

【0029】

図８（ｃ）の工程では、積層体７の裏面７ｂに支持体８が貼り付けられる。支持体８は、その表面８ａに接着剤が形成されている。支持体８は、支持体６より剛性が大きく、光透光性及び剛性を有する材質（ガラス又はシリコンなど）で形成され得る。支持体８は、積層体７に対応した形状を有し、例えばＸＹ方向に扁平な円盤形状を有する。

【0030】

図９（ａ）の工程では、積層体７が支持体６から支持体８へ転写される。積層体７は、裏面７ｂが支持体８で支持された状態を保ちながら、表面７ａから支持体６が剥離され、表面７ａが露出される。これにより、支持体８で裏面７ｂが支持され表面７ａが露出された積層体７が得られる。

【0031】

図９（ｂ）の工程では、レーザー加工等により、積層体７にビアホール４１，４２，４３が形成される。ビアホール４１，４２，４３は、互いに深さが異なり、順に深さがより深くなっている。ビアホール４１－１～４１－ｋは、それぞれ、積層体７の表面７ａから封止体１８のチップ１６－１～１６－ｋのパッドまで達しており、パッドを露出している。ビアホール４２－１～４２－ｋは、それぞれ、積層体７の表面７ａから封止体２８のチップ２６－１～２６－ｋのパッドまで達しており、パッドを露出している。ビアホール４３－１～４３－ｋは、それぞれ、積層体７の表面７ａから封止体３８のチップ３６－１～３６－ｋのパッドまで達しており、パッドを露出している。

【0032】

このとき、積層体７における各封止体１８，２８，３８のチップ１６，２６，３６の位置が互いにオフセットされているので、積層体７にビアホール４１，４２，４３が一括して形成され得る。また、積層体７が剛性の大きい支持体６で支持されているので、積層体７にビアホール４１，４２，４３が安定的に形成され得る。

【0033】

図９（ｃ）の工程では、スパッタ及びメッキ加工等により、ビアプラグ４４，４５，４６及び電極パッド４７などの配線構造が形成される。すなわち、ビアホール４１，４２，４３に一括して導電物質が埋め込まれてビアプラグ４４，４５，４６が一括で形成され、その後、導電膜が堆積されてパターニングされることでビアプラグ４４，４５，４６に電気的に接続された電極パッド４７が形成される。例えば、電極パッド４７－１は、ビアプラグ４４－１，４５－１，４６－１を介してチップ１６－１，２６－１，３６－１のパッドに電気的に接続される。電極パッド４７－２は、ビアプラグ４４－２，４５－２，４６－２を介してチップ１６－２，２６－２，３６－２のパッドに電気的に接続される。・・・電極パッド４７－ｋは、ビアプラグ４４－ｋ，４５－ｋ，４６－ｋを介してチップ１６－ｋ，２６－ｋ，３６－ｋのパッドに電気的に接続される。

【0034】

なお、図９（ｃ）では、図示の簡略化のために、各チップ１６，２６，３６に対して１つの電極パッド４７を示しているが、ビアプラグ４４，４５，４６ごとに電極パッド４７が設けられてもよい。

【0035】

図１０（ａ）の工程では、点線で示すように、ダイシング加工の目標位置が決められる。ダイシング加工の目標位置は、Ｚ方向に並ぶチップ１６，２６，３６からなるチップ群に重ならず支持体８に到達可能な位置が選択される。ダイシング加工の目標位置は、それぞれがＺ方向に並ぶチップ１６，２６，３６からなる複数のチップ群の行列状の配列を仕切る格子状のラインとされ得る（図６参照）。

【0036】

図１０（ｂ）の工程では、目標位置に沿って支持体８’に達するまでダイシング加工が行われる。これにより、積層体７が、Ｚ方向に並ぶチップ１６，２６，３６からなるチップ群ごとに分割され、複数の実装体５１－１，５１－２，・・・，５１－ｋが得られる。

【0037】

その後、図１１（ａ）に示すように、各実装体５１は、その電極パッド４７の上に配線層４８及びランド電極４９が形成されて、ＬＧＡパッケージの形態で実装されてもよい。これにより、半導体装置１がＬＧＡパッケージの形態で構成される。ランド電極４９が電極パッド４７に電気的に接続されており、半導体装置１は、電極パッド４７及びビアプラグ４４，４５，４６を介してチップ１６，２６，３６へ電気的にアクセス可能である。

【0038】

あるいは、図１１（ｂ）に示すように、各実装体５１は、その電極パッド４７の上に配線層５２及びボール電極５３が形成されて、ＢＧＡパッケージの形態で実装されてもよい。これにより、半導体装置１がＢＧＡパッケージの形態で構成される。ボール電極５３が電極パッド４７に電気的に接続されており、半導体装置１は、電極パッド４７及びビアプラグ４４，４５，４６を介してチップ１６，２６，３６へ電気的にアクセス可能である。

【0039】

あるいは、図１１（ｃ）に示すように、各実装体５１は、裏面にボール電極５９が配された有機基板５４の表面上に搭載され、その電極パッド４７の上に配線層５５及び電極５６が形成されて、電極５６が有機基板５４にワイヤ５７でボンディングされ、樹脂５８で封止されて、ワイヤボンディングパッケージの形態で実装されてもよい。これにより、半導体装置１がワイヤボンディングパッケージの形態で構成される。ボール電極５９がワイヤ５７及び電極５６を介して電極パッド４７に電気的に接続されており、半導体装置１は、電極パッド４７及びビアプラグ４４，４５，４６を介してチップ１６，２６，３６へ電気的にアクセス可能である。

【0040】

あるいは、図示しないが、各実装体５１は、ＵＳＢメモリやＳＤカードなどの製品デバイスの形態で実装されてもよい。これにより、半導体装置１が製品デバイスの形態で構成される。

【0041】

以上のように、本実施形態では、半導体装置１の製造において、複数チップの間隔をシート上で広げ、複数チップを絶縁フィルムでラミネートして封止体にし、そのような封止体をオフセットさせながら複数積層させる。これにより、各チップが薄い場合に、チップ単体をハンドリングすることなく、低コストかつ安定的に実装する。すなわち、複数チップをコンパクトに実装しながら、半導体装置１を製造する際のスループットを向上させる。

【0042】

なお、図２（ｂ）に示すエキスパンドの工程は、図１２及び図１３に示すような半導体製造装置１００を用いて行われてもよい。図１２は、実施形態の第１の変形例における半導体製造装置１００の構成を示す断面図である。図１３は、実施形態の第１の変形例における半導体製造装置１００の構成を示す平面図である。

【0043】

半導体製造装置１００は、ステージ１０２、計測機構１０３、エキスパンド機構１０４、ハンドリング機構１０６、及びコントローラ１０７を有する。計測機構１０３は、撮像素子１０３ａ及び撮像素子１０３ｂを有する。エキスパンド機構１０４は、複数の保持部材１０１－１～１０１－２ｋ及び複数の駆動素子１０５－１～１０５－ｋを有する。ｋは、任意の２以上の整数である。

【0044】

ステージ１０２は、＋Ｚ側の主面に、ハンドリング機構１０６によりシート５が載置される。シート５は、ダイシングテープ等であり、その表面５ａに接着剤が形成されている。シート５は、例えば、光透過性を有する透明樹脂で形成されている。シート５は、その表面５ａに半導体基板１０が貼り付けられ（図１（ｃ）参照）、ダイシング加工等により半導体基板１０がｋ個のチップ１６－１～１６－ｋに個片化される。シート５上では、ｋ個のチップ１６－１～１６－ｋがＸＹ方向に行列状に配列されている。

【0045】

計測機構１０３は、シート５における各チップ１６の位置を計測する。計測機構１０３は、計測結果をコントローラ１０７へ供給する。

【0046】

エキスパンド機構１０４は、計測機構１０３の計測結果に基づいて、シート５をエキスパンドする。コントローラ１０７は、計測機構１０３で計測されたチップ１６の位置と目標位置との偏差に基づいて、エキスパンド機構１０４によるエキスパンドの量を制御する。コントローラ１０７は、その偏差をキャンセルするように、シート５のエキスパンド量を決定し、決定されたエキスパンド量をエキスパンド機構１０４へ供給する。エキスパンド機構１０４は、コントローラ１０７から受けたエキスパンド量に応じて、シート５を外側にエキスパンドする。これにより、シート５において各チップ１６の位置を目標位置に近付けることができ、シート５を精度よくエキスパンドすることができる。

【0047】

ステージ１０２は、ステージベース１０２ａ及び吸着機構１０２ｂを有する。吸着機構１０２ｂは、複数の吸着孔１０２ｂ１－１～１０２ｂ１－ｎ、複数の開閉弁１０２ｂ２－１～１０２ｂ２－ｎ、排気管１０２ｂ３及び真空装置１０２ｂ４を有する。ステージベース１０２ａは、平板状の部材であり、その上面にシート５が載置される。ｎは、任意の２以上の整数である。複数の吸着孔１０２ｂ１－１～１０２ｂ１－ｎは、その開放端がステージベース１０２ａの上面に２次元的に配されている。各吸着孔１０２ｂ１－１～１０２ｂ１－ｎは、ステージベース１０２ａの上面に略垂直な方向に延びてステージベース１０２ａを貫通し、排気管１０２ｂ３に連通可能である。排気管１０２ｂ３は、真空装置１０２ｂ４の排気室に連通されている。各吸着孔１０２ｂ１－１～１０２ｂ１－ｎは、排気管１０２ｂ３を介して真空装置１０２ｂ４により真空排気され得る。

【0048】

複数の開閉弁１０２ｂ２－１～１０２ｂ２－ｎは、複数の吸着孔１０２ｂ１－１～１０２ｂ１－ｎに対応している。各開閉弁１０２ｂ２－１～１０２ｂ２－ｎは、コントローラ１０７からの制御に応じて、対応する吸着孔１０２ｂ１－１～１０２ｂ１－ｎを開閉する。各吸着孔１０２ｂ１－１～１０２ｂ１－ｎは、真空排気された際に、シート５を局所的に吸着する。コントローラ１０７は、吸着機構１０２ｂにおける各吸着孔１０２ｂ１－１～１０２ｂ１－ｎを対応する開閉弁１０２ｂ２で開閉することで、シート５の吸着状態を２次元的に制御することができる。

【0049】

ハンドリング機構１０６は、アーム１０６ａ，１０６ｂを有し、アーム１０６ａ，１０６ｂを用いてシート５をハンドリング可能である。アーム１０６ａ，１０６ｂは、シート５の表面５ａを吸着してステージベース１０２ａの上へ載置する。シート５は、吸着機構１０２ｂによりステージベース１０２ａ上の複数の吸着孔１０２ｂ１－１～１０２ｂ１－ｎの少なくとも一部の吸着孔１０２ｂ１に吸着される。この状態で、アーム１０６ａ，１０６ｂは、シート５を略円形状に切り出す。

【0050】

エキスパンド機構１０４は、複数の保持部材１０１－１～１０１－２ｋ及び複数の駆動素子１０５－１～１０５－ｋを有する。エキスパンド機構１０４は、複数の保持部材１０１－１～１０１－２ｋでシート５におけるｋ個の箇所を保持する。複数の箇所は、シート５の外周における互いに異なる箇所である。複数の保持部材１０１－１～１０１－２ｋは、シート５を上下に保持する２つの保持部材１０１の組をｋ個含む。図１３に示すように、保持部材１０１－１，１０１－２は、略円形状のシート５の外周における第１の位置でシート５を上下に保持する。保持部材１０１－３，１０１－４は、略円形状のシート５の外周における第２の位置でシート５を上下に保持する。・・・持部材１０１－（２ｋ－１），１０１－ｋは、略円形状のシート５の外周における第ｋの位置でシート５を上下に保持する。第１の位置～第ｋの位置は、保持部材１０１のｋ個の組に対応する。保持部材１０１のｋ個の組は、ｋ個の駆動素子１０５に対応する。エキスパンド機構１０４は、第１の位置～第ｋの位置における保持部材１０１の各組を、対応する駆動素子１０５で駆動することで、シート５を２次元的にエキスパンド可能である。

【0051】

例えば、図１４（ａ）に示すように、ダイシング加工等により半導体基板１０がｋ個のチップ１６－１～１６－ｋに個片化される。シート５上では、ｋ個のチップ１６－１～１６－ｋがＸＹ方向に行列状に配列されている。この状態で、計測機構１０３は、各チップ１６－１～１６－ｋの位置を計測し、計測結果をコントローラ１０７へ供給する。コントローラ１０７は、計測機構１０３の計測された各チップ１６の位置と目標位置との偏差に応じて、シート５をエキスパンドすべき２次元的なエキスパンド量を求める。コントローラ１０７は、求められたエキスパンド量を複数の駆動素子１０５－１～１０５－ｋの駆動量に分解する。コントローラ１０７は、分解された複数の駆動素子１０５－１～１０５－ｋの駆動量に応じて、複数の駆動素子１０５－１～１０５－ｋで複数の保持部材１０１－１～１０１－２ｋを独立に駆動させる制御を行う。

【0052】

これにより、図１４（ｂ）に示すように、シート５がＸＹ方向外側にエキスパンドされ、各チップ１６－１～１６－ｋの間隔が広げられる。この状態で、計測機構１０３は、各チップ１６－１～１６－ｋの位置を計測し、計測結果をコントローラ１０７へ供給する。コントローラ１０７は、計測機構１０３の計測された各チップ１６の位置と目標位置との偏差を求め、偏差が許容範囲に収まっているか否かを判断する。コントローラ１０７は、偏差が許容範囲に収まっていない場合、シート５をエキスパンドすべき２次元的なエキスパンド量を求める。コントローラ１０７は、求められたエキスパンド量を複数の駆動素子１０５－１～１０５－ｋの駆動量に分解する。コントローラ１０７は、分解された複数の駆動素子１０５－１～１０５－ｋの駆動量に応じて、複数の駆動素子１０５－１～１０５－ｋで複数の保持部材１０１－１～１０１－２ｋを独立に駆動させる制御を行う。

【0053】

これにより、図１４（ｃ）に示すように、シート５がＸＹ方向外側にエキスパンドされ、各チップ１６－１～１６－ｋの間隔がさらに広げられる。この状態で、計測機構１０３は、各チップ１６－１～１６－ｋの位置を計測し、計測結果をコントローラ１０７へ供給する。コントローラ１０７は、計測機構１０３の計測された各チップ１６の位置と目標位置との偏差を求め、偏差が許容範囲に収まっているか否かを判断する。コントローラ１０７は、偏差が許容範囲に収まっている場合、シート５のエキスパンドを終了する。これにより、エキスパンド機構１０４は、エキスパンド量を２次元的に可変させながら、シート５を２次元的にエキスパンド可能である。

【0054】

このように、半導体製造装置１００において、コントローラ１０７は、計測機構１０３の計測結果に応じて、エキスパンド機構１０４がシート５をエキスパンドするように制御する。コントローラ１０７は、計測機構１０３で計測されたチップ１６の位置と目標位置との偏差に基づいて、エキスパンド機構１０４によるエキスパンドの量を制御する。これにより、シート５において各チップ１６の位置を目標位置に近付けることができ、シート５を精度よくエキスパンドすることができる。

【0055】

次に、実施形態の第２の変形例について説明する。

【0056】

例えば、図８（ｂ）の工程の後に、図１５（ａ）～図１６（ｂ）に示す工程が行われてもよい。図１５（ａ）～図１６（ｂ）は、実施形態の第２の変形例にかかる半導体装置の製造方法を示す断面図である。

【0057】

図１５（ａ）の工程では、積層体７の裏面７ｂに接着シート９が貼り付けられ、接着シート９の裏面９ｂに支持体８が貼り付けられる。接着シート９は、その表面９ａに接着剤が形成されている。接着シート９は、光透光性を有する物質（例えば、樹脂）で形成され得る。接着シート９及び支持体８は、それぞれ、積層体７に対応した形状を有し、例えばＸＹ方向に扁平な円盤形状を有する。接着シート９は、その剛性が支持体８より小さくてもよい。

【0058】

図１５（ｂ）の工程では、積層体７が支持体６から接着シート９及び支持体８へ転写される。積層体７は、裏面７ｂが接着シート９を介して支持体８で支持された状態を保ちながら、表面７ａから支持体６が剥離され、表面７ａが露出される。これにより、接着シート９及び支持体８で裏面７ｂが支持され表面７ａが露出された積層体７が得られる。

【0059】

図１５（ｃ）の工程では、レーザー加工等により、積層体７にビアホール４１，４２，４３が形成される。このとき、積層体７における各封止体１８，２８，３８のチップ１６，２６，３６の位置が互いにオフセットされているので、積層体７にビアホール４１，４２，４３が一括して形成され得る。また、積層体７が接着シート９を介して剛性の大きい支持体６で支持されているので、積層体７にビアホール４１，４２，４３が安定的に形成され得る。支持体６の剛性が大きければ、接着シート９の剛性が小さくても、積層体７を安定して支持できる。

【0060】

図１６（ａ）の工程では、スパッタ及びメッキ加工等により、ビアプラグ４４，４５，４６及び電極パッド４７などの配線構造が形成される。

【0061】

図１６（ｂ）の工程では、点線で示すように、ダイシング加工の目標位置が決められる。

【0062】

図１６（ｃ）の工程では、目標位置に沿って接着シート９’に達するまでダイシング加工が行われる。これにより、積層体７が、Ｚ方向に並ぶチップ１６，２６，３６からなるチップ群ごとに分割され、複数の実装体５１－１，５１－２，・・・，５１－ｋが得られる。

【0063】

このとき、支持体８にはダイシング加工の溝が達しない。これにより、支持体８は、次の半導体装置の製造を行う際に、再利用することができる。

【0064】

次に、実施形態の第３の変形例について説明する。

【0065】

例えば、図１（ｂ）の工程の後に、図１７（ａ）～図２１（ｂ）に示す工程が行われてもよい。図１７（ａ）～図２１（ｂ）は、実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図である。

【0066】

図１７（ａ）の工程では、半導体基板３０がシート３からシート５へ転写される。半導体基板３０は、その表面３０ａがシート５に貼り付けられる。このとき、半導体基板３０は裏面３０ｂが露出された状態（フェイスダウンの状態）でシート５に貼り付けられる。

【0067】

図１７（ｂ）の工程では、半導体基板３０が分割されて、ｋ個のチップ３６－１～３６－ｋに個片化される。各チップ３６－１～３６－ｋは、裏面３６ｂが露出された状態（フェイスダウンの状態）で表面３６ａがシート５に貼り付けられている。

【0068】

図１７（ｃ）の工程では、シート５がエキスパンドされて、シート５上における複数のチップ３６－１～３６－ｋの間隔が広げられる。各チップ３６－１～３６－ｋは、裏面３６ｂが露出された状態で表面３６ａがシート５に貼り付けられている。

【0069】

図１８（ａ）の工程では、複数のチップ３６－１～３６－ｋのそれぞれの裏面３６ｂ及び側面３６ｃ（図１７（ｃ）参照）が絶縁フィルム３７で覆われて、３段目の封止体３８が形成される。

【0070】

図１８（ｂ）の工程では、封止体３８の裏面３７ｂに、支持体６（図４（ａ）参照）に代えて支持体８が貼り付けられる。支持体８は、実施形態における図８（ｃ）の工程で積層体７の裏面７ｂに貼り付けられる支持体８と同じであってもよい。

【0071】

図１８（ｃ）の工程では、封止体３８がシート５から支持体８へ転写される。これにより、支持体８で裏面３７ｂが支持され表面３７ａが露出された３３段目の封止体３８が得られる。

【0072】

図１９（ａ）の工程では、２段目の封止体２８が用意される。２段目の封止体２８は、図１７（ａ）～図１８（ｃ）と同様にして用意される。支持体６を把持して移動させることなどにより、３段目の封止体３８を２段目の封止体２８の＋Ｚ側に配置する。あるいは、保持部材１０１でシート５を移動させることなどにより、２段目の封止体２８を３段目の封止体３８の－Ｚ側に配置する。

【0073】

図１９（ｂ）の工程では、３段目の封止体３８における各チップ３６－１～３６－ｋのＹ位置が２段目の封止体２８における各チップ２６－１～２６－ｋのＹ位置に対してオフセット量Ｄでオフセットされる。

【0074】

図１９（ｃ）の工程では、３段目の封止体３８を２段目の封止体２８の上に積層する。これにより、複数の封止体３８，２８のチップ位置が互いに平面方向にオフセットされながら積層された積層体７”が形成される。

【0075】

図２０（ａ）の工程では、積層体７”がシート５から支持体８へ転写される。これにより、支持体６で裏面７ｂ”が支持され表面７ａ”が露出された積層体７”が得られる。

【0076】

図２０（ｂ）の工程では、１段目の封止体１８が用意される。１段目の封止体１８は、図１７（ａ）～図１８（ｃ）と同様にして用意される。支持体６を把持して移動させることなどにより、積層体７”を１段目の封止体１８の＋Ｚ側に配置する。あるいは、保持部材１０１でシート５を移動させることなどにより、１段目の封止体１８を積層体７”の－Ｚ側に配置する。

【0077】

図２０（ｃ）の工程では、１段目の封止体１８における各チップ１６－１～１６－ｋのＹ位置が２段目の封止体２８における各チップ２６－１～２６－ｋのＹ位置に対してオフセット量Ｄでオフセットされる。

【0078】

図２１（ａ）の工程では、積層体７”を１段目の封止体１８の＋Ｚ側に積層する。これにより、複数の封止体１８，２８，３８のチップ位置が互いにＸＹ平面方向にオフセットされながら積層された積層体７が形成される。

【0079】

図２１（ｂ）の工程では、積層体７がシート５から支持体８へ転写される。これにより、支持体８で裏面７ｂが支持され表面７ａが露出された積層体７が得られる。
その後、図９（ｂ）以降と同様の工程が行われる。

【0080】

このように、封止体の形成が各チップをフェイスダウン状態にして行われるので、中間的に支持体６を用いることなく、半導体装置１（図１１参照）を製造できる。したがって、半導体装置１の製造工程は簡略化され、半導体装置１の製造コストを低減できる。

【0081】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0082】

１ 半導体装置、７，７’，７” 積層体、１０，１０’，３０ 半導体基板、１６，１６－１～１６－ｋ，２６，２６－１～２６－ｋ，３６，３６－１～３６－ｋ チップ、１７，２７，３７ 絶縁フィルム、１８，２８，３８ 封止体、１００ 半導体製造装置、１０１，１０１－１～１０１－２ｋ 保持部材、１０２ ステージ、１０３ 計測機構、１０４ エキスパンド機構、１０７ コントローラ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】