特開 2022-49882 ホスト装置およびメモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022049882

(43)【公開日】2022-03-30

(54)【発明の名称】ホスト装置およびメモリシステム

(51)【国際特許分類】

   G06F 12/06 20060101AFI20220323BHJP

   G06F 3/00 20060101ALI20220323BHJP

   G06F 13/38 20060101ALI20220323BHJP

   G06F 11/14 20060101ALI20220323BHJP

【ＦＩ】

G06F12/06 524

G06F3/00 A

G06F13/38 320A

G06F11/14 638

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2020156163

(22)【出願日】2020-09-17

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(72)【発明者】

【氏名】藤本 曜久

【テーマコード（参考）】

5B077

5B160

【Ｆターム（参考）】

5B077AA02

5B160MM07

5B160MM09

(57)【要約】

【課題】２種類の動作モードをサポートするメモリカードの制御に有用なホスト装置を実現する。
【解決手段】メモリカードが第２動作モードである間、ホストコントローラは、第２動作モード用のリセット信号を監視し、カード存在検出信号と第２動作モード用のリセット信号の双方が共にアサートされている期間が第１期間以上続いたことを条件に、第２動作モードにおいてエラーが発生したことを検出する。ホストコントローラは、エラーの発生の検出に応じて、第１のドライバを起動するための第１の割り込み信号を発生する。第１のドライバは、第１の割り込み信号の発生に起因して起動された場合、ホストコントローラを制御することによって、メモリカードの動作モードを第２動作モードから第１動作モードに変更する。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１インタフェースを介してホスト装置と通信する第１動作モードおよび前記第１インタフェースとは異なる第２インタフェースを介して前記ホスト装置と通信する第２動作モードをサポートするメモリカードを制御可能なホスト装置であって、
前記ホスト装置内のプロセッサによって実行されるプログラムである第１のドライバの制御の下、前記第１インタフェースを介して前記メモリカードを制御するホストコントローラと、
前記第１動作モードおよび前記第２動作モードの双方に必要な第１電源電圧と、前記第２動作モードのみに必要な、前記第１電源電圧よりも低い第２電源電圧とを、前記メモリカードに供給可能な電源回路と、
前記プロセッサによって実行されるプログラムである第２のドライバの制御の下、カード存在検出信号のアサートに応じて、前記第２インタフェースを介して前記メモリカードとの通信を開始する通信制御回路とを具備し、
前記ホストコントローラは、
前記メモリカードが前記第２動作モードをサポートしている場合、前記メモリカードの動作モードが前記第１動作モードから前記第２動作モードに変更されるように、前記第１電源電圧がオンされている状態で前記第２電源電圧をオンし、且つ前記通信制御回路へ前記カード存在検出信号をアサートし、
前記メモリカードの動作モードが前記第２動作モードである間、前記通信制御回路から出力される前記第２動作モード用のリセット信号を監視し、
前記カード存在検出信号と前記第２動作モード用の前記リセット信号の双方が共にアサートされている期間が第１期間以上続いた場合、前記第２動作モードにおいてエラーが発生したことを検出し、
前記エラーの発生の検出に応じて、前記第１のドライバを起動するための第１の割り込み信号を生成するように構成され、
前記第１のドライバは、前記第１の割り込み信号に起因して前記プロセッサによって起動された場合、前記ホストコントローラを制御することによって、前記メモリカードの動作モードを前記第２動作モードから前記第１動作モードに変更するように構成されている、ホスト装置。

【請求項2】

前記ホストコントローラは、前記カード存在検出信号と前記リセット信号の双方が共にアサートされている期間を測定するタイマを含み、前記タイマによって測定された期間が前記第１期間に達した場合、前記第２動作モードにおいて前記エラーが発生したことを検出するように構成されている、請求項１記載のホスト装置。

【請求項3】

前記第１のドライバは、
前記第１の割り込み信号に応じて、
前記ホストコントローラを制御することによって前記カード存在検出信号をデアサートし、
前記ホストコントローラを制御することによって前記第２電源電圧をオフし、
前記ホストコントローラを制御することによって前記第１動作モードの初期化処理を実行するように構成されている、請求項１記載のホスト装置。

【請求項4】

前記ホストコントローラは、前記ホストコントローラに電源が供給されている間は前記第２動作モードにおいて前記エラーが発生したことを示す第１の値に設定されるフラグを保持し、前記ホストコントローラへの電源の供給が停止された場合、前記フラグはエラーがないことを示す初期値に設定され、
前記第１のドライバは、
前記ホスト装置のオペレーティングシステムが再起動された場合、
前記ホストコントローラから前記フラグを読み出し、
前記メモリカードが前記第２動作モードをサポートしており且つ前記フラグが前記第１の値に設定されていない場合、前記メモリカードの動作モードが前記第１動作モードから前記第２動作モードに変更されるように前記ホストコントローラを制御し、
前記フラグが前記第１の値に設定されている場合、前記メモリカードが前記第２動作モードをサポートしているか否かにかかわらず、前記メモリカードが前記第１動作モードで動作するように前記ホストコントローラを制御するように構成されている、請求項１記載のホスト装置。

【請求項5】

前記ホストコントローラは、前記ホスト装置のコネクタにメモリカードが挿入されたことを示すカード検出信号に応じて、前記第１のドライバを起動するための第２の割り込み信号を生成し、
前記第１のドライバは、
前記第２の割り込み信号に起因して前記プロセッサによって起動された場合、前記フラグをエラーがないことを示す初期値にリセットするように構成されている、請求項４記載のホスト装置。

【請求項6】

ホスト装置とメモリカードとを具備するメモリシステムであって、
前記メモリカードは、第１インタフェースを介して前記ホスト装置と通信する第１動作モードおよび前記第１インタフェースとは異なる第２インタフェースを介して前記ホスト装置と通信する第２動作モードで動作するように構成され、
前記ホスト装置は、
前記ホスト装置内のプロセッサによって実行されるプログラムである第１のドライバの制御の下、前記第１インタフェースを介して前記メモリカードを制御するホストコントローラと、
前記第１動作モードおよび前記第２動作モードの双方に必要な第１電源電圧と、前記第２動作モードのみに必要な、前記第１電源電圧よりも低い第２電源電圧とを、前記メモリカードに供給可能な電源回路と、
前記プロセッサによって実行されるプログラムである第２のドライバの制御の下、カード存在検出信号のアサートに応じて、前記第２インタフェースを介して前記メモリカードとの通信を開始する通信制御回路とを具備し、
前記ホストコントローラは、
前記メモリカードが前記第２動作モードをサポートしている場合、前記メモリカードの動モードが前記第１動作モードから前記第２動作モードに変更されるように、前記第１電源電圧がオンされている状態で前記第２電源電圧をオンし、且つ前記通信制御回路へ前記カード存在検出信号をアサートし、
前記メモリカードが前記第２動作モードである間、前記通信制御回路から出力される前記第２動作モード用のリセット信号を監視し、
前記カード存在検出信号と前記第２動作モード用の前記リセット信号の双方が共にアサートされている期間が第１期間以上続いた場合、前記第２動作モードにおいてエラーが発生したことを検出し、
前記エラーの発生の検出に応じて、前記第１のドライバを起動するための第１の割り込み信号を生成するように構成され、
前記第１のドライバは、前記第１の割り込み信号に起因して前記プロセッサによって起動された場合、前記ホストコントローラを制御することによって、前記メモリカードの動作モードを前記第２動作モードから前記第１動作モードに変更するように構成されている、メモリシステム。

【請求項7】

前記ホストコントローラは、前記カード存在検出信号と前記リセット信号の双方が共にアサートされている期間を測定するタイマを含み、前記タイマによって測定された期間が前記第１期間に達した場合、前記第２動作モードにおいて前記エラーが発生したことを検出するように構成されている、請求項６記載のメモリシステム。

【請求項8】

前記第１のドライバは、
前記第１の割り込み信号に応じて、
前記ホストコントローラを制御することによって前記カード存在検出信号をデアサートし、
前記ホストコントローラを制御することによって前記第２電源電圧をオフし、
前記ホストコントローラを制御することによって前記第１動作モードの初期化処理を実行するように構成されている、請求項６記載のメモリシステム。

【請求項9】

前記ホストコントローラは、前記ホストコントローラに電源が供給されている間は前記第２動作モードにおいて前記エラーが発生したことを示す第１の値に設定されるフラグを保持し、前記ホストコントローラへの電源の供給が停止された場合、前記フラグはエラーがないことを示す初期値に設定され、
前記第１のドライバは、
前記ホスト装置のオペレーティングシステムが再起動された場合、
前記ホストコントローラから前記フラグを読み出し、
前記メモリカードが前記第２動作モードをサポートしており且つ前記フラグが前記第１の値に設定されていない場合、前記メモリカードの動作モードが前記第１動作モードから前記第２動作モードに変更されるように前記ホストコントローラを制御し、
前記フラグが前記第１の値に設定されている場合、前記メモリカードが前記第２動作モードをサポートしているか否かにかかわらず、前記メモリカードが前記第１動作モードで動作するように前記ホストコントローラを制御するように構成されている、請求項７記載のメモリシステム。

【請求項10】

前記ホストコントローラは、前記ホスト装置のコネクタにメモリカードが挿入されたことを示すカード検出信号に応じて、前記第１のドライバを起動するための第２の割り込み信号を生成し、
前記第１のドライバは、
前記第２の割り込み信号に起因して前記プロセッサによって起動された場合、前記フラグをエラーがないことを示す初期値にリセットするように構成されている、請求項９記載のメモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリカードを制御するホスト装置およびメモリシステムに関する。

【背景技術】

【0002】

近年、様々なメモリカードが広く普及している。メモリカードは、パーソナルコンピュータ、モバイル通信デバイス、ゲーム機、カメラ、車載機器等の様々なホスト装置において使用されている。

【0003】

メモリカードの例としては、ＳＤ（登録商標）カードが知られている。最近では、２種類の動作モードをサポートする新たなメモリカードも開発されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許出願公開第２０２０／００９００２０号明細書

【特許文献2】国際公開第２０１８／１８６４５７号

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、２種類の動作モードをサポートするメモリカードの制御に有用なホスト装置およびメモリシステムを提供することである。

【課題を解決するための手段】

【0006】

実施形態によれば、第１インタフェースを介してホスト装置と通信する第１動作モードおよび前記第１インタフェースとは異なる第２インタフェースを介して前記ホスト装置と通信する第２動作モードをサポートするメモリカードを制御可能なホスト装置は、前記ホスト装置内のプロセッサによって実行されるプログラムである第１のドライバの制御の下、前記第１インタフェースを介して前記メモリカードを制御するホストコントローラと、前記第１動作モードおよび前記第２動作モードの双方に必要な第１電源電圧と、前記第２動作モードのみに必要な、前記第１電源電圧よりも低い第２電源電圧とを、前記メモリカードに供給可能な電源回路と、前記プロセッサによって実行されるプログラムである第２のドライバの制御の下、カード存在検出信号のアサートに応じて、前記第２インタフェースを介して前記メモリカードとの通信を開始する通信制御回路とを具備する。前記ホストコントローラは、前記メモリカードが前記第２動作モードをサポートしている場合、前記メモリカードの動作モードが前記第１動作モードから前記第２動作モードに変更されるように、前記第１電源電圧がオンされている状態で前記第２電源電圧をオンし、且つ前記通信制御回路への前記カード存在検出信号をアサートし、前記メモリカードが前記第２動作モードである間、前記通信制御回路から出力される前記第２動作モード用のリセット信号を監視し、前記カード存在検出信号と前記第２動作モード用の前記リセット信号の双方が共にアサートされている期間が第１期間以上続いた場合、前記第２動作モードにおいてエラーが発生したことを検出し、前記エラーの発生の検出に応じて、前記第１のドライバを起動するための第１の割り込み信号を生成する。前記第１のドライバは、前記第１の割り込み信号に起因して前記プロセッサによって起動された場合、前記ホストコントローラを制御することによって、前記メモリカードの動作モードを前記第２動作モードから前記第１動作モードに変更する。

【図面の簡単な説明】

【0007】

【図1】実施形態に係るホスト装置を含むメモリシステムの構成例を示すブロック図。

【図2】実施形態に係るホスト装置に含まれるＳＤホストコントローラとＰＣＩｅインタフェースコントローラとの間の接続関係を示すブロック図。

【図3】実施形態に係るホスト装置において実行されるＰＣＩｅエラー検出処理におけるタイマーカウントについて説明する図。

【図4】実施形態に係るホスト装置において実行される割り込み要因識別処理の手順を示すフローチャート。

【図5】実施形態に係るホスト装置において実行されるＰＣＩｅエラー割り込み処理の手順を示すフローチャート。

【図6】実施形態に係るホスト装置において実行される動作モード切り替え処理の手順を示すフローチャート。

【発明を実施するための形態】

【0008】

以下、図面を参照して、実施形態を説明する。

【0009】

図１は、実施形態に係るホスト装置２を含むメモリシステム１の構成例を示すブロック図である。

【0010】

メモリシステム１は、ホスト装置２とメモリカード３とを含む。メモリカード３は、ホスト装置２内のコネクタに挿入可能なリムーバブルストレージデバイスである。メモリカード３は、例えば、不揮発性メモリと、この不揮発性メモリを制御するコントローラとを含む。メモリカード３は、メモリカード３内の不揮発性メモリにデータを書き込み、この不揮発性メモリからデータを読み出すように構成されている。

【0011】

メモリカード３は、第１インタフェースを介してホスト装置２と通信する第１動作モードと、第１インタフェースとは異なる第２インタフェースを介してホスト装置２と通信する第２動作モードとの２種類の動作モードをサポートしている。つまり、メモリカード３は、第１動作モードおよび第２動作モードでそれぞれ動作するように構成されている。

【0012】

第１インタフェースは、例えば、メモリカード用の既存のインタフェースである。第２インタフェースは、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）のような汎用インタフェースである。

【0013】

メモリカード３は、これに限定されないが、例えば、ＳＤ Ｅｘｐｒｅｓｓカード（登録商標）として実現されていてもよい。メモリカード３がＳＤ Ｅｘｐｒｅｓｓ カードとして実現されている場合においては、ＳＤカード用の既存のインタフェースであるＳＤインタフェースが第１インタフェースとして使用され、ＰＣＩｅインタフェースが第２インタフェースとして使用される。

【0014】

ＳＤ Ｅｘｐｒｅｓｓカードは、ＳＤモードと、ＰＣＩｅ／ＮＶＭｅモードの２種類の動作モードの双方をサポートしている。ＳＤモードは、ＳＤインタフェースを介してホスト装置２と通信する動作モードである。ＰＣＩｅ／ＮＶＭｅモードは、ＰＣＩｅインタフェースを介してホスト装置２と通信する動作モードである。

【0015】

ホスト装置２は、第１インタフェースと第２インタフェースの双方を備えている。ホスト装置２は、第１動作モードを使用してメモリカード３を制御することができ、また第２動作モードを使用してメモリカード３を制御することもできる。

【0016】

以下では、メモリカード３がＳＤ Ｅｘｐｒｅｓｓカードである場合を例示して、ホスト装置２の構成について説明する。

【0017】

ホスト装置２は、メモリカード３と接続可能な情報処理装置である。ホスト装置２の例は、パーソナルコンピュータ、サーバコンピュータ、携帯端末、車載機器などである。ホスト装置２は、ＣＰＵ２１と、システムメモリ２２と、システムコントローラ２３と、ＳＤホストコントローラ２４と、電源回路２５と、スイッチ回路２６とを含む。

【0018】

ＣＰＵ２１は、システムコントローラ２３と、ＳＤホストコントローラ２４とを制御するように構成されたプロセッサである。ＣＰＵ２１は、システムコントローラ２３を介してシステムメモリ２２へアクセスする。また、ＣＰＵ２１は、システムコントローラ２３を介してＳＤホストコントローラ２４を制御する。システムコントローラ２３とＳＤホストコントローラ２４との間のインタフェースは特に限定されないが、ＳＤホストコントローラ２４は、例えばＰＣＩｅインタフェースを介してシステムコントローラ２３に接続される。システムコントローラ２３には、ＰＣＩｅインタフェースコントローラ２３１、および割り込みコントローラ２３２等が含まれている。

【0019】

ＣＰＵ２１は、システムメモリ２２に格納されている制御プログラム（オペレーティングシステム（ＯＳ）、ホストドライバ、ＰＣＩｅ／ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）ドライバ、等）を実行するように構成されたプロセッサである。ホストドライバは、ＣＰＵ２１によって実行されるプログラム（ソフトウェアドライバ）である。ＣＰＵ２１は、ホストドライバを実行することによってＳＤホストコントローラ２４の動作を制御する。ＰＣＩｅ／ＮＶＭｅドライバは、ＣＰＵ２１によって実行されるプログラム（ソフトウェアドライバ）である。ＣＰＵ２１は、ＰＣＩｅ／ＮＶＭｅドライバを実行することによってＰＣＩｅインタフェースコントローラ２３１の動作を制御する。

【0020】

以下では、ホストドライバおよびＰＣＩｅ／ＮＶＭｅドライバを実行することによってＣＰＵ２１によって行われる動作を、ホストドライバおよびＰＣＩｅ／ＮＶＭｅドライバによって実行される動作として説明する。

【0021】

システムメモリ２２は、ホスト装置２に設けられたメインメモリである。システムメモリ２２は、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）によって実現される。

【0022】

電源回路２５は、ＳＤホストコントローラ２４の制御の下、ホスト装置２のコネクタに挿入されたメモリカード３に、二種類の電源電圧、つまり第１電源電圧であるＶＤＤ１（３．３Ｖ）と、第２電源電圧であるＶＤＤ２（１．８Ｖ）とを供給する。ＶＤＤ１（３．３Ｖ）は、メモリカード３がＳＤモードで動作するために必要な電源電圧である。一方、メモリカード３がＰＣＩｅ／ＮＶＭｅモードで動作するためには、ＶＤＤ１（３．３Ｖ）とＶＤＤ２（１．８Ｖ）の双方をメモリカード３に供給することが必要とされる。

【0023】

電源回路２５は、ＳＤホストコントローラ２４からの第１の電源電圧制御信号ＶＤＤ１―ＯＮに応じて電源電圧ＶＤＤ１のオン／オフを制御する。また、電源回路２５は、ＳＤホストコントローラ２４からの第２の電源電圧制御信号ＶＤＤ２―ＯＮに応じて電源電圧ＶＤＤ２のオン／オフを制御する。

【0024】

より詳しくは、電源回路２５は、第１の電源制御信号ＶＤＤ１－ＯＮがＨｉｇｈレベルになると第１電源電圧ＶＤＤ１をオンし、第１の電源制御信号ＶＤＤ１－ＯＮがＬｏｗレベルになると、第１電源電圧ＶＤＤ１をオフする。また、電源回路２５は、第２の電源制御信号ＶＤＤ２－ＯＮがＨｉｇｈレベルになると第２電源電圧ＶＤＤ２をオンし、第２の電源制御信号ＶＤＤ２－ＯＮがＬｏｗレベルになると第２電源電圧ＶＤＤ２をオフする。

【0025】

メモリカード３においては、電源電圧ＶＤＤ１はメモリカード３の電源端子であるＶＤＤ１端子に供給される。電源電圧ＶＤＤ２はメモリカード３のもう一つの電源端子であるＶＤＤ２端子に供給される。

【0026】

ＳＤホストコントローラ２４は、ホストドライバの制御の下、第１インタフェース（ここではＳＤインタフェース）を介してメモリカード３を制御するように構成されたホストコントローラである。ＳＤインタフェースは、クロック信号ＳＤ ＣＬＫ、ＳＤコマンドＳＤ ＣＭＤ、４ビットデータ信号ＤＡＴ［３：０］を含む。本実施形態では、ＳＤホストコントローラ２４は、ＳＤインタフェースを介してメモリカード３と通信する他、ホストドライバの制御の下、メモリカード３の動作モードをＳＤモードからＰＣＩｅ／ＮＶＭｅモードに変更するための処理と、メモリカード３の動作モードをＰＣＩｅ／ＮＶＭｅモードからＳＤモードに戻すための処理も実行する。

【0027】

具体的には、ＳＤホストコントローラ２４は、ホストドライバの制御の下、第１電源電圧ＶＤＤ１のオン／オフを制御する第１の電源制御信号ＶＤＤ１―ＯＮと、第２電源電圧ＶＤＤ２のオン／オフを制御する第２の電源制御信号ＶＤＤ２―ＯＮとを、電源回路２５に個別に供給する。

【0028】

ＳＤホストコントローラ２４は、まず、第１電源電圧ＶＤＤ１をオンし且つクロック信号ＳＤ ＣＬＫをメモリカード３に供給することによって、メモリカード３をＳＤモードで一旦動作させる。クロック信号ＳＤ ＣＬＫは、メモリカード３内のＳＤインタフェース回路（不図示）の動作タイミングをＳＤホストコントローラ２４の動作タイミングに同期させるために使用される。クロック信号ＳＤ ＣＬＫは、メモリカード３のクロックＣＬＫ端子に供給される。

【0029】

また、ＳＤホストコントローラ２４は、ＳＤコマンドＳＤ ＣＭＤをメモリカード３に送信する。ＳＤコマンドＳＤ ＣＭＤはＳＤモードを使用してメモリカード３を制御するための様々なコマンドを含む。例えば、このＳＤコマンドＳＤ ＣＭＤには、リード／ライトコマンドのようなＩ／Ｏコマンドの他、ＳＤモード用のリセットコマンドであるＣＭＤ０、メモリカード３がサポートしている機能をチェックするためのコマンドであるＣＭＤ８、等が含まれる。ＳＤコマンドＳＤ ＣＭＤは、メモリカード３のコマンドＣＭＤ端子に供給される。

【0030】

また、ＳＤホストコントローラ２４は、スイッチ回路２６を介して４ビットデータ信号ＤＡＴ［３：０］をメモリカード３に送信する処理、およびスイッチ回路２６を介して４ビットデータ信号ＤＡＴ［３：０］をメモリカード３から受信する処理を実行する。

【0031】

また、ＳＤホストコントローラ２４は、メモリカード３が挿入可能なコネクタ（不図示）からカード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎを受信する。カード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎは、コネクタにメモリカード３が挿入されたこと、およびコネクタからメモリカード３が抜かれた（以下、取り出しと称する）ことを示す信号である。コネクタにメモリカード３が挿入されると、コネクタは、コネクタにメモリカード３が挿入されたことを示すカード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎを出力する。また、コネクタからメモリカード３が取り出されると、コネクタは、コネクタからメモリカード３が取り出されたことを示すカード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎを出力する。ＳＤホストコントローラ２４は、カード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎの電圧レベルの変化に基づいて、メモリカード３の挿入／取り出しを検出することができる。カード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎの信号電圧レベルは、メモリカード３の検出方式によって異なる。例えば、カード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎ線をプルアップするプルアップ方式が使用された場合には、コネクタにメモリカード３が挿入されると、コネクタは、コネクタにメモリカード３が挿入されたことを示すロウレベルのカード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎを出力する。また、コネクタからメモリカード３が取り出されると、コネクタは、コネクタからメモリカード３が取り出されたことを示すハイレベルのカード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎを出力する。

【0032】

また、コネクタにメモリカード３が挿入され、且つこのメモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしていることをＣＭＤ８で検出した場合、メモリカード３の動作モードがＳＤモードからＰＣＩｅ／ＮＶＭｅモードに変更されるように、ＳＤホストコントローラ２４は、第１電源電圧ＶＤＤ１がオンされている状態で第２電源電圧ＶＤＤ２をオンし且つＰＣＩｅインタフェースコントローラ２３１へのカード存在検出信号ＰＲＳＮＴ＃をアサートする。カード存在検出信号ＰＲＳＮＴ＃は、ホスト装置２にＰＣＩｅ／ＮＶＭｅモードをサポートしているメモリカード３が接続されたこと、換言すれば、ＰＣＩｅインタフェースコントローラ２３１にＰＣＩｅ／ＮＶＭｅデバイスが接続されたことを示す信号である。なお、信号をアサートするとは、信号の電圧レベルをアクティブレベルに設定することを意味する。また、信号をデアサートするとは、信号の電圧レベルをインアクティブレベルに設定することを意味する。

【0033】

カード存在検出信号ＰＲＳＮＴ＃はロウアクティブ信号であるので、ＰＣＩｅインタフェースコントローラ２３１へのカード存在検出信号ＰＲＳＮＴ＃がアサートされると、カード存在検出信号ＰＲＳＮＴ＃の電圧はＬｏｗレベルに設定される。ＰＣＩｅインタフェースコントローラ２３１は、カード存在検出信号ＰＲＳＮＴ＃のアサートに応じて、ＰＣＩｅ／ＮＶＭｅドライバを用いてＰＣＩｅインタフェースを介してメモリカード３との通信を開始するように構成されている。このようにして、メモリカード３の動作モードはＰＣＩｅモードに変更される。

【0034】

メモリカード３の動作モードがＰＣＩｅ／ＮＶＭｅモードである間、ＳＤホストコントローラ２４は、ＰＣＩｅインタフェースコントローラ２３１からスイッチ回路２６へ出力されるＰＣＩｅインタフェース用のサイドバンド信号の一つであるリセット信号ＰＥＲＳＴ＃を監視する。つまり、ＳＤホストコントローラ２４は、ＰＣＩｅインタフェースコントローラ２３１からスイッチ回路２６へ出力されるリセット信号ＰＥＲＳＴ＃を入力するための入力端子を有している。この入力端子は、ＰＣＩｅインタフェースコントローラ２３１とスイッチ回路２６との間のリセット信号ＰＥＲＳＴ＃線に接続されている。リセット信号ＰＥＲＳＴ＃は、ＰＣＩｅ／ＮＶＭｅモード用のリセット信号である。リセット信号ＰＥＲＳＴ＃は、ＰＣＩｅインタフェースコントローラ２３１からスイッチ回路２６を介してメモリカード３へ供給される。リセット信号ＰＥＲＳＴ＃がアサートされると、メモリカード３内に含まれているＰＣＩｅインタフェース回路（不図示）が初期状態にリセットされる（リセット状態）。また、リセット信号ＰＥＲＳＴ＃がＰＣＩｅインタフェースコントローラ２３１によってデアサートされると、メモリカード３内に含まれているＰＣＩｅインタフェース回路のリセット状態が解除され、メモリカード３内に含まれているＰＣＩｅインタフェース回路が動作を開始する。

【0035】

システムコントローラ２３は、ＣＰＵ２１、システムメモリ２２、およびＳＤホストコントローラ２４にそれぞれ接続されている。またシステムコントローラ２３には、上述したＰＣＩｅインタフェースコントローラ２３１と割り込みコントローラ２３２とが含まれている。

【0036】

ＰＣＩｅインタフェースコントローラ２３１は、ＰＣＩｅ／ＮＶＭｅドライバの制御の下、ＰＣＩｅインタフェースを介してメモリカード３と通信する通信制御回路である。

【0037】

ＳＤホストコントローラ２４によってカード存在検出信号ＰＲＳＮＴ＃がアサートされた場合、ＰＣＩｅインタフェースコントローラ２３１は、ＰＣＩｅインタフェースを介してメモリカード３との通信を開始する。より詳しくは、カード存在検出信号ＰＲＳＮＴ＃がアサートされると、ＰＣＩｅ／ＮＶＭｅドライバが起動され、ＰＣＩｅ／ＮＶＭｅドライバの制御の下、ＰＣＩｅインタフェースコントローラ２３１がＰＣＩｅインタフェースの初期化処理を開始する。ＰＣＩｅインタフェースの初期化処理が完了すると、ＰＣＩｅ／ＮＶＭｅドライバの制御の下、ＰＣＩｅインタフェースコントローラ２３１は、ＰＣＩｅインタフェースを介してメモリカード３へのリード／ライトアクセスを開始する。

【0038】

ＰＣＩｅインタフェースは、信号群、つまり、２つのサイドバンド信号（リセット信号ＰＥＲＳＴ＃、クロック要求信号ＣＬＫＲＥＱ＃）と、差動レファレンスクロック信号ＲＥＦＣＬＫ―Ｐ、ＲＥＦＣＬＫ―Ｎと、差動送信信号Ｔｘ―Ｐ、Ｔｘ―Ｎと、差動受信信号Ｒｘ―Ｐ、Ｒｘ―Ｎとを含む。信号名に後続する記号＃は、この信号がロウアクティブ信号であることを表している。

【0039】

リセット信号ＰＥＲＳＴ＃は、上述したように、ＰＣＩｅ／ＮＶＭｅモード用のリセット信号である。クロック要求信号ＣＬＫＲＥＱ＃は、ＰＣＩｅインタフェースコントローラ２３１に対して差動レファレンスクロック信号の送信を要求する信号である。クロック要求信号ＣＬＫＲＥＱ＃は、メモリカード３からスイッチ回路２６を介してＰＣＩｅインタフェースコントローラ２３１に供給される。差動レファレンスクロック信号ＲＥＦＣＬＫ―Ｐ、ＲＥＦＣＬＫ―Ｎは、メモリカード３内にクロック発振器を不要とし、メモリカード３内のクロック回路の構成を簡素化できるようにしている。

【0040】

２本のサイドバンド信号線（リセット信号ＰＥＲＳＴ＃線、クロック要求信号ＣＬＫＲＥＱ＃線）と、２本のレファレンスクロック信号ＲＥＦＣＬＫ―Ｐ、ＲＥＦＣＬＫ―Ｎ線は、スイッチ回路２６を介してメモリカード３のＤＡＴ［３：０］端子に接続される。

【0041】

差動送信信号Ｔｘ―Ｐ、Ｔｘ―Ｎは、ＰＣＩｅインタフェースコントローラ２３１からメモリカード３へコマンド、データ等を伝送するために使用される。差動受信信号Ｒｘ―Ｐ、Ｒｘ―Ｎは、メモリカード３からＰＣＩｅインタフェースコントローラ２３１へレスポンス、データ等を伝送するために使用される。

【0042】

ところで、メモリカード３の動作モードがＰＣＩｅ／ＮＶＭｅモードである間は、メモリカード３およびＰＣＩｅインタフェースコントローラ２３１の各々の動作はＰＣＩｅ／ＮＶＭｅドライバによって制御される。ＰＣＩｅインタフェースコントローラ２３１を最新のＰＣＩｅ／ＮＶＭｅ仕様に準拠して制御できるようにするために、このＰＣＩｅ／ＮＶＭｅドライバとしては、標準ＰＣＩｅ／ＮＶＭｅドライバを使用することが好ましい。ＰＣＩｅ／ＮＶＭｅドライバをカスタマイズしてしまうと、標準ＰＣＩｅ／ＮＶＭｅドライバが更新される毎に、ＰＣＩｅ／ＮＶＭｅドライバをカスタマイズし直す必要が発生してしまう。

【0043】

標準ＰＣＩｅ／ＮＶＭｅドライバはホストドライバとは独立したソフトウェアドライバであるので、ホストドライバと通信するための特別な機能は有していない。また、メモリカード３がＰＣＩｅ／ＮＶＭｅモードである間は、ホストドライバは、ＣＰＵ２１のリソースを消費しないように、スリープ状態に設定される。

【0044】

このため、標準ＰＣＩｅ／ＮＶＭｅドライバが使用されている環境においては、ＰＣＩｅの初期化処理中にまたはＰＣＩｅ／ＮＶＭｅモードにおけるメモリアクセス動作中に何らかのエラーが発生すると、メモリカード３はＰＣＩｅ／ＮＶＭｅモードにおいてフリーズしてしまい、これによってメモリカード３を使用することができなくなる。

【0045】

この場合、メモリカード３の動作モードをＰＣＩｅ／ＮＶＭｅモードからＳＤモードに戻すためには、ユーザが一旦メモリカード３を抜いてコネクタに再度挿入するか、ＯＳを再起動しなければならない。また、ＰＣＩｅ／ＮＶＭｅモードでエラーが発生したことをどこかに保持しておき、メモリカード３をＳＤモードで起動するようにする必要がある。

【0046】

本実施形態では、標準ＰＣＩｅ／ＮＶＭｅドライバが使用されている環境においても、ＰＣＩｅ／ＮＶＭｅモードにおいて発生するエラーに対処できるようにするために、ＳＤホストコントローラ２４によってＰＣＩｅ／ＮＶＭｅモードにおけるエラーの発生が検出される。そして、ＰＣＩｅ／ＮＶＭｅモードにおけるエラーの発生の検出に応じて、ＳＤホストコントローラ２４は、ホストドライバを起動するための割り込み信号を生成する。この割り込み信号に起因して、ＣＰＵ２１によってホストドライバが起動された場合、ホストドライバは、ＳＤホストコントローラ２４を制御することによって、メモリカード３の動作モードをＰＣＩｅ／ＮＶＭｅからＳＤモードに変更するための処理を実行する。

【0047】

これにより、ＰＣＩｅ／ＮＶＭｅドライバにホストドライバと通信するための特別な機能を追加することなく、メモリカード３の動作モードをＳＤモードに自動的に戻すことができる。よって、ユーザが一旦メモリカード３を抜いて挿し直すという操作を行わずとも、メモリカード３をＳＤモードで動作させることが可能となる。

【0048】

ＰＣＩｅインタフェースの初期化処理中またはＰＣＩｅ／ＮＶＭｅモードにおけるメモリアクセス中に何らかのエラー（例えば、メモリカード３内のＰＣＩｅインタフェース回路のエラー、等）が発生した場合、通常、リセット信号ＰＥＲＳＴ＃がアサートされた状態が比較的長い間続く。リセット信号ＰＥＲＳＴ＃がアサートされた状態が長い間続くという現象を利用して、ＳＤホストコントローラ２４は、ＰＣＩｅ／ＮＶＭｅモードにおいてエラーが発生したことを検出する。ＰＣＩｅインタフェースの初期化処理中またはＰＣＩｅ／ＮＶＭｅモードにおけるメモリアクセス中においては、ＰＣＩｅ／ＮＶＭｅドライバは、ある失敗した処理のリトライのためにＰＣＩｅインタフェースコントローラ２３１を制御してリセット信号ＰＥＲＳＴ＃をアサートする。リトライのためにリセット信号ＰＥＲＳＴ＃がアサート状態に維持される期間は、比較的短い。本実施形態では、ＳＤホストコントローラ２４は、このようなリトライのための短いリセットを、エラーとして検出しないように構成されている。

【0049】

より詳しくは、ＳＤホストコントローラ２４は、カード存在検出信号ＰＲＳＮＴ＃とリセット信号ＰＥＲＳＴ＃の双方が共にアサートされている期間が第１期間以上続いたことを条件に、ＰＣＩｅ／ＮＶＭｅモードにおいてエラーが発生したことを検出する。このエラーは、以下では、ＰＣＩｅエラー（ＰＣＩｅ Ｅｒｒｏｒ）としても参照される。

【0050】

ＰＣＩｅ／ＮＶＭｅモードにおいて発生するエラー（ＰＣＩｅエラー）には回復可能なエラーと、回復不能なエラーとがある。回復可能なエラーとは、たとえある処理に関するエラーが発生しても、所定回数以内のリトライによってこの処理が成功するエラーを意味する。回復不能なエラーとは、所定回数のリトライを実行しても、処理が失敗し続けるエラーを意味する。ＰＣＩｅ仕様においては、回復不能なエラーはＦａｔａｌエラーとしても参照される。ＳＤホストコントローラ２４によって検出されるべきエラーは、ＰＣＩｅ／ＮＶＭｅモードにおける回復不能なエラーである。回復可能なエラーは、ＳＤホストコントローラ２４による検出対象から除外される。

【0051】

スイッチ回路２６は、４本のデータ信号ＤＡＴ［３：０］線と、４本のＰＣＩｅ信号線（リセット信号ＰＥＲＳＴ＃線、クロック要求信号ＣＬＫＲＥＱ＃線、差動レファレンスクロック信号ＲＥＦＣＬＫ―Ｐ、ＲＥＦＣＬＫ―Ｎ線）のいずれか一方を選択し、選択した信号線とメモリカード３のＤＡＴ［３：０］端子との間を接続する。

【0052】

メモリカード３の動作モードがＳＤモードである場合、つまり第２の電源電圧制御信号ＶＤＤ２－ＯＮがＬｏｗである場合、スイッチ回路２６は、４つのデータ信号ＤＡＴ［３：０］線を選択し、４つのデータ信号ＤＡＴ［３：０］線とメモリカード３のＤＡＴ［３：０］端子との間をそれぞれ接続する。メモリカード３の動作モードがＰＣＩｅ／ＮＶＭｅモードである場合、つまり第２の電源電圧制御信号ＶＤＤ２－ＯＮがＨｉｇｈである場合、スイッチ回路２６は、４つのＰＣＩｅ信号線（リセット信号ＰＥＲＳＴ＃線、クロック要求信号ＣＬＫＲＥＱ＃線、差動レファレンスクロック信号ＲＥＦＣＬＫ―Ｐ、ＲＥＦＣＬＫ―Ｎ線）を選択し、４つのＰＣＩｅ信号線とメモリカード３のＤＡＴ［３：０］端子との間を接続する。

【0053】

次に、ＳＤホストコントローラ２４によって生成される割り込み信号について説明する。

【0054】

ＳＤホストコントローラ２４によって割り込み信号が生成される際の要因には、「カード挿入」、「カード取り出し」、「ＰＣＩｅエラー」がある。

【0055】

「カード挿入」、「カード取り出し」、または「ＰＣＩｅエラー」が検出されると、ＣＰＵ２１に対する割り込み信号がＳＤホストコントローラ２４によって生成される。この割り込み信号は、割り込みコントローラ２３２を介してＣＰＵ２１に供給される。

【0056】

「カード挿入」、「カード取り出し」、または「ＰＣＩｅエラー」の検出に起因する割り込み信号は、ホストドライバを起動するために使用される。割り込み信号によってホストドライバが起動された場合、ホストドライバは、割り込み信号の生成要因（「カード挿入」、「カード取り出し」、または「ＰＣＩｅエラー」）に応じた割り込み処理を実行する。割り込み処理が終了すれば、ホストドライバをスリープ状態にでき、次の割り込みが入るまで無駄にＣＰＵ２１を使うことがない。

【0057】

「ＰＣＩｅエラー」に起因する割り込み信号によってホストドライバが起動された場合、ホストドライバは、メモリカード３の動作モードをＰＣＩｅ／ＮＶＭｅモードからＳＤモードに変更するための処理を実行する。

【0058】

このように、本実施形態では、ＳＤホストコントローラ２４によって「ＰＣＩｅエラー」の発生が検出された場合、ＳＤホストコントローラ２４によって割り込み信号が生成され、これによってホストドライバが起動される。したがって、標準ＰＣＩｅ／ＮＶＭｅドライバが使用される環境においても、メモリカード３の動作モードをＳＤモードに戻すことができる。

【0059】

図２は、実施形態に係るホスト装置２に含まれるＳＤホストコントローラ２４とＰＣＩｅインタフェースコントローラ２３１との間の接続関係を説明するブロック図である。

【0060】

ＳＤホストコントローラ２４は、ホスト装置２のコネクタから送信されるカード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎの電圧レベルが例えばハイレベルからロウレベルに変化したことを検出して、メモリカード３がコネクタに挿入されたことを検出する。このメモリカード３の挿入の検出に応じて、ＳＤホストコントローラ２４は、ホストドライバを起動するための割り込み信号（「カード挿入」割り込み）を生成する。割り込み信号は、割り込みコントローラ２３２を介してＣＰＵ２１に入力される。

【0061】

ホストドライバは、挿入されたメモリカード３をＳＤモードで起動し、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしているか否かを確認する。ＰＣＩｅ／ＮＶＭｅモードをサポートしている場合、ホストドライバは、ＳＤホストコントローラ２４を制御してカード存在検出信号ＰＲＳＮＴ＃をアサートする。カード存在検出信号ＰＲＳＮＴ＃がアサートされると、ＰＣＩｅドライバは、ＰＣＩｅインタフェースコントローラ２３１を制御してＰＣＩｅインタフェースを介してメモリカード３との通信を開始する。

【0062】

また、ＳＤホストコントローラ２４は、コネクタから送信されたカード検出信号Ｃａｒｄ Ｄｅｔｅｃｔｉｏｎの電圧レベルが例えばロウレベルからハイレベルに変化したことを検出して、メモリカード３がホスト装置２から取り外されたことを検出する。このメモリカード３の取り外しの検出に応じて、ＳＤホストコントローラ２４は、ホストドライバを起動するための割り込み信号（「カード取り出し」割り込み）を生成する。ホストドライバは、カード電源（二種類の電源電圧ＶＤＤ１，ＶＤＤ２）をオフにする処理などを行う。

【0063】

ＰＣＩｅインタフェースコントローラ２３１は、ＰＣＩｅ／ＮＶＭｅモードにおいてエラーが生じた際などに、ＰＣＩｅ／ＮＶＭｅモード用のリセット信号ＰＥＲＳＴ＃をアサートする。ＳＤホストコントローラ２４は、ＰＣＩｅインタフェースコントローラ２３１から出力されるＰＣＩｅ／ＮＶＭｅモード用のリセット信号ＰＥＲＳＴ＃を監視する。カード存在検出信号ＰＲＳＮＴ＃とリセット信号ＰＥＲＳＴ＃が同時にアサートされている期間がある期間以上続いた場合、ＳＤホストコントローラ２４はＰＣＩｅエラーが発生したと判定し、ホストドライバを起動するための割り込み信号（「ＰＣＩｅエラー」割り込み）を生成する。

【0064】

このように、ＳＤホストコントローラ２４によって割り込み信号が生成される要因には、「カード挿入」と、「カード取り出し」と、「ＰＣＩｅエラー」との三種類がある。

【0065】

ＳＤホストコントローラ２４内のステータスレジスタ（不図示）には割り込み要因を示す割り込みステータスが格納されている。ホストドライバは、ＳＤホストコントローラ２４内のステータスレジスタから割り込みステータスをリードすることによって、割り込み要因が「カード挿入」、「カード取り出し」、「ＰＣＩｅエラー」のいずれであるかを特定することができる。

【0066】

次に、ＳＤホストコントローラ２４の構成要素について説明する。ＳＤホストコントローラ２４は、リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１を含む。

【0067】

リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１は、カード存在検出信号ＰＲＳＮＴ＃とリセット信号ＰＥＲＳＴ＃の双方が共にアサートされている期間を測定する。

【0068】

ＰＣＩｅドライバは、リトライを行う時にＰＣＩｅインタフェースコントローラ２３１を制御してＰＣＩｅ／ＮＶＭｅモード用リセット信号ＰＥＲＳＴ＃を一旦アサートする。この場合、リセット信号ＰＥＲＳＴ＃がアサート状態（アクティブ状態＝ロウレベル）に維持される期間は比較的短い（短いリセット）。リトライのためにリセット信号ＰＥＲＳＴ＃がアサート状態に維持される期間は、例えば、最大１秒である。リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１は、リトライのための短いリセットを検出対象から除外するために使用される。

【0069】

リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１は、ＰＣＩｅインタフェースコントローラ２３１へのカード存在検出信号ＰＲＳＮＴ＃がアサートされている状態で、ＰＣＩｅ／ＮＶＭｅモード用のリセット信号ＰＥＲＳＴ＃がアサートされると、初期値(例えば、ゼロ)からカウントを開始する。カード存在検出信号ＰＲＳＮＴ＃がアサートされている状態でリセット信号ＰＥＲＳＴ＃がデアサートされると、リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１によるカウント動作が終了する。デアサートされたリセット信号ＰＥＲＳＴ＃が再びアサートされた場合、リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１は、初期値(例えば、ゼロ)からカウントを再び開始する。

【0070】

ＳＤホストコントローラ２４は、リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１のカウント値と、ＳＤホストコントローラ２４のタイムアウト値レジスタ２４２に格納されているタイムアウト値とを比較する。リセットタイマ（ＲｅｓＴｉｍｅｒ）２４１のカウント値がタイムアウト値以上であることを条件に、ＳＤホストコントローラ２４は、ＰＣＩｅ／ＮＶＭｅモードにおいてＰＣＩｅエラー（回復不能エラー）が発生したことを検出する。ＰＣＩｅエラーの発生の検出に応じて、ＳＤホストコントローラ２４は、割り込み信号を生成することによって、ホストドライバを起動する。

【0071】

ＰＣＩｅエラーの発生に起因する割り込みの処理（ＰＣＩｅエラー割り込み処理）において、ホストドライバは、ＳＤホストコントローラ２４を制御することによって、カード存在検出信号ＰＲＳＮＴ＃をデアサート、電源電圧ＶＤＤ２をオフにし、これによってメモリカード３の動作モードをＳＤモードに戻す。これにより、メモリカード３がＰＣＩｅ／ＮＶＭｅモードでフリーズしてしまうことを防止でき、メモリカード３を継続して使用することができる。ホストドライバは、ＰＣＩｅ／ＮＶＭｅモードにおいてＰＣＩｅエラーが発生したことを、ＯＳを介してユーザに通知する処理を実行することもできる（ワーニング）。

【0072】

ホストドライバは、ＳＤホストコントローラ２４内のタイムアウト値レジスタ２４２にタイムアウト値を書き込むことによって、タイムアウト値をＳＤホストコントローラ２４に対して指定することができる。あるいは、タイムアウト値は予め決定された固定値であってもよい。

【0073】

また、ＳＤホストコントローラ２４は、ＰＣＩｅ／ＮＶＭｅモードにおいてＰＣＩｅエラーが発生したことを示すフラグ（ＰＣＩｅＦｅｒｒ：ＰＣＩｅ Ｆａｔｅｌ ｅｒｒｏｒ）を保持する。このフラグ（ＰＣＩｅＦｅｒｒ）は、例えば、ＳＤホストコントローラ２４内のフラグレジスタ２４３に格納される。

【0074】

フラグ（ＰＣＩｅＦｅｒｒ）＝０は、ＰＣＩｅエラーが発生していないことを示す（デフォルト値）。フラグ（ＰＣＩｅＦｅｒｒ）＝１は、ＰＣＩｅエラーの発生を検出したことを示す。「カード挿入」イベントが発生した場合、フラグ（ＰＣＩｅＦｅｒｒ）はクリアされて、デフォルト値に設定される。なお、このフラグ（ＰＣＩｅＦｅｒｒ）はホストコントローラ２４に電源が供給されている間保持されるが、ホストコントローラ２４への電源の供給が停止されると、フラグ（ＰＣＩｅＦｅｒｒ）は保持されない。つまり、ホストコントローラ２４は、ホストコントローラ２４に電源が供給されている間は、ＰＣＩｅエラーの発生を検出したことを示す値（＝１）を示すフラグ（ＰＣＩｅＦｅｒｒ）を保持する。ホストコントローラ２４内のレジスタ群は揮発性である。このため、ホストコントローラ２４への電源の供給が停止されると、フラグレジスタ２４３に格納されているフラグ（ＰＣＩｅＦｅｒｒ）の内容（＝１）は失われる。フラグ（ＰＣＩｅＦｅｒｒ）は、次のホストコントローラ２４の起動時に、ＰＣＩｅエラーが発生していないことを示すデフォルト値（＝０）に設定される。なお、「カード挿入」イベントが発生した場合のみならず、「カード取り出し」イベントが発生した場合も、フラグ（ＰＣＩｅＦｅｒｒ）をクリアしてデフォルト値に設定することができる。

【0075】

ＯＳがユーザによって再起動された場合、ホストドライバは、フラグ（ＰＣＩｅＦｅｒｒ）をＳＤホストコントローラ２４のフラグレジスタ２４３から読み出す。

【0076】

コネクタに挿入されているメモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしており且つフラグ（ＰＣＩｅＦｅｒｒ）が「１」に設定されていない場合、ホストドライバは、メモリカード３の動作モードがＳＤモードからＰＣＩｅ／ＮＶＭｅモードに変更されるようにＳＤホストコントローラ２４を制御する。

【0077】

一方、フラグ（ＰＣＩｅＦｅｒｒ）が「１」に設定されている場合、ホストドライバは、コネクタに挿入されているメモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしているか否かにかかわらず、メモリカード３がＳＤモードで動作するようにＳＤホストコントローラ２４を制御する。つまり、たとえメモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしていても、ホストドライバは、メモリカード３を、ＳＤモードを使用して制御する。これにより、メモリカード３が再びＰＣＩｅ／ＮＶＭｅモードで使用され始め、これによってＰＣＩｅエラーが再び発生することを防止することができる。なお、ホストコントローラ２４への電源の供給が停止されると、フラグレジスタ２４３に格納されているフラグ（ＰＣＩｅＦｅｒｒ）の内容（＝１）は失われる。そして、フラグ（ＰＣＩｅＦｅｒｒ）は、次のホストコントローラ２４の起動時に、ＰＣＩｅエラーが発生していないことを示すデフォルト値（＝０）に設定される。したがって、ホストコントローラ２４への電源の供給が停止されている間にメモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしている新たなメモリカードに交換された場合は、ホストドライバは、この新たなメモリカードの動作モードがＳＤモードからＰＣＩｅ／ＮＶＭｅモードに変更されるようにＳＤホストコントローラ２４を制御することができる。

【0078】

図３は、実施形態に係るホスト装置２において実行されるＰＣＩｅエラー検出におけるタイマーカウントについて説明する図である。

【0079】

図３においては、横軸方向が時間を表しており、上段がカード存在検出信号ＰＲＳＮＴ＃、下段がリセット信号ＰＥＲＳＴ＃を表している。実線は、ある時刻におけるそれぞれの信号（カード存在検出信号ＰＲＳＮＴ＃、リセット信号ＰＥＲＳＴ＃）の電圧レベルを表している。

【0080】

カード存在検出信号ＰＲＳＮＴ＃信号における破線は、カード存在検出信号ＰＲＳＮＴ＃がデアサート状態である場合の電圧レベル（Ｈｉｇｈレベル）を表している。図３においては、メモリカード３がＰＣＩｅ／ＮＶＭｅモードである場合が想定されている。このちため、カード存在検出信号ＰＲＳＮＴ＃はアサート状態（Ｌｏｗレベル）に維持されている。

【0081】

また、リセット信号ＰＥＲＳＴ＃も同様に、デアサート状態よりも電圧が落ちている状態がリセット信号ＰＥＲＳＴ＃がアサートされている状態である。つまり、タイミング（ａ）、（ｃ）でリセット信号ＰＥＲＳＴ＃はデアサート状態からアサート状態に遷移している。

【0082】

タイミング（ａ）および（ｃ）の各々において、リセット信号ＰＥＲＳＴ＃がデアサート状態からアサート状態に遷移されると、ＲｅｓＴｉｍｅｒ２４１は、初期値（例えば０）から経過時間のカウントを開始する。このカウント動作によって、カード存在検出信号ＰＲＳＮＴ＃信号およびリセット信号ＰＥＲＳＴ＃の双方がアサートされている時間長が測定される。ＲｅｓＴｉｍｅｒ２４１は、経過時間のカウント値がタイムアウト値レジスタ２４２のタイムアウト値に到達すると、タイムアウトイベントを発生させる。

【0083】

タイミング（ｂ）は、タイミング（ａ）からの経過時間がタイムアウト値に到達する時点を示している。図３に示されているように、例えば、タイミング（ａ）でリトライのための短いリセットが発生した場合には、タイミング（ｂ）の前に、リセット信号ＰＥＲＳＴ＃がアサート状態からデアサート状態に遷移される。この場合、タイムアウトイベントは発生しない。よって、リトライのための短いリセットが、ＰＣＩｅ／ＮＶＭｅモードにおけるＰＣＩｅエラー（回復不能エラー）として検出されてしまうことを防ぐことができる。

【0084】

タイミング（ｄ）は、タイミング（ｃ）からの経過時間がタイムアウト値に到達する時点を示している。図３に示されているように、ＰＣＩｅ／ＮＶＭｅモードにおいてＰＣＩｅエラー（回復不能エラー）が発生した場合、タイミング（ｃ）でアサートされたリセット信号ＰＥＲＳＴ＃は、タイムアウト値以上の間、アサート状態に維持される。したがって、タイミング（ｄ）でタイムアウトイベントが発生する。このタイムアウトイベントが発生したことを条件に、ＳＤホストコントローラ２４は、ＰＣＩｅ／ＮＶＭｅモードにおいてＰＣＩｅエラー（回復不能エラー）が発生したことを検出する。

【0085】

次に、ホスト装置２において実行される割り込み要因識別処理について説明する。図４は、実施形態に係るホスト装置２において実行される割り込み要因識別処理の手順を示すフローチャートである。

【0086】

ＳＤホストコントローラ２４によって生成された割り込み信号が割り込みコントローラ２３２を介してＣＰＵ２１に入力されると、ホストドライバがＣＰＵ２１によって起動される。

【0087】

ホストドライバは、まず、ＳＤホストコントローラ２４内のステータスレジスタに格納されている割り込みステータスを読み出し（ステップＳ１１）、読み出した割り込みステータスに基づいて、生成された割り込み信号の要因が「カード挿入」、「カード取り出し」、「ＰＣＩｅエラー」のいずれであるかを識別する（ステップＳ１２）。

【0088】

生成された割り込み信号の要因が「カード挿入」であった場合、ホストドライバは、カード挿入割り込み処理を実行する（ステップＳ１３）。メモリカード３の挿入割り込み処理では、ホストドライバは、メモリカード３の動作モードを一旦ＳＤモードとし、ＣＭＤ８を用いてメモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしているか否かを確認し、フラグ（ＰＣＩｅＦｅｒｒ）を読み出してＰＣＩｅエラーが発生したか否かを確認し、これら確認結果に基づいて、ＳＤモードの初期化処理、またはメモリカード３の動作モードをＰＣＩｅ／ＮＶＭｅモードに変更する処理を実行する。カード挿入割り込み処理の詳細は図６で後述する。

【0089】

生成された割り込み信号の要因が「カード取り出し」であった場合、ホストドライバは、カード取り出し割り込み処理を実行する。カード取り出し割り込み処理では、例えば、カード存在検出信号ＰＲＳＮＴ＃信号をデアサートする処理、ＶＤＤ１およびＶＤＤ２をオフする処理等が実行される。

【0090】

生成された割り込み信号の要因が「ＰＣＩｅエラー」であった場合、ホストドライバは、ＰＣＩｅエラー割り込み処理を実行する。ＰＣＩｅエラー割り込み処理では、メモリカード３の動作モードをＰＣＩｅ／ＮＶＭｅモードからＳＤモードに変更する処理が実行される。

【0091】

図５は、実施形態に係るホスト装置２において実行されるＰＣＩｅエラー割り込み処理の手順を示すフローチャートである。

【0092】

「ＰＣＩｅエラー」に起因する割り込み信号によってホストドライバがＣＰＵ２１によって起動された場合、まず、ホストドライバは、ＳＤホストコントローラ２４を制御して、カード存在検出信号ＰＲＳＮＴ＃をデアサート状態に遷移させる（ステップＳ２１）。カード存在検出信号ＰＲＳＮＴ＃がアサート状態からデアサート状態に遷移されたことに応じて、ＰＣＩｅインタフェースコントローラ２３１とメモリカード３との間の接続が解除される。

【0093】

次に、ホストドライバは、ＳＤホストコントローラ２４を制御して、第２電源電圧ＶＤＤ２をオフする（ステップＳ２２）。次いで、ホストドライバは、ＳＤホストコントローラ２４を制御して、メモリカード３へのＳＤクロック（ＳＤ ＣＬＫ）の供給を開始する（ステップＳ２３）。ＳＤクロックの供給が開始された後、ホストドライバは、ＳＤモードの初期化処理を開始する（ステップＳ２４）。

【0094】

この動作により、ＰＣＩｅ／ＮＶＭｅモードでの動作時にエラーが発生し、ＰＣＩｅエラーの判定がなされた場合、ＳＤホストコントローラ２４からシステムコントローラ２３１にＰＣＩｅエラーによる割り込み信号が送信されることによってＰＣＩｅ／ＮＶＭｅモードからＳＤモードへの移行を行うことができる。

【0095】

図６は、実施形態に係るホスト装置２において実行される動作モード切り替え処理の手順を示すフローチャートである。

【0096】

まず、「カード挿入」に起因する割り込み信号の生成によってホストドライバがＣＰＵ２１によって起動された場合に実行されるカード挿入割り込み処理について説明する。

【0097】

まず、ホストドライバは、ＳＤホストコントローラ２４を制御して、フラグレジスタ２４３に格納されているフラグ（ＰＣＩｅＦｅｒｒ）をクリアすることによって、フラグ（ＰＣＩｅＦｅｒｒ）をＰＣＩｅエラーが発生していないことを示すデフォルト値（＝０）にリセットする（ステップＳ３１）。フラグ（ＰＣＩｅＦｅｒｒ）をデフォルト値（初期値）にリセットするのは、新たなメモリカードがコネクタに挿入された場合に、ＰＣＩｅ／ＮＶＭｅモードの使用が禁止されないようにするためである。

【0098】

次いで、ホストドライバは、ＳＤホストコントローラ２４を制御して、第１電源電圧ＶＤＤ１をオンする（ステップＳ３２）。具体的には、ＳＤホストコントローラ２４は、ＶＤＤ１をオンするための第１の電源電圧制御信号ＶＤＤ１―ＯＮを電源回路２５に供給する。そして、ホストドライバは、ＳＤホストコントローラ２４を制御して、メモリカード３へＳＤクロックを供給する（ステップＳ３３）。これにより、メモリカード３はＳＤモードで動作を開始する。

【0099】

そして、ホストドライバは、ＳＤホストコントローラ２４を制御して、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしているか否かをチェックするためのビット「ＰＣＩｅ Ａｖａｉｌａｂｉｌｉｔｙ」が１に設定されたＳＤコマンド「ＣＭＤ８」をメモリカード３に送信する。ＳＤコマンド「ＣＭＤ８」は、メモリカード３の能力をメモリカード３に問い合わせるためのコマンドである。ＳＤコマンド「ＣＭＤ８」を受信すると、メモリカード３は、ＰＣＩｅ／ＮＶＭｅモードをサポートしているか否かを示すビット「ＰＣＩｅ Ｒｅｓｐｏｎｓｅ」を含むレスポンス「Ｒ７」をＳＤホストコントローラ２４に返す。

【0100】

ＰＣＩｅ Ｒｅｓｐｏｎｓｅ＝１は、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしていることを示す。ＰＣＩｅ Ｒｅｓｐｏｎｓｅ＝０は、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしていないことを示す。

【0101】

メモリカード３からのレスポンス「Ｒ７」の受信に失敗した場合（ステップＳ３５のＥｒｒｏｒリトライ）、ホストドライバは、ビット「ＰＣＩｅ Ａｖａｉｌａｂｉｌｉｔｙ」が１に設定されたＳＤコマンド「ＣＭＤ８」をメモリカード３に再び発行する。ＳＤコマンド「ＣＭＤ８」の発行をリトライする上限回数はホストドライバの実装に応じて決定される。

【0102】

ホストドライバは、レスポンス「Ｒ７」に含まれるビット「ＰＣＩｅ Ｒｅｓｐｏｎｓｅ」をＳＤホストコントローラ２４から読み出し、またフラグ（ＰＣＩｅＦｅｒｒ）をＳＤホストコントローラ２４から読み出す。

【0103】

ホストドライバは、読み出したビット「ＰＣＩｅ Ｒｅｓｐｏｎｓｅ」と、読み出したフラグ（ＰＣＩｅＦｅｒｒ）とに基づいて、メモリカード３を制御するために使用すべき動作モードを決定する（ステップＳ３５）。

【0104】

メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしていない場合（ＰＣＩｅ Ｒｅｓｐｏｎｓｅ＝０）、またはＰＣＩｅＦｅｒｒ＝１である場合、ホストドライバは、ＳＤモード初期化処理を実行する（ステップＳ３６）。これにより、メモリカード３はＳＤモードに維持される。

【0105】

一方、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしており（ＰＣＩｅ Ｒｅｓｐｏｎｓｅ＝１）且つＰＣＩｅＦｅｒｒ＝０である場合、ホストドライバは、ＳＤホストコントローラ２４を制御して、ＰＣＩｅ／ＮＶＭｅモードへの切り替えを実行する（ステップＳ３７）。

【0106】

ステップ３７では、ホストドライバは、ＳＤホストコントローラ２４を制御して、メモリカード３へのＳＤクロックの供給を停止する。またホストドライバは、ＳＤホストコントローラ２４を制御して、「カード挿入」イベントに起因する割り込み信号の生成、「カード取り出し」イベントに起因する割り込み信号の生成、「ＰＣＩｅエラー」イベントに起因する割り込み信号の生成を有効にする。またホストドライバは、ＳＤホストコントローラ２４を制御してＶＤＤ２をオンし、そして、ＳＤホストコントローラ２４を制御してカード存在検出信号ＰＲＳＮＴ＃をアサートする。カード存在検出信号ＰＲＳＮＴ＃がアサートされることにより、ＰＣＩｅインタフェースコントローラ２３１が動作を開始する。これにより、メモリカード３の動作モードはＰＣＩｅ／ＮＶＭｅモードに変更される。そして、ホストドライバは、スリープ状態に遷移する（ステップＳ３８）。

【0107】

ＯＳの再起動に起因してホストドライバがＣＰＵ２１によって起動された場合には、ホストドライバは、まず、コネクタにメモリカード３が挿入されているか否かを示すＳＤホストコントローラ２４内の特定のレジスタの値をチェックすることによって、コネクタにメモリカード３が挿入されているか否かを判定する（ステップＳ４１）。ＯＳの再起動中にホストコントローラ２４に電源が供給され続ける場合は、ホストコントローラ２４内の各レジスタの値は保存されている。ＯＳの再起動中にホストコントローラ２４への電源の供給が停止された場合は、各レジスタの値は初期値に設定される。コネクタにメモリカード３が挿入されている場合は、コネクタにメモリカード３が挿入されているか否かを示す特定のレジスタの値は、ＯＳの再起動中にホストコントローラ２４への電源の供給が停止された時に、コネクタにメモリカード３が挿入されていないことを示す値に一旦設定されるが、ホストコントローラ２４に電源が再び供給された時に、コネクタにメモリカード３が挿入されていることを示す値に再び設定される。フラグ（ＰＣＩｅＦｅｒｒ）はホストコントローラ２４内のフラグレジスタ２４３に格納されているので、ＯＳの再起動中にホストコントローラ２４に電源が供給され続ける場合は、ホストコントローラ２４は、ＰＣＩｅエラーの発生を検出したことを示す値（＝１）を示すフラグ（ＰＣＩｅＦｅｒｒ）を保持し続ける。一方、ＯＳの再起動中にホストコントローラ２４への電源の供給が停止されると、フラグ（ＰＣＩｅＦｅｒｒ）は、ＰＣＩｅエラーが発生していないことを示すデフォルト値（初期値＝０）に設定される。このように、フラグ（ＰＣＩｅＦｅｒｒ）が初期値（＝０）に設定されるようにしているのは、ホストコントローラ２４への電源の供給が停止されている間にメモリカード３が別のメモリカードに交換される場合があるためである。

【0108】

なお、ＯＳが再起動された場合にフラグ（ＰＣＩｅＦｅｒｒ）の内容（＝１）を有効に利用できるようにするために、ホスト装置２は、ＯＳの再起動中、少なくともホストコントローラ２４へ電源を供給し続けるように構成されていてもよい。この場合、フラグ（ＰＣＩｅＦｅｒｒ）の内容（＝１）は失われない。また、ホストコントローラ２４に電源が供給されている間は、ホストコントローラ２４のカード検出機能は有効に機能する。したがって、ＯＳの再起動中にメモリカード３が新たなメモリカードに交換された場合には、ホストコントローラ２４は、新たなメモリカードの挿入を検出することができ、そしてフラグ（ＰＣＩｅＦｅｒｒ）をＰＣＩｅエラーが発生していないことを示すデフォルト値（初期値＝０）に設定することができる。

【0109】

メモリカード３のＰＣＩｅエラーの発生が検出された後に、メモリカード３が交換されることなくＯＳが再起動され且つＯＳの再起動中にホストコントローラ２４への電源の供給がされた場合には、メモリカード３の動作モードはＳＤモードからＰＣＩｅ／ＮＶＭｅモードに再び変更され、そして、ＰＣＩｅエラーの発生が再び検出される。しかし、ホストドライバは、ＰＣＩｅエラーの発生を認識することができるので、メモリカード３の動作モードをＳＤモードに戻すことができ。さらに、ホストドライバは、ＰＣＩｅ／ＮＶＭｅモードにおけるエラーの発生をユーザに通知することもできる。

【0110】

図６の説明に戻る。ホストドライバは、コネクタにメモリカード３が挿入されていると判定した場合（ステップＳ４１のＹＥＳ）、ステップＳ３２の処理に進む。

【0111】

ホストドライバは、ＳＤホストコントローラ２４を制御して、第１電源電圧ＶＤＤ１をオンする（ステップＳ３２）。具体的には、ＳＤホストコントローラ２４は、ＶＤＤ１をオンするための第１の電源電圧制御信号ＶＤＤ１―ＯＮを電源回路２５に供給する。そして、ホストドライバは、ＳＤホストコントローラ２４を制御して、メモリカード３へＳＤクロックを供給する（ステップＳ３３）。これにより、メモリカード３はＳＤモードで動作を開始する。

【0112】

そして、ホストドライバは、ＳＤホストコントローラ２４を制御して、ビット「ＰＣＩｅ Ａｖａｉｌａｂｉｌｉｔｙ」が１に設定されたＳＤコマンド「ＣＭＤ８」をメモリカード３に送信する。ＳＤコマンド「ＣＭＤ８」を受信すると、メモリカード３は、ＰＣＩｅ／ＮＶＭｅモードをサポートしているか否かを示すビット「ＰＣＩｅ Ｒｅｓｐｏｎｓｅ」を含むレスポンス「Ｒ７」をＳＤホストコントローラ２４に返す。

【0113】

ホストドライバは、レスポンス「Ｒ７」に含まれるビット「ＰＣＩｅ Ｒｅｓｐｏｎｓｅ」をＳＤホストコントローラ２４から読み出し、またフラグ（ＰＣＩｅＦｅｒｒ）をＳＤホストコントローラ２４から読み出す。

【0114】

ホストドライバは、読み出したビット「ＰＣＩｅ Ｒｅｓｐｏｎｓｅ」と、読み出したフラグ（ＰＣＩｅＦｅｒｒ）とに基づいて、メモリカード３を制御するために使用すべき動作モードを決定する（ステップＳ３５）。

【0115】

メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしていない場合（ＰＣＩｅ Ｒｅｓｐｏｎｓｅ＝０）、またはＰＣＩｅＦｅｒｒ＝１である場合、ホストドライバは、ＳＤモード初期化処理を実行する（ステップＳ３６）。これにより、メモリカード３はＳＤモードに維持される。

【0116】

換言すれば、ＰＣＩｅＦｅｒｒ＝１である場合には、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしているか否かにかかわらず、ホストドライバは、メモリカード３がＳＤモードで動作するようにＳＤホストコントローラ２４を制御する。つまり、たとえメモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしていても、ホストドライバは、メモリカード３を、ＳＤモードを使用して制御する。この結果、ＰＣＩｅエラーが再び発生することを防止することができる。

【0117】

一方、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしており（ＰＣＩｅ Ｒｅｓｐｏｎｓｅ＝１）且つＰＣＩｅＦｅｒｒ＝０である場合、ホストドライバは、ＳＤホストコントローラ２４を制御して、ＰＣＩｅ／ＮＶＭｅモードへの切り替えを実行する（ステップ３７）。そして、ホストドライバは、スリープ状態に遷移する（ステップＳ３８）。

【0118】

一方、コネクタにメモリカード３が挿入されていない場合（ステップＳ４１のＮＯ）、ホストドライバは、即座にスリープ状態に遷移する（ステップＳ３８）。

【0119】

なお、ホストドライバによってＣＭＤ０が発行された場合も（ステップＳ５１）、ステップＳ３２からの処理が実行される。

【0120】

以上説明したように、本実施形態によれば、ＰＣＩｅ／ＮＶＭｅモードおよびＳＤモードで動作可能なメモリカード３とホスト装置２とを含むメモリシステム１において、ＳＤホストコントローラ２４は、メモリカード３がＰＣＩｅ／ＮＶＭｅモードをサポートしている場合、メモリカード３の動作モードがＳＤモードからＰＣＩｅ／ＮＶＭｅモードに変更されるように、ＶＤＤ１がオンされている状態でＶＤＤ２をオンし且つカード存在検出信号ＰＲＳＮＴ＃をアサートする。メモリカード３がＰＣＩｅ／ＮＶＭｅモードである間、ＳＤホストコントローラ２４は、リセット信号ＰＥＲＳＴ＃を監視する。カード存在検出信号ＰＲＳＮＴ＃とリセット信号ＰＥＲＳＴ＃の双方が共にアサートされている期間が第１期間以上続いた場合に、ＳＤホストコントローラ２４は、ＰＣＩｅ／ＮＶＭｅモードにおいてエラー（回復不能エラー）が発生したことを検出し、ホストドライバを起動するための割り込み信号を生成する。この割り込み信号によって、ホストドライバが起動される。したがって、標準ＰＣＩｅ／ＮＶＭｅドライバが使用される環境においても、メモリカード３の動作モードをＳＤモードに戻すことができる。

【0121】

なお、本実施形態では、メモリカード３がＳＤ Ｅｘｐｒｅｓｓ カードとして実現されている場合を想定したが、本実施形態のホスト装置２の構成は、第１インタフェースを介してホスト装置２と通信する第１動作モードおよび第１インタフェースとは異なる第２インタフェースを介してホスト装置２と通信する第２動作モードをサポートする様々なメモリカードに適用可能である。

【0122】

本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変化は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0123】

１…メモリシステム、２…ホスト装置、３…メモリカード、２１…ＣＰＵ、２２…システムメモリ、２３…システムコントローラ、２４…ＳＤホストコントローラ、２５…電源回路、２６…スイッチ回路、２３１…ＰＣＩｅインタフェースコントローラ、２３２…割り込みコントローラ、２４１…ＲｅｓＴｉｍｅｒ、２４２…タイムアウト値レジスタ、２４３…フラグレジスタ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】