特開 2022-50016 メモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022050016

(43)【公開日】2022-03-30

(54)【発明の名称】メモリシステム

(51)【国際特許分類】

   G06F 12/06 20060101AFI20220323BHJP

   G06F 12/00 20060101ALI20220323BHJP

【ＦＩ】

G06F12/06 515H

G06F12/00 597U

【審査請求】未請求

【請求項の数】42

【出願形態】ＯＬ

(21)【出願番号】P 2020156369

(22)【出願日】2020-09-17

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(72)【発明者】

【氏名】齊藤 貴樹

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA08

5B160AA14

5B160AB26

(57)【要約】

【課題】書き込み性能を向上させることが可能なメモリシステムを提供することにある。
【解決手段】実施形態に係るメモリシステムにおいて、コントローラは、不揮発性メモリに書き込むべきデータ及び論理アドレスが指定された書き込みコマンドがホストから受信された場合に、コントローラの内部状態または不揮発性メモリの状態に基づいてデータの書き込み方式を決定し、第１方式が決定された場合、第１方式でデータを不揮発性メモリの第１メモリ領域に書き込み、第２方式が決定された場合、第２方式でデータを不揮発性メモリの第２メモリ領域に書き込む。第１方式は、書き込みコマンドにおいて指定されている論理アドレスに対応づけられている物理アドレスにデータを書き込む書き込み方式である。第２方式は、論理アドレスとは関係なくデータの書き込み先としてコントローラによって指定されている物理アドレスにデータを書き込む書き込み方式である。
【選択図】図２１

【特許請求の範囲】

【請求項1】

ホストに接続可能なメモリシステムにおいて、
不揮発性メモリと、
前記不揮発性メモリを制御するコントローラと
を具備し、
前記不揮発性メモリは、第１及び第２メモリ領域を有し、
前記コントローラは、
前記不揮発性メモリに書き込むべきデータ及び前記ホストが前記データにアクセスするための論理アドレスが指定された書き込みコマンドが前記ホストから受信された場合に、前記コントローラの内部状態または前記不揮発性メモリの状態に基づいて前記データを書き込む書き込み方式を決定し、
前記書き込み方式として第１方式が決定された場合、前記第１方式で前記データを前記第１メモリ領域に書き込み、
前記書き込み方式として第２方式が決定された場合、前記第２方式で前記データを前記第２メモリ領域に書き込む
ように構成されており、
前記第１方式は、前記データが前記第２メモリ領域に書き込まれる時点で前記書き込みコマンドにおいて指定されている論理アドレスに対応づけられている物理アドレスに前記データを書き込む書き込み方式であり、
前記第２方式は、前記データが前記第２メモリ領域に書き込まれる時点で前記論理アドレスとは関係なく前記データの書き込み先として前記コントローラによって指定されている物理アドレスに前記データを書き込む書き込み方式である
メモリシステム。

【請求項2】

前記コントローラは、前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記第１メモリ領域内の物理アドレスとの対応関係を第１アドレス変換データを用いて管理し、前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係を第２アドレス変換データを用いて管理する請求項１記載のメモリシステム。

【請求項3】

前記第１アドレス変換データにおいて管理される対応関係は、第１管理単位で管理され、
前記第２アドレス変換データにおいて管理される対応関係は、前記第１管理単位よりも小さい第２管理単位で管理される
請求項２記載のメモリシステム。

【請求項4】

前記第２管理単位は、前記ホストの前記メモリシステムに対するアクセス単位に基づいて定められる請求項３記載のメモリシステム。

【請求項5】

前記不揮発性メモリは、前記不揮発性メモリの外部から並列してアクセスされる単位で区画される複数のバンクを有し、
前記第１及び第２メモリ領域の各々は、前記複数のバンクに跨って確保されている
請求項１～４のいずれか一項に記載のメモリシステム。

【請求項6】

前記不揮発性メモリは、複数の不揮発性メモリチップを備え、
前記第２メモリ領域は、前記第１メモリ領域とは異なる不揮発性メモリチップに確保されている
請求項１～５のいずれか一項に記載のメモリシステム。

【請求項7】

前記第２メモリ領域は、前記物理アドレスにデータが書き込まれた回数に基づいて前記論理アドレスと前記物理アドレスとの対応関係を変更するウェアレベリング処理を実行する単位に基づいて定められる請求項１～６のいずれか一項に記載のメモリシステム。

【請求項8】

前記コントローラは、前記第２メモリ領域内の前記データの書き込み先として前記コントローラによって指定されている物理アドレスをリングバッファ方式で管理する請求項１～７のいずれか一項に記載のメモリシステム。

【請求項9】

前記コントローラは、前記不揮発性メモリの外部から並列してアクセスされる単位で区画されるバンク内に１以上の前記第２メモリ領域を設け、前記第２メモリ領域の各々の前記データの書き込み先として前記コントローラによって指定されている物理アドレスをそれぞれリングバッファ方式で管理する請求項８記載のメモリシステム。

【請求項10】

前記第１メモリ領域及び前記第２メモリ領域は、前記不揮発性メモリの外部から並列してアクセスされる単位で区画されるバンクを有し、
前記コントローラは、前記書き込みコマンドにおいて指定されているデータを前記第２メモリ領域に書き込む場合、前記データが書き込まれる前記第１メモリ領域のバンクとは異なるバンクを、書き込み先として選択する
請求項１～９のいずれか一項に記載のメモリシステム。

【請求項11】

前記コントローラは、前記書き込みコマンドにおいて指定されているデータを前記第１メモリ領域に書き込む際にリードモディファイライト処理を実行する必要がある場合、前記書き込み方式として第２方式を決定する請求項１～１０のいずれか一項に記載のメモリシステム。

【請求項12】

前記コントローラは、所定時間内に書き込みコマンドが発生する回数が予め定められている値未満である場合、前記書き込み方式として第１方式を決定する請求項１～１０のいずれか一項に記載のメモリシステム。

【請求項13】

前記コントローラは、前記書き込みコマンドにおいて指定されているデータが書き込まれる前記第１メモリ領域がビジー状態にある場合、前記書き込み方式として第２方式を決定する請求項１～１０のいずれか一項に記載のメモリシステム。

【請求項14】

前記コントローラは、前記書き込みコマンドにおいて指定されている論理アドレスが近い過去に他の書き込みコマンドにおいて指定されている場合、前記書き込み方式として第２方式を決定する請求項１～１０のいずれか一項に記載のメモリシステム。

【請求項15】

前記コントローラは、
前記ホストが前記メモリシステムにアクセスする際に使用した論理アドレスと前記第１メモリ領域内の物理アドレスとの対応関係を管理するための第１アドレス変換データの一部をキャッシュし、
前記書き込みコマンドにおいて指定されている論理アドレスがキャッシュミスと判定された場合、前記書き込み方式として第２方式を決定する
請求項１～１０のいずれか一項に記載のメモリシステム。

【請求項16】

前記コントローラは、
前記書き込みコマンドにおいて指定されているデータをバッファ領域に格納し、
前記バッファ領域に格納されているデータが前記第１または第２メモリ領域に書き込まれる前に前記メモリシステムが電源から遮断されたことが検知された場合、前記バッファ領域に格納されているデータを前記第２方式で前記第２メモリ領域に書き込む
請求項１～１５のいずれか一項に記載のメモリシステム。

【請求項17】

前記コントローラは、
前記第２メモリ領域内のデータの書き込みまたは読み出しができない不良領域の位置を管理し、
前記書き込みコマンドにおいて指定されているデータを前記第２メモリ領域に書き込む場合、前記不良領域を回避する
請求項１～１６のいずれか一項に記載のメモリシステム。

【請求項18】

前記コントローラは、前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係が管理される第２管理単位のデータを複数パッキングして誤り訂正用のパリティを生成するＥＣＣ回路を含む請求項１～１７のいずれか一項に記載のメモリシステム。

【請求項19】

前記コントローラは、前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係が管理される第２管理単位のデータ毎に誤り訂正用のパリティを生成するＥＣＣ回路を含む請求項１～１７のいずれか一項に記載のメモリシステム。

【請求項20】

前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係は、セットアソシアティブ方式で管理される請求項１～１９のいずれか一項に記載のメモリシステム。

【請求項21】

前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係は、リスト方式で管理される請求項１～１９のいずれか一項に記載のメモリシステム。

【請求項22】

前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記第１メモリ領域内の物理アドレスとの対応関係が同一の管理単位として管理される複数のデータが格納される第２メモリ領域内の物理アドレスと前記論理アドレスとの対応関係は、同一のインデックスに対応づけて管理される請求項２０または２１記載のメモリシステム。

【請求項23】

前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係は、前記論理アドレスを用いて計算されるハッシュ値を用いて管理される請求項２０～２２のいずれか一項に記載のメモリシステム。

【請求項24】

前記コントローラは、前記不揮発性メモリから読み出すべきデータにアクセスするための論理アドレスが指定された読み出しコマンドが前記ホストから受信された場合、前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係を管理するための第２アドレス変換データを参照して、前記読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスを取得する請求項２０または２１に記載のメモリシステム。

【請求項25】

前記コントローラは、前記第２アドレス変換データを参照して前記読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスを取得することができない場合、前記論理アドレスと前記第１メモリ領域内の物理アドレスとの対応関係を管理するための第１アドレス変換データを参照して、前記読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスを取得する請求項２４記載のメモリシステム。

【請求項26】

前記コントローラは、
前記論理アドレスと前記第１メモリ領域内の物理アドレスとの対応関係を管理する第１アドレス変換データ及び前記第２アドレス変換データを並列に参照し、
前記読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスが前記第２アドレス変換データにおいて管理されている場合、前記第２アドレス変換データから前記物理アドレスを取得し、
前記読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスが前記第２アドレス変換データにおいて管理されていない場合、前記第１アドレス変換データから前記物理アドレスを取得する
請求項２４記載のメモリシステム。

【請求項27】

前記コントローラは、前記第２メモリ領域に書き込まれたデータを前記第１メモリ領域に書き戻す請求項１～２６のいずれか一項に記載のメモリシステム。

【請求項28】

前記コントローラは、前記第２メモリ領域に書き込まれたデータのうち有効なデータを前記第１メモリ領域に書き戻す請求項２７記載のメモリシステム。

【請求項29】

前記コントローラは、前記第２メモリ領域に書き込まれているデータが前記第１メモリ領域に書き戻される場合、前記不揮発性メモリの外部から並列してアクセスされる単位で区画されるバンクに書き込まれている有効なデータの数または前記バンク内に設けられるリンクバッファで管理されている有効なデータの数に基づいて前記第１メモリ領域に書き戻されるデータを選択する請求項２７または２８記載のメモリシステム。

【請求項30】

前記コントローラは、前記第１メモリ領域に対して実行されるパトロール・リフレッシュ処理時に前記第２メモリ領域に書き込まれたデータを前記第１メモリ領域に書き戻す請求項２７～２９のいずれか一項に記載のメモリシステム。

【請求項31】

前記コントローラは、前記不揮発性メモリからデータを読み出すための読み出しコマンドが前記ホストから受信された場合に前記第２メモリ領域に書き込まれたデータを前記第１メモリ領域に書き戻す請求項２７～３０のいずれか一項に記載のメモリシステム。

【請求項32】

前記コントローラは、前記物理アドレスにデータが書き込まれた回数に基づいて前記論理アドレスと前記物理アドレスとの対応関係を変更するウェアレベリング処理時に前記第２メモリ領域に書き込まれたデータを前記第１メモリ領域に書き戻す請求項２７～３１のいずれか一項に記載のメモリシステム。

【請求項33】

前記コントローラは、前記メモリシステムの再起動時に、前記第２メモリ領域に書き込まれたデータを前記第１メモリ領域に書き戻す請求項２７～３２のいずれか一項に記載のメモリシステム。

【請求項34】

前記コントローラは、
前記書き込みコマンドにおいて指定されているデータをバッファ領域に格納し、
前記バッファ領域に格納されているデータが前記第２メモリ領域に書き込まれた場合、前記データが前記バッファ領域に格納されている状態を維持し、
前記第２メモリ領域に書き込まれたデータを前記第１メモリ領域に書き戻す場合、前記バッファ領域に格納されているデータを前記第１メモリ領域に書き込む
請求項２７～３３のいずれか一項に記載のメモリシステム。

【請求項35】

前記コントローラは、前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係を管理する第２アドレス変換データを更新する際に、前記更新に関する更新ログを生成して前記不揮発性メモリに書き込む請求項１～３４のいずれか一項に記載のメモリシステム。

【請求項36】

前記コントローラは、前記不揮発性メモリ内に前記第２アドレス変換データの一部毎に前記更新ログの格納領域を設け、前記第２アドレス変換データの一部を更新したときに生成された更新ログを、前記第２アドレス変換データの一部に対応する格納領域に書き込む請求項３５記載のメモリシステム。

【請求項37】

前記コントローラは、前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係を管理する第２アドレス変換データの少なくとも更新された一部を前記不揮発性メモリに書き込む請求項１～３６のいずれか一項に記載のメモリシステム。

【請求項38】

前記コントローラは、前記第２アドレス変換データの更新された一部が前記不揮発性メモリに書き込まれた後、前記不揮発性メモリに書き込まれた前記更新された一部に関する更新ログを破棄する請求項３７記載のメモリシステム。

【請求項39】

前記コントローラは、前記メモリシステムの再起動時に、前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係を管理する第２アドレス変換データ及び前記第２アドレス変換データの一部を更新したときに生成された更新ログを前記不揮発性メモリから読み出し、前記更新ログに基づいて前記第２アドレス変換データを更新する請求項１～３８のいずれか一項に記載のメモリシステム。

【請求項40】

前記コントローラは、
前記論理アドレスと前記第２メモリ領域内の物理アドレスとの対応関係を第２アドレス変換データを用いて管理し、
前記第２メモリ領域に書き込まれているデータと同一の論理アドレスのデータが前記第１メモリ領域または前記第２メモリ領域に書き込まれた場合、前記第２アドレス変換データにおいて管理されている前記論理アドレス及び前記第２メモリ領域内の物理アドレスとの対応関係を無効化する
請求項１～３９のいずれか一項に記載のメモリシステム。

【請求項41】

前記第２メモリ領域のサイズは前記メモリシステムの外部から指定される請求項１～４０のいずれか一項に記載のメモリシステム。

【請求項42】

前記外部から指定可能である前記第２メモリ領域のサイズは、パーティションまたはネームスペース毎に指定される請求項４１記載のメモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリシステムに関する。

【背景技術】

【0002】

近年では、ストレージクラスメモリ（以下、ＳＣＭと表記）と称される不揮発性メモリを備えるメモリシステム（ＳＣＭモジュール）を備えるコンピュータシステムが知られている。

【0003】

このようなメモリシステムは、ＤＲＡＭ（Dynamic Random Access Memory）等のメインメモリ（主記憶装置）とＳＳＤ（Solid State Drive）等のストレージ装置との中間的な性質を有するため、メインメモリとして用いることも可能であるし、ストレージ装置として用いることも可能である。

【0004】

しかしながら、ＳＣＭはＣＰＵによって指定されたアドレスに基づいて不連続な順序でデータを書き込むランダムライト（Random Write）時のレイテンシが長く、当該ＳＣＭに対する書き込み性能を向上させることが求められている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１８－１５６２６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

そこで、本発明が解決しようとする課題は、書き込み性能を向上させることが可能なメモリシステムを提供することにある。

【課題を解決するための手段】

【0007】

実施形態によれば、ホストに接続可能なメモリシステムが提供される。前記メモリシステムは、不揮発性メモリと、前記不揮発性メモリを制御するコントローラとを具備する。前記不揮発性メモリは、第１及び第２メモリ領域を有する。前記コントローラは、前記不揮発性メモリに書き込むべきデータ及び前記ホストが前記データにアクセスするための論理アドレスが指定された書き込みコマンドが前記ホストから受信された場合に、前記コントローラの内部状態または前記不揮発性メモリの状態に基づいて、前記データを書き込む書き込み方式を決定し、前記書き込み方式として第１方式が決定された場合、前記第１方式で前記データを前記第１メモリ領域に書き込み、前記書き込み方式として第２方式が決定された場合、前記第２方式で前記データを前記第２メモリ領域に書き込むように構成されている。前記第１方式は、前記データが前記第１メモリ領域に書き込まれる時点で前記書き込みコマンドにおいて指定されている論理アドレスに対応づけられている物理アドレスに前記データを書き込む書き込み方式である。前記第２方式は、前記データが前記第２メモリ領域に書き込まれる時点で前記論理アドレスとは関係なく前記データの書き込み先として前記コントローラによって指定されている物理アドレスに前記データを書き込む書き込み方式である。

【図面の簡単な説明】

【0008】

【図1】実施形態に係るメモリシステムを備えるコンピュータシステムの構成の一例を示す図。

【図2】実施形態の比較例におけるＳＣＭモジュールの構成の一例を示すブロック図。

【図3】実施形態の比較例におけるＳＣＭの内部構造の一例について説明するための図。

【図4】実施形態の比較例におけるアドレス変換テーブルについて説明するための図。

【図5】実施形態の比較例において論理アドレスの上位ビットをインデックスとして用いることを示す図。

【図6】実施形態の比較例においてＳＣＭに格納されるデータのデータ構造について説明するための図。

【図7】実施形態の比較例においてＳＣＭに格納されるデータの物理的な配置の一例を示す図。

【図8】実施形態の比較例における第１バッファ管理テーブルの一例を示す図。

【図9】実施形態の比較例における第２バッファ管理テーブルの一例を示す図。

【図10】実施形態の比較例に係るＳＣＭモジュールの処理手順の一例を示すフローチャート。

【図11】実施形態の比較例における書き込み処理の処理手順の一例を示すフローチャート。

【図12】実施形態の比較例におけるバッファ管理処理の処理手順の一例を示すフローチャート。

【図13】実施形態の比較例における不揮発化処理の処理手順の一例を示すフローチャート。

【図14】実施形態の比較例における読み出し処理の処理手順の一例を示すフローチャート。

【図15】実施形態の比較例における書き込み回数管理テーブルの一例を示す図。

【図16】実施形態の比較例におけるウェアレベリング処理の概要について説明するための図。

【図17】実施形態の比較例におけるウェアレベリング処理の処理手順の一例を示すフローチャート。

【図18】実施形態の比較例におけるパトロール・リフレッシュ処理の処理手順の一例を示すフローチャート。

【図19】実施形態の比較例における電源断検知処理の処理手順の一例を示すフローチャート。

【図20】実施形態の比較例に係るＳＣＭモジュールの動作の概要を示す図。

【図21】実施形態に係るＳＣＭモジュールの動作の概要を示す図。

【図22】実施形態に係るＳＣＭモジュールの構成の一例を示すブロック図。

【図23】実施形態におけるＳＣＭの内部構造の一例について説明するための図。

【図24】実施形態における第２メモリ領域の空き領域の管理について具体的に説明するための図。

【図25】実施形態における空き領域管理テーブルの一例を示す図。

【図26】実施形態における第２アドレス変換テーブルの一例を示す図。

【図27】実施形態において論理アドレスの下位ビットをインデックス、上位ビットをタグとして用いることを示す図。

【図28】実施形態における書き込み処理の処理手順の一例を示すフローチャート。

【図29】実施形態における書き込み先選択処理の処理手順の一例を示すフローチャート。

【図30】実施形態における第２メモリ領域に対する不揮発化処理の処理手順の一例を示すフローチャート。

【図31】実施形態における書き戻し処理の処理手順の一例を示すフローチャート。

【図32】実施形態における第２アドレス変換テーブルを不揮発化する処理の処理手順の一例を示すフローチャート。

【図33】実施形態におけるテーブル更新ログの管理方式について説明するための図。

【図34】実施形態におけるテーブル更新ログを用いた第２アドレス変換テーブルの更新の概要を示す図。

【図35】実施形態におけるウェアレベリング処理の処理手順の一例を示すフローチャート。

【図36】実施形態におけるパトロール・リフレッシュ処理の処理手順の一例を示すフローチャート。

【図37】実施形態における電源断検知処理の処理手順の一例を示すフローチャート。

【図38】実施形態におけるＳＣＭの内部構造の別の例について説明するための図。

【図39】実施形態におけるＨｅａｄポインタ及びＴａｉｌポインタについて説明するための図。

【図40】実施形態におけるチャンク管理テーブルの一例を示す図。

【図41】実施形態におけるＳＣＭの内部構造の更に別の例について説明するための図。

【図42】実施形態におけるチャンク管理テーブルの別の例を示す図。

【図43】実施形態における第２メモリ領域の空き領域の管理方式の別の例について説明するための図。

【図44】実施形態における空き領域管理テーブルの別の例を示す図。

【図45】実施形態に係るＳＣＭモジュールの構成の別の例を示すブロック図。

【図46】実施形態において第２メモリ領域を確保するためのＳＣＭチップを追加する構成について説明するための図。

【図47】６４Ｂｙｔｅのデータ毎にＥＣＣパリティを生成する構成について説明するための図。

【図48】実施形態において論理アドレスの上位ビット及び下位ビットをタグとして用い、タグとして用いる以外の部分をインデックスとして用いることを示す図。

【図49】実施形態における第２アドレス変換テーブルの別の例を示す図。

【図50】実施形態における第２アドレス変換テーブルの更に別の例を示す図。

【図51】実施形態における第２アドレス変換テーブルの更に別の例を示す図。

【発明を実施するための形態】

【0009】

以下、図面を参照して、実施形態について説明する。
図１は、本実施形態に係るメモリシステムを備えるコンピュータシステムの構成の一例を示す。

【0010】

図１に示すように、コンピュータシステム１は、ＣＰＵ１０、ＤＲＡＭ２０、ＳＣＭモジュール３０、ストレージ装置４０、アクセラレータ５０及びネットワークインタフェース６０等を備える。なお、本実施形態に係るメモリシステムは、図１に示すＳＣＭモジュール３０として実現されている。

【0011】

ＣＰＵ１０は、コンピュータシステム１全体の動作を制御し、例えばＳＣＭモジュール３０及びストレージ装置４０等に対してホストとして動作する。なお、ＣＰＵ１０は、例えばパーソナルコンピュータ、サーバ装置、携帯電話、撮像装置、携帯端末（タブレットコンピュータまたはスマートフォン等）、ゲーム機器または車載端末（カーンナビゲーションシステム等）に搭載されていてもよい。なお、図１においては１つのＣＰＵ１０のみが示されているが、当該ＣＰＵ１０は他の複数のＣＰＵと接続されていてもよい。

【0012】

ＤＲＡＭ２０は、ＣＰＵ１０とメモリバスを介して接続され、コンピュータシステム１においてメインメモリとして用いられる。

【0013】

ＳＣＭモジュール３０は、ストレージクラスメモリ（ＳＣＭ）と称される不揮発性メモリを備えるメモリシステムである。ＳＣＭモジュール３０は、ＤＲＡＭ２０とストレージ装置４０との中間的な性能を有する。具体的には、ＳＣＭモジュール３０の記憶容量はＤＲＡＭよりも大きく、ＳＣＭモジュール３０に対するアクセス速度はストレージ装置４０よりも高速である。また、ＳＣＭモジュール３０は、ＤＲＡＭ２０とは異なり不揮発性を有する。このような性能を有することから、ＳＣＭモジュール３０は、メインメモリとして使用することも可能であるし、補助記憶装置として使用することも可能である。図１において、ＳＣＭモジュール３０は、メモリバスを介してＣＰＵ１０と接続されているが、例えば他のバス、スイッチまたはネットワークを介してＣＰＵ１０と接続されていてもよい。

【0014】

本実施形態においては、ＣＰＵ１０からＳＣＭモジュール３０に対して書き込みコマンド（ライト要求）及び読み出しコマンド（リード要求）等が発行されるが、当該ＣＰＵ１０からのＳＣＭモジュール３０に対するアクセス単位は６４Ｂｙｔｅとする。なお、ＳＣＭモジュール３０の構成の詳細については後述する。

【0015】

ストレージ装置４０は、例えばＳＳＤとして実現される補助記憶装置であり、ＣＰＵ１０とＰＣＩ Ｅｘｐｒｅｓｓバス等を介して接続される。

【0016】

アクセラレータ５０は、コンピュータシステム１における処理速度を向上（加速）させる機器である。

【0017】

ネットワークインタフェース６０は、ネットワークを介してコンピュータシステム１が外部の機器等と通信を実行するためのインタフェースである。

【0018】

なお、図１に示すコンピュータシステム１の構成は一例であり、当該コンピュータシステム１は、少なくとも一部の構成要素が省略されていてもよいし、他の構成要素が追加されていてもよい。

【0019】

以下、本実施形態に係るＳＣＭモジュール（メモリシステム）３０について説明する前に、本実施形態の比較例に係るＳＣＭモジュールについて説明する。

【0020】

図２は、本実施形態の比較例に係るＳＣＭモジュール（メモリシステム）３０´の構成の一例を示すブロック図である。

【0021】

図２に示すように、ＳＣＭモジュール３０´は、ＳＣＭコントローラ３１´、ＳＣＭ３２´及びＤＲＡＭ３３´を備える。

【0022】

ＳＣＭコントローラ３１´は、ＣＰＵインタフェース（Ｉ／Ｆ）３１１´、制御部３１２´、データ転送部３１３´、バッファ３１４´、バッファ管理部３１５´、アドレス変換部３１６´、ＥＣＣエンコーダ３１７´、ＥＣＣデコーダ３１８´、ＳＣＭインタフェース（Ｉ／Ｆ）３１９´及びＤＲＡＭインタフェース（Ｉ／Ｆ）３２０´を含む。

【0023】

なお、本実施形態の比較例におけるＳＣＭコントローラ３１´に含まれる機能部の全部または一部は、例えばハードウェアによって実現されてもよいし、ソフトウェアによって実現されてもよいし、ハードウェア及びソフトウェアの組み合わせ構成によって実現されてもよい。

【0024】

ＣＰＵインタフェース３１１´は、ＣＰＵ１０とＳＣＭモジュール３０´との間の通信を実行するように構成されたインタフェース回路である。具体的には、ＣＰＵインタフェース３１１´は、ＣＰＵ１０からの各種コマンドを受信する。ＣＰＵ１０からの各種コマンドには、上記した書き込みコマンド及び読み出しコマンド等が含まれる。

【0025】

制御部３１２´は、ＳＣＭモジュール３０´の動作を司る機能を有する。制御部３１２´は、例えばＣＰＵ等を含み、ＤＲＡＭ３３´にロードされた制御プログラム（ファームウェア）を実行する。制御部３１２´の動作は、この制御プログラムによって制御される。

【0026】

ここで、上記したＣＰＵインタフェース３１１´によって書き込みコマンドが受信された場合には、当該書き込みコマンドに基づいてＳＣＭ３２´にデータが書き込まれるが、データ転送部３１３´は、ＳＣＭインタフェース３１９´を介して当該データをＳＣＭ３２´に転送する。また、ＣＰＵインタフェース３１１´によって読み出しコマンドが受信された場合には、当該読み出しコマンドに基づいてＳＣＭ３２´からデータが読み出されるが、データ転送部３１３´は、ＣＰＵインタフェース３１１´を介して当該データをＣＰＵ１０に転送する。

【0027】

なお、書き込みコマンドに基づいてＳＣＭ３２´に書き込まれるデータ及び読み出しコマンドに基づいてＳＣＭ３２´から読み出されたデータは、一時的にバッファ３１４´に格納（バッファ）される。本実施形態において、バッファ３１４´は、ＳＣＭ３２´と比較して高速なアクセスが可能な揮発性を有する記憶装置によって実現されているものとする。なお、バッファ３１４´は、ＤＲＡＭ３３´によって実現されていてもよい。

【0028】

バッファ管理部３１５´は、バッファ３１４´が有する記憶領域（以下、バッファ領域と表記）の割り当て及び解放や当該バッファ３１４´に格納されたデータの管理等（以下、バッファ管理と表記）を行う。

【0029】

ここで、ＣＰＵ１０（ホスト）がＳＣＭモジュール３０´にアクセスする（データを書き込むまたは読み出す）際には論理アドレスが指定されるが、このようにＣＰＵ１０によって指定される論理アドレス（つまり、ＣＰＵ１０がＳＣＭモジュール３０´にアクセスする際に使用する論理アドレス）と当該論理アドレスを使用してアクセスされるＳＣＭ３２´内の物理的な位置を示す物理アドレスとの対応関係は、アドレス変換テーブルを用いて管理される。

【0030】

なお、本実施形態及び本実施形態の比較例において、「アドレス変換テーブル」とは、論理アドレスと物理アドレスとの対応関係を管理するためのデータであればよく、テーブル形式とは異なるデータ構造（ツリー構造等）を有していてもよい。本実施形態及び本実施形態の比較例においてテーブルと称される他のデータについても同様である。

【0031】

アドレス変換部３１６´は、例えば書き込み要求または読み出し要求においてＣＰＵ１０によって指定されている論理アドレスを、アドレス変換テーブルを参照して物理アドレスに変換する。ＳＣＭモジュール３０´においては、このようにアドレス変換部３１６´によって変換された物理アドレスに基づいてＳＣＭ３２´にアクセスすることができる。

【0032】

なお、ＳＣＭセル（メモリセル）はデータの書き込みを繰り返すと疲弊する。このため、ＳＣＭモジュール３０´の製品寿命を延ばすために、後述するウェアレベリング処理が実行される。この場合、論理アドレスと物理アドレスとの対応関係が変更されるがこのような対応関係の変更はアドレス変換テーブルにおいて管理される。

【0033】

ＥＣＣエンコーダ３１７´及びＥＣＣデコーダ３１８´は、データに含まれるエラーの検出及び訂正を行うためのＥＣＣ（Error Correcting Code）回路を構成する。ＥＣＣエンコーダ３１７´は、ＳＣＭ３２´にデータが書き込まれる際に、当該データに対して誤り訂正用のパリティ（ＥＣＣパリティ）を生成する処理（ＥＣＣエンコード処理）を実行する。ＥＣＣデコーダ３１８´は、ＳＣＭ３２´からデータが読み出される際に、当該データに対して生成されたパリティに基づいて当該データに含まれるエラーを検出し、当該検出されたエラーを訂正する処理（ＥＣＣデコード処理）を実行する。

【0034】

また、例えばＥＣＣデコード処理による誤り訂正処理が失敗するような場合があり得るが、その場合における処理等については、本実施形態及び本実施形態の比較例においてはその詳しい説明を省略する。

【0035】

ＳＣＭインタフェース３１９´は、ＳＣＭ３２´を制御するように構成されたメモリ制御回路である。ＳＣＭコントローラ３１´は、ＳＣＭインタフェース３１９´を介してＳＣＭ３２´と電気的に接続される。

【0036】

ＤＲＡＭインタフェース（Ｉ／Ｆ）３２０´は、ＤＲＡＭ３３´を制御するように構成されたＤＲＡＭ制御回路である。

【0037】

ＳＣＭ３２´は複数のＳＣＭチップを備え、当該ＳＣＭチップの各々には複数のメモリセル（記憶素子）が含まれる。ＳＣＭ３２´は、２次元構造を有するＳＣＭであってもよいし、３次元構造を有するＳＣＭであってもよい。なお、本比較例においては、ＳＣＭ３２´は２次元構造を有するＳＣＭであるものとして説明する。以下に説明する本実施形態においても同様である。

【0038】

ここで、図２に示す例において、ＳＣＭ３２´は、ＳＣＭ０～ＳＣＭ２ｓ－１の２ｓ個のＳＣＭチップを備えている。この場合、ＳＣＭコントローラ３１´にはｓ個のＳＣＭインタフェース３１９´が含まれており、当該ＳＣＭインタフェース３１９´の各々にはそれぞれ２つのＳＣＭチップが接続されている。

【0039】

なお、ここではＳＣＭ３２´が複数のＳＣＭチップを備える構成であるものとして説明したが、当該ＳＣＭ３２´は、複数のＳＣＭパッケージを備える構成であってもよい。また、ＳＣＭチップまたはＳＣＭパッケージは単数であってもよいが、本比較例等においては、複数のＳＣＭチップ（ＳＣＭパッケージ）が並んで配置されているものとして説明する。

【0040】

ＤＲＡＭ３３´は、揮発性メモリであり、例えばＳＣＭコントローラ３１´（制御部３１２´）において実行されるソフトウェアの一時的なバッファ等として用いられる。また、ＤＲＡＭ３３´には、アドレス変換テーブルが格納（キャッシュ）されてもよい。この場合、ＤＲＡＭ３３´にはアドレス変換テーブルの全体が格納されてもよいし、当該アドレス変換テーブルの一部が格納されてもよいが、本比較例等においては、便宜的に、アドレス変換テーブルの全体がＤＲＡＭ３３´に格納されるものとして説明する。なお、ＳＣＭモジュール３０´は、ＤＲＡＭ３３´の代わりにＳＲＡＭ（Static Random Access Memory）等を備える構成であってもよい。

【0041】

また、ＳＣＭモジュール３０´は、図２に示すように電源断検知部３４´及びバッテリ３５´を更に備えていてもよい。

【0042】

電源断検知部３４´は、ＳＣＭモジュール３０´が外部からの電源が遮断されたこと（以下、電源断と表記）を検知する。なお、電源断検知部３４´によって検知される電源断には、予期せず、ＳＣＭモジュール３０´が不正に電源から遮断されたこと（不正電源断）が含まれる。

【0043】

電源断検知部３４´によって電源断が検知された場合、バッテリ３５は、ＳＣＭモジュール３０´に対して電力を供給する。これにより、ＳＣＭモジュール３０´は、電源断が発生した場合であっても継続して動作することが可能となる。

【0044】

次に、図３を参照して、図２に示すＳＣＭ３２´の内部構造の一例について説明する。図３においては、ＳＣＭ３２´に備えられる１つのＳＣＭチップの内部構造について説明するが、他のＳＣＭチップについても同様の内部構造を有している。

【0045】

ＳＣＭ３２´は、ＳＣＭコントローラ３１´（ＳＣＭ３２´の外部）から並列してアクセスされる単位で区画される複数のＢａｎｋを有する。図３に示す例では、ＳＣＭ３２´（１つのＳＣＭチップ）は、Ｂａｎｋ０～ＢａｎｋＢ－１を有している。

【0046】

また、ＳＣＭ３２´が有するＢａｎｋ０～ＢａｎｋＢ－１は、それぞれ複数のＰａｇｅ（ページ）に分割される。図３に示す例では、Ｂａｎｋ０～ＢａｎｋＢ－１の各々は、それぞれＰ個のＰａｇｅ（Ｐａｇｅ０～Ｐ－１）に分割されている。

【0047】

このＰａｇｅの中にはメモリセル（記憶素子）が含まれており、ＳＣＭモジュール３０´（またはＳＣＭ３２´）においては、このＰａｇｅ単位でデータが書き込まれる。なお、１つのＰａｇｅに書き込むことが可能なデータのサイズは例えば８Ｂｙｔｅ、１６Ｂｙｔｅまたは３２Ｂｙｔｅ等である。Ｐａｇｅ単位でデータを書き込む際には、ＳＣＭチップ番号、Ｂａｎｋ番号（Ｂａｎｋを識別するための識別子）及びＰａｇｅ番号（Ｐａｇｅを識別するための識別子）が指定される。

【0048】

また、Ｐａｇｅ単位で書き込まれたデータにアクセスする際も同様に、ＳＣＭチップ番号、Ｂａｎｋ番号（Ｂａｎｋを識別するための識別子）及びＰａｇｅ番号（Ｐａｇｅを識別するための識別子）が指定される。

【0049】

なお、上記したＳＣＭ３２´においては、Ｉｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ（Ｗｒｉｔｅ）方式でデータを書き込むことができる。Ｉｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式とは、所望のＰａｇｅにデータを書き込むことが可能な方式であり、具体的には、例えば書き込みコマンドに基づくデータがＳＣＭ３２´に書き込まれる時点で当該書き込みコマンドにおいて指定されている論理アドレスに対応づけられている物理アドレスに当該データを書き込む（上書きする）書き込み方式である。

【0050】

以下、図４を参照して、アドレス変換テーブルについて説明する。図４に示すように、アドレス変換テーブルにおいては、インデックスに対応づけて物理アドレス（ＳＣＭ物理アドレス）及びＶａｌｉｄが格納されている。

【0051】

インデックスは、ＣＰＵ１０によって指定される論理アドレスから導出される値である。また、ネームスペースやパーティションが指定可能なＳＣＭモジュールの場合、インデックスは、ＣＰＵ１０によって指定されるネームスペースやパーティションと論理アドレスとから導出される値であってもよい。具体的には、ＣＰＵ１０は、ＳＣＭモジュール３０にアクセスする際に、論理アドレスとネームスペースやパーティションの識別番号とを指定する。ＳＣＭモジュール３０は、各ネームスペースや各パーティションの先頭インデックス番号を管理し、ＣＰＵ１０によって指定されたネームスペースやパーティションの識別番号を用いて、先頭インデックス番号を取得する。更に、この先頭インデックス番号に、ＣＰＵ１０によって指定される論理アドレスから導出されたインデックスのオフセットを加算することによって、アドレス変換テーブルにおいて用いられるインデックスを導出する。

【0052】

物理アドレスは、対応づけられているインデックスに基づいてアクセスされるＳＣＭ３２´内の物理アドレスである。なお、物理アドレスによれば、アクセスすべきＳＣＭチップ番号、Ｂａｎｋ番号及びＰａｇｅ番号を把握することができる。

【0053】

Ｖａｌｉｄは、アドレス変換テーブルの各エントリの情報の有効または無効を示す。なお、Ｖａｌｉｄ「１」はエントリの情報が有効であることを示し、Ｖａｌｉｄ「０」はエントリの情報が無効であることを示す。エントリの情報が無効とは、インデックス（論理アドレス）に対応するデータがＳＣＭ３２´にないことをいう。

【0054】

上記したアドレス変換テーブルによれば、ＣＰＵ１０によって指定される論理アドレスをインデックスとして参照することによって物理アドレス（ＳＣＭ物理アドレス）を取得することができる。

【0055】

ここで、上記したようにＣＰＵ１０のアクセス単位が６４Ｂｙｔｅであるものとすると、当該ＣＰＵ１０のアクセス単位（６４Ｂｙｔｅ単位）で論理アドレスと物理アドレスとの対応関係を管理することが好ましい。しかしながら、このように６４Ｂｙｔｅ単位で論理アドレスと物理アドレスとの対応関係を管理した場合には、アドレス変換テーブルのサイズ（容量）が巨大化する。

【0056】

なお、アドレス変換テーブルはＳＣＭ３２´に格納されて不揮発化されているが、当該アドレス変換テーブルを参照する場合、当該アドレス変換テーブルは例えばＤＲＡＭ３３´にキャッシュされる。このような場合においてアドレス変換テーブルのサイズが巨大化すると、大容量のＤＲＡＭ３３´（メモリ）が必要となり、ＳＣＭモジュール３０´のコストに与える影響が大きい。更に、大容量化のために例えば複数のＤＲＡＭパッケージを実装しようとしたとしても、基板に搭載できない場合もある。

【0057】

このため、本実施形態の比較例に係るＳＣＭモジュール３０´においては、アドレス変換テーブルにおける論理アドレスと物理アドレスとの対応関係を、より大きい単位で管理する。ここでは、６４Ｂｙｔｅ単位ではなく２５６Ｂｙｔｅ単位で管理する。なお、アドレス変換テーブルの管理単位は、後述するウェアレベリングの単位である。

【0058】

この場合、図５に示すＣＰＵ１０によって指定される論理アドレス（６４Ｂｙｔｅ単位のアドレス）の上位ビット（下位２ビットのオフセット以外の部分）をアドレス変換テーブルにおけるインデックスとして用いる。

【0059】

これによれば、アドレス変換テーブルの１つのエントリで、インデックス及び２ビットのオフセットによって表されるアライメントの揃った４つの連続する論理アドレスと物理アドレスとの対応関係を管理する（つまり、２５６Ｂｙｔｅのデータ毎に論理アドレスと物理アドレスとの対応関係を管理する）ことができる。

【0060】

なお、図４において説明した論理アドレス（から導出されるインデックス）及び物理アドレスは一例であり、以下の説明においては、当該論理アドレス及び物理アドレスを、適宜、簡略化して示す場合がある。

【0061】

ここで、図６を参照して、ＳＣＭ３２´に格納されるデータ（ＥＣＣフレーム）のデータ構造について簡単に説明する。

【0062】

本実施形態の比較例では、論理アドレスと物理アドレスとの対応関係を２５６Ｂｙｔｅ単位で管理しており、ＥＣＣフレームのサイズも同じサイズに合わせる。当該２５６Ｂｙｔｅのデータは、メタデータ及びＥＣＣパリティが付加された単一のＥＣＣフレームとしてＳＣＭ３２´に格納される。

【0063】

２５６Ｂｙｔｅのデータは、ＣＰＵ１０のアクセス単位である６４Ｂｙｔｅのデータ×４から構成される。

【0064】

メタデータは、ＥＣＣフレームを構成する２５６Ｂｙｔｅのデータに関するデータであり、例えば当該２５６Ｂｙｔｅのデータが書き込まれる際にアドレス変換テーブルにおいて参照したインデックス（ＣＰＵ１０によって指定される論理アドレスのうちのオフセット以外の部分）等を含む。また、メタデータには、例えばＥＣＣフレームを構成する２５６Ｂｙｔｅのデータのうちの４つの６４Ｂｙｔｅのデータの各々が有効であるか否かの情報等が含まれていてもよい。

【0065】

ＥＣＣパリティは、ＥＣＣフレームを構成する２５６Ｂｙｔｅのデータ及びメタデータに対して生成された誤り訂正用のパリティである。

【0066】

ＳＣＭ３２´においては様々な要因（例えば、データが書き込まれた後、長時間放置しておいた等）によりデータを正しく読み出すことができない場合があるため、ＥＣＣパリティを付加することにより、４つの６４Ｂｙｔｅのデータ及びメタデータに対してＥＣＣ保護を実施する。なお、ＥＣＣパリティを用いた訂正を行うためには、２５６Ｂｙｔｅのデータ、メタデータ及びＥＣＣパリティを含むＥＣＣフレーム全体を読み出す必要がある。そのため、例えば６４Ｂｙｔｅのデータのみをリードする場合もＥＣＣフレーム全体を読み出す。また、６４Ｂｙｔｅのみにライトする場合は後述するリードモディファイライト（Read Modify Write）処理が必要である。

【0067】

なお、上記したＥＣＣフレーム（４つの６４Ｂｙｔｅのデータ、メタデータ及びＥＣＣパリティ）は、例えば図７に示すように、Ｂａｎｋ番号（ここでは、０）及びＰａｇｅ番号（ここでは、５）が共通するＳＣＭ０～ＳＣＭｎ内の領域（つまり、Ｂａｎｋ０のＰａｇｅ５）に書き込まれるものとする。単一のＥＣＣフレームをこのような物理的な配置とした（つまり、ＳＣＭ３２´に備えられる複数のＳＣＭチップ内のＰａｇｅにインタリーブさせて配置した）場合には、当該４つの６４Ｂｙｔｅのデータ、メタデータ及びＥＣＣパリティを一斉に読み出してＥＣＣフレームを取得するようなことが可能となる。

【0068】

ここで、上記したアドレス変換テーブルに格納されている物理アドレスによれば、例えばＳＣＭ０～ＳＣＭｎの各々のＢａｎｋ０のＰａｇｅ５にＥＣＣフレーム（４つの６４Ｂｙｔｅのデータ、メタデータ及びＥＣＣパリティ）が書き込まれていることを把握することができるが、ＣＰＵ１０によって指定される論理アドレスは実際には６４Ｂｙｔｅ単位である。この場合、ＳＣＭ０～ＳＣＭｎのＢａｎｋ０のＰａｇｅ５に書き込まれているＥＣＣフレーム（２５６Ｂｙｔｅのデータ）の中のＣＰＵ１０がアクセスすべき６４Ｂｙｔｅのデータは、当該論理アドレスの下位２ビット（オフセット）によって特定可能である。

【0069】

なお、図７において説明したデータの物理的な配置は一例であり、単一のＥＣＣフレームが書き込まれているＰａｇｅのグループが適切に把握されるのであれば、他の配置を採用してもよい。

【0070】

また、上記したようにＳＣＭ３２´には書き込みコマンドにおいてＣＰＵ１０によって指定されているデータが書き込まれるが、当該ＳＣＭ３２´には、このようなデータ以外にシステム管理情報も格納される。システム管理情報には、上記したアドレス変換テーブル、ファームウェア及びＳＣＭコントローラ３１´に含まれる各機能部（機能ブロック）のパラメータ設定値等が含まれる。なお、システム管理情報は、ＳＣＭ３２´の予め定められた領域（固定領域）に格納されていればよい。

【0071】

次に、本実施形態の比較例におけるバッファ管理の概要について説明する。本実施形態の比較例において、例えば書き込みコマンドがＣＰＵ１０から受信された場合には、当該書き込みコマンドに基づいてＳＣＭ３２´に書き込まれるデータは一時的にバッファ３１４´に格納される。同様に、例えば読み出しコマンドがＣＰＵ１０から受信された場合には、当該読み出しコマンドに基づいてＳＣＭ３２´から読み出されたデータは一時的にバッファ３１４´に格納される。

【0072】

このようにバッファ３１４´にデータを格納するためにはバッファ領域の割り当て及び解放を適切に行う必要があるが、このようなバッファ領域（バッファ３１４´の空き領域）は、図８に示す第１バッファ管理テーブルを用いて管理される。

【0073】

図８に示すように、第１バッファ管理テーブルは、バッファ領域エントリ番号に対応づけて使用中フラグを格納する。

【0074】

バッファ領域エントリ番号は、バッファ領域に付されている番号である。なお、本実施形態の比較例においては、１つのバッファ領域エントリ番号が付されているバッファ領域には６４Ｂｙｔｅのデータが格納される。換言すれば、バッファ３１４´においては、６４Ｂｙｔｅ単位でデータが管理される。

【0075】

使用中フラグは、対応するバッファ領域エントリ番号が付されているバッファ領域が使用中であるか否かを示すフラグである。なお、図８に示す例では、使用中フラグ「１」はバッファ領域が使用中であることを示し、使用中フラグ「０」はバッファ領域が使用中でないことを示している。

【0076】

このような第１バッファ管理テーブルによれば、書き込みコマンドまたは読み出しコマンドがＣＰＵ１０から受信された場合に、使用中フラグ「０」に対応づけられているバッファ領域エントリ番号が付されているバッファ領域（つまり、空き領域）を当該コマンドに応じたデータに割り当てることができる。

【0077】

なお、例えば書き込みコマンドに基づいて一時的にバッファ３１４´（内のバッファ領域）に格納されたデータがＳＣＭ３２´に書き込まれた場合または読み出しコマンドに基づいて一時的にバッファ３１４´（内のバッファ領域）に格納されたデータがＣＰＵ１０に送信された場合、当該データが格納されていたバッファ領域は解放され、他のデータに割り当てられる。ここで、バッファ領域エントリ番号の数（つまり、エントリ数）が多い場合には、第１バッファ管理テーブルから解放されたバッファ領域（空き領域）を探索するのに時間がかかる。このようなバッファ領域の割り当てのレイテンシを短縮するために、解放されたバッファ領域に付されているバッファ領域エントリ番号をキューイングしておく構成としてもよい。これによれば、バッファ領域の割り当ての際にキューの先頭からバッファ領域エントリ番号を取得し、当該取得されたバッファ領域エントリ番号が付されているバッファ領域を割り当てることができる。

【0078】

上記したようにバッファ３１４´の空き領域は第１バッファ管理テーブルを用いて管理されるが、当該バッファ３１４´に格納されたデータは、図９に示す第２バッファ管理テーブルを用いて管理される。なお、第２バッファ管理テーブルにおいては、バッファ３１４´に格納されるデータを、上記したＥＣＣフレームに合わせて２５６Ｂｙｔｅ単位で管理する。

【0079】

図９に示すように、第２バッファ管理テーブルは、Ｖａｌｉｄ、論理アドレス上位ビット及びデータ管理番号０～３を対応づけて格納する。

【0080】

Ｖａｌｉｄは、当該Ｖａｌｉｄを含む第２バッファ管理テーブルのエントリが有効（使用中）であるか無効（未使用）であるかを示す。なお、Ｖａｌｉｄ「１」はエントリが有効であることを示し、Ｖａｌｉｄ「０」はエントリが無効であることを示す。

【0081】

論理アドレス上位ビットは、上記したアドレス変換テーブルに格納されているインデックスに相当する。すなわち、論理アドレス上位ビットは、当該論理アドレス上位ビット及び２ビットのオフセットによって表されるアライメントの揃った４つの連続する論理アドレスを表している。

【0082】

データ管理番号０～３は、それぞれ論理アドレス上位ビット及び２ビットのオフセットによって表されるアライメントの揃った４つの連続する論理アドレスを使用してアクセスされるデータ（つまり、４つの６４Ｂｙｔｅのデータ）の各々に対応している。すなわち、データ管理番号０～３は、ＣＰＵ１０によって指定される論理アドレスの下位２ビット（オフセット）に相当する。

【0083】

具体的には、データ管理番号０は、論理アドレス上位ビット及び２ビットのオフセットによって表されるアライメントの揃った４つの連続する論理アドレスのうちの先頭の論理アドレスを使用してアクセスされるデータに対応している。データ管理番号１は、論理アドレス上位ビット及び２ビットのオフセットによって表される４つのアライメントの揃った連続する論理アドレスのうちの２番目の論理アドレスを使用してアクセスされるデータに対応している。データ管理番号２は、論理アドレス上位ビット及び２ビットのオフセットによって表されるアライメントの揃った４つの連続する論理アドレスのうちの３番目の論理アドレスを使用してアクセスされるデータに対応している。データ管理番号３は、論理アドレス上位ビット及び２ビットのオフセットによって表されるアライメントの揃った４つの連続する論理アドレスのうちの４番目の論理アドレスを使用してアクセスされるデータに対応している。

【0084】

また、データ管理番号０～３の各々は、それぞれＲｅａｄｙ及びバッファ領域エントリ番号と対応づけられている。Ｒｅａｄｙは、データ管理番号０～３の各々に対応するデータがＲｅａｄｙ状態であるか否かを示す。なお、Ｒｅａｄｙ「１」はデータ管理番号０～３の各々に対応するデータがＲｅａｄｙ状態にあることを示し、Ｒｅａｄｙ「０」はデータ管理番号０～３の各々に対応するデータがＲｅａｄｙ状態にない（つまり、ＮｏｔＲｅａｄｙ状態にある）ことを示す。なお、Ｒｅａｄｙ状態とは、データ管理番号０～３の各々に対応するデータがバッファ領域に格納されており、当該データにアクセス可能な状態をいう。

【0085】

バッファ領域エントリ番号は、データ管理番号０～３の各々に対応するデータが格納されているバッファ領域に付されている番号である。

【0086】

ここで、例えば論理アドレス上位ビット及び２ビットのオフセットによって表されるアライメントの揃った４つの連続する論理アドレスを使用してアクセスされるデータのうちの先頭の論理アドレスを使用してアクセスされるデータがバッファ領域エントリ番号「０ｘ００」が付されているバッファ領域に格納された場合、第２バッファ管理テーブルにおいては、当該論理アドレス上位ビットに対応づけられているデータ管理番号０のＲｅａｄｙに「１」が設定され、当該データ管理番号０のバッファ領域エントリ番号に「０ｘ００」が設定される。

【0087】

一方、アライメントの揃った４つの連続する論理アドレスを使用してアクセスされるデータのうちの先頭の論理アドレスを使用してアクセスされるデータ以外のデータがバッファ領域に格納されていないものとすると、当該論理アドレス上位ビットに対応づけられているデータ管理番号１～３のＲｅａｄｙには「０」が設定されている。

【0088】

なお、図９に示す第２バッファ管理テーブルにおいて、同一の論理アドレス上位ビットを含むエントリの数は最大で１つであるものとする。

【0089】

以下、図１０のフローチャートを参照して、本実施形態の比較例に係るＳＣＭモジュール３０´の処理手順の一例について説明する。なお、ここでは説明を簡単にするために、ＳＣＭコントローラ３１´は１つずつコマンドを処理していくものとする。

【0090】

まず、ＣＰＵ１０からコマンドが送信された場合、当該コマンドは、ＣＰＵインタフェース３１１´によって受信される。ＣＰＵインタフェース３１１´によって受信されたコマンドは、例えば制御部３１２´によって受理される（ステップＳ１）。

【0091】

ここで、制御部３１２´によって受理されるコマンド（つまり、ＣＰＵ１０から送信されるコマンド）には、例えば書き込みコマンド及び読み出しコマンド等が含まれる。

【0092】

このため、制御部３１２´は、ステップＳ１において受理されたコマンドが書き込みコマンドであるか否かを判定する（ステップＳ２）。

【0093】

ステップＳ１において受理されたコマンドが書き込みコマンドであると判定された場合（ステップＳ２のＹＥＳ）、ＳＣＭコントローラ３１´においては、例えば制御部３１２´による制御の下、当該書き込みコマンドに基づく書き込み処理が実行される（ステップＳ３）。なお、ステップＳ３において実行される書き込み処理の詳細については後述する。

【0094】

一方、ステップＳ１において受理されたコマンドが書き込みコマンドでないと判定された場合（ステップＳ２のＮＯ）、制御部３１２´は、受理されたコマンドが読み出しコマンドであるか否かを判定する（ステップＳ４）。

【0095】

ステップＳ１において受理されたコマンドが読み出しコマンドであると判定された場合（ステップＳ４のＹＥＳ）、ＳＣＭコントローラ３１´においては、例えば制御部３１２´による制御の下、当該読み出しコマンドに基づく読み出し処理が実行される（ステップＳ５）。なお、ステップＳ５において実行される読み出し処理の詳細については後述する。

【0096】

一方、ステップＳ１において受理されたコマンドが読み出しコマンドでないと判定された場合（ステップＳ４のＮＯ）、ＳＣＭコントローラ３１´においては、例えば制御部３１２´による制御の下、当該コマンド（つまり、書き込みコマンド及び読み出しコマンド以外の他のコマンド）に基づく処理が実行される。なお、書き込みコマンド及び読み出しコマンド以外のコマンドとしては、例えばＳＣＭモジュール３０´における各種設定の変更を指示するコマンド（以下、設定変更コマンドと表記）がある。ステップＳ１において受理されたコマンドが設定変更コマンドである場合には、ＳＣＭコントローラ３１´においては、例えば制御部３１２´による制御の下、当該設定変更コマンドに基づく設定変更処理が実行される。なお、設定変更処理においては、例えばファームウェアの更新及びＳＣＭモジュール３０´の動作モードの変更等が実施される。

【0097】

次に、図１１のフローチャートを参照して、本実施形態の比較例に係るＳＣＭモジュール３０´において実行される書き込み処理（図１０に示すステップＳ３の処理）の処理手順の一例について説明する。

【0098】

書き込み処理は図１０に示すステップＳ１において受理されたコマンドが書き込みコマンドである場合に実行されるが、バッファ管理部３１５´は、当該書き込みコマンドにおいて指定されているデータ（以下、書き込み対象データと表記）に対してバッファ領域を割り当てる（ステップＳ１１）。

【0099】

具体的には、バッファ管理部３１５´は、上記した第１バッファ管理テーブルを参照し、使用中フラグ「０」に対応づけて当該第１バッファ管理テーブルに格納されているバッファ領域エントリ番号（つまり、未使用状態のエントリ）を検索する。バッファ管理部３１５´は、検索されたバッファ領域エントリ番号に対応づけて第１バッファ管理テーブルに格納されている使用中フラグを「１（つまり、使用中の状態）」に設定する。

【0100】

なお、ここでは書き込みコマンドが受理された後に実行される書き込み処理においてバッファ領域を割り当てるものとして説明したが、ＣＰＵ１０から書き込みコマンドが受理されてからバッファ領域（空き領域）を探索すると時間がかかるため、例えばコマンドが受理される前に複数のバッファ領域をまとめて割り当てておくような構成とすることも可能である。

【0101】

次に、データ転送部３１３´は、書き込み対象データをバッファ３１４´に転送する（ステップＳ１２）。このステップＳ１２の処理が実行されることにより、書き込み対象データは、ステップＳ１１において割り当てられたバッファ領域（つまり、第１バッファ管理テーブルから検索されたバッファ領域エントリ番号が付されているバッファ領域）に格納される。

【0102】

ステップＳ１２の処理が実行されると、バッファ管理部３１５´は、バッファ領域に格納された書き込み対象データを第２バッファ管理テーブルにおいて管理するための処理（以下、バッファ管理処理と表記）を実行する（ステップＳ１３）。なお、このバッファ管理処理の詳細については後述する。

【0103】

ステップＳ１３の処理が実行されると、制御部３１２´は、図１０に示すステップＳ１において受理された書き込みコマンドに対する応答（完了応答）をＣＰＵ１０に送信する（ステップＳ１４）。なお、ステップＳ１４の処理が実行された後は、ＳＣＭモジュール３０´においてＣＰＵ１０からの他のコマンドを受理（または処理）することが可能となる。

【0104】

ここで、バッファ３１４´は上記したように揮発性を有するため、当該バッファ３１４´に格納されたデータは、ＳＣＭ３２´に格納することによって不揮発化する必要がある。

【0105】

このため、バッファ３１４´に格納されているデータを不揮発化するか否かが判定される（ステップＳ１５）。このステップＳ１５においては、例えばバッファ３１４´の空き領域（の容量）が予め定められた値未満である場合に、バッファ３１４´に格納されているデータを不揮発化すると判定される。なお、バッファ領域の空き領域は、第１バッファ管理テーブルを参照することによって把握することができる。

【0106】

また、ステップＳ１５においては、例えば第２バッファ管理テーブルに格納されているＶａｌｉｄ「１」を含むエントリの数が予め定められた数以上である場合に、バッファ３１４´に格納されているデータを不揮発化すると判定されてもよい。更に、ステップＳ１５においては、同一の論理アドレス上位ビットに対応づけて第２バッファ管理テーブルに格納されているデータ管理番号０～３に対応するデータの全てがバッファ３１４´に格納されている（つまり、第２バッファ管理テーブルにおいて管理されている２５６Ｂｙｔｅのデータが揃っている）場合に、当該バッファ３１４´に格納されているデータを不揮発化すると判定されてもよい。また、ステップＳ１５においては、ＣＰＵ１０からのＳＣＭモジュール３０´に対するアクセス負荷が低いタイミングでバッファ３１４´に格納されているデータを不揮発化すると判定されてもよい。

【0107】

バッファ３１４´に格納されているデータを不揮発化すると判定された場合（ステップＳ１５のＹＥＳ）、当該データを不揮発化する処理（以下、不揮発化処理と表記）が実行される（ステップＳ１６）。なお、この不揮発化処理の詳細については後述する。

【0108】

一方、バッファ３１４´に格納されているデータを不揮発化しないと判定された場合（ステップＳ１５のＮＯ）、図１１に示す書き込み処理は終了される。

【0109】

図１１に示す例においては、ステップＳ１５においてバッファ３１４´に格納されているデータを不揮発化すると判定された場合にステップＳ１６の処理が実行されるものとして説明したが、バッファ３１４´に格納されているデータを直ぐに不揮発化するような場合には、ステップＳ１５の処理は省略されてもよい。

【0110】

次に、図１２のフローチャートを参照して、上記したバッファ管理処理（図１１に示すステップＳ１３の処理）の処理手順の一例について説明する。

【0111】

まず、第２バッファ管理テーブルのエントリの割り当てを行う。この場合、バッファ管理部３１５´は、図１０に示すステップＳ１において受理された書き込みコマンドにおいて指定されている論理アドレス（以下、対象論理アドレスと表記）に基づいて、第２バッファ管理テーブルに格納されているエントリを検索する処理を実行する（ステップＳ２１）。このステップＳ２１においては、Ｖａｌｉｄ「１」及び対象論理アドレスの上位ビットを含むエントリ（つまり、Ｖａｌｉｄが「１」であり、対象論理アドレスの上位ビットと一致する論理アドレス上位ビットを含むエントリ）が第２バッファ管理テーブルから検索される。

【0112】

ステップＳ２１の処理が実行された結果に基づいて、エントリが第２バッファ管理テーブルに存在しているか否かが判定される（ステップＳ２２）。ステップＳ２２においては、ステップＳ２１においてエントリが発見された（ヒットした）場合にはエントリが第２バッファ管理テーブルに存在していると判定され、当該ステップＳ２１においてエントリが発見されない（ヒットしない）場合にはエントリが第２バッファ管理テーブルに存在していないと判定される。

【0113】

エントリが存在していないと判定された場合（ステップＳ２２のＮＯ）、バッファ管理部３１５´は、Ｖａｌｉｄ「０」を含むエントリ（つまり、未使用状態のエントリ）を第２バッファ管理テーブルから検索する（ステップＳ２３）。

【0114】

ステップＳ２３の処理が実行されると、バッファ管理部３１５´は、当該ステップＳ２３において検索されたエントリを使用中状態に変更する（ステップＳ２４）。この場合、ステップＳ２３において検索されたエントリに含まれるＶａｌｉｄに「１」、論理アドレス上位ビットに対象論理アドレスの上位ビットが設定される。

【0115】

なお、ステップＳ２３において検索されたエントリにはデータ管理番号０～３が含まれており、当該データ管理番号０～３の各々にはＲｅａｄｙが対応づけられているが、当該データ管理番号０～３の各々に対応づけられている全てのＲｅａｄｙには初期値として「０」が設定される。これにより、対象論理アドレスの上位ビット（論理アドレス上位ビット）に対応づけられている全てのデータ管理番号０～３（に対応するデータ）がＮｏｔＲｅａｄｙ状態に設定される（ステップＳ２５）。

【0116】

一方、エントリが存在していると判定された場合（ステップＳ２２のＹＥＳ）、上記したステップＳ２３～Ｓ２５の処理は実行されない。

【0117】

すなわち、上記した第２バッファ管理テーブルのエントリの割り当てにおいては、ステップＳ２１においてエントリ（該当エントリ）が発見されれば当該エントリを用い、当該ステップＳ２１においてエントリが検索されない場合には新たなエントリを割り当てるような処理が実行される。

【0118】

次に、上記した図１１に示すステップＳ１２の処理が実行されることによってバッファ領域に格納された書き込み対象データを、第２バッファ管理テーブルに登録する処理を実行する。

【0119】

ここで、上記した書き込みコマンドにおいて指定されている対象論理アドレスの下位ビット（２ビットのオフセット）によれば、ステップＳ２１またはＳ２３において発見されたエントリに含まれるデータ管理番号０～３のうち、書き込み対象データ（当該書き込みコマンドにおいて指定されているデータ）に対応するデータ管理番号を特定することができる。

【0120】

この場合、バッファ管理部３１５´は、書き込み対象データに対応するデータ管理番号に対応づけられているＲｅａｄｙが「１」である（つまり、当該データ管理番号に対応するデータがＲｅａｄｙ状態にある）か否かを判定する（ステップＳ２６）。

【0121】

書き込み対象データに対応するデータ管理番号に対応づけられているＲｅａｄｙが「１」であると判定された場合（ステップＳ２６のＹＥＳ）、当該データ管理番号に対応づけられているバッファ領域エントリ番号が付されているバッファ領域にはデータが格納されている（つまり、当該データがＲｅａｄｙ状態にある）。

【0122】

ここで、書き込み対象データに対応するデータ管理番号に対応づけられているＲｅａｄｙが「１」であるということは、当該データ管理番号に対応づけられているバッファ領域のデータを上書きすることを意味する。この場合、バッファ領域に格納されているデータ（つまり、既にバッファされているデータ）は不要であり、破棄してよい。よって、バッファ管理部３１５´は、上記したデータ管理番号に対応づけられているバッファ領域エントリ番号が付されているバッファ領域を解放する（ステップＳ２７）。この場合、バッファ管理部３１５´は、書き込み対象データに対応するデータ管理番号に対応づけられているバッファ領域エントリ番号に対応づけて第１バッファ管理テーブルに格納されている使用中フラグに「０」を設定する（つまり、当該バッファ領域エントリ番号を含むエントリを未使用状態に設定する）。

【0123】

ステップＳ２７の処理が実行されると、バッファ管理部３１５´は、上記した図１１に示すステップＳ１２の処理が実行されることによって書き込み対象データが格納されたバッファ領域に付されているバッファ領域エントリ番号を、当該書き込み対象データに対応するデータ管理番号に対応づけられているバッファ領域エントリ番号に登録する（ステップＳ２８）。

【0124】

一方、書き込み対象データに対応するデータ管理番号に対応づけられているＲｅａｄｙが「１」でない（つまり、Ｒｅａｄｙが「０」である）と判定された場合（ステップＳ２６のＮＯ）、バッファ管理部３１５´は、上記した図１１に示すステップＳ１２の処理が実行されることによって書き込み対象データが格納されたバッファ領域に付されているバッファ領域エントリ番号を、当該データ管理番号に対応づけられているバッファ領域エントリ番号に登録する（ステップＳ２９）。

【0125】

また、バッファ管理部３１５´は、書き込み対象データに対応するデータ管理番号に対応づけられているＲｅａｄｙに「１」を設定する（ステップＳ３０）。これにより、バッファ３１４´（バッファ領域）に格納された書き込み対象データがＲｅａｄｙ状態に設定される。

【0126】

上記した図１２に示すバッファ管理処理によれば、書き込みコマンドにおいて指定されているデータ（つまり、ＣＰＵ１０からのデータ）は常に最新のデータであるため、当該データは無条件で第２バッファ管理テーブルに登録される。

【0127】

次に、図１３のフローチャートを参照して、上記した不揮発化処理（図１１に示すステップＳ１６の処理）の処理手順の一例について説明する。なお、不揮発化処理とは、バッファ３１４´に格納されているデータをＳＣＭ３２´に書き込む処理をいう。

【0128】

まず、バッファ管理部３１５´は、第２バッファ管理テーブルを参照して、不揮発化の対象となるデータ（以下、不揮発化対象データと表記）を選択する（ステップＳ４１）。

【0129】

なお、ステップＳ４１においては、例えばバッファ３１４´に格納されているデータのうち最初にバッファ３１４´に格納されたデータ（つまり、最も古いデータ）を不揮発化対象データとして選択することができる。

【0130】

また、ステップＳ４１においては、ＳＣＭ３２において管理される２５６Ｂｙｔｅのデータが揃っているエントリが存在する場合には、当該２５６Ｂｙｔｅのデータを不揮発化対象データとして選択してもよい。なお、「２５６Ｂｙｔｅのデータが揃っているエントリ」とは、Ｖａｌｉｄが「１」であり、同一の論理アドレス上位ビットに対応づけられているデータ管理番号０～３の全てのＲｅａｄｙが「１」であるエントリをいう。

【0131】

次に、アドレス変換部３１６´は、上記した図４に示すようなアドレス変換テーブルを参照して、対象論理アドレス（図１０に示すステップＳ１において受理された書き込みコマンドにおいて指定されている論理アドレス）を物理アドレスに変換する（ステップＳ４２）。この場合、アドレス変換部３１６´は、対象論理アドレスの上位ビット（つまり、インデックス）に対応づけてアドレス変換テーブルに格納されている物理アドレス（以下、対象物理アドレスと表記）を取得する。

【0132】

ステップＳ４２の処理が実行されると、制御部３１２´は、対象データをＳＣＭ３２´に書き込む際にリードモディファイライト処理が必要であるか否かを判定する（ステップＳ４３）。

【0133】

ここで、本実施形態の比較例においては、Ｉｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式でＳＣＭ３２´にデータが書き込まれるが、上記したようにアドレス変換テーブルにおいてはアライメントの揃った４つの連続する論理アドレスを使用してアクセスされる２５６Ｂｙｔｅのデータ単位で管理されており、当該２５６Ｂｙｔｅのデータは、メタデータ及びＥＣＣパリティが付加されたＥＣＣフレームとしてＳＣＭ３２´に格納されている。なお、このＥＣＣフレーム中のＥＣＣパリティは、当該ＥＣＣフレーム中の２５６Ｂｙｔｅのデータ及びメタデータに対して生成されている。

【0134】

このため、例えば単に対象論理アドレスから変換された対象物理アドレスを使用することによって６４Ｂｙｔｅの不揮発化対象データがＳＣＭ３２´に書き込まれた場合、当該ＳＣＭ３２´において管理されている２５６Ｂｙｔｅのデータが変更されることになり、ＥＣＣフレーム中のＥＣＣパリティによる誤り訂正性能を維持することができない。

【0135】

この場合、ステップＳ４２において対象論理アドレスから変換された対象物理アドレスを使用して同一のＥＣＣフレームを構成する２５６Ｂｙｔｅのデータを読み出し（リードし）、当該２５６Ｂｙｔｅのデータの一部（６４Ｂｙｔｅのデータ）を不揮発化対象データに変更して新たなメタデータ及びＥＣＣパリティを付与する。すなわち、６４Ｂｙｔｅの不揮発化対象データをＳＣＭ３２´に書き込む（つまり、不揮発化する）ためには、新たなメタデータ及びＥＣＣパリティが付された２５６Ｂｙｔｅのデータ単位でＳＣＭ３２´に書き込む必要がある。このように２５６Ｂｙｔｅのデータを読み出して、ＥＣＣフレームを再構成して、ＳＣＭ３２´に書き込む処理をリードモディファイライト処理という。

【0136】

よって、例えばＥＣＣフレームを構成するアライメントの揃った４つの連続する論理アドレスを使用してアクセスされる２５６Ｂｙｔｅのデータの一部のデータを不揮発化するような場合には、ステップＳ４３においてリードモディファイライト処理が必要であると判定される。

【0137】

一方、対象データがＥＣＣフレームを構成するアライメントの揃った４つの連続する論理アドレスを使用してアクセスされる２５６Ｂｙｔｅのデータ（つまり、４つの６４Ｂｙｔｅのデータ）であるような場合には、ＳＣＭ３２´からデータを読み出すことなく、当該２５６ＢｙｔｅのデータからＥＣＣフレームを構成してＳＣＭ３２´に書き込むことができるため、リードモディファイライト処理は必要ない。

【0138】

リードモディファイライト処理が必要であると判定された場合（ステップＳ４３のＹＥＳ）、バッファ管理部３１５´は、ステップＳ４２において対象論理アドレスから変換された対象物理アドレスを使用して読み出される２５６Ｂｙｔｅのデータ（同一のＥＣＣフレームを構成する２５６Ｂｙｔｅのデータ）に対してバッファ領域を割り当てる（ステップＳ４４）。なお、バッファ領域を割り当てる処理については上記した図１１に示すステップＳ１１の処理と同様であるため、ここではその詳しい説明を省略する。

【0139】

次に、制御部３１２´は、対象物理アドレスを使用して同一のＥＣＣフレームを構成する２５６ＢｙｔｅのデータをＳＣＭ３２´から読み出す（ステップＳ４５）。

【0140】

ステップＳ４５においては、ＳＣＭインタフェース３１９´を介してＳＣＭ３２´からデータが読み出されるが、当該データは、制御部３１２´による制御の下、ＥＣＣデコーダ３１８´によってＥＣＣデコード処理が実行され、データ転送部３１３´によってＳＣＭ３２´からバッファ３１４´に転送される。これにより、ＳＣＭ３２´から読み出されたデータがステップＳ４４において割り当てられたバッファ領域に格納される。

【0141】

なお、ステップＳ４５の処理が実行される時点で対象物理アドレスに該当するＢａｎｋがＢｕｓｙ状態にある場合には、当該ＢａｎｋがＲｅａｄｙ状態になるまで待機した後にステップＳ４５の処理が実行される。なお、「ＢａｎｋがＢｕｓｙ状態にある」とは、例えば当該Ｂａｎｋ（のＰａｇｅ）に対して他のデータを書き込む処理または読み出す処理が実行されている等の理由により、当該Ｂａｎｋ（のＰａｇｅ）に対してデータを書き込む処理または読み出す処理を実行することができない状態等をいうが、少なくとも外部からの書き込みコマンドまたは読み出しコマンドを受理することができない状態であればよい。一方、「ＢａｎｋがＲｅａｄｙ状態にある」とは、当該Ｂａｎｋ（のＰａｇｅ）に対してデータを書き込む処理または読み出す処理を実行することができる（書き込みコマンドまたは読み出しコマンドを受理することができる）状態をいう。

【0142】

次に、バッファ管理部３１５´は、バッファ領域に格納された不揮発化対象データを第２バッファ管理テーブルに登録する処理を実行する。この場合、バッファ３１４´に格納されているデータはＣＰＵ１０からの最新のデータに相当するため、当該データをＳＣＭ３２´に書き込まれている古いデータで上書きすることを避ける必要がある。

【0143】

この場合、ステップＳ４５においてＳＣＭ３２´から読み出された２５６Ｂｙｔｅのデータに含まれる６４Ｂｙｔｅのデータ毎に以下のステップＳ４６～Ｓ４９の処理が実行される。以下、ステップＳ４５においてＳＣＭ３２´から読み出された２５６Ｂｙｔｅのデータに含まれる４つの６４Ｂｙｔｅのデータを第１～第４データと称する。なお、第１～第４データは、第２バッファ管理テーブルに格納されているデータ管理番号０～３に対応しているものとする。

【0144】

まず、バッファ管理部３１５´は、対象論理アドレスの上位ビット（と一致する論理ビット上位アドレス）に対応づけて第２バッファ管理テーブルに格納されているデータ管理番号０に対応づけられているＲｅａｄｙが「１」であるか否かを判定する（ステップＳ４６）。

【0145】

Ｒｅａｄｙが「１」でない（つまり、Ｒｅａｄｙが「０」である）と判定された場合（ステップＳ４６のＮＯ）、バッファ管理部３１５´は、上記したステップＳ４５の処理が実行されることによって第１データが格納されたバッファ領域に付されているバッファ領域エントリ番号を、第２バッファ管理テーブルにおいて対象論理アドレスの上位ビット及びデータ管理番号０に対応づけられているバッファ領域エントリ番号に登録する（ステップＳ４７）。

【0146】

また、バッファ管理部３１５´は、第２バッファ管理テーブルにおいて対象論理アドレスの上位ビット及びデータ管理番号０に対応づけられているＲｅａｄｙに「１」を設定する。これにより、バッファ３１４´（バッファ領域）に格納された第１データがＲｅａｄｙ状態に設定される。

【0147】

一方、Ｒｅａｄｙが「１」であると判定された場合（ステップＳ４６のＹＥＳ）、バッファ管理部３１５´は、第２バッファ管理テーブルにおいて対象論理アドレスの上位ビット及びデータ管理番号０に対応づけられているバッファ領域エントリ番号が付されているバッファ領域を解放する（ステップＳ４９）。なお、バッファ領域を解放する処理については上記した図１２に示すステップＳ２７の処理と同様であるため、ここではその詳しい説明を省略する。

【0148】

なお、上記したステップＳ４６～Ｓ４９の処理は、ＳＣＭ３２´から読み出された第１データが有効である場合（つまり、過去にＣＰＵ１０から書き込まれたことがある場合）に実行されるが、当該第１データが無効である場合（過去にＣＰＵ１０から書き込まれたことがない場合）には、当該ステップＳ４６の処理が実行されることなく当該第１データを破棄してよい。第１データが有効であるか無効であるかはＥＣＣフレームに含まれるメタデータに基づいて判別することができる。

【0149】

ここでは、第１データに対してステップＳ４６～Ｓ４９の処理が実行される場合について説明したが、当該処理は第２～第４データについても同様に実行される。なお、対象データ（書き込みコマンドにおいて指定されているデータ）で上書きされるデータに対してステップＳ４６～Ｓ４９の処理が実行される場合は、当該対象データは図１１に示すステップＳ１２の処理が実行されることによって既にバッファ３１４´（バッファ領域）に格納されているため、ステップＳ４６においてＲｅａｄｙが「１」であると判定され、ステップＳ４９の処理が実行される。

【0150】

このような処理が実行されることによって、第１～第４データは、同一の論理アドレスを使用してアクセスされるデータがバッファ３１４´に格納されていないという条件を満たす場合に限り、第２バッファ管理テーブルに登録される。

【0151】

次に、制御部３１２´は、対象論理アドレスの上位ビットに対応づけて第２バッファ管理テーブルに格納されているデータ管理番号０～３に対応づけられているバッファ領域エントリ番号が付されているバッファ領域に格納されている２５６Ｂｙｔｅのデータ（対象データを含む４つの６４Ｂｙｔｅのデータ）を対象物理アドレスを使用してＳＣＭ３２´に書き込む（ステップＳ５０）。

【0152】

ステップＳ５０においては、ＳＣＭインタフェース３１９´を介してＳＣＭ３２´にデータが書き込まれるが、当該データは、制御部３１２´による制御の下、ＥＣＣエンコーダ３１７´によってＥＣＣエンコード処理が実行され、データ転送部３１３´によってバッファ３１４´からＳＣＭ３２´に転送される。

【0153】

なお、ステップＳ５０の処理が実行される時点で対象物理アドレスに該当するＢａｎｋがＢｕｓｙ状態にある場合には、当該ＳＣＭチップまたはＢａｎｋがＲｅａｄｙ状態になるまで待機した後にステップＳ５０の処理が実行される。

【0154】

ステップＳ５０の処理が実行されると、バッファ管理部３１５´は、第２バッファ管理テーブルのエントリを解放する（ステップＳ５１）。このステップＳ５１においては、第２バッファ管理テーブルにおいて対象論理アドレスの上位ビットを含むエントリのＶａｌｉｄが「０」に設定される。

【0155】

なお、ステップＳ５１の処理が実行された場合、当該ステップＳ５１において解放されたエントリに含まれるデータ管理番号０～３に対応づけられているバッファ領域エントリ番号が付されているバッファ領域が全て解放される。

【0156】

一方、上記したステップＳ４３においてリードモディファイライト処理が必要でないと判定された場合（ステップＳ４３のＮＯ）、ステップＳ４１において選択された不揮発化対象データに対してステップＳ５０及びＳ５１の処理が実行されればよい。

【0157】

上記した書き込み処理において、ＳＣＭモジュール３０´（ＳＣＭコントローラ３１´）は、書き込みコマンドにおいて指定されているデータをバッファ３１４´に格納して当該書き込みコマンドに対する応答をＣＰＵ１０に送信するとともに、必要に応じてリードモディファイライト処理を実行するように動作する。これによれば、書き込みコマンドにおいて指定されているデータを適切に不揮発化することが可能となる。

【0158】

次に、図１４のフローチャートを参照して、本実施形態の比較例に係るＳＣＭモジュール３０´において実行される読み出し処理（図１０に示すステップＳ５の処理）の処理手順の一例について説明する。

【0159】

読み出し処理は図１０に示すステップＳ１において受理されたコマンドが読み出しコマンドである場合に実行されるが、バッファ管理部３１５´は、当該読み出しコマンドにおいて指定されている論理アドレス（以下、対象論理アドレスと表記）を使用してアクセスされるデータ（以下、読み出し対象データと表記）がバッファ３１４´に格納されているか否かを判定する（ステップＳ６１）。

【0160】

以下、ステップＳ６１の処理について具体的に説明する。まず、バッファ管理部３１５´は、Ｖａｌｉｄ「１」及び対象論理アドレスの上位ビットと一致する論理アドレス上位ビットを含むエントリを第２バッファ管理テーブルから検索する。このようなエントリが検索された場合、バッファ管理部３１５´は、対象論理アドレスの下位２ビット（オフセット）に基づいて当該エントリに含まれるデータ管理番号０～３のうちの１つのデータ管理番号を特定し、当該特定されたデータ管理番号に対応づけられているＲｅａｄｙが「１」であるか否かを判定する。この特定されたデータ管理番号に対応づけられているＲｅａｄｙが「１」である場合、バッファ管理部３１５´は、読み出し対象データがバッファ３１４´に格納されていると判定する。

【0161】

一方、Ｖａｌｉｄ「１」及び対象論理アドレスの上位ビットと一致する論理アドレス上位ビットを含むエントリが第２バッファ管理テーブルに存在しない（つまり、当該エントリが第２バッファ管理テーブルから検索されない）場合、または対象論理アドレスの下位２ビットから特定されたデータ管理番号に対応づけられているＲｅａｄｙが「１」でない（つまり、「０」である）場合には、読み出し対象データがバッファ３１４´に格納されていないと判定される。

【0162】

上記したように読み出し対象データがバッファ３１４´に格納されていないと判定された場合（ステップＳ６１のＮＯ）、アドレス変換部３１６´は、アドレス変換テーブルを参照して、対象論理アドレスを物理アドレス（以下、対象物理アドレスと表記）に変換する（ステップＳ６２）。なお、この対象論理アドレスを対象物理アドレスに変換する処理については上記した図１３に示すステップＳ４２の処理と同様であるため、ここではその詳しい説明を省略する。

【0163】

ステップＳ６２の処理が実行されると、バッファ管理部３１５´は、ステップＳ６２において対象論理アドレスから変換された対象物理アドレスを使用して読み出される２５６Ｂｙｔｅのデータ（同一のＥＣＣフレームを構成する２５６Ｂｙｔｅのデータ）に対してバッファ領域を割り当てる（ステップＳ６３）。なお、バッファ領域を割り当てる処理について上記した図１１に示すステップＳ１１の処理と同様であるため、ここではその詳しい説明を省略する。

【0164】

次に、制御部３１２´は、対象物理アドレスを使用して同一のＥＣＣフレームを構成する２５６ＢｙｔｅのデータをＳＣＭ３２´から読み出す（ステップＳ６４）。データをＳＣＭ３２´から読み出す処理については図１３に示すステップＳ４５の処理と同様であるため、ここではその詳しい説明を省略する。

【0165】

ここで、ステップＳ６４の処理が実行された場合、当該ステップＳ６４においてＳＣＭ３２´から読み出された２５６Ｂｙｔｅのデータ（４つの６４Ｂｙｔｅのデータ）はバッファ３１４´に格納されるが、データ転送部３１３´は、当該２５６Ｂｙｔｅのデータの中から対象論理アドレスの下位２ビットに基づいて特定される６４Ｂｙｔｅのデータ（つまり、読み出し対象データ）をバッファ３１４´から取得する。この場合、データ転送部３１３´は、ＣＰＵ１０にバッファ３１４´から取得されたデータを転送するとともに、完了応答をＣＰＵ１０に送信する（ステップＳ６５）。なお、読み出し対象データは、ＣＰＵインタフェース３１１´を介してＣＰＵ１０に転送（送信）される。

【0166】

ステップＳ６５の処理が実行されると、バッファ管理部３１５´は、上記したステップＳ６４においてＳＣＭ３２´から読み出された２５６Ｂｙｔｅのデータが格納されたバッファ領域を解放する。なお、バッファ領域を解放する処理については上記した図１２に示すステップＳ２７の処理と同様であるため、ここではその詳しい説明を省略する。ステップＳ６６の処理が実行されると、読み出し処理は終了される。

【0167】

一方、読み出し対象データがバッファ３１４´に格納されていると判定された場合（ステップＳ６１のＹＥＳ）、当該読み出し対象データは、Ｖａｌｉｄ「１」及び対象論理アドレスの上位ビットを含むエントリに含まれる当該対象論理アドレスの下位２ビットから特定されたデータ管理番号に対応づけられているバッファ領域エントリ番号が付されているバッファ領域に格納されている。このため、データ転送部３１３´は、このようなバッファ領域に格納されている読み出し対象データをバッファ３１４´から取得する。この場合、データ転送部３１３´は、ＣＰＵ１０にバッファ３１４´から取得されたデータを転送するとともに、完了応答をＣＰＵ１０に送信する（ステップＳ６７）。ステップＳ６７の処理が実行されると、読み出し処理は終了される。

【0168】

上記したように読み出し処理において、ＳＣＭモジュール３０´（ＳＣＭコントローラ３１´）は、ＣＰＵ１０からの読み出しコマンドに対して最新のデータ（６４Ｂｙｔｅのデータ）を返すように動作する。すなわち、読み出し対象データ（読み出しコマンドにおいて指定されている論理アドレスを使用してアクセスされるデータ）がバッファ３１４´に格納されている場合には当該バッファ３１４´に格納されている読み出し対象データがＣＰＵ１０に返され、当該読み出し対象データがバッファ３１４´に格納されていない場合にはＳＣＭ３２´から読み出された読み出し対象データがＣＰＵ１０に返される。

【0169】

なお、本実施形態の比較例においては省略されているが、例えばＤＲＡＭ３３´にキャッシュ領域が設けられている場合であって、読み出しデータが当該キャッシュ領域に格納されている場合においては、当該読み出し対象データを当該キャッシュ領域（リードキャッシュ）からＣＰＵ１０に返すようにしてもよい。

【0170】

また、図１４においては説明を省略したが、読み出し対象データがバッファ３１４´及びＳＣＭ３２´のいずれにも存在しない（つまり、対象論理アドレスに対して過去にＣＰＵ１０からデータが書き込まれていない）場合には、ＣＰＵ１０にエラーが返されるような処理が実行されればよい。

【0171】

ここで、ＳＣＭ３２´の特定のＰａｇｅに対するデータの書き込みを繰り返すと当該Ｐａｇｅに含まれるメモリセルが疲弊することが知られている。このような疲弊が蓄積したメモリセルに書き込まれたデータは、正しく読み出すことができなくなる。

【0172】

このため、例えばＣＰＵ１０からのデータの書き込み（ライトアクセス）の局所性が高い場合には、特定のＰａｇｅに含まれるメモリセルが疲弊し、ＳＣＭモジュール３０´の製品寿命が短くなる要因となる。

【0173】

そこで、本実施形態の比較例においては、ＳＣＭモジュール３０´の耐久性の改善及び長寿命化を図るために、物理アドレス（Ｐａｇｅ）にデータが書き込まれた回数に基づいて論理アドレスと物理アドレスとの対応関係を変更するウェアレベリング処理を実行する。

【0174】

以下、図１５及び図１６を参照して、ウェアレベリング処理の概要について説明する。図１５は、物理アドレス（ＳＣＭチップ番号、Ｂａｎｋ番号及びＰａｇｅ番号によって特定されるＰａｇｅ）毎のデータの書き込み回数を管理するための書き込み回数管理テーブルの一例を示している。書き込み回数管理テーブルは、例えばシステム管理情報としてＳＣＭ３２´に格納されている。

【0175】

図１５に示す例によれば、例えばＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２（つまり、ＳＣＭチップ番号０、Ｂａｎｋ番号０及びＰａｇｅ番号２によって特定されるＰａｇｅ）のデータの書き込み回数は３０００回であり、当該Ｐａｇｅに対するデータの書き込み回数（頻度）は他のＰａｇｅよりも多い。

【0176】

この場合、図１６に示すようにデータの書き込み回数が多いＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２を他のＰａｇｅと交換する。図１５に示す例ではＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ８に対するデーの書き込み回数が少ないため、図１６においては、ＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２をＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ８と交換することが示されている。なお、図示されていないが、ＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２が他のＰａｇｅと交換される場合には、ＳＣＭｘ／Ｂａｎｋ０／Ｐａｇｅ２（例えば、ＳＣＭ１／Ｂａｎｋ０／Ｐａｇｅ２及びＳＣＭ２／Ｂａｎｋ０／Ｐａｇｅ２等）も同様に他のＰａｇｅと交換される。

【0177】

なお、例えば「第１Ｐａｇｅと第２Ｐａｇｅとを交換する」とは、第１Ｐａｇｅ（物理アドレス）と第１論理アドレスとが対応しており、第２Ｐａｇｅ（物理アドレス）と第２論理アドレスとが対応している場合において、当該第１Ｐａｇｅと第２論理アドレスとが対応し、当該第２Ｐａｇｅと第１論理アドレスとが対応するように対応関係を変更する（アドレス変換テーブルを更新する）ことを意味する。

【0178】

この場合、例えばＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２が第１論理アドレスと対応しており、ＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ８が第２論理アドレスと対応している場合においては、ＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２を第２論理アドレスと対応させ、ＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ８を第１論理アドレスと対応させるようにアドレス変換テーブルが更新される。

【0179】

これによれば、第１論理アドレスが高い頻度でＣＰＵ１０によって指定されたことによってＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２のデータの書き込み回数が多くなっていたところ、論理アドレスと物理アドレスとの対応関係を変更し、Ｐａｇｅを交換したことによって、同じような頻度で第１論理アドレスがＣＰＵ１０によって指定されたとしてもＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ８にデータが書き込まれるようになるため、ＳＣＭ０／Ｂａｎｋ０／Ｐａｇｅ２のデータの書き込み回数の増加を抑制することが可能となる。

【0180】

なお、ここでは説明の便宜のためにＰａｇｅ単位でウェアレベリング処理が実行される（つまり、１つのＰａｇｅが他のＰａｇｅと交換される）場合について説明したが、当該ウェアレベリング処理の単位は複数Ｐａｇｅであってもよい。

【0181】

次に、図１７のフローチャートを参照して、ウェアレベリング処理の処理手順の一例について説明する。なお、ウェアレベリング処理は、例えば上記した書き込み処理の時に実行されてもよいし、当該書き込み処理の後に実行されてもよいし、予め定められたタイミングで実行されてもよい。本実施形態の比較例におけるウェアレベリング処理（図１７に示す処理）は、書き込み処理の後に実行されるものとする。また、ウェアレベリング処理は、図８に示すバッファ領域や図９に示すバッファ管理テーブルに十分な空きがある前提で実行（開始）される。これらに空きがない場合は、空きができるまで待機するか、ＳＣＭ３２´にバッファ内のデータを書き込むことによって空きを確保する。後述するパトロール・リフレッシュ処理においても同様である。以下に説明する本実施形態においても同様である。

【0182】

まず、制御部３１２´は、ウェアレベリング処理の対象となる２つの領域（以下、第１及び第２ウェアレベリング対象領域と表記）を決定する（ステップＳ７１）。第１及び第２ウェアレベリング対象領域は、それぞれ単一の領域（Ｐａｇｅ）であってもよいし、複数の領域（複数のＰａｇｅ）であってもよい。第１及び第２ウェアレベリング対象領域は、例えば上記した書き込み回数管理テーブルを参照して決定することができる。ステップＳ７１において決定される第１ウェアレベリング対象領域は例えばデータの書き込み回数が多いＰａｇｅであり、第２ウェアレベリング対象領域は例えばデータの書き込み回数が少ないＰａｇｅである。

【0183】

ここで、ステップＳ７１において決定された第１及び第２ウェアレベリング対象領域を交換する場合、第１ウェアレベリング対象領域に書き込まれているデータと第２ウェアレベリング対象領域に書き込まれているデータも交換する必要がある。

【0184】

この場合、ＳＣＭコントローラ３１´においては、第２バッファ管理テーブルのエントリの割り当てが実行される（ステップＳ７２）。なお、ステップＳ７２の処理は、図１２に示すステップＳ２１～Ｓ２５の処理に相当する処理であるため、ここではその詳しい説明を省略する。

【0185】

次に、ＳＣＭコントローラ３１´においては、ＳＣＭ３２´からのデータの読み出し及びバッファ管理が実行される（ステップＳ７３）。なお、このステップＳ７３の処理は、図１３に示すステップＳ４４～Ｓ４９の処理に相当する処理であるため、ここではその詳しい説明を省略する。ステップＳ７２及びＳ７３の処理は、第１及び第２ウェアレベリング対象領域の各々に対して実行される。

【0186】

次に、制御部３１２´は、アドレス変換テーブルを更新する（ステップＳ７４）。なお、アドレス変換テーブルは例えばシステム管理情報としてＳＣＭ３２´に格納されているが、当該アドレス変換テーブルを参照する場合には、当該アドレス変換テーブルは例えばＤＲＡＭ３３´に転送（キャッシュ）されている。このため、ステップＳ７４において、アドレス変換テーブルは、当該ＤＲＡＭ３３´上で更新（変更）される。この場合、制御部３１２´は、第１ウェアレベリング対象領域に格納されているデータから構成されるＥＣＣフレームのメタデータを参照し、論理アドレスを取得する。同様に、制御部３１２´は、第２ウェアレベリング対象領域に格納されているデータから構成されるＥＣＣフレームのメタデータを参照し、論理アドレスを取得する。制御部３１２´は、このように取得された２つの論理アドレスに基づいて、アドレス変換テーブルのエントリを参照し、互いの物理アドレスを交換する。すなわち、ステップＳ７４においては、第１及び第２ウェアレベリング対象領域の各々に対応づけられている物理アドレスが交換されるようにアドレス変換テーブルが更新される。

【0187】

ステップＳ７４の処理が実行されると、図１３に示すステップＳ５０及びＳ５１の処理に相当するステップＳ７５及びＳ７６の処理が実行される。

【0188】

なお、上記したステップＳ７３、Ｓ７５及びＳ７６の処理は、２つのウェアレベリング対象領域（第１及び第２ウェアレベリング対象領域）に書き込まれているデータをＳＣＭ３２´から読み出して、当該ＳＣＭ３２´に書き込む処理に相当する。

【0189】

ただし、最新のデータがバッファされている場合があり、このような場合には必要に応じてリードモディファイライト処理を実行する。なお、図１３に示す不揮発化処理において説明したように、例えば第１ウェアレベリング対象領域に書き込まれているデータと論理アドレスが共通するデータがバッファ３１４´に書き込まれている場合には、当該バッファ３１４´に書き込まれているデータ（つまり、最新のデータ）が第２ウェアレベリング対象領域に書き込まれる。同様に、例えば第２ウェアレベリング対象領域に書き込まれているデータと論理アドレスが共通するデータがバッファ３１４´に書き込まれている場合には、当該バッファ３１４´に書き込まれているデータ（つまり、最新のデータ）が第１ウェアレベリング対象領域に書き込まれる。

【0190】

ステップＳ７６の処理が実行されると、上記したステップＳ７４においてＤＲＡＭ３３上で更新（変更）されたアドレス変換テーブルを不揮発化するために、制御部３１２´は、当該アドレス変換テーブルをＳＣＭ３２´に書き込む（ステップＳ７７）。

【0191】

上記したウェアレベリング処理によれば、例えば特定の論理アドレスに応じてアクセスされる書き込み回数の多い物理アドレス（Ｐａｇｅ）を書き込み回数の少ない物理アドレス（Ｐａｇｅ）と交換することが可能であるため、当該書き込み回数の多い物理アドレスへの更なる疲弊の蓄積を回避することが期待できる。また、この結果として、ＳＣＭモジュール３０´の製品寿命の長寿命化も期待できる。

【0192】

上記したように高い頻度でデータの書き込みが繰り返されるＳＣＭ３２´の特定のＰａｇｅに含まれるメモリセルが疲弊した場合には当該メモリセル（Ｐａｇｅ）に書き込まれたデータを正しく読み出すことができなくなるが、ＳＣＭ３２´は、データが書き込まれた後、当該データが書き込まれた状態で長時間放置されることによっても当該データを正しく読み出すことができなくなる。

【0193】

このため、本実施形態の比較例においては、所定のタイミングＰａｇｅからデータを読み出し、同一のＰａｇｅにデータを再度書き込むことで、当該Ｐａｇｅに書き込まれたデータを正しく読み出すことができるようにする。このような処理は、パトロール・リフレッシュ処理と称される。

【0194】

以下、図１８のフローチャートを参照して、パトロール・リフレッシュ処理の処理手順の一例について説明する。

【0195】

なお、パトロール・リフレッシュ処理は、例えばＣＰＵ１０からのコマンド（アクセス要求）とは関係なく、ＳＣＭモジュール３０´内で所定のタイミングで実行される。

【0196】

まず、制御部３１２´は、パトロール・リフレッシュ処理の対象となるＰａｇｅ（以下、パトロール・リフレッシュ対象Ｐａｇｅと表記）を決定する（ステップＳ８１）。

【0197】

次に、ＳＣＭコントローラ３１´においてはステップＳ８２～Ｓ８５の処理が実行されるが、当該処理は図１７に示すステップＳ７２、Ｓ７３、Ｓ７５及びＳ７６の処理に相当する処理であるため、ここではその詳しい説明を省略する。

【0198】

なお、上記したステップＳ８２～Ｓ８５の処理は、パトロール・リフレッシュ対象Ｐａｇｅに書き込まれているデータをＳＣＭ３２´から読み出して、当該ＳＣＭ３２´に書き込む処理に相当するが、当該Ｓ８２～Ｓ８５の処理においては、必要に応じてリードモディファイライト処理が実行される。

【0199】

なお、図１８においては省略されているが、パトロール・リフレッシュ処理は、ＳＣＭ３２´の全てのＰａｇｅに対するデータの読み出し及び再度の書き込みが完了するまで繰り返し実行される。すなわち、ステップＳ８５の処理が実行された際に全てのＰａｇｅについて図１８に示す処理が実行されていない場合には、ステップＳ８１に戻って処理が繰り返される。このように図１８に示す処理が繰り返される場合、ステップＳ８１において、パトロール・リフレッシュ対象Ｐａｇｅは、例えばＳＣＭ３２´のＰａｇｅ（物理アドレス）の中からシーケンシャルに決定されればよい。なお、パトロール・リフレッシュ対象Ｐａｇｅは、論理アドレスをシーケンシャルにパトロールした後に、その他のシステム管理情報全体をパトロールするように決定されてもよい。

【0200】

また、例えばステップＳ８４の処理が実行された後にＣＰＵ１０から受信された新たな書き込みコマンドが処理され、その後にステップＳ８５の処理が実行された場合を想定する。この場合、新たな書き込みコマンドにおいて指定されているデータはバッファ３１４´に格納されるが、当該バッファ３１４´に格納されたデータ（最新のデータ）はステップＳ８５の処理が実行されることによって失われることになる。このため、上記したパトロール・リフレッシュ対象Ｐａｇｅに格納されているデータにアクセスするための論理アドレスを管理しておき、当該論理アドレスが指定された書き込みコマンドが受信された場合、当該書き込みコマンドの処理は待機させるものとする。具体的には、パトロール・リフレッシュ処理中に書き込みコマンドが受信された場合、当該書き込みコマンドにおいて指定されているデータはバッファ３１４´に格納されるが、第２バッファ管理テーブルへの登録は待機する。これによれば、パトロール・リフレッシュ処理が終了した後に第２バッファ管理テーブルへの登録を行うことができ、書き込みコマンドにおいて指定されたデータがステップＳ８５の処理によって失われることを回避することができる。

【0201】

なお、パトロール・リフレッシュ処理は、書き込みコマンドにおいてＣＰＵ１０によって指定されたデータが書き込まれる領域のみではなく、システム管理情報が格納されている領域をも対象とする。

【0202】

ここで、例えば上記したように書き込みコマンドにおいて指定されているデータは一旦バッファ３１４´に格納され、不揮発化する所定のタイミングでＳＣＭ３２´に書き込まれるが、バッファ３１４´は揮発性を有する記憶装置であるため、データが例えばバッファ３１４´に書き込まれた後、ＳＣＭ３２´に書き込まれる前にＳＣＭモジュール３０´が電源から遮断された場合には、バッファ３１４´に格納されている当該データを失う可能性がある。

【0203】

このため、本実施形態の比較例においては、このようなバッファ３１４´に格納されているデータの消失を回避するために、電源断が発生した場合にバッテリ３５´からの電源供給が開始され、当該バッファ３１４´に格納されているデータ（つまり、不揮発化が未完了のデータ）を不揮発化する処理（以下、電源断検知処理と表記）が更に実行されるものとする。

【0204】

以下、図１９のフローチャートを参照して、電源断検知処理の処理手順の一例について説明する。

【0205】

ここで、ＳＣＭモジュール３０´（またはコンピュータシステム１）に対する電源断（予期しない不正電源断）が発生した場合を想定する。この場合、電源断検知部３４´は、電源断を検知することができる。

【0206】

このため、制御部３１２´は、電源断検知部３４´による検知結果に基づいて、電源断が発生したか否かを判定する（ステップＳ９１）。

【0207】

電源断が発生したと判定された場合（ステップＳ９１のＹＥＳ）、制御部３１２´は、バッテリ３５´からＳＣＭモジュール３０´に電力を供給する（ステップＳ９２）。このバッテリ３５´からの電力により、ＳＣＭモジュール３０´は継続して動作可能となる。

【0208】

次に、制御部３１２´は、ＳＣＭモジュール３０´を、ＣＰＵ１０からのコマンドを受理しない状態（コマンド不受理状態）に設定する（ステップＳ９３）。

【0209】

ステップＳ９３の処理が実行された場合、図１１のステップＳ１６の処理に相当するステップＳ９４の処理が実行される。このステップＳ９４の処理においては、必要に応じてリードモディファイライト処理を実行しながら、バッファ３１４´に格納されている全てのデータがＳＣＭ３２´に書き込まれる（つまり、不揮発化される）。

【0210】

次に、制御部３１２´は、不揮発化が必要なシステム管理情報を生成する（ステップＳ９５）。なお、ステップＳ９５において生成されるシステム管理情報には、例えば上記した書き込み回数管理テーブル等が含まれる。

【0211】

ステップＳ９５の処理が実行されると、制御部３１２´は、当該ステップＳ９５において生成されたシステム管理情報をＳＣＭ３２´に書き込む（ステップＳ９６）。なお、システム管理情報は、ユーザデータと同様に、ＥＣＣエンコード処理が実行された後にＳＣＭ３２´に書き込まれる。また、システム管理情報が書き込まれるＳＣＭ３２´の物理アドレスは、例えば固定アドレス等で構わない。ステップＳ９６の処理が実行されると、ＳＣＭモジュール３０´はシャットダウンされる。

【0212】

上記した電源断検知処理によれば、電源断が発生した際にバッファ３１４´に格納されている全てのデータをＳＣＭ３２´に書き込む（不揮発化する）ことが可能であるため、当該データが消失することを回避することができる。

【0213】

なお、上記したステップＳ９１において電源断が発生していないと判定された場合（ステップＳ９１のＮＯ）、ステップＳ９２～Ｓ９６の処理は実行されず、電源断検知処理は終了される。

【0214】

ここで、図２０は、上記した本実施形態の比較例に係るＳＣＭモジュール３０´の動作の概要を示している。なお、図２０においては、上記した図２と比較して、便宜的に簡易な構成が示されている。

【0215】

ここで、図２０においては、ＳＣＭモジュール３０´は、ＣＰＵ１０とＣＰＵインタフェース３１１´を介して接続されるＳＣＭコントローラ３１´及び当該ＳＣＭコントローラとＳＭインタフェース３１９´を介して接続されるＳＣＭ３２´を備えることが示されている。また、ＳＣＭコントローラ３１は、バッファ３１４´及びアドレス変換テーブルを有している。また、ＳＣＭ３２´には図６に示すＥＣＣフレームのデータが多数格納されており、図２０には、そのうちの１つのＥＣＣフレームが論理アドレス「＠０ｘ２００」から始まるアライメントの揃った４つの６４Ｂｙｔｅのデータ、メタデータ及びＥＣＣパリティから構成されていることが示されている。

【0216】

図２０に示すように、本実施形態の比較例においては、例えば６４Ｂｙｔｅのデータ及び論理アドレス（例えば、「＠０ｘ２４０」）を指定した書き込みコマンドがＣＰＵ１０から受信された場合、当該データはバッファ３１４´に一旦格納（バッファ）された後に、ＳＣＭ３２´に書き込まれる。図２０に示す「＠０ｘ数値」の表現は、ＣＰＵ１０からのコマンドにおいて指定される論理アドレスまたはデータの論理アドレスを表している。

【0217】

なお、本実施形態の比較例においては、２５６Ｂｙｔｅ単位で論理アドレスと物理アドレスとの対応関係が管理されており、４つの６４Ｂｙｔｅのデータは、２５６Ｂｙｔｅアラインとなるように配置され、ＥＣＣフレームとしてＳＣＭ３２´に書き込まれている。

【0218】

このため、上記したようにバッファ３１４´に格納されている６４ＢｙｔｅのデータをＳＣＭ３２´に書き込む際には、ＥＣＣフレームを構成する２５６ＢｙｔｅのデータをＳＣＭ３２´から読み出して、ＥＣＣデコード処理を実行し、当該２５６Ｂｙｔｅのデータの一部をバッファ３１４´に格納されている６４Ｂｙｔｅのデータに書き換えて、ＥＣＣフレーム（メタデータ及びＥＣＣパリティ）を再構成して、ＳＣＭ３２´に書き込むリードモディファイライト処理を実行する必要がある。

【0219】

これによれば、例えば異なるＥＣＣフレームを構成する６４Ｂｙｔｅのデータが指定された書き込みコマンド毎に、ＳＣＭ３２´に対してリードモディファイライト処理を実行することになり、ＳＣＭ３２´に対する書き込み性能（ランダムライト性能）が低い。

【0220】

更に、ＣＰＵ１０において指定されたデータをＳＣＭ３２´に書き込む際に当該データが書き込まれるＳＣＭ３２´内の物理アドレス（Ｐａｇｅ）に該当するＢａｎｋがＢｕｓｙ状態にある場合には、当該Ｂｕｓｙ状態が解消する（つまり、Ｒｅａｄｙ状態に遷移する）まで待機する必要があり、高速な書き込み処理を実行することができない場合がある。

【0221】

また、本実施形態の比較例において電源断が発生した場合には、バッテリ３５´から電力が供給されている間にバッファ３１４´に格納されている全てのデータを不揮発化する必要があるが、当該不揮発化においてもリードモディファイライト処理が実行されるため、当該不揮発化に係る時間が長くなり、バッテリの容量を多く確保しておかなければならない。

【0222】

そこで、本実施形態に係るＳＣＭモジュール３０（メモリシステム）においては、図２１に示すように、ＳＣＭ３２内のメモリ領域を第１メモリ領域３２ａ及び第２メモリ領域３２ｂに分割管理し、書き込み先となるメモリ領域と当該メモリ領域にデータを書き込む書き込み方式とを動的に切り替える構成を採用する。

【0223】

具体的には、本実施形態においては、第１メモリ領域３２ａにデータを書き込む場合にはＩｎ－ｐｌａｃｅ Ｕｐｄａｔｅ方式を用い、第２メモリ領域３２ｂにデータを書き込む場合にはＡｐｐｅｎｄ Ｗｒｉｔｅ方式を用いる。なお、Ｉｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式は、上記したように書き込みコマンドに基づくデータが第１メモリ領域３２ａに書き込まれる時点で当該書き込みコマンドにおいて指定されている論理アドレスに対応づけられている物理アドレスに当該データを書き込む（上書きする）方式である。一方、Ａｐｐｅｎｄ Ｗｒｉｔｅ方式は、書き込みコマンドに基づくデータが第２メモリ領域３２ｂに書き込まれる時点で当該で書き込みコマンドにおいて指定されている論理アドレスとは関係なく当該データの書き込み先としてコントローラ３１によって指定されている物理アドレスに当該データを書き込む（つまり、追記する）方式である。Ａｐｐｅｎｄ Ｗｒｉｔｅ方式は、上記した本実施形態の比較例において説明したリードモディファイライト処理を実行することなくデータをＳＣＭ３２（第２メモリ領域３２ｂ）に書き込むことができる。

【0224】

なお、詳細については後述するが、第２メモリ領域３２ｂに書き込まれたデータは、所定のタイミングで第１メモリ領域３２ａに書き戻される。これにより、第２メモリ領域３２ｂに空き領域を確保し、ＣＰＵ１０からの後続の書き込みコマンドに備えることができる。

【0225】

本実施形態においては、上記した構成により、ＳＣＭモジュール３０（メモリシステム）における書き込み性能の向上を図る。

【0226】

なお、図２１に示すように、第１メモリ領域３２ａには２５６Ｂｙｔｅのデータから構成されるＥＣＣフレームが書き込まれるが、第２メモリ領域３２ｂにおいても２５６Ｂｙｔｅのデータ（４つの６４Ｂｙｔｅのデータがパックされたデータ）から構成されるＥＣＣフレームが書き込まれる。この第１メモリ領域３２ａ及び第２メモリ領域３２ｂに書き込まれるデータ（ＥＣＣフレーム）の相違については後述する。

【0227】

以下、本実施形態に係るＳＣＭモジュール３０について詳細に説明する。まず、図２２は、本実施形態に係るＳＣＭモジュール３０の構成の一例を示すブロック図である。

【0228】

図２２に示すように、ＳＣＭモジュール３０は、ＳＣＭコントローラ３１、ＳＣＭ３２及びＤＲＡＭ３３を備える。なお、ＳＣＭモジュール３０に含まれるＳＣＭコントローラ３１、ＳＣＭ３２及びＤＲＡＭ３３は、図２に示すＳＣＭコントローラ３１´、ＳＣＭ３２及びＤＲＡＭ３３に相当する。

【0229】

また、ＳＣＭコントローラ３１は、ＣＰＵインタフェース（Ｉ／Ｆ）３１１、制御部３１２、データ転送部３１３、バッファ（領域）３１４、バッファ管理部３１５、第１アドレス変換部３１６、ＥＣＣエンコーダ３１７、ＥＣＣデコーダ３１８、ＳＣＭインタフェース（Ｉ／Ｆ）３１９、ＤＲＡＭインタフェース（Ｉ／Ｆ）３２０、第２アドレス変換部３２１及び第２メモリ領域管理部３２２を含む。

【0230】

なお、ＳＣＭコントローラ３１に含まれるＣＰＵインタフェース３１１、制御部３１２、データ転送部３１３、バッファ３１４、バッファ管理部３１５、第１アドレス変換部３１６、ＥＣＣエンコーダ３１７、ＥＣＣデコーダ３１８、ＳＣＭインタフェース３１９、ＤＲＡＭインタフェース３２０は、図２に示すＣＰＵインタフェース３１１´、制御部３１２´、データ転送部３１３´、バッファ（領域）３１４´、バッファ管理部３１５´、アドレス変換部３１６´、ＥＣＣエンコーダ３１７´、ＥＣＣデコーダ３１８´、ＳＣＭインタフェース３１９´及びＤＲＡＭインタフェース３２０´に相当する。

【0231】

以下の説明においては、前述した本実施形態の比較例に係るＳＣＭモジュール３０´と同様の部分についてはその詳しい説明を省略し、当該ＳＣＭモジュール３０´と異なる部分について主に述べる。

【0232】

なお、本実施形態の比較例におけるＳＣＭコントローラ３１´と同様に、本実施形態におけるＳＣＭコントローラ３１に含まれる機能部の全部または一部は、例えばハードウェアによって実現されてもよいし、ソフトウェアによって実現されてもよいし、ハードウェア及びソフトウェアの組み合わせ構成によって実現されてもよい。

【0233】

第１アドレス変換部３１６は、例えば書き込みコマンドまたは読み出しコマンドにおいてＣＰＵ１０によって指定されている論理アドレスを第１アドレス変換テーブルを参照して物理アドレスに変換する。ＳＣＭモジュール３０においては、このように第１アドレス変換部３１６によって変換された物理アドレスに基づいてＳＣＭ３２が有する第１メモリ領域３２ａにアクセスすることができる。

【0234】

すなわち、本実施形態において、ＣＰＵ１０がＳＣＭモジュール３０にアクセスする際に使用する論理アドレスと第１メモリ領域３２ａ内の物理アドレスとの対応関係は、第１アドレス変換テーブルを用いて管理される。

【0235】

第２アドレス変換部３２１は、例えば書き込みコマンドまたは読み出しコマンドにおいてＣＰＵ１０によって指定されている論理アドレスを第２アドレス変換テーブルを参照して物理アドレスに変換する。ＳＣＭモジュール３０においては、このように第２アドレス変換部３２１によって変換された物理アドレスに基づいてＳＣＭ３２が有する第２メモリ領域３２ｂにアクセスすることができる。

【0236】

すなわち、本実施形態において、ＣＰＵ１０がＳＣＭモジュール３０にアクセスする際に使用する論理アドレスと第２メモリ領域３２ｂ内の物理アドレスとの対応関係は、第２アドレス変換テーブルを用いて管理される。

【0237】

第２メモリ領域管理部３２２は、ＳＣＭ３２が有する第２メモリ領域３２ｂの空き領域を管理する。

【0238】

本実施形態におけるＳＣＭ３２は、第１メモリ領域３２ａ及び第２メモリ領域３２ｂを有する（つまり、第１メモリ領域３２ａ及び第２メモリ領域３２ｂに分割されている）点が前述した本実施形態の比較例におけるＳＣＭ３２´とは異なる。

【0239】

なお、前述した本実施形態の比較例においては、アドレス変換テーブルにおける論理アドレスと物理アドレスとの対応関係は２５６Ｂｙｔｅ単位で管理するものとして説明したが、本実施形態においては、上記した第１アドレス変換テーブルにおける論理アドレスと物理アドレス（第１メモリ領域３２ａ内の物理アドレス）との対応関係は、前述した本実施形態の比較例と同様に２５６Ｂｙｔｅ単位で管理する。換言すれば、第１メモリ領域３２ａは、ＣＰＵ１０のアクセス単位（６４Ｂｙｔｅ）よりも大きい単位でデータを管理するメモリ領域（本実施形態の比較例において説明したＳＣＭ３２´と同様のメモリ領域）である。

【0240】

一方、上記した第２アドレス変換テーブルにおける論理アドレスと物理アドレス（第２メモリ領域３２ｂ内の物理アドレス）との対応関係は、ＣＰＵ１０のアクセス単位に等しい６４Ｂｙｔｅ単位で管理する。換言すれば、第２メモリ領域３２ｂは、ＣＰＵ１０のアクセス単位（６４Ｂｙｔｅ）でデータを管理するメモリ領域である。

【0241】

なお、前述した本実施形態の比較例においてはＳＣＭモジュール３０´が電源断検知部３４´及びバッテリ３５´を備えていてもよいとして説明したが、本実施形態においても、ＳＣＭモジュール３０は、当該電源断検知部３４´及びバッテリ３５´に相当する電源断検知部３４及びバッテリ３５を備えているものとする。

【0242】

次に、図２３を参照して、図２２に示すＳＣＭ３２の内部構造の一例について説明する。図２３においては、ＳＣＭ３２に備えられる１つのＳＣＭチップの内部構造について説明するが、他のＳＣＭチップについても同様の内部構造を有している。

【0243】

ＳＣＭ３２は、前述したＳＣＭ３２´と同様に、Ｂａｎｋ０～Ｂ－１を有している。また、ＳＣＭ３２が有するＢａｎｋ０～Ｂ－１は、それぞれＰ個のＰａｇｅ（Ｐａｇｅ０～Ｐ－１）に分割されている。

【0244】

ここで、ＳＣＭ３２が有するメモリ領域は、上記したように第１メモリ領域３２ａ及び第２メモリ領域３２ｂに分割されている。図２３に示す例では、第１メモリ領域３２ａには、Ｂａｎｋ０～Ｂ－１のＰａｇｅ０～Ｐ－９が割り当てられている。一方、第２メモリ領域３２ｂには、Ｂａｎｋ０～Ｂ－１のＰａｇｅＰ－８～Ｐ－１が割り当てられている。

【0245】

図２３に示す第１メモリ領域３２ａ及び第２メモリ領域３２ｂは一例であるが、上記したように第１アドレス変換テーブル（つまり、第１メモリ領域３２ａ）における論理アドレス及び物理アドレスとの対応関係は２５６Ｂｙｔｅ単位で管理され、第２アドレス変換テーブル（つまり、第２メモリ領域３２ｂ）における論理アドレス及び物理アドレスとの対応関係は６４Ｂｙｔｅ単位で管理されるため、第１メモリ領域３２ａ及び第２メモリ領域３２ｂが同程度のサイズである場合には、第１アドレス変換テーブルは第２アドレス変換テーブルよりもサイズが大きくなる。このため、本実施形態においては、第２アドレステーブルのサイズが大きくなることを抑制するために、第１メモリ領域３２ａには、例えば少なくとも第２メモリ領域３２ｂよりも多い記憶領域が割り当てられていてもよい。

【0246】

なお、本実施形態において第１メモリ領域３２ａ及び第２メモリ領域３２ｂは、固定されているものとして説明するが、動的に変更されてもよい。

【0247】

ここで、上記した第２メモリ領域３２ｂの空き領域は第２メモリ領域管理部３２２によって管理されるが、図２４を参照して、当該第２メモリ領域３２ｂの空き領域の管理について具体的に説明する。

【0248】

上記したように第２メモリ領域３２ｂにおいてはＡｐｐｅｎｄ Ｗｒｉｔｅ方式を用いてデータが追記されるが、本実施形態においては、第２メモリ領域３２ｂの空き領域はリングバッファ方式で管理される。

【0249】

具体的には、第２メモリ領域３２ｂの空き領域は、Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄを含む空き領域管理情報を用いて管理される。

【0250】

Ｈｅａｄポインタ３２ｃは、第２メモリ領域３２ｂの空き領域のうち、次にデータが書き込まれる領域（Ｐａｇｅ）を示す。なお、Ｈｅａｄポインタ３２ｃは、例えばＢａｎｋ番号及びＰａｇｅ番号を含む。Ｈｅａｄポインタ３２ｃは、第２メモリ領域３２ｂにデータが書き込まれると、次にデータが書き込まれるＰａｇｅを示すように移動する（更新される）。

【0251】

この場合、Ｈｅａｄポインタ３２ｃは、図２４に示す矢印のように、Ｂａｎｋを跨ぐ方向に移動し、全てのＢａｎｋの同一Ｐａｇｅ番号（のＰａｇｅ）にデータが書き込まれると、最初のＢａｎｋに戻って次のＰａｇｅ番号にデータが書き込まれる。具体的には、図２４に示すように例えばＨｅａｄポインタ３２ｃがＢａｎｋ０のＰａｇｅＰ－４を示しており、当該Ｂａｎｋ０のＰａｇｅＰ－４にデータが書き込まれたものとすると、Ｈｅａｄポインタ３２ｃは、Ｂａｎｋ１のＰａｇｅＰ－４に移動する。このように順次Ｈｅａｄポインタ３２ｃが移動していき、例えばＢａｎｋＢ－１のＰａｇｅＰ－４にデータが書き込まれると、Ｈｅａｄポインタ３２ｃは、Ｂａｎｋ０のＰａｇｅＰ－３に移動する。

【0252】

なお、例えばＨｅａｄポインタ３２ｃによって示されるＰａｇｅにデータを書き込む際に当該Ｐａｇｅに該当するＢａｎｋがＢｕｓｙ状態にある場合には、当該Ｐａｇｅへのデータの書き込みをスキップし、当該Ｈｅａｄポインタ３２ｃが次に移動する先のＰａｇｅにデータを書き込むようにしてもよい。

【0253】

ここで、上記したように第２メモリ領域３２ｂに書き込まれたデータは第１メモリ領域３２ａに書き戻されるが、Ｔａｉｌポインタ３２ｄは、当該第２メモリ領域３２ｂに書き込まれているデータのうち、次に第１メモリ領域３２ａに書き戻されるデータが書き込まれている領域（Ｐａｇｅ）を示す。なお、Ｔａｉｌポインタ３２ｄは、Ｈｅａｄポインタ３２ｃと同様に、Ｂａｎｋ番号及びＰａｇｅ番号を含む。

【0254】

Ｔａｉｌポインタ３２ｄは、第２メモリ領域３２ｂに書き込まれているデータが第１メモリ領域３２ａに書き戻されると、次に第１メモリ領域３２ａに書き戻されるデータが書き込まれているＰａｇｅを示すように移動する（更新される）。なお、Ｔａｉｌポインタ３２ｄの移動方向は、Ｈｅａｄポインタ３２ｃと同様である。また、Ｔａｉｌポインタ３２ｄは少なくともと第２メモリ領域３２ｂのデータが書き込まれているＰａｇｅを示すため、当該Ｔａｉｌポインタ３２ｄがＨｅａｄポインタ３２ｃを追い越すことはない。つまり、第２メモリ領域３２ｂに書き込まれているデータが全て第１メモリ領域３２ａに書き戻された状態となった場合には、Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄは同一のＰａｇｅを示すことになる。

【0255】

このようなＨｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄによれば、第２メモリ領域３２ｂの空き領域を適切に管理することが可能となる。図２４に示す例において、Ｈｅａｄポインタ３２ｃは、Ｂａｎｋ０のＰａｇｅＰ－４を示している。一方、ＴａｉｌポインタＢａｎｋ１のＰａｇｅＰ－７を示している。これによれば、図２４においてハッチングが付されていないＰａｇｅが空き領域であり、ハッチングが付されている領域が有効なデータ（つまり、第１メモリ領域３２ａに書き戻されるべきデータ）が書き込まれている領域であることを把握することができる。

【0256】

なお、本実施形態に係るＳＣＭモジュール３０（ＳＣＭコントローラ３１）において、Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄ（を含む空き領域管理情報）は、例えば図２５に示す空き領域管理テーブル（リングバッファ管理テーブル）において管理されるものとする。

【0257】

次に、本実施形態において用いられるアドレス変換テーブルについて説明する。なお、第１メモリ領域３２ａに書き込まれるデータの論理アドレス及び物理アドレスの対応関係を管理するための第１アドレス変換テーブルについては、前述した本実施形態の比較例において説明した通りであるため、ここではその詳しい説明を省略する。ここでは、第２アドレス変換テーブルについて主に説明する。

【0258】

図２６は、第２メモリ領域３２ｂに書き込まれるデータの論理アドレス及び物理アドレスの対応関係を管理するための第２アドレス変換テーブルのデータ構造の一例を示す。本実施形態において、第２アドレス変換テーブルにおける論理アドレス及び物理アドレスの対応関係の管理には、セットアソシアティブ管理方式を採用する。

【0259】

この場合、第２アドレス変換テーブルは各インデックスに対応づけて複数のエントリを有し、当該複数のエントリの各々は、Ｖａｌｉｄ、タグ及び物理アドレス（ＳＣＭ物理アドレス）を含む。このような第２アドレス変換テーブルにおいては、１つのエントリ（Ｖａｌｉｄ、タグ及び物理アドレス）で１つの６４Ｂｙｔｅのデータを管理することができる。

【0260】

Ｖａｌｉｄは、当該エントリが有効であるか無効であるかを示す。なお、Ｖａｌｉｄ「１」はエントリ（つまり、論理アドレスと物理アドレスとの対応関係）が有効であることを示し、Ｖａｌｉｄ「０」はエントリが無効であることを示す。

【0261】

ここで、前述した本実施形態の比較例において説明したアドレス変換テーブル（つまり、第１アドレス変換テーブル）においては、ＣＰＵ１０によって指定される論理アドレスの上位ビットをインデックスとして用いるものとして説明したが、第２アドレス変換テーブルにおいては、図２７に示すようにＣＰＵ１０によって指定される論理アドレスの下位ビットをインデックス、当該論理アドレスの上位ビットをタグとして用いる。

【0262】

また、第１アドレス変換テーブルに格納されている物理アドレスは２５６Ｂｙｔｅのデータが格納されている物理アドレスに相当するが、第２アドレス変換テーブルにおける物理アドレスは、６４Ｂｙｔｅのデータが格納されている位置を示す必要があるため、第１アドレス変換テーブルに格納されている物理アドレスと比較して２ビット多いアドレスである。

【0263】

また、第２アドレス変換テーブルにおいては、インデックスに対応づけて登録数が格納されている。この登録数は、インデックスに対応づけられているＶａｌｉｄが「１」であるエントリの数を示す。

【0264】

ここで、第２アドレス変換テーブルの基本的な動作について説明する。まず、第２メモリ領域３２ｂに６４Ｂｙｔｅのデータが書き込まれた場合、当該データにアクセスする際に使用される論理アドレス及び当該データが書き込まれた第２メモリ領域３２ｂ内の物理アドレスの対応情報（対応関係）を第２メモリ領域３２ｂに登録する。なお、第２メモリ領域３２ｂに同一論理アドレスのデータが書き込まれた場合、論理アドレス及び物理アドレスの対応情報は更新される。

【0265】

一方、第２メモリ領域３２ｂに書き込まれている６４Ｂｙｔｅのデータが無効化された場合、第２アドレス変化テーブルから該当するエントリが削除される。なお、データの無効化は、ＣＰＵ１０からの最新の６４Ｂｙｔｅのデータが第１メモリ領域３２ａに書き込まれた場合及び当該データが第２メモリ領域３２ｂから第１メモリ領域３２ａに書き戻された場合等に行われる。

【0266】

このような第２アドレス変換テーブルによれば、例えば書き込みコマンドまたは読み出しコマンドにおいてＣＰＵ１０によって指定された論理アドレスを対応する物理アドレスに変換することが可能となる。

【0267】

具体的には、書き込みコマンドまたは読み出しコマンドにおいてＣＰＵ１０によって指定された論理アドレスの下位ビットに基づいてインデックスを参照する。このように参照されたインデックスに対応づけられている複数のエントリの各々に登録されているタグと、論理アドレスの上位ビットとを比較する。論理アドレスの上位ビットと一致するタグが存在する場合、ヒットと判定し、当該タグが登録されているエントリのＳＣＭ物理アドレスを取得する。これにより、論理アドレスから物理アドレスへの変換が完了する。

【0268】

なお、第２アドレス変換テーブルはインデックス毎に複数のエントリを有するが、特定のインデックスの論理アドレス対するデータの書き込みが多い場合、第２アドレス変換テーブルにおける当該特定のインデックスへの登録に偏りが生じる。このようにインデックス間に偏りがある場合、当該インデックスに対応づけられているエントリのＶａｌｉｄが全て「１」となっており、新たな論理アドレスと物理アドレスとの対応関係を登録することができない場合がある。このような事態を回避するためには、第２アドレス変換テーブルが有するエントリの数を増加させる、またはインデックスの数を増加させる等の対策をとることができる。なお、ここではインデックス数及びエントリ数が固定されている場合を想定している。

【0269】

また、ＣＰＵ１０上で実行されるアプリケーションプログラムは、アラインメントの揃っている論理アドレスに対してアクセスすることが多いため、例えばインデックスの小さいエントリが埋まりやすい（登録されやすい）傾向にある。このため、例えばハッシュ関数を用いて論理アドレスのハッシュ値を計算し、当該ハッシュ値の上位ビットをタグ、下位ビットをインデックスとして用いる（つまり、当該ハッシュ値を用いて論理アドレスと物理アドレスとの対応関係を管理する）構成とすることで、単に論理アドレスの下位ビットをインデックスとして用いる場合に生じるインデックス間の偏りを解消するようにしてもよい。ただし、上記したハッシュ値を計算する際に用いられるハッシュ関数は、複数の異なる論理アドレスから計算されるハッシュ値が衝突しないものであることを要する。例えば、ＣＰＵ１０が指定する論理アドレス「０ｘ００００００１」及び「０ｘ００００００２」のハッシュ値を計算した結果、両ハッシュ値とも「０ｘ００００００３」となった場合を考える。本来であれば、論理アドレス「０ｘ００００００１」及び「０ｘ００００００２」を物理アドレスに変換すると、異なる物理アドレスが取得されるはずであるが、ハッシュ値が衝突することで、第２アドレス変換テーブルの同一エントリを参照することになるため、同一の物理アドレスが取得されてしまい、意図する動作を行うことができない。すなわち、論理アドレスと当該論理アドレスから計算されるハッシュ値とは１対１の関係でなければならない。

【0270】

なお、例えば上記したハッシュ値を用いたとしてもインデックス間の偏りの解消が困難であるような場合には、登録数が多いインデックスに対応づけられているエントリの物理アドレスに書き込まれているデータ（つまり、第２メモリ領域３２ｂに書き込まれているデータ）を優先的に第１メモリ領域３２ａに書き戻すようにしてもよい。

【0271】

また、上記した第２アドレス変換テーブルはＳＣＭ３２に格納されて不揮発化されているが、当該第２アドレス変換テーブルを参照する場合、当該第２アドレス変換テーブルは例えばＤＲＡＭ３３に転送（キャッシュ）されている。この場合、第２アドレス変換テーブルは例えば第２メモリ領域３２ｂに対するデータの書き込みに応じてＤＲＡＭ３３上で更新されるが、当該更新された第２アドレス変換テーブルは、システム管理情報として所定のタイミングでＳＣＭ３２に書き込まれる（つまり、不揮発化される）。

【0272】

以下、本実施形態に係るＳＣＭモジュール３０の動作について説明する。なお、以下の説明では、本実施形態の比較例と同様の部分についてはその詳しい説明を省略し、本実施形態の比較例と異なる部分について主に述べる。

【0273】

ＣＰＵ１０からコマンドが送信された場合には、ＳＣＭモジュール３０においては、前述した図１０に示す処理が実行される。以下、本実施形態に係るＳＣＭモジュール３０において実行される書き込み処理及び読み出し処理について詳細に説明する。

【0274】

まず、図２８のフローチャートを参照して、書き込み処理の処理手順の一例について説明する。

【0275】

書き込み処理においては、前述した図１１に示すステップＳ１１～Ｓ１５の処理に相当するステップＳ１０１～Ｓ１０５の処理が実行される。

【0276】

ステップＳ１０５においてバッファ３１４に格納されているデータを不揮発化すると判定された場合（ステップＳ１０５のＹＥＳ）、制御部３１２は、当該データを書き込む書き込み先を選択する処理（以下、書き込み先選択処理と表記）を実行する（ステップＳ１０６）。このステップＳ１０６においては、例えばコントローラ３１の内部状態または不揮発性メモリの状態に基づいて、データの書き込み先として第１メモリ領域３２ａ（つまり、２５６Ｂｙｔｅ単位でデータが管理されるメモリ領域）及び第２メモリ領域３２ｂ（つまり、６４Ｂｙｔｅ単位でデータが管理されるメモリ領域）の一方が選択される。

【0277】

なお、上記したように第１メモリ領域３２ａに対してデータはＩｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式で書き込まれ、第２メモリ領域３２ｂに対してデータはＡｐｐｅｎｄ Ｗｒｉｔｅ方式で書き込まれることから、ステップＳ１０６において書き込み先を選択することは、データの書き込み方式を選択（決定）することに相当する。この書き込み先選択処理の詳細については後述する。

【0278】

次に、ステップＳ１０６において第２メモリ領域３２ｂが選択された否かが判定される（ステップＳ１０７）。

【0279】

第２メモリ領域３２ｂが選択されたと判定された場合（ステップＳ１０７のＹＥＳ）、バッファ３１４に格納されているデータを第２メモリ領域３２ｂに対して不揮発化する処理（第２メモリ領域３２ｂに対する不揮発化処理）が実行される（ステップＳ１０８）。なお、第２メモリ領域３２ｂに対する不揮発化処理の詳細については後述する。

【0280】

一方、第２メモリ領域３２ｂが選択されていない（つまり、第１メモリ領域３２ａが選択された）と判定された場合（ステップＳ１０７のＮＯ）、バッファ３１４に格納されているデータを第１メモリ領域３２ａに対して不揮発化する処理（第１メモリ領域３２ａに対する不揮発化処理）が実行される（ステップＳ１０９）。なお、このステップＳ１０９においては、前述した図１１に示すステップＳ１６と同様の処理が実行される。

【0281】

次に、図２９のフローチャートを参照して、上記した書き込み先選択処理（図２８に示すステップＳ１０６の処理）の処理手順の一例について説明する。この書き込み先選択処理においては、バッファ３１４の状態及びＳＣＭ３２の状態等に応じて、第１メモリ領域３２ａ（つまり、Ｉｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式）及び第２メモリ領域３２ｂ（つまり、Ａｐｐｅｎｄ Ｗｒｉｔｅ方式）の一方を書き込み先として選択する。

【0282】

まず、制御部３１２は、バッファ３１４に格納されているデータを第２メモリ領域３２ｂに書き込むことが可能であるか否かを判定する（ステップＳ１１１）。

【0283】

このステップＳ１１１において、制御部３１２は、例えば第２メモリ領域３２ｂにデータを書き込むことが可能な空き領域がない場合にはデータを第２メモリ領域３２ｂに書き込むことが可能でないと判定する。なお、第２メモリ領域３２ｂの空き領域は、上記した空き領域管理テーブルにおいて管理されているＨｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄに基づいて把握することができる。

【0284】

また、上記したように第２メモリ領域３２ｂにおける論理アドレスと物理アドレスとの対応関係は第２アドレス変換テーブルにおいて管理されるが、ステップＳ１１１においては、当該第２アドレス変換テーブルに空きエントリがない（つまり、バッファ３１４に格納されているデータが第２メモリ領域３２ｂに書き込まれたとしても当該データの論理アドレスと物理アドレスとの対応関係を管理することができない）場合には、データを第２メモリ領域３２ｂに書き込むことが可能でないと判定してもよい。

【0285】

第２メモリ領域３２ｂに書き込むことが可能であると判定された場合（ステップＳ１１１のＹＥＳ）、制御部３１２は、予め定められている複数の条件に基づいて書き込み先を選択する。

【0286】

具体的には、制御部３１２は、第１条件が満たされているか否かを判定する（ステップＳ１１２）。

【0287】

ここで、前述した本実施形態の比較例において説明したようにデータを不揮発化するためのリードモディファイライト処理はデータの書き込みに時間を要する。このため、書き込みコマンドが発生する頻度が高い（つまり、書き込みコマンドの数が多い）場合に第１メモリ領域３２ａへの書き込み処理を実行すると、リードモディファイライト処理に時間を要し、効率的に書き込みコマンドを処理することが困難となる。

【0288】

そこで、本実施形態において、書き込み先を選択するための第１条件は、第１メモリ領域３２ａにデータを書き込む際にリードモディファイライト処理が実行されると効率的に書き込みコマンドを処理することができない程度に当該書き込みコマンドの発生頻度（ＣＰＵ１０からの書き込みアクセス頻度）が高いことを含む。

【0289】

なお、リードモディファイライト処理が必要であるか否かは、図１３に示すステップＳ４３に相当する処理が実行されることによって判定可能である。また、「書き込みコマンドの発生頻度が高い」とは、所定時間内に発生する書き込みコマンドの数が予め定められた値以上であること等をいう。

【0290】

第１条件が満たされていると判定された場合（ステップＳ１１２のＹＥＳ）、制御部３１２は、バッファ３１４に格納されているデータの書き込み先として第２メモリ領域３２ｂ（つまり、書き込み方式としてＡｐｐｅｎｄ Ｗｒｉｔｅ方式）を選択する（ステップＳ１１３）。

【0291】

書き込みコマンドが発生する回数が予め定められている値未満であり、第１条件が満たされていないと判定された場合（ステップＳ１１３のＮＯ）、制御部３１２は、第２条件が満たされているか否かを判定する（ステップＳ１１４）。

【0292】

ここで、バッファ３１４に格納されているデータを第１メモリ領域３２ａに書き込むとした場合に当該データが書き込まれる第１メモリ領域３２ａ内の物理アドレスに該当するＢａｎｋがＢｕｓｙ状態にある場合には、当該Ｂｕｓｙ状態が解消する（つまり、Ｒｅａｄｙ状態に遷移する）まで待機する必要があり、高速な書き込み処理を実行することができない（つまり、書き込み性能が低下する）。

【0293】

このため、本実施形態において、書き込み先を選択するための第２条件は、バッファ３１４に格納されているデータにアクセスするための論理アドレスに対応する第１メモリ領域３２ａ内の物理アドレスに該当するＢａｎｋがＢｕｓｙ状態にあることを含む。

【0294】

第２条件が満たされていると判定された場合（ステップＳ１１４のＹＥＳ）、上記したステップＳ１１３の処理が実行される（つまり、書き込み先として第２メモリ領域３２ｂが選択される）。

【0295】

第２条件が満たされていないと判定された場合（ステップＳ１１４のＮＯ）、制御部３１２は、第３条件が満たされているか否かを判定する（ステップＳ１１５）。

【0296】

ここで、上記したように例えばバッファ３１４に格納されているデータにアクセスするための論理アドレスが近い過去に頻繁にＣＰＵ１０によって指定される（つまり、当該データが頻繁に書き込まれるデータである）場合には、当該論理アドレスに対応する第１メモリ領域３２ａ内の物理アドレス（Ｐａｇｅ）に含まれるメモリセルが疲弊する。

【0297】

このため、本実施形態において、書き込み先を選択するための第３条件は、バッファ３１４に格納されているデータが近い過去に頻繁に書き込まれるデータ（Ｈｏｔデータ）であることを含む。

【0298】

なお、ステップＳ１１５においては、例えばバッファ３１４に格納されているデータにアクセスするための論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルに格納されている場合に、当該論理アドレスを使用してアクセスされるデータが近い過去に書き込まれているとして、第３条件が満たされていると判定されるものとする。

【0299】

第３条件が満たされていると判定された場合（ステップＳ１１５のＹＥＳ）、上記したステップＳ１１３の処理が実行される（つまり、書き込み先として第２メモリ領域３２ｂが選択される。

【0300】

なお、上記した第３条件を満たすか否かの判定において第２アドレス変換テーブルを参照するのは、バッファ３１４に格納されているデータが頻繁に書き込まれるデータである場合、この第３条件によって当該データが第２メモリ領域３２ｂに書き込まれるからである。

【0301】

第３条件が満たされていないと判定された場合（ステップＳ１１５のＮＯ）、制御部３１２は、第４条件が満たされているか否かを判定する（ステップＳ１１６）。

【0302】

ここで、本実施形態に係るＳＣＭモジュール３０においては第１アドレス変換テーブルがＳＣＭ３２にシステム管理情報として格納されているが、書き込みコマンドまたは読み出しコマンドにおいて指定されている論理アドレスに応じて当該第１アドレス変換テーブルの一部（つまり、当該論理アドレスと物理アドレスとの対応関係）が例えばＤＲＡＭ３３等にキャッシュされる構成を採用していてもよい。この場合、バッファ３１４に格納されているデータにアクセスするための論理アドレスと物理アドレスとの対応関係がキャッシュされている（つまり、キャッシュヒットした）場合には、当該キャッシュされている対応関係（つまり、第１アドレス変換テーブルの一部）を参照して高速に当該論理アドレスを物理アドレスに変換することができる。しかしながら、バッファ３１４に格納されているデータにアクセスするための論理アドレスと物理アドレスとの対応関係がキャッシュされていない（つまり、キャッシュミスした）場合には、当該論理アドレスを物理アドレスに変換するためには第１アドレス変換テーブルをＳＣＭ３２から読み出す必要があり（つまり、リフィル処理が必要であり）、書き込み性能が低下する。

【0303】

このため、本実施形態において、書き込み先を選択するための第４条件は、バッファ３１４に格納されているデータにアクセスするための論理アドレスがキャッシュミスする（つまり、当該論理アドレスと物理アドレスとの対応関係がキャッシュされていない）ことを含む。

【0304】

第４条件が満たされていると判定された場合（ステップＳ１１６のＹＥＳ）、上記したステップＳ１１３の処理が実行される（つまり、書き込み先として第２メモリ領域３２ｂが選択される）。

【0305】

第４条件が満たされていないと判定された場合（ステップＳ１１６のＮＯ）、制御部３１２は、バッファ３１４に格納されているデータの書き込み先として第１メモリ領域３２ａ（つまり、書き込み方式としてＩｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式）を選択する（ステップＳ１１７）。

【0306】

上記した書き込み先選択処理においては、第１～第４条件のうちの少なくとも１つが満たされる場合には書き込み先として第２メモリ領域３２ｂが選択される。

【0307】

なお、図２９に示す処理は、バッファ３１４に格納されているデータの全てを対象として実行されてもよいし、当該データの一部のみを対象として実行されてもよい。

【0308】

また、図２９に示す例では、書き込み先を選択するための条件として第１～第４条件について説明したが、当該第１～第４条件のうちの少なくとも１つを用いる構成であってもよいし、当該第１～第４条件以外の条件を用いて書き込み先を選択する構成としても構わない。具体的には、例えばバッファ３１４に格納されているデータを第１メモリ領域３２aに書き込むとした場合に、リードモディファイライト処理が必要であるという条件を満たす場合には、第２メモリ領域３２ｂを書き込み先として選択するようにしてもよい。また、リードモディファイライト処理が必要である場合であっても、第１条件を満たさない（書き込みコマンドの発生頻度が高くない）場合には、書き込み先として第１メモリ領域３２ａを選択するようにしてもよい。

【0309】

また、図２９に示す例では、第１～第４条件のうちの少なくとも１つが満たされる場合に書き込み先として第２メモリ領域３２ｂが選択されるものとして説明したが、例えば第１～第４条件のうちの２つ以上の条件が満たされた場合に第２メモリ領域３２ｂが選択される構成としても構わない。すなわち、本実施形態において、書き込み先は第１～第４条件を適宜組み合わせて判定する構成としてもよい。

【0310】

次に、図３０のフローチャートを参照して、上記した第２メモリ領域３２ｂに対する不揮発化処理（図２８に示すステップＳ１０８の処理）の処理手順の一例について説明する。

【0311】

まず、バッファ管理部３１５は、第２バッファ管理テーブルを参照して、不揮発化の対象となるデータ（不揮発化対象データ）を選択する（ステップＳ１２１）。

【0312】

なお、ステップＳ１２１においては、例えばバッファ３１４に格納されているデータのうち最初にバッファ３１４に格納されたデータ（つまり、最も古いデータ）を不揮発化対象データとして選択することができる。

【0313】

また、ステップＳ１２１においては、第１メモリ領域３２ａにおいて管理される２５６Ｂｙｔｅのデータが揃っていないエントリが存在する場合には、当該２５６Ｂｙｔｅのデータの一部に相当する６４Ｂｙｔｅのデータを不揮発化対象データとして選択してもよい。

【0314】

なお、ステップＳ１２１においては、不揮発化対象データとして４つの６４Ｂｙｔｅのデータが選択されるものとする。不揮発化対象データとして４つの６４Ｂｙｔｅのデータを選択することができない（例えば、４つの６４Ｂｙｔｅのデータを揃えることができない）場合、４つの６４Ｂｙｔｅのデータのうちの１つは空のデータ（例えば、全ビットが０のデータ）としてもよい。

【0315】

次に、制御部３１２は、ステップＳ１２１において選択された不揮発化対象データを不揮発化する（ステップＳ１２２）。

【0316】

以下、ステップＳ１２２の処理について具体的に説明する。ステップＳ１２２において、制御部３１２は、上記したリングバッファ管理テーブルにおいて管理されているＨｅａｄポインタ３２ｃに基づいて、不揮発化対象データが書き込まれる第２メモリ領域３２ｂ内の物理アドレス（Ｐａｇｅ）を決定（導出）する。

【0317】

次に、制御部３１２は、不揮発化対象データ（４つの６４Ｂｙｔｅのデータ）を、２５６Ｂｙｔｅ（のデータ）にパッキングする。

【0318】

制御部３１２は、このように４つの６４Ｂｙｔｅのデータがパッキングされた２５６Ｂｙｔｅのデータを、上記したようにＨｅａｄポインタ３２ｃに基づいて決定された第２メモリ領域３２ｂ内の物理アドレスを使用してＳＣＭ３２が有する第２メモリ領域３２ｂに書き込む。

【0319】

この場合、ＳＣＭインタフェース３１９を介してＳＣＭにデータが書き込まれるが、当該データは、制御部３１２による制御の下、ＥＣＣエンコーダ３１７によってＥＣＣエンコード処理が実行され、データ転送部３１３によってバッファからＳＣＭ３２（が有する第２メモリ領域３２ｂ）に転送される。

【0320】

ここで、上記した図２１に示すように、第２メモリ領域３２ｂに書き込まれる２５６Ｂｙｔｅのデータにはメタデータ及びＥＣＣパリティが付されており、当該第２メモリ領域３２ｂには、前述した本実施形態の比較例において説明したＥＣＣフレームと同様のデータ構造を有するＥＣＣフレームが書き込まれる。

【0321】

しかしながら、前述した本実施形態の比較例において説明したＥＣＣフレームを構成する２５６Ｂｙｔｅのデータに含まれる４つの６４Ｂｙｔｅのデータは連続する４つの論理アドレスを使用してアクセスされるデータでなければならないが、本実施形態における第２メモリ領域３２ｂにおいては６４Ｂｙｔｅ単位でデータが管理され、かつ、Ａｐｐｅｎｄ Ｗｒｉｔｅ方式でデータが書き込まれるため、当該第２メモリ領域３２ｂに書き込まれるＥＣＣフレームを構成する２５６Ｂｙｔｅのデータの各々にアクセスするための論理アドレスは連続していなくてもよい。

【0322】

すなわち、本実施形態において第２メモリ領域３２ｂにデータを書き込む際には、論理アドレスに依存することなく、任意の４つの６４Ｂｙｔｅのデータをパッキングして、メタデータ及びＥＣＣパリティを付加して第２メモリ領域３２ｂに追記することができるため、第１メモリ領域３２ａに書き込む（つまり、リードモディファイライト処理を実行する）場合と比較して書き込み性能を向上させることができる。

【0323】

ステップＳ１２２の処理が実行されると、第２アドレス変換テーブルが更新される（ステップＳ１２３）。

【0324】

この場合、例えばＳＣＭ３２に書き込まれた不揮発化対象データにアクセスするための論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて既に管理されている（つまり、当該論理アドレスが第２アドレス変換テーブルにおいてヒットする）か否かが判定される。

【0325】

不揮発化対象データにアクセスするための論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて既に管理されていると判定された場合、制御部３１２は、当該物理アドレスを当該不揮発化対象データが書き込まれた物理アドレスに更新する。

【0326】

一方、不揮発化対象データにアクセスするための論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて管理されていないと判定された場合、制御部３１２は、当該論理アドレスの下位ビット（インデックス）に基づいて第２アドレス変換テーブルが有するエントリを割り当てる。制御部３１２は、割り当てられたエントリに含まれるＶａｌｉｄを「１」に設定し、当該エントリに含まれるタグに当該論理アドレスの上位ビットを設定し、当該エントリに含まれる物理アドレスに不揮発化対象データが書き込まれた物理アドレスを設定する。

【0327】

なお、ステップＳ１２３の処理が実行された場合、制御部３１２は、第２アドレス変換テーブルの更新に関するログ（以下、テーブル更新ログと表記）をＳＣＭコントローラ３１内の所定の領域（以下、テーブル更新ログ領域と表記）に追記（蓄積）しておくものとする。なお、このテーブル更新ログには、例えば論理アドレスと物理アドレスとの対応関係と、当該対応関係が有効であるか無効であるかを示すフラグ（無効化フラグ）が含まれているものとする。

【0328】

ステップＳ１２３の処理が実行されると、前述した図１３に示すステップＳ５１の処理に相当するステップＳ１２４の処理が実行される。なお、ここではバッファされた任意の４つの６４Ｂｙｔｅのデータが不揮発化対象データであるため、ステップＳ１２４においては、第２バッファ管理テーブルの１以上のエントリが解放される。

【0329】

次に、第２メモリ領域管理部３２２は、上記した空き領域管理情報を更新する（ステップＳ１２５）。この場合、第２メモリ領域管理部３２２は、空き領域管理テーブルにおいて管理されているＨｅａｄポインタ３２ｃを、不揮発化データが書き込まれたＰａｇｅの次のＰａｇｅ（つまり、上記した第２メモリ領域３２ｂにおいてデータが書き込まれる順番に従って次にデータが書き込まれるＰａｇｅ）を示すように更新する。

【0330】

ここで、制御部３１２は、第２メモリ領域３２ｂに書き込まれているデータを第１メモリ領域３２ａに書き戻すか否かを判定する（ステップＳ１２６）。

【0331】

なお、ステップＳ１２６においては、例えば第２メモリ領域３２ｂの空き領域（の容量）が予め定められた値未満である場合に、第２メモリ領域３２ｂに書き込まれているデータを第１メモリ領域３２ａに書き戻すと判定される。なお、第２メモリ領域３２ｂの空き領域は、上記した空き領域管理テーブルにおいて管理されている空き領域管理情報（Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄ）に基づいて特定することができる。

【0332】

第２メモリ領域３２ｂに書き込まれているデータを第１メモリ領域３２ａに書き戻すと判定された場合、当該データの書き戻し処理が実行される（ステップＳ１２７）。

【0333】

一方、第２メモリ領域３２ｂに書き込まれているデータを第１メモリ領域３２ａに書き戻さないと判定された場合、ステップＳ１２７の処理は実行されず、図３０の処理は終了される。

【0334】

次に、図３１のフローチャートを参照して、上記した書き戻し処理（図３０に示すステップＳ１２７の処理）の処理手順の一例について説明する。

【0335】

なお、書き戻し処理においては、第２メモリ領域３２ｂ（６４Ｂｙｔｅ単位でデータが管理されているメモリ領域）に書き込まれている例えば６４Ｂｙｔｅのデータが第１メモリ領域３２ａ（２５６Ｂｙｔｅ単位でデータが管理されているメモリ領域）に書き戻される。この場合、第１メモリ領域３２ａにおいて管理されている２５６Ｂｙｔｅのデータのうちの書き戻される６４Ｂｙｔｅのデータ以外のデータ（１９２Ｂｙｔｅのデータ）が第１メモリ領域３２ａ、第２メモリ領域３２ｂ及びバッファ３１４のいずれに書き込まれているかを考慮して、当該書き戻されるデータに対してリードモディファイライト処理が実行される。

【0336】

まず、制御部３１２は、第２メモリ領域３２ｂに書き込まれているデータの中から第２メモリ領域３２ｂから第１メモリ領域３２ａに書き戻されるデータ（以下、書き戻し対象データと表記）を決定する（ステップＳ１３１）。

【0337】

なお、書き戻し対象データは、第２メモリ領域３２ｂに書き込まれている同一のＥＣＣフレームを構成する２５６Ｂｙｔｅのデータであり、上記した空き領域管理テーブルにおいて管理されている空き領域管理情報に含まれるＴａｉｌポインタ３２ｄに基づいて決定される。

【0338】

また、図２６に示す第２アドレス変換テーブルにおいて登録に偏りが生じている場合には、登録数（エントリの数）が多いインデックスを優先的に選択して書き戻し対象データとしてもよい。具体的には、第２アドレス変換テーブルで登録数が多いインデックスの中の１エントリを選択して当該エントリで管理されているデータを書き戻し対象データとして決定する。この場合、Ｔａｉｌポインタ３２ｄは更新される必要はない。

【0339】

なお、ステップＳ１３１において決定される書き戻し対象データは、２５６Ｂｙｔｅ以上のデータであってもよい。

【0340】

次に、バッファ管理部３１５は、ステップＳ１３１において決定された書き戻し対象データ（２５６Ｂｙｔｅのデータ）に対してバッファ領域を割り当てる（ステップＳ１３２）。なお、バッファ領域を割り当てる処理については前述した図１１に示すステップＳ１１の処理と同様であるため、ここではその詳しい説明を省略する。

【0341】

ステップＳ１３２の処理が実行されると、制御部３１２は、ステップＳ１３１において決定された書き戻し対象データを第２メモリ領域３２ｂから読み出す（ステップＳ１３３）。なお、ステップＳ１３３の処理は、前述した図１３に示すステップＳ４５の処理に相当する処理であるため、ここではその詳しい説明を省略する。

【0342】

ステップＳ１３３において第２メモリ領域３２ｂから読み出された書き戻し対象データは、ステップＳ１３２において割り当てられたバッファ領域に格納される。

【0343】

以下のステップＳ１３４以降の処理は、ステップＳ１３１において決定された書き戻し対象データ（つまり、ステップＳ１３３において第２メモリ領域３２ｂから読み出された書き戻し対象データ）に含まれる６４Ｂｙｔｅのデータ毎に実行される。以下の説明では、ステップＳ１３４以降の処理が実行される６４Ｂｙｔｅのデータを書き戻し対象６４Ｂｙｔｅデータと称する。

【0344】

ここで、例えば特定の論理アドレスを使用してアクセスされる６４Ｂｙｔｅの第１データが第２メモリ領域３２ｂ内の第１物理アドレスに書き込まれた後に、当該特定の論理アドレスを使用してアクセスされる６４Ｂｙｔｅの第２データが第２メモリ領域３２ｂ内の第２物理アドレスに書き込まれた場合を想定する。

【0345】

この場合において、第１物理アドレスに書き込まれている第１データが書き戻し対象６４Ｂｙｔｅデータであるものとすると、当該第１データは特定の論理アドレスを使用してアクセスすべき最新のデータではない（つまり、第１データは有効なデータではなく、第２データが有効なデータである）ため、当該第１データを第１メモリ領域３２ａに書き戻す必要はない。

【0346】

そこで、本実施形態においては、上記した第１データの有効性を判定するために、上記した図３０に示すステップＳ１２２において第１データ（不揮発化対象データ）を第２メモリ領域３２ｂに対して不揮発化する際に、当該第１データが第２メモリ領域３２ｂに書き込まれたことを示すログ（以下、書き込みログと表記）を残しておくものとする。

【0347】

この書き込みログは、例えば第１データが書き込まれた第２メモリ領域３２ｂ内の物理アドレスと当該第１データにアクセスするための論理アドレスとを含み、上記したＥＣＣデータを構成するメタデータとして第２メモリ領域３２ｂに書き込まれる。

【0348】

本実施形態においては、このようにメタデータとして第２メモリ領域３２ｂに書き込まれる書き込みログに基づいて、書き戻し対象６４Ｂｙｔｅデータの有効性を判定する処理（有効性判定処理）が実行されるものとする（ステップＳ１３４）。

【0349】

以下、ステップＳ１３４において実行される有効性判定処理について説明する。まず、制御部３１２は、書き戻し対象６４Ｂｙｔｅデータを含む２５６Ｂｙｔｅデータから構成されるＥＣＣフレームから書き込みログ（メタデータ）を取得する。なお、この書き込みログには、書き戻し対象６４Ｂｙｔｅデータが書き込まれている物理アドレスと当該書き戻し対象６４Ｂｙｔｅデータにアクセスするための論理アドレスが含まれている。

【0350】

次に、第２アドレス変換部３２１は、第２アドレス変換テーブルを参照して、書き戻し対象データにアクセスするための論理アドレス（書き込みログに含まれる論理アドレス）を物理アドレスに変換する。

【0351】

制御部３１２は、書き込みログに含まれている物理アドレスと第２アドレス変換テーブルを参照して論理アドレスから変換された物理アドレスとを比較し、両者が一致している場合には書き戻し対象６４Ｂｙｔｅデータが有効であると判定する。一方、書き込みログに含まれている物理アドレスと第２アドレス変換テーブルを参照して論理アドレスから変換された物理アドレスとが一致しない場合には、制御部３１２は、書き戻し対象６４Ｂｙｔｅデータが有効でない（つまり、無効である）と判定する。

【0352】

なお、上記した有効性判定処理において書き戻し対象６４Ｂｙｔｅデータが有効であると判定された場合であっても、第２アドレス変換テーブルにおいて当該書き戻し対象６４Ｂｙｔｅデータにアクセスするための論理アドレスと物理アドレスとの対応関係（エントリ）が無効化されている場合には、当該書き戻し対象６４Ｂｙｔｅデータは、有効でないと判定される。「論理アドレスと物理アドレスとの対応関係が無効化されている」とは、当該論理アドレスの下位ビット（インデックス）に対応づけられているエントリであって、当該論理アドレスの上位ビットを含むエントリに含まれるＶａｌｉｄに「０」が設定されていることをいう。

【0353】

以下、有効性判定処理について具体例を用いて説明する。ここでは、まず、論理アドレス＝０ｘ１０００の第１データ（６４Ｂｙｔｅのデータ）が第２メモリ領域３２ｂ内の物理アドレス＝０ｘＡ０００に書き込まれた場合を想定する。この場合、第２アドレス変換テーブルには、論理アドレス「０ｘ１０００」と物理アドレス「０ｘＡ０００」との対応関係が格納される。更に、第１データを含む２５６ＢｙｔｅのデータがＥＣＣフレームとして第２メモリ領域３２ｂに書き込まれる際には、当該２５６Ｂｙｔｅのデータには物理アドレス「０ｘＡ０００」と論理アドレス「０ｘ１０００」とを含む書き込みログがメタデータとして付加される。

【0354】

次に、論理アドレス＝０ｘ１０００の第２データ（６４Ｂｙｔｅのデータ）が第２メモリ領域３２ｂ内の物理アドレス＝０ｘＢ０００に書き込まれた場合を想定する。この場合、第２アドレス変換テーブルにおいては、論理アドレス「０ｘ１０００」に対応する物理アドレスが「０ｘＡ０００」から「０ｘＢ０００」に変更（更新）される。更に、第２データを含む２５６ＢｙｔｅのデータがＥＣＣフレームとして第２メモリ領域３２ｂに書き込まれる際には、当該２５６Ｂｙｔｅのデータには物理アドレス「０ｘＢ０００」と論理アドレス「０ｘ１０００」とを含む書き込みログがメタデータとして付加される。

【0355】

この場合において、先に第２メモリ領域３２ｂに書き込まれた第１データが書き戻し対象６４Ｂｙｔｅデータであるものとすると、当該第１データを含む２５６Ｂｙｔｅのデータから構成されるＥＣＣフレームから書き込みログが取得される。この書き込みログには、物理アドレス「０ｘＡ０００」と論理アドレス「０ｘ１０００」とが含まれている。また、この書き込みログに含まれる論理アドレス「０ｘ１０００」に対応する物理アドレスが第２アドレス変換テーブルから取得されるが、当該物理アドレスは更新されているため、当該物理アドレスとしては「０ｘＢ０００」が取得される。

【0356】

この場合、書き込みログに含まれる物理アドレス「０ｘＡ０００」は、第２アドレス変換テーブルから取得された物理アドレス「０ｘＢ０００」と一致しない。これによれば、書き戻し対象６４Ｂｙｔｅデータである第１データは、有効でないと判定される。

【0357】

一方、第２データが書き戻し対象６４Ｂｙｔｅデータである場合には、第２データを含む２５６Ｂｙｔｅのデータから構成されるＥＣＣフレームから書き込みログが取得される。この書き込みログには、物理アドレス「０ｘＢ０００」と論理アドレス「０ｘ１０００」とが含まれている。また、この書き込みログに含まれる論理アドレス「０ｘ１０００」に対応する物理アドレスとして「０ｘＢ０００」が第２アドレス変換テーブルから取得される。

【0358】

この場合、書き込みログに含まれる物理アドレス「０ｘＢ０００」は、第２アドレス変換テーブルから取得された物理アドレス「０ｘＢ０００」と一致する。これによれば、書き戻し対象６４Ｂｙｔｅデータである第２データは、有効であると判定される。

【0359】

次に、ステップＳ１３４において実行された有効性判定処理の結果が有効であるか否かが判定される（ステップＳ１３５）。

【0360】

有効性判定処理の結果が有効であると判定された場合（ステップＳ１３５のＹＥＳ）、前述した図１７に示すステップＳ７２、Ｓ７３及びＳ７５の処理に相当するステップＳ１３６～Ｓ１３８の処理が実行される。

【0361】

次に、制御部３１２は、第２アドレス変換テーブルのエントリを無効化する（ステップＳ１３９）。このステップＳ１３８においては、書き戻し対象６４Ｂｙｔｅデータにアクセスするための論理アドレスの下位ビットであるインデックスに対応づけられているエントリであって、当該論理アドレスの上位ビットをタグとして含むエントリが第２アドレス変換テーブルから検索され、当該検索されたエントリに含まれるＶａｌｉｄに「０」が設定される。

【0362】

ステップＳ１３９の処理が実行されると、図１３に示すステップＳ５１（図１７に示すステップＳ７６）の処理に相当するステップＳ１４０の処理が実行される。

【0363】

なお、上記したステップＳ１３７～Ｓ１３８及びＳ１４０の処理は、第２メモリ領域３２ｂに書き込まれている書き戻し対象６４Ｂｙｔｅデータを第１メモリ領域３２ａに書き込む（書き戻す）ためのリードモディファイライト処理に相当する。

【0364】

一方、ステップＳ１３５において有効性判定処理の結果が有効でない（つまり、無効である）と判定された場合（ステップＳ１３５のＮＯ）、バッファ管理部３１５は、書き込み対象６４Ｂｙｔｅデータが格納されているバッファ領域を解放する（ステップＳ１４１）。

【0365】

ステップＳ１３１において決定された書き戻し対象データに含まれる６４Ｂｙｔｅのデータ毎に上記したステップＳ１３４～Ｓ１４１の処理が実行された場合、第２メモリ領域管理部３２２は、空き領域管理情報を更新する（ステップＳ１４２）。この場合、第２メモリ領域管理部３２２は、空き領域管理テーブルにおいて管理されているＴａｉｌポインタ３２ｄを、書き戻し対象データが書き込まれているＰａｇｅの次のＰａｇｅ（つまり、上記した第２メモリ領域３２ｂに書き込まれているデータが書き戻される順番に従って次に書き戻されるデータが書き込まれているＰａｇｅ）を示すように更新する。

【0366】

ここでは、図３０及び図３１を参照して、図２８に示す第２メモリ領域３２ｂに対する不揮発化処理について詳細に説明したが、当該図２８に示すステップＳ１０７において第２メモリ領域３２ｂが選択されていないと判定された場合には、第１メモリ領域３２ａに対する不揮発化処理が実行される。この第１メモリ領域３２ａに対する不揮発化処理は、上記したように前述した本実施形態の比較例における不揮発化処理（図１１に示すステップＳ１６の処理）と同様の処理である。しかしながら、例えばバッファ３１４に格納されているデータ（不揮発化対象データ）が第１メモリ領域３２ａに対して不揮発化される際に、当該不揮発化対象データにアクセスするための論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて管理されている場合には、当該対応関係（エントリ）を無効化する処理が第１メモリ領域３２ａに対する不揮発化処理において更に実行されるものとする。

【0367】

この場合、不揮発化対象データにアクセスするための論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて管理されている（つまり、当該論理アドレスが第２アドレス変換テーブルにおいてヒットする）か否かが判定される。

【0368】

不揮発化対象データにアクセスするための論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて既に管理されていると判定された場合、当該エントリに含まれるＶａｌｉｄに「０」を設定する。

【0369】

このように不揮発化対象データにアクセスするための論理アドレスと物理アドレスとの対応関係を第２アドレス変換テーブルにおいて無効化することによって、例えば読み出しコマンドがＣＰＵ１０から送信された際に、当該読み出しコマンドにおいて指定されている論理アドレスを、古いデータが格納された物理アドレスではなく、最新のデータが格納されている物理アドレスに変換することができる。

【0370】

更に、ＣＰＵ１０からの最新のデータ（バッファ３１４に格納されているデータ）が第１メモリ領域３２ａに書き込まれた後に、当該データが第２メモリ領域３２ｂに書き込まれていた古いデータで上書きされてしまうことを回避することも可能である。

【0371】

具体的には、第１メモリ領域３２ａに対する不揮発化処理において不揮発化対象データが第１メモリ領域３２ａに書き込まれる際にはリードモディファイライト処理が実行される場合があるが、第１メモリ領域３２ａにおいて当該不揮発化対象データと同一のＥＣＣフレームを構成する他の６４Ｂｙｔｅのデータ（最新のデータ）が第２メモリ領域３２ｂに書き込まれている場合がある。

【0372】

このため、第１メモリ領域３２ａに対する不揮発化処理においてリードモディファイライト処理が実行される場合には、第２アドレス変換テーブルを参照する必要がある。これにより、不揮発化対象データと同一のＥＣＣフレームを構成する他の６４Ｂｙｔｅのデータにアクセスするために使用される論理アドレスが当該第２アドレス変換テーブルにおいてヒットする場合には、当該第２アドレス変換テーブルにおいて管理されている当該論理アドレスに対応する物理アドレスを用いて第２メモリ領域３２ｂから６４Ｂｙｔｅのデータを取得し、当該６４Ｂｙｔｅのデータ及び不揮発化対象データから構成されるＥＣＣフレームが第１メモリ領域３２ａに書き込まれる。この場合、第１メモリ領域３２ａに書き込まれた６４Ｂｙｔｅのデータにアクセスするために使用される論理アドレスと物理アドレスとの対応関係は、第２アドレス変換テーブルにおいて無効化される。

【0373】

ここで、上記したように第２メモリ領域３２ｂに対する不揮発化処理が実行される（つまり、第２メモリ領域３２ｂにデータが書き込まれる）と第２アドレス変換テーブルは更新されるが、当該第２アドレス変換テーブルは例えばＤＲＡＭ３３にキャッシュされており、当該第２アドレス変換テーブルの更新は当該ＤＲＡＭ３３上で実行される場合が多い。この場合、ＤＲＡＭ３３は揮発性メモリであるため、当該ＤＲＡＭ３３上で更新された第２アドレス変換テーブルは、所定のタイミングで不揮発化する（つまり、ＳＣＭ３２に書き込まれる）必要がある。

【0374】

以下、図３２のフローチャートを参照して、第２アドレス変換テーブルを不揮発化する処理の処理手順の一例について説明する。なお、図３２に示す処理は所定のタイミングで実行されるものとする。

【0375】

ここで、例えば第２メモリ領域３２ｂの容量次第では、第２アドレス変換テーブルのサイズも大きくなり、不揮発化コストが高い。しかしながら、ＳＣＭモジュール３０における第２アドレス変換テーブルの不揮発化による影響を低減する（つまり、ＳＣＭモジュール３０の性能を維持する）ために、当該第２アドレス変換テーブルの不揮発化頻度を下げてしまうと、例えば電源断が発生した際に必要なバッテリ容量が増大する。

【0376】

そこで、本実施形態においては、上記した第２アドレス変換テーブルを更新する際にテーブル更新ログをテーブル更新ログ領域に追記（蓄積）し、当該第２アドレス変換テーブルの不揮発化に当該テーブル更新ログを利用する。

【0377】

なお、テーブル更新ログは図３３に示すように論理アドレス及び物理アドレスの対応関係と無効化フラグとを含むが、当該テーブル更新ログ（が追記されるテーブル更新ログ領域）は、リングバッファ方式で管理される。なお、テーブル更新ログは、最初はＳＣＭコントローラ３１内に設けられたバッファに蓄えられ、ＳＣＭ３２内のリングバッファに書き込まれるものとする。このようなテーブル更新ログは、次にテーブル更新ログが追記されるエントリを示すＨｅａｄポインタを用いて管理される。

【0378】

ここで、第２アドレス変換テーブルが不揮発化されると、リングバッファ内のテーブル更新ログは全て不要になる（つまり、破棄される）ため、当該テーブル更新ログが破棄された場合には、リングバッファの先頭領域からテーブル更新ログが書き込まれればよい。このため、テーブル更新ログを管理するためのＴａｉｌポインタは必ずしも必要ない。しかしながら、この場合にはリングバッファの先頭領域が疲弊する（つまり、疲弊に偏りが生じる）ため、当該疲弊の偏りを回避するためにＴａｉｌポインタを用いてもよい。

【0379】

本実施形態において、テーブル更新ログは上記したＨｅａｄポインタ及びＴａｉｌポインタを用いて管理されるものとして説明する。すなわち、本実施形態においては、このようなＨｅａｄポインタ及びＴａｉｌポインタによって管理されているテーブル更新ログを参照することによって不揮発化されている第２アドレス変換テーブルとの差分（情報）を把握することができる。なお、例えば第２アドレス変換テーブルが不揮発化された場合には、この差分（情報）は全て破棄してよい。

【0380】

まず、制御部３１２は、第２アドレス変換テーブルを不揮発化するか否かを判定する（ステップＳ１５１）。このステップＳ１５１においては、例えば第２アドレス変換テーブルが不揮発化された後の当該第２アドレス変換テーブルの更新回数が予め定められた回数以上である場合に、第２アドレス変換テーブルを不揮発化すると判定される。なお、第２アドレス変換テーブルの更新回数は、上記したテーブル更新ログを参照することによって特定することができる。なお、ステップＳ１５１の処理は、例えば第２アドレス変換テーブルにおいて更新されているエントリの数（更新エントリ数）に基づいて実行されても構わない。

【0381】

第２アドレス変換テーブルを不揮発化しないと判定された場合（ステップＳ１５１のＮＯ）、制御部３１２は、テーブル更新ログを不揮発化するか否かを判定する（ステップＳ１５２）。このステップＳ１５２においては、予め定められた量（例えば、２５６Ｂｙｔｅ）のテーブル更新ログが蓄積されている場合に、テーブル更新ログを不揮発化すると判定する。

【0382】

ステップＳ１５２の処理が実行されると、制御部３１２は、テーブル更新ログをＳＣＭ３２に書き込む（ステップＳ１５３）。これにより、テーブル更新ログの不揮発化が完了する。

【0383】

一方、テーブル更新ログを不揮発化しないと判定された場合（ステップＳ１５２のＮＯ）、ステップＳ１５３の処理は実行されず、図３２に示す処理は終了される。

【0384】

また、上記したステップＳ１５１において第２アドレス変換テーブルを不揮発化すると判定された場合（ステップＳ１５１のＹＥＳ）、制御部３１２は、テーブル更新ログを管理するためのＴａｉｌポインタを更新する（ステップＳ１５４）。このステップＳ１５５によれば、第２アドレス変換テーブルに反映すべきテーブル更新ログ（エントリ）が破棄されるようにＴａｉｌポインタが更新される。具体的には、Ｔａｉｌポインタは、Ｈｅａｄポインタと同じ位置を示すように更新される。

【0385】

ステップＳ１５４の処理が実行されると、制御部３１２は、第２アドレス変換テーブルをＳＣＭ３２に書き込む（ステップＳ１５５）。これにより、第２アドレス変換テーブルの不揮発化が完了する。

【0386】

なお、Ｈｅａｄポインタ及びＴａｉｌポインタは、例えばＳＣＭモジュール３０の電源が切断される際に不揮発化されればよいが、図３２に示すステップＳ１５３またはＳ１５５の処理が実行される際にＳＣＭ３２に書き込まれてもよい。

【0387】

上記した図３２に示す処理によれば、テーブル更新ログを不揮発化することによって、サイズの大きい第２アドレス変換テーブルを不揮発化する頻度を低下させることができるため、ＳＣＭモジュール３０における性能低下の影響を小さくすることができる。

【0388】

なお、上記したようにテーブル更新ログを不揮発化した場合には、後で当該テーブル更新ログに基づいて第２アドレス変換テーブルを更新する必要がある。このようなテーブル更新ログを用いた第２アドレス変換テーブルの更新は、例えばＳＣＭモジュール３０（またはコンピュータシステム１）の再起動時等に実行されればよい。

【0389】

図３４は、ＳＣＭモジュール３０の再起動時等に実行されるテーブル更新ログを用いた第２アドレス変換テーブルの更新の概要を示している。図３４に示すように、第２アドレス変換テーブル（更新前）に対してテーブル更新ログを順次参照しながら反映していくことにより、当該第２アドレス変換テーブルを最新状態にすることができる。具体的には、図３４に示す例では、テーブル更新ログに基づいて、論理アドレス「０ｘ２０００」に対応する物理アドレス「０ｘＢ０００」が物理アドレス「０ｘＢＣＤＥ」に更新されるとともに、論理アドレス「０ｘ３０００」に対応する物理アドレス「０ｘＣ０００」が無効化されている。

【0390】

なお、第２アドレス変換テーブルは図２６に示すようなデータ構造を有するが、図３４においては、便宜的に、論理アドレスと物理アドレスの対応関係のみが把握できるように簡略化して示している。

【0391】

また、第２アドレス変換テーブルは例えばシステム管理情報としてＳＣＭ３２に格納されるが、当該ＳＣＭ３２のシステム管理情報が格納される領域には、テーブル更新ログを格納するための領域も確保されているものとする。

【0392】

ここで、上記したステップＳ１５５においては第２アドレス変換テーブルの全てがＳＣＭ３２に書き込まれるものとして説明したが、当該第２アドレス変換テーブルの全てをＳＣＭ３２に書き込む場合には不揮発化のための処理負荷が高いため、例えば論理アドレスと物理アドレスとの対応関係が更新されたエントリ（以下、更新エントリと表記）を含む第２アドレス変換テーブルの一部（つまり、更新された一部）のみがＳＣＭ３２に書き込まれる構成としてもよい。

【0393】

また、例えばテーブル更新ログが書き込まれるＳＣＭ３２内の領域（リングバッファ）をインデックス毎に分割して割り当て、特定のインデックスに割り当てられている領域が枯渇する可能性が高い場合に、第２アドレス変換テーブルにおいて当該特定のインデックスに対応づけられているエントリのみを不揮発化するような構成としてもよい。この場合、特定のインデックスに割り当てられている領域内のテーブル更新ログは破棄することができる。なお、ＳＣＭ３２内の領域は単一のインデックス毎に割り当ててもよいし、複数のインデックス毎に割り当ててもよい。更に、単一のインデックスを複数に分割し、当該分割されたインデックスの各々にＳＣＭ３２内の領域を割り当てるようにしてもよい。

【0394】

次に、本実施形態に係るＳＣＭモジュール３０において実行される読み出し処理（図１０に示すステップＳ５の処理）の処理手順の一例について説明する。ここでは、便宜的に、前述した図１４に示すフローチャートを参照して説明する。

【0395】

まず、図１４に示すステップＳ６１の処理が実行される。ステップＳ６１において対象データがバッファ３１４に格納されていないと判定された場合（ステップＳ６１のＮＯ）、対象論理アドレス（読み出しコマンドにおいて指定されている論理アドレス）が物理アドレスに変換される（ステップＳ６２）。

【0396】

ここで、前述した本実施形態の比較例においては、第１アドレス変換テーブルに相当するアドレス変換テーブルを参照して、対象論理アドレスを物理アドレスに変換するが、本実施形態においては、第２アドレス変換テーブルを参照して対象論理アドレスが物理アドレスに変換される。

【0397】

第２アドレス変換テーブルを参照して対象論理アドレスが物理アドレスに変換された（つまり、当該対象論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて管理されていた）場合には、当該物理アドレスを用いて、第２メモリ領域３２ｂから読み出し対象データを読み出すようにステップＳ６３以降の処理が実行される。

【0398】

一方、第２アドレス変換テーブルを参照して対象論理アドレスが物理アドレスに変換されない（つまり、当該論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて管理されていない）場合には、第１アドレス変換テーブルを参照して対象論理アドレスが物理アドレスに変換される。この場合、第１アドレス変換テーブルを参照して対象論理アドレスから変換された物理アドレスを用いて、第１メモリ領域３２ａから読み出し対象データを読み出すようにステップＳ６３以降の処理が実行される。

【0399】

すなわち、本実施形態において実行される読み出し処理においては、バッファ、第２メモリ領域３２ｂ及び第１メモリ領域３２ａの順に読み出し対象データが格納されているか否かを検索し、最初に検索された読み出し対象データをＣＰＵ１０に返すように動作する。

【0400】

本実施形態においては、対象論理アドレスに対応する物理アドレスを取得するために、第２アドレス変換テーブル及び第１アドレス変換テーブルを必要に応じて逐次的に参照するものとして説明したが、当該第２アドレス変換テーブル及び第１アドレス変換テーブルを並列に参照する構成としてもよい。このような構成であっても、第２アドレス変換テーブルでヒットした場合の当該第２アドレス変換テーブルから取得される物理アドレスを用いて読み出し対象データを第２メモ領域３２ｂから読み出し、第２アドレス変換テーブルでミスした場合は第１アドレス変換テーブルから取得される物理アドレスを用いて読み出し対象データを第１メモリ領域３２ａから読み出すことができる。これによれば、ステップＳ６２におけるアドレス変換処理にかかるレイテンシが短縮され、結果的にＣＰＵ１０からの読み出しコマンドのレイテンシを短縮することができる。

【0401】

なお、本実施形態において実行される読み出し処理は上記したステップＳ６２の処理以外は前述した図１４において説明した通りであるため、ここではその詳しい説明を省略する。

【0402】

次に、図３５のフローチャートを参照して、本実施形態において実行されるウェアレベリング処理の処理手順の一例について説明する。ここでは、前述した本実施形態の比較例において実行されるウェアレベリング処理と異なる点について主に説明する。なお、本実施形態におけるウェアレベリング処理においては、第２メモリ領域３２ｂ内の全てのＰａｇｅが第１メモリ領域３２ａ内のＰａｇｅと交換される。

【0403】

まず、前述した図１７に示すステップＳ７１の処理に相当するステップＳ１６１の処理が実行される。ステップＳ１６１においては、第１及び第２ウェアレベリング対象領域が決定されたものとする。

【0404】

なお、第２メモリ領域３２ｂはデータが追記される（つまり、Ａｐｐｅｎｄ Ｗｒｉｔｅ方式で書き込まれる）メモリ領域であるため、ウェアレベリング対象領域の一方（例えば、第１ウェアレベリング対象領域）は、少なくとも第１メモリ領域３２ａ内の領域である。

【0405】

上記したように第１ウェアレベリング対象領域が第１メモリ領域３２ａ内の領域であるものとすると、制御部３１２は、ステップＳ１６１において決定された第２ウェアレベリング対象領域が第２メモリ領域３２ｂ内の領域であるか否かを判定する（ステップＳ１６２）。すなわち、ステップＳ１６２においては、第１及び第２ウェアレベリング対象領域が第１メモリ領域３２ａ内の領域と第２メモリ領域３２ｂ内の領域との組み合わせであるか否かが判定される。

【0406】

第２ウェアレベリング対象領域が第２メモリ領域３２ｂ内の領域であると判定された場合（ステップＳ１６２のＹＥＳ）、図３０に示すステップＳ１２７の処理（図３１に示す処理）に相当するステップＳ１６３の処理が実行される。このステップＳ１６３の処理においては、第２メモリ領域３２ｂに書き込まれている全てのデータが第１メモリ領域３２ａに書き戻されるものとする。

【0407】

ステップＳ１６３の処理が実行されると、Ｐａｇｅ交換処理が実行される（ステップＳ１６４）。このＰａｇｅ交換処理は、図１７に示すステップＳ７２～Ｓ７７の処理に相当する。これにより、例えば特定の論理アドレスが指定されることによってアクセスされることが多い第１メモリ領域３２ａ内の第１ウェアレベリング対象領域（Ｐａｇｅ）を、第２メモリ領域３２ｂ内の第２ウェアレベリング対象領域と交換することができる。この場合、第１ウェアレベリング対象領域（第１メモリ領域３２ａ）に格納されているデータは第２ウェアレベリング対象領域（第２メモリ領域３２ｂ）に書き込まれる。一方、第２ウェアレベリング対象領域に格納されているデータは、既に第１メモリ領域３２ａに書き戻されているため、第１ウェアレベリング対象領域に書き込まれる必要はない。

【0408】

ステップＳ１６４の処理が実行されると、第２メモリ領域管理部３２２は、空き領域管理情報を更新する（ステップＳ１６５）。上記したようにステップＳ１６３においては第２メモリ領域３２ｂに書き込まれている全てのデータが第１メモリ領域３２ａに書き戻されるため、ステップＳ１６５においては、第２メモリ領域３２ｂの全てが空き領域となるように空き領域管理情報（Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄ）が更新される。

【0409】

一方、第２ウェアレベリング対象領域が第２メモリ領域３２ｂ内の領域でないと判定された場合（ステップＳ１６２のＹＥＳ）、前述した本実施形態の比較例において説明した図１７に示すステップＳ７２～Ｓ７７の処理に相当するＰａｇｅ交換処理が実行される（ステップＳ１６６）。

【0410】

上記した本実施形態において実行されるウェアレベリング処理においては、第１メモリ領域３２ａ内の第１ウェアレベリング対象領域（Ｐａｇｅ）と第２メモリ領域３２ｂ内の第２ウェアレベリング対象領域（Ｐａｇｅ）とを交換する場合、当該交換は、第２メモリ領域３２ｂに書き込まれているデータが第１メモリ領域３２ａに書き戻された後に実行される。これによれば、別途書き戻し処理を実行する時間を省略することができる。

【0411】

なお、図３５に示すウェアレベリング処理においては書き戻し処理が実行されるものとして説明したが、第１メモリ領域３２ａ内の第１ウェアレベリング対象領域（Ｐａｇｅ）と第２メモリ領域３２ｂ内の第２ウェアレベリング対象領域（Ｐａｇｅ）とをそのまま交換するように動作する構成であってもよい。

【0412】

次に、図３６のフローチャートを参照して、本実施形態において実行されるパトロール・リフレッシュ処理の処理手順の一例について説明する。ここでは、前述した本実施形態の比較例において実行されるパトロール・リフレッシュ処理と異なる点について主に述べる。

【0413】

まず、前述した図１８に示すステップＳ８１～Ｓ８３の処理に相当するステップＳ１７１～Ｓ１７３の処理が実行される。なお、ステップＳ１７１において決定されたパトロール・リフレッシュ対象Ｐａｇｅは、第１メモリ領域３２ａ内のＰａｇｅであるものとする。

【0414】

ここで、上記した第１メモリ領域３２ａに対する不揮発化処理の場合と同様に、パトロール・リフレッシュ処理においてリードモディファイライト処理が実行される場合には、パトロール・リフレッシュ対象Ｐａｇｅに書き込まれているデータの最新のデータが第２メモリ領域３２ｂに書き込まれている場合がある。

【0415】

このため、パトロール・リフレッシュ対象Ｐａｇｅにアクセスするための論理アドレスが第２アドレス変換テーブルにおいてヒットする（つまり、当該論理アドレスと物理アドレスとの対応関係が第２アドレス変換テーブルにおいて管理されている）か否かが判定される（ステップＳ１７４）。

【0416】

論理アドレスが第２アドレス変換テーブルにおいてヒットすると判定された場合（ステップＳ１７４のＹＥＳ）、当該第２アドレス変換テーブルにおいて当該論理アドレスに対応づけられている第２メモリ領域３２ｂ内の物理アドレス（Ｐａｇｅ）に書き込まれているデータを書き戻し対象データとして、図３１に示すステップＳ１３７～Ｓ１４０及びＳ１４２の処理に相当するステップＳ１７５～Ｓ１７９の処理が実行される。このステップＳ１７５～Ｓ１７９の処理によれば、上記したように第２メモリ領域３２ｂに書き込まれているデータ（第２アドレス変換テーブルにおいてヒットした論理アドレスに対応する物理アドレスに書き込まれているデータ）を第１メモリ領域３２ａに書き戻すことができる。

【0417】

ここでは、パトロール・リフレッシュ対象Ｐａｇｅにアクセスするための論理アドレスが第２アドレス変換テーブルにおいてヒットする場合について説明したが、第１メモリ領域３２ａにおいてパトロール・リフレッシュ対象Ｐａｇｅと同一のＥＣＣフレームを構成する他の６４Ｂｙｔｅのデータが第２メモリ領域３２ｂに書き込まれている場合には、当該６４Ｂｙｔｅのデータも第１メモリ領域３２ａに書き戻されるものとする。

【0418】

一方、論理アドレスが第２アドレス変換テーブルにおいてヒットしないと判定された場合（ステップＳ１７４のＮＯ）、前述した図１８に示すステップＳ８４及びＳ８５の処理に相当するステップＳ１８０及びＳ１８１の処理が実行される。

【0419】

ここでは、ステップＳ１７１において決定されたパトロール・リフレッシュ対象Ｐａｇｅが第１メモリ領域３２ａ内のＰａｇｅであるものとして説明したが、当該パトロール・リフレッシュ対象Ｐａｇｅは、第２メモリ領域３２ａ内のＰａｇｅであってもよい。

【0420】

この場合には、パトロール・リフレッシュ対象Ｐａｇｅに書き込まれているデータ以外の６４Ｂｙｔｅのデータが第２メモリ領域３２ｂに書き込まれていないかを確認し、当該６４Ｂｙｔｅのデータがあれば当該データが第２メモリ領域３２ｂから読み出され、他のデータについては必要に応じて第１メモリ領域３２ａから読み出される。これによれば、これらのデータ（２５６Ｂｙｔｅのデータ）からＥＣＣフレームを構築することができるため、当該ＥＣＣフレームが第１メモリ領域３２に書き戻される。

【0421】

上記した本実施形態において実行されるパトロール・リフレッシュ処理においては、前述した本実施形態の比較例において実行されるパトロール・リフレッシュ処理中に第２メモリ領域３２ｂに書き込まれているデータを第１メモリ領域３２ａに書き戻すことができる。これによれば、別途書き戻し処理を実行する時間を省略することができる。

【0422】

なお、本実施形態において実行されるパトロール・リフレッシュ処理中に書き込みコマンドが受信された場合の動作については、前述した本実施形態の比較例と同様である。

【0423】

ここでは、図３５に示すウェアレベリング処理及び図３６に示すパトロール・リフレッシュ処理において書き戻し処理が実行されることについて説明したが、ＳＣＭモジュール３０の再起動時に書き戻し処理が実行されても構わない。

【0424】

以下、ＳＣＭモジュール３０の再起動時に実行される書き戻し処理について説明する。まず、ＳＣＭモジュール３０が再起動されると、ＳＣＭ３２に格納されている第２アドレス変換テーブルとテーブル更新ログが当該ＳＣＭ３２から読み出される。

【0425】

次に、上記した図３４において説明したように、ＳＣＭコントローラ３１内の第２アドレス変換テーブルを最新の状態に更新する。

【0426】

ＳＣＭに格納されている第２メモリ領域３２ｂを管理するためのＨｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄを読み出す。

【0427】

次に、図３６に示すステップＳ１７２以降の処理と同様の処理が実行される。具体的には、バッファエントリを割り当て、Ｔａｉｌポインタによって示される領域に書き込まれているデータを読み出し、第２アドレス変換テーブルでヒットするか否かが判定される。第２アドレス変換テーブルでヒットすると判定された場合には、データが書き戻され、第２アドレス変換テーブルの該当エントリは無効化され、第２バッファ管理テーブルのエントリ（及びバッファ領域）が解放される。一方、第２アドレス変換テーブルでヒットしない（ミスした）と判定された場合、無効なデータであるため、当該データを破棄する。

【0428】

なお、このような処理は、第２メモリ領域３２ｂ内の全データに対して繰り返し実行される。

【0429】

上記した処理が完了すると、第２メモリ領域内に有効データはなく、第２アドレス変換テーブルには論理アドレスと物理アドレスとの対応関係（対応情報）が登録されていない状態となる。この場合、第２メモリ領域３２ｂの空き領域管理情報が更新され、当該第２メモリ領域３２ｂが空の状態となる。

【0430】

次に、図３７のフローチャートを参照して、本実施形態において実行される電源断検知処理の処理手順の一例について説明する。ここでは、前述した本実施形態の比較例において実行される電源断検知処理と異なる点について主に説明する。

【0431】

まず、前述した図１９に示すステップＳ９１～Ｓ９３の処理に相当するステップＳ１９１～Ｓ１９３の処理が実行される。

【0432】

ここで、本実施形態において実行される電源断検知処理においては、バッファ３１４に格納されているデータが第２メモリ領域３２ｂ（データが６４Ｂｙｔｅ単位で管理されるメモリ領域）に書き込まれるものとする。

【0433】

この場合、前述した図２８に示すステップＳ１０８の処理に相当するステップＳ１９４の処理（第２メモリ領域３２ｂに対する不揮発化処理）が実行される。なお、第２メモリ領域３２ｂに対する不揮発化処理については図３０を用いて詳細に説明したが、ステップＳ１９４において実行される第２メモリ領域３２ｂに対する不揮発化処理においては、図３０に示すステップＳ１２６及びＳ１２７は実行されない（つまり、ステップＳ１２１～Ｓ１２５の処理のみが実行される）。このステップＳ１９４の処理が実行された場合、バッファ３１４に格納されている全てのデータが第２メモリ領域３２ｂに書き込まれる。

【0434】

ステップＳ１９４の処理が実行される（つまり、第２メモリ領域３２ｂにデータが書き込まれる）と第２アドレス変換テーブルが更新されるが、制御部３１２は、当該第２アドレス変換テーブルの更新に関するテーブル更新ログをテーブル更新ログ領域に追記する（ステップＳ１９５）。

【0435】

なお、図３７においては、便宜的にステップＳ１９４の処理が実行された後にステップＳ１９５の処理が実行されるものとして示されているが、当該ステップＳ１９５の処理は、ステップＳ１９４において第２アドレス変換テーブルが更新された後に実行されればよい。

【0436】

ステップＳ１９５において追記されたテーブル更新ログは上記したようにＨｅａｄポインタ及びＴａｉｌポインタを用いて管理されるが、当該テーブル更新ログが新しく追記されたため、制御部３１２は当該Ｈｅａｄポインタを更新する（ステップＳ１９６）。

【0437】

また、第２メモリ領域管理部３２２は、空き領域管理情報を更新する（ステップＳ１９７）。上記したようにステップＳ１９４においてはバッファ３１４に格納されているデータが第２メモリ領域３２ｂに書き込まれるため、ステップＳ１９７においては、当該第２メモリ領域３２ｂに書き込まれたデータに応じて空き領域管理情報に含まれるＨｅａｄポインタ３２ｃが更新される。

【0438】

次に、制御部３１２は、不揮発化が必要なシステム管理情報を生成する（ステップＳ１９８）。このステップＳ１９８において生成されるシステム管理情報には、例えばステップＳ１９５において追記されたテーブル更新ログ、ステップＳ１９６において更新されたテーブル更新ログを管理するためのＨｅａｄポインタ及びステップＳ１９７において更新された空き領域管理情報等が含まれる。なお、テーブル更新ログを管理するためのＴａｉｌポインタが不揮発化されていない場合、ステップＳ１９８において生成されるシステム管理情報には、当該Ｔａｉｌポインタも含まれる。また、ステップＳ１９８において生成されるシステム管理情報には、他の情報（例えば、電源断が発生したことを示すログまたは書き込み回数管理テーブル等）が含まれていてもよい。

【0439】

ステップＳ１９８の処理が実行されると、制御部３１２は、当該ステップＳ１９８において生成されたシステム管理情報をＳＣＭ３２に書き込む（ステップＳ１９９）。

【0440】

上記したように本実施形態において実行される電源断検知処理においては、不揮発化が未完了のデータ（第２バッファ管理テーブルで管理されているバッファ領域内のデータ）は全て第２メモリ領域３２ｂに書き込まれる。このような電源断検知処理によれば、バッファ３１４に格納されているデータを第１メモリ領域３２ａに書き込む際に実行する必要があるリードモディファイライト処理を実行することなく当該データの不揮発化を実現することができるため、不揮発化を完了するまでの時間を低減することができ、バッテリの容量を削減することができる。

【0441】

また、上記したように第２アドレス変換テーブルは例えばＤＲＡＭ３３上で更新されるため、本実施形態において実行される電源断検知処理においては、当該第２アドレス変換テーブルも不揮発化する必要がある。この場合、第２アドレス変換テーブル自体を不揮発化するのではなく、上記したようにテーブル更新ログを不揮発化する構成とすることにより、当該不揮発化に要する時間を低減することが可能となる。なお、例えば電源断が解消し、ＳＣＭモジュール３０が次回起動された場合には、ＳＣＭ３２に格納されている第２アドレス変換テーブル及びテーブル更新ログを用いて最新の第２アドレス変換テーブルを得ることができる。

【0442】

なお、上記したような電源断検知処理を予期できない不正電源断時に実行するためには、第２メモリ領域３２ｂには少なくともバッファ３１４の全容量に相当する空き領域（つまり、バッファ３１４に格納されている全てのデータを書き込むことができる空き容量）を常に確保しておく必要がある。すなわち、本実施形態において第２メモリ領域３２ｂにデータは、バッファ３１４の全容量に相当する空き領域を当該第２メモリ領域３２ｂに確保しておくことができるように、第１メモリ領域３２ａに書き戻されるものとする。

【0443】

また、ここでは不正電源断が発生した場合について説明したが、ＳＣＭモジュール３０（またはコンピュータシステム１）の電源を正常に遮断する（例えば、シャットダウンする）場合には、バッファ３１４に格納されているデータ及び必要なシステム管理情報が不揮発化されればよい。この場合、バッファ３１４に格納されているデータは、第１メモリ領域３２ａに書き込まれてもよいし、第２メモリ領域３２ｂに書き込まれてもよい。また、この場合には、テーブル更新ログではなく、第２アドレス変換テーブルが不揮発化されるように動作してもよい。

【0444】

上記したように本実施形態においては、ＳＣＭ３２（不揮発性メモリ）が第１メモリ領域３２ａ及び第２メモリ領域３２ｂを有し、ＳＣＭコントローラ３１は、書き込みコマンドがＣＰＵ１０（ホスト）から受信された場合に当該データの書き込む書き込み方式を決定し、当該書き込み方式としてＩｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式（第１方式）が決定された場合には当該Ｉｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式でデータを第１メモリ領域３２ａに書き込み、当該書き込み方式としてＡｐｐｅｎｄ Ｗｒｉｔｅ方式が決定された場合には当該Ａｐｐｅｎｄ Ｗｒｉｔｅ方式でデータを第２メモリ領域３２ｂに書き込む。なお、Ｉｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式は、書き込みコマンドに基づくデータが第１メモリ領域３２ａに書き込まれる時点で当該書き込みコマンドにおいて指定されている論理アドレスに対応づけられている物理アドレスにデータを書き込む書き込み方式である。また、Ａｐｐｅｎｄ Ｗｒｉｔｅ方式は、書き込みコマンドに基づくデータが第２メモリ領域３２ｂに書き込まれる時点で当該書き込みコマンドにおいて指定されている論理アドレスとは関係なく当該データの書き込み先として指定されている物理アドレスにデータを書き込む書き込み方式である。

【0445】

本実施形態においては、このような構成により、ＳＣＭ３２に対する書き込み性能を向上させることが可能となる。

【0446】

具体的には、前述した本実施形態の比較例において連続しない論理アドレスが指定された書き込みコマンドがＣＰＵ１０から４回受信された場合には、当該書き込みコマンドの各々において指定されている４つのデータに対してそれぞれリードモディファイライト処理を実行する必要があるが、本実施形態においては、連続しない論理アドレスが指定された書き込みコマンドがＣＰＵ１０から４回受信された場合には、当該書き込みコマンドの各々において指定されているデータをパッキングして第２メモリ領域３２ｂに１回書き込めばよい。これによれば、第２メモリ領域３２ｂ（Ａｐｐｅｎｄ Ｗｒｉｔｅ方式でデータが書き込まれるメモリ領域）が枯渇するまでは、ランダムライト性能を向上させることが可能となる。

【0447】

また、前述した本実施形態の比較例においては書き込みコマンドにおいて指定されているデータにアクセスするための論理アドレスに対応する物理アドレス（Ｂａｎｋ）がＢｕｓｙ状態にある場合には、当該Ｂｕｓｙ状態が解消するまで待機する必要があったが、本実施形態においては、例えば書き込みコマンドにおいて指定されているデータにアクセスするための論理アドレスに対応する第１メモリ領域３２ａ内の物理アドレスがＢｕｓｙ状態にある場合には、第２メモリ領域３２ｂにデータを書き込むことができるため、データの高速な書き込みを実現することができる。

【0448】

また、本実施形態において、ＳＣＭコントローラ３１は、ＣＰＵ１０がＳＣＭモジュール３０（メモリシステム）にアクセスする際に使用する論理アドレスと第１メモリ領域３２ａ内の物理アドレスとの対応関係を第１アドレス変換テーブルを用いて管理し、当該論理アドレスと第２メモリ領域３２ｂ内の物理アドレスとの対応関係を第２アドレス変換テーブルを用いて管理する。この場合、第１アドレス変換テーブルにおいて管理される対応関係は例えば２５６Ｂｙｔｅ単位（第１管理単位）で管理され、第２アドレス変換テーブルにおいて管理される対応関係は６４Ｂｙｔｅ（つまり、第１管理単位よりも小さい第２管理単位）で管理される。また、第２アドレス変換テーブルにおいてデータを管理する単位である６４Ｂｙｔｅは、ＣＰＵ１０のＳＣＭモジュール３０に対するアクセス単位である。ここでは、第２アドレス変換テーブルにおいて対応関係が６４Ｂｙｔｅで管理されるものとして説明したが、当該第２アドレス変換テーブルにおいてデータを管理する単位は、ＣＰＵ１０のＳＣＭモジュール３０に対するアクセス単位に基づいて定められていればよい（例えば、当該アクセス単位の約数等であってもよい）。

【0449】

本実施形態においては、このような構成により、第１メモリ領域３２ａに対するＩｎ－Ｐｌａｃｅ Ｕｐｄａｔｅ方式での書き込み処理及び第２メモリ領域３２ｂに対するＡｐｐｅｎｄ Ｗｒｉｔｅ方式での書き込み処理を動的に選択し、書き込み性能の向上を実現することができる。

【0450】

また、本実施形態においては、書き込みコマンドがＣＰＵ１０から受信された場合に当該書き込みコマンドにおいて指定されているデータを書き込む書き込み方式（書き込み先）を決定するが、例えば当該データを管理するために第１メモリ領域３２ａに対してリードモディファイライト処理を実行する必要がある場合には、Ａｐｐｅｎｄ Ｗｒｉｔｅ方式を書き込み方式として決定するものとする。これによれば、リードモディファイライト処理を実行することなく第２メモリ領域３２ｂにデータを書き込むため、当該デーの不揮発化に要する時間を短縮し、書き込み性能を向上させることができる。

【0451】

なお、例えば特定の論理アドレスが指定された書き込みコマンドの数（つまり、当該論理アドレスに対する書き込み回数）が多い場合において、当該書き込みコマンドにおいて指定されているデータが毎回当該論理アドレスに対応する第１メモリ領域３２ａ内の物理アドレスに書き込まれると、当該物理アドレスに含まれるメモリセルが急速に疲弊する可能性がある。そこで、例えば書き込みコマンドにおいて指定されている論理アドレスに対する書き込み頻度（回数）が予め定められている値以上である場合には、書き込み方式としてＡｐｐｅｎｄ Ｗｒｉｔｅ方式を決定するようにしてもよい。

【0452】

本実施形態においては、第１メモリ領域３２ａに対してリードモディファイライト処理を実行する必要がある、または、書き込みコマンドにおいて指定されている論理アドレスに対する書き込み頻度が予め定められている値以上である場合に書き込み方式としてＡｐｐｅｎｄ Ｗｒｉｔｅ方式が決定されるものとして説明したが、リードモディファイライト処理を実行する必要があり、かつ、当該論理アドレスに対する書き込み頻度が予め定められている値以上である場合にＡｐｐｅｎｄ Ｗｒｉｔｅ方式が決定されるようにしてもよい。

【0453】

また、本実施形態においては、書き込みコマンドにおいて指定されているデータが書き込まれる第１メモリ領域３２ａ（当該第１メモリ領域３２ａ内の物理アドレスに該当するＢａｎｋ）がＢｕｓｙ状態にある場合、書き込み方式としてＡｐｐｅｎｄ Ｗｒｉｔｅ方式が決定されるようにしてもよい。

【0454】

更に、本実施形態においては、書き込みコマンドにおいて指定されている論理アドレスが近い過去に他の書き込みコマンドにおいて指定されている場合、書き込み方式としてＡｐｐｅｎｄ Ｗｒｉｔｅ方式が決定されるようにしてもよい。

【0455】

また、本実施形態に係るＳＣＭモジュール３０が第１アドレス変換テーブルの一部をキャッシュする構成である場合において、書き込みコマンドにおいて指定されている論理アドレスがキャッシュミスと判定された場合に、書き込み方式としてＡｐｐｅｎｄ Ｗｒｉｔｅ方式が決定されるようにしてもよい。

【0456】

ここでは、書き込み方式（書き込み先）を決定するためのいくつかの条件について説明したが、本実施形態においては、これらの条件に基づいて書き込み先を決定することによって、ＳＣＭ３２の状態に応じた適切な書き込み先にデータを書き込むことが可能となり、書き込み性能を向上させることができる。

【0457】

なお、ここで説明した書き込み方式を決定するための条件は一例であり、書き込み方式は他の条件を用いて決定されてもよいし、これらの条件を適宜組み合わせて書き込み方式を決定する構成とすることも可能である。

【0458】

また、上記したように例えば６４Ｂｙｔｅ単位で論理アドレスと物理アドレスとを管理した場合にはアドレス変換テーブルのサイズが巨大化することから、本実施形態においては、第２メモリ領域３２ｂよりも第１メモリ領域３２ａの方が大きなメモリ領域となるように当該第１メモリ領域３２ａ及び第２メモリ領域３２ｂが確保されていてもよい。また、本実施形態においては、第２メモリ領域３２ｂに書き込まれたデータを所定のタイミングで第１メモリ領域３２ａに書き戻す書き戻し処理が実行される。

【0459】

なお、上記した書き戻し処理が実行された場合、第２アドレス変換テーブルにおいて管理されている当該書き戻されたデータの論理アドレスと物理アドレスとの対応関係は無効化される。なお、このような論理アドレスと物理アドレスとの対応関係の無効化は、ＣＰＵ１０から最新のデータが第１メモリ領域３２ａまたは第２メモリ領域３２ｂに書き込まれた場合にも行われる。

【0460】

また、書き戻し処理は、例えば第２メモリ領域３２ｂの空き領域が予め定められた値未満である場合等に実行されるが、図３５において説明したようにウェアレベリング処理時に実行されてもよいし、図３６において説明したようにパトロール・リフレッシュ処理時に実行されてもよい。このような構成によれば、ウェアレベリング処理及びパトロール・リフレッシュ処理と別に書き戻し処理を実行する必要がないため、ＳＣＭモジュール３０の効率的な動作を実現することができる。

【0461】

また、本実施形態においては、書き込みコマンドにおいて指定されているデータは一旦バッファ領域（バッファ３１４）に格納されるが、当該データが第１メモリ領域３２ａまたは第２メモリ領域３２ｂに書き込まれる前にＳＣＭモジュール３０に対する電源断が検知された場合、当該バッファ領域に格納されているデータはＡｐｐｅｎｄ Ｗｒｉｔｅ方式で第２メモリ領域３２ｂに書き込まれる。

【0462】

本実施形態においては、このような構成により、リードモディファイライト処理を実行しながら第１メモリ領域３２ａにデータを書き込むよりも高速に当該データを不揮発化することが可能であるため、電源断の発生時にＳＣＭモジュール３０に対して電力を供給するバッテリ３５の容量を削減することが可能となる。

【0463】

また、本実施形態においては、ＳＣＭ３２から読み出すべきデータにアクセスするための論理アドレスが指定された読み出しコマンドがＣＰＵ１０から受信された場合、当該論理アドレスと第２メモリ領域３２ｂ内の物理アドレスとの対応関係を管理するための第２アドレス変換テーブルを参照して、当該読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスを取得する。この場合、第２アドレス変換テーブルを参照して取得された物理アドレスに基づいて第２メモリ領域３２ｂからデータを読み出すことができる。

【0464】

更に、第２アドレス変換テーブルを参照して読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスを取得することができない（つまり、第２アドレス変換テーブルに当該論理アドレスが格納されていないまたは第２アドレス変換テーブルにおいて当該論理アドレスが無効化されている）場合、当該論理アドレスと第１メモリ領域内の物理アドレスとの対応関係を管理するための第１アドレス変換テーブルを参照して、読み出しコマンドにおいて指定されている論理アドレスに対応する物理アドレスを取得する。この場合には、第１アドレス変換テーブルを参照して取得された物理アドレスに基づいて第１メモリ領域３２ａからデータを読み出すことができる。

【0465】

本実施形態においては、このように第２メモリ領域３２ｂ及び第１メモリ領域３２ａの順に論理アドレスを検索し、当該検索結果に応じて第２メモリ領域３２ｂまたは第１メモリ領域３２ａからデータを返すことができる。

【0466】

なお、読み出しコマンドにおいて指定されている論理アドレスを使用してアクセスされるデータがバッファ３１４（またはリードキャッシュ）に格納されている場合、当該データはバッファ３１４（またはリードキャッシュ）から返される。

【0467】

また、本実施形態における読み出し処理においては説明を省略したが、当該読み出し処理において読み出し対象データが第２メモリ領域３２ｂに書き込まれている場合には、当該読み出しデータ（つまり、第２メモリ領域３２ｂに書き込まれているデータ）を第１メモリ領域３２ａに書き戻す書き戻し処理が実行されるような構成とすることも可能である。

【0468】

ここで、本実施形態においては、図２３において説明したように、ＳＣＭ３２がＣＰＵ１０から並列してアクセスされる単位で区画される複数のＢａｎｋを有し、第１メモリ領域３２ａ及び第２メモリ領域３２ｂの各々が複数のＢａｎｋに跨って確保されているものとして説明したが、図２３とは異なるように当該第１メモリ領域３２ａ及び第２メモリ領域３２ｂを確保してもよい。

【0469】

この場合、例えば第２メモリ領域３２ｂは、自由な位置に確保することが可能であるが、例えばウェアレベリングの単位（以下、チャンクと表記）に基づいて定められてもよい。図３８においては、チャンクが４つのＰａｇｅであり、第２メモリ領域３２ｂが２つのチャンクから構成される例が示されている。このような構成によれば、第２メモリ領域３２ｂを細かい粒度でウェアレベリングすることが可能となる。

【0470】

なお、第２メモリ領域３２ｂが図３８に示されるように離れて確保されている場合であっても、当該第２メモリ領域３２ｂ（の空き領域）はＨｅａｄポインタ及びＴａｉｌポインタを用いて管理される。

【0471】

この場合、Ｈｅａｄポインタ及びＴａｉｌポインタは上記した図２５に示す空き領域管理テーブルにおいて管理されるが、当該Ｈｅａｄポインタ及びＴａｉｌポインタは、図３９に示すような上位ビット、オフセット及びＢａｎｋ番号を含む。

【0472】

ここで、図３８に示す第２メモリ領域３２ｂのうち、Ｂａｎｋ０～Ｂ－１に跨るＰａｇｅＰ－４～Ｐ－１からなるメモリ領域を第１サブメモリ領域と称し、Ｂａｎｋ０～Ｂ－１に跨るＰａｇｅ４～７からなるメモリ領域を第２サブメモリ領域と称する。この場合、Ｈｅａｄポインタ及びＴａｉｌポインタの上位ビットは、第１または第２サブメモリ領域を示す。一方、Ｈｅａｄポインタ及びＴａｉｌポインタのオフセットは、第１または第２サブメモリ領域を構成するＰａｇｅのうちの１つを示す。なお、上記したようにチャンクが４つのＰａｇｅである場合、オフセットは２ビットとなる。チャンクが１つのＰａｇｅであれば、オフセットは０ビットである。Ｂａｎｋ番号は、Ｂａｎｋを識別するための識別子（識別番号）である。

【0473】

このようなＨｅａｄポインタ及びＴａｉｌポインタを１進める場合は、Ｂａｎｋ番号に１を加算する。これにより、Ｈｅａｄポインタ及びＴａｉｌポインタはＢａｎｋ方向に進む。一方、Ｂａｎｋ番号がＢａｎｋの数以上となった場合には、当該Ｂａｎｋ番号を０にして、オフセットを加算する。これにより、Ｈｅａｄポインタ及びＴａｉｌポインタの位置が繰り上げられる。更に、オフセットがチャンクのＰａｇｅ数以上となった場合には、当該オフセットを０にして、上位ビットに１を加算する。これにより、異なるチャンクにＨｅａｄポインタ及びＴａｉｌポインタを移動することができる。

【0474】

上記したＨｅａｄポインタ及びＴａｉｌポインタによれば、当該Ｈｅａｄポインタ及びＴａｉｌポインタの上位ビットと一致するチャンク番号を図４０に示すチャンク管理テーブルにおいて参照することによって、チャンク（第１または第２サブメモリ領域）の先頭Ｐａｇｅ番号を取得することができる。このように取得された先頭Ｐａｇｅ番号、Ｈｅａｄポインタ及びＴａｉｌポインタのオフセット及びＢｎａｋ番号に基づいて、当該Ｈｅａｄポインタ及びＴａｉｌポインタによって示される領域（アクセスすべき物理アドレス）を導出することができる。

【0475】

具体的には、例えばＨｅａｄポインタの上位ビット（チャンク番号）が「０ｘ０１」であり、オフセットが「２」であり、Ｂａｎｋ番号が「０」である場合を想定する。この場合において図４０に示すチャンク管理テーブルを参照すると、チャンクの先頭Ｐａｇｅ番号が「Ｐａｇｅ４」であることがわかり、この先頭Ｐａｇｅ番号にオフセットを加算すれば、アクセスすべき物理アドレスがＢａｎｋ０のＰａｇｅ６であることが導出される。

【0476】

上記したチャンクに基づいてウェアレベリング処理が実行された場合には、図４０に示すチャンク管理テーブル（チャンクの先頭Ｐａｇｅ番号）は更新される。

【0477】

なお、第２メモリ領域３２ｂは、例えば図４１に示すように確保されていてもよい。すなわち、第２メモリ領域３２ｂは複数のＢａｎｋを跨がるように確保されていなくてもよい。このような構成によれば、Ｂａｎｋ間のセルの疲弊を考慮しながらウェアレベリング処理を実行することが可能となる。この場合におけるチャンク管理テーブルにおいては、図４２に示すようにチャンクの先頭Ｐａｇｅ番号がＢａｎｋ毎に管理されればよい。

【0478】

また、本実施形態においては、図２４において説明したようにＨｅａｄポインタ３２ｃ（及びＴａｉｌポインタ３２ｄ）がＢａｎｋを跨ぐ方向に移動するリングバッファ方式で第２メモリ領域３２ｂの空き領域を管理するものとして説明したが、例えばＨｅａｄポインタ３２ｃによって示されるＰａｇｅに該当するＢａｎｋがＢｕｓｙ状態にある場合に、当該Ｂｕｓｙ状態が解消するまで待機する構成とすると、第２メモリ領域３２ｂに対する書き込み性能が低下する。また、このような場合に、Ｂｕｓｙ状態にあるＢａｎｋのＰａｇｅをスキップする構成も考えられるが、このような構成の場合には例えばＣＰＵ１０からのアクセス負荷が高いときにデータが書き込まれないＰａｇｅが頻出し、効率的な書き込みが阻害される。

【0479】

そこで、本実施形態においては、図４３に示すように、Ｂａｎｋ毎にＨｅａｄポインタ及びＴａｉｌポインタを用意し、当該Ｂａｎｋ毎にリングバッファ方式で第２メモリ領域３２ｂの空き領域を管理する構成としてもよい。この場合には、Ｈｅａｄポインタ及びＴａｉｌポインタは図４４に示すような空き領域管理テーブルにおいて管理されており、図４３に示す矢印のようにＢａｎｋ毎にＨｅａｄポインタ及びＴａｉｌポインタを移動させることによって第２メモリ領域３２ｂの空き領域を管理することができる。

【0480】

図４３においては上記した図２３に示すように第２メモリ領域３２ｂが確保されている場合にＢａｎｋ毎に空き領域を管理する場合を示しているが、上記した図３８及び図４１に示すように第２メモリ領域３２ｂが確保されている場合であっても同様に、Ｂａｎｋ毎に空き領域を管理する構成を適用することは可能である。また、図４３では、Ｂａｎｋ毎にリングバッファを１つ設けているが、Ｂａｎｋ内に複数のリングバッファ（つまり、Ｂａｎｋ内の領域毎にリングバッファ）を設けてもよい。その場合、図４４に示すようにＢａｎｋ毎に管理されたＨｅａｄポインタ及びＴａｉｌポインタや図４０または図４２に示すようにＢａｎｋ毎に管理されたチャンクの先頭Ｐａｇｅ番号は、各Ｂａｎｋのリングバッファ毎に管理される。

【0481】

また、上記したようにＢａｎｋ毎またはリングバッファ毎に空き領域を管理する構成の場合、当該Ｂａｎｋ毎の次にデータが書き込まれる領域（Ｐａｇｅ）は当該Ｂａｎｋ毎に管理されているＨｅａｄポインタによって決定することができるが、当該データが書き込まれるＢａｎｋ（以下、書き込み位置と表記）も決定する必要がある。この場合、例えば空き領域が多いＢａｎｋを書き込み位置として決定する。なお、Ｂａｎｋ毎の空き領域はＨｅａｄポインタ及びＴａｉｌポインタによって管理されているところ、空き領域が多いＢａｎｋとは、Ｈｅａｄポインタ（によって示されるＰａｇｅ）とＴａｉｌポインタ（によって示されるＰａｇｅ）との位置の差が小さいＢａｎｋに相当する。また、書き込み位置は、Ｂｕｓｙ状態にないＢａｎｋの中から決定されるようにしてもよい。

【0482】

また、書き込み位置は、データが書き込まれる第１メモリ領域３２ａ内の物理アドレス（Ｂａｎｋ）とは異なるＢａｎｋを選択するようにしてもよい。このように異なるＢａｎｋにデータを書き込むようにすることにより、例えば第２メモリ領域３２ｂから第１メモリ領域３２ａにデータを書き戻す（リードモディファイライト処理を実行する）際に、第１メモリ領域３２ａと第２メモリ領域３２ｂとで異なるＢａｎｋからデータを読み出すことになるため、当該データの読み出しを並列に行うことができる。

【0483】

具体的には、例えば第１メモリ領域３２ａに同一のＥＣＣフレームとして管理される２５６Ｂｙｔｅのデータのうち、論理アドレス「０ｘ０００００００」の６４Ｂｙｔｅのデータが第２メモリ領域３２ｂに書き込まれており、論理アドレス「０ｘ００００００１」～「０ｘ００００００３」の各々の６４Ｂｙｔｅのデータが第１メモリ領域３２ａに書き込まれており、論理アドレス「０ｘ０００００００」の６４Ｂｙｔｅデータを第１メモリ領域３２ａに書き戻す場合を想定する。

【0484】

この場合において、これらのデータが同一のＢａｎｋに書き込まれているものとすると、まず、第２メモリ領域３２ｂに書き込まれている論理アドレス「０ｘ０００００００」の６４Ｂｙｔｅのデータ（を含むＥＣＣフレーム）を読み出した後に、第１メモリ領域３２ａに書き込まれている論理アドレス「０ｘ００００００１」～「０ｘ００００００３」の各々の６４Ｂｙｔｅのデータ（を含むＥＣＣフレーム）を読み出す（つまり、同一のＢａｎｋに対して逐次的に２回読み出し処理を行う）必要がある。

【0485】

これに対して、論理アドレス「０ｘ０００００００」の６４Ｂｙｔｅのデータ（第２メモリ領域３２ｂのデータ）及び論理アドレス「０ｘ００００００１」～「０ｘ００００００３」の各々の６４Ｂｙｔｅのデータ（第１メモリ領域３２ａのデータ）が異なるＢａｎｋに書き込まれているものとすると、論理アドレス「０ｘ０００００００」の６４Ｂｙｔｅのデータと論理アドレス「０ｘ００００００１」～「０ｘ００００００３」の各々の６４Ｂｙｔｅのデータとを並列にＳＣＭ３２から読み出すことができる。

【0486】

本実施形態において、上記した構成を採用した場合には、第２メモリ領域３２ｂから第１メモリ領域３２ａへのデータの書き戻し処理のレイテンシを短くすることができる。

【0487】

なお、図２２においては省略されていたが、図４５に示すようにＳＣＭコントローラ３１は書き込み位置決定部３２３を更に含み、上記したデータの書き込み位置を決定する処理は、当該書き込み位置決定部３２３によって実行されるものとする。

【0488】

また、図４５に示すように、ＳＣＭコントローラ３１は、不良管理部３２４を更に含む構成であってもよい。不良管理部３２４は、例えば第２メモリ領域３２ｂ内のデータの書き込みまたは読み出しができない不良領域（Ｐａｇｅ）の位置を管理する。なお、不良管理部３２４によって位置が管理される不良領域は、例えばＳＣＭモジュール３０の出荷時に不良領域として認識されているＰａｇｅであってもよいし、メモリセルが疲弊することによって不良領域となったＰａｇｅであってもよい。このような不良管理部３２４によれば、例えば書き込みコマンドにおいて指定されているデータを第２メモリ領域３２ｂに書き込む際に不良領域を回避することができる。

【0489】

また、上記したようにＢａｎｋ毎またはリングバッファ毎に空き領域を管理する構成の場合、書き戻し元（つまり、第１メモリ領域３２ａに書き戻されるデータ）を決定する必要がある。この場合、例えば有効な６４Ｂｙｔｅのデータが少ないリングバッファを選択するようにしてもよい。なお、有効なデータの数は、リングバッファ毎に予め管理されていればよい。具体的には、有効なデータの数は、データを追記した際に１を加算し、データを無効化した際に１を減算するようにカウントすることで管理可能である。このように有効なデータが少ないリングバッファを書き戻し元として選択することにより、書き戻し対象データのデータ量を減らし、第２メモリ領域３２ｂの空き領域を短時間で確保することができる。結果として、ＳＣＭモジュール３０の書き込み性能を向上させることができる。

【0490】

なお、本実施形態においては、例えばＳＣＭ３２が図２２に示すＳＣＭ０～ＳＣＭ２ｓ－１の２ｓ個のＳＣＭチップを備え、当該２ｓ個のＳＣＭチップが有するメモリ領域を第１メモリ領域３２ａ及び第２メモリ領域３２ｂに分割して管理するものとして説明したが、この場合には、ＣＰＵ１０が実質的に使用可能なメモリ領域（容量）が減ることになる。このため、例えばＳＣＭ３２が２ｓ個のＳＣＭチップを備えている場合には、図４６に示すように当該２ｓ個のＳＣＭチップが有するメモリ領域は第１メモリ領域３２ａとして使用し、第２メモリ領域３２ｂを確保するためのＳＣＭチップ（例えば、ＳＣＭ２ｓ及び２ｓ＋１）を別途追加するようにしてもよい。このような構成によれば、ＣＰＵ１０が実質的に使用可能なメモリ領域（容量）が削減されることを回避することができる。なお、図４６においては、第１メモリ領域３２ａ及び第２メモリ領域３２ｂが異なるＳＣＭチップに割り当てられているが、上記したようにＳＣＭチップが別途追加された場合であっても、同一のＳＣＭチップ内に第１メモリ領域３２ａ及び第２メモリ領域３２ｂが割り当てられていてもよい。

【0491】

すなわち、上記した本実施形態において、第１メモリ領域３２ａ及び第２メモリ領域３２ｂは、同一のＳＣＭチップが有するメモリ領域を分割することによって確保されていてもよいし、互いに異なるＳＣＭチップに確保されてもよい。

【0492】

なお、第２メモリ領域３２ｂ（として確保されるメモリ領域）の容量（サイズ）は、例えばＳＣＭモジュール３０の外部（例えば、ＣＰＵ１０）から指定されても構わない。この第２メモリ領域３２ｂの容量が外部から指定される場合、当該第２メモリ領域３２ｂの容量が直接的に指定されてもよいし、第２メモリ領域３２ｂに容量を追加または第２メモリ領域３２ｂから容量を削減する際に当該追加または削減する容量が指定されてもよい。なお、「第２メモリ領域３２ｂに容量を追加する」とは第１メモリ領域３２ａの一部を第２メモリ領域３２ｂに割り当てることを含み、「第２メモリ領域３２ｂから容量を削減する」とは第２メモリ領域３２ｂの一部を第１メモリ領域３２ａに割り当てることを含む。また、必要に応じて、ＳＣＭモジュール３０（ＳＣＭ３２）が有するメモリ領域が区分け（分割）されたパーティションまたはネームスペースを指定してもよい。このような第２メモリ領域３２ｂの容量の指定に関する処理は、例えば図１０に示すステップＳ６において実行することができる。

【0493】

また、上記したように第２メモリ領域３２ｂの容量が外部から指定されると、当該第２メモリ領域３２ｂに書き込まれているデータは全て第１メモリ領域３２ａに書き戻されるものとする。これにより、第２メモリ領域３２ｂ及び第２アドレス変換テーブルは空の状態となり、図２５に示す空き領域管理テーブルにおいて、Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄは第２メモリ領域３２ｂが空である（データが書き込まれていない）ことを示す状態となる。

【0494】

更に、上記した外部からの指定により、第２メモリ領域３２ｂに容量が追加され、第１メモリ領域３２ａの容量が削減される場合には、これに合わせて図４に示す第１アドレス変換テーブルのエントリ数を削減する。また、第２メモリ領域３２ｂに容量が追加されるため、Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄの制御方法を更新してもよい。具体的には、第２メモリ領域３２ｂとして追加された部分（領域）に関してもＨｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄが示すことができるような制御方法とする。また、図２６に示す第２アドレス変換テーブルにおけるインデックス数及びエントリ数も増加させる。なお、第２アドレス変換テーブルにおいてインデックス数を増加する場合は、図２７に示す上位ビット及び下位ビットのビット数も併せて変更する。なお、本実施形態においては、第１メモリ領域３２ａから削減された領域に書き込まれていたデータは保証されないものとする。すなわち、削減された領域のデータに対して後からＣＰＵ１０が読み出しコマンドを発行したとしても当該データを返すことはできない。また、削減された領域の論理アドレスを指定した書き込みコマンドを発行したとしても書き込み処理を実行することはできない。このような場合、ＳＣＭモジュール３０は、ＣＰＵ１０に対してエラー応答を返す。

【0495】

一方、第２メモリ領域３２ｂの容量が削減され、第１メモリ領域３２ａの容量が追加される場合には、これに合わせて図４に示す第１アドレス変換テーブルのエントリ数を増加する。また、第２メモリ領域３２ｂの容量が削減されるため、Ｈｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄの制御方法を更新してもよい。具体的には、第２メモリ領域３２ｂから削減された部分（領域）をＨｅａｄポインタ３２ｃ及びＴａｉｌポインタ３２ｄが示すことがないような制御方法とする。また、図２６に示す第２アドレス変換テーブルにおけるインデックス及びエントリ数も減少させる。なお、第２アドレス変換テーブルにおいてインデックス数を減少させる場合は、図２７に示す上位ビット及び下位ビットのビット数も併せて変更する。

【0496】

以上の処理が完了したら、ＳＣＭモジュール３０の外部（例えば、ＣＰＵ１０）に対して完了応答を返す。

【0497】

なお、ＳＣＭモジュール３０の外部からの第２メモリ領域３２ｂの容量の指定は、当該外部からのコマンドでパーティションまたはネームスペースを生成するときに行われても構わない。しかしながら、外部から指定されたパーティションまたはネームスペースの容量と当該外部から指定される第２メモリ領域３２ｂの容量との合計が、ＳＣＭモジュール３０が有する第１メモリ領域３２ａ及び第２メモリ領域３２ｂの合計よりも大きい場合がある。この場合は実現不可能なため、ＳＣＭモジュール３０の外部に対してはエラー応答が返される。

【0498】

また、本実施形態において、ＳＣＭコントローラ３１は、第２アドレス変換テーブルにおける管理単位（６４Ｂｙｔｅ単位）の４つのデータ（２５６Ｂｙｔｅのデータ）及びメタデータに対してＥＣＣパリティ（誤り訂正用のパリティ）を付加して第２メモリ領域３２ｂに書き込む。本実施形態においては、このような構成により、第２メモリ領域３２ｂに書き込まれるデータの信頼性を向上させることができる。

【0499】

なお、本実施形態においては、６４Ｂｙｔｅのデータを４つパッキングした２５６Ｂｙｔｅのデータ及びメタデータに対してＥＣＣパリティが生成されるものとして説明したが、当該ＥＣＣパリティ及びメタデータは、６４Ｂｙｔｅのデータ（つまり、第２アドレス変換テーブルにおける管理単位のデータ）毎に生成されてもよい。

【0500】

すなわち、上記した図６においては４つの６４Ｂｙｔｅのデータ及びメタデータに対してＥＣＣパリティを生成し、４つの６４Ｂｙｔｅのデータ、メタデータ及びＥＣＣパリティというＥＣＣフレームが構築されていたが、図４７に示すように、１つの６４Ｂｙｔｅのデータ及びメタデータに対してＥＣＣパリティを生成し、１つの６４Ｂｙｔｅのデータ、メタデータ及びＥＣＣパリティというＥＣＣフレームが構築されてもよい。

【0501】

このような構成によれば、上記した２５６Ｂｙｔｅのデータから構成されるＥＣＣフレームと比較してＥＣＣフレーム長が短くなるため、当該２５６Ｂｙｔｅのデータから構成されるＥＣＣフレームのときと比較して、アクセスするＳＣＭチップ（またはパッケージ）の数が少ない。具体的には、２５６ＢｙｔｅのデータでＥＣＣフレームを構築していた際には、例えば図７に示すＳＣＭ０～ＳＣＭｎの各々のＢａｎｋ０からデータを読み出す必要があるが、図４７に示すＥＣＣフレームの場合には、例えばＳＣＭ０及びＳＣＭ１にアクセスする（ＳＣＭ０及びＳＣＭ１からデータを読み出す）のみでよい。この場合、ＳＣＭ２～ＳＣＭｎのＢａｎｋ０にはＢｕｓｙ状態ではないため、当該ＳＣＭ２～ＳＣＭｎのＢａｎｋ０に対する後続の読み出し処理を実行することができる。

【0502】

よって、上記した図４７に示すようにＥＣＣフレームを構成した場合には、読み出し性能（リード性能）を向上させることができる。なお、図４７に示すＥＣＣフレームは、図６において説明したＥＣＣフレームと比較してＥＣＣフレーム長が短くなるため、ＥＣＣの訂正能力は低下する。この場合において、ＥＣＣの訂正能力を維持するためには、ＥＣＣパリティのサイズを大きくすればよい。

【0503】

また、本実施形態においては第２アドレス変換テーブル（論理アドレスと第２メモリ領域３２ｂ内の物理アドレスとの対応関係）がセットアソシアティブ方式で管理され、論理アドレスの下位ビットをインデックス、当該論理アドレスの上位ビットをタグとして用いるものとして説明したが、このような第２アドレス変換テーブルを参照して、第１アドレス変換テーブルにおいて管理されている２５６Ｂｙｔｅのデータの論理アドレス（アライメントの揃った６４Ｂｙｔｅ単位の４つの連続する論理アドレス）に対応する物理アドレスを取得する場合を想定する。具体的には、例えばＣＰＵ１０から論理アドレスがシーケンシャルである複数の読み出しコマンドが送信され、第２メモリ領域３２ｂ内の４つの物理アドレスを取得する場合、第２メモリ領域３２ｂから第１メモリ領域３２ａにデータを書き戻す際に、第２メモリ領域３２ｂ内の４つの物理アドレスを取得する場合、またはウェアレベリング処理またはパトロール・リフレッシュ処理時に、第２メモリ領域３２ｂ内の４つの物理アドレスを取得する場合等を想定する。なお、この場合におけるアライメントの揃った４つの連続する論理アドレスが例えば、「０ｂ００００」、「０ｂ０００１」、「０ｂ００１０」、「０ｂ００１１」であるものとする。これらの「０ｂｘｘｘｘ」は、論理アドレスを２進数表記したものである。

【0504】

この場合において、上記したように論理アドレスの下位ビットをインデックスとして用いるものとすると、当該インデックスはそれぞれ「００」、「０１」、「１０」、「１１」となる。これによれば、論理アドレス「０ｂ００００」、「０ｂ０００１」、「０ｂ００１０」、「０ｂ００１１」に対応する物理アドレスを取得するためには、それぞれ異なるインデクッスに対応づけられているエントリを検索する必要があり、非効率である。

【0505】

そこで、第２アドレス変換テーブルにおいては、図４８に示すように論理アドレスの上位ビット及び下位２ビットをタグとして用い、当該タグとして用いる以外の部分をインデックスとして用いる構成としてもよい。このような構成によれば、第１アドレス変換テーブルにおいて管理されている２５６Ｂｙｔｅのデータ（つまり、同一の管理単位として管理される複数のデータ）の論理アドレス（６４Ｂｙｔｅ単位の４つの連続する論理アドレス）を含むエントリが第２アドレス変換テーブルにおいて同一のインデックスに対応づけられるようになる。具体的には、４つの連続する論理アドレスが上記したように「０ｂ００００」、「０ｂ０００１」、「０ｂ００１０」、「０ｂ００１１」であるものとすると、当該論理アドレスのインデックスは全て「００」となる。これによれば、４つの連続する論理アドレスに対応する物理アドレスを１つのインデックス「００」を参照するのみで取得（検索）することができるため、第２アドレス変換テーブル（例えば、ＤＲＡＭ３３）へのアクセス効率を向上させることができる。

【0506】

なお、第２アドレス変換テーブルにおいて論理アドレス全体に対するハッシュ値をインデックスとして用いてもよいことについて上記したが、ここでは、図４８のように３つに分割して、タグ下位ビット以外の部分のハッシュ値を計算し、これを元に第２アドレス変換テーブルを参照するようにしてもよい。

【0507】

また、本実施形態においては、第２アドレス変換テーブル（論理アドレスと第２メモリ領域３２ｂ内の物理アドレスとの対応関係）がセットアソシアティブ方式で管理されるものとして説明したが、例えばＮ－ウェイのセットアソシアティブ方式の場合には、同一のインデックスにＮ個のエントリ（６４Ｂｙｔｅのデータ）しか登録することができない。例えば上記した第２メモリ領域３２ｂに対する不揮発化処理において第２アドレス変換テーブルにエントリを登録することができない（空きエントリがない）場合には、データを第２メモリ領域３２ｂに書き込むことができず、ＳＣＭモジュール３０における書き込み性能を向上させることができない。

【0508】

すなわち、本実施形態において説明したセットアソシアティブ方式で第２アドレス変換テーブルを管理する場合には、第２メモリ領域３２ｂに書き込まれるデータにアクセスするための論理アドレスの偏りによって、書き込み性能の向上が妨げられる場合がある。

【0509】

そこで、本実施形態に係る第２アドレス変換テーブル（論理アドレスと第２メモリ領域３２ｂ内の物理アドレスとの対応関係）は、図４９に示すようなリスト方式で管理されても構わない。このような第２アドレス変換テーブルによれば、同一のインデックスに対応づけられるエントリ（つまり、論理アドレス）に偏りが生じた場合であっても、当該エントリを適宜追加することによって当該偏りに対応することが可能となる。

【0510】

更に、本実施形態においては第２メモリ領域３２ｂに書き込まれたデータを当該第２メモリ領域３２ｂから第１メモリ領域３２ａに書き戻すものとして説明したが、例えばバッファ３１４に格納されているデータが第２メモリ領域３２ｂに書き込まれた場合であっても、当該データをバッファ３１４から解放せず、当該バッファ３１４から第１メモリ領域３２ａに当該データを書き戻すようにしてもよい。このような構成によれば、バッファ３１４へのアクセス速度は第２メモリ領域３２ｂへのアクセス速度よりも高速であるため、書き戻し処理をより高速に実行することが可能となる。

【0511】

なお、このような構成の場合には、第２アドレス変換テーブルにおいて、論理アドレス及び物理アドレスとの対応関係とともに、当該論理アドレスを使用してアクセスされるデータが格納されているバッファ領域が管理されるものとする。この場合、第２アドレス変換テーブルには、図５０及び図５１に示すように、例えばバッファ領域（に格納されているデータ）が有効であるか無効であるかを示すバッファＶａｌｉｄ及び当該バッファ領域に付されているバッファ領域エントリ番号が追加されていればよい。なお、図５０は、図２６に示すセットアソシアティブ方式で管理される第２アドレス変換テーブルにバッファＶａｌｉｄ及びバッファ領域エントリ番号が追加された例を示している。図５１は、図４９に示すリスト方式で管理される第２アドレス変換テーブルにバッファＶａｌｉｄ及びバッファ領域エントリ番号が追加された例を示している。

【0512】

詳しい説明については省略するが、このような第２アドレス変換テーブルによれば、第２メモリ領域３２ｂに書き込まれたデータを第１メモリ領域３２ａに書き戻す場合に、当該データが書き込まれている第２メモリ領域３２ｂ内の物理アドレス及び当該データが有効であることを示すバッファＶａｌｉｄに対応づけられているバッファ領域エントリ番号を取得し、当該バッファ領域エントリ番号が付されているバッファ領域に格納されているデータを第１メモリ領域３２ａに転送する（つまり、ＳＣＭ３２に書き込む）ことができる。

【0513】

以下、本実施形態に係るＳＣＭモジュール３０と本実施形態の比較例に係るＳＣＭモジュール３０´との主な差異を簡単に説明する。

【0514】

上記した本実施形態に係るＳＣＭモジュール３０は、本実施形態の比較例に係るＳＣＭモジュール３０´とは異なり、第１メモリ領域３２ａ（２５６Ｂｙｔｅ管理領域）及び第２メモリ領域３２ｂ（６４Ｂｙｔｅ管理領域）を有する。

【0515】

このため、本実施形態に係るＳＣＭモジュール３０は、書き込み処理において書き込み方式（書き込み先）を決定し、第２メモリ領域３２ｂにＡｐｐｅｎｄ Ｗｒｉｔｅ方式でデータが書き込まれた場合には第２アドレス変換テーブル（６４Ｂｙｔｅ領域アドレス変換テーブル）を更新する。なお、更新された第２アドレス変換テーブルは所定のタイミングで不揮発化される（ＳＣＭ３２に書き込まれる）
また、本実施形態の比較例に係るＳＣＭモジュール３０´においては読み出し処理において２５６Ｂｙｔｅ単位で論理アドレスと物理アドレスとの対応関係を管理するアドレス変換テーブルのみを参照するが、本実施形態に係るＳＣＭモジュール３０は、当該アドレス変換テーブルに相当する第１アドレス変換テーブル以外に、第２アドレス変換テーブル（６４Ｂｙｔｅ単位で論理アドレスと物理アドレスとの対応関係を管理するアドレス変換テーブル）を参照する点が当該ＳＣＭモジュール３０´とは異なる。

【0516】

また、本実施形態に係るＳＣＭモジュール３０は、本実施形態の比較例に係るＳＣＭモジュール３０´とは異なり、第２メモリ領域３２ｂに書き込まれたデータを第１メモリ領域３２ａに書き戻す書き戻し処理を所定のタイミングで実行する。

【0517】

本実施形態に係るＳＣＭモジュール３０は、このような本実施形態の比較例に係るＳＣＭモジュール３０´との差異を含む構成により、当該ＳＣＭモジュール３０´と比較したＳＣＭ３２における書き込み性能の向上を実現することができる。

【0518】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0519】

１０…ＣＰＵ、２０…ＤＲＡＭ、３０…ＳＣＭモジュール（メモリシステム）、３１…ＳＣＭコントローラ、３２…ＳＣＭ（不揮発性メモリ）、３３…ＤＲＡＭ、３４…電源断検知部、３５…バッテリ、４０…ストレージ装置、５０…アクセラレータ、６０…ネットワークインタフェース、３１１…ＣＰＵインタフェース、３１２…制御部、３１３…データ転送部、３１４…バッファ、３１５…バッファ管理部、３１６…第１アドレス変換部、３１７…ＥＣＣエンコーダ、３１８…ＥＣＣデコーダ、３１９…ＳＣＭインタフェース、３２０…ＤＲＡＭインタフェース、３２１…第２アドレス変換部、３２２…第２メモリ領域管理部、３２３…書き込み位置決定部、３２４…不良管理部。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】