知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022051043
(43)【公開日】2022-03-31
(54)【発明の名称】磁気記憶装置及び磁気記憶装置の製造方法
(51)【国際特許分類】
H01L 21/8239 20060101AFI20220324BHJP
H01L 29/82 20060101ALI20220324BHJP
H01L 43/08 20060101ALI20220324BHJP
H01L 45/00 20060101ALI20220324BHJP
H01L 49/00 20060101ALI20220324BHJP
H01L 21/3065 20060101ALI20220324BHJP
【ＦＩ】
H01L27/105 447
H01L29/82 Z
H01L43/08 Z
H01L27/105 448
H01L45/00 Z
H01L49/00 Z
H01L21/302 105A
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2020157296
(22)【出願日】2020-09-18
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100103034
【弁理士】
【氏名又は名称】野河 信久
(74)【代理人】
【識別番号】100075672
【弁理士】
【氏名又は名称】峰 隆司
(74)【代理人】
【識別番号】100153051
【弁理士】
【氏名又は名称】河野 直樹
(74)【代理人】
【識別番号】100162570
【弁理士】
【氏名又は名称】金子 早苗
(72)【発明者】
【氏名】落合 隆夫
(72)【発明者】
【氏名】吉野 健一
(72)【発明者】
【氏名】澤田 和也
(72)【発明者】
【氏名】秋山 直紀
【テーマコード（参考）】
4M119
5F004
5F083
5F092
【Ｆターム（参考）】
4M119AA08
4M119AA19
4M119BB01
4M119DD33
4M119DD37
4M119DD45
4M119EE22
4M119EE27
4M119JJ12
5F004AA16
5F004DB03
5F004EA03
5F004EA37
5F004FA02
5F083FZ10
5F083GA11
5F083GA27
5F083JA60
5F083ZA14
5F092AA11
5F092AA15
5F092AB07
5F092AC11
5F092BB22
5F092BB36
5F092BB42
5F092BB53
5F092BC04
5F092BC22
5F092CA08
(57)【要約】
【課題】 特性のばらつきの少ないスイッチング素子を含んだ磁気記憶装置を提供する。
【解決手段】 一実施形態による磁気記憶装置は、第１導電体と、シリコン酸化物と、第２導電体と、第１積層体と、を含む。シリコン酸化物は、第１導電体上に位置し、ドーパントを含み、第１導電体上の第１部分及び第１導電体上で第１部分に隣接する第２部分を含む。第２部分は第１部分より高く、第２部分のドーパントの濃度は第１部分のドーパントの濃度より高い。第２導電体は、シリコン酸化物の第２部分上に位置する。第１積層体は、第２導電体上に位置し、第１磁性層と、第２磁性層と、第１磁性層と第２磁性層との間の第１絶縁層と、を含む。
【選択図】 図５
【解決手段】 一実施形態による磁気記憶装置は、第１導電体と、シリコン酸化物と、第２導電体と、第１積層体と、を含む。シリコン酸化物は、第１導電体上に位置し、ドーパントを含み、第１導電体上の第１部分及び第１導電体上で第１部分に隣接する第２部分を含む。第２部分は第１部分より高く、第２部分のドーパントの濃度は第１部分のドーパントの濃度より高い。第２導電体は、シリコン酸化物の第２部分上に位置する。第１積層体は、第２導電体上に位置し、第１磁性層と、第２磁性層と、第１磁性層と第２磁性層との間の第１絶縁層と、を含む。
【選択図】 図５
【特許請求の範囲】
【請求項1】
第１導電体と、
前記第１導電体上のシリコン酸化物であって、ドーパントを含み、前記第１導電体上の第１部分及び前記第１導電体上で前記第１部分に隣接する第２部分を含み、前記第２部分は前記第１部分より高く、前記第２部分の前記ドーパントの濃度は前記第１部分の前記ドーパントの濃度より高い、シリコン酸化物と、
前記シリコン酸化物の前記第２部分上の第２導電体と、
前記第２導電体上の第１積層体であって、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間の第１絶縁層と、を含む第１積層体と、
を含む磁気記憶装置。
前記第１導電体上のシリコン酸化物であって、ドーパントを含み、前記第１導電体上の第１部分及び前記第１導電体上で前記第１部分に隣接する第２部分を含み、前記第２部分は前記第１部分より高く、前記第２部分の前記ドーパントの濃度は前記第１部分の前記ドーパントの濃度より高い、シリコン酸化物と、
前記シリコン酸化物の前記第２部分上の第２導電体と、
前記第２導電体上の第１積層体であって、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間の第１絶縁層と、を含む第１積層体と、
を含む磁気記憶装置。
【請求項2】
前記シリコン酸化物は、前記第１導電体上で前記第１部分に隣接する第３部分をさらに含み、
前記第３部分は、前記第２部分とともに前記第１部分を挟み、
前記第３部分は前記第１部分より高く、
前記第３部分の前記ドーパントの濃度は前記第１部分の前記ドーパントの濃度より高く、
前記磁気記憶装置は、
前記シリコン酸化物の前記第３部分上の第３導電体と、
前記第３導電体上の第２積層体であって、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間の第２絶縁層と、を含む第２積層体と、
をさらに含む、
請求項１に記載の磁気記憶装置。
前記第３部分は、前記第２部分とともに前記第１部分を挟み、
前記第３部分は前記第１部分より高く、
前記第３部分の前記ドーパントの濃度は前記第１部分の前記ドーパントの濃度より高く、
前記磁気記憶装置は、
前記シリコン酸化物の前記第３部分上の第３導電体と、
前記第３導電体上の第２積層体であって、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間の第２絶縁層と、を含む第２積層体と、
をさらに含む、
請求項１に記載の磁気記憶装置。
【請求項3】
前記第１積層体は、前記シリコン酸化物の前記第２部分の直上に位置し、
前記第２積層体は、前記シリコン酸化物の前記第３部分の直上に位置する、
請求項２に記載の磁気記憶装置。
前記第２積層体は、前記シリコン酸化物の前記第３部分の直上に位置する、
請求項２に記載の磁気記憶装置。
【請求項4】
前記シリコン酸化物の前記第１部分上で前記シリコン酸化物の前記第２部分及び前記第３部分の間で前記第２部分及び前記第３部分に接する第１絶縁体をさらに備える、
請求項３に記載の磁気記憶装置。
請求項３に記載の磁気記憶装置。
【請求項5】
前記シリコン酸化物の前記第１部分は、中心を含んだ第４部分と、前記第１部分の表面の領域を含んだ第５部分と、を含み、
前記シリコン酸化物の前記第４部分の前記ドーパントの濃度は、前記シリコン酸化物の前記第５部分の前記ドーパントの濃度より低い、
請求項１に記載の磁気記憶装置。
前記シリコン酸化物の前記第４部分の前記ドーパントの濃度は、前記シリコン酸化物の前記第５部分の前記ドーパントの濃度より低い、
請求項１に記載の磁気記憶装置。
【請求項6】
前記シリコン酸化物は、前記第１導電体上で前記第１部分に隣接する第３部分をさらに含み、
前記第３部分の前記ドーパントの濃度は前記第１部分の前記ドーパントの濃度より高く、
前記第１積層体は、前記シリコン酸化物の前記第２部分及び前記第３部分の直上に位置する、
請求項１に記載の磁気記憶装置。
前記第３部分の前記ドーパントの濃度は前記第１部分の前記ドーパントの濃度より高く、
前記第１積層体は、前記シリコン酸化物の前記第２部分及び前記第３部分の直上に位置する、
請求項１に記載の磁気記憶装置。
【請求項7】
前記シリコン酸化物の前記第１部分上で前記シリコン酸化物の前記第２部分及び前記第３部分の間で前記第２部分及び前記第３部分に接する第１絶縁体をさらに備える、
請求項６に記載の磁気記憶装置。
請求項６に記載の磁気記憶装置。
【請求項8】
前記シリコン酸化物の前記第２部分及び前記第３部分は、第１軸に沿って延び、第２軸に沿って並び、
前記第２軸は前記第１軸と交わる、
請求項６に記載の磁気記憶装置。
前記第２軸は前記第１軸と交わる、
請求項６に記載の磁気記憶装置。
【請求項9】
第１導電体と、
前記第１導電体上の、ドーパントを含んだ第１シリコン酸化物と、
前記第１導電体上の、前記ドーパントを含んだ第２シリコン酸化物と、
前記第１シリコン酸化物上と前記第２シリコン酸化物上に亘る第２導電体と、
前記第２導電体上の第１積層体であって、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間の第１絶縁層と、を含む第１積層体と、
を含む磁気記憶装置。
前記第１導電体上の、ドーパントを含んだ第１シリコン酸化物と、
前記第１導電体上の、前記ドーパントを含んだ第２シリコン酸化物と、
前記第１シリコン酸化物上と前記第２シリコン酸化物上に亘る第２導電体と、
前記第２導電体上の第１積層体であって、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間の第１絶縁層と、を含む第１積層体と、
を含む磁気記憶装置。
【請求項10】
前記第１導電体上で前記第１シリコン酸化物及び前記第２シリコン酸化物の間で前記第１シリコン酸化物及び前記第２シリコン酸化物に接する第１絶縁体をさらに備える、
請求項９に記載の磁気記憶装置。
請求項９に記載の磁気記憶装置。
【請求項11】
前記第１シリコン酸化物及び前記第２シリコン酸化物は、第１軸に沿って延び、第２軸に沿って並び、
前記第２軸は前記第１軸と交わる、
請求項９に記載の磁気記憶装置。
前記第２軸は前記第１軸と交わる、
請求項９に記載の磁気記憶装置。
【請求項12】
前記ドーパントは、ヒ素である、
請求項１乃至請求項１１のいずれか１項に記載の磁気記憶装置。
請求項１乃至請求項１１のいずれか１項に記載の磁気記憶装置。
【請求項13】
エッチングを使用して、第１導電体上にシリコン酸化物を形成することであって、前記シリコン酸化物は、第１部分を含む、シリコン酸化物を形成することと、
前記シリコン酸化物に、ドーパントを導入することと、
前記シリコン酸化物の前記第１部分上に第２導電体を形成することと、
前記第２導電体上に第１積層体を形成することであって、前記第１積層体は、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間の第１絶縁層と、を含む第１積層体を形成することと、
を備える磁気記憶装置の製造方法。
前記シリコン酸化物に、ドーパントを導入することと、
前記シリコン酸化物の前記第１部分上に第２導電体を形成することと、
前記第２導電体上に第１積層体を形成することであって、前記第１積層体は、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間の第１絶縁層と、を含む第１積層体を形成することと、
を備える磁気記憶装置の製造方法。
【請求項14】
前記シリコン酸化物を形成することは、
前記第１導電体上に、第２シリコン酸化物を形成することと、
前記エッチングを使用して、前記第２シリコン酸化物を部分的に除去することと、
を備える、
請求項１３に記載の磁気記憶装置の製造方法。
前記第１導電体上に、第２シリコン酸化物を形成することと、
前記エッチングを使用して、前記第２シリコン酸化物を部分的に除去することと、
を備える、
請求項１３に記載の磁気記憶装置の製造方法。
【請求項15】
前記ドーパントを導入することは、前記シリコン酸化物の上面の垂線に対して角度を有する軌道上で前記ドーパントを導入することを備える、
請求項１３に記載の磁気記憶装置の製造方法。
請求項１３に記載の磁気記憶装置の製造方法。
【請求項16】
前記エッチングは、反応性イオンエッチングである、
請求項１３に記載の磁気記憶装置の製造方法。
請求項１３に記載の磁気記憶装置の製造方法。
【請求項17】
前記シリコン酸化物は、第２部分をさらに含み、
前記製造方法は、
前記シリコン酸化物の前記第２部分上に第３導電体を形成することと、
前記第３導電体上に第２積層体を形成することであって、前記第２積層体は、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間の第２絶縁層と、を含む第２積層体を形成することと、
をさらに含む、
請求項１３に記載の磁気記憶装置の製造方法。
前記製造方法は、
前記シリコン酸化物の前記第２部分上に第３導電体を形成することと、
前記第３導電体上に第２積層体を形成することであって、前記第２積層体は、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間の第２絶縁層と、を含む第２積層体を形成することと、
をさらに含む、
請求項１３に記載の磁気記憶装置の製造方法。
【請求項18】
前記シリコン酸化物の前記第１部分と前記第２部分との間に第１絶縁体を形成することをさらに備える、
請求項１７に記載の磁気記憶装置の製造方法。
請求項１７に記載の磁気記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、概して磁気記憶装置及び磁気記憶装置の製造方法に関する。
【背景技術】
【0002】
磁気抵抗効果素子を用いた記憶装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０２０／００８３２８５号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
特性のばらつきの少ないスイッチング素子を含んだ磁気記憶装置を提供しようとするものである。
【課題を解決するための手段】
【0005】
一実施形態による磁気記憶装置は、第１導電体と、シリコン酸化物と、第２導電体と、第１積層体と、を含む。上記シリコン酸化物は、上記第１導電体上に位置し、ドーパントを含み、上記第１導電体上の第１部分及び上記第１導電体上で上記第１部分に隣接する第２部分を含む。上記第２部分は上記第１部分より高く、上記第２部分の上記ドーパントの濃度は上記第１部分の上記ドーパントの濃度より高い。上記第２導電体は、上記シリコン酸化物の上記第２部分上に位置する。上記第１積層体は、上記第２導電体上に位置し、第１磁性層と、第２磁性層と、上記第１磁性層と上記第２磁性層との間の第１絶縁層と、を含む。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一の参照符号を付され、繰り返しの説明は省略される場合がある。略一の機能及び構成を有する複数の構成要素が相互に区別されるために、参照符号の末尾にさらなる数字又は文字が付される場合がある。
【0008】
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定しない。
【0009】
本明細書及び特許請求の範囲において、ある第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。
【0010】
以下、ｘｙｚ直交座標系が用いられて、実施形態が記述される。以下の記述において、「下」との記述及びその派生語並びに関連語は、ｚ軸上のより小さい座標の位置を指し、「上」との記述及びその派生語並びに関連語は、ｚ軸上のより大きい座標の位置を指す。
【0011】
１．第１実施形態
１．１．構造（構成）
１．１．１．全体の構造
図１は、第１実施形態の磁気記憶装置の機能ブロックを示す。図１に示されるように、磁気記憶装置１は、メモリセルアレイ１１、入出力回路１２、制御回路１３、ロウ選択回路１４、カラム選択回路１５、書込み回路１６、及び読出し回路１７を含む。
１．１．構造（構成）
１．１．１．全体の構造
図１は、第１実施形態の磁気記憶装置の機能ブロックを示す。図１に示されるように、磁気記憶装置１は、メモリセルアレイ１１、入出力回路１２、制御回路１３、ロウ選択回路１４、カラム選択回路１５、書込み回路１６、及び読出し回路１７を含む。
【0012】
メモリセルアレイ１１は、複数のメモリセルＭＣ、複数のワード線ＷＬ、及び複数のビット線ＢＬを含む。メモリセルＭＣは、データを不揮発に記憶することができる。各メモリセルＭＣは、１つのワード線ＷＬ及び１つのビット線ＢＬと接続されている。ワード線ＷＬは行（ロウ）と関連付けられている。ビット線ＢＬは列（カラム）と関連付けられている。１つの行の選択及び１つ又は複数の列の選択により、１つ又は複数のメモリセルＭＣが特定される。
【0013】
入出力回路１２は、例えばメモリコントローラ２から、種々の制御信号ＣＮＴ、種々のコマンドＣＭＤ、アドレス信号ＡＤＤ、データ（書込みデータ）ＤＡＴを受け取り、例えばメモリコントローラ２にデータ（読出しデータ）ＤＡＴを送信する。
【0014】
ロウ選択回路１４は、入出力回路１２からアドレス信号ＡＤＤを受け取り、受け取られたアドレス信号ＡＤＤにより特定される行と関連付けられた１つのワード線ＷＬを選択された状態にする。
【0015】
カラム選択回路１５は、入出力回路１２からアドレス信号ＡＤＤを受け取り、受け取られたアドレス信号ＡＤＤにより特定される列と関連付けられた複数のビット線ＢＬを選択された状態にする。
【0016】
制御回路１３は、入出力回路１２から制御信号ＣＮＴ及びコマンドＣＭＤを受け取る。制御回路１３は、制御信号ＣＮＴによって指示される制御及びコマンドＣＭＤに基づいて、書込み回路１６及び読出し回路１７を制御する。具体的には、制御回路１３は、メモリセルアレイ１１へのデータの書込みの間に、データ書込みに使用される電圧を書込み回路１６に供給する。また、制御回路１３は、メモリセルアレイ１１からのデータの読出しの間に、データ読出しに使用される電圧を読出し回路１７に供給する。
【0017】
書込み回路１６は、入出力回路１２から書込みデータＤＡＴを受け取り、制御回路１３の制御及び書込みデータＤＡＴに基づいて、データ書込みに使用される電圧をカラム選択回路１５に供給する。
【0018】
読出し回路１７は、センスアンプを含み、制御回路１３の制御に基づいて、データ読出しに使用される電圧を使用して、メモリセルＭＣに保持されているデータを割り出す。割り出されたデータは、読出しデータＤＡＴとして、入出力回路１２に供給される。
【0019】
１．１．２．メモリセルアレイの回路構成
図２は、第１実施形態のメモリセルアレイ１１の回路図である。図２に示されるように、メモリセルアレイ１１は、Ｍ＋１（Ｍは自然数）本のワード線ＷＬａ（ＷＬａ＜０＞、ＷＬａ＜１＞、…、ＷＬａ＜Ｍ＞）及びＭ＋１本のワード線ＷＬｂ（ＷＬｂ＜０＞、ＷＬｂ＜１＞、…、ＷＬｂ＜Ｍ＞）を含む。メモリセルアレイ１１はまた、Ｎ＋１（Ｎは自然数）本のビット線ＢＬ（ＢＬ＜０＞、ＢＬ＜１＞、…、ＢＬ＜Ｎ＞）を含む。
図２は、第１実施形態のメモリセルアレイ１１の回路図である。図２に示されるように、メモリセルアレイ１１は、Ｍ＋１（Ｍは自然数）本のワード線ＷＬａ（ＷＬａ＜０＞、ＷＬａ＜１＞、…、ＷＬａ＜Ｍ＞）及びＭ＋１本のワード線ＷＬｂ（ＷＬｂ＜０＞、ＷＬｂ＜１＞、…、ＷＬｂ＜Ｍ＞）を含む。メモリセルアレイ１１はまた、Ｎ＋１（Ｎは自然数）本のビット線ＢＬ（ＢＬ＜０＞、ＢＬ＜１＞、…、ＢＬ＜Ｎ＞）を含む。
【0020】
各メモリセルＭＣ（ＭＣａ及びＭＣｂ）は、２つのノードを有し、第１ノードにおいて１本のワード線ＷＬと接続され、第２ノードにおいて１本のビット線ＢＬと接続されている。より具体的には、メモリセルＭＣａは、αが０以上Ｍ以下の整数の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣａ＜α、β＞を含み、メモリセルＭＣａ＜α、β＞は、ワード線ＷＬａ＜α＞とビット線ＢＬ＜β＞との間に接続される。同様に、メモリセルＭＣｂは、αが０以上Ｍ以下の整数の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣｂ＜α、β＞を含み、メモリセルＭＣｂ＜α、β＞は、ワード線ＷＬｂ＜α＞とビット線ＢＬ＜β＞との間に接続される。
【0021】
各メモリセルＭＣは、１つの磁気抵抗効果素子ＶＲ（ＶＲａ又はＶＲｂ）及び１つのスイッチング素子ＳＥ（ＳＥａ又はＳＥｂ）を含む。より具体的には、αが０以上Ｍ以下の整数の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣａ＜α、β＞は、磁気抵抗効果素子ＶＲａ＜α、β＞及びスイッチング素子ＳＥａ＜α、β＞を含む。さらに、αが０以上Ｍ以下の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣｂ＜α、β＞は、磁気抵抗効果素子ＶＲｂ＜α、β＞及びスイッチング素子ＳＥｂ＜α、β＞を含む。
【0022】
各メモリセルＭＣにおいて、磁気抵抗効果素子ＶＲとスイッチング素子ＳＥは直列に接続されている。磁気抵抗効果素子ＶＲは１本のワード線ＷＬと接続されており、スイッチング素子ＳＥは１本のビット線ＢＬと接続されている。
【0023】
磁気抵抗効果素子ＶＲは、低抵抗の状態と高抵抗の状態との間を切り替わることができる。磁気抵抗効果素子ＶＲは、この２つの抵抗状態の違いを利用して、１ビットのデータを保持することができる。
【0024】
スイッチング素子ＳＥは、例えば以下に記述されるようなスイッチング素子であることが可能である。スイッチング素子は、２つの端子を有し、２端子間に第１閾値未満の電圧が第１方向に印加されている場合、そのスイッチング素子は高抵抗状態、例えば電気的に非導通状態である（オフ状態である）。一方、２端子間に第１閾値以上の電圧が第１方向に印加されている場合、そのスイッチング素子は低抵抗状態、例えば電気的に導通状態である（オン状態である）。スイッチング素子は、さらに、このような第１方向に印加される電圧の大きさに基づく高抵抗状態及び低抵抗状態の間の切り替わりの機能と同じ機能を、第１方向と反対の第２方向についても有する。スイッチング素子のオン又はオフにより、当該スイッチング素子と接続された磁気抵抗効果素子ＶＲへの電流の供給の有無、すなわち当該磁気抵抗効果素子ＶＲの選択又は非選択が制御されることが可能である。
【0025】
【0026】
【0027】
各導電体２１は、上面において、複数のメモリセルＭＣｂのそれぞれの底面と接続されている。メモリセルＭＣｂは各導電体２１上でｙ軸に沿って並んでおり、このような配置によってメモリセルＭＣｂはｘｙ面において行列状に配置されている。各メモリセルＭＣｂは、スイッチング素子ＳＥｂとして機能する構造と、磁気抵抗効果素子ＶＲｂとして機能する構造を含む。スイッチング素子ＳＥｂとして機能する構造及び磁気抵抗効果素子ＶＲｂとして機能する構造は、各々、後述のように１又は複数の層を含む。スイッチング素子ＳＥｂとして機能する構造は、底面を含む下部において、別のスイッチング素子ＳＥｂとして機能する構造の下部と接続されている。この結果、複数のスイッチング素子ＳＥｂとして機能する構造の下部の組は、一体として、ｘｙ面に沿って広がる。一方、各スイッチング素子ＳＥｂとして機能する構造のうちの上面を含む上部は、別のスイッチング素子ＳＥｂとして機能する構造とは独立している。
【0028】
メモリセルＭＣｂの上方に、複数の導電体２２が設けられている。導電体２２は、ｘ軸に沿って延び、ｙ軸に沿って並ぶ。各導電体２２は、底面において、ｘ軸に沿って並ぶ複数のメモリセルＭＣｂのそれぞれの上面と接している。各導電体２２は、１つのビット線ＢＬとして機能する。
【0029】
各導電体２２は、上面において、複数のメモリセルＭＣａのそれぞれの底面と接続されている。メモリセルＭＣａは各導電体２２上でｘ軸に沿って並んでおり、このような配置によってメモリセルＭＣａはｘｙ面において行列状に配置されている。各メモリセルＭＣａは、スイッチング素子ＳＥａとして機能する構造と、磁気抵抗効果素子ＶＲａとして機能する構造を含む。スイッチング素子ＳＥａとして機能する構造及び磁気抵抗効果素子ＶＲａとして機能する構造は、各々、後述のように１又は複数の層を含む。スイッチング素子ＳＥａとして機能する構造は、底面を含む下部において、別のスイッチング素子ＳＥａとして機能する構造の下部と接続されている。この結果、複数のスイッチング素子ＳＥａとして機能する構造の下部の組は、一体として、ｘｙ面に沿って広がる。一方、各スイッチング素子ＳＥａとして機能する構造のうちの上面を含む上部は、別のスイッチング素子ＳＥａとして機能する構造とは独立している。
【0030】
ｙ軸に沿って並ぶ複数のメモリセルＭＣａのそれぞれの上面上に、さらなる導電体２１が設けられている。
【0031】
【0032】
メモリセルアレイ１１は、さらに、導電体２１、導電体２２、及びメモリセルＭＣを設けられていない領域において層間絶縁体を含む。
【0033】
１．１．４．メモリセルの構造
図５及び図６は、第１実施形態のメモリセルの構造の例の断面を示す。図５は、ｘｚ面に沿った断面を示し、図６は、ｙｚ面に沿った断面を示す。図５及び図６は、或る導電体２２が位置する層と、当該層からｚ軸に沿って１つ上の導電体２１が位置する層までの構造を示す。すなわち、図５及び図６に示されるメモリセルＭＣは、メモリセルＭＣａに相当する。
図５及び図６は、第１実施形態のメモリセルの構造の例の断面を示す。図５は、ｘｚ面に沿った断面を示し、図６は、ｙｚ面に沿った断面を示す。図５及び図６は、或る導電体２２が位置する層と、当該層からｚ軸に沿って１つ上の導電体２１が位置する層までの構造を示す。すなわち、図５及び図６に示されるメモリセルＭＣは、メモリセルＭＣａに相当する。
【0034】
図５及び図６に示されるように、層間絶縁体２３中に導電体２２が設けられている。各導電体２２の上面上に、メモリセルＭＣが位置する。各メモリセルＭＣは、スイッチング素子ＳＥ、スイッチング素子ＳＥ上の磁気抵抗効果素子ＶＲ、側壁絶縁体３６、及びハードマスク３５を含む。メモリセルＭＣは、さらなる層を含んでいても良い。
【0035】
各スイッチング素子ＳＥは、１つの導電体２２の上面上に位置する。スイッチング素子ＳＥは、少なくとも可変抵抗材料（層）２５を含む。スイッチング素子ＳＥは、さらに、下部電極２４及び上部電極２７を含むことが可能である。この場合、下部電極２４は導電体２２の上面上に位置し、可変抵抗材料２５は下部電極２４の上面上に位置し、上部電極２７は可変抵抗材料２５の上面上に位置する。以下の記述は、スイッチング素子ＳＥが下部電極２４及び上部電極２７を含む例に基づく。
【0036】
各下部電極２４は、１つの導電体の一部によって実現される。すなわち、下部電極２４の組として機能する導電体は、導電体２２の上面及び層間絶縁体２３の上面上に位置し、ｘｙ面に沿って広がる。以下、各下部電極２４と機能する部分を含んだ、ｘｙ面に沿って広がる導電体は、下部電極２４と称される場合がある。下部電極２４は、例えば、窒化チタン（ＴｉＮ）を含むか、ＴｉＮからなる。
【0037】
各可変抵抗材料２５は、１つの絶縁体の一部によって実現される。すなわち、可変抵抗材料２５の組として機能する可変抵抗材料２５は、下部電極２４の上面上でｘｙ面に沿って広がる。可変抵抗材料２５は、例えば２端子間スイッチ素子であり、２端子のうちの第１端子は可変抵抗材料２５の上面及び底面の一方に相当し、２端子のうちの第２端子は可変抵抗材料２５の上面及び底面の他方である。可変抵抗材料２５は、絶縁体からなる材料で形成されており、イオン注入により導入されたドーパントを含有する。絶縁体は窒化物及び（又は）酸化物を含み、例えば、シリコン窒化物（ＳｉＮ）、ハフニウム酸化物（ＨｆＯｘ）、及び（又は）ＳｉＯ２或いはＳｉＯ２から実質的に構成された材料を含む。ドーパントは、例えば、ヒ素（Ａｓ）、ゲルマニウム（Ｇｅ）を含む。
【0038】
可変抵抗材料２５は、１つの第１部分２５ａと、複数の第２部分２５ｂからなる。第１部分２５ａは、可変抵抗材料２５のうちの底面を含む下部を占め、下部電極２４の上面上でｘｙ面に沿って広がる。各第２部分２５ｂは、可変抵抗材料２５のうちの上面を含む上部を占め、各導電体２２と複数の導電体２１の各々がｘｙ面において交わる領域に位置する。第２部分２５ｂは、互いに独立しており、底面において、第１部分２５ａの上面と接続されている。
【0039】
可変抵抗材料２５の第１部分２５ａは、第３部分２５ａ３、第４部分２５ａ４、及び第５部分２５ａ５からなる。各第３部分２５ａ３は、各第２部分２５ｂの真下の部分を占める。各第４部分２５ａ４は、隣り合う第３部分２５ａ３の間の部分を占める。各第５部分２５ａ５は、１つの第４部分２５ａ４中に位置し、第４部分２５ａ４の中心を含む大きな領域を占める。換言すると、第４部分２５ａ４は、第４部分２５ａ４と第５部分２５ａ５とからなる領域の表層の部分のみを占める。
【0040】
可変抵抗材料２５の第２部分２５ｂは、互いに同様のドーパント濃度を有する。より具体的には、各第２部分２５ｂは、微視的にはドーパントの固有の濃度プロファイルを有するが、第２部分２５ｂが極微細であることに基づいて、巨視的には、第２部分２５ｂの全てに亘って同程度のドーパント濃度を有するとみなされることが可能である。このような、或る要素についての、全体に亘って同程度とみなされることが可能なドーパント濃度は、以下、平均ドーパント濃度と称される。或る第２部分２５ｂの平均ドーパント濃度は、例えば、当該第２部分２５ｂ中のドーパントの量と当該第２部分２５ｂの体積の比であることが可能である。
【0041】
さらに、相違する第２部分２５ｂは、相違するドーパント濃度プロファイル及び（又は）平均ドーパント濃度を有し得る。しかし、後述のように、第２部分２５ｂは、共通のプロセスにより形成されるため、実質的に同じ平均ドーパント濃度を有し得る。ここで、本明細書及び特許請求の範囲において、「実質的に」は、「実質的に」によって形容される特性が、意図せぬプロセスのばらつきに基づく値のばらつきを許容することを意味する。
【0042】
可変抵抗材料２５の全体のうち、各第２部分２５ｂと、当該第２部分２５ｂの真下の第３部分２５ａ３の組は、１つのスイッチング素子ＳＥとして機能する。各スイッチング素子ＳＥの機能の発現及び特性は、その第２部分２５ｂ及び第３部分２５ａ３のそれぞれの平均ドーパント濃度に依存する。第２部分２５ｂ及び第３部分２５ａ３のそれぞれの平均ドーパント濃度は、当該第２部分２５ｂ及び第３部分２５ａ３の組により実現されるスイッチング素子ＳＥが、求められる特性を有する大きさを有する。第２部分２５ｂ及び第３部分２５ａ３のそれぞれの平均ドーパント濃度は、スイッチング素子ＳＥに求められる特性を有する大きさを有する限り、互いに実質的に同じであってもよいし、異なっていてもよい。しかしながら、記述が過度に煩雑になることを避けるために、以下の記述は、第２部分２５ｂ及び第３部分２５ａ３のそれぞれの平均ドーパント濃度は互いに実質的に同じケースに基づく。
【0043】
一方、可変抵抗材料２５の第４部分２５ａ４及び第５部分２５ａ５は、スイッチング素子ＳＥの特性にほとんど影響しない。このため、第４部分２５ａ４及び第５部分２５ａ５のそれぞれの平均ドーパント濃度は、スイッチング素子ＳＥに求められる特性と無関係の大きさを有し、いずれかの第２部分２５ｂ及び第３部分２５ａ３それぞれの平均ドーパント濃度よりも大幅に低い。第２部分２５ｂ及び第３部分２５ａ３の平均ドーパント濃度と、第５部分２５ａ５の平均ドーパント濃度は異なる。例えば、第５部分２５ａ５は、ほとんどドーパントを含まない。
【0044】
可変抵抗材料２５の第２部分２５ｂの間の領域は、絶縁体２９を設けられており、例えば、絶縁体２９により埋め込まれている。絶縁体２９は、例えばシリコン酸化物を含むか、シリコン酸化物からなる。
【0045】
各上部電極２７は、当該上部電極２７が含まれるスイッチング素子ＳＥの可変抵抗材料２５の第２部分２５ｂの上面上に位置する。上部電極２７は、互いに独立している。上部電極２７は、例えば、ＴｉＮを含むか、ＴｉＮからなる。各上部電極２７は、例えば、側面においてテーパー状であり、上面のｘｙ面に沿った面積は、底面のｘｙ面に沿った面積より小さい。
【0046】
上部電極２７の間の領域は、絶縁体３０を設けられており、例えば、絶縁体３０により埋め込まれている。絶縁体３０は、例えばシリコン酸化物を含むか、シリコン酸化物からなる。
【0047】
各上部電極２７の上面上に、１つの磁気抵抗効果素子ＶＲが位置する。各磁気抵抗効果素子ＶＲは、例えば、側面においてテーパー状であり、例えば、上面のｘｙ面に沿った面積は、底面のｘｙ面に沿った面積より小さい。例えば、各磁気抵抗効果素子ＶＲの側面は、当該磁気抵抗効果素子ＶＲの下方の上部電極２７の側面の延長線上に位置する。
【0048】
本実施形態および後述する変形例では、磁気抵抗効果素子ＶＲとして、トンネル磁気抵抗効果を有する磁気トンネル接合（magnetic tunnel junction； ＭＴＪ）を含むＭＴＪ素子の場合について説明を行う。具体的には、磁気抵抗効果素子ＶＲは、強磁性層３１、絶縁層３２、及び強磁性層３３を含む。例として、図５及び図６に示されるように、絶縁層３２は強磁性層３１の上面上に位置し、強磁性層３３は絶縁層３２の上面上に位置する。
【0049】
強磁性層３１は、強磁性層３１、絶縁層３２、及び強磁性層３３の界面を貫く方向に沿った磁化容易軸を有し、例えば界面に対して４５°以上９０°以下の角度の磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性層３１の磁化の向きは磁気記憶装置１でのデータの読出し及び書込みによっても不変であることを意図されている。強磁性層３１は、いわゆる参照層として機能することができる。強磁性層３１は、複数の層を含んでいてもよい。
【0050】
絶縁層３２は、例えば、酸化マグネシウム（ＭｇＯ）を含むか、ＭｇＯからなり、いわゆるトンネルバリアとして機能する。
【0051】
強磁性層３３は、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含むか、或いはＣｏＦｅＢ又はＦｅＢからなる。強磁性層３３は、強磁性層３１、絶縁層３２、及び強磁性層３３の界面を貫く方向に沿った磁化容易軸を有し、例えば界面に対して４５°以上９０°以下の角度の磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性層３３の磁化の向きはデータ書込みによって可変であり、強磁性層３３は、いわゆる記憶層として機能することができる。
【0052】
強磁性層３３の磁化の向きが強磁性層３１の磁化の向きと平行であると、磁気抵抗効果素子ＶＲは、或る低い抵抗を有する。強磁性層３３の磁化の向きが強磁性層３１の磁化の向きと反平行であると、磁気抵抗効果素子ＶＲは、強磁性層３１と３３の磁化の向きが半平行である場合の抵抗よりも高い抵抗を有する。
【0053】
強磁性層３３から強磁性層３１に向かって或る大きさの書込み電流が流れると、強磁性層３３の磁化の向きは強磁性層３１の磁化の向きと平行になる。一方、強磁性層３１から強磁性層３３に向かって別の或る大きさの書込み電流が流れると、強磁性層３３の磁化の向きは強磁性層３１の磁化の向きと反平行になる。
【0054】
ハードマスク３５は、磁気抵抗効果素子ＶＲの上面上、例えば、強磁性層３３の上面上に位置する。ハードマスク３５は、導電体からなり、例えば、ＴｉＮを含むか、ＴｉＮからなる。
【0055】
磁気抵抗効果素子ＶＲの側面及びハードマスク３５の側面は側壁絶縁体３６により覆われている。側壁絶縁体３６は、例えばシリコン窒化物を含むか、シリコン窒化物からなる。
【0056】
ｙ軸に沿って並ぶ複数のメモリセルＭＣのそれぞれのハードマスク３５の上面上に、導電体２１が位置する。
【0057】
【0058】
図７に示されるように、層間絶縁体２３（図示せず）中に複数の導電体２２が形成される。次いで、層間絶縁体２３の上面及び導電体２２の上面上に、下部電極２４Ａ、及び可変抵抗材料２５Ａが、この順に堆積される。堆積の方法の例は、ＣＶＤ（chemical vapor deposition）、及びスパッタリングを含む。下部電極２４Ａ、及び可変抵抗材料２５Ａは、それぞれ、後の工程によって、下部電極２４、及び可変抵抗材料２５へと加工される要素である。可変抵抗材料２５Ａは、シリコン酸化物を含むか、シリコン酸化物からなる。
【0059】
可変抵抗材料２５Ａの上面上に、ハードマスク４１が形成される。ハードマスク４１は、可変抵抗材料２５の第２部分２５ｂが形成される予定の領域の直上において残存し、その他の領域において開口４１Ａを有する。開口４１Ａは、ハードマスク４１の上面から底面に亘る。ハードマスク４１は、例えば、絶縁体からなる。
【0060】
図８に示されるように、ハードマスク４１をマスクとして用いる異方性エッチングにより、可変抵抗材料２５Ａが部分的に除去され、開口２５Ａ１が形成される。異方性エッチングの例は、反応性イオンエッチング（ＲＩＥ）を含む。エッチングは、可変抵抗材料２５Ａの底面が成形される前に停止される。すなわち、可変抵抗材料２５Ａの底面を含む下側の第１部分２５Ａａが残され、開口２５Ａ１は、可変抵抗材料２５Ａの底面に達しない。第１部分２５Ａａは、後の工程によって可変抵抗材料２５の第１部分２５ａへと加工される部分に相当する。一方、エッチングにより、可変抵抗材料２５Ａの上部が部分的に除去されることにより、可変抵抗材料２５Ａの複数の第２部分２５Ａｂが形成される。第２部分２５Ａｂは、後の工程によって可変抵抗材料２５の第２部分２５ｂへと加工される部分に相当する。エッチングにより、ハードマスク４１も削られる。
【0061】
図９に示されるように、ここまでの工程によって得られる構造に対して、ドーパントがイオン注入により導入される。ドーパントは、可変抵抗材料２５に含まれるドーパントである。ドーパントの軌道は、ｚ軸に対して角度を有する。このような軌道で進むドーパントの一部は、実線の矢印により示されており、可変抵抗材料２５Ａへと、第２部分２５Ａｂの上面から、及び開口２５Ａ１を介して第２部分２５Ａｂの側面から侵入する。イオン注入は、第２部分２５Ａｂの上面及び側面から侵入したドーパントが、そのまま可変抵抗材料２５Ａ中で停止することを可能にするエネルギーを用いて行われる。すなわち、可変抵抗材料２５Ａに侵入したドーパントは、可変抵抗材料２５Ａの原子による阻害によって、自身のエネルギーを徐々に減じられる。エネルギーの減少の結果、可変抵抗材料２５Ａに侵入したドーパントのほとんどは、可変抵抗材料２５Ａ中に留まる。
【0062】
【0063】
一方、イオン注入のエネルギーの調整と、可変抵抗材料２５Ａ中での減速によって、可変抵抗材料２５Ａの第２部分２５Ａｂの側面から侵入したドーパントは、第２部分２５Ａｂを通過して開口２５Ａ１へと到達しない。又は、第２部分２５Ａｂの側面から侵入したドーパントの一部が第２部分２５Ａｂを通過して開口２５Ａ１に到達したとしても、極わずかなエネルギーのみしか有しない。このため、破線により示されるように、ドーパントが、可変抵抗材料２５Ａのうちの開口２５Ａ１の下方の部分に到達することは大きく抑制される。
【0064】
図１０に示されるように、ドーパントの注入の結果、可変抵抗材料２５Ａから可変抵抗材料２５が形成される。すなわち、可変抵抗材料２５Ａのうちの多くのドーパントが留まった領域は、可変抵抗材料２５の第２部分２５ｂ及び第３部分２５ａ３になる。一方、可変抵抗材料２５Ａのうち、ドーパントをほとんど導入されなかった領域は、可変抵抗材料２５の第５部分２５ａ５になる。第５部分２５ａ５は、例えば、ほとんどドーパントを含まない。可変抵抗材料２５のうちの隣り合う第３部分２５ａ３の間の領域は、表層においては少量のドーパントを導入され得る。この結果、第４部分２５ａ４が形成される。第４部分２５ａ４は、第２部分２５ｂ及び第３部分２５ａ３と比べると極わずかなドーパントを導入されるのみであるため、第２部分２５ｂ及び第３部分２５ａ３のそれぞれの平均ドーパント濃度よりもはるかに低い平均ドーパント濃度を有するのみである。
【0065】
図１１に示されるように、絶縁体２９が形成される。すなわち、ここまでの工程で得られる構造の上面上に、絶縁体２９Ａが堆積される。堆積の方法の例は、ＣＶＤ、及びスパッタリングを含む。絶縁体２９Ａは、可変抵抗材料２５の第２部分２５ｂの間の領域を埋め込む。次いで、第２部分２５ｂの上面上の絶縁体２９Ａが除去されることにより、絶縁体２９が形成される。
【0066】
図１２に示されるように、可変抵抗材料２５の第２部分２５ｂの上面及び絶縁体２９の上面上に、上部電極２７Ａ、強磁性層３１Ａ、絶縁層３２Ａ、強磁性層３３Ａ、及びハードマスク３５Ａが、この順に堆積される。堆積の方法の例は、ＣＶＤ、及びスパッタリングを含む。ハードマスク３５Ａは、磁気抵抗効果素子ＶＲが形成される予定の領域の直上において残存し、その他の領域において開口３５Ａ１を有する。開口３５Ａ１は、ハードマスク３５Ａの上面から底面に亘る。
【0067】
図１３に示されるように、ここまでの工程によって得られる構造が、イオンビームエッチング（ＩＢＥ）によりエッチングされる。イオンビームは、ｚ軸に対して角度を有する。このようなイオンビームは、ハードマスク３５Ａの開口３５Ａ１の中へと侵入し、開口３５Ａ１内で露出している要素を部分的に除去する。一部のイオンビームは、ハードマスク３５Ａにより阻まれて、開口３５Ａ１内の深い領域に到達しない。しかし、ハードマスク３５ＡもＩＢＥによって部分的に除去され、ＩＢＥの進行に伴ってハードマスク３５Ａの上面は徐々に低下する。この結果、ＩＢＥの進行とともに、イオンビームは、開口３５Ａ１内のより深い領域に到達するようになる。このため、ＩＢＥの進行により、強磁性層３１Ａ、絶縁層３２Ａ、強磁性層３３Ａ、及び上部電極２７Ａは、開口３５Ａ１中の部分をエッチングされる。エッチングの結果、強磁性層３１Ａ、絶縁層３２Ａ、強磁性層３３Ａ、及び上部電極２７Ａの各々が複数の部分へと分割され、強磁性層３１、絶縁層３２、強磁性層３３、及び上部電極２７が形成される。
【0068】
図１に示されるように、絶縁体３０、側壁絶縁体３６、及び導電体２１が形成される。
【0069】
１．３．利点（効果）
第１実施形態によれば、以下に記述されるように、特性のばらつきの少ないスイッチング素子ＳＥを含んだ磁気記憶装置１が提供されることが可能である。
第１実施形態によれば、以下に記述されるように、特性のばらつきの少ないスイッチング素子ＳＥを含んだ磁気記憶装置１が提供されることが可能である。
【0070】
スイッチング素子ＳＥのような、双方向で動作するとともにドーパントの導入により形成されるスイッチング素子は、以下の方法で形成されることが可能である。図１４及び図１５は、磁気記憶装置の参考用の製造工程の間の一状態を示し、磁気記憶装置１の図５の部分に相当する部分の構造を示す。
【0071】
図１４に示されるように、第１実施形態の図７と同様に、層間絶縁体１２３（図示せず）及び導電体１２２の上面上に、下部電極１２４Ａ、及び可変抵抗材料１２５Ａが、この順に形成される。下部電極１２４Ａ、及び可変抵抗材料１２５Ａは、後の工程によって、それぞれ、下部電極１２４、及び可変抵抗材料１２５へと加工される要素である。下部電極１２４及び可変抵抗材料１２５は、それぞれ、第１実施形態の下部電極２４及び可変抵抗材料２５と同様の機能を有することを意図されている。
【0072】
可変抵抗材料１２５Ａに、ドーパントがイオン注入により導入され、可変抵抗材料１２５Ｂが形成される。可変抵抗材料１２５Ａの上面上に、上部電極１２７Ａが形成される。上部電極１２７Ａは、後の工程によって、上部電極１２７へと加工される要素である。上部電極１２７は、第１実施形態の上部電極２７と同様の機能を有することを意図されている。
【0073】
図１５に示されるように、下部電極１２４Ａ、可変抵抗材料１２５Ａ、及び上部電極１２７Ａが、ＲＩＥにより部分的に除去される。このエッチングにより、下部電極１２４Ａ、可変抵抗材料１２５Ａ、及び上部電極１２７Ａが、下部電極１２４、可変抵抗材料１２５、及び上部電極１２７の複数の組へと成形される。
【0074】
このように形成された複数の可変抵抗材料１２５の特性、特に抵抗値が、ばらつくことが観察されている。理由の１つは、ＲＩＥに起因するドーパント濃度の減少であると考えられている。すなわち、ＲＩＥは、ＲＩＥに晒される要素の表面にダメージを与え得、特に、可変抵抗材料１２５の側面に大きなダメージを与える。このダメージは、可変抵抗材料１２５の特性を劣化させ得る。その理由は、ダメージを受けた領域でのドーパントの消失及び（又は）減少であると予想されている。ドーパント濃度は、当該部分での電流が流れる量に影響する。このため、可変抵抗材料１２５の側面を含んだ部分でのＲＩＥによるダメージによって、この部分での電流量が少ない。ダメージの生じ方や、ドーパント濃度の減少は、複数の可変抵抗材料１２５の間で相違し得る。このような理由により、可変抵抗材料１２５の特性がばらつくと考えられる。
【0075】
第１実施形態によれば、可変抵抗材料２５Ａがドーパントを導入される前にＲＩＥにより複数の可変抵抗材料２５へと成形され、その後、可変抵抗材料２５にドーパントが導入される。このため、ＲＩＥによって可変抵抗材料２５の側面でドーパント濃度が減少することが抑制される。このため、特性のばらつきの少ないスイッチング素子ＳＥを含んだ磁気記憶装置１が提供されることが可能である。
【0076】
１．４．変形例
相違するメモリセルＭＣのそれぞれの可変抵抗材料２５は、互いに独立していても良い。図１６は、そのような例を示し、第１実施形態の変形例の磁気記憶装置の構造の例の断面を示し、図５と同じ部分を示す。
相違するメモリセルＭＣのそれぞれの可変抵抗材料２５は、互いに独立していても良い。図１６は、そのような例を示し、第１実施形態の変形例の磁気記憶装置の構造の例の断面を示し、図５と同じ部分を示す。
【0077】
図１６に示されるように、可変抵抗材料２５は、第１部分２５ａを含まない。すなわち、各スイッチング素子ＳＥは、可変抵抗材料２５の独立した１つの第２部分２５ｂを含む。各第２部分２５ｂは、下部電極２４の上面上に位置する。
【0078】
【0079】
変形例によっても、第１実施形態によって得られる利点が得られる。
【0080】
２．第２実施形態
第２実施形態は、可変抵抗材料の構造の点において、第１実施形態と異なる。第２実施形態は、その他の点については、第１実施形態と同じである。以下、第２実施形態の構成のうち、第１実施形態の構成と異なる点が主に記述される。
第２実施形態は、可変抵抗材料の構造の点において、第１実施形態と異なる。第２実施形態は、その他の点については、第１実施形態と同じである。以下、第２実施形態の構成のうち、第１実施形態の構成と異なる点が主に記述される。
【0081】
２．１．構造
図１７及び図１８は、第２実施形態のメモリセルの構造の例の断面を示す。図１７は、ｘｚ面に沿った断面を示し、図１８は、ｙｚ面に沿った断面を示す。第２実施形態のメモリセルＭＣ、及びスイッチング素子ＳＥは、第１実施形態でのメモリセルＭＣ及びスイッチング素子ＳＥとの区別のために、それぞれ、メモリセルＭＣＢ、及びスイッチング素子ＳＥＢと称される場合がある。各メモリセルＭＣＢは、第１実施形態でのスイッチング素子ＳＥに代えてスイッチング素子ＳＥＢを含み、スイッチング素子ＳＥＢは、第１実施形態での可変抵抗材料２５に代えて可変抵抗材料５１を含む。
図１７及び図１８は、第２実施形態のメモリセルの構造の例の断面を示す。図１７は、ｘｚ面に沿った断面を示し、図１８は、ｙｚ面に沿った断面を示す。第２実施形態のメモリセルＭＣ、及びスイッチング素子ＳＥは、第１実施形態でのメモリセルＭＣ及びスイッチング素子ＳＥとの区別のために、それぞれ、メモリセルＭＣＢ、及びスイッチング素子ＳＥＢと称される場合がある。各メモリセルＭＣＢは、第１実施形態でのスイッチング素子ＳＥに代えてスイッチング素子ＳＥＢを含み、スイッチング素子ＳＥＢは、第１実施形態での可変抵抗材料２５に代えて可変抵抗材料５１を含む。
【0082】
【0083】
可変抵抗材料５１は、１つの第１部分５１ａと、複数の第２部分５１ｂからなる。第１部分５１ａは、可変抵抗材料５１のうちの底面を含む下部を占め、下部電極２４の上面上でｘｙ面に沿って広がる。
【0084】
各第２部分５１ｂは、可変抵抗材料５１のうちの上面を含む上部を占める。第２部分５１ｂは、互いに独立しており、底面において第１部分５１ａの上面と接続されている。第２部分５１ｂのｘ軸上での長さ（幅）は、磁気抵抗効果素子ＶＲの、少なくとも磁気抵抗効果素子ＶＲの底面のｘ軸上での長さより小さい。
【0085】
第２部分５１ｂは、ｙ軸に沿って延びる。各メモリセルＭＣＢは、スイッチング素子ＳＥＢを含み、各スイッチング素子ＳＥＢは複数の第２部分５１ｂを含む。図１７は、各メモリセルＭＣＢが４つの第２部分５１ｂを含む例を示す。各メモリセルＭＣＢにおいて、第２部分５１ｂは、ｘ軸に沿って、間隔を有して並ぶ。
【0086】
可変抵抗材料５１の第２部分５１ｂは、皆、実質的に同じ平均ドーパント濃度を有する。第２部分５１ｂは、第１部分５１ａの平均ドーパント濃度より高い。例えば、第２部分５１ｂの平均ドーパント濃度と、第１部分５１ａの平均ドーパント濃度は異なる。
【0087】
可変抵抗材料５１の第２部分５１ｂの間の領域は、絶縁体２９を設けられている。
【0088】
【0089】
図１９に示されるように、第１実施形態の図７と同様の工程により、導電体２２、及び下部電極２４Ａが形成され、次いで、下部電極２４Ａの上面上に可変抵抗材料５１Ａが堆積される。可変抵抗材料５１Ａは、可変抵抗材料５１へと加工される要素であり、シリコン酸化物を含むか、シリコン酸化物からなる。
【0090】
可変抵抗材料５１Ａの上面上に、ハードマスク５３が形成される。ハードマスク５３は可変抵抗材料５１の第２部分５１ｂが形成される予定の領域の直上において残存し、その他の領域において開口５３Ａを有する。開口５３Ａは、ハードマスク５３の上面から底面に亘る。ハードマスク５３は、例えば、絶縁体からなる。
【0091】
図２０に示されるように、第１実施形態の図８と同様の工程により、可変抵抗材料５１Ａが部分的に除去されて、開口５１Ａ１、及び可変抵抗材料５１Ａの第１部分５１Ａａ並びに複数の第２部分５１Ａｂが形成される。第１部分５１Ａａ及び第２部分５１Ａｂは、それぞれ、後の工程によって可変抵抗材料５１の第１部分５１ａ及び第２部分５１ｂへと加工される部分に相当する。
【0092】
図２１に示されるように、第１実施形態の図９と同様の工程により、ここまでの工程によって得られる構造に対して、ドーパントがイオン注入により導入される。イオン注入は、比較的低いエネルギーを用いて行われる。このため、ドーパントは、可変抵抗材料５１Ａの第２部分５１Ａｂに侵入した後、大きく減速し、当該第２部分５１Ａｂ中に留まる。一部のドーパントは、或る第２部分５１Ａｂを通過し、隣の第２部分５１Ａｂに侵入し、そこで留まる。上記のように、イオン注入のエネルギーが比較的低いため、ドーパントのほとんどは、最初に侵入した第２部分５１Ａｂ中で停止するか、せいぜい、２番目に侵入した（最初に侵入した第２部分５１Ａｂの隣の）第２部分５１Ａｂ中で停止する。換言すると、第２部分５１Ａｂの寸法に基づいて、ドーパントのほとんどは、最初又は２番目に侵入した第２部分５１Ａｂ中で停止することを可能にするエネルギーでイオン注入が行われる。このため、ドーパントのほとんどは、破線で示されるように、第１部分５１Ａａに到達しない。よって、第１部分５１Ａａには、ドーパントは、ほとんど、或いは全く導入されない。
【0093】
【0094】
図２２に示されるように、ドーパントの注入の結果、可変抵抗材料５１Ａから可変抵抗材料５１が形成される。すなわち、可変抵抗材料５１Ａのうちの多くのドーパントが留まった領域は、可変抵抗材料５１の第２部分５１ｂになる。一方、可変抵抗材料５１Ａのうち、ドーパントをほとんど導入されなかった領域は、可変抵抗材料５１の第１部分５１ａになる。
【0095】
図２３に示されるように、第１実施形態の図１１に示される工程と同じ工程により、絶縁体２９が形成される。次いで、第１実施形態の図１２に示される工程と同じ工程により、可変抵抗材料５１の第２部分５１ｂの上面及び絶縁体２９の上面上に、上部電極２７Ａ、強磁性層３１Ａ、絶縁層３２Ａ、強磁性層３３Ａ、及びハードマスク３５Ａが、この順に、堆積される。
【0096】
図１７に示されるように、第１実施形態の図１３に示される工程と同じ工程により、強磁性層３１、絶縁層３２、強磁性層３３、及び上部電極２７が形成される。次いで、絶縁体３０、側壁絶縁体３６、及び導電体２１が形成される。
【0097】
２．３．利点
第２実施形態によれば、第１実施形態と同じく、可変抵抗材料５１Ａがドーパントを導入される前にＲＩＥにより複数の可変抵抗材料５１へと成形され、その後、可変抵抗材料５１にドーパントが導入される。このため、第１実施形態と同じ利点を得られる。
第２実施形態によれば、第１実施形態と同じく、可変抵抗材料５１Ａがドーパントを導入される前にＲＩＥにより複数の可変抵抗材料５１へと成形され、その後、可変抵抗材料５１にドーパントが導入される。このため、第１実施形態と同じ利点を得られる。
【0098】
さらに、第２実施形態によれば、以下に記述されるように、さらに特性のばらつきの少ないスイッチング素子ＳＥＢを含んだ磁気記憶装置１が提供されることが可能である。
【0099】
図２４は、参考用の磁気記憶装置の製造工程の間の可変抵抗材料１２５Ｂ及び可変抵抗材料１２５の状態の変化を示す。図２４は、左側の部分において、図１４の工程の直後の状態を示す。図２４に示されるように、ドーパントは、可変抵抗材料１２５Ｂの全体に亘って広く分布しており、ほぼ均一に分布している。図では、理解の促進のために、ドーパントが可変抵抗材料１２５Ｂの全体に均一に分布している例を示す。
【0100】
図２４は、右側の部分において、後続の工程が行われた後の可変抵抗材料１２５の状態を示す。後続の工程は、可変抵抗材料１２５Ｂの部分的除去による可変抵抗材料１２５の第２部分１２５ｂの形成、及び磁気抵抗効果素子ＶＲと同様の磁気抵抗効果素子の形成を含み、また、高温のアニール工程を含む。
【0101】
また、可変抵抗材料１２５の第２部分１２５ｂの形成後のアニール工程は、第２部分１２５ｂ中のドーパントの移動を促し、ドーパントの塊（クラスタ）を形成し得る。ドーパントの塊が存在しているということは、第２部分１２５ｂ中のドーパントの濃度の分布が不均一であるとともに、ドーパントが低濃度の領域が存在することを意味する。ドーパントの塊は、電流を多く流しやすいが、ドーパントが非常に低い濃度の領域は、電流をほとんど或いは全く流さない。このようなドーパントの濃度の不均一性は、複数の第２部分１２５ｂの間で異なり、このことは、複数の第２部分１２５ｂの特性のばらつき、ひいてはスイッチング素子の特性のばらつきを引き起こす。
【0102】
第２実施形態によれば、可変抵抗材料５１は、各磁気抵抗効果素子ＶＲの下方で離れて並ぶ複数の第２部分５１ｂを含む。各第２部分５１ｂの幅は小さく、隣り合う第２部分５１ｂの間にはドーパントをほとんど或いは全く含まない絶縁体２９が位置している。このため、高濃度のドーパントを含んだ第２部分５１ｂではドーパントの塊が形成されるとしても、塊の形成は、低濃度のドーパントを含む絶縁体２９により阻まれ、当該塊が形成されている第２部分５１ｂを超えてｘ軸に沿って拡大することが抑制される。このことは、ドーパントの塊の形成が無制限に進行することを抑制し、ひいては、複数の第２部分５１ｂの相互間でのドーパントの塊の形成のばらつきを抑制する。このため、スイッチング素子ＳＥＢ相互の間の特性のばらつきが抑制されることが可能である。
【0103】
第２部分５１ｂのｘ軸上での幅がより小さいほど、その中でのドーパントの移動がより抑制され、よって、ドーパントの塊がより形成されにくい。よって、第２部分５１ｂのｘ軸上での幅がより小さいほど、スイッチング素子ＳＥＢ相互の間の特性のばらつきがより抑制されることが可能である。
【0104】
２．４．変形例
第１実施形態の変形例と同じく、相違するメモリセルＭＣのそれぞれの可変抵抗材料５１は、互いに独立していても良い。図２５は、そのような例を示し、第２実施形態の第１変形例の磁気記憶装置の構造の例の断面を示し、図１７と同じ部分を示す。
第１実施形態の変形例と同じく、相違するメモリセルＭＣのそれぞれの可変抵抗材料５１は、互いに独立していても良い。図２５は、そのような例を示し、第２実施形態の第１変形例の磁気記憶装置の構造の例の断面を示し、図１７と同じ部分を示す。
【0105】
図２５に示されるように、可変抵抗材料５１は、第１部分５１ａを含まない。すなわち、各スイッチング素子ＳＥＢは、可変抵抗材料５１の第２部分５１ｂを含む。各第２部分５１ｂは、下部電極２４の上面上に位置する。
【0106】
【0107】
第１変形例によっても、第２実施形態によって得られる利点が得られる。
【0108】
【0109】
図２６に示されるように、第２部分５１ｂは、ｙ軸に沿って並ぶ複数の第２サブ部分５１ｂ１を含む。第２サブ部分５１ｂ１は、ｘｙ面において、ｘ軸又はｙ軸に沿って長く延びない形状を有し、行列状に配置される。しかしながら、第２サブ部分５１ｂ１は、行列状に配置されてなくてもよいし、柱状でなくてもよい。柱状の第２サブ部分５１ｂ１と、ｙ軸に沿って延びる第２部分５１ｂの両方が１つのスイッチング素子ＳＥＢ中に設けられてもよい。
【0110】
第２変形例によれば、ドーパントの塊の形成が、ｙ軸に沿って進行することも抑制されることが可能である。
【0111】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0112】
１…磁気記憶装置、２…メモリコントローラ、１１…メモリセルアレイ、１２…入出力回路、１３…制御回路、１４…ロウ選択回路、１５…カラム選択回路、１６…書込み回路、１７…読出し回路、ＭＣ…メモリセル、ＷＬ…ワード線、ＢＬ…ビット線、ＶＲ…磁気抵抗効果素子、ＳＥ…スイッチング素子、２１…導電体、２２…導電体、２３…層間絶縁体、２４…下部電極、２５…可変抵抗材料、２５ａ…第１部分、２５ｂ…第２部分、２５ａ３…第３部分、２５ａ４…第４部分、２５ａ５…第５部分、２７…上部電極、２９…絶縁体、３０…絶縁体、３１…強磁性層、３２…絶縁層、３３…強磁性層、３６…側壁絶縁体、３５…ハードマスク、４１…ハードマスク、５１…可変抵抗材料、５１ａ…第１部分、５１ｂ…第２部分、５３…ハードマスク、１２２…導電体、１２４…下部電極、１２５…可変抵抗材料、１２５ｂ…第２部分、１２７…上部電極。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
