▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022051678
(43)【公開日】2022-04-01
(54)【発明の名称】積層セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20220325BHJP
H01G 4/12 20060101ALI20220325BHJP
H01G 4/252 20060101ALI20220325BHJP
【ＦＩ】
H01G4/30 201K
H01G4/30 201F
H01G4/30 201G
H01G4/30 201D
H01G4/30 201L
H01G4/30 201H
H01G4/30 513
H01G4/30 512
H01G4/30 515
H01G4/30 516
H01G4/12 270
H01G4/252 V
【審査請求】未請求
【請求項の数】27
【出願形態】ＯＬ
(21)【出願番号】P 2021124852
(22)【出願日】2021-07-29
(31)【優先権主張番号】10-2020-0122208
(32)【優先日】2020-09-22
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】ノ、ジュン エウン
(72)【発明者】
【氏名】リム、ジ ヒュク
(72)【発明者】
【氏名】キム、ジョン ユン
(72)【発明者】
【氏名】リー、ウン ジュン
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC01
5E001AE02
5E001AE03
5E001AF00
5E001AG00
5E082AA02
5E082AB03
5E082BC19
5E082BC39
5E082EE04
5E082EE23
5E082EE26
5E082FF05
5E082FG04
5E082FG26
5E082GG10
5E082GG11
(57)【要約】 （修正有）
【課題】耐湿信頼性に優れた積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品１００は、第１方向に対向する第１及び第２面、第２方向に対向する第３及び第４面、第３方向に対向する第５及び第６面を含み、誘電体層１１１及び誘電体層を間に挟んで第３方向に積層された第１内部電極１２１及び第２内部電極１２２を含む積層体を含むセラミック本体と、積層体の第１面上に配置される第１連結部と、積層体の第２面上に配置される第２連結部と、を含む。第１連結部は、第１内部電極と連結される第１引き出し電極１４１ａ及び第１引き出し電極上に配置される第１セラミック層１４１ｂを含む。第２連結部は、第２内部電極と連結される第２引き出し電極１４２ａ及び第２引き出し電極上に配置される第２セラミック層１４２ｂを含む。第１引き出し電極及び第２引き出し電極は、第１連結及び第２連結部の第３方向のいずれか一面に引き出される。
【選択図】図２
【解決手段】積層セラミック電子部品１００は、第１方向に対向する第１及び第２面、第２方向に対向する第３及び第４面、第３方向に対向する第５及び第６面を含み、誘電体層１１１及び誘電体層を間に挟んで第３方向に積層された第１内部電極１２１及び第２内部電極１２２を含む積層体を含むセラミック本体と、積層体の第１面上に配置される第１連結部と、積層体の第２面上に配置される第２連結部と、を含む。第１連結部は、第１内部電極と連結される第１引き出し電極１４１ａ及び第１引き出し電極上に配置される第１セラミック層１４１ｂを含む。第２連結部は、第２内部電極と連結される第２引き出し電極１４２ａ及び第２引き出し電極上に配置される第２セラミック層１４２ｂを含む。第１引き出し電極及び第２引き出し電極は、第１連結及び第２連結部の第３方向のいずれか一面に引き出される。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１方向に対向する第１及び第２面、第２方向に対向する第３及び第４面、第３方向に対向する第５及び第６面を含み、誘電体層及び前記誘電体層を間に挟んで第３方向に積層された第１内部電極及び第２内部電極を含む積層体、前記積層体の前記第３面上に配置される第１マージン部及び前記積層体の前記第４面上に配置される第２マージン部を含むセラミック本体と、
前記積層体の第１面上に配置される第１連結部と、前記積層体の第２面上に配置される第２連結部と、を含み、
前記第１連結部は、前記第１内部電極と連結される第１引き出し電極及び前記第１引き出し電極上に配置される第１セラミック層を含み、
前記第２連結部は、前記第２内部電極と連結される第２引き出し電極及び前記第２引き出し電極上に配置される第２セラミック層を含み、
前記第１引き出し電極及び第２引き出し電極は、前記第１連結部及び第２連結部の第３方向のいずれか一面に引き出される、積層セラミック電子部品。
前記積層体の第１面上に配置される第１連結部と、前記積層体の第２面上に配置される第２連結部と、を含み、
前記第１連結部は、前記第１内部電極と連結される第１引き出し電極及び前記第１引き出し電極上に配置される第１セラミック層を含み、
前記第２連結部は、前記第２内部電極と連結される第２引き出し電極及び前記第２引き出し電極上に配置される第２セラミック層を含み、
前記第１引き出し電極及び第２引き出し電極は、前記第１連結部及び第２連結部の第３方向のいずれか一面に引き出される、積層セラミック電子部品。
【請求項2】
前記第１セラミック層は、前記第１引き出し電極の少なくとも一部を覆うように配置され、
前記第２セラミック層は、前記第２引き出し電極の少なくとも一部を覆うように配置される、請求項１に記載の積層セラミック電子部品。
前記第２セラミック層は、前記第２引き出し電極の少なくとも一部を覆うように配置される、請求項１に記載の積層セラミック電子部品。
【請求項3】
前記第１セラミック層は、前記第１引き出し電極を覆うように配置され、
前記第２セラミック層は、前記第２引き出し電極を覆うように配置される、請求項１に記載の積層セラミック電子部品。
前記第２セラミック層は、前記第２引き出し電極を覆うように配置される、請求項１に記載の積層セラミック電子部品。
【請求項4】
前記第１引き出し電極及び／または第２引き出し電極の第２方向の幅の最大値は、前記セラミック本体の第２方向の幅の最大値より小さい、請求項１に記載の積層セラミック電子部品。
【請求項5】
前記第１引き出し電極及び／または第２引き出し電極の第２方向の幅の最大値は、前記セラミック本体の第２方向の幅の最大値より小さい、請求項２に記載の積層セラミック電子部品。
【請求項6】
前記第１引き出し電極及び／または第２引き出し電極の第３方向の高さの最大値は、前記セラミック本体の第３方向の高さの最大値より小さい、請求項１に記載の積層セラミック電子部品。
【請求項7】
前記第１引き出し電極及び／または第２引き出し電極の第３方向の高さの最大値は、前記セラミック本体の第３方向の高さの最大値より小さい、請求項５に記載の積層セラミック電子部品。
【請求項8】
前記第１内部電極及び第２内部電極は、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金からなる群から選択される１種以上の導電性金属を含む、請求項１から７のいずれか一項に記載の積層セラミック電子部品。
【請求項9】
前記第１引き出し電極及び第２引き出し電極は、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金からなる群から選択される１種以上の導電性金属を含む、請求項１から８のいずれか一項に記載の積層セラミック電子部品。
【請求項10】
前記第１内部電極、第２内部電極、第１引き出し電極及び第２引き出し電極は、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金からなる群から選択される１種以上の導電性金属を含む、請求項１から９のいずれか一項に記載の積層セラミック電子部品。
【請求項11】
前記第１セラミック層及び／または第２セラミック層は、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される成分を含む、請求項１から１０のいずれか一項に記載の積層セラミック電子部品。
【請求項12】
前記第１連結部は、前記第１引き出し電極と接して配置される第１補助電極を含み、
前記第２連結部は、前記第２引き出し電極と接して配置される第２補助電極を含み、
前記第１補助電極は、前記第１引き出し電極と共に引き出され、
前記第２補助電極は、前記第２引き出し電極と共に引き出される、請求項１から１１のいずれか一項に記載の積層セラミック電子部品。
前記第２連結部は、前記第２引き出し電極と接して配置される第２補助電極を含み、
前記第１補助電極は、前記第１引き出し電極と共に引き出され、
前記第２補助電極は、前記第２引き出し電極と共に引き出される、請求項１から１１のいずれか一項に記載の積層セラミック電子部品。
【請求項13】
前記第１引き出し電極と接続される第１端子電極及び前記第２引き出し電極と連結される第２端子電極をさらに含み、
前記第１端子電極及び第２端子電極は、前記第１引き出し電極及び前記第２引き出し電極が引き出される面上に、互いに離隔して配置される、請求項１から１２のいずれか一項に記載の積層セラミック電子部品。
前記第１端子電極及び第２端子電極は、前記第１引き出し電極及び前記第２引き出し電極が引き出される面上に、互いに離隔して配置される、請求項１から１２のいずれか一項に記載の積層セラミック電子部品。
【請求項14】
前記第１引き出し電極と連結される第１端子電極及び前記第２引き出し電極と連結される第２端子電極をさらに含み、
前記第１端子電極及び第２端子電極は、前記第１引き出し電極と前記第２引き出し電極が引き出される面上に、互いに離隔して配置される、請求項１２に記載の積層セラミック電子部品。
前記第１端子電極及び第２端子電極は、前記第１引き出し電極と前記第２引き出し電極が引き出される面上に、互いに離隔して配置される、請求項１２に記載の積層セラミック電子部品。
【請求項15】
前記第１引き出し電極と連結される第１端子電極及び前記第２引き出し電極と連結される第２端子電極をさらに含み、
前記第１端子電極及び第２端子電極は、前記第１引き出し電極と前記第２引き出し電極が引き出される面上に、互いに離隔して配置される、請求項７に記載の積層セラミック電子部品。
前記第１端子電極及び第２端子電極は、前記第１引き出し電極と前記第２引き出し電極が引き出される面上に、互いに離隔して配置される、請求項７に記載の積層セラミック電子部品。
【請求項16】
前記第１引き出し電極上に配置される第１めっき層及び
前記第２引き出し電極上に配置される第２めっき層を含む、請求項１に記載の積層セラミック電子部品。
前記第２引き出し電極上に配置される第２めっき層を含む、請求項１に記載の積層セラミック電子部品。
【請求項17】
前記第１引き出し電極上に配置される第１めっき層及び
前記第２引き出し電極上に配置される第２めっき層を含む、請求項１５に記載の積層セラミック電子部品。
前記第２引き出し電極上に配置される第２めっき層を含む、請求項１５に記載の積層セラミック電子部品。
【請求項18】
前記第１引き出し電極及び第２引き出し電極の少なくとも一部が第１方向に露出し、
前記第１引き出し電極及び第１セラミック層を覆うように配置される第１接続電極及び
前記第２引き出し電極及び第２セラミック層を覆うように配置される第２接続電極を含む、請求項１に記載の積層セラミック電子部品。
前記第１引き出し電極及び第１セラミック層を覆うように配置される第１接続電極及び
前記第２引き出し電極及び第２セラミック層を覆うように配置される第２接続電極を含む、請求項１に記載の積層セラミック電子部品。
【請求項19】
前記第１引き出し電極及び第２引き出し電極は、前記セラミック本体の第３方向の両面に引き出される、請求項１に記載の積層セラミック電子部品。
【請求項20】
前記第１引き出し電極及び第２引き出し電極の第３方向の高さの最大値は、前記セラミック本体の第３方向の高さの最大値と同一である、請求項１９に記載の積層セラミック電子部品。
【請求項21】
第１方向の長さが第２方向の幅より長い、請求項１に記載の積層セラミック電子部品。
【請求項22】
第１方向の長さが第２方向の幅より短い、請求項１に記載の積層セラミック電子部品。
【請求項23】
第１方向に対向する第１及び第２面、第２方向に対向する第３及び第４面、第３方向に対向する第５及び第６面を含み、誘電体層及び前記誘電体層を間に挟んで第２方向に積層された第１内部電極及び第２内部電極を含む積層体、前記積層体の前記第３面上に配置される第１マージン部及び前記積層体の前記第４面上に配置される第２マージン部を含むセラミック本体と、
前記積層体の第１面上に配置される第１連結部と、前記積層体の第２面上に配置される第２連結部と、を含み、
前記第１連結部は、前記第１内部電極と連結される第１引き出し電極及び前記第１引き出し電極上に配置される第１セラミック層を含み、
前記第２連結部は、前記第２内部電極と連結される第２引き出し電極及び前記第２引き出し電極上に配置される第２セラミック層を含み、
前記第１引き出し電極及び第２引き出し電極は、前記第１連結部及び第２連結部の第３方向のいずれか一面に引き出される、積層セラミック電子部品。
前記積層体の第１面上に配置される第１連結部と、前記積層体の第２面上に配置される第２連結部と、を含み、
前記第１連結部は、前記第１内部電極と連結される第１引き出し電極及び前記第１引き出し電極上に配置される第１セラミック層を含み、
前記第２連結部は、前記第２内部電極と連結される第２引き出し電極及び前記第２引き出し電極上に配置される第２セラミック層を含み、
前記第１引き出し電極及び第２引き出し電極は、前記第１連結部及び第２連結部の第３方向のいずれか一面に引き出される、積層セラミック電子部品。
【請求項24】
前記第１引き出し電極及び／または第２引き出し電極の第２方向の幅の最大値は、前記セラミック本体の第２方向の幅の最大値より小さい、請求項２３に記載の積層セラミック電子部品。
【請求項25】
前記第１引き出し電極及び／または第２引き出し電極の第３方向の高さの最大値は、前記セラミック本体の第３方向の高さの最大値以下である、請求項２３または２４に記載の積層セラミック電子部品。
【請求項26】
第１方向の長さが第２方向の幅より長い、請求項２３から２５のいずれか一項に記載の積層セラミック電子部品。
【請求項27】
第１方向の長さが第２方向の幅より短い、請求項２３から２５のいずれか一項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミック電子部品に関するものである。
【背景技術】
【0002】
キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
【0003】
上記外部電極を形成する方法としては、焼成工程済みのセラミック本体に導電性金属を含む外部電極用ペーストを塗布し、これを焼成する方法がある。 または、導電性金属及びベース樹脂を含む外部電極ペーストを製造し、これを焼成済みのセラミック本体の両端面に塗布した後、硬化させる方法がある。
【0004】
しかしながら、このような方法で外部電極を形成する場合、外部電極を形成するために既に焼結済みのセラミック本体を焼成し直したり、硬化工程を必要とするなど、工程段階が複雑になって生産性が低下するという問題点がある。
【0005】
また、最近、電化製品における小型化の傾向に伴い、積層セラミック電子部品も小型化し、大容量化することが求められている。しかし、積層セラミック電子部品の小型化及び大容量化のために、積層セラミック電子部品の外部電極を薄層化する場合、外部の水分などが浸透しやすいという問題点がある。
【0006】
特に、基板実装などのために外部電極上にめっき層を形成する場合、めっき工程においてめっき液の浸透による電極端子及び素体の内部構造の欠陥を招くことがあり、これは、最終製品の信頼性、特に、高温／高圧駆動中の特性劣化及び故障をもたらし得るという問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の様々な目的の一つは、耐湿信頼性に優れた積層セラミック電子部品を提供することである。
【0008】
本発明の様々な目的の一つは、生産工程を簡素化することができる積層セラミック電子部品を提供することである。
【0009】
本発明の様々な目的の一つは、小型化の可能な積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【0010】
本発明の一実施形態は、第１方向に対向する第１及び第２面、第２方向に対向する第３及び第４面、第３方向に対向する第５及び第６面を含み、誘電体層及び上記誘電体層を間に挟んで第３方向に積層された第１内部電極及び第２内部電極を含む積層体、上記積層体の上記第３面上に配置される第１マージン部及び上記積層体の上記第４面上に配置される第２マージン部を含むセラミック本体と、上記積層体の第１面上に配置される第１連結部と、上記積層体の第２面上に配置される第２連結部と、を含み、上記第１連結部は、上記第１内部電極と連結される第１引き出し電極及び上記第１引き出し電極上に配置される第１セラミック層を含み、上記第２連結部は、上記第２内部電極と連結される第２引き出し電極及び上記第２引き出し電極上に配置される第２セラミック層を含み、上記第１引き出し電極及び第２引き出し電極は、上記第１連結及び第２連結部の第３方向のいずれか一面に引き出される積層セラミック電子部品を提供することができる。
【0011】
本発明の他の実施形態は、第１方向に対向する第１及び第２面、第２方向に対向する第３及び第４面、第３方向に対向する第５及び第６面を含み、誘電体層及び上記誘電体層を間に挟んで第２方向に積層された第１内部電極及び第２内部電極を含む積層体、上記積層体の上記第３面上に配置される第１マージン部及び上記積層体の上記第４面上に配置される第２マージン部を含むセラミック本体と、上記積層体の第１面上に配置される第１連結部と、上記積層体の第２面上に配置される第２連結部と、を含み、上記第１連結部は、上記第１内部電極と連結される第１引き出し電極及び上記第１引き出し電極上に配置される第１セラミック層を含み、上記第２連結部は、上記第２内部電極と連結される第２引き出し電極及び上記第２引き出し電極上に配置される第２セラミック層を含み、上記第１引き出し電極及び第２引き出し電極は、上記第１連結部及び第２連結部の第３方向のいずれか一面に引き出される積層セラミック電子部品を提供することができる。
【発明の効果】
【0012】
本発明による様々な効果の一つは、耐湿信頼性に優れた積層セラミック電子部品を提供することができる。
【0013】
本発明による様々な効果の一つは、生産工程を簡素化することで、工程効率を高めることができる積層セラミック電子部品を提供することができる。
【0014】
本発明による様々な効果の一つは、製品の小型化が可能な積層セラミック電子部品を提供することができる。
【0015】
但し、本発明の多様かつ有益な利点及び効果は、上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【図面の簡単な説明】
【0016】
【図1】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図10】本発明の他の実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図16】本発明のさらに他の実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図24】本発明のさらに他の実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図30】本発明のさらに他の実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図38】本発明のさらに他の実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図44】本発明のさらに他の実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図52】本発明のさらに他の実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図58】本発明の実施形態及び比較例による積層セラミック電子部品の吸湿率を測定したグラフである。
【発明を実施するための形態】
【0017】
以下では、具体的な実施形態及び添付の図面を参照し、本発明の実施形態を説明する。これは、本明細書に記載された技術を特定の実施形態に対して限定するものではなく、本発明の実施形態の様々な変更（ｍｏｄｉｆｉｃａｔｉｏｎｓ）、均等物（ｅｑｕｉｖａｌｅｎｔｓ）、及び／または代替物（ａｌｔｅｒｎａｔｉｖｅｓ）を含むものと理解されるべきである。図面の説明に関連し、類似の構成要素については類似の参照符号を使用することができる。
【0018】
そして、図面において、本発明を明確に説明するために、説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一の思想の範囲内の機能が同一である構成要素については、同一の参照符号を使用して説明することができる。
【0019】
本明細書において、「有する」、「有することができる」、「含む」または「含むことができる」等の表現は、当該特徴（例：数値、機能、動作、または部品などの構成要素）の存在を指し、更なる特徴の存在を排除しない。
【0020】
本明細書において、「Ａ及び／またはＢ」、「Ａ及びＢのうち少なくとも一つ」、または「Ａ及びＢのうち一つまたはそれ以上」などの表現は、共に記載された項目において可能な組み合わせを全て含むことができる。例えば、「Ａ及び／またはＢ」、「Ａ及びＢのうち少なくとも一つ」、または「Ａ及びＢのうち一つまたはそれ以上」は、（１）少なくとも一つのＡを含む、（２）少なくとも一つのＢを含む、または（３）少なくとも一つのＡ及び少なくとも一つのＢのいずれも含む場合を全て指すことができる。
【0021】
図面において、Ｘ方向は第１方向、Ｌ方向または長さ方向、Ｙ方向は第２方向、Ｗ方向または幅方向、Ｚ方向は第３方向、Ｔ方向または厚さ方向と定義することができる。
【0022】
本発明は、積層セラミック電子部品１００に関するものである。図１～図９は、本発明の一実施形態による積層セラミック電子部品１００を概略的に示す図面である。図１～図９を参照すると、本発明による積層セラミック電子部品１００は、第１方向（Ｘ方向）に対向する第１及び第２面（Ｓ１、Ｓ２）、第２方向（Ｙ方向）に対向する第３及び第４面（Ｓ３、Ｓ４）、第３方向（Ｚ方向）に対向する第５及び第６面（Ｓ５、Ｓ６）を含み、誘電体層１１１及び上記誘電体層１１１を間に挟んで第３方向（Ｚ方向）に積層された第１内部電極１２１及び第２内電極１２２を含む積層体１２０、上記積層体１２０の上記第３面（Ｓ３）上に配置される第１マージン部１３１及び上記積層体１２０の上記第４面（Ｓ４）上に配置される第２マージン部１３２を含むセラミック本体１１０と、上記積層体１２０の第１面上に配置される第１連結部１４１と、上記積層体１２０の第２面上に配置される第２連結部１４２と、を含むことができる。
【0023】
このとき、上記第１連結部１４１は、上記第１内部電極１２１と連結される第１引き出し電極１４１ａ及び上記第１引き出し電極１４１ａ上に配置される第１セラミック層１４１ｂを含み、上記第２連結部１４２は、上記第２内部電極１２２と連結される第２引き出し電極１４２ａ及び上記第２引き出し電極１４２ａ上に配置される第２セラミック層１４２ｂを含むことができる。また、上記第１引き出し電極１４１ａ及び第２引き出し電極１４２ａは、上記第１連結部１４１及び第２連結部１４２の第３方向（Ｚ方向）のいずれか一面にそれぞれ引き出されることができる。上記第１引き出し電極１４１ａ及び第２引き出し電極１４２ａが引き出される面は、積層体１２０の第５面（Ｓ５）方向または第６面（Ｓ６）方向であってもよい。
【0024】
すなわち、本実施形態による積層セラミック電子部品１００は、６つの外部面のうち第３方向（Ｚ方向）のいずれか一面にのみ電極が引き出される構造であってもよい。また、本実施形態による積層セラミック電子部品１００を見たとき、５つの面には引き出される電極が見られず、セラミックのみが観察され、第３方向（Ｚ方向）の一つの面にのみ外部に引き出される電極が見られる構造であってもよい。
【0025】
図２を参照すると、第１引き出し電極１４１ａ及び第２引き出し電極１４２ａは、積層体１２０の第３方向（Ｚ方向）の一面（第６面、Ｓ６）に引き出され、上記第１引き出し電極１４１ａ及び第２引き出し電極１４２ａは、上記セラミック本体１１０を間に挟んで互いに離隔して配置されることができる。従来の積層セラミック電子部品は、内部電極と連結される外部電極がセラミック本体の頭面を覆うように配置される構造を使用した。この場合、セラミック本体と外部電極との間に間隙が生じたり、セラミック本体と外部電極との間に水分が浸透したりするなどの問題があった。本発明の上記実施形態は、外部に露出する電極を最小限に抑えることで、外部の水分浸透などを効果的に防止し、優れた耐湿信頼性を実現することができる。
【0026】
また、従来技術の場合、外部電極とセラミック本体との間の収縮挙動の差により内部応力が残留する場合があり、これにより電子部品自体の機械的強度が低下するという問題があった。本発明による積層セラミック電子部品は、別途の外部電極を形成せずに、後述するように一回の焼結過程によりセラミック本体と電極とを同時に焼成することで、部品自体の機械的強度を向上させることができる。また、別途の外部電極が配置されないため、部品自体の小型化が可能になり得る。
【0027】
本発明による積層セラミック電子部品１００の第１連結部１４１は、第１引き出し電極１４１ａ及び第１セラミック層１４１ｂを含むことができる。また、第２連結部１４２は、第２引き出し電極１４２ａ及び第２セラミック層１４２ｂを含むことができる。
【0028】
本発明の一例において、積層セラミック電子部品１００の第１セラミック層１４１ｂは、第１引き出し電極１４１ａの少なくとも一部を覆うように配置され、第２セラミック層１４２ｂは、第２引き出し電極１４２ａの少なくとも一部を覆うように配置されてもよい。上記セラミック層が引き出し電極の少なくとも一部を覆うように配置されるとは、本発明による積層セラミック電子部品１００の積層体１２０に配置される第１引き出し電極１４１ａ及び第２引き出し電極１４２ａの第１方向（Ｘ方向）の両面の少なくとも一部上にセラミック層が配置される状態を意味し、上記第１引き出し電極１４１ａ及び第２電極１４２ａと上記セラミック層の少なくとも一部が接して配置される状態を意味することができる。
【0029】
他の例において、積層セラミック電子部品１００の第１セラミック層１４１ｂは第１引き出し電極１４１ａを覆うように配置され、第２セラミック層１４２ｂは第２引き出し電極１４２ａを覆うように配置されてもよい。上記セラミック層が引き出し電極を覆うように配置されるとは、本発明による積層セラミック電子部品１００を第１方向（Ｘ方向）から見たとき、セラミック層のみが見え、引き出し電極はセラミック層に遮られて見えない状態を意味することができる。すなわち、上記第１セラミック層１４１ｂは第１引き出し電極１４１ａを第１方向に露出させないように配置され、第２セラミック層１４２ｂは第２引き出し電極１４２ａを第１方向（Ｘ方向）に露出させないように配置されてもよい。このように第１セラミック層１４１ｂが第１引き出し電極１４１ａを覆うように配置し、第２セラミック層１４２ｂが第２引き出し電極１４２ａを覆うように配置する場合、引き出し電極が外部に露出する面積を減らすことができ、外部からの水分浸透経路を最小限に抑えることができる。
【0030】
また、本発明の一実施形態による積層セラミック電子部品１００の第１セラミック層１４１ｂは積層体１２０の第１面（Ｓ１）を覆うように配置され、第２セラミック層１４２ｂは積層体１２０の第２面（Ｓ２）を覆うように配置されてもよい。従って、第１引き出し電極１４１ａは積層体１２０の第１面（Ｓ１）に接して配置され、上記第１引き出し電極１４１ａを覆うように第１セラミック層１４１ｂが配置されてもよい。また、上記第２引き出し電極１４２ａは、積層体１２０の第２面（Ｓ２）に接して配置され、上記第２引き出し電極１４２ａを覆うように第２セラミック層１４２ｂが配置されてもよい。すなわち、第１引き出し電極１４１ａは上記積層体１２０の第１面（Ｓ１）上に配置され、第１内部電極１２１と連結されるように配置されてもよく、第２引き出し電極１４２ａは上記積層体１２０の第２面（Ｓ２）上に配置され、第２内部電極１２２と連結されるように配置されてもよい。
【0031】
本発明の一実施形態において、積層セラミック電子部品１００の第１引き出し電極１４１ａ及び／または第２引き出し電極１４２ａの第２方向（Ｙ方向）の幅の最大値は、上記セラミック本体１１０の第２方向（Ｙ方向）の幅の最大値より小さくてもよい。図６は、本発明の一実施形態による第１連結部１４１の断面を概略的に示したものである。本明細書において、図６の第１連結部１４１に対する説明は、第２連結部１４２にも同様に適用できる。図１及び図６を参照すると、第１連結部１４１の第１引き出し電極１４１ａ及び／または第２連結部１４２の第２引き出し電極１４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ２）は、上記セラミック本体１１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１）より小さくてもよい。すなわち、Ｗ２＜Ｗ１の関係を満たすことができる。第１引き出し電極１４１ａ及び／または第２引き出し電極１４２ａの第２方向（Ｙ方向）の幅の最大値が上記セラミック本体１１０の第２方向（Ｙ方向）の幅の最大値より小さい場合、本発明による積層セラミック電子部品１００の第２方向（Ｙ方向）に第１引き出し電極１４１ａ及び／または第２引き出し電極１４２ａが露出しないことができ、耐湿性をさらに向上させることができる。
【0032】
このとき、上述のように、第１セラミック層１４１ｂは第１引き出し電極１４１ａを覆うように配置され、第２セラミック層１４２ｂは第２引き出し電極１４２ａを覆うように配置される場合、上記第１セラミック層１４１ｂ及び／または第２セラミック層１４２ｂの第２方向の幅（Ｙ方向）は、セラミック本体１１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１）と同一であってもよい。すなわち、上記第１セラミック層１４１ｂ及び第２セラミック層１４２ｂは、上記セラミック本体１１０の第１方向の両面上に配置され、少なくとも上記セラミック本体１１０の幅方向を全て覆うように配置されてもよい。
【0033】
一例において、本発明による第１引き出し電極１４１ａ及び／または第２引き出し電極１４２ａの第３方向（Ｚ方向）の高さの最大値は、上記セラミック本体１１０の第３方向（Ｚ方向）の高さの最大値より小さくてもよい。図１及び図６を参照すると、第１連結部１４１の第１引き出し電極１４１ａ及び／または第２連結部１４２の第２引き出し電極１４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ２）は上記セラミック本体１１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１）より小さくてもよい。すなわち、Ｈ２＜Ｈ１の関係を満たすことができる。第１引き出し電極１４１ａ及び／または第２引き出し電極１４２ａの第３方向（Ｚ方向）の高さの最大値が上記セラミック本体１１０の第３方向（Ｚ方向）の高さの最大値より小さい場合、本発明による積層セラミック電子部品１００の第３方向（Ｚ方向）の一面にのみ、第１引き出し電極１４１ａ及び／または第２引き出し電極１４２ａが露出するようにすることで、水分浸透の可能性を減らすことができる。
【0034】
上述のように、第１セラミック層１４１ｂは第１引き出し電極１４１ａを覆うように配置され、第２セラミック層１４２ｂは第２引き出し電極１４２ａを覆うように配置される場合、上記第１セラミック層１４１ｂ及び／または第２セラミック層１４２ｂの第３方向の高さ（Ｚ方向）は、セラミック本体１１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１）と同一であってもよい。すなわち、上記第１セラミック層１４１ｂ及び第２セラミック層１４２ｂは、上記セラミック本体１１０の第１方向の両面上に配置され、少なくとも上記セラミック本体１１０の厚さ方向を全て覆うように配置されてもよい。
【0035】
また、本発明の一例において、第１セラミック層１４１ｂは第１引き出し電極１４１ａを覆うように配置され、第２セラミック層１４２ｂは第２引き出し電極１４２ａを覆うように配置される場合、上記第１セラミック層１４１ｂ及び第２セラミック層１４２ｂは上記セラミック本体１１０の第１方向の両面を全て覆うように配置されてもよい。
【0036】
本発明の一実施形態において、本発明による積層セラミック電子部品１００のセラミック本体１１０は、積層体１２０、第１マージン部１３１及び第２マージン部１３２を含むことができる。
【0037】
上記セラミック本体１１０の具体的な形状には特に制限はないが、図示されたように、セラミック本体１１０は、六面体形状やこれに類似した形状からなることができる。焼成過程において、セラミック本体１１０に含まれたセラミック粉末の収縮により、上記セラミック本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。上記セラミック本体１１０は、必要に応じて角が角張らないようにラウンド処理されていてもよい。上記ラウンド処理には、例えば、バレル研磨などが使用できるが、これに制限されるものではない。
【0038】
本発明による積層セラミック電子部品１００の積層体１２０は、誘電体層１１１、第１内部電極１２１及び第２内部電極１２２が交互に積層されていてもよい。上記誘電体層１１１、第１内部電極１２１及び第２内部電極１２２は、第３方向（Ｚ方向）に積層されていてもよい。積層体１２０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。
【0039】
本発明の一実施形態によると、上記誘電体層１１１を形成する原料は十分な静電容量が得られる限り、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを使用するか、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される成分などを使用することができる。また、上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されてもよい。
【0040】
上記誘電体層１１１は、上述した材料を含むスラリーに必要に応じた添加剤を追加し、これをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックシートを設けることによって形成することができる。上記セラミックシートは、上記スラリーをドクターブレード法により、数μｍの厚さを有するシート（ｓｈｅｅｔ）状に作製することで形成することができるが、これに限定されるものではない。
【0041】
上記第１及び第２内部電極１２１、１２２は、各断面がセラミック本体１１０の対向する両端部にそれぞれ露出するように積層されてもよい。具体的には、上記セラミック本体１１０の第１方向（Ｘ方向）の両面に上記第１及び第２内部電極１２１、１２２がそれぞれ露出することができ、上記セラミック本体１１０の第１面（Ｓ１）方向に第１内部電極１２１が露出し、第２面（Ｓ２）方向に第２内部電極１２２が露出することができる。
【0042】
上記第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上の導電性金属を含む導電性ペーストを使用して形成されてもよい。
【0043】
上記積層体１２０は、誘電体層１１１に第１内部電極１２１が印刷されたセラミックグリーンシートと、誘電体層１１１に第２内部電極１２２が印刷されたセラミックグリーンシートとを第３方向（Ｚ方向）に交互に積層して形成することができる。上記第１及び第２内部電極の印刷方法は、スクリーン印刷法またはグラビア印刷法などが使用できるが、これに限定されるものではない。
【0044】
上記第１マージン部１３１及び第２マージン部１３２はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。上記第１マージン部１３１及び第２マージン部１３２は、セラミック材料を含むスラリーを上記積層体１２０の第２方向（Ｙ方向）に塗布して形成するか、単一誘電体層または２つ以上の誘電体層をそれぞれ、第２方向（Ｙ方向）に付着して形成することができる。上記第１マージン部１３１及び第２マージン部１３２は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【0045】
本発明の一実施形態による積層セラミック電子部品１００は、セラミック本体１１０の第１方向（Ｘ方向）の両面に第１連結部１４１及び第２連結部１４２が配置されてもよい。上記第１連結部１４１及び第２連結部１４２は、セラミック本体１１０の第１方向（Ｘ方向）の両面に対応する寸法及び面積を有することができ、上記第１連結部１４１は、上記積層体１２０の第１面を覆うように配置されてもよく、上記第２連結部１４２は、上記積層体１２０の第２面を覆うように配置されてもよい。
【0046】
上記第１連結部１４１は第１引き出し電極１４１ａを含み、上記第２連結部１４２は第２引き出し電極１４２ａを含むことができる。第１引き出し電極１４１ａは第１内部電極１２１と連結され、第２引き出し電極１４２ａは第２内部電極１２２と連結されてもよい。上記第１引き出し電極１４１ａ及び第２引き出し電極１４２ａを形成する材料は特に制限されず、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうちいずれか一つ以上の導電性金属を含む導電性ペーストを使用して形成されてもよい。
【0047】
このとき、第１引き出し電極１４１ａ及び第２引き出し電極１４２ａに含まれる導電性金属成分を調節して所望の特性を実現することができる。例えば、第１引き出し電極１４１ａ及び第２引き出し電極１４２ａが、上記第１内部電極１２１及び第２内部電極１２２と同一の金属成分を含む場合、各引き出し電極と各内部電極との間の連結性が改善されることができる。また、焼結時の収縮率を調節するか、焼結後の内部応力を調節するために、上記第１引き出し電極１４１ａ及び第２引き出し電極１４２ａは、必要に応じて第１内部電極１２１及び第２内部電極１２２と異なる成分を含むことができる。
【0048】
上記第１連結部１４１は第１セラミック層１４１ｂを含み、上記第２連結部１４２は第２セラミック層１４２ｂを含むことができる。上記第１セラミック層１４１ｂ及び第２セラミック層１４２ｂはセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。上記チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料は、例えば、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される成分であってもよい。
【0049】
このとき、上記第１セラミック層１４１ｂ及び／または第２セラミック層１４２ｂは、所望の特性を実現するために、積層体１２０の誘電体層１１１と同一または異なる成分のセラミック成分を含むことができる。例えば、第１セラミック層１４１ｂ及び第２セラミック層１４２ｂが積層体１２０の誘電体層と同一のセラミック成分を含む場合、類似の焼結挙動を示すことができ、完成した部品の内部応力を減らすことができる。
【0050】
また、本発明の他の例において、本発明による積層セラミック電子部品１００の第１連結部１４１及び／または第２連結部１４２の第１セラミック層１４１ｂ及び／または第２セラミック１４２ｂ層は、積層体１２０の誘電体層１１１と異なる組成のセラミック成分を含むことができる。第１及び第２連結部１４１、１４２の第１及び第２引き出し電極１４２ａ、１４２ａはそれぞれ、第１内部電極１２１及び第２内部電極１２２と連結される。一方、第１及び第２連結部１４１、１４２の第１セラミック層１４１ｂ及び第２セラミック層１４２ｂは容量形成に寄与しない部分であり、外部からの物理的または化学的ストレスを遮断するための機能を果たせば十分である。したがって、第１セラミック層１４１ｂ及び／または第２セラミック層１４２ｂの成分を調節して緻密度、グレインの平均粒径などを調節することができ、これにより効果的に水分の浸透を防止することができる。積層体１２０の誘電体層１１１と異なる組成のセラミック成分を第１セラミック層１４１ｂ及び／または第２セラミック層１４２ｂが含む場合、Ｎａ、Ｌｉ、Ｂ及び／またはＭｇなどの成分の包含の有無及び含量を調節することができるが、これは単なる例示にすぎず、これに制限されるものではない。
【0051】
本発明による積層セラミック電子部品の製造方法は、特に制限されるものではないが、例えば、積層体１２０の第３面（Ｓ３）に第１マージン部１３１を形成し、第４面（Ｓ４）に第２マージン部１４２を形成した後、第１連結部１４１及び第２連結部１４２を形成して製造することができる。上記第１連結部１４１及び第２連結部１４２を形成する方法は、セラミック本体１１０の第１方向（Ｘ方向）の両面に第１引き出し電極１４１ａ及び第２引き出し電極１４２ａを形成するために導電性ペーストを塗布及び乾燥し、上記乾燥した導電性ペースト上に第１セラミック層１４１ｂ及び第２セラミック層１４２ｂを形成するための導電性ペーストを塗布及び乾燥した後、焼結して製造するか、上記乾燥された導電性ペースト上に第１セラミック層１４１ｂ及び第２セラミック層１４２ｂを形成するためのセラミックシートを転写した後、これを焼結して製造することができる。または、上記第１連結部１４１及び第２連結部１４２を製造するために、セラミックシートに引き出し電極を印刷した後、これをセラミック本体１１０の第１方向（Ｘ方向）の両面に付着し焼結して製造することができる。このように、本発明による積層セラミック電子部品１００は、セラミック本体１１０に第１連結部１４１及び第２連結部１４２を形成した後、１回の焼結工程によって製造可能であり、別途の外部電極を形成するための焼成過程を必要とせず、工程の簡素化が可能になり得る。
【0052】
本発明の一変形形態によると、本発明の積層セラミック電子部品１００の第１連結部１４１は、第１引き出し電極１４１ａ'と接して配置される第１補助電極１４１ｃを含み、第２連結部１４２は、第２引き出し電極１４２ａ'と接して配置される第２補助電極１４２ｃを含むことができる。このとき、上記第１補助電極１４１ｃは上記第１引き出し電極１４１ａ'と共に引き出され、上記第２補助電極１４２ｃは上記第２引き出し電極１４２ａ'と共に引き出されてもよい。図７ｂは、本変形形態の第１連結部１４１を示す拡大図である。図７ｂに示された内容は、第２連結部１４２にも同様に適用することができる。図７ｂを参照すると、第１引き出し電極１４１ａ'と接して第１補助電極１４１ｃが配置され、上記第１引き出し電極１４１ａ'及び第１補助電極１４１ｃを覆うように第１セラミック層１４１ｂ'が配置されてもよい。図７ｂのように補助電極が配置される場合、補助電極の大きさだけに後述の外部めっき層等との接触面積を増大させることで、電気的特性を向上させることができる。
【0053】
上記補助電極の形成方法は特に制限されるものではないが、例えば、第１セラミック層１４１ｂ及び第２セラミック層１４２ｂの下端側に段差を形成し、上記段差に引き出し電極用ペーストを適用して形成する方法を使用することができる。また、補助電極を形成する方法の例として、第１セラミック層１４１ｂ及び第２セラミック層１４２ｂを２層構造で印刷し、そのうち一つの層に導電性ペーストを塗布及び乾燥した後、これを積層体に付着して形成する方法などが使用できるが、これに制限されるものではない。
【0054】
本発明の他の変形形態によると、本発明の積層セラミック電子部品１００は、第１引き出し電極１４１ａと連結される第１端子電極１５１ａを含み、第２引き出し電極１４２ａと連結される第２端子電極１５２ａとを含むことができる。このとき、上記第１端子電極１５１ａ及び上記第２端子電極１５２ａは、上記第１引き出し電極１４１ａと上記第２引き出し電極１４２ａが引き出される面上に、互いに離隔して配置されてもよい。図８ａは、本変形形態の第１連結部１４１を示す拡大図である。図８ａに示された内容は、第２連結部１４２にも同様に適用することができる。図８ａを参照すると、第１引き出し電極１４１ａと連結される第１端子電極１５１ａが配置され、上記第１端子電極１５１ａa上に、後述の外部めっき層などが配置されてもよい。図８ａのように端子電極が配置される場合には、外部めっき層などを大きく形成することができ、基板実装の際、優れた固着力を有することができる。
【0055】
上記端子電極は、例えば、第１引き出し電極１４１ａ及び第２引き出し電極１４２ａの引き出し部上に端子電極用ペーストを塗布して形成するか、焼結済みのセラミック本体１１０の第１引き出し電極１４１ａ及び第２引き出し電極１４２ａ上に端子電極用ペーストまたはパウダーを塗布し、誘導加熱などの方式により、これを焼成して形成することができるが、これに制限されるものではない。
【0056】
本発明のさらに他の変形形態によると、本発明の積層セラミック電子部品１００の第１連結部１４１は、第１引き出し電極１４１ａ'と接して配置される第１補助電極１４１ｃを含み、第２連結部１４２は、第２引き出し電極１４２ａ'と接して配置される第２補助電極１４２ｃを含み、上記第１引き出し電極１４１ａ'と連結される第１端子電極１５１ａを含み、上記第２引き出し電極１４２ａ'と連結される第２端子電極１５２ａを含むことができる。このとき、上記第１端子電極１５１ａ及び第２端子電極１５２ａは、上記第１引き出し電極１４１ａ'と上記第２引き出し電極１４２ａ'が引き出される面上に互いに離隔して配置されてもよい。図８ｂは、本変形形態の第１連結部１４１を示す拡大図である。図８ｂに示された内容は、第２連結部１４２にも同様に適用することができる。図８ｂを参照すると、第１連結部１４１は、第１引き出し電極１４１ａ'と接して配置される第１補助電極１４１ｃを含み、上記第１引き出し電極１４１ａ'及び第１補助電極１４１ｃは、積層セラミック電子部品１００の同一の面に引き出されることができる。そして、上記第１引き出し電極１４１ａ'及び第１補助電極１４１ｃを覆うように第１端子電極１５１ａが配置されてもよい。図７ｂのように補助電極及び端子電極が共に配置される場合、電気的特性を改善すると共に、基板実装性を向上させることができる。
【0057】
一例において、本発明による積層セラミック電子部品１００は、第１引き出し電極１４１ａ上に配置される第１めっき層１５１及び第２引き出し電極１４２ａ上に配置される第２めっき層１５２を含むことができる。図１、図２及び図７ａ～図８ｂは、本例による積層セラミック電子部品１００を示す。上記例による積層セラミック電子部品１００において、第１連結部１４１及び第２連結部１４２は、互いに対称となるように同一の構造を有することができる。図１、図２及び図７ａ～図８ｂを参照すると、第１引き出し電極１４１ａ上に第１めっき層１５１が配置されてもよい。このとき、第１補助電極１４１ｃや、第１端子電極１５１ａが形成されている場合、上記第１引き出し電極１４１ａ、第１補助電極及び／または第１端子電極を覆うように第１めっき層１５１、１５１ｂが配置されてもよい。上記めっき層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）、鉛（Pｂ）及びこれらの合金からなる群から選択される１種以上を含むことができるが、これに制限されるものではない。上記めっき層は、単数層または複数層で形成されてもよく、スパッタまたは電解めっき（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されてもよいが、これに制限されるものではない。
【0058】
本発明の一変形形態において、本発明による積層セラミック電子部品１００は第１引き出し電極１４１ａ'及び第２引き出し電極１４２ａ'の少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極１４１ａ'及び第１セラミック層１４１ｂ'の少なくとも一部を覆うように配置される第１接続電極１４１ｄ及び上記第２引き出し電極１４２ｂ'及び第２セラミック層１４２ｂ'を覆うように配置される第２接続電極１４２ｄを含むことができる。図９は、本変形形態による第１連結部１４１を示す図面である。図９に示された内容は、第２連結部１４２にも同様に適用できる。図９を参照すると、第１セラミック層１４１ａ'の一部が除去され、上記第１セラミック層１４１ａ'が除去された位置に、第１引き出し電極１４１ａが第１方向（Ｘ方向）に露出することができる。本変形形態の第１接続電極１４１ｄは、上記露出した第１引き出し電極１４１ａ'と上記一部領域が除去された第１セラミック層１４１ｂ'とを全て覆うように配置されてもよい。図９のような形態を有する場合、側面を介して実装されるべき構造にも、本発明による積層セラミック電子部品１００を適用することができる。
【0059】
上記第１接続電極１４１ｄ及び第２接続電極１４２ｄは、セラミック本体１１０の焼結前に形成するか、または焼結後に形成することができる。セラミック本体１１０の焼結前に接続電極を形成する方法としては、例えば、第１セラミック層１４１ｂ及び第２セラミック層１４２ｂを第１引き出し電極１４１ａ及び第２引き出し電極１４２ａ上に一部のみを形成した後、これを焼結する方法が挙げられるが、これに制限されるものではない。また、セラミック本体１１０の焼結後に接続電極を形成する方法として、第１セラミック層１４１ｂ及び第２セラミック層１４２ｂの一部領域に高炭素バインダー材料を使用して焼結過程で自然に除去されるようにした後、露出した引き出し電極上に接続電極を形成する方法が挙げられるが、これに制限されるものではない。
【0060】
本発明の他の実施形態によると、本発明の積層セラミック電子部品２００の第１引き出し電極２４１ａ及び第２引き出し電極２４２ａは、セラミック本体２１０の第３方向（Ｚ方向）の両面に引き出されてもよい。図１０～図１５ は、本実施形態による積層セラミック電子部品２００を概略的に示した図面である。図１０～図１５を参照すると、本実施形態による積層セラミック電子部品２００は、第２方向（Ｙ方向）の両面に第１マージン部２３１及び第２マージン部２３２がそれぞれ配置された積層体２２０の第１方向（Ｘ方向）の両面に第１連結部２４１及び第２連結部２４２が配置される。ここで、第１連結部２４１は第１引き出し電極２４１ａ及び第１セラミック層２４１ｂを含み、第２連結部２４２は第２引き出し電極２４２ａ及び第２セラミック層２４２ｂを含み、上記第１引き出し電極２４１ａ及び第２引き出し電極２４２ａは第３方向（Ｚ方向）の両面にそれぞれ引き出される。すなわち、本実施形態による積層セラミック電子部品２００は、同じ極性の引き出し電極が、２個所にそれぞれ引き出される構造、総４個所に引き出し電極が引き出される構造を有することができる。
【0061】
本実施形態において、積層セラミック電子部品２００の第１引き出し電極２４１ａ及び／または第２引き出し電極２４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ４）は、上記セラミック本体２１０の第２方向（Ｙ方向）の幅の最大値（Ｗ３）より小さくてもよい。
【0062】
一例において、本発明による積層セラミック電子部品２００の第１引き出し電極２４１ａ及び第２引き出し電極２４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ４）は、セラミック本体２１０の第３方向（Ｚ方向）の高さの最大値（Ｈ３）と同一であってもよい。本明細書において、ある長さ、幅、及び／または高さが同一であるとは、誤差範囲を含むことを前提とする。ここで、誤差範囲は±３ｍｍ以下、±２ｍｍ以下または±１ｍｍ以下を意味することができるが、これに制限されるものではない。上記第１引き出し電極２４１ａ及び／または第２引き出し電極２４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ４）、セラミック本体２１０の第２方向（Ｙ方向）の幅の最大値（Ｗ３）、第１引き出し電極２４１ａ及び第２引き出し電極２４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ４）、セラミック本体２１０の第３方向（Ｚ方向）の高さの最大値（Ｈ３）、第１セラミック層２４１ｂ及び第２セラミック層２４２ｂの第３方向の高さ（Ｚ方向）及び第２方向の幅（Ｙ方向）などに対する説明は、上述の通りであるため省略する。
【0063】
本実施形態についても、上述の変形形態を適用することができる。図１３ａ～図１５は、第１連結部２４１の変形形態を概略的に示す図面である。図１３ａ～図１５に示された第１連結部２４１の形態及び構造は、４箇所に配置される本実施形態の連結部に全て同様に適用することができる。図１３ａ～図１５を参照すると、本変形形態による積層セラミック電子部品２００の第１連結部２４１は、第１引き出し電極２４１ａ'と接して配置される第１補助電極２４１ｃを含み、第２連結部２４２は、第２引き出し電極２４２ａ'と接して配置される第２補助電極２４２ｃを含むことができる。
【0064】
他の変形形態によると、本発明の積層セラミック電子部品２００は、第１引き出し電極２４１ａと連結される第１端子電極２５１ａを含み、第２引き出し電極２４２ａと連結される第２端子電極２５２ａを含むことができる。
【0065】
本発明のさらに他の変形形態によると、本発明の積層セラミック電子部品２００の第１連結部２４１は、第１引き出し電極２４１ａ'と接して配置される第１補助電極２４１ｃを含み、第２連結部２４２は、第２引き出し電極２４２ａ'と接して配置される第２補助電極２４２ｃを含み、上記第１引き出し電極１４１ａ'と連結される第１端子電極２５１ａを含み、上記第２引き出し電極１４２ａ'と連結される第２端子電極２５２ａを含むことができる。このとき、上記第１端子電極２５１ａ及び第２端子電極２５２ａは、上記第１引き出し電極１４１ａ'と上記第２引き出し電極１４２ａ'が引き出される面上に互いに離隔して配置されてもよい。
【0066】
本発明のさらに他の変形形態において、本発明の積層セラミック電子部品２００は、第１引き出し電極２４１ａ及び第２引き出し電極２４２ａの少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極２４１ａ及び第１セラミック層２４１ｂを覆うように配置される第１接続電極２４１ｄ及び上記第２引き出し電極２４２ａ及び第２セラミック層２４２ｂを覆うように配置される第２接続電極２４２ｄを含むことができる。
【0067】
また、本発明による積層セラミック電子部品２００は、各引き出し電極上に配置されるめっき層２５１、２５２をそれぞれ含むことができる。上記引き出し電極、セラミック層、補助電極、端子電極、めっき層及び接続電極などに対する説明は、上述の通りであるため省略する。
【0068】
一例において、本発明による積層セラミック電子部品１００は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅より長くてもよい。図１～図１５は、本例の構造を基準に図示された積層セラミック電子部品１００である。上記例の構造は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅より長い構造であって、第１方向（Ｘ方向）の両先端部に外部と接続する電極が配置される構造であり、いわゆるＭＬＣＣ構造に該当する。本発明による積層セラミック電子部品が上記構造を有する場合、耐湿信頼性を向上させつつも容量を極大化することができる。
【0069】
本発明の他の例において、本発明による積層セラミック電子部品３００は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅より短くてもよい。図１６～図２３は、本例による積層セラミック電子部品３００を示す図面である。図１６～図２３を参照すると、本例の積層セラミック電子部品３００は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅より短い構造を有することができ、第１連結部３４１は、第１引き出し電極３４１ａと接して配置される第１補助電極３４１ｃを含み、第２連結部３４２は、第２引き出し電極３４２ａと接して配置される第２補助電極３４２ｃを含むことができる。このような形態は、外部と接続する電極間の距離が相対的に短い構造であって、いわゆるＬＩＣＣ構造に該当する。本発明による積層セラミック電子部品が上記構造を有する場合、優れた耐湿信頼性を有しながらも低いＥＳＬを有するチップを実現することができる。
【0070】
本例において、積層セラミック電子部品３００の第１引き出し電極３４１ａ及び／または第２引き出し電極３４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ６）は、上記セラミック本体３１０の第２方向（Ｙ方向）の幅の最大値（Ｗ５）より小さくてもよい。
【0071】
一例において、本発明による第１引き出し電極３４１ａ及び／または第２引き出し電極３４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ６）は、上記セラミック本体３１０の第３方向（Ｚ方向）の高さの最大値（Ｈ５）より小さくてもよい。第１引き出し電極３４１ａ及び／または第２引き出し電極３４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ６）が上記セラミック本体３１０の第３方向（Ｚ方向）の高さの最大値（Ｈ５）より小さい場合、本発明による積層セラミック電子部品３００の第３方向（Ｚ方向）の一面にのみ第１引き出し電極３４１ａ及び／または第２引き出し電極３４２ａが露出するようにすることで、水分浸透の可能性を減らすことができる。
【0072】
上記第１引き出し電極３４１ａ及び／または第２引き出し電極３４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ６）、セラミック本体３１０の第２方向（Ｙ方向）の幅の最大値（Ｗ５）、第１引き出し電極３４１ａ及び第２引き出し電極３４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ６）、セラミック本体２１０の第３方向（Ｚ方向）の高さの最大値（Ｈ５）、第１セラミック層３４１ｂ及び第２セラミック層３４２ｂの第３方向の高さ（Ｚ方向）、第２方向の幅（Ｙ方向）などに対する説明は、上述の通りであるため省略する。
【0073】
上記例において、本発明の積層セラミック電子部品３００は、第１引き出し電極３４１ａと連結される第１端子電極３５１ａを含み、第２引き出し電極３４２ａと連結される第２端子電極３５２ａを含むことができる。
【0074】
上記例の変形形態によると、本発明の積層セラミック電子部品３００の第１連結部３４１は、第１引き出し電極３４１ａと接して配置される第１補助電極３４１ｃを含み、第２連結部３４２は、第２引き出し電極３４２ａと接して配置される第２補助電極３４２ｃを含み、上記第１引き出し電極３４１ａと連結される第１端子電極３５１ａを含み、上記第２引き出し電極３４２ａと連結される第２端子電極３５２ａを含むことができる。このとき、上記第１端子電極３５１ａ及び第２端子電極３５２ａは、上記第１引き出し電極３４１ａと上記第２引き出し電極３４２ａが引き出される面上に互いに離隔して配置されてもよい。
【0075】
上記例のさらに他の変形形態において、本発明の積層セラミック電子部品３００は、第１引き出し電極３４１ａ及び第２引き出し電極３４２ａの少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極３４１ａ及び第１セラミック層３４１ｂを覆うように配置される第１接続電極３４１ｄ及び上記第２引き出し電極３４２ａ及び第２セラミック層３４２ｂを覆うように配置される第２接続電極３４２ｄを含むことができる。
【0076】
また、本発明による積層セラミック電子部品３００は、各引き出し電極上に配置されるめっき層３５１、３５２、３５１ｂ、３５２ｂをそれぞれ含むことができる。上記引き出し電極、セラミック層、補助電極、端子電極、めっき層及び接続電極などに対する説明は、上述の通りであるため省略する。
【0077】
本例の他の変形形態において、本発明の積層セラミック電子部品４００の第１引き出し電極４４１ａ及び第２引き出し電極４４２ａは、セラミック本体４１０の第３方向（Ｚ方向）の両面に引き出されてもよい。図２４～図２９は、本例による積層セラミック電子部品４００を概略的に示した図面である。図２４～図２９を参照すると、本実施形態による積層セラミック電子部品４００は、第２方向（Ｙ方向）の両面に第１マージン部４３１及び第２マージン部４３２がそれぞれ配置されたセラミック本体４１０の第１方向（Ｘ方向）の両面に第１連結部４４１及び第２連結部４４２が配置される。ここで、第１連結部４４１は第１引き出し電極４４１ａ及び第１セラミック層４４１ｂを含み、第２連結部４４１は第２引き出し電極４４２ａ及び第２セラミック層４４２ｂを含み、上記第１引き出し電極４４１ａ及び第２引き出し電極４４２ａは第３方向（Ｚ方向）の両面にそれぞれ引き出されてもよい。
【0078】
本例において、積層セラミック電子部品４００の第１引き出し電極４４１ａ及び／または第２引き出し電極４４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ８）は、上記セラミック本体４１０の第２方向（Ｙ方向）の幅の最大値（Ｗ７）より小さくてもよい。
【0079】
一例において、本発明による積層セラミック電子部品４００の第１引き出し電極４４１ａ及び第２引き出し電極４４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ８）は、セラミック本体４１０の第３方向（Ｚ方向）の高さの最大値（Ｈ７）と同一であってもよい。上記第１引き出し電極４４１ａ及び／または第２引き出し電極４４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ８）、セラミック本体４１０の第２方向（Ｙ方向）の幅の最大値（Ｗ７）、第１引き出し電極４４１ａ及び第２引き出し電極４４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ８）、セラミック本体４１０の第３方向（Ｚ方向）の高さの最大値（Ｈ７）、第１セラミック層４４１ｂ及び第２セラミック層４４２ｂの第３方向の高さ（Ｚ方向）及び第２方向の幅（Ｙ方向）などに対する説明は、上述の通りであるため省略する。
【0080】
本実施形態においても、上述の変形形態を適用することができる。図２７ａ～図２９は、第１連結部４４１の変形形態を概略的に示す図面である。図２７ａ～図２９に示された第１連結部４４１の形態及び構造は、４箇所に配置される本実施形態の連結部に全て同様に適用することができる。図２７ａ～図２９を参照すると、本変形形態による積層セラミック電子部品４００の第１連結部４４１は、第１引き出し電極４４１ａと接して配置される第１補助電極４４１ｃを含むか、第１引き出し電極４４１ａと連結される第１端子電極４５１ａを含むことができ、または第１補助電極４４１ｃと第１端子電極４５１ａとを共に含むことができる。
【0081】
また、上記積層セラミック電子部品４００は、第１引き出し電極４４１ａ及び第２引き出し電極４４２ａの少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極４４１ａ及び第１セラミック層４４１ｂを覆うように配置される第１接続電極４５１ｄ及び上記第２引き出し電極４４２ａ及び第２セラミック層４４２ｂを覆うように配置される第２接続電極４５２ｄを含むことができる。
【0082】
また、本発明による積層セラミック電子部品４００は、各引き出し電極上に配置されるめっき層をそれぞれ含むことができる。上記引き出し電極、セラミック層、補助電極、端子電極、めっき層及び接続電極などに対する説明は、上述の通りであるため省略する。
【0083】
本発明のさらに他の実施形態によると、本発明による積層セラミック電子部品５００は、第１内部電極５２１及び第２内部電極５２２が第２方向（Ｙ方向）に積層されていてもよい。図３０～図３７は、本実施形態による積層セラミック電子部品５００を示す図面である。図３０～図３７を参照すると、本例の積層セラミック電子部品５００の積層体５２０の第３方向（Ｚ方向）の両面に第１マージン部５３１及び第２マージン部５３２がそれぞれ配置されてもよく、上記積層体５２０は誘電体層、第１及び第２内部電極５２１、５２２が第２方向（Ｙ方向）に順次積層されていてもよい。上記セラミック本体５１０の第１方向（Ｘ方向）の両面に第１連結部５４１及び第２連結部５４２がそれぞれ配置されてもよい。上記第１連結部５４１は、第１引き出し電極５４１ａ及び第１セラミック層５４１ｂを含むことができ、第２連結部５４２は、第２引き出し電極５４２ａ及び第２セラミック層５４２ｂを含むことができる。このとき、上記第１引き出し電極５４１ａ及び第２引き出し電極５４２ａを第３方向（Ｚ方向）のいずれか一面に引き出すことができる。
【0084】
本実施形態において、積層セラミック電子部品５００の第１引き出し電極５４１ａ及び／または第２引き出し電極５４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１０）は、上記セラミック本体５１０の第２方向（Ｙ方向）の幅の最大値（Ｗ９）より小さくてもよい。
【0085】
一例において、本発明による第１引き出し電極５４１ａ及び／または第２引き出し電極５４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１０）は、上記セラミック本体５１０の第３方向（Ｚ方向）の高さの最大値（Ｈ９）より小さくてもよい。第１引き出し電極５４１ａ及び／または第２引き出し電極５４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１０）が、上記セラミック本体５１０の第３方向（Ｚ方向）の高さの最大値（Ｈ９）より小さい場合、本発明による積層セラミック電子部品５００の第３方向（Ｚ方向）の一面にのみ第１引き出し電極５４１ａ及び／または第２引き出し電極５４２ａが露出するようにすることで、水分浸透の可能性を減らすことができる。
【0086】
上記第１引き出し電極５４１ａ及び／または第２引き出し電極５４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１０）、セラミック本体５１０の第２方向（Ｙ方向）の幅の最大値（Ｗ９）、第１引き出し電極５４１ａ及び第２引き出し電極５４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１０）、セラミック本体５１０の第３方向（Ｚ方向）の高さの最大値（Ｈ９）、第１セラミック層５４１ｂ及び第２セラミック層５４２ｂの第３方向の高さ（Ｚ方向）、第２方向の幅（Ｙ方向）などに対する説明は、上述の通りであるため省略する。
【0087】
上記実施形態の場合にも上述の変形形態を適用することができる。本実施形態についても、上述の変形形態を適用することができる。図３５ａ～図３７は、第１連結部５４１の変形形態を概略的に示す図面である。図３５ａ～図３７に示された第１連結部５４１の形態及び構造は、第２連結部５４２にも同様に適用することができる。図３５ａ～図３７を参照すると、本変形形態による積層セラミック電子部品５００の第１連結部５４１は、第１引き出し電極５４１ａと接して配置される第１補助電極５４１ｃを含むか、第１引き出し電極５４１ａと連結される第１端子電極５５１ａを含むことができ、または第１補助電極５４１ｃと第１端子電極５５１ａとを共に含むことができる。
【0088】
また、上記積層セラミック電子部品５００は、第１引き出し電極５４１ａ及び第２引き出し電極５４２ａの少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極５４１ａ及び第１セラミック層５４１ｂを覆うように配置される第１接続電極５４１ｄ及び上記第２引き出し電極５４２ａ及び第２セラミック層５４２ｂを覆うように配置される第２接続電極５４２ｄを含むことができる。
【0089】
また、本発明による積層セラミック電子部品５００は、各引き出し電極上に配置されるめっき層をそれぞれ含むことができる。上記引き出し電極、セラミック層、補助電極、端子電極、めっき層及び接続電極などに対する説明は、上述の通りであるため省略する。
【0090】
本例の他の変形形態において、本発明の積層セラミック電子部品６００の第１引き出し電極６４１ａ及び第２引き出し電極６４２ａは、セラミック本体６１０の第３方向（Ｚ方向）の両面に引き出されてもよい。図３８～図４３は、本例による積層セラミック電子部品６００を概略的に示す図面である。図３８～図４３を参照すると、本実施形態による積層セラミック電子部品６００は、第３方向（Ｚ方向）の両面に第１マージン部６３１及び第２マージン部６３２がそれぞれ配置された積層体６２０の第１方向（Ｘ方向）の両面に第１連結部６４１及び第２連結部６４２が配置される。ここで、第１連結部６４１は、第１引き出し電極６４１ａ及び第１セラミック層６４１ｂを含み、第２連結部６４２は、第２引き出し電極６４２ａ及び第２セラミック層６４２ｂを含み、上記第１引き出し電極６４１ａ及び第２引き出し電極６４２ａは、第３方向（Ｚ方向）の両面にそれぞれ引き出されてもよい。
【0091】
本例において、積層セラミック電子部品６００の第１引き出し電極６４１ａ及び／または第２引き出し電極６４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１２）は、上記セラミック本体６１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１１）より小さくてもよい。
【0092】
一例において、本発明による積層セラミック電子部品６００の第１引き出し電極６４１ａ及び第２引き出し電極６４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１２）は、セラミック本体６１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１１）と同一であってもよい。本明細書において、ある長さ、幅、及び／または高さが同一であるとは、誤差範囲を含むことを前提とする。ここで、誤差範囲は±３ｍｍ以下、±２ｍｍ以下または±１ｍｍ以下を意味することができるが、これらに制限されるものではない。上記第１引き出し電極６４１ａ及び／または第２引き出し電極６４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１２）、セラミック本体６１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１１）、第１引き出し電極６４１ａ及び第２引き出し電極６４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１２）、セラミック本体６１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１１）、第１セラミック層６４１ｂ及び第２セラミック層６４２ｂの第３方向の高さ（Ｚ方向）及び第２方向の幅（Ｙ方向）などに対する説明は、上述の通りであるため省略する。
【0093】
本実施形態についても、上述した変形形態を適用することができる。図４１ａ～図４３は、第１連結部６４１の変形形態を概略的に示す図面である。図４１ａ～図４３に示された第１連結部６４１の形態及び構造は、４個所に配置されている本実施形態の連結部に全て同様に適用することができる。図４１ａ～図４３を参照すると、本変形形態による積層セラミック電子部品６００の第１連結部６４１は、第１引き出し電極６４１ａと接して配置される第１補助電極６４１ｃを含むか、第１引き出し電極６４１ａと連結される第１端子電極６５１ａを含むことができ、または第１補助電極６４１ｃと第１端子電極６５１ａとを共に含むことができる。
【0094】
また、上記積層セラミック電子部品６００は、第１引き出し電極６４１ａ及び第２引き出し電極６４２ａの少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極６４１ａ及び第１セラミック層６４１ｂを覆うように配置される第１接続電極６４１ｄ及び上記第２引き出し電極６４２ａ及び第２セラミック層６４２ｂを覆うように配置される第２接続電極６４２ｄを含むことができる。また、本発明による積層セラミック電子部品６００は、各引き出し電極上に配置されるめっき層６５１、６５２、６５１ｂ、６５２ｂをそれぞれ含むことができる。上記引き出し電極、セラミック層、補助電極、端子電極、めっき層及び接続電極等に対する説明は、上述の通りであるため省略する。
【0095】
一例において、本発明による積層セラミック電子部品６００は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅より長くてもよい。図３０～図４３は、本例の構造を基準にして図示された積層セラミック電子部品６００である。上記例の構造は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅よりも長い構造であって、第１方向（Ｘ方向）の両先端部に外部と接続する電極が配置される構造であり、いわゆるＭＬＣＣ構造に該当する。
【0096】
本発明の他の例において、本発明による積層セラミック電子部品７００は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅より短くてもよい。図４４～図５７は、本例による積層セラミック電子部品７００を示す図面である。図４３～図５７を参照すると、本例の積層セラミック電子部品７００は、第１方向（Ｘ方向）の長さが第２方向（Ｙ方向）の幅より短い構造を有することができ、第１連結部７４１は、第１引き出し電極７４１ａと接して配置される第１補助電極７４１ｃを含み、第２連結部７４２は、第２引き出し電極７４２ａと接して配置される第２補助電極７４２ｃを含むことができる。このような形態は、外部と接続する電極間の距離が相対的に短い構造であり、いわゆるＬＩＣＣ構造に該当する。
【0097】
本例において、積層セラミック電子部品７００の第１引き出し電極７４１ａ及び／または第２引き出し電極７４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１４）は、上記セラミック本体７１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１３）より小さくてもよい。
【0098】
一例において、本発明による第１引き出し電極７４１ａ及び／または第２引き出し電極７４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１４）は、上記セラミック本体７１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１３）より小さくてもよい。第１引き出し電極７４１ａ及び／または第２引き出し電極７４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１４）が、上記セラミック本体７１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１３）より小さい場合には、本発明による積層セラミック電子部品７００の第３方向（Ｚ方向）の一面にのみ第１引き出し電極７４１ａ及び／または第２引き出し電極７４２ａが露出するようにすることで、水分浸透の可能性を減らすことができる。
【0099】
上記第１引き出し電極７４１ａ及び／または第２引き出し電極７４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１４）、セラミック本体７１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１３）、第１引き出し電極７４１ａ及び第２引き出し電極７４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１４）、セラミック本体７１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１３）、第１セラミック層７４１ｂ及び第２セラミック層７４２ｂの第３方向の高さ（Ｚ方向）、第２方向の幅（Ｙ方向）などに対する説明は、上述の通りであるため省略する。
【0100】
上記例において、本発明の積層セラミック電子部品７００は、第１引き出し電極７４１ａと連結される第１端子電極７５１ａを含み、第２引き出し電極７４２ａと連結される第２端子電極７５２ａを含むことができる。
【0101】
上記例の変形形態によると、本発明の積層セラミック電子部品７００の第１連結部７４１は、第１引き出し電極７４１ａと接して配置される第１補助電極７４１ｃを含み、第２連結部７４２は、第２引き出し電極７４２ａと接して配置される第２補助電極７４２ｃを含み、上記第１引き出し電極７４１ａと連結される第１端子電極７５１ａを含み、上記第２引き出し電極７４２ａと連結される第２端子電極７５２ａを含むことができる。このとき、上記第１端子電極７５１ａ及び第２端子電極７５２ａは、上記第１引き出し電極７４１ａと上記第２引き出し電極７４２ａが引き出される面上に、互いに離隔して配置されてもよい。
【0102】
上記例の他の変形形態において、本発明の積層セラミック電子部品７００は、第１引き出し電極７４１ａ及び第２引き出し電極７４２ａの少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極７４１ａ及び第１セラミック層７４１ｂを覆うように配置される第１端子電極７５１ａ及び上記第２引き出し電極７４２ａ及び第２セラミック層７４２ｂを覆うように配置される第２端子電極７５２ａを含むことができる。
【0103】
また、本発明による積層セラミック電子部品７００は、各引き出し電極上に配置されるめっき層をそれぞれ含むことができる。上記引き出し電極、セラミック層、補助電極、端子電極及びめっき層などに対する説明は、上述の通りであるため省略する。
【0104】
本例の他の変形形態において、本発明の積層セラミック電子部品８００の第１引き出し電極８４１ａ及び第２引き出し電極８４２ａは、セラミック本体８１０の第３方向（Ｚ方向）の両面に引き出されてもよい。図５２～図５７は、本例による積層セラミック電子部品８００を概略的に示す図面である。図５２～図５７を参照すると、本実施形態による積層セラミック電子部品８００は、第３方向（Ｚ方向）の両面に第１マージン部８３１及び第２マージン部８３２がそれぞれ配置されたセラミック本体８１０の第１方向（Ｘ方向）の両面に第１連結部８４１及び第２連結部８４２が配置される。ここで、第１連結部８４１は、第１引き出し電極８４１ａ及び第１セラミック層８４１ｂを含み、第２連結部８４２は、第２引き出し電極８４２ａ及び第２セラミック層８４２ｂを含み、上記第１引き出し電極８４１ａ及び第２引き出し電極８４２ａは、第３方向（Ｚ方向）の両面にそれぞれ引き出されてもよい。
【0105】
本例において、積層セラミック電子部品８００の第１引き出し電極８４１ａ及び／または第２引き出し電極８４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１６）は、上記セラミック本体８１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１５）より小さくてもよい。
【0106】
一例において、本発明による積層セラミック電子部品８００の第１引き出し電極８４１ａ及び第２引き出し電極８４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１６）は、セラミック本体８１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１５）と同一であってもよい。本明細書において、ある長さ、幅、及び／または高さが同一であるとは、誤差範囲を含むことを前提とする。ここで、誤差範囲は±３ｍｍ以下、±２ｍｍ以下または±１ｍｍ以下を意味することができるが、これらに制限されるものではない。上記第１引き出し電極８４１ａ及び／または第２引き出し電極８４２ａの第２方向（Ｙ方向）の幅の最大値（Ｗ１６）、セラミック本体８１０の第２方向（Ｙ方向）の幅の最大値（Ｗ１５）、第１引き出し電極８４１ａ及び第２引き出し電極８４２ａの第３方向（Ｚ方向）の高さの最大値（Ｈ１６）、セラミック本体８１０の第３方向（Ｚ方向）の高さの最大値（Ｈ１５）、第１セラミック層８４１ｂ及び第２セラミック層８４２ｂの第３方向の高さ（Ｚ方向）及び第２方向の幅（Ｙ方向）などの説明は、上述の通りであるため省略する。
【0107】
本実施形態についても、上述した変形形態を適用することができる。図５５ａ～図５７は、第１連結部８４１の変形形態を概略的に示す図面である。図５５ａ～図５７に示された第１連結部８４１の形態及び構造は、４個所に配置される本実施形態の連結部に全て同様に適用することができる。図５５ａ～図５７を参照すると、本変形形態による積層セラミック電子部品８００の第１連結部８４１は、第１引き出し電極８４１ａと接して配置される第１補助電極を含むか、第１引き出し電極８４１ａと連結される第１端子電極を含むことができ、または第１補助電極と第１端子電極とを共に含むことができる。
【0108】
また、上記積層セラミック電子部品８００は、第１引き出し電極８４１ａ及び第２引き出し電極８４２ａの少なくとも一部が第１方向（Ｘ方向）に露出し、上記第１引き出し電極８４１ａ及び第１セラミック層を覆うように配置される第１端子電極及び上記第２引き出し電極８４２ａ及び第２セラミック層を覆うように配置される第２端子電極を含むことができる。また、本発明による積層セラミック電子部品８００は、各引き出し電極上に配置されるめっき層をそれぞれ含むことができる。上記引き出し電極、セラミック層、補助電極、端子電極及びめっき層などに対する説明は、上述の通りであるため省略する。
【0109】
図５８は、本発明による積層セラミック電子部品と、従来のＭＬＣＣ構造の部品の耐湿性をテストした結果である。上記耐湿性は、温度８５℃、相対湿度８５％の環境下で３００分以上が経過した後、測定した重量変化率を吸湿率として評価した。比較例は、セラミック本体の長さ方向の面に外部電極が形成された三星電機の１００５サイズの量産チップを使用し（温度特性Ｘ７Ｒ及び容量２２０．０ｎＦ）、実施形態は、上記１００５サイズのチップのセラミック本体上に外部電極を形成せずに、第１連結部及び第２連結部を形成し、これを１回焼結して製造したプロトタイプチップを使用した。
【0110】
図５８を参照すると、比較例の部品の場合、吸湿率が０．０１３ｗｔ％で表したが、本発明による積層セラミック電子部品の場合、吸湿率が０．００４ｗｔ％と、１／３以下に減少することが確認できる。これにより、本発明による積層セラミック電子部品の耐湿性が大幅に向上したことが確認できる。
【符号の説明】
【0111】
１００：積層セラミック電子部品（１００）
１１０：セラミック本体（１１０）
１１１：誘電体層
１２１、１２２：第１及び第２内部電極
１３１：第１マージン部
１３２：第２マージン部
１４１、１４２：第１及び第２連結部
１１０：セラミック本体（１１０）
１１１：誘電体層
１２１、１２２：第１及び第２内部電極
１３１：第１マージン部
１３２：第２マージン部
１４１、１４２：第１及び第２連結部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7a】
【図7b】
【図8a】
【図8b】
【図9】
【図10】
【図11】
【図12】
【図13a】
【図13b】
【図14a】
【図14b】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21a】
【図21b】
【図22a】
【図22b】
【図23】
【図24】
【図25】
【図26】
【図27a】
【図27b】
【図28a】
【図28b】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35a】
【図35b】
【図36a】
【図36b】
【図37】
【図38】
【図39】
【図40】
【図41a】
【図41b】
【図42a】
【図42b】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49a】
【図49b】
【図50a】
【図50b】
【図51】
【図52】
【図53】
【図54】
【図55a】
【図55b】
【図56a】
【図56b】
【図57】
【図58】
