▶ ドース スマート イメージング コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022062089
(43)【公開日】2022-04-19
(54)【発明の名称】デジタル撮像システムにおける放射線検出のための装置
(51)【国際特許分類】
H01L 31/10 20060101AFI20220412BHJP
H01L 31/108 20060101ALI20220412BHJP
H01L 31/08 20060101ALI20220412BHJP
H01L 27/146 20060101ALI20220412BHJP
H01L 27/30 20060101ALI20220412BHJP
H01L 29/786 20060101ALI20220412BHJP
H01L 29/41 20060101ALI20220412BHJP
H01L 29/47 20060101ALI20220412BHJP
H01L 29/423 20060101ALI20220412BHJP
G01T 1/24 20060101ALI20220412BHJP
G01T 1/20 20060101ALI20220412BHJP
【ＦＩ】
H01L31/10 H
H01L31/10 C
H01L31/00 A
H01L27/146 C
H01L27/30
H01L29/78 613Z
H01L29/44 L
H01L29/44 Z
H01L29/48 D
H01L29/48 M
H01L29/58 G
G01T1/24
G01T1/20 E
G01T1/20 G
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022007591
(22)【出願日】2022-01-21
(62)【分割の表示】P 2018521453の分割
【原出願日】2016-07-14
(31)【優先権主張番号】62/192,110
(32)【優先日】2015-07-14
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】518015262
【氏名又は名称】ドース スマート イメージング コーポレーション
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】カリム、カリム エス．
(72)【発明者】
【氏名】ガンバーザデー、シナ
(57)【要約】 （修正有）
【課題】デジタル撮像システムにおける放射線検出のための装置およびシステムを提供する。
【解決手段】検出器素子は、半導体層の両側に位置する第１および第２の電極４２，４８を含む。第１および第２の電極は、半導体層に垂直な面内で互い違いに配置されている。
【選択図】図４ａ
【解決手段】検出器素子は、半導体層の両側に位置する第１および第２の電極４２，４８を含む。第１および第２の電極は、半導体層に垂直な面内で互い違いに配置されている。
【選択図】図４ａ
【特許請求の範囲】
【請求項1】
デジタル撮像システム用の検出器素子であって、
光子を吸収するための半導体層と、
前記半導体層の第１の側に位置する第１の電極と、
前記半導体層の第２の側に位置する第２の電極であって、前記第１の側と前記第２の側は前記半導体層の両側である、第２の電極と、を備え、
前記第１の電極と前記第２の電極は、前記半導体層に垂直な面内で互い違いに配置されている検出器素子。
光子を吸収するための半導体層と、
前記半導体層の第１の側に位置する第１の電極と、
前記半導体層の第２の側に位置する第２の電極であって、前記第１の側と前記第２の側は前記半導体層の両側である、第２の電極と、を備え、
前記第１の電極と前記第２の電極は、前記半導体層に垂直な面内で互い違いに配置されている検出器素子。
【請求項2】
前記第１の電極と前記第２の電極は互いに重なり合わない、請求項１に記載の検出器素子。
【請求項3】
前記第１の電極と前記半導体層との間のブロッキング層をさらに含む、請求項１に記載の検出器素子。
【請求項4】
前記第２の電極と前記半導体層との間のブロッキング層をさらに含む、請求項３に記載の検出器素子。
【請求項5】
前記ブロッキング層は、絶縁層、オーミック層、または、ショットキー層のうちの少なくとも１つを備える、請求項３に記載の検出器素子。
【請求項6】
前記絶縁層は、アモルファス窒化シリコン、アモルファスシリコン酸化物、アモルファスシリコン酸窒化物、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、ポリ（Ｎ－ビニルカルバゾール）（ＰＶＫ）、パリレン、アクリル、および、ポリスチレンのうちの少なくとも１つである、請求項５に記載の検出器素子。
【請求項7】
前記第１の電極または前記第２の電極の少なくとも一方の側に位置する反射防止層をさらに含む、請求項１に記載の検出器素子。
【請求項8】
前記反射防止層は、アモルファス窒化シリコン、アモルファスシリコン酸化物、アモルファスシリコン酸窒化物、または、有機材料のうちの少なくとも１つである、請求項７に記載の検出器素子。
【請求項9】
前記ブロッキング層は反射防止層としても機能する、請求項３に記載の検出器素子。
【請求項10】
前記電極は、不透明または透明導電性材料の少なくとも１つである、請求項１に記載の検出器素子。
【請求項11】
前記検出器素子は読み出し回路素子に結合されている、請求項１に記載の検出器素子。
【請求項12】
前記読み出し回路素子は、トランジスタスイッチ回路、アクティブピクセルセンサ回路、または、フォトンカウンティングピクセル回路の少なくとも１つを備える、請求項１１に記載の検出器素子。
【請求項13】
前記検出器素子は表示画素と一体化されている、請求項１１に記載の検出器素子。
【請求項14】
基板上に第１の電極を堆積し、
前記第１の電極の上に半導体層を堆積し、
前記半導体層上に第２の電極を堆積することを備え、
前記第１の電極と前記第２の電極は、前記半導体層の両側にあり、
前記第１の電極と前記第２の電極は、前記半導体層に垂直な面内で互い違いに配置されている検出器素子の製造方法。
前記第１の電極の上に半導体層を堆積し、
前記半導体層上に第２の電極を堆積することを備え、
前記第１の電極と前記第２の電極は、前記半導体層の両側にあり、
前記第１の電極と前記第２の電極は、前記半導体層に垂直な面内で互い違いに配置されている検出器素子の製造方法。
【請求項15】
前記第１の電極と前記第２の電極は互いに重なり合わない、請求項１４に記載の方法。
【請求項16】
前記半導体層を堆積する前に、前記第１の電極上にブロッキング層を堆積することをさらに備える、請求項１４に記載の方法。
【請求項17】
前記第２の電極を堆積する前に、前記半導体層上にブロッキング層を堆積することをさらに備える、請求項１６に記載の方法。
【請求項18】
前記ブロッキング層は、絶縁層、オーミック層、または、ショットキー層のうちの少なくとも１つである、請求項１５に記載の方法。
【請求項19】
前記第１の電極または前記第２の電極のいずれかの上に反射防止層を堆積することをさらに備える、請求項１７に記載の方法。
【請求項20】
前記反射防止層は、アモルファス窒化シリコン、アモルファスシリコン酸化物、アモルファスシリコン酸窒化物、または、有機材料のうちの少なくとも１つである、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願の相互参照］
本出願は、２０１５年７月１４日に出願された米国特許出願６２／１９２，１１０号の利益を主張し、その内容が参照により組み込まれる。
［開示の分野］
本開示は、一般的に、デジタル撮像システムに関し、より詳細には、デジタル撮像システムにおける放射線検出のための装置に関する。
本出願は、２０１５年７月１４日に出願された米国特許出願６２／１９２，１１０号の利益を主張し、その内容が参照により組み込まれる。
［開示の分野］
本開示は、一般的に、デジタル撮像システムに関し、より詳細には、デジタル撮像システムにおける放射線検出のための装置に関する。
【背景技術】
【0002】
従来、Ｘ線診断プロセスは、ハロゲン化銀フィルム上にＸ線画像パターンを記録する。これらのシステムは、最初の一様な入射Ｘ線放射のパターンを被検体を通して導き、Ｘ線放射増感スクリーンで変調されたＸ線放射パターンを遮断し、増感されたパターンをハロゲン化銀フィルムに記録し、潜像パターンを放射線写真と呼ばれる永久可視像に化学的に変換する。
【0003】
放射線感光材料の層を使用して、電荷の変調されたパターンとして放射線画像を直接的に取り込むことによって、放射線写真が生成される。入射Ｘ線放射の強度に依存して、ピクセル領域内のＸ線放射によって電気的または光学的に生成された電荷は、規則的に配列された個別の固体放射線センサのアレイを使用して量子化される。
【0004】
近年、大面積ディスプレイに用いられるアクティブマトリクス技術を用いて、デジタル放射線のための大面積のフラットパネルのデジタルＸ線イメージャが急速に開発されている。アクティブマトリクスは、大面積に適合した半導体材料で作られた薄膜トランジスタ（ＴＦＴ）の２次元アレイ（そのうちの各素子は画素と呼ばれる）を含む。フラットパネルＸ線検出器を直接的または間接的に製造する２つの一般的なアプローチがある。直接法は、主としてアクティブマトリクスに直接結合された電荷変換層へのＸ線として厚い光導電フィルム（例えばアモルファスセレン）を使用する。間接法では、蛍光体スクリーンまたはシンチレータ（例えば、ＣｓＩ、ＧｄＯＳなど）を使用してＸ線を光子に変換し、次に、それは、アクティブマトリクスアレイ上のＴＦＴで製造された追加のピクセルレベル光センサを用いて電荷に変換される。
【0005】
垂直フォトダイオードを製造する際の重要な課題は、光学的クロストークを防止するために、ＴＦＴ製造プロセス、具体的には、厚いアモルファスシリコン層、特殊なｐドープコンタクト層および複雑な反応性イオンエッチング（ＲＩＥ）側壁エッチングプロセスに必要な変更である。これらの課題は、製造歩留まりを低下させ、製造コストを上昇させる。横型ＭＳＭフォトコンダクタを製造する際の重要な課題は、より高い電界での高い暗電流および不均一電界による光応答不均一性を含む。加えて、横型ＭＳＭフォトコンダクタは、空間効率が悪く、有効な量子効率（ＥＱＥ）が低くなる。これらの問題のそれぞれは、イメージャの性能を低下させ、このことが、現在、大面積のデジタルＸ線イメージング用にＭＳＭデバイスが業界で使用されていない主な理由である。
【発明の概要】
【0006】
本開示は、デジタル撮像システムにおける放射線検出のための装置およびシステムを提供する。この装置は、光導電性素子（photoconductive element）として理解できる。
【0007】
一実施形態では、光導電性素子は、横型金属－絶縁体－半導体－絶縁体－金属（ＭＩＳＩＭ）検出器素子を含む。絶縁体は、ブロッキング層としても理解されうる。ＭＩＳＩＭ検出器素子は、例えば、検出器素子と読み出し回路素子との間に位置する誘電体層内のビアを介して読み出し回路素子に結合されうる。
【0008】
一実施形態では、装置は、入射光子を吸収するための半導体層と、半導体層に結合された、半導体層の両側に位置する２つの電極とを含む。２つの電極は、好ましくは、互い違いに配置されている。実際の実装では、少なくとも１つの電極は、絶縁体またはブロッキング層を用いて半導体層から電気的に絶縁されている。通常、高いバイアス電圧を受けている絶縁されたコンタクトまたは電極は、高い電界の条件でも低い暗電流を維持する。高電界を印加することは、ＭＩＳＩＭ検出器素子のような装置が、従来の金属－半導体－金属（ＭＳＭ）光導電素子の設計よりも高速で動作すること、および、半導体層へ入射する光子により生成される電子正孔対の収集効率（および、したがってＥＱＥ）を増加させることも可能にする。本開示の構造は、従来のフォトダイオードの構造と比較して、よりシンプルで、且つ、対応して製造がより安価である。さらに、従来のＭＳＭ光導電素子と異なり、読み出し回路素子がＭＩＳＩＭ検出器素子の下に埋め込まれることができ、光吸収用のより広い面積を得ることができるため、本開示の構造は、より高い性能を得る。また、ＴＦＴ電子部品から離れて高電圧の電極を配置することは、信頼性を改善する。さらに、光導電素子の全体が大面積のＴＦＴディスプレイ製造プロセスで実現でき、それは、ＰＩＮフォトダイオード用の特別なプロセスよりも、より信頼性が高く利用が容易である。本開示の態様のこれらおよび他の利点は、以下の詳細な説明と添付の図面とともに理解されるであろう。
【0009】
したがって、デジタル撮像システムにおける放射線検出のための新規な装置が提供される。
【図面の簡単な説明】
【0010】
本開示の実施形態を、添付の図面を参照して、単なる例として以下に説明する。
【図1】本開示による放射線撮像環境の概略図を示す。
【図2】本開示による２次元アクティブマトリクス・イメージングアレイ構造を示す。
【図3】本開示による画素回路アーキテクチャを示す。
【図4a】金属－絶縁体－半導体－絶縁体－金属（ＭＩＳＩＭ）検出器素子の異なる実施形態の断面を示す。
【図4b】金属－絶縁体－半導体－絶縁体－金属（ＭＩＳＩＭ）検出器素子の異なる実施形態の断面を示す。
【図4c】金属－絶縁体－半導体－絶縁体－金属（ＭＩＳＩＭ）検出器素子の異なる実施形態の断面を示す。
【図4d】金属－絶縁体－半導体－絶縁体－金属（ＭＩＳＩＭ）検出器素子の異なる実施形態の断面を示す。
【図4e】金属－絶縁体－半導体－絶縁体－金属（ＭＩＳＩＭ）検出器素子の異なる実施形態の断面を示す。
【図5】本開示によるボトムゲート及びトップゲート薄膜トランジスタ（ＴＦＴ）構成の断面を示す。
【図6a】本開示による読み出し回路素子の上面、底面および側面上に配置された（同一平面（コプレーナ）構成）ＭＩＳＩＭ検出器素子を使用する光導電性素子の実装の異なる断面を示す
【図6b】本開示による読み出し回路素子の上面、底面および側面上に配置された（同一平面構成）ＭＩＳＩＭ検出器素子を使用する光導電性素子の実装の異なる断面を示す
【図6c】本開示による読み出し回路素子の上面、底面および側面上に配置された（同一平面構成）ＭＩＳＩＭ検出器素子を使用する光導電性素子の実装の異なる断面を示す
【図6d】本開示による読み出し回路素子の上面、底面および側面上に配置された（同一平面構成）ＭＩＳＩＭ検出器素子を使用する光導電性素子の実装の異なる断面を示す
【図6e】本開示による読み出し回路素子の上面、底面および側面上に配置された（同一平面構成）ＭＩＳＩＭ検出器素子を使用する光導電性素子の実装の異なる断面を示す
【図6f】本開示による読み出し回路素子の上面、底面および側面上に配置された（同一平面構成）ＭＩＳＩＭ検出器素子を使用する光導電性素子の実装の異なる断面を示す
【図6g】本開示による読み出し回路素子の上面、底面および側面上に配置された（同一平面構成）ＭＩＳＩＭ検出器素子を使用する光導電性素子の実装の異なる断面を示す
【発明を実施するための形態】
【0011】
本開示は、デジタル撮像システムにおける放射線検出のための装置に関する。この装置は、金属－絶縁体－半導体－絶縁体－金属（ＭＩＳＩＭ）検出器素子などの検出器素子を含む光導電性素子を含むことができる。一実施形態では、検出器素子は、ラジオグラフィーイメージングシステム用の読み出し回路素子と一体化される。
【0012】
好ましい実施形態では、装置は、半導体層の両側に位置する一対の電極を含み、一対の電極は互い違いに配置される。一実施形態では、一対の電極は、互いに対して水平に離間され、垂直平面内で互いに重なり合わない。別の実施形態では、一対の電極は、半導体層に垂直な平面内で互い違いに配置される。
【0013】
図１は、放射線撮像環境の概略図を示す。図示されているように、Ｘ線源１０は、ラジオグラフィー検出器システム（ＲＤＳ）１４による撮影のための対象物１２、例えば患者の手、に向かって送られるＸ線ビームすなわちＸ線１１を発生する。Ｘ線の結果はコンピュータ１６で見ることができる。間接イメージングシステムと見なすことができる本実施形態では、ラジオグラフィー検出器システム１４は、シンチレータ１５を含む。直接イメージングシステムでは、Ｘ線１１はラジオグラフィー検出器システム１４内に電荷を生成し、シンチレータ１５は不要である。
【0014】
いくつかのラジオグラフィー検出器システム１４では、入射Ｘ線ビーム１１をサンプリングしているＸ線源１０とラジオグラフィー検出器システム１４との間の正しいタイミングを得るために、同期ハードウェア１８が必要である。本開示では、ラジオグラフィー検出器システム１４は、対象物１２の画像化を達成するためのアクティブマトリクス技術に基づく大面積のフラットパネル検出器を含む。
【0015】
一般に、画像化される物体１２は、放射線源１０とラジオグラフィー検出器システム１４との間に配置される。対象物１２を通過するＸ線１１は、ラジオグラフィー検出器システム１４と相互作用する。間接イメージングでは、Ｘ線１１は、構造化セシウムヨウ化物（ＣｓＩ）、ガドリニウムオキシサルファイド（ＧＯＳ）またはタングステン酸カルシウム（ＣａＷＯ４）のような蛍光体スクリーンまたはシンチレータ１５を通過する際に光子を発生する。これらの間接的に生成された光子は、ラジオグラフィー検出器システム１４内で電荷をさらに生成する。
【0016】
図２は、ラジオグラフィー検出器システム１４の概略図である。ＲＤＳ１４は、入射Ｘ線によって直接的または間接的に生成された電荷が感知され蓄積される画素素子の２次元マトリックスを有するアクティブマトリックス画素アレイ２０を含む。各画素の蓄積された電荷にアクセスするために、ゲート線２１は、典型的には、行切替制御２２によって順次駆動され、１つの行の全ての画素に、それらの蓄積された電荷を、各アクティブマトリクス画素アレイ２０の列の端部にて電荷増幅器２４に結合されたデータ線２３に出力させる。電荷増幅器２４は、画素の電荷データをアナログデジタル変換器（Ａ／Ｄ）２６に送り、そこでアナログ信号がデジタル表現に変換される。次に、デジタル表現は、制御ロジック２９によって決定された時間でのコンピュータ１６への送信を待つメモリ２８に記憶される。電荷増幅器は、それらの増幅機能に加えて多重化機能も実行してもよい。
【0017】
図３は、図２に示されたアクティブマトリックス画素アレイ２０の１つの画素に関する画素レベル回路の一実施形態の概略図である。アクティブマトリクス画素アレイ２０は、通常、複数の画素を含む。各画素内には、入射光子を吸収して電荷を生成する２端子ＭＩＳＩＭ検出器素子３０がある。２端子の任意の（オプションの）キャパシタ３２は、変換された電荷を蓄積し、読み出し回路素子、通常は３電極薄膜トランジスタ（ＴＦＴ）スイッチ３４は、画素の電荷を転送する。ＭＩＳＩＭ検出器素子３０の一方の電極は、アクティブマトリックス画素アレイ２０内の他の画素と共有される高電位バイアス端子３３に接続され、キャパシタ３２の一方の電極は、アクティブマトリクス画素アレイ２０内の他の画素と共有される低電位接地端子３５に接続される。ＴＦＴスイッチ３４のドレイン電極は、ＭＩＳＩＭ検出器３０の第２の電極およびキャパシタ３２の第２の端子に接続される。ＴＦＴ３４のソース電極は、図２に示された複数のデータ線２３のうちの１つに結合された画素データ線３６に接続される。ＴＦＴ３４のゲート電極は、複数のゲート線２１のうちの１つに結合された画素ゲート線３８に接続される。
【0018】
図４ａを参照すると、スタガ構成（互い違いの構成）の電極を有するＭＩＳＩＭ検出器素子３０の第１の実施形態の概略図が示されている。検出器素子は、その上に第１のコンタクトまたは電極４２が堆積またはパターニングされた基板層４０を含む。第１のブロッキング層４６は、第１の電極４２を封入する基板層４０の上に堆積される。半導体または半導体層４４が、第１のブロッキング層４６の上に堆積され、次に第２のブロッキング層４７が半導体層４４の上に堆積される。理解されるように、第１および第２のブロッキング層４６および４７は、半導体層４４の互いに向かい合う表面上に配置されている。
【0019】
第２の電極４８は、第２のブロッキング層４７上に堆積されるか、または、パターニングされる。図４ａに示すように、第１および第２の電極は、半導体層４４の向かい合う側にあると理解できる。いくつかの実施形態では、反射防止層４９は任意であり、ＭＩＳＩＭ検出器素子３０の動作には必要ではない。しかし、間接変換イメージングにおいて、反射防止層４９は、光子が吸収される半導体層４４に衝突する光子の割合を増加させることによって、性能を向上させる。
【0020】
図４ａから分かるように、第１および第２の電極は、半導体層４４に垂直な平面内で互い違いに配置されている。換言すれば、図４ａの垂直な検出器に関して、第１の電極は、第２の電極から水平に分離され、垂直な面において第２の電極と重ならない。好ましい実施形態では、第１および第２の電極は互いに重ならない。ブロッキング層のいずれか１つは、ブロッキング層および反射防止層として２つの機能を果たすことができる。
【0021】
現在の実施形態では、第１または第２のコンタクトの１つは、第１もしくは第２のブロッキング層、または、その両方に結合される。より高い暗電流およびより低いＥＱＥが許容できるいくつかの実施形態では、第１のブロッキング層４６もしくは第２のブロッキング層４７またはその両方が、オーミックおよび／またはショットキーコンタクトで置き換えられてもよい。Ｘ線デジタルイメージングに加えて、ＭＩＳＩＭ検出器素子の他の用途には、バイオメトリック指紋イメージング、タッチディスプレイ、ジェスチャディスプレイが含まれうる。バイオメトリック指紋イメージングにおいて、ＭＩＳＩＭ検出器素子は、好ましくは、マルチスペクトルイメージングのために光の波長（optical wavelengths）および近赤外（６００－９００ｎｍ）に敏感である。この実施形態では、半導体層４４の厚さは、半導体層が光の波長と共に赤外線波長を吸収できるように選択される。あるいは、半導体層４４は、シリコンナノワイヤ、量子ドット、または、他の適切な無機もしくは有機半導体材料のような、赤外線に対する感度を強化した材料と置き換えることができる。タッチディスプレイまたはジェスチャディスプレイに関して、ＭＩＳＩＭ検出器素子は直接的な製造プロセスを有し、好ましい実施形態では大面積の薄膜エレクトロニクスプロセスに直接適合するので、ＭＩＳＩＭ検出器素子を薄膜ＬＣＤ、ＯＬＥＤおよびＬＥＤディスプレイに直接一体化することができ、高性能で費用対効果の高いディスプレイセンサ画素ユニットを得ることができる。
【0022】
図４ｂを参照すると、スタガ構成のＭＩＳＩＭ検出器素子３０の第２の実施形態の概略図が示されている。検出器素子３０は、その上に第１の電極４２が堆積またはパターニングされた基板層４０を含む。第１のブロッキング層４６は、第１の電極４２を封入する基板層４０の上に堆積される。半導体層４４が第１のブロッキング層４６の上に堆積され、次に第２のブロッキング層４７が半導体層４４の上に堆積される。理解されるように、第１および第２のブロッキング層４６および４７は、半導体層４４の互いに向かい合う表面上に配置されている。
【0023】
第２の電極４８は、反射防止層４９によって封入され得る第２のブロッキング層４７上に堆積されるか、または、パターン化される。本実施形態では、第１または第２の電極の一方は、第１または第２のブロッキング層のいずれかに結合される。いくつかの実施形態では、反射防止層４９は任意であり、ＭＩＳＩＭ検出器素子３０の動作には必要ではない。しかし、間接変換イメージングにおいて、反射防止層４９は、光子が吸収される半導体層４４に衝突する光子の割合を増加させることによって、性能を向上させる。
【0024】
図４ａの実施形態と同様に、電極は、水平面と垂直面の両方において互い違いになることが分かる。ここでもまた、より高い暗電流およびより低いＥＱＥが許容できるいくつかの実施形態では、ブロッキング層のいずれかまたはその両方が任意であってもよく、または、オーミックおよび／またはショットキーコンタクトで置き換えることができる。
【0025】
図４ｃを参照すると、スタガ構成のＭＩＳＩＭ検出器素子３０の第３の実施形態の概略図が示されている。検出器素子３０は、その上に反射防止層４９が堆積されうる基板層４０を含む。図４ｂに関して説明したように、反射防止層４９は任意の層である。反射防止層（または反射防止層がない場合は基板層）の上に、第１の電極４２が堆積またはパターニングされる。第１のブロッキング層４６は、第１の電極４２を封入する反射防止層４９または基板層４０の上に堆積される。半導体層４４が第１のブロッキング層４６の上に堆積され、次に第２のブロッキング層４７が半導体層４４の上に堆積される。理解できるように、第１および第２のブロッキング層４６および４７は、半導体層４４の互いに向かい合う表面上に配置されている。
【0026】
第２の電極４８は、第２のブロッキング層４７上に堆積されるか、または、パターニングされる。本実施形態では、第１または第２の電極の一方は、第１または第２のブロッキング層のいずれかに結合される。
【0027】
図４ａの実施形態と同様に、電極は、水平面と垂直面の両方において互い違いになることが分かる。ここでもまた、より高い暗電流およびより低いＥＱＥが許容できるいくつかの実施形態では、ブロッキング層のいずれかまたはその両方が任意であってもよく、または、オーミックおよび／またはショットキーコンタクトで置き換えることができる。
【0028】
図４ｄは、上部電極構成のＭＩＳＩＭ検出器素子３０の第４の実施形態の断面図を示す。この実施形態では、光学反射防止層４９が基板層４０の上に堆積される。次に、反射防止層４９の上に、または、反射防止層がない場合には基板層４０の上に、半導体層４４が堆積される。次に、ブロッキング層４６が半導体４４上に堆積される。次に、一対の電極４２および４８が、ブロッキング層４６上に堆積されるか、または、パターニングされる。一対の電極は、互いに水平に分離されていることが理解できる。
【0029】
図４ｅは、下部電極構成のＭＩＳＩＭ検出器３０の第５の実施形態の断面図を示す。この実施形態では、最初に、基板層４０の上に一対のパターニングされた電極４２および４８があり、ブロッキング層４６、半導体層４４および任意の反射防止層４９が続く。
【0030】
暗電流は、検出器のダイナミックレンジおよび画像品質を低下させ、且つ、バイアスコンタクト４８に印加される電界の関数であるため、従来のＭＳＭ検出器の重要な問題である。大きな電界は、半導体層４４上に衝突する光子から生成された電子キャリアの電荷分離のために必要である。暗電流を減少させながら光電流を高レベルに維持することができれば、あるいは代わりに、暗電流を増加させることなく、より高い電位をバイアスコンタクト４８に印加して電荷分離効率を高め、それに応じて光電流を増加させることができれば、より良いダイナミックレンジ、より高いコントラスト、より高い量子効率、および、より良いデジタル画像と同等なより大きい明暗電流比（photo-to-dark current ratio）が可能である。バイアス４８とセンス４２のコンタクトのためのオーミックとショットキーコンタクトのどちらも、感度の高い医療用ラジオグラフィーイメージング用途（約１０ｐＡ／ｍｍ２以下）に必要な暗電流密度を実現することができなかった。しかしながら、（例えば、バイオメトリック指紋スキャニングまたはタッチセンシングドメインにおける）あまり厳しくない用途では、オーミックおよびショットキーコンタクトで十分であり得る。
【0031】
本開示の一態様では、本開示は、同時に（１）半導体層上に衝突する光子が存在しない場合に暗電流を減少させ、且つ、（２）光子が半導体層上に衝突するときに高い光電流を可能にするブロッキング層と結合したスタガ型ＭＩＳＩＭコンタクト構造を使用する。絶縁コンタクトは、予想される遅い応答時間、および、信頼性の問題を引き起こす可能性のある絶縁層上の電荷蓄積の可能性のため、通常、実行可能であるとは考えられていなかった。
【0032】
これら２つの目的を達成するために、本開示では、半導体層との低いトラップ密度界面を提供するために、（例えば、広いバンドギャップを有する）バイアスおよびセンス電極からの半導体層への電荷キャリアの注入を防止または低減するために、且つ、半導体層４４の厚さ、印加された電気バイアスおよび材料特性の関数でもある半導体層４４の暗導電率および光導電率の両方を考慮に入れて、印加されたバイアスおよびブロッキング層４６の厚さが最適化されたとき、デバイス動作中に繰り返しソフト（可逆的）ブレークダウンで動作することができるような誘電強度を有するために、ブロッキング層４６および４７の材料は注意深く選択される。
【0033】
光子が半導体層４４に当たり、それにより半導体層４４の抵抗率を低下させると、ブロッキング層４６はソフト（すなわち可逆的）ブレークダウンモードで動作し、バイアス４８およびセンスコンタクト４２からブロッキング層４６を介する半導体層４４への垂直な導電経路を可能にする。ソフトブレークダウンで動作させることにより、ブロッキング層４６を介する導通が可能となり、このことは、バイアス４８およびセンス４２のコンタクトの注入電流を制限することによって低い暗電流を維持しながら、応答時間の課題を克服することができる。厚すぎるか、または、高い絶縁破壊強度を有するブロッキング層４６を使用すると、結果が悪くなる可能性があり、または代わりに、不適合なブロッキング層４６の材料の選択は、半導体層４４との貧弱な界面をもたらすことがありトラップおよび欠陥がＭＩＳＩＭ検出器３０の量子効率の低下を引き起こす。
【0034】
図４ａおよび図４ｂの実施形態では、センサバイアス４８のコンタクトに高電圧が印加される必要があるため、絶縁性のブロッキングコンタクトが使用されるとき、スタガ設計（互い違いの設計）が強化される。バイアス接点４８をＴＦＴからさらに離して（すなわち半導体層４４の上に、一方ＴＦＴおよびセンスコンタクト４２は半導体層４４の下側にある）配置することは、センサおよびＴＦＴの信頼性を向上させ、且つ、バイアスコンタクト４８に起因するセンサ信号を破壊する任意の過剰な漏れ電流を低減するのに役立つ。
【0035】
実験では、４５０ｎｍのアモルファスシリコン半導体層４４を使用すると、２００ｎｍのポリイミドブロッキング層４６で良好に機能することが判明した。ブロッキング層４７はまた、２００ｎｍのポリイミドブロッキング層であってもよい。この組み合わせは、緑色光に対して高いＥＱＥ（６５％以上）の界面をもたらす。あるいは、青色光に対して高い外部量子効率が要求される場合、同じアモルファスシリコンおよびポリイミド材料の組み合わせについて、半導体層４４の厚さを低減する必要があり得、このことはブロッキング層の厚さ４６の対応する再最適化を必要とする。半導体層４４が、アモルファスシリコンから、両者は異なる材料特性および吸収係数を有するＩＧＺＯ（Indium Gallium Zinc Oxide）またはポリシリコンのような金属酸化物に変更される場合、（界面目的のための）ブロッキング層材料、厚さおよび印加される最大バイアス電圧の選択は、製造前に計算によって再考または再最適化されうる。アモルファス窒化シリコンなどの任意の反射防止層が、入射光子の経路内の半導体層の上に直接使用される場合、ＥＱＥにおけるさらなる改善が可能である。
【0036】
さらに、ブロッキング層４６をパターニングし、両方のバイアス４８とセンス４２のコンタクトに絶縁コンタクトを使用するか、または、交互に１つのコンタクトに対して（例えば、使用されるバイアスに応じて、バイアスコンタクト４８またはセンス４２コンタクトのいずれかに対して）絶縁コンタクトを使用することが可能であることに留意されたい。
【0037】
（例えば、バイアス４８もしくはセンス４２コンタクトまたはブロッキング層４６の）パターニングプロセスも、パターニングプロセス中の空気および化学物質への暴露のために、半導体層４４の界面を潜在的に劣化させうる。典型的には、図４ａ～図４ｄに示すように、両方のバイアス４８とセンス４２コンタクトを横切るブロッキング層は、欠陥およびトラップの少ない半導体層４４との改善された界面、および、半導体層４４の封入を提供し、したがってより高い量子効率を維持する。別の実施形態では、慎重な半導体処理が行われる場合、バイアス４８またはセンス４２コンタクトのうちの１つだけが絶縁されるＭＩＳＩＭ検出器素子を使用することができる。
【0038】
さらに、上述のように、光子吸収および輸送が水平（横）方向に残るように、それらが水平距離だけ分離されている限り、半導体４４層の向かい合う側にそれぞれバイアス４８およびセンス４２コンタクトを配置することができる。さらに、透明材料を使用してバイアス４８およびセンス４２コンタクトが作られる場合、上部電極または下部電極構成の両方は、光子をいずれの方向からも等しく良好に検出することができる。透明材料は、アルミニウム、モリブデン、クロム、インジウムスズ酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、および、ポリ（３，４－エチレンジオキシチオフェン）ポリスチレンスルホネート（ＰＥＤＯＴ：ＰＳＳ）を含むが、これらに限定されない。
【0039】
図５ａは、基板５０（例えばガラスまたはプラスチック）がパターニングされたゲート電極５２を含み、続いてゲート絶縁体５４、半導体層５６、および、ソース５８とドレイン５９コンタクトを規定するパターニングされたコンタクト層を含むボトムゲートの逆スタガ型薄膜トランジスタ（ＴＦＴ）構造を示す。図５ｂは、逆の構成の層を有するトップゲートの逆スタガ型ＴＦＴ構造を示す。両方とも、ディスプレイ産業で今日使用されているアモルファスシリコンＴＦＴの実装である。当業者に理解されるように、ＣＭＯＳ（相補型金属－酸化膜－半導体）、ＩＧＺＯおよびポリシリコントランジスタについても同様の断面図を描くことができる。
【0040】
図６ａ～６ｇの少なくとも１つに示される光導電素子の実装は、図３に示す画素回路上にマッピングすることができ、そこで、トランジスタゲート電極６３が画素ゲート線３８に接続され、ソース電極６１が画素データ線３６（図３参照）に接続され、バイアス電極６７がバイアスノード３３に接続される。ＭＩＳＩＭ検出器素子は、前述したように、センス６６およびバイアス６７電極間に固有の内部容量を有するので、図３に示すキャパシタ３２は任意である。さらに、図６ａ～６ｇは、当業者には理解されるように、アクティブ画素センサまたはフォトンカウンティング回路などの他の画素読み出し回路にマッピングすることができる。
【0041】
ＴＦＴ読み出し回路素子をＭＩＳＩＭ検出器素子の下に配置することによるもう１つの課題は、図６ａ～６ｇの少なくとも１つの場合のように、特にボトムゲートＴＦＴ構成が採用される場合には、バイアス６７および／またはセンス６６電極の通常動作電圧がＴＦＴ動作に影響を及ぼす可能性がある、ということである。ここでは、（例えば、リーク電流を最小にするためにゲート電極６３に優先的に結合された）バックゲート７５が含まれ、ＴＦＴが上部の電極の１つによって不用意に導通しないようにする。トップゲートＴＦＴ構成が採用される場合、トップゲートが静電シールドとして作用し、且つ、バイアス６７またはセンス６６電極がＴＦＴを不用意にバイアスすることを防止するか、または、その可能性を低減するので、バックゲート７５の必要性を緩和することができる。
【0042】
図６ａ～６ｇのうちの少なくとも１つに示されているデバイス構造において、半導体層７０がシンチレーション層６８からの入射光に完全に露出されることによりシンチレータ層６８（シンチレータ１５に類似）がＭＩＳＩＭ検出器素子の上に堆積または配置され、入射光の吸収が高くなり、したがってより良いＥＱＥになる。シンチレーション層６８が底部に（すなわち、ガラス６０に隣接して）堆積または配置される場合、センスおよびバイアス電極が不透明であり、且つ、光がアモルファスシリコン７０の半導体層に到達することを阻止する場合には、ガラス６０の厚さおよびＥＱＥの損失による空間分解能の損失が生じる可能性がある。また、開示された光導電素子は、ＰＩＮフォトダイオードのようなｐ＋ドープ層を使用しないので、青色光の発光シンチレーション蛍光体が機能することができる。
【0043】
図６ａおよび６ｂに示されている実装は、下部電極の下にあるボトムゲートＴＦＴと、スタガ型電極のＭＩＳＩＭ検出器をそれぞれ使用する。図６ｃに示す実装は、トップゲートＴＦＴおよび下部電極ＭＩＳＩＭ検出器を同一平面構成で使用する。図６ｄおよび６ｅに示される実装は、下部電極の下にあるトップゲートＴＦＴおよびスタガ型電極のＭＩＳＩＭ検出器をそれぞれ使用する。図６ｆおよび６ｇは、読み出し回路素子をＭＩＳＩＭ検出器素子の上に製造する２つの可能な実装を示す。図６ｆは、上部電極ＭＩＳＩＭ検出器およびトップゲートＴＦＴを使用し、図６ｇは、上部電極ＭＩＳＩＭ検出器およびボトムゲートＴＦＴスイッチを使用する。同一平面または完全に重なり合った構成（ＴＦＴ上のＭＩＳＩＭ検出器またはＭＩＳＩＭ検出器上のＴＦＴ）の両方において、トップまたはボトムゲートＴＦＴスイッチと、トップまたはボトムまたはスタガ型ＭＩＳＩＭ検出器との組み合わせを使用する追加の実装が可能であることに留意されたい。さらに、透明センス６６およびバイアス６７電極を使用することにより、トップ、ボトムおよびスタガ型電極ＭＩＳＩＭ検出器を同等の性能で交換可能に使用することができる。
【0044】
図６ａは、アモルファスシリコンＭＩＳＩＭ検出器素子の下に物理的に埋め込まれた読み出し回路素子を使用して実装された光導電素子の断面を示す。ＭＩＳＩＭ検出器素子は、櫛形構成のセンス６６およびバイアス電極６７、センス６６またはバイアス６７電極の少なくとも１つを覆うポリイミドブロッキング層７１（または、代わりに、とりわけ、非限定的に、アモルファスシリコン窒化物、アモルファスシリコン酸化物、アモルファスシリコン酸窒化物、ベンゾシクロブテン（ＢＣＢ）、パリレン、ポリスチレン、または、ＰＴＣＢＩ、ＣｕＰｃのような任意のｎ／ｐ型有機／非有機ブロッキング層などの任意のワイドバンドギャップ有機／非有機絶縁体）、アモルファスシリコン（ａ－Ｓｉ：Ｈ）半導体層７０（または、代わりに、モリブデン硫化物、インジウムガリウム亜鉛酸化物、多結晶シリコン、アモルファスセレン、ヨウ化水銀、酸化鉛、微結晶シリコン、ナノ結晶シリコン、結晶シリコン、ペンタセン、ＰＴＣＢＩ、ＣｕＰｃ、低分子有機半導体、または、高分子有機半導体）、および、任意の反射防止コーティング層６９、例えばアモルファスシリコン窒化物（ａ－ＳｉＮｘ：Ｈ）を含む。
【0045】
図示した読み出し回路素子は、スイッチとして動作するボトムゲートアモルファスシリコンＴＦＴを用いている。ＴＦＴは、アモルファス窒化シリコン（ａ－ＳｉＮｘ：Ｈ）ゲート誘電体層７２、アモルファスシリコン（ａ－Ｓｉ：Ｈ）半導体層７３、ａ－ＳｉＮｘ：Ｈ７４パッシベーション層およびドープオーミックコンタクト層６２を含む。
【0046】
あるいは、読み出し回路素子は、様々なアクティブピクセルセンサまたはフォトンカウンティングピクセル読み出し回路を使用することができる。アクティブピクセル回路は、図３に示すＴＦＴスイッチ回路３４の代わりにオン・ピクセルプリアンプ回路を含む。
【0047】
ＭＩＳＩＭ検出器素子は、ＰＩＮフォトダイオード（例えば、１ｕｍ）とは対照的に、さらに離れて（例えば、５ｕｍ）配置されたセンス６６およびバイアス６７電極間に生じる固有容量のために、同等サイズのＰＩＮフォトダイオードよりも小さい固有容量を有する。特に、ＰＩＮフォトダイオード（典型的には、１００ミクロン画素について約１ｐＦ）と比較してより小さいＭＩＳＩＭ検出器素子の容量（ここでは、１００ミクロンピクセルに関して約０．２ｐＦ）は、信号対雑音比（ＳＮＲ）に関して優れたアクティブピクセルセンサ読み出し素子とＭＩＳＩＭ検出器素子との組み合わせを作る。ＳＮＲ改善は、ＭＩＳＩＭ検出器素子の入力電荷対電圧利得が、ＭＩＳＩＭ検出器素子の比例して低い容量のためにＰＩＮダイオードが使用される場合より比例して高いために生じる。
【0048】
読み出し回路素子をＭＩＳＩＭ検出器素子の下に埋め込むことは、光吸収領域を増加または最大化する利点も有する。アクティブピクセルセンサ回路は、通常、１つのＴＦＴだけを必要とするスイッチ３４とは対照的に、読み出し回路素子内に２つ以上のトランジスタを使用するので、これはより重要になる。したがって、読み出し回路素子をＭＩＳＩＭ検出器素子の下に埋め込むことは、性能およびＥＱＥを最大にするために有益である。
【0049】
ＴＦＴドレイン電極７６は、レベル間誘電体（interlevel dielectric）６５内のビア６４によって、センス電極６６の１つに接続され、そこで誘電体６５はＭＩＳＩＭ検出器素子と読み出し回路素子とを物理的に分離する。誘電体は、アモルファス窒化シリコン、アモルファスシリコン酸化物、アモルファスシリコンオキシナイトライド、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、パリレン、アクリルおよびポリスチレンまたは他の一般的な無機または有機誘電体を含む様々な材料から選択することができる。
【0050】
特に、ＭＩＳＩＭ検出器素子を使用することは、絶縁性の接点のために潜在的に高電圧を必要とするため、誘電体６５の選択は重要である。バイアス６７またはセンス６６電極の高電圧は、ＴＦＴ電極（例えば、バックゲート７５、ソース６１またはドレイン７６）間に高い垂直電界を生じさせ、誘電体６５の局所的なブレークダウンに至る。
【0051】
しかし、各材料は、異なる絶縁耐力およびブレークダウン電圧を有し、対応して層の厚さの調整の必要がある。この高耐圧設計は、従来の設計プロセスに加えて行われ、レベル間誘電体を平坦化層として、および、低ｋ誘電体として機能するように最適化し、寄生結合容量を低減する。例えば、１ＭＶ／ｃｍのブレークダウン電圧を有する誘電体６５にＢＣＢを用い、バイアス６７電極を５００Ｖの電位に設定すると、偶発的な誘電体６５のブレークダウンを防ぐために少なくとも５ｕｍのＢＣＢが必要である。要求されるＢＣＢの厚さは、ＴＦＴ産業におけるレベル間誘電体に典型的に使用される厚さをはるかに超えている。非常に厚い誘電体６５の層を使用することは、検出器素子と読み出し回路素子との間の集積化の課題を克服することを必要とする。
【0052】
図６ａに示すアモルファスシリコンＭＩＳＩＭ検出器素子は、後続のブロッキング層７１および半導体７０層のステップカバレッジの問題を回避するために、バイアス６７およびセンス６６電極層を薄く（例えば、５０～１００ｎｍ）した場合に良好に機能する。例えば、ＭＩＳＩＭ検出器素子の下の５ｕｍの厚さの誘電体６５層は、ビアが急峻な側壁の角度を有する従来のプロセスで作られた場合、機能的（ＥＱＥ損失）および信頼性（接続不良）の問題を引き起こす可能性がある。したがって、適切な連続性およびカバレージを可能にするために、誘電体６５内のビア６４は、傾斜した、または、角度を有する側壁を有することができる。ＢＣＢの場合、４５度またはそれより浅い角度がこの課題に対して適切に働くことが発見されたが、当業者に理解されるように、他の側壁の角度ならびにセンス６６およびバイアス６７電極の厚さの組み合わせも適切な設計によって機能することができる。
【0053】
図６ｂは、ＭＩＳＩＭ検出器と、下にある読み出し回路との別の集積化の断面図を示す。信頼性を高め、（バイアスコンタクトでの潜在的に高い電圧の使用による）誘電体６５のブレークダウンの機会を減少させるために、ＭＩＳＩＭ検出器（図４ｂ）のためのスタガ型電極構成が使用されている。センス６６およびバイアス電極６７の配置は、バイアス電極と下のＴＦＴとの間の垂直電界が減少した値または最小値になるようにすることが好ましいことに留意されたい。一実施形態では、センス電極は、下のＴＦＴおよび線の電界をマスクするために用いられ得る。したがって、ＴＦＴのサイズ、画素の面積、誘電体６５およびその厚さの選択、第１および第２ブロッキング層７１および７７の選択、ならびに半導体層（例えばａ－Ｓｉ：Ｈ）７０の厚さは、センス電極６６およびバイアス電極６７の幅および間隔に影響を及ぼす。図６ｃは、同一平面実装を使用する光導電素子の断面を示す。素子の構成要素は、アモルファスシリコンＭＩＳＩＭ検出器素子３０、キャパシタ３２、および、アモルファスシリコンＴＦＴスイッチ３４を含む図３に示す画素レベル回路にマッピングすることができる。図６ｃにおいて、ＭＩＳＩＭ検出器の断面８１は、ポリイミドブロッキング層７１（または、代わりに、とりわけ、アモルファスシリコン窒化物、アモルファスシリコン酸化物、アモルファスシリコン酸窒化物、ベンゾシクロブテン（ＢＣＢ）、パリレン、ポリスチレン、または、ＰＴＣＢＩ、ＣｕＰｃのような任意のｎ／ｐ型有機／非有機ブロッキング層などの任意のワイドバンドギャップ有機／非有機絶縁体）、アモルファスシリコン７０の半導体層（または、代わりに、モリブデン硫化物、インジウムガリウム亜鉛酸化物、多結晶シリコン、アモルファスセレン、ヨウ化水銀、酸化鉛、微結晶シリコン、ナノ結晶シリコン、結晶シリコン、ＰＴＣＢＩ、または、ＣｕＰｃのうちの１つ以上）、アモルファスシリコン窒化物層７２、および、追加のアモルファスシリコン窒化物パッシベーション層８２と共に、周知の櫛形電極構成のバイアス電極６７およびセンス電極６６を含む。キャパシタの断面８０は、典型的には低電位の、接地７８に接続された上部キャパシタプレートと共に、センス電極６６と共有される下部プレートを示す。この場合のキャパシタ誘電体は、アモルファス窒化シリコン７４であり、ＭＩＳＩＭ検出器の断面８１内の反射防止層と共有される。ＴＦＴ横断面７９は、図３の画素データ線３６に接続されたソース電極６１を含む。図３の画素ゲート線３８に接続されたゲート電極６３も示されている。ドレイン電極７６は、センス電極６６に接続され、キャパシタの断面８０に示されるキャパシタの１つのプレートを形成する。ＴＦＴ横断面７９では、アモルファスシリコン層７３が活性層であり、これはＭＩＳＩＭ検出器の断面８１と共有されることができる。ＴＦＴゲート誘電体は、ＭＩＳＩＭ検出器の断面８１およびキャパシタの誘電体層に示される反射防止層と共有することができるアモルファス窒化シリコン層７４によって形成される。
【0054】
図６ｃに示す同一平面設計の利点の１つは、複数の層の共用を可能にして、例えば、ＴＦＴゲート誘電体がＭＩＳＩＭ検出器３０（図３）のための反射防止膜として機能できる。対照的に、ＰＩＮダイオードでは、独特のアモルファスシリコンＰＩＮ分離プロセスおよび緑色光子を吸収するのに必要な厚い半導体層は、通常、金属コンタクトを除く任意の層の共有を妨げる。さらに、過剰なリーク電流を減らすために、ＰＩＮダイオードの側壁を慎重にエッチングして不動態化する必要がある。ＭＩＳＩＭ検出器３０（図３）では、導電経路が水平であるので、水平界面が主に重要である。前述したように、ブロッキング層４６を使用することは、半導体層４４への界面を保護するのに役立つ。したがって、ＭＩＳＩＭ検出器３０が標準的なＴＦＴスイッチ３４の製造プロセスに組み込まれていても、デバイスの性能は長期的に安定している。図６ｃの同一平面設計は、図４ａおよび４ｂに示されたスタガ型センサを使用するように適合させることもできることに留意されたい。
【0055】
図６ｄおよび６ｅは、ＭＩＳＩＭ検出器３０とＴＦＴスイッチ３４との他の２つの可能な集積化である。図６ｄおよび６ｅは、それぞれボトムおよびスタガ型電極のＭＩＳＩＭ検出器の下のトップゲートＴＦＴの実装の断面を示す。図６ｄおよび６ｅに示されるように、これらの２つの設計は、ＭＩＳＩＭ検出器３０をＴＦＴスイッチに接続するために層間金属コンタクトを必要とし得る。
【0056】
図７を参照すると、検出器素子の製造方法を概説するフローチャートが示されている。最初に、基板の上に、反射防止層が基板層（７００）の上に堆積される。これは、検出器素子の設計に応じて任意であることが理解されるであろう。次に、第１の電極が、検出器素子の設計に応じて、基板層または反射防止層（７０２）の上に堆積される。
【0057】
次に、第１のブロッキング層が第１の電極（７０４）の上に堆積される。反射防止層の場合と同様に、第１のブロッキング層は、検出器素子の設計に応じて任意であり得る。次に、半導体層が第１のブロッキング層または第１の電極（７０６）上に堆積される。
【0058】
次に、第２の任意のブロッキング層を半導体層（７０８）の上に堆積させることができる。次に、第２電極が、検出器素子（７１０）の設計に応じて、第２ブロッキング層または半導体層の上に堆積される。
【0059】
本開示によれば、第１および第２の電極は、半導体層の両側に配置され、半導体層に垂直な平面内で互い違いに配置される。好ましい実施形態では、第１および第２の電極は、互いに重なり合わないように互い違いに配置される。
【0060】
最後に、別の任意の反射防止層を第２の電極（７１２）の上に堆積させることができる。
【0061】
以上の説明において、実施形態に関する完全な理解を与えるための説明を目的に、数々の具体的な詳細を説明した。しかしながら、当業者にとっては、これらの具体的な詳細が必須でないことは明らかであろう。他の例では、周知の構造は、理解を不明瞭にしないために、ブロック図形式で示されてもよい。例えば、ここで説明される実施形態の要素が、ソフトウェアルーチン、ハードウェア回路、ファームウェア、またはそれらの組み合わせとして実装されるかどうかについての特定の詳細は提供されない。
【0062】
本開示の実施形態またはそのコンポーネントは、機械読出し可能メディア（コンピュータ読出し可能メディア、プロセッサ読出し可能メディア、または、コンピュータ読出し可能なプログラムコードが埋め込まれたコンピュータ使用可能メディアなどとも呼ばれる）に記憶されたコンピュータプログラムプロダクトとして提供され、または、表現されることもできる。機械読出し可能メディアは、任意の好適で実体的な非一時的メディアであってよい。これは、ディスケット、コンパクトディスク読出し専用メモリ（ＣＤ－ＲＯＭ）、メモリデバイス（揮発性または不揮発性）、または、同様の記憶メカニズムを含む、磁気、光学または電気記憶メディアを含む。機械読み出しメディアは、命令、コードシーケンス、構成情報、または、他のデータの様々な組を含むことができ、これらが実行されることにより、プロセッサまたはコントローラが本開示の実施形態による方法のステップを実行する。一般的な当業者であれば、前述の実装を実行するのに必要な他の命令と処理も、機械読出し可能メディアに記憶され得ることを理解できるであろう。機械読出し可能メディアに記憶された命令は、プロセッサ、コントローラ、または、他の好適な処理デバイスによって実行されることができ、前述のタスクを実行するための回路と連動し得る。
【0063】
上記の実施形態は単なる例示であることが意図されている。添付の特許請求の範囲によってのみ規定されている範囲から逸脱することなく、当業者によって特定の実施形態に変更、修正および変形を行うことができる。
【図1】
【図2】
【図3】
【図4a】
【図4b】
【図4c】
【図4d】
【図4e】
【図5】
【図6a】
【図6b】
【図6c】
【図6d】
【図6e】
【図6f】
【図6g】
【図7】