特開 2022-62644 検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022062644

(43)【公開日】2022-04-20

(54)【発明の名称】検出装置

(51)【国際特許分類】

   H01L 31/10 20060101AFI20220413BHJP

   H01L 27/146 20060101ALI20220413BHJP

   A61B 5/1172 20160101ALI20220413BHJP

   A61B 5/1171 20160101ALI20220413BHJP

   A61B 5/02 20060101ALI20220413BHJP

   A61B 5/1455 20060101ALN20220413BHJP

【ＦＩ】

H01L31/10 A

H01L27/146 C

A61B5/1172

A61B5/1171 100

A61B5/02 310B

A61B5/1455

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2020170817

(22)【出願日】2020-10-08

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】勝田 忠義

(72)【発明者】

【氏名】尾関 芳孝

【テーマコード（参考）】

4C017

4C038

4M118

5F849

【Ｆターム（参考）】

4C017AA09

4C017AA10

4C017AB03

4C017AC26

4C038FF01

4C038FG01

4C038KK04

4C038KL07

4C038KM01

4C038KY01

4C038KY10

4C038VA04

4C038VA07

4C038VB12

4C038VB13

4C038VB23

4C038VB40

4C038VC02

4M118AA01

4M118AB01

4M118BA05

4M118CA05

4M118CA14

4M118CA32

4M118CB06

4M118CB14

4M118CB20

4M118FB03

4M118FB09

4M118FB13

4M118FB24

4M118GA03

4M118GA09

4M118GB05

4M118GB07

4M118GB11

4M118GB13

4M118GD04

4M118GD07

4M118GD11

4M118HA22

4M118HA25

4M118HA27

5F849AA04

5F849AB03

5F849AB04

5F849AB05

5F849BA01

5F849BA15

5F849BB08

5F849DA44

5F849EA04

5F849EA14

5F849FA04

5F849GA02

5F849JA12

5F849JA13

5F849KA11

5F849KA20

5F849XB37

(57)【要約】      （修正有）

【課題】検出精度を向上させることが可能な検出装置を提供する。
【解決手段】検出装置３は、基板２１と、基板２１に配列された複数のフォトダイオード３０と、複数のフォトダイオード３０を覆う絶縁膜２７と、絶縁膜２７の上に設けられた導電層３４と、を有し、フォトダイオード３０は、それぞれ、ｐ型半導体層３３、ｉ型半導体層３１及びｎ型半導体層３２が直接、接して積層された複数の第１領域Ｒ１と、少なくともｐ型半導体層３３とｉ型半導体層３１とが離隔して積層された第２領域Ｒ２とを含み、ｉ型半導体層３１及びｎ型半導体層３２は、複数の第１領域Ｒ１ごとに離隔して設けられ、導電層３４は、絶縁膜２７に設けられたコンタクトホールＨ１を介して第１領域Ｒ１の各ｎ型半導体層３２と接続される。
【選択図】図７

【特許請求の範囲】

【請求項1】

基板と、
前記基板に配列された複数のフォトダイオードと、
複数の前記フォトダイオードを覆う絶縁膜と、
前記絶縁膜の上に設けられた導電層と、を有し、
前記フォトダイオードは、それぞれ、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層が直接、接して積層された複数の第１領域と、少なくとも前記ｐ型半導体層と前記ｉ型半導体層とが離隔して積層された第２領域とを含み、
前記ｉ型半導体層及び前記ｎ型半導体層は、複数の前記第１領域ごとに離隔して設けられ、
前記導電層は、前記絶縁膜に設けられたコンタクトホールを介して前記第１領域の各ｎ型半導体層と接続される
検出装置。

【請求項2】

前記導電層は、複数の前記第１領域のそれぞれに重畳して設けられた複数の主部と、隣り合う前記主部を接続する接続部と、を有する
請求項１に記載の検出装置。

【請求項3】

隣り合う前記第１領域は、前記ｐ型半導体層で接続され、
前記接続部の少なくとも一部は、隣り合う前記第１領域を接続する前記ｐ型半導体層と非重畳に配置される
請求項２に記載の検出装置。

【請求項4】

前記接続部の幅は、前記主部の幅よりも小さい
請求項２又は請求項３に記載の検出装置。

【請求項5】

前記第２領域の前記ｐ型半導体層と前記ｎ型半導体層との距離は、前記第１領域の前記ｐ型半導体層と前記ｎ型半導体層との距離よりも大きい
請求項１から請求項４のいずれか１項に記載の検出装置。

【請求項6】

隣り合う前記第２領域の間での、前記ｐ型半導体層と前記導電層との間の距離は、前記第２領域の前記ｐ型半導体層と前記ｎ型半導体層との距離よりも大きい
請求項１から請求項５のいずれか１項に記載の検出装置。

【請求項7】

前記ｉ型半導体層及び前記ｎ型半導体層の径は、前記ｐ型半導体層の径よりも大きく設けられ、
１つの前記第１領域で、前記基板に平行な第１方向の一方での、前記ｐ型半導体層の外周と、前記ｉ型半導体層及び前記ｎ型半導体層の外周との距離は、前記第１方向の他方での、前記ｐ型半導体層の外周と、前記ｉ型半導体層及び前記ｎ型半導体層の外周との距離と異なる
請求項１から請求項６のいずれか１項に記載の検出装置。

【請求項8】

複数の前記第１領域は、前記第１方向と交差する第２方向に配列され、
前記ｐ型半導体層からなり、前記第２方向に延在して複数の前記第１領域を接続する連結部を有し、
前記導電層は、前記連結部と前記第１方向に隣り合って配置され前記第２方向に延在する
請求項７に記載の検出装置。

【請求項9】

前記フォトダイオードに対応して設けられたトランジスタを有し、
前記ｐ型半導体層は、前記トランジスタの半導体層と同層に設けられる
請求項１から請求項８のいずれか１項に記載の検出装置。

【請求項10】

前記第１領域は、前記基板に垂直な方向からの平面視で、三角格子状に配置される
請求項１から請求項９のいずれか１項に記載の検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、検出装置に関する。

【背景技術】

【0002】

特許文献１には、マイクロレンズと光センサとの間に、開口が設けられた遮光層を有する光学撮像装置について記載されている。このような光センサとして、ＰＩＮ型のフォトダイオードが知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０２０／００８９９２８号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＰＩＮ型のフォトダイオードを用いた検出装置では、検出感度を向上させることが要求される。例えば、ＰＩＮ型のフォトダイオードは、センサ面積を大きくすることで光電流を増大させることができる。一方で、センサ面積を大きくすると寄生容量が増大し、検出感度が低下する場合がある。

【0005】

本発明は、検出感度を向上させることが可能な検出装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様の検出装置は、基板と、前記基板に配列された複数のフォトダイオードと、複数の前記フォトダイオードを覆う絶縁膜と、前記絶縁膜の上に設けられた導電層と、を有し、前記フォトダイオードは、それぞれ、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層が直接、接して積層された複数の第１領域と、少なくとも前記ｐ型半導体層と前記ｉ型半導体層とが離隔して積層された第２領域とを含み、前記ｉ型半導体層及び前記ｎ型半導体層は、複数の前記第１領域ごとに離隔して設けられ、前記導電層は、前記絶縁膜に設けられたコンタクトホールを介して前記第１領域の各ｎ型半導体層と接続される。

【図面の簡単な説明】

【0007】

【図1A】図１Ａは、実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。

【図1B】図１Ｂは、変形例１に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。

【図1C】図１Ｃは、変形例２に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。

【図1D】図１Ｄは、変形例３に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。

【図2】図２は、実施形態に係る検出装置を示す平面図である。

【図3】図３は、実施形態に係る検出装置の構成例を示すブロック図である。

【図4】図４は、検出素子を示す回路図である。

【図5】図５は、検出素子の動作例を示すタイミング波形図である。

【図6】図６は、検出素子を示す平面図である。

【図7】図７は、図６のＶＩＩ－ＶＩＩ’断面図である。

【図8】図８は、図６のＶＩＩＩ－ＶＩＩＩ’断面図である。

【図9】図９は、光学フィルタの構成例を示す断面図である。

【図10】図１０は、変形例４に係る検出素子を示す平面図である。

【発明を実施するための形態】

【0008】

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

【0010】

図１Ａは、実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｂは、変形例１に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｃは、変形例２に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｄは、変形例３に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。

【0011】

図１Ａに示すように、照明装置付き検出機器１２０は、検出装置１と、照明装置１２１と、を有する。検出装置１は、センサ基板５と、光学フィルタ７と、接着層１２５と、カバー部材１２２と、を有する。つまり、センサ基板５の表面に垂直な方向において、センサ基板５、光学フィルタ７、接着層１２５、カバー部材１２２の順に積層されている。なお、後述するように検出装置１のカバー部材１２２を照明装置１２１に置き換えることもできる。接着層１２５は、光学フィルタ７とカバー部材１２２とを接着させるものであればよく、検出領域ＡＡに相当する領域に接着層１２５は無い構造であっても構わない。検出領域ＡＡに接着層１２５が無い場合、検出領域ＡＡの外側の周辺領域ＧＡに相当する領域で接着層１２５がカバー部材１２２と光学フィルタ７とを接着させている構造となる。また、検出領域ＡＡに設けられる接着層１２５は、単に光学フィルタ７の保護層と言い換えてもよい。

【0012】

図１Ａに示すように、照明装置１２１は、例えば、カバー部材１２２を検出装置１の検出領域ＡＡに対応する位置に設けられた導光板として用い、カバー部材１２２の一方端又は両端に並ぶ複数の光源１２３を有する、いわゆるサイドライト型のフロントライトであってもよい。つまり、カバー部材１２２は、光を照射する光照射面１２１ａを有し、照明装置１２１の一構成要素となっている。この照明装置１２１によれば、カバー部材１２２の光照射面１２１ａから検出対象である指Ｆｇに向けて光Ｌ１を照射する。光源として、例えば、所定の色の光を発する発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）が用いられる。

【0013】

また、図１Ｂに示すように、照明装置１２１は、検出装置１の検出領域ＡＡの直下に設けられた光源（例えば、ＬＥＤ）を有するものであってもよく、光源を備えた照明装置１２１はカバー部材１２２としても機能する。

【0014】

また、照明装置１２１は、図１Ｂの例に限らず、図１Ｃに示すように、カバー部材１２２の側方や上方に設けられていてもよく、指Ｆｇの側方や上方から指Ｆｇに光Ｌ１を照射してもよい。

【0015】

さらには、図１Ｄに示すように、照明装置１２１は、検出装置１の検出領域に設けられた光源（例えば、ＬＥＤ）を有する、いわゆる直下型のバックライトであってもよい。

【0016】

照明装置１２１から照射された光Ｌ１は、検出対象である指Ｆｇにより光Ｌ２として反射される。検出装置１は、指Ｆｇで反射された光Ｌ２（光Ｌ２の陰影、又は反射光の強さ）を検知することで、指Ｆｇの表面の凹凸（例えば、指紋）を検出する。さらに、検出装置１は、指紋の検出に加え、指Ｆｇの内部で反射した光Ｌ２を検出することで、生体に関する情報を検出してもよい。生体に関する情報は、例えば、静脈等の血管像や脈拍、脈波等である。照明装置１２１からの光Ｌ１の色は、検出対象に応じて異ならせてもよい。

【0017】

カバー部材１２２は、センサ基板５及び光学フィルタ７を保護するための部材であり、センサ基板５及び光学フィルタ７を覆っている。上述のように、照明装置１２１がカバー部材１２２を兼ねる構造でもよい。図１Ｃ及び図１Ｄに示すカバー部材１２２が照明装置１２１と分離されている構造においては、カバー部材１２２は、例えばガラス基板である。なお、カバー部材１２２はガラス基板に限定されず、樹脂基板等であってもよく、これらの基板を積層した複数層からなる構成でもよい。また、カバー部材１２２が設けられていなくてもよい。この場合、センサ基板５及び光学フィルタ７の表面に絶縁膜等の保護層が設けられ、指Ｆｇは検出装置１の保護層に接する。

【0018】

照明装置付き検出機器１２０は、図１Ｂに示すように、照明装置１２１に換えて表示パネル１２６が設けられていてもよい。表示パネル１２６は、例えば、有機ＥＬディスプレイパネル（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や無機ＥＬディスプレイ（マイクロＬＥＤ、ミニＬＥＤ）であってもよい。或いは、表示パネル１２６は、表示素子として液晶素子を用いた液晶表示パネル（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）や、表示素子として電気泳動素子を用いた電気泳動型表示パネル（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｄｉｓｐｌａｙ）であってもよい。この場合、表示パネル１２６から照射された表示光（光Ｌ１）が指Ｆｇで反射され、当該反射光は表示パネル１２６を通り抜けて光学フィルタ７に到達する。かかる点を鑑みると、表示パネル１２６は光透過性の基板や積層膜によって構成されていることが好ましい。そして、かかる光Ｌ２に基づいて、指Ｆｇの指紋や生体に関する情報を検出することができる。

【0019】

図２は、実施形態に係る検出装置を示す平面図である。なお、図２以下で示す、第１方向Ｄｘは、基板２１と平行な面内の一方向である。第２方向Ｄｙは、基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、基板２１の法線方向である。

【0020】

図２に示すように、検出装置１は、アレイ基板２（基板２１）と、センサ部１０と、走査線駆動回路１５と、信号線選択回路１６と、検出回路４８と、制御回路１０２と、電源回路１０３と、を有する。

【0021】

基板２１には、配線基板１１０を介して制御基板１０１が電気的に接続される。配線基板１１０は、例えば、フレキシブルプリント基板やリジット基板である。配線基板１１０には、検出回路４８が設けられている。制御基板１０１には、制御回路１０２及び電源回路１０３が設けられている。制御回路１０２は、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）である。制御回路１０２は、センサ部１０、走査線駆動回路１５及び信号線選択回路１６に制御信号を供給し、センサ部１０の動作を制御する。電源回路１０３は、電源電位ＶＤＤや基準電位ＶＣＯＭ（図４参照）等の電圧信号をセンサ部１０、走査線駆動回路１５及び信号線選択回路１６に供給する。なお、本実施形態においては、検出回路４８が配線基板１１０に配置される場合を例示したがこれに限られない。検出回路４８は、基板２１の上に配置されてもよい。

【0022】

基板２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡ及び周辺領域ＧＡは、基板２１と平行な面方向に延在している。検出領域ＡＡ内には、センサ部１０の各素子（検出素子３）が設けられている。周辺領域ＧＡは、検出領域ＡＡの外側の領域であり、各素子（検出素子３）が設けられない領域である。すなわち、周辺領域ＧＡは、検出領域ＡＡの外周と基板２１の外縁部との間の領域である。周辺領域ＧＡ内には、走査線駆動回路１５及び信号線選択回路１６が設けられる。走査線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。

【0023】

センサ部１０の複数の検出素子３は、それぞれ、センサ素子としてフォトダイオード３０を有する光センサである。フォトダイオード３０は、光電変換素子であり、それぞれに照射される光に応じた電気信号を出力する。より具体的には、フォトダイオード３０は、ＰＩＮ（Ｐｏｓｉｔｉｖｅ Ｉｎｔｒｉｎｓｉｃ Ｎｅｇａｔｉｖｅ）フォトダイオードである。また、フォトダイオード３０はＯＰＤ（Ｏｒｇａｎｉｃ Ｐｈｏｔｏ Ｄｉｏｄｅ）と言い換えてもよい。検出素子３は、検出領域ＡＡにマトリクス状に配列される。複数の検出素子３が有するフォトダイオード３０は、走査線駆動回路１５から供給されるゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）に従って検出を行う。複数のフォトダイオード３０は、それぞれに照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。検出装置１は、複数のフォトダイオード３０からの検出信号Ｖｄｅｔに基づいて生体に関する情報を検出する。

【0024】

図３は、実施形態に係る検出装置の構成例を示すブロック図である。図３に示すように、検出装置１は、さらに検出制御回路１１と検出部４０と、を有する。検出制御回路１１の機能の一部又は全部は、制御回路１０２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１０２に含まれる。

【0025】

検出制御回路１１は、走査線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御回路１１は、スタート信号ＳＴＶ、クロック信号ＣＫ等の各種制御信号を走査線駆動回路１５に供給する。また、検出制御回路１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。

【0026】

走査線駆動回路１５は、各種制御信号に基づいて複数の走査線（読出制御走査線ＧＬｒｄ、リセット制御走査線ＧＬｒｓｔ（図４参照））を駆動する回路である。走査線駆動回路１５は、複数の走査線を順次又は同時に選択し、選択された走査線にゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）を供給する。これにより、走査線駆動回路１５は、走査線に接続された複数のフォトダイオード３０を選択する。

【0027】

信号線選択回路１６は、複数の出力信号線ＳＬ（図４参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御回路１１から供給される選択信号ＡＳＷに基づいて、選択された出力信号線ＳＬと検出回路４８とを接続する。これにより、信号線選択回路１６は、フォトダイオード３０の検出信号Ｖｄｅｔを検出部４０に出力する。

【0028】

検出部４０は、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、記憶回路４６と、検出タイミング制御回路４７と、を備える。検出タイミング制御回路４７は、検出制御回路１１から供給される制御信号に基づいて、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、が同期して動作するように制御する。

【0029】

検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）である。検出回路４８は、少なくとも検出信号増幅回路４２及びＡ／Ｄ変換回路４３の機能を有する信号処理回路である。検出信号増幅回路４２は、検出信号Ｖｄｅｔを増幅する回路であり、例えば、積分回路である。Ａ／Ｄ変換回路４３は、検出信号増幅回路４２から出力されるアナログ信号をデジタル信号に変換する。

【0030】

信号処理回路４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理回路４４は、指Ｆｇが検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指Ｆｇや掌の表面の凹凸（指紋、掌紋）を検出できる。また、信号処理回路４４は、検出回路４８からの信号に基づいて生体に関する情報を検出してもよい。生体に関する情報は、例えば、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素飽和度等である。

【0031】

記憶回路４６は、信号処理回路４４で演算された信号を一時的に保存する。記憶回路４６は、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、レジスタ回路等であってもよい。

【0032】

座標抽出回路４５は、信号処理回路４４において指Ｆｇの接触又は近接が検出されたときに、指Ｆｇ等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出回路４５は、指Ｆｇや掌の血管の検出座標を求める論理回路である。座標抽出回路４５は、センサ部１０の各検出素子３から出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報を生成する。なお、座標抽出回路４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。

【0033】

次に、検出装置１の回路構成例について説明する。図４は、検出素子を示す回路図である。図４に示すように、検出素子３は、フォトダイオード３０、リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆを有する。リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、１つのフォトダイオード３０に対応して設けられる。リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、それぞれｎ型ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。

【0034】

フォトダイオード３０のアノードには、基準電位ＶＣＯＭが印加される。フォトダイオード３０のカソードは、ノードＮ１に接続される。ノードＮ１は、容量Ｃｓ、リセットトランジスタＭｒｓｔのソース又はドレインの一方及びソースフォロワトランジスタＭｓｆのゲートに接続される。さらにノードＮ１には、寄生容量Ｃｐ、入力容量Ｃｒｓｔ、Ｃｓｆが存在する。フォトダイオード３０に光が入射した場合、フォトダイオード３０から出力された信号（電荷）は、容量Ｃｓに蓄積される。

【0035】

ここで、容量Ｃｓは、例えば、フォトダイオード３０のｐ型半導体層３３とｎ型半導体層３２（図７参照）との間に形成される容量である。寄生容量Ｃｐは、容量Ｃｓに付加された容量であり、アレイ基板２に設けられた各種配線、電極間に形成される容量である。入力容量Ｃｒｓｔ、Ｃｓｆは、それぞれ、リセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆを入力側からみた容量であり、より具体的には、ゲート－ソース間容量とゲート－ドレイン間容量とを合わせた容量である。

【0036】

リセットトランジスタＭｒｓｔのゲートは、リセット制御走査線ＧＬｒｓｔに接続される。リセットトランジスタＭｒｓｔのソース又はドレインの他方には、リセット電位Ｖｒｓｔが供給される。リセットトランジスタＭｒｓｔがリセット制御信号ＲＳＴに応答してオン（導通状態）になると、ノードＮ１の電位がリセット電位Ｖｒｓｔにリセットされる。基準電位ＶＣＯＭは、リセット電位Ｖｒｓｔよりも低い電位を有しており、フォトダイオード３０は、逆バイアス駆動される。

【0037】

ソースフォロワトランジスタＭｓｆは、電源電位ＶＤＤが供給される端子と読出トランジスタＭｒｄ（ノードＮ２）との間に接続される。ソースフォロワトランジスタＭｓｆのゲートは、ノードＮ１に接続される。ソースフォロワトランジスタＭｓｆのゲートには、フォトダイオード３０で発生した信号（電荷）が供給される。これにより、ソースフォロワトランジスタＭｓｆは、フォトダイオード３０で発生した信号（電荷）に応じた電圧信号を読出トランジスタＭｒｄに出力する。

【0038】

読出トランジスタＭｒｄは、ソースフォロワトランジスタＭｓｆのソース（ノードＮ２）と出力信号線ＳＬ（ノードＮ３）との間に接続される。読出トランジスタＭｒｄのゲートは、読出制御走査線ＧＬｒｄに接続される。読出トランジスタＭｒｄが読出制御信号ＲＤに応答してオンになると、ソースフォロワトランジスタＭｓｆから出力される信号、すなわち、フォトダイオード３０で発生した信号（電荷）に応じた電圧信号が、検出信号Ｖｄｅｔとして出力信号線ＳＬに出力される。

【0039】

なお、図４に示す例では、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、それぞれ、２つのトランジスタが直列に接続されて構成されたいわゆるダブルゲート構造である。ただし、これに限定されず、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、シングルゲート構造でもよく、３つ以上のトランジスタが直列に接続されたマルチゲート構造でもよい。また、１つの検出素子３の回路は、リセットトランジスタＭｒｓｔ、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄの３つのトランジスタを有する構成に限定されない。検出素子３は、２つ、又は、４つ以上のトランジスタを有していてもよい。

【0040】

図５は、検出素子の動作例を示すタイミング波形図である。図５に示すように、検出素子３は、リセット期間Ｐｒｓｔ、露光期間Ｐｃｈ及び読出期間Ｐｄｅｔの順に検出を実行する。電源回路１０３は、リセット期間Ｐｒｓｔ、露光期間Ｐｃｈ及び読出期間Ｐｄｅｔに亘って、基準電位ＶＣＯＭをフォトダイオード３０のアノードに供給する。

【0041】

制御回路１０２は、時刻ｔ０に、リセット制御走査線ＧＬｒｓｔに供給されるリセット制御信号ＲＳＴをハイ（高レベル電圧）とし、リセット期間Ｐｒｓｔが開始する。リセット期間Ｐｒｓｔにおいて、リセットトランジスタＭｒｓｔがオン（導通状態）となり、ノードＮ１の電位がリセット電位Ｖｒｓｔの電位に上昇する。

【0042】

制御回路１０２は、時刻ｔ１に、読出制御走査線ＧＬｒｄに供給される読出制御信号ＲＤをハイ（高レベル電圧）とする。これにより、読出トランジスタＭｒｄがオン（導通状態）となる。

【0043】

制御回路１０２は、時刻ｔ２に、リセット制御信号ＲＳＴをロウ（低レベル電圧）とし、リセット期間Ｐｒｓｔが終了する。時刻ｔ２において、リセットトランジスタＭｒｓｔがオフ（非導通状態）となる。ノードＮ１の電位は、フォトダイオード３０に照射された光に応じた信号が蓄積されて、（Ｖｒｓｔ－ΔＶｎ１）に低下する。なお、ΔＶｎ１は、フォトダイオード３０に照射された光に応じた信号（電圧変動分）である。

【0044】

時刻ｔ３において出力信号線ＳＬから出力される検出信号Ｖｄｅｔの電位は、（Ｖｒｓｔ－Ｖｔｈｓｆ－Ｖｒｄｏｎ）となる。なお、Ｖｔｈｓｆは、ソースフォロワトランジスタＭｓｆのしきい値電圧Ｖｔｈｓｆである。Ｖｒｄｏｎは、読出トランジスタＭｒｄのオン抵抗に起因する電圧降下である。

【0045】

制御回路１０２は、時刻ｔ３に、読出制御信号ＲＤをロウ（低レベル電圧）とする。これにより、読出トランジスタＭｒｄがオフ（非導通状態）となり、ノードＮ２の電位は一定となり、出力信号線ＳＬから出力される検出信号Ｖｄｅｔの電位もロウ（低レベル電圧）となる。

【0046】

制御回路１０２は、時刻ｔ４に、再び読出制御信号ＲＤをハイ（高レベル電圧）とする。これにより、読出トランジスタＭｒｄがオン（導通状態）となり、露光期間Ｐｃｈが終了し、読出期間Ｐｄｅｔが開始する。読出期間Ｐｄｅｔに出力される検出信号Ｖｄｅｔ２の電位は、時刻ｔ３に取得された検出信号Ｖｄｅｔ１の電位から信号ΔＶｎ１分低下し、（Ｖｒｓｔ－Ｖｔｈｓｆ－Ｖｒｄｏｎ－ΔＶｎ１）となる。

【0047】

検出部４０は、時刻ｔ３での検出信号Ｖｄｅｔ１と、時刻ｔ５での検出信号Ｖｄｅｔ２との差分の信号（ΔＶｎ１）に基づいて、フォトダイオード３０に照射された光を検出できる。例えば、図５に示す信号ΔＶｎ１ａは、照度が低い場合に生じる信号（電圧変動分）であり、信号ΔＶｎ１ｂは、照度が高い場合に生じる信号（電圧変動分）である。検出装置１は、検出素子３単位で、信号ΔＶｎ１ａと、信号ΔＶｎ１ｂとの差分に基づいて光Ｌ２の強さを検出できる。かかる検出素子３個々の検出結果を集積することにより、例えば指紋の凹凸や検出面を押圧する指の血管像（静脈パターン）等を検出することができる。

【0048】

なお、図５では、１つの検出素子３の動作例を示しているが、走査線駆動回路１５が、リセット制御走査線ＧＬｒｓｔ、読出制御走査線ＧＬｒｄを順次、時分割的に走査することで、検出領域ＡＡ全体の検出素子３で検出することができる。

【0049】

ここで、フォトダイオード３０に付加される容量の合計を容量Ｃｎ１とすると、容量Ｃｎ１は、下記の式（１）で表される。なお、容量Ｃｓ、寄生容量Ｃｐ、入力容量Ｃｒｓｔ、Ｃｓｆは、図４で上述したフォトダイオード３０のカソード（ノードＮ１）に等価的に接続された各種容量である。
Ｃｎ１＝Ｃｓ＋Ｃｒｓｔ＋Ｃｓｆ＋Ｃｐ ・・・ （１）

【0050】

信号ΔＶｎ１は、下記の式（２）で表される。なお、ΔＱは、露光期間Ｐｃｈに蓄積された電荷を表し、Ｉｐは、フォトダイオード３０に照射された光に応じて流れる光電流を表し、Ｔは、露光時間（時刻ｔ３から時刻ｔ４までの期間）を表す。
ΔＶｎ１＝ΔＱ／Ｃｎ１＝（Ｉｐ×Ｔ）／Ｃｎ１ ・・・ （２）

【0051】

式（２）に示すように、容量Ｃｎ１を小さくすることで、信号ΔＶｎ１を大きくすることができる。すなわち、同じ検出条件で、同じ被検出体を検出した場合であっても、容量Ｃｎ１を小さくすることで、検出装置１の検出感度を向上できることが示された。

【0052】

次に、検出素子３の平面構成及び断面構成について説明する。図６は、検出素子を示す平面図である。図６に示すように、１つの検出素子３は、２つの走査線（読出制御走査線ＧＬｒｄ、リセット制御走査線ＧＬｒｓｔ）と、４つの信号線（出力信号線ＳＬ、電源信号線ＳＬｓｆ、リセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍ）とを含む。

【0053】

読出制御走査線ＧＬｒｄ及びリセット制御走査線ＧＬｒｓｔは、第１方向Ｄｘに延在し、第２方向Ｄｙに並んで配置される。出力信号線ＳＬ、電源信号線ＳＬｓｆ、リセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍは、第２方向Ｄｙに延在し、第１方向Ｄｘに並んで配置される。

【0054】

検出素子３は、２つの走査線（読出制御走査線ＧＬｒｄとリセット制御走査線ＧＬｒｓｔ）と、２つの信号線（例えば、隣接する検出素子３の２つの電源信号線ＳＬｓｆ）とで囲まれた領域で規定される。

【0055】

図６に示すように、フォトダイオード３０は、複数の部分フォトダイオード３０Ｓ－１、３０Ｓ－２、・・・、３０Ｓ－８を有する。部分フォトダイオード３０Ｓ－１、３０Ｓ－２、・・・、３０Ｓ－８は、三角格子状に配置される。

【0056】

部分フォトダイオード３０Ｓ－１、３０Ｓ－２、・・・、３０Ｓ－８のそれぞれに重畳して、図９に示す光学フィルタ７のレンズ７８、第１遮光層７１の第１開口ＯＰ１及び第２遮光層７２の第２開口ＯＰ２が設けられる。なお、図６では、図面を見やすくするために、光学フィルタ７の構成要素のうち第１開口ＯＰ１のみ示している。

【0057】

より具体的には、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３は、第２方向Ｄｙに配列される。部分フォトダイオード３０Ｓ－４、３０Ｓ－５は、第２方向Ｄｙに配列され、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３で構成される素子列と第１方向Ｄｘに隣り合う。部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８は、第２方向Ｄｙに配列され、部分フォトダイオード３０Ｓ－４、３０Ｓ－５で構成される素子列と第１方向Ｄｘに隣り合う。隣接する素子列間で、部分フォトダイオード３０Ｓの第２方向Ｄｙでの位置が、互い違いに配置される。

【0058】

部分フォトダイオード３０Ｓ－１、３０Ｓ－２、・・・、３０Ｓ－８には、それぞれ、光学フィルタ７を通して光Ｌ２が入射する。部分フォトダイオード３０Ｓ－１、３０Ｓ－２、・・・、３０Ｓ－８は、電気的に接続され、１つのフォトダイオード３０として機能する。つまり、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、・・・、３０Ｓ－８のそれぞれが出力する信号が統合されて、フォトダイオード３０から１つの検出信号Ｖｄｅｔが出力される。なお以下の説明では、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、・・・、３０Ｓ－８を区別して説明する必要が無い場合には、単に部分フォトダイオード３０Ｓと表す。

【0059】

部分フォトダイオード３０Ｓは、それぞれｉ型半導体層３１、ｎ型半導体層３２及びｐ型半導体層３３を含む。ｉ型半導体層３１及びｎ型半導体層３２は、例えば、アモルファスシリコン（ａ－Ｓｉ）である。ｐ型半導体層３３は、例えば、ポリシリコン（ｐ－Ｓｉ）である。なお、半導体層の材料は、これに限定されず、ポリシリコン、微結晶シリコン等であってもよい。

【0060】

ｎ型半導体層３２は、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体層３３は、ｐ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｉ型半導体層３１は、例えば、ノンドープの真性半導体であり、ｎ型半導体層３２及びｐ型半導体層３３よりも低い導電性を有する。

【0061】

また、図６では、ｐ型半導体層３３とｉ型半導体層３１（及びｎ型半導体層３２）とが互いに重畳すると共に直接接続された実効的なセンサ領域である第１領域Ｒ１を点線で示している。部分フォトダイオード３０Ｓは、それぞれ、少なくとも第１領域Ｒ１を有して構成される。言い換えると、複数の第１領域Ｒ１は、平面視で三角格子状に配置される。光学フィルタ７の第１開口ＯＰ１は、第１領域Ｒ１と重畳して設けられる。

【0062】

部分フォトダイオード３０Ｓは、平面視で、それぞれ円形状又は半円形状で形成される。ただし、これに限定されず、部分フォトダイオード３０Ｓは、多角形状等であってもよい。また、複数の部分フォトダイオード３０Ｓは、互いに異なる形状を有していてもよい。

【0063】

ｉ型半導体層３１及びｎ型半導体層３２は、複数の部分フォトダイオード３０Ｓ（第１領域Ｒ１）ごとに離隔して配置される。ｉ型半導体層３１及びｎ型半導体層３２は、複数の第１領域Ｒ１のｐ型半導体層３３に重畳し、かつ、複数の第１領域Ｒ１の周囲に、ｐ型半導体層３３と非重畳の領域まで延在して設けられる。すなわち、ｉ型半導体層３１及びｎ型半導体層３２の幅（径）は、ｐ型半導体層３３の幅（径）よりも大きい。本実施形態では、ｉ型半導体層３１及びｎ型半導体層３２は、ｐ型半導体層３３と同心円状に設けられる。

【0064】

第２方向Ｄｙに配列された部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３のｐ型半導体層３３は、連結部ＣＡ１により電気的に接続される。

【0065】

また、部分フォトダイオード３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８のｐ型半導体層３３は、基部ＢＡにより電気的に接続される。基部ＢＡは、略五角形状に形成され、頂点の位置に部分フォトダイオード３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８が設けられる。

【0066】

一方、部分フォトダイオード３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８のｐ型半導体層３３に接続される基部ＢＡと、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３のｐ型半導体層３３とは、リセット信号線ＳＬｒｓｔと基準信号線ＳＬｃｏｍの下方を第１方向Ｄｘに沿って通過する連結部ＣＡ２により電気的に接続される。これにより、１つのフォトダイオード３０を構成する複数の部分フォトダイオード３０Ｓが電気的に接続される。

【0067】

下部導電層３５は、部分フォトダイオード３０Ｓ、連結部ＣＡ１、ＣＡ２及び基部ＢＡと重なる領域に設けられる。下部導電層３５は、部分フォトダイオード３０Ｓと重畳する部分が円形状に形成されている。ただし、下部導電層３５は、部分フォトダイオード３０Ｓと異なる形状であってもよい。また、下部導電層３５は、少なくとも第１領域Ｒ１と重畳する部分に設けられていればよい。下部導電層３５には、ｐ型半導体層３３と同じ基準電位ＶＣＯＭが供給され、下部導電層３５とｐ型半導体層３３との間の寄生容量を抑制することができる。

【0068】

上部導電層３４（導電層）は、複数の部分フォトダイオード３０Ｓのｎ型半導体層３２を電気的に接続する。具体的には、上部導電層３４は、部分フォトダイオード３０Ｓのそれぞれに重畳する主部３４Ｓと、隣り合う主部３４Ｓを接続する接続部３４ａ、３４ｂ、３４ｃ、３４ｄ、３４ｅと、を有する。上部導電層３４の主部３４Ｓは、部分フォトダイオード３０Ｓのそれぞれと重畳する位置で、絶縁膜２７（図７参照）に設けられたコンタクトホールＨ１を介して、それぞれのｎ型半導体層３２と電気的に接続される。なお、コンタクトホールＨ１は、基板２１に垂直な方向からの平面視で、四角形状（正方形状）である。これに限定されず、コンタクトホールＨ１は、平面視で、円形状等他の形状であってもよい。

【0069】

主部３４Ｓは、ｉ型半導体層３１、ｎ型半導体層３２及びｐ型半導体層３３と同心円状に設けられる。主部３４Ｓの径は、ｐ型半導体層３３の径よりも大きく、ｉ型半導体層３１の径及びｎ型半導体層３２の径よりも小さい。また、接続部３４ａ、３４ｂ、３４ｄ、３４ｅの幅、より具体的には、接続部３４ａ、３４ｂ、３４ｄ、３４ｅの延在方向と直交する方向での幅は、主部３４Ｓの幅（径）よりも小さい。

【0070】

上部導電層３４の接続部３４ａは、連結部ＣＡ１と重畳して第２方向Ｄｙに延在し、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３のそれぞれに重畳する主部３４Ｓを接続する。また、上部導電層３４の接続部３４ｂは第１方向Ｄｘに延在し、一端側が部分フォトダイオード３０Ｓ－１に重畳する主部３４Ｓに接続される。また、上部導電層３４の接続部３４ｂの他端側は、接続部３４ｃと接続される。上部導電層３４の接続部３４ｃは、コンタクトホールＨ４を介して各トランジスタ（リセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆ（図４参照））と電気的に接続される。

【0071】

接続部３４ｃは、部分フォトダイオード３０Ｓ－４、３０Ｓ－６のそれぞれに重畳する主部３４Ｓと接続される。上部導電層３４の接続部３４ｄは、部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８のそれぞれに重畳する主部３４Ｓを接続する。上部導電層３４の接続部３４ｄは、基部ＢＡと第１方向Ｄｘに隣り合って配置され第２方向Ｄｙに延在する。また、上部導電層３４の接続部３４ｄのほとんどの部分は、ｐ型半導体層３３からなる基部ＢＡと非重畳に配置される。上部導電層３４の接続部３４ｅは、第１方向Ｄｘ及び第２方向Ｄｙと交差する斜め方向に延在し、部分フォトダイオード３０Ｓ－８、３０Ｓ－５のそれぞれに重畳する主部３４Ｓを接続する。上部導電層３４の接続部３４ｅは、基部ＢＡの外縁に沿って延在し、ほとんどの部分が基部ＢＡと非重畳に配置される。

【0072】

このような構成により、上部導電層３４（導電層）は、絶縁膜２７に設けられたコンタクトホールＨ１を介して第１領域Ｒ１の各ｎ型半導体層３２と接続される。また、上部導電層３４（導電層）は、隣り合う複数の第１領域Ｒ１を接続する。本実施形態では、上部導電層３４が、複数の部分フォトダイオード３０Ｓ、連結部ＣＡ１、ＣＡ２及び基部ＢＡを覆って連続して形成された場合に比べて、上部導電層３４と、ｐ型半導体層３３からなる連結部ＣＡ１、ＣＡ２及び基部ＢＡとが重畳する面積を小さくすることができる。図６に示す例では、主部３４Ｓを接続する接続部３４ａ、３４ｂ、３４ｄ、３４ｅの合計数（６個）は、部分フォトダイオード３０Ｓ及び主部３４Ｓの数（８個）よりも少ない。これにより、上部導電層３４とｐ型半導体層３３との間に形成される寄生容量を抑制することができる。

【0073】

なお、上部導電層３４は、どのように設けられていてもよく、例えば、上部導電層３４の主部３４Ｓの径は、ｐ型半導体層３３、ｉ型半導体層３１及びｎ型半導体層３２の径よりも大きくてもよい。また、接続部３４ａ、３４ｂ、３４ｄ、３４ｅの数は、主部３４Ｓの数以上であってもよい。

【0074】

リセットトランジスタＭｒｓｔ、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄは、フォトダイオード３０と非重畳の領域に設けられる。ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄは、例えば、フォトダイオード３０と第１方向Ｄｘに隣り合って設けられる。また、リセットトランジスタＭｒｓｔは、部分フォトダイオード３０Ｓ－４と第２方向Ｄｙに隣り合って配置され、かつ、第１方向Ｄｘで部分フォトダイオード３０Ｓ－１と部分フォトダイオード３０Ｓ－６との間に配置される。

【0075】

リセットトランジスタＭｒｓｔの半導体層６１の一端は、リセット信号線ＳＬｒｓｔに接続される。半導体層６１の他端は、コンタクトホールＨ１７（図８参照）を介して接続配線ＳＬｃｎ３（ノードＮ１）に接続される。リセット信号線ＳＬｒｓｔの、半導体層６１と接続される部分がソース電極として機能し、接続配線ＳＬｃｎ３の、半導体層６１と接続される部分がドレイン電極６３（図８参照）として機能する。半導体層６１は、Ｕ字状に形成され、２箇所でリセット制御走査線ＧＬｒｓｔと交差する。半導体層６１の、リセット制御走査線ＧＬｒｓｔと重なる部分にチャネル領域が形成され、リセット制御走査線ＧＬｒｓｔの半導体層６１と重なる部分が、それぞれゲート電極６４として機能する。

【0076】

ソースフォロワトランジスタＭｓｆは、半導体層６５と、ソース電極６６と、ドレイン電極６７と、ゲート電極６８とを有する。半導体層６５の一端は、コンタクトホールＨ１５（図７参照）を介して電源信号線ＳＬｓｆに接続される。半導体層６５の他端は、コンタクトホールＨ１６（図７参照）を介して接続配線ＳＬｃｎ１（ノードＮ２）に接続される。電源信号線ＳＬｓｆの、半導体層６５と接続される部分がドレイン電極６７として機能し、接続配線ＳＬｃｎ１の、半導体層６５と接続される部分がソース電極６６として機能する。

【0077】

ゲート電極６８の一端側は、第１方向Ｄｘに延在し、半導体層６５と重畳する。ゲート電極６８の他端側は、第２方向Ｄｙに延在し、接続配線ＳＬｃｎ３と電気的に接続される。これにより、リセットトランジスタＭｒｓｔは、接続配線ＳＬｃｎ３を介して、ソースフォロワトランジスタＭｓｆのゲートに電気的に接続される。

【0078】

読出トランジスタＭｒｄは、半導体層８１と、ソース電極８２と、ドレイン電極８３と、ゲート電極８４とを有する。半導体層８１の一端は、接続配線ＳＬｃｎ１に接続される。半導体層８１の他端は、出力信号線ＳＬから第１方向Ｄｘに分岐された接続配線ＳＬｃｎ２に接続される。接続配線ＳＬｃｎ１の、半導体層８１と接続される部分がドレイン電極８３として機能し、接続配線ＳＬｃｎ２の、半導体層８１と接続される部分がソース電極８２として機能する。２つのゲート電極８４は第２方向Ｄｙに並んで設けられ、半導体層８１と重なる。２つのゲート電極８４は、第２方向Ｄｙに延在し電源信号線ＳＬｓｆと重畳する分岐部を介して、読出制御走査線ＧＬｒｄと電気的に接続される。このような構成で、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄは、出力信号線ＳＬに接続される。

【0079】

出力信号線ＳＬは、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄと、部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８との間に配置される。出力信号線ＳＬは、部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８に沿ってジグザグ線状に設けられる。

【0080】

リセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍは、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３と、部分フォトダイオード３０Ｓ－４、３０Ｓ－５との間に配置される。リセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍは、部分フォトダイオード３０Ｓに沿ってジグザグ線状に設けられ、連結部ＣＡ２と交差する。部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３と、部分フォトダイオード３０Ｓ－４、３０Ｓ－５とが連結部ＣＡ２で接続されているので、リセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍと重畳して基部ＢＡが設けられる構成に比べて、リセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍの寄生容量を抑制することができる。

【0081】

基準信号線ＳＬｃｏｍは、コンタクトホールＨ１１を介して下部導電層３５と電気的に接続される。また、基準信号線ＳＬｃｏｍは、コンタクトホールＨ１２を介して連結部ＣＡ２と電気的に接続される。これにより、基準信号線ＳＬｃｏｍは、各部分フォトダイオード３０Ｓのｐ型半導体層３３と電気的に接続される。

【0082】

本実施形態では、光学フィルタ７の複数の第１開口ＯＰ１ごとに部分フォトダイオード３０Ｓが設けられている。これにより、フォトダイオード３０が、平面視で検出素子３の全体を覆うように四角形状等のベタ膜で形成された構成に比べて、複数の第１開口ＯＰ１に重畳しない領域での半導体層や配線層を削減できるので、フォトダイオード３０の寄生容量を抑制することができる。また、複数の部分フォトダイオード３０Ｓが設けられているので、各トランジスタ及び配線の配置の自由度を向上させることができ、各トランジスタ及び配線をフォトダイオード３０と非重畳に設けることができる。したがって、本実施形態では、各トランジスタ及び配線と重畳してフォトダイオード３０を設けた場合に比べて、フォトダイオード３０の寄生容量を抑制することができる。

【0083】

さらに、ｉ型半導体層３１及びｎ型半導体層３２は、部分フォトダイオード３０Ｓ（第１領域Ｒ１）ごとに離隔して配置され、複数の部分フォトダイオード３０Ｓのｎ型半導体層３２は、上部導電層３４により接続される。これにより、ｉ型半導体層３１及びｎ型半導体層３２が複数の部分フォトダイオード３０Ｓに亘って連続して形成された構成に比べて、ｉ型半導体層３１及びｎ型半導体層３２と、ｐ型半導体層３３との間の寄生容量を抑制することができる。

【0084】

なお、図６に示すフォトダイオード３０及び各トランジスタの平面構造は、あくまで一例であり、適宜変更することができる。例えば、１つのフォトダイオード３０が有する部分フォトダイオード３０Ｓの数は、７個以下でもよいし、９個以上でもよい。部分フォトダイオード３０Ｓの配置は、三角格子状に限定されず、例えば、マトリクス状に配置されていてもよい。

【0085】

図７は、図６のＶＩＩ－ＶＩＩ’断面図である。図８は、図６のＶＩＩＩ－ＶＩＩＩ’断面図である。なお、図７では、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－７の断面構成とともに、検出素子３が有するソースフォロワトランジスタＭｓｆの断面構成を示している。また、図８では、リセットトランジスタＭｒｓｔの断面構成を示している。なお、図７、図８で図示されない読出トランジスタＭｒｄの断面構成も、ソースフォロワトランジスタＭｓｆ及びリセットトランジスタＭｒｓｔと同様である。

【0086】

図７に示すように、基板２１は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板が用いられる。ゲート電極６８は、基板２１の上に設けられる。絶縁膜２２、２３は、ゲート電極６８を覆って基板２１の上に設けられる。絶縁膜２２、２３及び絶縁膜２４、２５、２６は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）等である。

【0087】

半導体層６５は、絶縁膜２３の上に設けられる。半導体層６５は、例えば、ポリシリコンが用いられる。ただし、半導体層６５は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎｅ）等であってもよい。ソースフォロワトランジスタＭｓｆは、ゲート電極６８が半導体層６５の下側に設けられたボトムゲート構造であるが、ゲート電極６８が半導体層６５の上側に設けられたトップゲート構造でもよく、ゲート電極６８が半導体層６５の上側及び下側に設けられたデュアルゲート構造でもよい。

【0088】

半導体層６５は、チャネル領域６５ａと、高濃度不純物領域６５ｂ、６５ｃと、低濃度不純物領域６５ｄ、６５ｅと、を含む。チャネル領域６５ａは、例えば、ノンドープの真性半導体又は低不純物領域であり、高濃度不純物領域６５ｂ、６５ｃ及び低濃度不純物領域６５ｄ、６５ｅよりも低い導電性を有する。チャネル領域６５ａは、ゲート電極６８と重なる領域に設けられる。

【0089】

絶縁膜２４、２５は、半導体層６５を覆って絶縁膜２３の上に設けられる。ソース電極６６及びドレイン電極６７は、絶縁膜２５の上に設けられる。ソース電極６６は、コンタクトホールＨ１６を介して半導体層６５の高濃度不純物領域６５ｂと接続される。また、ドレイン電極６７は、コンタクトホールＨ１５を介して、半導体層６５の高濃度不純物領域６５ｃに接続される。ソース電極６６及びドレイン電極６７は、例えば、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜で構成されている。

【0090】

図８に示すように、リセットトランジスタＭｒｓｔの断面構成は、図７に示したソースフォロワトランジスタＭｓｆと同様である。すなわち、ドレイン電極６３（接続配線ＳＬｃｎ３）は、コンタクトホールＨ１７を介して半導体層６１の高濃度不純物領域６１ｃと接続される。絶縁膜２６は、リセットトランジスタＭｒｓｔを含む各トランジスタを覆って絶縁膜２５の上に設けられる。絶縁膜２７は、絶縁膜２６の上に設けられる。上部導電層３４は、絶縁膜２７の上に設けられる。上部導電層３４は、絶縁膜２６、２７を貫通して設けられたコンタクトホールＨ４を介して、ドレイン電極６３と電気的に接続される。

【0091】

次に、図７に戻ってフォトダイオード３０の断面構成について説明する。図７では、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－７について説明するが、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－７についての説明は、他の部分フォトダイオード３０Ｓにも適用できる。図７に示すように、下部導電層３５は、ゲート電極６８と同層に基板２１の上に設けられる。絶縁膜２２及び絶縁膜２３は、下部導電層３５の上に設けられる。フォトダイオード３０は、絶縁膜２３の上に設けられる。言い換えると、下部導電層３５は、基板２１と、ｐ型半導体層３３との間に設けられる。下部導電層３５が、ゲート電極６８と同じ材料で形成されることで遮光層として機能し、下部導電層３５は、フォトダイオード３０への基板２１側からの光の侵入を抑制できる。

【0092】

第３方向Ｄｚで、ｉ型半導体層３１は、ｐ型半導体層３３とｎ型半導体層３２との間に設けられる。本実施形態では、絶縁膜２３の上に、ｐ型半導体層３３、ｉ型半導体層３１及びｎ型半導体層３２の順に積層されている。

【0093】

具体的には、ｐ型半導体層３３は、半導体層６１、６５と同層に、絶縁膜２３の上に設けられる。絶縁膜２４、２５、及び、２６は、ｐ型半導体層３３を覆って設けられる。絶縁膜２４及び絶縁膜２５は、ｐ型半導体層３３と重なる位置にコンタクトホールＨ１３が設けられる。絶縁膜２６は、絶縁膜２５の上に設けられ、コンタクトホールＨ１３の内壁を構成する絶縁膜２４及び絶縁膜２５の側面を覆う。また、絶縁膜２６には、ｐ型半導体層３３と重なる位置にコンタクトホールＨ１４が設けられる。

【0094】

ｉ型半導体層３１は、絶縁膜２６の上に設けられ、絶縁膜２４から絶縁膜２６を貫通するコンタクトホールＨ１４を介してｐ型半導体層３３と接続される。ｎ型半導体層３２は、ｉ型半導体層３１の上に設けられる。

【0095】

より詳細には、フォトダイオード３０は、第１領域Ｒ１と、第２領域Ｒ２と、第３領域Ｒ３とを有する。複数の第１領域Ｒ１は、部分フォトダイオード３０Ｓのそれぞれに対応して設けられる。複数の第１領域Ｒ１は、それぞれ、ｐ型半導体層３３、ｉ型半導体層３１及びｎ型半導体層３２が直接、接して積層される。言い換えると、第１領域Ｒ１は、コンタクトホールＨ１４の底面で規定される領域である。

【0096】

第２領域Ｒ２は、複数の第１領域Ｒ１の間に設けられる。第２領域Ｒ２は、平面視で、第１領域Ｒ１の周囲に設けられ、部分フォトダイオード３０Ｓごとに離隔して設けられる。第２領域Ｒ２は、基板２１に垂直な方向（第３方向Ｄｚ）で、少なくともｐ型半導体層３３とｉ型半導体層３１とが、離隔して積層される。より具体的には、第２領域Ｒ２は、ｐ型半導体層３３とｉ型半導体層３１との間に設けられた絶縁膜２４、２５、２６を有する。ただし、これに限定されず、第２領域Ｒ２は、ｐ型半導体層３３とｉ型半導体層３１との間に１層又は２層の絶縁膜を有していてもよいし、４層以上の絶縁膜を有していてもよい。

【0097】

第２領域Ｒ２で、ｐ型半導体層３３とｉ型半導体層３１との間に設けられた絶縁膜２４、２５、２６の厚さ（絶縁膜２４、２５の厚さｔｉ１と絶縁膜２６の厚さｔｉ２の合計の厚さ）は、ｉ型半導体層３１の厚さｔｉ３よりも厚い。絶縁膜２４、２５の厚さｔｉ１は、絶縁膜２６の厚さｔｉ２よりも厚い。また、第２領域Ｒ２のｐ型半導体層３３とｎ型半導体層３２との距離は、第１領域Ｒ１のｐ型半導体層３３とｎ型半導体層３２との距離よりも大きい。なお、ｉ型半導体層３１及び各絶縁膜２４、２５、２６の厚さ関係は上記に限定されず、ｉ型半導体層３１の厚さよりも絶縁膜２４、２５、２６の３層の合計の厚さの方が小さくなる構成も採用可能である。第２領域Ｒ２においては、ｉ型半導体層３１（及び／又はｎ型半導体層３２）とｐ型半導体層３３との間に所定厚さの絶縁膜２４、２５、２６が存在していることが必要である一方、その絶縁膜２４、２５、２６の厚さは様々な厚さのものを採用可能である。

【0098】

第３領域Ｒ３は、隣り合う第２領域Ｒ２の間に設けられる。より具体的には、第３領域Ｒ３は、ｐ型半導体層３３が設けられ、ｉ型半導体層３１及びｎ型半導体層３２はｐ型半導体層３３と非重畳に設けられる。第３領域Ｒ３（隣り合う第２領域Ｒ２の間）での、ｐ型半導体層３３と上部導電層３４との間の距離は、第２領域Ｒ２のｐ型半導体層３３とｎ型半導体層３２との距離よりも大きい。第３領域Ｒ３は、連結部ＣＡ１、ＣＡ２及び基部ＢＡを含む。部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３（図７では部分フォトダイオード３０Ｓ－３は図示されない）は、絶縁膜２３の上に形成されたｐ型半導体層３３からなる連結部ＣＡ１で接続される。同様に部分フォトダイオード３０Ｓ－４から３０Ｓ－８（図６参照）は、絶縁膜２３の上に形成されたｐ型半導体層３３からなる基部ＢＡで接続される。

【0099】

また、第３領域Ｒ３では、隣り合う複数の第１領域Ｒ１は少なくともｐ型半導体層３３で接続される。さらに、第３領域Ｒ３では、ｐ型半導体層３３の上に絶縁膜２４、２５が設けられ、ｐ型半導体層３３の上に設けられた絶縁膜２４、２５の上にリセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍが設けられる。言い換えると、リセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍの上には、ｉ型半導体層３１及びｎ型半導体層３２が非重畳となるように設けられる。このような構成により、ｉ型半導体層３１及びｎ型半導体層３２がリセット信号線ＳＬｒｓｔ及び基準信号線ＳＬｃｏｍと重畳して設けられる構成に比べて、各信号線と、ｎ型半導体層３２の絶縁を確保できる。

【0100】

このような構成により、第２領域Ｒ２でｉ型半導体層３１とｐ型半導体層３３との間に形成される単位面積あたりの容量は、第１領域Ｒ１でｉ型半導体層３１とｐ型半導体層３３との間に形成される単位面積あたりの容量よりも小さくなる。したがって、フォトダイオード３０が、平面視で検出素子３の全体を覆うように四角形状等のベタ膜で形成された構成、すなわち、第２領域Ｒ２のｉ型半導体層３１及びｎ型半導体層３２を、第１領域Ｒ１と同層に設けた構成に比べて、１つのフォトダイオード３０の容量Ｃｓ（図４参照）を小さくすることができる。

【0101】

また、本実施形態では、隣り合う第１領域Ｒ１及び第２領域Ｒ２の間に第３領域Ｒ３が設けられる。ｉ型半導体層３１及びｎ型半導体層３２は、部分フォトダイオード３０Ｓごとに離隔して設けられ、隣り合う部分フォトダイオード３０Ｓのｎ型半導体層３２は、上部導電層３４で接続される。第３領域Ｒ３で上部導電層３４とｐ型半導体層３３との間に形成される単位面積あたりの容量は、第２領域Ｒ２でｉ型半導体層３１とｐ型半導体層３３との間に形成される単位面積あたりの容量よりも小さい。これにより、１つのフォトダイオード３０の容量Ｃｓ（図４参照）をより小さくすることができる。

【0102】

この結果、上述した式（２）に示すように、同じ光が照射され、同じ露光時間Ｔだけ露光された検出条件であっても、信号ΔＶｎ１を大きくすることができ、検出装置１の検出感度を向上させることができる。なお、上記ではｉ型半導体層３１とｐ型半導体層３３との間に形成される容量について言及しているが、ｉ型半導体層３１とｎ型半導体層３２とが直接接しており、かつ、ｉ型半導体層３１を介してｐ型半導体層とｎ型半導体層とが対向していることを鑑みると、上記容量についての言及は、ｐ型半導体層３３とｎ型半導体層３２間の容量に置き換えることができることはもちろんである。

【0103】

絶縁膜２７は、フォトダイオード３０を覆って絶縁膜２６の上に設けられる。絶縁膜２７は、フォトダイオード３０及び絶縁膜２６に直接、接して設けられる。絶縁膜２７は、感光性アクリル等の有機材料からなる。絶縁膜２７は、絶縁膜２６よりも厚い。なお、これらの厚さ関係は互いに入れ替わっていても構わない。絶縁膜２７は、無機絶縁材料に比べ、段差のカバレッジ性が良好であり、ｉ型半導体層３１及びｎ型半導体層３２の側面を覆って設けられる。

【0104】

上部導電層３４は、絶縁膜２７の上に設けられる。上部導電層３４は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性を有する導電材料である。上部導電層３４の主部３４Ｓ及び各接続部３４ａ、３４ｂ、３４ｃ、３４ｄ（図７では、接続部３４ａのみ図示する）は、絶縁膜２７の上に同層に設けられる。上部導電層３４は、絶縁膜２７の表面に倣って設けられ、絶縁膜２７に設けられたコンタクトホールＨ１を介してｎ型半導体層３２と接続される。これにより、複数の部分フォトダイオード３０Ｓからそれぞれ出力される信号（光電流Ｉｐ）は、共通の上部導電層３４で統合されて、ソースフォロワトランジスタＭｓｆ、読出トランジスタＭｒｄ（図４参照）を介して、１つの検出信号Ｖｄｅｔとして出力される。

【0105】

なお、コンタクトホールＨ１は、第１領域Ｒ１と重畳する位置に設けられ、部分フォトダイオード３０Ｓのｎ型半導体層３２と上部導電層３４（主部３４Ｓ）とがコンタクトホールＨ１の底面で接続される。ただし、上部導電層３４は、それぞれの部分フォトダイオード３０Ｓで、任意の箇所でｎ型半導体層３２と接続されていればよく、複数の部分フォトダイオード３０Ｓの第１領域Ｒ１の中心とずれた位置にコンタクトホールＨ１が形成されていてもよい。また、上部導電層３４は、コンタクトホールＨ１の底面でｎ型半導体層３２と直接接し、コンタクトホールＨ１の内壁（側面）では、上部導電層３４とｎ型半導体層３２との間には絶縁膜２７が介在している。ただし、これに限定されず、上部導電層３４は、内壁（側面）でもｎ型半導体層３２と直接接する構成も採用可能である。

【0106】

絶縁膜２８は、上部導電層３４を覆って絶縁膜２７の上に設けられる。絶縁膜２８は、無機絶縁膜である。絶縁膜２８は、フォトダイオード３０への水分の侵入を抑制する保護層として設けられる。

【0107】

保護膜２９は、絶縁膜２８の上に設けられる。保護膜２９は、有機保護膜である。保護膜２９は、検出装置１の表面を平坦化するように形成される。

【0108】

本実施形態では、フォトダイオード３０のｐ型半導体層３３及び下部導電層３５が、各トランジスタと同層に設けられるので、フォトダイオード３０を各トランジスタと異なる層に形成した場合に比べて製造工程を簡略化できる。

【0109】

なお、図７に示すフォトダイオード３０の断面構成は、あくまで一例である。これに限定されず、例えば、フォトダイオード３０は、各トランジスタと異なる層に設けられていてもよい。また、ｐ型半導体層３３、ｉ型半導体層３１及びｎ型半導体層３２の積層順も、図７に限定されず、ｎ型半導体層３２、ｉ型半導体層３１及びｐ型半導体層３３の順に積層されていてもよい。

【0110】

次に、光学フィルタ７の構成例について説明する。図９は、光学フィルタの構成例を示す断面図である。なお、図９では、センサ基板５の構成を簡略化して示しており、フォトダイオード３０（部分フォトダイオード３０Ｓ－１）と、フォトダイオード３０を覆う保護膜２９と、を模式的に示している。

【0111】

光学フィルタ７は、指Ｆｇ等の被検出体で反射された光Ｌ２のうち、第３方向Ｄｚに進行する成分をフォトダイオード３０に向けて透過させ、斜め方向に進行する成分を遮蔽する光学素子である。光学フィルタ７は、コリメートアパーチャ、あるいは、コリメータとも呼ばれる。

【0112】

図９に示すように、光学フィルタ７は、第１遮光層７１と、第２遮光層７２と、第１透光性樹脂層７４と、第２透光性樹脂層７５と、レンズ７８と、を有する。本実施形態では、保護膜２９の上に、第１遮光層７１、第１透光性樹脂層７４、第２遮光層７２、第２透光性樹脂層７５、レンズ７８の順に積層されている。

【0113】

レンズ７８は、フォトダイオード３０の部分フォトダイオード３０Ｓのそれぞれに重畳する領域に設けられる。レンズ７８は、凸レンズである。レンズ７８の光軸ＣＬは、第３方向Ｄｚと平行方向に設けられ、部分フォトダイオード３０Ｓと交差する。レンズ７８は、第２透光性樹脂層７５の上に直接接して設けられる。また、本実施形態では、隣接するレンズ７８の間では、第２透光性樹脂層７５の上に遮光層等が設けられていない。

【0114】

第１遮光層７１及び第２遮光層７２は、第３方向Ｄｚでフォトダイオード３０とレンズ７８との間に設けられる。また、第１遮光層７１には、フォトダイオード３０に重畳する領域に第１開口ＯＰ１が設けられる。第２遮光層７２には、フォトダイオード３０に重畳する領域に第２開口ＯＰ２が設けられる。第１開口ＯＰ１及び第２開口ＯＰ２は、光軸ＣＬと重なる領域に形成される。

【0115】

第１遮光層７１は、例えば、モリブデン（Ｍｏ）等の金属材料で形成されている。これにより、第１遮光層７１は、第１開口ＯＰ１を透過する光Ｌ２以外の、斜め方向に進行する光Ｌ２の成分を反射することができる。

【0116】

第２遮光層７２は、例えば黒色に着色された樹脂材料で形成される。これにより、第２遮光層７２は、第２開口ＯＰ２を透過する光Ｌ２以外の、斜め方向に進行する光Ｌ２の成分を吸収する光吸収層として機能する。例えば、第２遮光層７２は、第１遮光層７１で反射された光や、隣接するレンズ７８の間から入射した外光を吸収することができる。

【0117】

本実施形態では、レンズ７８の第１方向Ｄｘでの幅Ｗ３、第２開口ＯＰ２の第１方向Ｄｘでの幅Ｗ２、第１開口ＯＰ１の第１方向Ｄｘでの幅Ｗ１の順に小さくなっている。また、第１開口ＯＰ１の第１方向Ｄｘでの幅Ｗ１は、フォトダイオード３０の部分フォトダイオード３０Ｓの第１方向Ｄｘでの幅よりも小さい。

【0118】

また、図９に示す第２透光性樹脂層７５の厚さＴＨ２は、第１透光性樹脂層７４の厚さＴＨ１よりも厚く形成される。また、第１透光性樹脂層７４の厚さＴＨ１及び第２透光性樹脂層７５の厚さＴＨ２は、センサ基板５の保護膜２９の厚さＴＨ３よりも厚い。

【0119】

このような構成により、指Ｆｇ等の被検出体で反射された光Ｌ２のうち、第３方向Ｄｚに進行する光Ｌ２－１は、レンズ７８で集光され、第２開口ＯＰ２及び第１開口ＯＰ１を透過して、フォトダイオード３０に入射する。また、第３方向Ｄｚに対して角度θ１だけ傾斜した光Ｌ２－２についても、第２開口ＯＰ２及び第１開口ＯＰ１を透過して、フォトダイオード３０に入射する。

【0120】

また、光学フィルタ７は、センサ基板５と一体に形成されている。すなわち、光学フィルタ７の第１遮光層７１は、保護膜２９の上に直接、接して設けられており、第１遮光層７１と保護膜２９との間に粘着層等の部材が設けられていない。光学フィルタ７は、センサ基板５上に直接、成膜され、パターニング等の工程が施されて形成されるので、光学フィルタ７を別体でセンサ基板５に貼り合わせた場合に比べて、光学フィルタ７の第１開口ＯＰ１、第２開口ＯＰ２及びレンズ７８と、フォトダイオード３０との位置精度を向上させることができる。

【0121】

なお、図９に示す光学フィルタ７の構成はあくまで一例であり、適宜変更することができる。例えば、光学フィルタ７は、センサ基板５と別体に形成されていてもよい。また、幅Ｗ１、Ｗ２、Ｗ３及び厚さＴＨ１、ＴＨ２、ＴＨ３の関係も、要求される光学特性に応じて適宜変更してもよい。また、光学フィルタ７は、第１遮光層７１及び第２遮光層７２が設けられる構成に限定されず、１層の第１遮光層７１が設けられていてもよい。

【0122】

（変形例）
図１０は、変形例４に係る検出素子を示す平面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。また、図１０では、説明を分かりやすくするために第１方向Ｄｘの一方（図１０右側）を＋Ｄｘ方向と表し、第１方向Ｄｘの他方（図１０左側）を－Ｄｘ方向と表す。第２方向Ｄｙの一方（図１０上側）を＋Ｄｙ方向と表し、第２方向Ｄｙの他方（図１０下側）を－Ｄｙ方向と表す。

【0123】

図１０に示すように、変形例４に係る検出素子３Ａは、上述した実施形態に比べて、部分フォトダイオード３０Ｓのそれぞれで、ｉ型半導体層３１及びｎ型半導体層３２の中心位置が、ｐ型半導体層３３の中心位置とずれて配置される。また、上部導電層３４の主部３４Ｓは、ｉ型半導体層３１及びｎ型半導体層３２に重なって配置され、上部導電層３４の主部３４Ｓの中心位置もｐ型半導体層３３の中心位置とずれて配置される。さらに、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓの変位に伴って、絶縁膜２７（図７参照）に設けられたコンタクトホールＨ１の位置は、第１領域Ｒ１の中心位置からずれて配置される。

【0124】

言い換えると、１つの部分フォトダイオード３０Ｓ（第１領域Ｒ１）で、第１方向Ｄｘの一方（＋Ｄｘ方向）での、ｐ型半導体層３３の外周と、ｉ型半導体層３１及びｎ型半導体層３２の外周との距離は、第１方向Ｄｘの他方（－Ｄｘ方向）での、ｐ型半導体層３３の外周と、ｉ型半導体層３１及びｎ型半導体層３２の外周との距離と異なる。

【0125】

より具体的には、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３では、第１領域Ｒ１のｐ型半導体層３３の中心位置を基準として、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓは、＋Ｄｘ方向にずれて配置される。また、部分フォトダイオード３０Ｓ－４、３０Ｓ－５では、第１領域Ｒ１のｐ型半導体層３３の中心位置を基準として、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓは、－Ｄｘ方向にずれて配置される。

【0126】

部分フォトダイオード３０Ｓ－６では、第１領域Ｒ１のｐ型半導体層３３の中心位置を基準として、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓは、＋Ｄｘ方向及び－Ｄｙ方向にずれて配置される。部分フォトダイオード３０Ｓ－７では、第１領域Ｒ１のｐ型半導体層３３の中心位置を基準として、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓは、＋Ｄｘ方向にずれて配置される。部分フォトダイオード３０Ｓ－８では、第１領域Ｒ１のｐ型半導体層３３の中心位置を基準として、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓは、＋Ｄｘ方向及び＋Ｄｙ方向にずれて配置される。

【0127】

このような構成により、上述した実施形態に比べて、部分フォトダイオード３０Ｓ－１、３０Ｓ－２、３０Ｓ－３の、それぞれのｉ型半導体層３１及びｎ型半導体層３２が、基準信号線ＳＬｃｏｍに重畳することを抑制できる。同様に、部分フォトダイオード３０Ｓ－４、３０Ｓ－５の、それぞれのｉ型半導体層３１及びｎ型半導体層３２が、リセット信号線ＳＬｒｓｔに重畳することを抑制できる。また、部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８の、それぞれのｉ型半導体層３１及びｎ型半導体層３２が、出力信号線ＳＬに重畳することを抑制できる。

【0128】

これにより、それぞれの部分フォトダイオード３０Ｓのｉ型半導体層３１及びｎ型半導体層３２と、各種信号線との絶縁を確保することができる。あるいは、ｉ型半導体層３１及びｎ型半導体層３２と、各種信号線との絶縁を確保するために、絶縁膜２７（図７参照）を厚く形成する、又は、絶縁膜２７を複数積層する等の工程が不要であり、検出装置１の製造コストの増大を抑制することができる。

【0129】

また、検出素子３Ａは、部分フォトダイオード３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８のｐ型半導体層３３を接続する基部ＢＡに換えて連結部ＣＡ１、ＣＡ２が設けられている。第２方向Ｄｙに隣り合う部分フォトダイオード３０Ｓ－４、３０Ｓ－５のｐ型半導体層３３は、連結部ＣＡ１により接続される。また、第２方向Ｄｙに配列された部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８のｐ型半導体層３３は、連結部ＣＡ１により接続される。また、第１方向Ｄｘに隣り合う部分フォトダイオード３０Ｓ－７、３０Ｓ－２のｐ型半導体層３３は、第１方向Ｄｘに延在する連結部ＣＡ２により接続される。連結部ＣＡ２は、部分フォトダイオード３０Ｓ－４、３０Ｓ－５を接続する連結部ＣＡ１と交差して設けられ、リセット信号線ＳＬｒｓｔと基準信号線ＳＬｃｏｍの下方を第１方向Ｄｘに沿って通過する。

【0130】

部分フォトダイオード３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８を接続する連結部ＣＡ１、ＣＡ２は、基部ＢＡに比べて面積が小さい。このため、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓの位置を変位させた場合に、ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４と、ｐ型半導体層３３からなる連結部ＣＡ１、ＣＡ２との重畳面積の増大を抑制することができる。すなわち、各部分フォトダイオード３０Ｓの寄生容量の増大を抑制することができる。

【0131】

上述したように、部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８に重畳する上部導電層３４の主部３４Ｓは、それぞれ、第１領域Ｒ１のｐ型半導体層３３の中心位置を基準にして、＋Ｄｘ方向にずれて配置されている。部分フォトダイオード３０Ｓ－６、３０Ｓ－７、３０Ｓ－８の複数の第１領域Ｒ１は、第２方向Ｄｙに配列され、ｐ型半導体層３３からなる連結部ＣＡ１は、第２方向Ｄｙに延在して複数の第１領域Ｒ１を接続する。上部導電層３４の接続部３４ｄは、連結部ＣＡ１と第１方向Ｄｘ（＋Ｄｘ方向）に隣り合って配置され第２方向Ｄｙに延在する。これにより、上部導電層３４の接続部３４ｄと、連結部ＣＡ１との間に形成される寄生容量を抑制することができる。

【0132】

なお、図１０に示す検出素子３Ａの構成は、上述した実施形態と適宜組み合わせることができる。例えば、部分フォトダイオード３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８のｐ型半導体層３３を接続する基部ＢＡが設けられた構成で、部分フォトダイオード３０Ｓのｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓをずらして配置してもよい。あるいは、部分フォトダイオード３０Ｓのｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓをｐ型半導体層３３と同心円状に配置した構成で、基部ＢＡに換えて、部分フォトダイオード３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８のｐ型半導体層３３を接続する連結部ＣＡ１、ＣＡ２を配置してもよい。

【0133】

また、全ての部分フォトダイオード３０Ｓのｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓをずらす場合に限定されず、一部の部分フォトダイオード３０Ｓのｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓをずらす構成を採用してもよい。ｉ型半導体層３１、ｎ型半導体層３２及び上部導電層３４の主部３４Ｓをずらす方向、ずれ量は、各信号線との位置関係に応じて適宜変更することができる。また、各信号線の配置はあくまで一例であり、適宜変更することができる。また、各トランジスタの配置も、部分フォトダイオード３０Ｓの数や配置に応じて、適宜変更することができる。

【0134】

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

【符号の説明】

【0135】

１ 検出装置
２ アレイ基板
３、３Ａ 検出素子
５ センサ基板
７ 光学フィルタ
１０ センサ部
２１ 基板
３０ フォトダイオード
３０Ｓ、３０Ｓ－１、３０Ｓ－２、３０Ｓ－３、３０Ｓ－４、３０Ｓ－５、３０Ｓ－６、３０Ｓ－７、３０Ｓ－８ 部分フォトダイオード
３１ ｉ型半導体層
３２ ｎ型半導体層
３３ ｐ型半導体層
３４ 上部導電層
３４Ｓ 主部
３４ａ、３４ｂ、３４ｃ、３４ｄ、３４ｅ 接続部
３５ 下部導電層
ＢＡ 基部
ＣＡ１、ＣＡ２ 連結部
Ｍｒｓｔ リセットトランジスタ
Ｍｒｄ 読出トランジスタ
Ｍｓｆ ソースフォロワトランジスタ
Ｒ１ 第１領域
Ｒ２ 第２領域
Ｒ３ 第３領域

【図1A】

【図1B】

【図1C】

【図1D】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】