ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022063041
(43)【公開日】2022-04-21
(54)【発明の名称】入力検出システム
(51)【国際特許分類】
G06F 3/0362 20130101AFI20220414BHJP
G06F 3/041 20060101ALI20220414BHJP
G06F 3/044 20060101ALI20220414BHJP
G01B 7/00 20060101ALI20220414BHJP
【ＦＩ】
G06F3/0362 463
G06F3/041 512
G06F3/044 126
G06F3/0362 461
G01B7/00 102C
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2020171349
(22)【出願日】2020-10-09
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110002147
【氏名又は名称】特許業務法人酒井国際特許事務所
(72)【発明者】
【氏名】柿木 雄飛
(72)【発明者】
【氏名】林 真人
(72)【発明者】
【氏名】河野 孝明
【テーマコード（参考）】
2F063
5B087
【Ｆターム（参考）】
2F063AA03
2F063CA12
2F063DA02
2F063DA05
2F063HA04
2F063LA05
2F063LA06
2F063LA23
2F063LA24
5B087BC12
5B087CC02
5B087CC32
5B087CC39
(57)【要約】
【課題】入力支援装置及び指等の被検出体の判定を良好に行うことができる入力検出システムを提供する。
【解決手段】入力検出システムは、検出領域に配列された複数の電極と、複数の電極に駆動信号を供給する駆動信号供給回路と、複数の電極からの信号を検出する検出回路と、ＬＣ回路と、ＬＣ回路に接続され、複数の電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、検出回路から出力された出力信号に基づいて、入力支援装置を検出する第１演算回路と、出力信号に基づいて、入力支援装置とは異なる被検出体を検出する第２演算回路と、を有する。
【選択図】図９
【解決手段】入力検出システムは、検出領域に配列された複数の電極と、複数の電極に駆動信号を供給する駆動信号供給回路と、複数の電極からの信号を検出する検出回路と、ＬＣ回路と、ＬＣ回路に接続され、複数の電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、検出回路から出力された出力信号に基づいて、入力支援装置を検出する第１演算回路と、出力信号に基づいて、入力支援装置とは異なる被検出体を検出する第２演算回路と、を有する。
【選択図】図９
【特許請求の範囲】
【請求項1】
検出領域に配列された複数の電極と、
複数の前記電極に駆動信号を供給する駆動信号供給回路と、
複数の前記電極からの信号を検出する検出回路と、
ＬＣ回路と、前記ＬＣ回路に接続され、複数の前記電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、
前記検出回路から出力された出力信号に基づいて、前記入力支援装置を検出する第１演算回路と、
前記出力信号に基づいて、前記入力支援装置とは異なる被検出体を検出する第２演算回路と、を有する
入力検出システム。
複数の前記電極に駆動信号を供給する駆動信号供給回路と、
複数の前記電極からの信号を検出する検出回路と、
ＬＣ回路と、前記ＬＣ回路に接続され、複数の前記電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、
前記検出回路から出力された出力信号に基づいて、前記入力支援装置を検出する第１演算回路と、
前記出力信号に基づいて、前記入力支援装置とは異なる被検出体を検出する第２演算回路と、を有する
入力検出システム。
【請求項2】
前記検出回路は、前記第１演算回路に接続され、
前記第１演算回路は、前記第２演算回路に接続され、
前記出力信号は、前記検出回路から前記第１演算回路に出力され、前記第１演算回路から前記第２演算回路に出力される
請求項１に記載の入力検出システム。
前記第１演算回路は、前記第２演算回路に接続され、
前記出力信号は、前記検出回路から前記第１演算回路に出力され、前記第１演算回路から前記第２演算回路に出力される
請求項１に記載の入力検出システム。
【請求項3】
前記検出回路は、前記第１演算回路及び前記第２演算回路に接続され、
前記出力信号は、前記検出回路から前記第１演算回路及び前記第２演算回路に出力される
請求項１に記載の入力検出システム。
前記出力信号は、前記検出回路から前記第１演算回路及び前記第２演算回路に出力される
請求項１に記載の入力検出システム。
【請求項4】
前記出力信号は、複数の検出値を含み、
前記第１演算回路は、少なくとも２つの前記検出値の差分値を演算し、前記差分値に基づいて前記入力支援装置を検出し、
前記第２演算回路は、少なくとも２つの前記検出値の加算値を演算し、前記加算値に基づいて前記被検出体を検出する
請求項１から請求項３のいずれか１項に記載の入力検出システム。
前記第１演算回路は、少なくとも２つの前記検出値の差分値を演算し、前記差分値に基づいて前記入力支援装置を検出し、
前記第２演算回路は、少なくとも２つの前記検出値の加算値を演算し、前記加算値に基づいて前記被検出体を検出する
請求項１から請求項３のいずれか１項に記載の入力検出システム。
【請求項5】
前記出力信号は、複数の検出値を含み、
前記第１演算回路は、第１グループの複数の前記検出値の合計と、第２グループの複数の前記検出値の合計との差分値を演算する
請求項１から請求項４のいずれか１項に記載の入力検出システム。
前記第１演算回路は、第１グループの複数の前記検出値の合計と、第２グループの複数の前記検出値の合計との差分値を演算する
請求項１から請求項４のいずれか１項に記載の入力検出システム。
【請求項6】
複数の前記検出値に対応する複数の第１フィルタ値からなる第１テーブルを記憶する記憶回路を有し、
前記第１演算回路は、前記第１グループの複数の前記検出値のそれぞれに正符号の第１フィルタ値を掛け合わせ、前記第２グループの複数の前記検出値のそれぞれに前記正符号の第１フィルタ値の極性が反転された負符号の第１フィルタ値を掛け合わせる
請求項５に記載の入力検出システム。
前記第１演算回路は、前記第１グループの複数の前記検出値のそれぞれに正符号の第１フィルタ値を掛け合わせ、前記第２グループの複数の前記検出値のそれぞれに前記正符号の第１フィルタ値の極性が反転された負符号の第１フィルタ値を掛け合わせる
請求項５に記載の入力検出システム。
【請求項7】
複数の前記検出値に対応する複数の第１フィルタ値からなる第１テーブルを記憶する記憶回路を有し、
前記第１演算回路は、２つの前記検出値を差分して得られる差分データを、異なる前記検出値の組み合わせで複数演算し、
複数の前記差分データのそれぞれに前記第１フィルタ値を掛け合わせて前記差分値を演算する
請求項４又は請求項５に記載の入力検出システム。
前記第１演算回路は、２つの前記検出値を差分して得られる差分データを、異なる前記検出値の組み合わせで複数演算し、
複数の前記差分データのそれぞれに前記第１フィルタ値を掛け合わせて前記差分値を演算する
請求項４又は請求項５に記載の入力検出システム。
【請求項8】
複数の前記検出値と時間との関係において、複数の前記検出値が第１傾きで変化する線形領域と、前記第１傾きよりも小さい第２傾きを有する飽和領域とを有し、
前記第１演算回路は、前記線形領域の前記検出値及び前記飽和領域の前記検出値に亘って複数の前記差分データを演算する
請求項７に記載の入力検出システム。
前記第１演算回路は、前記線形領域の前記検出値及び前記飽和領域の前記検出値に亘って複数の前記差分データを演算する
請求項７に記載の入力検出システム。
【請求項9】
複数の前記検出値と時間との関係において、複数の前記検出値が第１傾きで変化する線形領域と、前記第１傾きよりも小さい第２傾きを有する飽和領域とを有し、
前記第１演算回路は、前記線形領域の前記検出値から複数の前記差分データを演算し、
前記第１演算回路は、前記線形領域の複数の前記差分データに前記第１フィルタ値を掛け合わせる
請求項７に記載の入力検出システム。
前記第１演算回路は、前記線形領域の前記検出値から複数の前記差分データを演算し、
前記第１演算回路は、前記線形領域の複数の前記差分データに前記第１フィルタ値を掛け合わせる
請求項７に記載の入力検出システム。
【請求項10】
前記記憶回路は、前記検出値に対応する複数の第２フィルタ値からなる第２テーブルを記憶しており、
前記第２演算回路は、前記検出値のそれぞれに前記第２フィルタ値が掛け合わされた値を加算して加算値を演算し、
前記第２フィルタ値の数は、前記第１フィルタ値の数よりも多い
請求項６から請求項９のいずれか１項に記載の入力検出システム。
前記第２演算回路は、前記検出値のそれぞれに前記第２フィルタ値が掛け合わされた値を加算して加算値を演算し、
前記第２フィルタ値の数は、前記第１フィルタ値の数よりも多い
請求項６から請求項９のいずれか１項に記載の入力検出システム。
【請求項11】
前記第１電極及び前記第２電極の一方と重なる前記電極は、基準電位が供給され、
前記駆動信号供給回路は、前記第１電極及び前記第２電極の他方と重なる前記電極に所定の周波数の前記駆動信号を供給する
請求項１から請求項１０のいずれか１項に記載の入力検出システム。
前記駆動信号供給回路は、前記第１電極及び前記第２電極の他方と重なる前記電極に所定の周波数の前記駆動信号を供給する
請求項１から請求項１０のいずれか１項に記載の入力検出システム。
【請求項12】
検出領域に配列された複数の電極と、
複数の前記電極に駆動信号を供給する駆動信号供給回路と、
複数の前記電極からの信号を検出する検出回路と、
ＬＣ回路と、前記ＬＣ回路に接続され、複数の前記電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、
前記検出回路から出力された出力信号が有する複数の検出値と、時間との関係をフィッティングして近似式を演算するフィッティング処理回路と、
複数の前記フィッティング処理回路から受け取った近似式の情報に基づいて、前記入力支援装置及び前記入力支援装置とは異なる被検出体の少なくとも一方を検出する演算回路と、を有する
入力検出システム。
複数の前記電極に駆動信号を供給する駆動信号供給回路と、
複数の前記電極からの信号を検出する検出回路と、
ＬＣ回路と、前記ＬＣ回路に接続され、複数の前記電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、
前記検出回路から出力された出力信号が有する複数の検出値と、時間との関係をフィッティングして近似式を演算するフィッティング処理回路と、
複数の前記フィッティング処理回路から受け取った近似式の情報に基づいて、前記入力支援装置及び前記入力支援装置とは異なる被検出体の少なくとも一方を検出する演算回路と、を有する
入力検出システム。
【請求項13】
前記演算回路は、複数の前記検出値と前記時間との関係における傾きに基づいて前記入力支援装置を検出する
請求項１２に記載の入力検出システム。
請求項１２に記載の入力検出システム。
【請求項14】
前記演算回路は、複数の前記検出値と時間との関係における切片に基づいて前記被検出体を検出する
請求項１２又は請求項１３に記載の入力検出システム。
請求項１２又は請求項１３に記載の入力検出システム。
【請求項15】
前記フィッティング処理回路は、複数の前記検出値と時間との関係をフィッティングして一次関数の近似式を演算する
請求項１２に記載の入力検出システム。
請求項１２に記載の入力検出システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、入力検出システムに関する。
【背景技術】
【0002】
特許文献１、２には、静電容量の変化又は接触領域の変化を検出するタッチパネル上に置かれ、タッチパネルからの入力操作を支援する入力支援装置(特許文献１、２では、操作ノブ又はノブと表記)が記載されている。特許文献２では、電極に印加する駆動信号の周波数を変化させ、同じ電極から得られる検出信号に基づいて、タッチパネルに接触している入力支援装置の、インピーダンスの周波数特性を得ることが記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第６３４２１０５号公報
【特許文献2】特許第６５３２６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような入力支援装置を用いた入力検出システムでは、例えば、入力支援装置の共振周波数で電極を駆動する検出と、非共振周波数で電極を駆動する検出とを時分割で行う場合がある。異なる周波数で駆動された、それぞれの検出値で入力支援装置及び指等の被検出体を検出できる。しかし、異なる周波数で電極を駆動する場合、検出に要する時間が増大し、検出のレポートレートが低下する可能性がある。
【0005】
本発明は、入力支援装置及び指等の被検出体の判定を良好に行うことができる入力検出システムを提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一態様の入力検出システムは、検出領域に配列された複数の電極と、複数の前記電極に駆動信号を供給する駆動信号供給回路と、複数の前記電極からの信号を検出する検出回路と、ＬＣ回路と、前記ＬＣ回路に接続され、複数の前記電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、前記検出回路から出力された出力信号に基づいて、前記入力支援装置を検出する第１演算回路と、前記出力信号に基づいて、前記入力支援装置とは異なる被検出体を検出する第２演算回路と、を有する。
【0007】
本発明の一態様の入力検出システムは、検出領域に配列された複数の電極と、複数の前記電極に駆動信号を供給する駆動信号供給回路と、複数の前記電極からの信号を検出する検出回路と、ＬＣ回路と、前記ＬＣ回路に接続され、複数の前記電極と重なって配置される第１電極及び第２電極と、を含む入力支援装置と、前記検出回路から出力された出力信号が有する複数の検出値と、時間との関係をフィッティングして近似式を演算する前記フィッティング処理回路と、複数の前記フィッティング処理回路から受け取った近似式の情報に基づいて、前記入力支援装置及び前記入力支援装置とは異なる被検出体の少なくとも一方を検出する演算回路と、を有する。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0010】
本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【0011】
（第１実施形態）
図１は、第１実施形態に係る入力検出システムを模式的に示す斜視図である。図２は、図１のＩＩ－ＩＩ’断面図である。図１及び図２に示すように、入力検出システム１は、表示装置２と、入力支援装置３と、を有する。
図１は、第１実施形態に係る入力検出システムを模式的に示す斜視図である。図２は、図１のＩＩ－ＩＩ’断面図である。図１及び図２に示すように、入力検出システム１は、表示装置２と、入力支援装置３と、を有する。
【0012】
ここで、表示装置２の平面（上面１１１ａ）の一方向を第１方向Ｄｘとし、第１方向Ｄｘと直交する方向を第２方向Ｄｙとする。これに限定されず、第２方向Ｄｙは第１方向Ｄｘに対して９０°以外の角度で交差していてもよい。また、第１方向Ｄｘ及び第２方向Ｄｙに直交する第３方向Ｄｚは、アレイ基板ＳＵＢ１の厚み方向である。
【0013】
図１に示すように、表示装置２は、アレイ基板ＳＵＢ１と、対向基板ＳＵＢ２と、第１偏光板ＰＬ１と、第２偏光板ＰＬ２と、カバー部材１１１と、接着層１１２（図２参照）と、を備えている。第３方向Ｄｚにおいて、第１偏光板ＰＬ１、アレイ基板ＳＵＢ１、対向基板ＳＵＢ２、第２偏光板ＰＬ２、接着層１１２、カバー部材１１１の順に積層される。
【0014】
アレイ基板ＳＵＢ１は、複数の画素ＰＸを駆動するための駆動回路基板である。アレイ基板ＳＵＢ１は、基体として第１基板１０を有する。アレイ基板ＳＵＢ１は、第１基板１０に設けられたスイッチング素子Ｔｒや、走査線ＧＬ、画素信号線ＳＬ（図４参照）等の各種配線を有する。対向基板ＳＵＢ２は、アレイ基板ＳＵＢ１と対向して設けられ、基体として第２基板２０を有する。対向基板ＳＵＢ２は、第２基板２０に設けられたカラーフィルタＣＦ、遮光層ＢＭ（図３参照）等を有する。第１基板１０及び第２基板２０は、例えばガラス基板や樹脂基板などの透光性を有する材料で形成される。
【0015】
アレイ基板ＳＵＢ１の第２方向Ｄｙの長さは、対向基板ＳＵＢ２の第２方向Ｄｙの長さよりも長い。図１に示すように、アレイ基板ＳＵＢ１（第１基板１０）は、対向基板ＳＵＢ２（第２基板２０）よりも外側に張り出した部分（張出部）を有する。また、アレイ基板ＳＵＢ１及び対向基板ＳＵＢ２の第２方向Ｄｙの長さは、第１方向Ｄｘの長さより短い。ただし、これに限定されず、アレイ基板ＳＵＢ１及び対向基板ＳＵＢ２の第２方向Ｄｙの長さは、第１方向Ｄｘの長さより長くてもよい。
【0016】
図１に示すように、表示装置２において、表示領域ＤＡの外側に周辺領域ＢＥが設けられている。表示領域ＤＡは、四角形状に形成されているが、表示領域ＤＡの外形の形状は限定されない。例えば、表示領域ＤＡには、角部が曲線状に設けられた略四角形状であってもよく、切り欠きがあってもよく、あるいは表示領域ＤＡが他の多角形状に形成されてもよいし、表示領域ＤＡが円形状あるいは楕円形状などの他の形状に形成されてもよい。
【0017】
表示領域ＤＡは、画像を表示させるための領域であり、複数の画素ＰＸが設けられる領域である。周辺領域ＢＥは、アレイ基板ＳＵＢ１の外周よりも内側で、かつ、表示領域ＤＡよりも外側の領域を示す。なお、周辺領域ＢＥは表示領域ＤＡを囲う枠状であってもよく、その場合、周辺領域ＢＥは額縁領域ともいえる。
【0018】
図２に示すように、アレイ基板ＳＵＢ１の張出部には、表示ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）５０及び配線基板１１４が接続されている。表示ＩＣ５０は、表示装置２の表示及びタッチ検出を制御する制御回路等を含む。また、この例に限らず、表示ＩＣ５０は、配線基板１１４に実装されていてもよい。表示ＩＣ５０の配置は、これに限定されず、例えばモジュール外部の制御基板やフレキシブル基板上に備えられていてもよい。
【0019】
対向基板ＳＵＢ２には、配線基板１１５が接続される。検出ＩＣ５１は配線基板１１５に実装される。検出ＩＣ５１は、検出回路５５（図７参照）を含み、検出電極Ｒｘから検出信号Ｖｄｅｔが供給される。検出ＩＣ５１は、検出信号Ｖｄｅｔに基づいて、指Ｆｇや入力支援装置３等の被検出体を検出することができる。検出ＩＣ５１の配置は、これに限定されず、例えばモジュール外部の制御基板やフレキシブル基板上に備えられていてもよい。
【0020】
配線基板１１４及び配線基板１１５は、例えばフレキシブル配線基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）によって構成される。配線基板１１４は、第１基板１０の複数の端子と接続される。配線基板１１５は、第２基板２０の複数の端子と接続される。
【0021】
図１及び図２に示すように、入力支援装置３は、カバー部材１１１の上面１１１ａに配置（装着）して使用される。ユーザは、表示装置２上に配置された入力支援装置３を操作することで、表示装置２への入力操作を行うことができる。入力支援装置３は、例えばロータリーノブであり、表示装置２の上面１１１ａから見たときの平面視で円環状を有する。表示装置２は、入力支援装置３の平面内での位置や、回転軸ＡＸを中心とした回転操作ＲＴを検出することができる。つまり、本実施形態では、表示領域ＤＡは、複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ（図５参照）が設けられた領域であり、検出領域を兼ねる。
【0022】
図２に示すように、入力支援装置３は、ハウジング３０と、第１電極３１と、第２電極３２と、ＬＣ回路３５と、を含む。ハウジング３０は、例えば、絶縁性の樹脂材料で形成され、内部に空間が設けられた中空の部材である。第１電極３１、第２電極３２及びＬＣ回路３５は、ハウジング３０の内部に設けられる。ＬＣ回路３５は、コンデンサ３３とインダクタ３４とが並列に接続されたＬＣ共振回路を構成する。第１電極３１は、ＬＣ回路３５の一端側（コンデンサ３３とインダクタ３４の一端側の接続部）に接続される。第２電極３２は、ＬＣ回路３５の他端側（コンデンサ３３とインダクタ３４の他端側の接続部）に接続される。表示装置２は、ＬＣ回路３５のＬＣ共振を利用して、第１電極３１及び第２電極３２の位置を検出することができる。
【0023】
なお、ハウジング３０は、回転軸ＡＸと重なる領域に貫通孔が形成された円環状である。ただし、ハウジング３０は、貫通孔を有さない円形状でもよい。図２では、模式的にＬＣ回路３５を表すために、貫通孔を有さない形状としている。
【0024】
なお、図１では、入力支援装置３の他の例として、複数の入力支援装置３Ａ、３Ｂ、３Ｃを示している。入力支援装置３Ａは、ロータリーノブであり、入力支援装置３とは異なり、貫通孔を有さないつまみ状に形成される。入力支援装置３Ｂは、スライダであり、つまみを平面内で変位させることで入力操作を行うことができる。入力支援装置３Ｂは、平面視で、棒状である。入力支援装置３Ｃは、ボタン又は入力キーであり、入力支援装置３Ｃをタッチ、又は押し込み操作を行うことで入力操作を行うことができる。入力検出システム１は、複数の入力支援装置３、３Ａ、３Ｂ、３Ｃの全てが装着されている場合に限定されず、複数の入力支援装置３、３Ａ、３Ｂ、３Ｃの少なくとも１つ以上が設けられていればよい。以下の説明では、入力支援装置３について説明する。ただし、入力支援装置３についての説明は、他の入力支援装置３Ａ、３Ｂ、３Ｃにも適用できる。
【0025】
図３は、表示装置の概略断面構造を表す断面図である。図３は、例えば図２の領域Ａで囲まれた部分の断面図を示している。図３に示すように、表示装置２は、さらに、照明装置ＩＬを備えている。対向基板ＳＵＢ２は、アレイ基板ＳＵＢ１の表面に垂直な方向に対向して配置される。液晶層ＬＣは、アレイ基板ＳＵＢ１と対向基板ＳＵＢ２との間に設けられる。表示機能層である液晶層ＬＣは、第１基板１０と第２基板２０との間に配置される。第３方向Ｄｚにおいて、照明装置ＩＬ、第１偏光板ＰＬ１、アレイ基板ＳＵＢ１、対向基板ＳＵＢ２、第２偏光板ＰＬ２の順に積層される。
【0026】
アレイ基板ＳＵＢ１が照明装置ＩＬと対向し、対向基板ＳＵＢ２が表示面側に位置する。照明装置ＩＬは、アレイ基板ＳＵＢ１に向けて光を照射する。照明装置ＩＬは、例えばサイドライト型バックライトや、直下型バックライトが適用可能である。照明装置ＩＬとしては、種々の形態のものが適用可能であるが、その詳細な構造については説明を省略する。
【0027】
第１偏光板ＰＬ１を含む光学素子は、第１基板１０と対向する。より具体的には、第１偏光板ＰＬ１は、第１基板１０の外面、あるいは、照明装置ＩＬと対向する面に配置される。第２偏光板ＰＬ２を含む光学素子は、第２基板２０と対向する。より具体的には、第２偏光板ＰＬ２は、第２基板２０の外面、あるいは、観察位置側の面に配置される。第１偏光板ＰＬ１の第１偏光軸及び第２偏光板ＰＬ２の第２偏光軸は、例えばＸ－Ｙ平面においてクロスニコルの位置関係にある。なお、第１偏光板ＰＬ１及び第２偏光板ＰＬ２を含む光学素子は、位相差板などの他の光学機能素子を含んでいてもよい。
【0028】
アレイ基板ＳＵＢ１は、第１基板１０の対向基板ＳＵＢ２と対向する側に、絶縁膜１１、１２、１３、１４、１５、画素信号線ＳＬ、画素電極ＰＥ、駆動電極Ｔｘ（共通電極ＣＥ）、第１配向膜ＡＬ１等を備えている。
【0029】
なお、本明細書において、第１基板１０に垂直な方向において、第１基板１０から第２基板２０に向かう方向を「上側」又は単に「上」とする。また、第２基板２０から第１基板１０に向かう方向を「下側」又は単に「下」とする。また、「平面視」とは、第１基板１０に垂直な方向から見た場合の位置関係をいう。
【0030】
絶縁膜１１は、第１基板１０の上に設けられる。絶縁膜１１、１２、１３及び絶縁膜１５は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成された無機絶縁膜である。
【0031】
絶縁膜１２は、絶縁膜１１の上に設けられる。絶縁膜１３は、絶縁膜１２の上に設けられる。画素信号線ＳＬは、絶縁膜１３の上に設けられる。絶縁膜１４は、絶縁膜１３の上に設けられ、画素信号線ＳＬを覆っている。絶縁膜１４は、透光性を有する樹脂材料によって形成され、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。なお、図３では図示されないが、走査線ＧＬは、例えば絶縁膜１２の上に設けられる。
【0032】
駆動電極Ｔｘは、絶縁膜１４の上に設けられる。駆動電極Ｔｘは、表示領域ＤＡに設けられ、スリットにより複数に分割される。駆動電極Ｔｘは、絶縁膜１５によって覆われている。駆動電極Ｔｘは、タッチ検出の駆動電極Ｔｘと、表示における共通電極ＣＥを兼ねる。
【0033】
画素電極ＰＥは、絶縁膜１５の上に設けられ、絶縁膜１５を介して駆動電極Ｔｘと対向している。画素電極ＰＥ及び駆動電極Ｔｘは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透光性を有する導電材料によって形成されている。画素電極ＰＥ及び絶縁膜１５は、第１配向膜ＡＬ１によって覆われている。
【0034】
対向基板ＳＵＢ２は、第２基板２０のアレイ基板ＳＵＢ１と対向する側に、遮光層ＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。対向基板ＳＵＢ２は、第２基板２０のアレイ基板ＳＵＢ１と反対側に検出電極Ｒｘ及び第２偏光板ＰＬ２を備えている。
【0035】
表示領域ＤＡにおいて、遮光層ＢＭは、第２基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。そして、遮光層ＢＭは、画素電極ＰＥとそれぞれ対向する開口部を規定している。画素電極ＰＥは、画素ＰＸの開口部ごとに区画されている。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。
【0036】
カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれは、第２基板２０のアレイ基板ＳＵＢ１と対向する側に位置し、それぞれの端部が遮光層ＢＭに重なっている。一例では、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ赤色、緑色、青色に着色された樹脂材料によって形成されている。
【0037】
オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透光性を有する樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、水平配向性を示す材料によって形成されている。
【0038】
検出電極Ｒｘは、第２基板２０の上に設けられる。検出電極Ｒｘは、例えば導電性材料で形成された金属配線である。あるいは、検出電極Ｒｘは、例えばＩＴＯ等の透光性の導電性材料であってもよい。
【0039】
アレイ基板ＳＵＢ１及び対向基板ＳＵＢ２は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。液晶層ＬＣは、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に封入されている。液晶層ＬＣは、誘電率異方性が負のネガ型液晶材料、あるいは、誘電率異方性が正のポジ型液晶材料によって構成されている。
【0040】
例えば、液晶層ＬＣがネガ型液晶材料である場合であって、液晶層ＬＣに電圧が印加されていない状態では、液晶分子ＬＭは、Ｘ－Ｙ平面内において、その長軸が第１方向Ｄｘに沿う方向に初期配向している。一方、液晶層ＬＣに電圧が印加された状態、つまり、画素電極ＰＥと駆動電極Ｔｘとの間に電界が形成されたオン時において、液晶分子ＬＭは、電界の影響を受けてその配向状態が変化する。オン時において、入射した直線偏光は、その偏光状態が液晶層ＬＣを通過する際に液晶分子ＬＭの配向状態に応じて変化する。
【0041】
図４は、表示領域の画素配列を表す回路図である。アレイ基板ＳＵＢ１には、図４に示す各副画素ＳＰＸのスイッチング素子Ｔｒ、画素信号線ＳＬ、走査線ＧＬ等が形成されている。画素信号線ＳＬは、第２方向Ｄｙに延在する。画素信号線ＳＬは、各画素電極ＰＥ（図３参照）に画素信号ＶＳＧを供給するための配線である。走査線ＧＬは、第１方向Ｄｘに延在する。走査線ＧＬは、各スイッチング素子Ｔｒを駆動する駆動信号（走査信号）を供給するための配線である。
【0042】
画素ＰＸは、複数の副画素ＳＰＸが含まれる。副画素ＳＰＸは、それぞれスイッチング素子Ｔｒ及び液晶層ＬＣの容量を備えている。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。図３に示す画素電極ＰＥと駆動電極Ｔｘとの間に絶縁膜１５が設けられ、これらによって図４に示す保持容量Ｃｓが形成される。
【0043】
カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域が周期的に配列されている。各副画素ＳＰＸに、Ｒ、Ｇ、Ｂの３色の色領域が１組として対応付けられる。そして、３色の色領域に対応する副画素ＳＰＸを１組として画素ＰＸが構成される。なお、カラーフィルタは、４色以上の色領域を含んでいてもよい。この場合、画素ＰＸは、４つ以上の副画素ＳＰＸを含んでいてもよい。
【0044】
図５は、表示装置が有するアレイ基板を模式的に示す平面図である。なお、図５では、駆動電極Ｔｘと検出電極Ｒｘとの関係を説明するために、対向基板ＳＵＢ２に設けられた検出電極Ｒｘの一部を模式的に示している。図５に示すように、画素ＰＸ（副画素ＳＰＸ）は、表示領域ＤＡにマトリクス状に配置されている。画素信号線ＳＬ及び走査線ＧＬは、副画素ＳＰＸが有する画素電極ＰＥ及びスイッチング素子Ｔｒに対応して設けられる。画素信号線ＳＬは、周辺領域ＢＥに設けられた表示ＩＣ５０等の制御回路に接続される。走査線駆動回路５２は、周辺領域ＢＥのうち、第２方向Ｄｙに沿って延在する領域に設けられる。走査線ＧＬは、走査線駆動回路５２に接続される。走査線駆動回路５２は、各画素ＰＸ（副画素ＳＰＸ）のスイッチング素子Ｔｒを駆動する走査信号を走査線ＧＬに供給する回路である。
【0045】
複数の駆動電極Ｔｘは、それぞれ第２方向Ｄｙに延在し、第１方向Ｄｘに配列される。複数の駆動電極Ｔｘは、それぞれ接続配線５３Ａを介して表示ＩＣ５０に接続される。また、複数の検出電極Ｒｘは、それぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに配列される。複数の検出電極Ｒｘは、それぞれ接続配線５３Ｂを介して検出ＩＣ５１に接続される。複数の駆動電極Ｔｘと複数の検出電極Ｒｘとは、平面視で交差して設けられる。複数の駆動電極Ｔｘと複数の検出電極Ｒｘとの交差部分にそれぞれ静電容量が形成される。検出ＩＣ５１は、複数の駆動電極Ｔｘと複数の検出電極Ｒｘとの間の相互静電容量の変化に応じて出力される検出信号Ｖｄｅｔに基づいて、被検出体を検出することができる。
【0046】
図５では、図面を見やすくするために、一部の駆動電極Ｔｘ、検出電極Ｒｘ及び一部の画素ＰＸ（副画素ＳＰＸ）のみ示しているが、駆動電極Ｔｘ、検出電極Ｒｘ及び画素ＰＸは、表示領域ＤＡの全体に配置される。すなわち、１つの駆動電極Ｔｘに重なって複数の画素ＰＸが配置される。また、１つの駆動電極Ｔｘは、複数の画素信号線ＳＬと重なって配置される。
【0047】
駆動電極Ｔｘは、表示期間における画素電極ＰＥに対する共通電極ＣＥと、タッチ検出期間における指Ｆｇや入力支援装置３等の被検出体を検出するための駆動電極Ｔｘと、を兼ねる。具体的には、表示の際に、表示ＩＣ５０は、表示駆動信号ＶＣＯＭを駆動電極Ｔｘに供給する。また、表示ＩＣ５０は、少なくとも駆動信号供給回路５６を備える。駆動信号供給回路５６は、複数の駆動電極Ｔｘに順次検出駆動信号ＶＤを供給する。表示装置２は、表示期間とタッチ検出期間とが交互に繰り返され、期間ごとに駆動電極Ｔｘに供給される信号が切り換えられる。
【0048】
具体的には、指Ｆｇの位置を検出するタッチ検出では、表示ＩＣ５０（駆動信号供給回路５６）は、駆動電極Ｔｘに検出駆動信号ＶＤを供給し、相互静電容量の変化に基づいた検出信号Ｖｄｅｔが検出ＩＣ５１に出力される。これにより、検出ＩＣ５１は、指Ｆｇの接触又は近接を検出する。
【0049】
また、入力支援装置３を検出する入力支援装置検出では、表示ＩＣ５０（駆動信号供給回路５６）は、駆動電極Ｔｘに検出駆動信号ＶＤを供給し、検出ＩＣ５１は、相互静電容量の変化と、入力支援装置３が有するＬＣ回路３５の共振を利用して、入力支援装置３の位置等を検出する。
【0050】
次に、図６から図８を参照して、入力支援装置３の検出方法について説明する。図６は、図２のＶＩ－ＶＩ’断面図である。図６は、入力支援装置３を上面１１１ａ（図１参照）と平行な平面で切断した断面図を模式的に示す。図６に示すように、入力支援装置３は、平面視で円形状である。また、平面視で、第１電極３１と第２電極３２とは、回転軸ＡＸを挟んで反対側に配置される。第１電極３１及び第２電極３２は、平面視で円形状である。ただし、これに限定されず、第１電極３１及び第２電極３２は、四角形状、多角形状等、他の形状でもよい。また、第１電極３１と第２電極３２とは、異なる形状であってもよい。以下の説明において、第１電極３１と第２電極３２との間の最も短い距離を第１距離ｒ１とする。第１電極３１と第２電極３２との間の最も離れた距離を第２距離ｒ２とする。言い換えると、第１距離ｒ１は、第１電極３１及び第２電極３２の内接円の直径に等しい。第２距離ｒ２は、第１電極３１及び第２電極３２の外接円の直径に等しい。第１電極３１及び第２電極３２は、入力支援装置３の回転操作ＲＴにより、回転軸ＡＸを中心とした同心円上を回転可能に設けられる。
【0051】
図６では、ＬＣ回路３５を構成するコンデンサ３３及びインダクタ３４は等価的に示しているが、例えば、ＬＣ回路３５は、基板上に実装されたチップ部品で形成されてもよい。コンデンサ３３及びインダクタ３４は、第１電極３１と第２電極３２との間で、電気的に並列に接続されていればよく、ハウジング３０内でどのような配置であってもよい。
【0052】
図７は、入力支援装置の検出方法を説明するための説明図である。図８は、入力支援装置の検出方法を説明するためのタイミング波形図である。図７に示すように、入力支援装置３の第１電極３１及び第２電極３２は、それぞれ、タッチ検出期間のあるタイミングではアレイ基板ＳＵＢ１の駆動電極Ｔｘ及び対向基板ＳＵＢ２の検出電極Ｒｘと対向して配置される。なお、図７では、模式的に駆動電極Ｔｘと検出電極Ｒｘとを同一基板上に示している。また、第１電極３１と対向する検出電極Ｒｘは省略して示している。
【0053】
第１電極３１と、一方の駆動電極Ｔｘとの間に容量Ｃ１が形成される。一方の駆動電極Ｔｘは、基準電位（例えば、基準電位Ｖｄｃ）に接続される。第２電極３２と、他方の駆動電極Ｔｘとの間に容量Ｃ２が形成される。他方の駆動電極Ｔｘは、スイッチ素子５４Ｂを介して電源電位Ｖｄｄ又は基準電位（例えば、基準電位Ｖｄｃ）に接続される。
【0054】
また、第２電極３２と、検出電極Ｒｘとの間に容量Ｃ３が形成される。検出電極Ｒｘは、スイッチ素子５４Ａを介して検出回路５５又は基準電位（例えば、グランド電位ＧＮＤ）に接続される。さらに、駆動電極Ｔｘと検出電極Ｒｘとの間に相互静電容量Ｃｍが形成される。
【0055】
検出回路５５は、検出ＩＣ５１内に設けられた信号処理回路であり、検出電極Ｒｘから出力された検出信号Ｖｄｅｔ（図８参照）を受け取って、所定の信号処理を行って出力信号Ｖｏを出力する回路である。検出回路５５は、検出信号増幅部６１、容量素子６２及びリセットスイッチ６３を有する。これに限定されず、検出回路５５は、さらに、検出信号増幅部６１から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路（図示しない）等を有していてもよい。なお、図７では、入力支援装置３のＬＣ回路３５は、コンデンサ３３と直列に接続された抵抗素子３６を有する。ただし、抵抗素子３６は、なくてもよい。
【0056】
図７及び図８に示すように、スイッチ素子５４Ｂの動作により、他方の駆動電極Ｔｘには、交流矩形波である検出駆動信号ＶＤが供給される。検出駆動信号ＶＤは高レベル電位の電源電位Ｖｄｄと、低レベル電位の基準電位Ｖｄｃとが、所定の周波数で交互に繰り返し印加される。他方の駆動電極Ｔｘの電位Ｖ３は、検出駆動信号ＶＤに応じて変化する。ここで、検出駆動信号ＶＤに同期して繰り返される期間を、第１期間Ｐ１及び第２期間Ｐ２とする。第１期間Ｐ１は、他方の駆動電極Ｔｘが電源電位Ｖｄｄに接続される期間である。第２期間Ｐ２は、他方の駆動電極Ｔｘが基準電位Ｖｄｃに接続される期間である。電源電位Ｖｄｄは例えば基準電位Ｖｄｃよりも高い電位とされる。
【0057】
検出電極Ｒｘは、相互静電容量Ｃｍに基づいて検出信号Ｖｄｅｔを出力する。具体的には、上述したように、一方の駆動電極Ｔｘは、基準電位（例えば、基準電位Ｖｄｃ）に接続される。これにより、第１期間Ｐ１では、第１電極３１及び第２電極３２に、異なる電位の信号が供給される。また、第１期間Ｐ１では、スイッチ素子５４Ａの切り替え動作により検出電極Ｒｘは検出回路５５と接続される。これにより、相互静電容量Ｃｍに基づいた電位Ｖ２の変化が検出信号Ｖｄｅｔとして、検出電極Ｒｘから検出回路５５に出力される。
【0058】
検出回路５５の検出信号増幅部６１は、検出電極Ｒｘから供給された検出信号Ｖｄｅｔを増幅する。検出信号増幅部６１の非反転入力部には、固定された電位を有する基準電圧が入力され、反転入力端子には、検出電極Ｒｘが接続される。本実施形態では、基準電圧として一方の駆動電極Ｔｘと同じ信号が入力される。また、検出回路５５は、リセットスイッチ６３をオンにすることで、容量素子６２の電荷をリセットすることができる。
【0059】
さらに、検出駆動信号ＶＤはＬＣ回路３５の共振周波数と同じ周波数を有する。このため、他方の駆動電極Ｔｘと重なる第２電極３２も共振周波数で駆動され、ＬＣ回路３５の共振が発生する。これにより、第１期間Ｐ１及び第２期間Ｐ２が繰り返されるにしたがって、検出信号Ｖｄｅｔの振幅が大きくなる。図８に示すように、第１期間Ｐ１が複数回、繰り返されるにしたがって、検出信号Ｖｄｅｔの振幅が大きくなり、検出回路５５からの出力信号Ｖｏの電位は、大きくなるように変化する。
【0060】
一方、入力支援装置３とは異なる指Ｆｇ等の被検出体が、上面１１１ａ（図１参照）に接触又は近接した場合には、相互静電容量Ｃｍの変化に応じて、検出信号Ｖｄｅｔが変化する。つまり、指Ｆｇ等の場合には、共振が生じないため、図８に示すような検出信号Ｖｄｅｔの振幅の経時的な変化が生じない。このように、入力検出システム１は、ＬＣ回路３５のＬＣ共振を利用して、被検出体が、指Ｆｇであるか、入力支援装置３であるかを判定することができる。
【0061】
なお、駆動電極Ｔｘの幅は、第１電極３１及び第２電極３２の第１距離ｒ１及び第２距離ｒ２（図６参照）よりも小さい。これにより、第１電極３１及び第２電極３２は、異なる駆動電極Ｔｘと重なって配置され、第１電極３１と重なる駆動電極Ｔｘ（一方の駆動電極Ｔｘ）には、基準電位Ｖｄｃが供給され、第２電極３２と重なる駆動電極Ｔｘ（他方の駆動電極Ｔｘ）には、検出駆動信号ＶＤが供給される。この結果、第２電極３２は、ＬＣ回路３５の共振を利用して、検出信号Ｖｄｅｔの振幅を大きくすることができる。
【0062】
また、駆動信号供給回路５６は、隣接する複数の駆動電極Ｔｘに同時に検出駆動信号ＶＤを供給し、隣接する複数の駆動電極Ｔｘからなる駆動電極ブロックごとに駆動してもよい。この場合、駆動電極ブロックの幅は、第１電極３１及び第２電極３２の第１距離ｒ１及び第２距離ｒ２（図６参照）よりも小さい。
【0063】
次に、入力検出システム１における、入力支援装置３及び入力支援装置３とは異なる指Ｆｇ等の被検出体の検出方法について説明する。図９は、検出ＩＣの構成例を模式的に示すブロック図である。図９に示すように、検出ＩＣ５１は、表示装置２（タッチセンサ２１）から受け取った検出信号Ｖｄｅｔに基づいて、入力支援装置３及び入力支援装置３とは異なる指Ｆｇ等の被検出体の検出を行う。検出ＩＣ５１は、検出結果に応じて、タッチ検出情報ＴＤ及び入力支援装置検出情報ＫＤの少なくとも一方を演算し、ホストＩＣ１００に出力する。
【0064】
ホストＩＣ１００は、表示装置２の制御を行う回路である。ホストＩＣ１００は、タッチ検出情報ＴＤ及び入力支援装置検出情報ＫＤに基づいて、入力された操作に応じた動作を実行するように表示装置２に指令を出力する。また、検出ＩＣ５１は、ホストＩＣ１００からの制御信号に基づいて、表示ＩＣ５０と同期して動作するように制御される。
【0065】
検出ＩＣ５１は、検出回路５５と、第１演算回路７１と、第２演算回路７２と、判定回路７３と、記憶回路７４と、カウンタ７５と、を有する。検出回路５５は、表示装置２（タッチセンサ２１）から検出信号Ｖｄｅｔを受け取って、信号処理を行う回路である。検出回路５５は、複数の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎ（図１０、図１１参照）を含む出力信号Ｖｏを出力する。具体的には、複数の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎは、検出信号増幅部６１から出力されるアナログ信号から、検出駆動信号ＶＤに同期したタイミングでサンプリングされたデータである。なお、以下の説明では、検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎを区別して説明する必要が無い場合には、単に検出値ＲＧと表す場合がある。
【0066】
また、タッチセンサ２１は、少なくとも複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘで形成される静電容量センサである。タッチセンサ２１は、表示装置２と一体に形成され、表示装置２の基板や電極の一部を共用している。ただし、これに限定されず、タッチセンサ２１は、表示装置２と別体の基板上に複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘが設けられた構成であってもよい。
【0067】
第１演算回路７１は、検出回路５５から出力された出力信号Ｖｏに基づいて、入力支援装置３を検出する回路である。第２演算回路７２は、検出回路５５から出力された出力信号Ｖｏに基づいて、入力支援装置３とは異なる例えば指Ｆｇ等の被検出体を検出する回路である。
【0068】
検出回路５５は、第１演算回路７１に接続され、出力信号Ｖｏは、検出回路５５から第１演算回路７１に出力される。また、第１演算回路７１は、第２演算回路７２に接続され、出力信号Ｖｏは、第１演算回路７１から第２演算回路７２に出力される。言い換えると、検出回路５５、第１演算回路７１及び第２演算回路７２は、この順でシリアル接続され、同じ出力信号Ｖｏに基づいて入力支援装置３の検出、例えば指Ｆｇ等の被検出体の検出を順次行う。なお、第１演算回路７１及び第２演算回路７２の接続は逆であってもよい。
【0069】
第１演算回路７１は、入力支援装置検出情報ＫＤとして、入力支援装置３の有無の情報に加え、入力支援装置３の位置情報、入力支援装置３の回転操作ＲＴ等の入力支援装置３の動作に関する情報を演算することができる。第２演算回路７２は、タッチ検出情報ＴＤとして、指Ｆｇ等の被検出体の有無の情報に加え、指Ｆｇ等の被検出体の位置情報、指Ｆｇ等の被検出体の動作に関する情報を演算することができる。
【0070】
また、第１演算回路７１及び第２演算回路７２は、例えば、被検出体の検出パターンと、記憶回路７４にあらかじめ格納された情報とを比較して、指Ｆｇや入力支援装置３等、いずれの被検出体を検出したかを判定してもよい。ここで、検出パターンは指Ｆｇ、入力支援装置３等の被検出体の形状でもいいし、形状に応じた検出強度等でもよく、第１演算回路７１及び第２演算回路７２は、これらの検出パターンに応じて被検出物の種類（例えば、入力支援装置３、３Ａ、３Ｂ、３Ｃ（図１参照））を判定する機能を有していてもよい。
【0071】
第１演算回路７１は、入力支援装置検出情報ＫＤに含まれる情報に応じて、座標演算回路や信号処理回路を備えていてもよい。なお、第１演算回路７１は、入力支援装置検出情報ＫＤとして差分値ＶＮ（図１０参照）を出力してもよい。この場合、入力支援装置３の位置情報、入力支援装置３の回転操作ＲＴ等の入力支援装置３の動作に関する情報は、ホストＩＣ１００等の外部回路で演算してもよい。
【0072】
同様に、第２演算回路７２は、タッチ検出情報ＴＤに必要な情報に応じて、座標演算回路や信号処理回路を備えていてもよい。なお、第２演算回路７２は、タッチ検出情報ＴＤとして加算値ＶＴ（図１１参照）を出力してもよい。この場合、指Ｆｇ等の被検出体の位置情報、指Ｆｇ等の被検出体の動作に関する情報は、ホストＩＣ１００等の外部回路で演算してもよい。なお、第１演算回路７１及び第２演算回路７２の詳細な動作例については、図１０、１１で後述する。
【0073】
判定回路７３は、第１演算回路７１で演算された差分値ＶＮ（図１０参照）と、記憶回路７４に格納された第１検出基準値ＴＨ１とを比較して、入力支援装置３の検出の有無を判定する回路である。また、判定回路７３は、第２演算回路７２で演算された加算値ＶＴ（図１１参照）と、記憶回路７４に格納された第２検出基準値ＴＨ２とを比較して、指Ｆｇ等の被検出体のタッチ検出の有無を判定する回路である。判定回路７３は、第１演算回路７１及び第２演算回路７２のそれぞれに対応して、２つの回路として設けられていてもよいし、第１演算回路７１及び第２演算回路７２のそれぞれに組み込まれていてもよい。
【0074】
記憶回路７４は、第１テーブル８１、第２テーブル８２、第１検出基準値ＴＨ１、第２検出基準値ＴＨ２を格納する回路である。第１テーブル８１は、複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎからなる第１フィルタＦＬ１（図１０参照）に関する情報である。第２テーブル８２は、複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎからなる第２フィルタＦＬ２（図１１参照）に関する情報である。第１検出基準値ＴＨ１は、入力支援装置３の検出の有無を判定する基準値（閾値）である。第２検出基準値ＴＨ２は、指Ｆｇ等の被検出体のタッチ検出の有無を判定する基準値（閾値）である。また、記憶回路７４は、複数の検出値ＲＧを含む出力信号Ｖｏを一時的に格納する出力信号記憶領域８３を有する。
【0075】
カウンタ７５は、検出回路５５が出力する検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎの数を計測する回路である。第１演算回路７１及び第２演算回路７２は、カウンタ７５からの情報に基づいて、出力信号Ｖｏから必要な数（例えば１検出フレーム分）の複数の検出値ＲＧを取得して、演算を行うことができる。
【0076】
図１０は、第１演算回路の演算方法を説明するための説明図である。図１０に示すように、入力支援装置３が検出領域（表示領域ＤＡ）上に配置された場合には、ＬＣ回路３５のＬＣ共振により、出力信号Ｖｏの検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎは、検出駆動信号ＶＤのパルスごとに、すなわち、所定期間ごとに経時的に大きくなる。第１演算回路７１は、少なくとも２つの検出値ＲＧの差分値ＶＮを演算し、差分値ＶＮに基づいて入力支援装置３を検出する。
【0077】
具体的には、第１演算回路７１は、検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎと、第１テーブル８１の第１フィルタＦＬ１と、を掛け合わせてノイズ除去を行う。第１フィルタＦＬ１は、窓関数であり、出力信号Ｖｏに含まれる複数の検出値ＲＧから、演算に必要な検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎの成分を切り出すことができる。第１フィルタＦＬ１は、極性が異なる正符号の第１フィルタＦＬ１－ｐと、負符号の第１フィルタＦＬ１－ｍとを含む。正符号の第１フィルタＦＬ１－ｐと、負符号の第１フィルタＦＬ１－ｍとは、それぞれｎ個のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎと、ｎ個のフィルタ値－Ｆ１、－Ｆ２、・・・、－Ｆｎを有する。
【0078】
第１演算回路７１は、出力信号Ｖｏに含まれる前半の検出値ＲＧ１（Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｎ）と、負符号の第１フィルタＦＬ１－ｍとを掛け合わせる。また、第１演算回路７１は、出力信号Ｖｏに含まれる後半の検出値ＲＧ２（Ｒｎ＋１、Ｒｎ＋２、Ｒｎ＋３、・・・、Ｒ２ｎ）と、正符号の第１フィルタＦＬ１－ｐとを掛け合わせる。入力支援装置３が配置された場合には、図１０に示すように、後半の検出値ＲＧ２は、前半の検出値ＲＧ１よりも大きい。
【0079】
第１演算回路７１は、これらの値を合計して差分値ＶＮ＝－Ｒ１Ｆ１－Ｒ２Ｆ２・・・－ＲｎＦｎ＋Ｒｎ＋１Ｆ１＋Ｒｎ＋２Ｆ２・・・＋Ｒ２ｎＦｎを演算する。すなわち、差分値ＶＮは、後半の検出値ＲＧ２に第１フィルタＦＬ１を掛け合わせた値と、前半の検出値ＲＧ１に第１フィルタＦＬ１を掛け合わせた値との差分の値である。
【0080】
判定回路７３は、差分値ＶＮと第１検出基準値ＴＨ１とを比較し、差分値ＶＮが第１検出基準値ＴＨ１以上の場合に、ＬＣ回路３５のＬＣ共振が発生した、すなわち、入力支援装置３が検出されたと判定する。一方、判定回路７３は、差分値ＶＮが第１検出基準値ＴＨ１よりも小さい場合、ＬＣ回路３５のＬＣ共振が発生していない、すなわち、入力支援装置３が検出されないと判定する。
【0081】
このように、第１演算回路７１は、複数の検出値ＲＧを含む出力信号Ｖｏを受け取って、前半の検出値ＲＧ１（第１グループの複数の検出値ＲＧ）の合計と、後半の検出値ＲＧ（第２グループの複数の検出値ＲＧ）の合計との差分値ＶＮを演算することで、入力支援装置３の有無を検出することができる。
【0082】
なお、図１０に示す第１演算回路７１の演算方法は、あくまで一例であり、適宜変更することもできる。例えば、第１演算回路７１は、前半の検出値ＲＧ１の平均値を演算し、後半の検出値ＲＧ２の平均値を演算し、それぞれの平均値に第１フィルタＦＬ１を掛け合わせてもよい。
【0083】
また、第１演算回路７１は、出力信号Ｖｏが有する全ての検出値ＲＧを用いて差分値ＶＮを演算しているが、これに限定されない。第１演算回路７１は、前半の検出値ＲＧ１の範囲を小さくしｍ個（ｍ＜ｎ）の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｍを差分値ＶＮの演算に用いてもよい。また、第１演算回路７１は、後半の検出値ＲＧ２の範囲を小さくしてｍ個の検出値Ｒｎ＋１、Ｒｎ＋２、Ｒｎ＋３、・・・、Ｒｎ＋ｍを差分値ＶＮの演算に用いてもよい。あるいは、ｍ個（ｍ＜ｎ）のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｍを有する第１フィルタＦＬ１を用意して、第１演算回路７１は、第１フィルタＦＬ１と、前半の検出値ＲＧ１及び後半の検出値ＲＧ２と掛け合わせてもよい。これにより、（ｎ－ｍ）個の検出値ＲＧはフィルタ処理により除去され、差分値ＶＮには含まれない。この場合、差分値ＶＮのシグナル値を大きくすることができる。
【0084】
また、図１０に示す例では、前半の検出値ＲＧ１の数及び後半の検出値ＲＧ２の数は、それぞれ、出力信号Ｖｏが有する全ての検出値ＲＧの数の１／２であるが、これに限定されない。第１演算回路７１は、前半の検出値ＲＧ１の範囲を大きくし、後半の検出値ＲＧ２の範囲を大きくして差分値ＶＮを演算してもよい。つまり、一部の検出値ＲＧ（例えば検出値Ｒｎ、Ｒｎ＋１近傍の中央部の検出値ＲＧ）は、前半の検出値ＲＧ１及び後半の検出値ＲＧ２の両方に含まれてもよい。例えば、ｔ個（ｎ＜ｔ）のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｔを有する第１フィルタＦＬ１を用意して、検出値ＲＧと掛け合わせることで、（ｔ－ｎ）個の中央部の検出値ＲＧは負符号の第１フィルタＦＬ１－ｍと正符号の第１フィルタＦＬ１－ｐとの両方に掛け合わされる。この場合、差分値ＶＮのノイズを小さくすることができる。
【0085】
図１１は、第２演算回路の演算方法を説明するための説明図である。図１１に示すように、入力支援装置３とは異なる例えば指Ｆｇ等の被検出体が検出領域（表示領域ＤＡ）に接触又は近接した場合には、ＬＣ共振が発生しない。このため、出力信号Ｖｏの検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎは、検出駆動信号ＶＤのパルスごとの変化を示さず、指Ｆｇ等の被検出体の存在による相互静電容量Ｃｍ（図７参照）に応じて変化する。図１１では、複数の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎが一定である、すなわち、指Ｆｇ等の被検出体が検出領域に接触し、固定された状態の例を示している。
【0086】
第２演算回路７２は、少なくとも２つの検出値ＲＧの加算値ＶＴを演算し、加算値ＶＴに基づいて入力支援装置３とは異なる指Ｆｇ等の被検出体を検出する。具体的には、第１演算回路７１は、検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎと、第２テーブル８２の第２フィルタＦＬ２と、を掛け合わせてノイズ除去を行う。第２フィルタＦＬ２は、窓関数であり、出力信号Ｖｏに含まれる複数の検出値ＲＧから、演算に必要な検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ２ｎの成分を切り出すことができる。第２フィルタＦＬ２は、２ｎ個のフィルタ値Ｆ１、Ｆ２、Ｆ３、・・・、Ｆ２ｎを含む。つまり、第２フィルタＦＬ２は、出力信号Ｖｏの全ての検出値ＲＧに対応して設けられる。本実施形態では、第２フィルタＦＬ２が有するフィルタ値の数は、第１フィルタＦＬ１が有するフィルタ値の数よりも多い。
【0087】
第２演算回路７２は、フィルタ処理を行ったそれぞれの値を合計し、加算値ＶＴ＝Ｒ１Ｆ１＋Ｒ２Ｆ２・・・＋ＲｎＦｎ＋Ｒｎ＋１Ｆｎ＋１＋Ｒｎ＋２Ｆｎ＋２・・・＋Ｒ２ｎＦ２ｎを演算する。すなわち、加算値ＶＴは、検出値ＲＧに第２フィルタＦＬ２を掛け合わせた値を加算した値である。
【0088】
判定回路７３は、加算値ＶＴと第２検出基準値ＴＨ２（ベースラインともいう）とを比較し、加算値ＶＴが第２検出基準値ＴＨ２以上の場合に、指Ｆｇが検出領域に接触又は近接した、すなわち、指Ｆｇのタッチ検出が有ると判定する。一方、判定回路７３は、加算値ＶＴが第２検出基準値ＴＨ２よりも小さい場合、指Ｆｇが検出領域に非接触である、すなわち、指Ｆｇのタッチ検出が無いと判定する。
【0089】
なお、図１１に示す第２演算回路７２の演算方法は、あくまで一例であり、適宜変更することもできる。例えば、第２演算回路７２は、複数の検出値ＲＧの平均値を演算してもよい。また、第２演算回路７２は、出力信号Ｖｏの一部の検出値ＲＧを加算して加算値ＶＴを演算してもよい。たとえば、ｍ個（ｍ＜２ｎ）のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｍを有する第２フィルタＦＬ２を用意して、検出値ＲＧと掛け合わせてもよい。これにより、（２ｎ－ｍ）個の検出値ＲＧはフィルタ処理により除去され、加算値ＶＴには加算されない。
【0090】
次に図９から図１２を参照して、入力検出システムの検出方法について説明する。図１２は、入力検出システムの検出方法を説明するためのフローチャートである。まず、検出回路５５は、タッチセンサ２１から検出信号Ｖｄｅｔを取得する（ステップＳＴ１１）。検出回路５５は、検出信号Ｖｄｅｔの信号処理を行い、複数の検出値ＲＧを含む出力信号Ｖｏを第１演算回路７１に出力する。
【0091】
次に、第１演算回路７１は、図１０にて説明したように、検出回路５５から受け取った出力信号Ｖｏと、記憶回路７４から受け取った第１テーブル８１とに基づいて、検出値ＲＧの差分値ＶＮを演算する（ステップＳＴ１２）。第１演算回路７１は、複数の検出値ＲＧを含む出力信号Ｖｏを第２演算回路７２に出力する。
【0092】
次に、第２演算回路７２は、図１１にて説明したように、第１演算回路７１から受け取った出力信号Ｖｏと、記憶回路７４から受け取った第２テーブル８２とに基づいて、検出値ＲＧの加算値ＶＴを演算する（ステップＳＴ１３）。
【0093】
判定回路７３は、入力支援装置３の検出の有無を判定する（ステップＳＴ１４）。具体的には、判定回路７３は、第１演算回路７１から受け取った差分値ＶＮと、記憶回路７４から受け取った第１検出基準値ＴＨ１とを比較する。差分値ＶＮが第１検出基準値ＴＨ１以上の場合、すなわち入力支援装置３の検出が有りの場合（ステップＳＴ１４、Ｙｅｓ）、第１演算回路７１は、入力支援装置３の位置、入力支援装置３の角度（回転操作ＲＴ）を演算する（ステップＳＴ１５）。また、第１演算回路７１は、入力支援装置３が検出された位置で、指Ｆｇ等の被検出体の検出を実行しない指令を、第２演算回路７２に出力してもよい。
【0094】
差分値ＶＮが第１検出基準値ＴＨ１よりも小さい場合、すなわち入力支援装置３の検出が無い場合（ステップＳＴ１４、Ｎｏ）、第１演算回路７１は入力支援装置３に関する情報の演算を省略する。
【0095】
次に、判定回路７３は、指Ｆｇ等の被検出体のタッチ検出の有無を判定する（ステップＳＴ１６）。具体的には、判定回路７３は、第２演算回路７２から受け取った加算値ＶＴと、記憶回路７４から受け取った第２検出基準値ＴＨ２とを比較する。加算値ＶＴが第２検出基準値ＴＨ２以上の場合、すなわち指Ｆｇ等の被検出体のタッチ検出が有りの場合（ステップＳＴ１６、Ｙｅｓ）、第２演算回路７２は、指Ｆｇ等の被検出体の位置を演算する（ステップＳＴ１７）。
【0096】
加算値ＶＴが第２検出基準値ＴＨ２よりも小さい場合、すなわち指Ｆｇ等の被検出体のタッチ検出が無い場合（ステップＳＴ１６、Ｎｏ）、第２演算回路７２は、指Ｆｇ等の被検出体の位置を省略する。第１演算回路７１及び第２演算回路７２は、演算結果（入力支援装置検出情報ＫＤ、タッチ検出情報ＴＤ）をホストＩＣ１００に出力して、１フレームの検出を終了する。
【0097】
なお、図１２に示した検出方法はあくまで一例であり、適宜変更することができる。例えば、ステップＳＴ１２とステップＳＴ１３の順番は逆であってもよい。この場合、検出回路５５、第２演算回路７２及び第１演算回路７１の順に直列に接続される。すなわち、第２演算回路７２が検出回路５５から出力信号Ｖｏを受け取り、第１演算回路７１が第２演算回路７２から出力信号Ｖｏを受け取ってもよい。また、ステップＳＴ１４、ＳＴ１５と、ステップＳＴ１６、ＳＴ１７の順番も逆であってもよい。
【0098】
以上説明したように、入力検出システム１は、検出領域（表示領域ＤＡ）に配列された複数の電極（複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ）と、複数の電極（複数の駆動電極Ｔｘ）に検出駆動信号ＶＤを供給する駆動信号供給回路５６と、複数の電極（複数の検出電極Ｒｘ）からの信号（検出信号Ｖｄｅｔ）を検出する検出回路５５と、ＬＣ回路３５と、ＬＣ回路３５に接続され、複数の電極（複数の駆動電極Ｔｘ）とそれぞれ重なって配置される第１電極３１及び第２電極３２と、を含む入力支援装置３と、検出回路５５から出力された出力信号Ｖｏに基づいて、入力支援装置３を検出する第１演算回路７１と、出力信号Ｖｏに基づいて、入力支援装置３とは異なる被検出体を検出する第２演算回路７２と、を有する。
【0099】
検出回路５５は、第１演算回路７１に接続され、第１演算回路７１は、第２演算回路７２に接続され、出力信号Ｖｏは、検出回路５５から第１演算回路７１に出力され、第１演算回路７１から第２演算回路７２に出力される。
【0100】
これによれば、入力検出システム１は、共通の出力信号Ｖｏに基づいて、第１演算回路７１及び第２演算回路７２のそれぞれで入力支援装置３及び入力支援装置３とは異なる例えば指Ｆｇ等の被検出体を検出することができる。つまり、駆動信号供給回路５６は、一定の周波数の検出駆動信号ＶＤで駆動することができ、被検出体の種類ごとに、検出駆動信号ＶＤの周波数をＬＣ回路３５の共振周波数と、非共振周波数とに分けて駆動する必要がない。
【0101】
したがって、入力検出システム１は、検出駆動信号ＶＤの周波数を被検出体ごとに変える駆動に比べて、１検出フレームの検出に要する時間を短くすることができる。言い換えると、入力検出システム１は、検出駆動信号ＶＤの周波数を被検出体ごとに変える駆動に比べて、検出のレポートレートの低下を抑制することができる。なお、検出のレポートレートとは、検出領域全体の複数の駆動電極Ｔｘを走査する１検出フレームを繰り返し実行する周波数である。
【0102】
（第２実施形態）
図１３は、第２実施形態に係る入力検出システムにおける、検出ＩＣの構成例を模式的に示すブロック図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１３は、第２実施形態に係る入力検出システムにおける、検出ＩＣの構成例を模式的に示すブロック図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
【0103】
上述した第１実施形態では、検出回路５５、第１演算回路７１及び第２演算回路７２は、シリアル接続されていたが、これに限定されない。図１３に示すように、第２実施形態の入力検出システム１Ａでは、第１演算回路７１及び第２演算回路７２は、検出回路５５にパラレル接続されている。検出回路５５は、第１演算回路７１及び第２演算回路７２に接続され、出力信号Ｖｏは、検出回路５５から第１演算回路７１及び第２演算回路７２のそれぞれに出力される。
【0104】
図１４は、第２実施形態に係る入力検出システムの検出方法を説明するためのフローチャートである。なお、図１４に示すステップＳＴ１１からステップＳＴ１７は、図１２に示したステップＳＴ１１からステップＳＴ１７と同様である。
【0105】
図１４に示すように、第１演算回路７１及び判定回路７３は、検出回路５５から受け取った出力信号Ｖｏに基づいて、ステップＳＴ１２、ＳＴ１４、ＳＴ１５を実行し入力支援装置３の検出を行う。これに並行して、第２演算回路７２及び判定回路７３は、検出回路５５から受け取った出力信号Ｖｏに基づいて、ステップＳＴ１３、ＳＴ１６、ＳＴ１７を実行し指Ｆｇ等の被検出体の検出を行う。
【0106】
なお、ステップＳＴ１２、ＳＴ１４、ＳＴ１５と、ステップＳＴ１３、ＳＴ１６、ＳＴ１７とは、互いに独立して行う場合に限定されず、適宜必要に応じて相互に情報のやりとりを行ってもよい。例えば、第１実施形態と同様に、第１演算回路７１は、入力支援装置３の位置等の情報を、第２演算回路７２に送信してもよい。あるいは、第２演算回路７２は、指Ｆｇ等の被検出体の位置情報を第１演算回路７１に送信してもよい。
【0107】
以上のように、第２実施形態では、第１演算回路７１及び第２演算回路７２は、共通の出力信号Ｖｏに基づいて、図１０、図１１にて上述した演算を並行して実行できる。したがって、第２実施形態の入力検出システム１Ａでは、第１実施形態に比べて、入力支援装置３の検出及び指Ｆｇ等の被検出体の検出に要する時間を短縮することができる。
【0108】
（第３実施形態）
図１５は、第３実施形態に係る入力検出システムにおける、第１演算回路の演算方法を説明するための説明図である。上述した第１実施形態では、第１演算回路７１は、正符号の第１フィルタＦＬ１－ｐと、負符号の第１フィルタＦＬ１－ｍとを用いて、複数の検出値ＲＧの差分値ＶＮを演算したが、これに限定されない。
図１５は、第３実施形態に係る入力検出システムにおける、第１演算回路の演算方法を説明するための説明図である。上述した第１実施形態では、第１演算回路７１は、正符号の第１フィルタＦＬ１－ｐと、負符号の第１フィルタＦＬ１－ｍとを用いて、複数の検出値ＲＧの差分値ＶＮを演算したが、これに限定されない。
【0109】
図１５に示すように、第３実施形態に係る入力検出システム１Ｂにおいて、第１演算回路７１は、記憶回路７４から１つの第１フィルタＦＬ１を含む第１テーブル８１を受け取る。第１フィルタＦＬ１が有する複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎは、いずれも同じ極性（正符号）の値である。
【0110】
第１演算回路７１は、２つの検出値ＲＧを差分して得られる差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１を演算する。図１５に示す例では、複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１は、隣接する２つの検出値ＲＧの差分により得られた値である。また、複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１は、異なる検出値ＲＧの組み合わせで演算されている。具体的には、差分データＱ１は、Ｑ１＝Ｒ２－Ｒ１で表される。以下、同様に、差分データＱ２は、Ｑ２＝Ｒ３－Ｒ２、差分データＱ３は、Ｑ３＝Ｒ４－Ｒ３、差分データＱｎ－１は、Ｑｎ－１＝Ｒｎ－Ｒｎ－１と表される。複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１は、検出値ＲＧの数よりも少なく、例えば（ｎ－１）個である。
【0111】
第１演算回路７１は、複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１と、第１テーブル８１の第１フィルタＦＬ１（複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎ－１）とを掛け合わせる。複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎ－１の数は、（ｎ－１）個である。第１演算回路７１は、これらの値を合計して差分値ＶＮ＝－Ｒ１Ｆ１＋Ｒ２（Ｆ１－Ｆ２）＋Ｒ３（Ｆ２－Ｆ３）＋・・・＋ＲｎＦｎ－１を演算する。
【0112】
本実施形態では、複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１のそれぞれは、等しい期間で隣接する検出値ＲＧの差分であり、複数の検出値ＲＧの傾きを表しているともいえる。すなわち、複数の検出値ＲＧの傾きが所定の基準値よりも大きい場合に、判定回路７３は、入力支援装置３の検出が有ると判定し、複数の検出値ＲＧの傾きが所定の基準値よりも小さい場合に、判定回路７３は、入力支援装置３の検出が無いと判定できる。
【0113】
あるいは、第１演算回路７１は、検出値Ｒｎを含まない（ｎ－１）個の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｎ－１と、複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎ－１と、を掛け合わせた値ＶＮ１（＝Ｒ１Ｆ１＋Ｒ２Ｆ２＋Ｒ３Ｆ３・・・＋Ｒｎ－１Ｆｎ－１）を演算する。また、第１演算回路７１は、検出値Ｒ１を含まない（ｎ－１）個の検出値Ｒ２、Ｒ３、Ｒ４、・・・、Ｒｎと、複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎ－１と、を掛け合わせた値ＶＮ２（＝Ｒ２Ｆ１＋Ｒ３Ｆ２＋Ｒ４Ｆ３・・・＋ＲｎＦｎ－１）を演算する。値ＶＮ１と値ＶＮ２との差分（ＶＮ２－ＶＮ１）は、図１５に示す差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１に基づく差分値ＶＮと等価である。言い換えると、第１実施形態（図１０）において、前半の検出値ＲＧ１として検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｎ－１を選択し、後半の検出値ＲＧ２として検出値Ｒ２、Ｒ３、Ｒ４、・・・、Ｒｎを選択した場合と等価になる。
【0114】
本実施形態では、上述した第１実施形態に比べて、第１演算回路７１は１つの第１フィルタＦＬ１で差分値ＶＮを演算できる。また、第１フィルタＦＬ１は、第２演算回路７２が用いる第２フィルタＦＬ２と共用できる。すなわち、１つの第１フィルタＦＬ１（又は第２フィルタＦＬ２）で、第１演算回路７１による入力支援装置３の検出と、第２演算回路７２による指Ｆｇ等の被検出体の検出を行うことができる。
【0115】
第３実施形態の第１演算回路７１の演算方法は、上述した第１実施形態における検出回路５５、第１演算回路７１及び第２演算回路７２がシリアル接続された構成に適用してもよいし、第２実施形態の第１演算回路７１及び第２演算回路７２がパラレル接続された構成に適用してもよい。
【0116】
（第４実施形態）
図１６は、第４実施形態に係る入力検出システムにおける、検出ＩＣの構成例を模式的に示すブロック図である。図１６に示すように、第４実施形態に係る入力検出システム１Ｃでは、検出ＩＣ５１は、フィッティング処理回路７７を有する。また、検出ＩＣ５１は、上述した第１演算回路７１及び第２演算回路７２に換えて、演算回路７０を有する。
図１６は、第４実施形態に係る入力検出システムにおける、検出ＩＣの構成例を模式的に示すブロック図である。図１６に示すように、第４実施形態に係る入力検出システム１Ｃでは、検出ＩＣ５１は、フィッティング処理回路７７を有する。また、検出ＩＣ５１は、上述した第１演算回路７１及び第２演算回路７２に換えて、演算回路７０を有する。
【0117】
フィッティング処理回路７７は、検出回路５５から出力された出力信号Ｖｏが有する複数の検出値ＲＧと、時間との関係をフィッティングして近似式を演算する回路である。本実施形態では、出力信号Ｖｏが有する複数の検出値ＲＧは、順次、検出回路５５から記憶回路７４の出力信号記憶領域８３に格納される。所定の数の検出値ＲＧ（例えば検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｎ）が検出された後に、検出値ＲＧは記憶回路７４からフィッティング処理回路７７に出力される。
【0118】
図１７は、第４実施形態に係る入力検出システムにおける、フィッティング処理回路の演算方法を説明するための説明図である。フィッティング処理回路７７は、複数の検出値ＲＧを用いて、最小二乗法等により一次関数ｙ＝ａｘ＋ｂでフィッティングし、近似式の情報としてパラメータａ、ｂを求める。ここで、ｙは、複数の検出値ＲＧの電圧値に対応し、ｘは、時間に対応する。パラメータａは、複数の検出値ＲＧと、時間との関係における、検出値ＲＧの傾きを示し、パラメータｂは検出値ＲＧの切片を示す。
【0119】
フィッティング処理回路７７は、複数の検出値ＲＧにフィッティングすることで得られたパラメータａ、ｂを検出値として演算回路７０に出力する。判定回路７３は、パラメータａと第１検出基準値ＴＨ１とを比較して、パラメータａが第１検出基準値ＴＨ１以上の場合に、入力支援装置３の検出が有ると判定する。また、判定回路７３は、パラメータａが第１検出基準値ＴＨ１よりも小さい場合に、入力支援装置３の検出が無いと判定する。すなわち、判定回路７３は、複数の検出値ＲＧの傾きに基づいて、入力支援装置３の検出の有無を判定する。
【0120】
判定回路７３は、パラメータｂと第２検出基準値ＴＨ２とを比較して、パラメータｂが第２検出基準値ＴＨ２以上、かつ、パラメータａが第１検出基準値ＴＨ１よりも小さい場合に、指Ｆｇ等の被検出体の検出が有ると判定する。また、判定回路７３は、パラメータｂが第２検出基準値ＴＨ２よりも小さい場合に、指Ｆｇ等の被検出体の検出が無いと判定する。すなわち、判定回路７３は、複数の検出値ＲＧの切片に基づいて、指Ｆｇ等の被検出体の検出の有無を判定する。
【0121】
演算回路７０は、判定回路７３での判定結果に基づいて、入力支援装置３の検出が有った場合に入力支援装置検出情報ＫＤを演算し、指Ｆｇ等の被検出体の検出が有った場合にタッチ検出情報ＴＤを演算する。
【0122】
本実施形態では、フィッティング処理回路７７で検出されたパラメータａ、ｂにより、入力支援装置３の検出及び指Ｆｇ等の被検出体の検出を行う例を説明した。ただし、これに限定されず、フィッティング処理回路７７で検出されたパラメータａ、ｂにより、入力支援装置３の検出を行い、指Ｆｇ等の被検出体の検出は、図１１に示した加算値ＶＴを演算して判定してもよい。
【0123】
（第５実施形態）
図１８は、第５実施形態に係る入力支援装置の構成を説明するための説明図である。図１８に示すように、第５実施形態に係る入力検出システム１Ｄでは、入力支援装置３のインダクタ３４の抵抗成分３８が直列に接続された構成について説明する。
図１８は、第５実施形態に係る入力支援装置の構成を説明するための説明図である。図１８に示すように、第５実施形態に係る入力検出システム１Ｄでは、入力支援装置３のインダクタ３４の抵抗成分３８が直列に接続された構成について説明する。
【0124】
図１９は、第５実施形態に係る入力検出システムにおける、第１演算回路の演算方法を説明するための説明図である。図１９に示すように、抵抗成分３８の存在によって、出力信号Ｖｏの検出値ＲＧが飽和する場合がある。出力信号Ｖｏは、複数の検出値ＲＧと時間との関係において、複数の検出値ＲＧが第１傾きで変化する線形領域と、第１傾きよりも小さい第２傾きを有する飽和領域とを有する。図１９では、線形領域は、例えば検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｋからなる領域である。飽和領域は、例えば検出値Ｒｋ＋１、Ｒｋ＋２、・・・、Ｒｎ－１、Ｒｎからなる領域である。なお、ｋはｎよりも小さい自然数である。なお、ＬＣ回路３５のインピーダンス特性が既知の場合には、線形領域及び飽和領域の範囲をあらかじめ算出して記憶回路７４に格納してもよい。
【0125】
上述した第３実施形態と同様に、第１演算回路７１は、線形領域の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｋ及び飽和領域の検出値Ｒｋ＋１、Ｒｋ＋２、・・・、Ｒｎ－１、Ｒｎに亘って複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｎ－１を演算する。差分データＱ１は、Ｑ１＝Ｒ２－Ｒ１、差分データＱ２は、Ｑ２＝Ｒ３－Ｒ２、差分データＱ３は、Ｑ３＝Ｒ４－Ｒ３、差分データＱｋは、Ｑｋ＝Ｒｋ＋１－Ｒｋ、差分データＱｋ＋１は、Ｑｋ＋１＝Ｒｋ＋２－Ｒｋ＋１、差分データＱｎ－１は、Ｑｎ－１＝Ｒｎ－Ｒｎ－１、と表される。
【0126】
第１演算回路７１は、複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｋ、・・・、Ｑｎ－１と、第１テーブル８１の第１フィルタＦＬ１（複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎ－１）とを掛け合わせる。複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｎ－１の数は、（ｎ－１）個である。複数の検出値ＲＧの第１演算回路７１は、これらの値を合計して差分値ＶＮ＝－Ｒ１Ｆ１＋Ｒ２（Ｆ１－Ｆ２）＋Ｒ３（Ｆ２－Ｆ３）＋・・・＋ＲｎＦｎ－１を演算する。
【0127】
本実施形態では、飽和領域の差分データＱｋ＋１、・・・、Ｑｎ－１は、それぞれ、線形領域の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｋよりも小さい値となる。このため、出力信号Ｖｏが線形領域及び飽和領域を有する場合であっても、飽和領域の差分データＱｋ＋１、・・・、Ｑｎ－１の演算により、飽和領域の検出値Ｒｋ＋１、Ｒｋ＋２、・・・、Ｒｎ－１、Ｒｎは実質的にキャンセルされる。したがって、第１フィルタＦＬ１を掛け合わせて差分値ＶＮを演算することで、第１演算回路７１は、線形領域の検出値ＲＧの傾きを良好に検出することができる。
【0128】
（第６実施形態）
図２０は、第６実施形態に係る入力検出システムにおける、第１演算回路の演算方法を説明するための説明図である。図２０に示すように、第６実施形態に係る入力検出システム１Ｅでは、上述した第５実施形態に比べて、飽和領域の検出値Ｒｋ＋１、Ｒｋ＋２、・・・、Ｒｎ－１、Ｒｎを演算に用いない点が異なる。
図２０は、第６実施形態に係る入力検出システムにおける、第１演算回路の演算方法を説明するための説明図である。図２０に示すように、第６実施形態に係る入力検出システム１Ｅでは、上述した第５実施形態に比べて、飽和領域の検出値Ｒｋ＋１、Ｒｋ＋２、・・・、Ｒｎ－１、Ｒｎを演算に用いない点が異なる。
【0129】
すなわち、第１演算回路７１は、線形領域の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｋの差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｋ－１を演算する。第１演算回路７１は、複数の差分データＱ１、Ｑ２、Ｑ３、・・・、Ｑｋ－１と、第１テーブル８１の第１フィルタＦＬ１（複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｋ－１とを掛け合わせる。本実施形態では、複数のフィルタ値Ｆ１、Ｆ２、・・・、Ｆｋ－１の数は、（ｋ－１）個であり、出力信号Ｖｏの飽和領域の検出値Ｒｋ＋１、Ｒｋ＋２、・・・、Ｒｎ－１、Ｒｎに対応するフィルタ値Ｆは有さない、すなわち、飽和領域の検出値Ｒｋ＋１、Ｒｋ＋２、・・・、Ｒｎ－１、Ｒｎに対応するフィルタ値Ｆ＝０である。複数の検出値ＲＧの第１演算回路７１は、これらの値を合計して差分値ＶＮ＝－Ｒ１Ｆ１＋Ｒ２（Ｆ１－Ｆ２）＋Ｒ３（Ｆ２－Ｆ３）＋・・・＋ＲｋＦｋ－１を演算する。
【0130】
本実施形態では、出力信号Ｖｏが線形領域及び飽和領域を有する場合であっても、線形領域の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｋを用いて差分値ＶＮを演算することで、第１演算回路７１は、線形領域の検出値ＲＧの傾きを良好に検出することができる。また、全ての検出値ＲＧから差分データＱを演算する場合に比べて、第１演算回路７１は、演算量を抑制することができる。
【0131】
なお、第５実施形態及び第６実施形態では、差分データＱを演算する例を示したが、これに限定されない。第１演算回路７１は、線形領域及び飽和領域を有する出力信号Ｖｏ（検出値ＲＧ）に、第１実施形態と同様の演算方法を適用することができる。例えば、第１演算回路７１は、飽和領域の検出値ＲＧに正符号の第１フィルタＦＬ１－ｐを掛け合わせ、線形領域の検出値ＲＧに負符号の第１フィルタＦＬ１－ｍを掛け合わせる演算を行ってもよい。あるいは、第１演算回路７１は、飽和領域の検出値ＲＧと線形領域の検出値ＲＧとで分けずに、２つの検出値ＲＧのグループを任意に選択してもよい。
【0132】
（第７実施形態）
また、第５実施形態及び第６実施形態では、上述した第４実施形態の演算方法と組み合わせることも可能である。図２１は、第７実施形態に係る入力検出システムにおける、フィッティング処理回路の演算方法を説明するための説明図である。図２１に示す第７実施形態に係る入力検出システム１Ｆでは、第４実施形態（図１６）に係る入力検出システム１Ｃと同様に、検出ＩＣ５１はフィッティング処理回路７７を有している。
また、第５実施形態及び第６実施形態では、上述した第４実施形態の演算方法と組み合わせることも可能である。図２１は、第７実施形態に係る入力検出システムにおける、フィッティング処理回路の演算方法を説明するための説明図である。図２１に示す第７実施形態に係る入力検出システム１Ｆでは、第４実施形態（図１６）に係る入力検出システム１Ｃと同様に、検出ＩＣ５１はフィッティング処理回路７７を有している。
【0133】
フィッティング処理回路７７は、線形領域及び飽和領域を有する出力信号Ｖｏの検出値ＲＧを用いて、最小二乗法等により関数ｆ（ｘ、ａ）でフィッティングを行う。例えば、関数ｆ（ｘ、ａ）が一次関数の場合、関数ｆ（ｘ、ａ）＝ａ１ｘ＋ａ０と表される。パラメータａ１は、複数の検出値ＲＧと、時間との関係における、検出値ＲＧの傾きを示し、パラメータａ０は検出値ＲＧの切片を示すフィッティング処理回路７７は、求められたパラメータａ＝（ａ１、ａ０）を演算回路７０（図１６参照）に出力する。ただし、関数ｆ（ｘ、ａ）は二次関数、三次関数等でもよい。
【0134】
なお、第７実施形態において、上述した第６実施形態と同様に、フィッティング処理回路７７は、線形領域の検出値Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｋを用いてフィッティングを行ってもよい。
【0135】
（第８実施形態）
上述した第１実施形態から第７実施形態では、駆動電極Ｔｘと検出電極Ｒｘとを有する相互静電容量方式のタッチセンサ２１（表示装置２）上に入力支援装置３が配置される例を説明したが、これに限定されない。タッチセンサ２１（表示装置２）は、自己静電容量方式（セルフ方式）であってもよい。
上述した第１実施形態から第７実施形態では、駆動電極Ｔｘと検出電極Ｒｘとを有する相互静電容量方式のタッチセンサ２１（表示装置２）上に入力支援装置３が配置される例を説明したが、これに限定されない。タッチセンサ２１（表示装置２）は、自己静電容量方式（セルフ方式）であってもよい。
【0136】
図２２は、第８実施形態に係る表示装置が有するアレイ基板を模式的に示す平面図である。図２２に示すように、第８実施形態に係る入力検出システム１Ｇにおいて、アレイ基板ＳＵＢ１は、複数の検出電極ＤＥを有する。複数の検出電極ＤＥは、表示領域ＤＡにマトリクス状に配置されている。
【0137】
センサ配線５８は、検出電極ＤＥのそれぞれに対応して設けられ、コンタクトホールＣＮを介して検出電極ＤＥと接続される。複数のセンサ配線５８は、それぞれ第２方向Ｄｙに沿って延在し、第１方向Ｄｘに配列される。センサ配線５８及び画素信号線ＳＬは、周辺領域ＢＥに設けられた表示ＩＣ５０に接続される。
【0138】
検出電極ＤＥは、表示における共通電極と、入力支援装置３や指Ｆｇ等の被検出体を検出する駆動電極Ｔｘ及び検出電極Ｒｘと、を兼ねる。また、表示ＩＣ５０は、図９等に示す検出ＩＣ５１の機能を備えていてもよい。あるいは、表示ＩＣ５０とは別に、検出ＩＣ５１が設けられていてもよい。
【0139】
表示の際に、表示ＩＣ５０は、表示駆動信号ＶＣＯＭを検出電極ＤＥに供給する。また、入力支援装置３や指Ｆｇ等の被検出体の検出では、表示ＩＣ５０の駆動信号供給回路５６は、複数のセンサ配線５８を介して検出電極ＤＥに検出駆動信号ＶＤを供給する。検出電極ＤＥは、検出電極ＤＥの自己静電容量の変化及びＬＣ回路３５の共振に基づいて、複数のセンサ配線５８を介して検出信号Ｖｄｅｔを出力する。表示ＩＣ５０（又は検出ＩＣ５１）は、検出信号Ｖｄｅｔを信号処理することで得られた複数の検出値ＲＧ（出力信号Ｖｏ）に基づいて、入力支援装置３や指Ｆｇ等の被検出体を検出する。
【0140】
なお、自己静電容量方式のタッチ検出では、タッチセンサ２１は、全ての検出電極ＤＥに検出駆動信号ＶＤを供給して指Ｆｇ等の検出を行うことができる。一方、入力支援装置３の検出では、ＬＣ回路３５の共振を発生させるように、複数の検出電極ＤＥに順次検出駆動信号ＶＤを供給する。
【0141】
図２３は、第８実施形態に係る入力支援装置と複数の検出電極との配置関係を模式的に示す平面図である。なお、図２３では、検出駆動信号ＶＤが供給される検出電極ＤＥにハッチングを付けて示している。図２３に示すように、入力支援装置３は、複数の検出電極ＤＥと重なって配置される。第１電極３１は、複数の検出電極ＤＥのうち少なくとも１つの検出電極ＤＥ（例えば、検出電極グループＧＤＥ４）と重なって配置される。また、第２電極３２は、第１電極３１が重なる検出電極ＤＥとは異なる検出電極ＤＥ（例えば、検出電極グループＧＤＥ２）と重なって配置される。
【0142】
表示ＩＣ５０は、第２方向Ｄｙに並んで配置される複数の検出電極ＤＥ（例えば、検出電極グループＧＤＥ２）に、同時に検出駆動信号ＶＤを供給する。表示ＩＣ５０は、検出駆動信号ＶＤが供給された検出電極ＤＥと第１方向Ｄｘに隣り合う検出電極ＤＥ（例えば、検出電極グループＧＤＥ１、ＧＤＥ３、ＧＤＥ４）には、同時に基準電位Ｖｄｃを供給する。
【0143】
ここで、４列の検出電極グループＧＤＥをひとまとまりの検出電極ブロックＢＫとして、複数の検出電極ブロックＢＫは第１方向Ｄｘに配列される。表示ＩＣ５０は、第１方向Ｄｘに配列される複数の検出電極ブロックＢＫのそれぞれで、同じパターンで検出駆動信号ＶＤを供給する。検出電極グループＧＤＥ（ｎ）、ＧＤＥ（ｎ＋１）、ＧＤＥ（ｎ＋２）、ＧＤＥ（ｎ＋３）を有する検出電極ブロックＢＫｍにおいて、表示ＩＣ５０は、検出電極グループＧＤＥ（ｎ）、ＧＤＥ（ｎ＋１）、ＧＤＥ（ｎ＋２）、ＧＤＥ（ｎ＋３）に時分割的に検出駆動信号ＶＤを供給する。
【0144】
これにより、入力支援装置３が複数の検出電極ＤＥと重なって配置された場合に、第１電極３１と重なる検出電極ＤＥ（例えば、検出電極グループＧＤＥ４）には、基準電位Ｖｄｃが供給され、第２電極３２と重なる検出電極ＤＥ（例えば、検出電極グループＧＤＥ２）には、検出駆動信号ＶＤが供給される。この結果、第２電極３２は、ＬＣ回路３５の共振を利用して、検出信号Ｖｄｅｔの振幅を大きくすることができる。
【0145】
なお、図２３に示す複数の検出電極ＤＥの駆動方法はあくまで一例であり、検出駆動信号ＶＤを供給する検出電極ＤＥはどのような配列、順番、個数であってもよい。また、本実施形態においても、上述した第１実施形態から第７実施形態の検出方法及び演算方法を採用することができる。
【0146】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
【符号の説明】
【0147】
１、１Ａ 入力検出システム
２ 表示装置
２１ タッチセンサ
３、３Ａ、３Ｂ、３Ｃ 入力支援装置
１０ 第１基板
２０ 第２基板
３０ ハウジング
３１ 第１電極
３２ 第２電極
３５ ＬＣ回路
５０ 表示ＩＣ
５１ 検出ＩＣ
５５ 検出回路
５６ 駆動信号供給回路
７０ 演算回路
７１ 第１演算回路
７２ 第２演算回路
７３ 判定回路
７４ 記憶回路
７５ カウンタ
７７ フィッティング処理回路
１００ ホストＩＣ
Ｒｘ 検出電極
Ｔｘ 駆動電極
ＲＧ、ＲＧ１、ＲＧ２、Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｎ、Ｒ２ｎ 検出値
ＶＮ 差分値
Ｖｏ 出力信号
ＶＴ 加算値
ＴＨ１ 第１検出基準値
ＴＨ２ 第２検出基準値
ＦＬ１、ＦＬ１－ｐ、ＦＬ１－ｍ 第１フィルタ
ＦＬ２ 第２フィルタ
２ 表示装置
２１ タッチセンサ
３、３Ａ、３Ｂ、３Ｃ 入力支援装置
１０ 第１基板
２０ 第２基板
３０ ハウジング
３１ 第１電極
３２ 第２電極
３５ ＬＣ回路
５０ 表示ＩＣ
５１ 検出ＩＣ
５５ 検出回路
５６ 駆動信号供給回路
７０ 演算回路
７１ 第１演算回路
７２ 第２演算回路
７３ 判定回路
７４ 記憶回路
７５ カウンタ
７７ フィッティング処理回路
１００ ホストＩＣ
Ｒｘ 検出電極
Ｔｘ 駆動電極
ＲＧ、ＲＧ１、ＲＧ２、Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｎ、Ｒ２ｎ 検出値
ＶＮ 差分値
Ｖｏ 出力信号
ＶＴ 加算値
ＴＨ１ 第１検出基準値
ＴＨ２ 第２検出基準値
ＦＬ１、ＦＬ１－ｐ、ＦＬ１－ｍ 第１フィルタ
ＦＬ２ 第２フィルタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】