(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022065374
(43)【公開日】2022-04-27
(54)【発明の名称】半導体装置の製造方法、プローブピンおよび試験装置
(51)【国際特許分類】
G01R 31/26 20200101AFI20220420BHJP
G01R 1/067 20060101ALI20220420BHJP
【ＦＩ】
G01R31/26 J
G01R1/067 B
G01R1/067 C
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2020173905
(22)【出願日】2020-10-15
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】特許業務法人筒井国際特許事務所
(72)【発明者】
【氏名】石井 稔二
【テーマコード（参考）】
2G003
2G011
【Ｆターム（参考）】
2G003AA07
2G003AD09
2G003AG01
2G003AG03
2G003AG08
2G003AG12
2G003AH05
2G011AA04
2G011AA08
2G011AA09
2G011AA12
2G011AB01
2G011AB03
2G011AB07
2G011AE01
(57)【要約】
【課題】半導体装置の製造コストを抑制する。
【解決手段】プローブピンＰＢは、半導体装置ＰＫＧのリードＬＤに接触させるための複数のプランジャＰＲ１と、テスト基板ＴＢの電極ＥＬに接触させるためのプランジャＰＲ２と、複数のプランジャＰＲ１とプランジャＰＲ２との間に配置されたバネＳＰとを有している。複数のプランジャＰＲ１は、プランジャＰＲ２に設けられた孔部に挿入されている。複数のプランジャＰＲ１の先端部ＳＴ１がリードＬＤと接触し、プランジャＰＲ２の先端部ＳＴ２がテスト基板ＴＢの電極ＥＬと接触することにより、半導体装置ＰＫＧのリードＬＤとテスト基板ＴＢの電極ＥＬとがプローブピンＰＢを介して電気的に接続される。
【選択図】図４
【解決手段】プローブピンＰＢは、半導体装置ＰＫＧのリードＬＤに接触させるための複数のプランジャＰＲ１と、テスト基板ＴＢの電極ＥＬに接触させるためのプランジャＰＲ２と、複数のプランジャＰＲ１とプランジャＰＲ２との間に配置されたバネＳＰとを有している。複数のプランジャＰＲ１は、プランジャＰＲ２に設けられた孔部に挿入されている。複数のプランジャＰＲ１の先端部ＳＴ１がリードＬＤと接触し、プランジャＰＲ２の先端部ＳＴ２がテスト基板ＴＢの電極ＥＬと接触することにより、半導体装置ＰＫＧのリードＬＤとテスト基板ＴＢの電極ＥＬとがプローブピンＰＢを介して電気的に接続される。
【選択図】図４
【特許請求の範囲】
【請求項1】
（ａ）外部端子を有する半導体装置を準備する工程、
（ｂ）プローブピンを介して前記半導体装置の前記外部端子を試験基板の電極に電気的に接続して、前記半導体装置の電気的試験を行う工程、
を備える、半導体装置の製造方法であって、
前記試験基板は、第１主面と、前記第１主面とは反対側の第２主面と、前記第１主面に形成された電極と、を有し、
前記プローブピンは、前記外部端子に接触させるための複数の第１のプランジャと、前記電極に接触させるための第２のプランジャと、前記複数の第１のプランジャと前記第２のプランジャとの間に配置された弾性体部と、を有し、
前記複数の第１のプランジャのそれぞれは、第１先端部と、前記第１先端部とは反対側の第１端部と、を有し、
前記第２のプランジャは、第２先端部と、前記第２先端部とは反対側の第２端部と、を有し、
前記複数の第１のプランジャの前記第１端部は、前記第２のプランジャの前記第２端部に設けられた孔部に挿入され、
前記（ｂ）工程では、前記複数の第１のプランジャのそれぞれの前記第１先端部が前記外部端子と接触し、前記第２のプランジャの前記第２先端部が前記電極と接触することにより、前記半導体装置の前記外部端子と前記試験基板の前記電極とが前記プローブピンを介して電気的に接続される、半導体装置の製造方法。
（ｂ）プローブピンを介して前記半導体装置の前記外部端子を試験基板の電極に電気的に接続して、前記半導体装置の電気的試験を行う工程、
を備える、半導体装置の製造方法であって、
前記試験基板は、第１主面と、前記第１主面とは反対側の第２主面と、前記第１主面に形成された電極と、を有し、
前記プローブピンは、前記外部端子に接触させるための複数の第１のプランジャと、前記電極に接触させるための第２のプランジャと、前記複数の第１のプランジャと前記第２のプランジャとの間に配置された弾性体部と、を有し、
前記複数の第１のプランジャのそれぞれは、第１先端部と、前記第１先端部とは反対側の第１端部と、を有し、
前記第２のプランジャは、第２先端部と、前記第２先端部とは反対側の第２端部と、を有し、
前記複数の第１のプランジャの前記第１端部は、前記第２のプランジャの前記第２端部に設けられた孔部に挿入され、
前記（ｂ）工程では、前記複数の第１のプランジャのそれぞれの前記第１先端部が前記外部端子と接触し、前記第２のプランジャの前記第２先端部が前記電極と接触することにより、前記半導体装置の前記外部端子と前記試験基板の前記電極とが前記プローブピンを介して電気的に接続される、半導体装置の製造方法。
【請求項2】
請求項１記載の半導体装置の製造方法において、
前記複数の第１のプランジャのそれぞれは、第１フランジ部を更に有し、
前記第２のプランジャは、第２フランジ部を更に有し、
前記弾性体部はバネからなり、
前記バネは、前記複数の第１のプランジャの前記第１フランジ部と、前記第２のプランジャの前記第２フランジ部との間に配置されている、半導体装置の製造方法。
前記複数の第１のプランジャのそれぞれは、第１フランジ部を更に有し、
前記第２のプランジャは、第２フランジ部を更に有し、
前記弾性体部はバネからなり、
前記バネは、前記複数の第１のプランジャの前記第１フランジ部と、前記第２のプランジャの前記第２フランジ部との間に配置されている、半導体装置の製造方法。
【請求項3】
請求項１記載の半導体装置の製造方法において、
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、半円形状である、半導体装置の製造方法。
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、半円形状である、半導体装置の製造方法。
【請求項4】
請求項１記載の半導体装置の製造方法において、
前記２つの第１のプランジャは、断面形状を構成する半円の円弧同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
前記２つの第１のプランジャは、断面形状を構成する半円の円弧同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
【請求項5】
請求項１記載の半導体装置の製造方法において、
前記２つの第１のプランジャは、断面形状を構成する半円の直線の辺同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
前記２つの第１のプランジャは、断面形状を構成する半円の直線の辺同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
【請求項6】
請求項１記載の半導体装置の製造方法において、
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、円弧状に曲がった板形状である、半導体装置の製造方法。
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、円弧状に曲がった板形状である、半導体装置の製造方法。
【請求項7】
請求項６記載の半導体装置の製造方法において、
前記２つの第１のプランジャは、断面形状を構成する円弧の外面同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
前記２つの第１のプランジャは、断面形状を構成する円弧の外面同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
【請求項8】
請求項７記載の半導体装置の製造方法において、
前記２つの第１のプランジャは、断面形状を構成する円弧の内面同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
前記２つの第１のプランジャは、断面形状を構成する円弧の内面同士が互いに対向するように、隣り合っている、半導体装置の製造方法。
【請求項9】
請求項１記載の半導体装置の製造方法において、
前記孔部は、テーパ形状を有する、半導体装置の製造方法。
前記孔部は、テーパ形状を有する、半導体装置の製造方法。
【請求項10】
請求項１記載の半導体装置の製造方法において、
前記孔部内において、前記複数の第１のプランジャのそれぞれの断面形状は、扇形形状である、半導体装置の製造方法。
前記孔部内において、前記複数の第１のプランジャのそれぞれの断面形状は、扇形形状である、半導体装置の製造方法。
【請求項11】
請求項１記載の半導体装置の製造方法において、
前記プローブピンは、ソケットに収容されている、半導体装置の製造方法。
前記プローブピンは、ソケットに収容されている、半導体装置の製造方法。
【請求項12】
半導体装置の外部端子に接触させるプローブピンであって、
前記プローブピンは、
前記外部端子に接触させるための複数の第１のプランジャと、
第２のプランジャと、
前記複数の第１のプランジャと前記第２のプランジャとの間に配置された弾性体部と、
を備え、
前記複数の第１のプランジャのそれぞれは、前記外部端子に接触させるための第１先端部と、前記第１先端部とは反対側の第１端部と、を有し、
前記複数の第１のプランジャの前記第１端部は、前記第２のプランジャの端部に設けられた孔部に挿入されている、プローブピン。
前記プローブピンは、
前記外部端子に接触させるための複数の第１のプランジャと、
第２のプランジャと、
前記複数の第１のプランジャと前記第２のプランジャとの間に配置された弾性体部と、
を備え、
前記複数の第１のプランジャのそれぞれは、前記外部端子に接触させるための第１先端部と、前記第１先端部とは反対側の第１端部と、を有し、
前記複数の第１のプランジャの前記第１端部は、前記第２のプランジャの端部に設けられた孔部に挿入されている、プローブピン。
【請求項13】
外部端子を有する半導体装置の電気的試験を行うための試験装置であって、
試験基板と、
プローブピンと、
前記プローブピンを収容するソケットと、
を備え、
前記試験基板は、第１主面と、前記第１主面とは反対側の第２主面と、前記第１主面に形成された電極と、を有し、
前記プローブピンは、前記外部端子に接触させるための複数の第１のプランジャと、前記電極に接触させるための第２のプランジャと、前記複数の第１のプランジャと前記第２のプランジャとの間に配置された弾性体部と、を有し、
前記複数の第１のプランジャのそれぞれは、前記外部端子に接触させるための第１先端部と、前記第１先端部とは反対側の第１端部と、を有し、
前記第２のプランジャは、前記電極に接触させるための第２先端部と、前記第２先端部とは反対側の第２端部と、を有し、
前記複数の第１のプランジャの前記第１端部は、前記第２のプランジャの前記第２端部に設けられた孔部に挿入されている、試験装置。
試験基板と、
プローブピンと、
前記プローブピンを収容するソケットと、
を備え、
前記試験基板は、第１主面と、前記第１主面とは反対側の第２主面と、前記第１主面に形成された電極と、を有し、
前記プローブピンは、前記外部端子に接触させるための複数の第１のプランジャと、前記電極に接触させるための第２のプランジャと、前記複数の第１のプランジャと前記第２のプランジャとの間に配置された弾性体部と、を有し、
前記複数の第１のプランジャのそれぞれは、前記外部端子に接触させるための第１先端部と、前記第１先端部とは反対側の第１端部と、を有し、
前記第２のプランジャは、前記電極に接触させるための第２先端部と、前記第２先端部とは反対側の第２端部と、を有し、
前記複数の第１のプランジャの前記第１端部は、前記第２のプランジャの前記第２端部に設けられた孔部に挿入されている、試験装置。
【請求項14】
請求項１３記載の試験装置において、
前記複数の第１のプランジャのそれぞれは、第１フランジ部を更に有し、
前記第２のプランジャは、第２フランジ部を更に有し、
前記弾性体部はバネからなり、
前記バネは、前記複数の第１のプランジャの前記第１フランジ部と、前記第２のプランジャの前記第２フランジ部との間に配置されている、試験装置。
前記複数の第１のプランジャのそれぞれは、第１フランジ部を更に有し、
前記第２のプランジャは、第２フランジ部を更に有し、
前記弾性体部はバネからなり、
前記バネは、前記複数の第１のプランジャの前記第１フランジ部と、前記第２のプランジャの前記第２フランジ部との間に配置されている、試験装置。
【請求項15】
請求項１４記載の試験装置において、
前記複数の第１のプランジャは、互いに独立して動くことが可能である、試験装置。
前記複数の第１のプランジャは、互いに独立して動くことが可能である、試験装置。
【請求項16】
請求項１３記載の試験装置において、
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、半円形状である、試験装置。
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、半円形状である、試験装置。
【請求項17】
請求項１６記載の試験装置において、
前記２つの第１のプランジャは、断面形状を構成する半円の円弧同士が互いに対向するように、隣り合っている、試験装置。
前記２つの第１のプランジャは、断面形状を構成する半円の円弧同士が互いに対向するように、隣り合っている、試験装置。
【請求項18】
請求項１３記載の試験装置において、
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、円弧状に曲がった板形状である、試験装置。
前記複数の第１のプランジャの数は２つであり、
前記孔部内において、前記２つの第１のプランジャのそれぞれの断面形状は、円弧状に曲がった板形状である、試験装置。
【請求項19】
請求項１８記載の試験装置において、
前記２つの第１のプランジャは、断面形状を構成する円弧の外面同士が互いに対向するように、隣り合っている、試験装置。
前記２つの第１のプランジャは、断面形状を構成する円弧の外面同士が互いに対向するように、隣り合っている、試験装置。
【請求項20】
請求項１３記載の試験装置において、
前記孔部は、テーパ形状を有する、試験装置。
前記孔部は、テーパ形状を有する、試験装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法、プローブピンおよび試験装置に関し、例えば、プローブピンを使用して半導体装置の検査を行う技術に適用して有効な技術に関する。
【背景技術】
【0002】
特開２０１７－２６５０５号公報（特許文献１）、特開２０１９－１２４５６６号公報（特許文献２）および特開２０１９－２１９３５０号公報（特許文献３）には、半導体装置の外部端子にプローブピンを接触させて半導体装置の電気的試験を行う技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１７－２６５０５号公報
【特許文献2】特開２０１９－１２４５６６号公報
【特許文献3】特開２０１９－２１９３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体装置の製造工程では、不良品を除外するために、半導体装置の外部端子にプローブピンを接触させて、半導体装置の電気的試験を行っている。この際、プローブピンと半導体装置の外部端子との接触が的確に行われないと、半導体装置の電気的試験の信頼性が低下する虞がある。
【0005】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0006】
一実施の形態によれば、プローブピンを介して半導体装置の外部端子を試験基板の電極に電気的に接続して、半導体装置の電気的試験を行う。前記プローブピンは、前記外部端子に接触させるための複数の第１のプランジャと、前記電極に接触させるための第２のプランジャと、前記複数の第１のプランジャと前記第２のプランジャとの間に配置された弾性体部と、を有する。前記複数の第１のプランジャは、前記第２のプランジャに設けられた孔部に挿入されている。
【発明の効果】
【0007】
一実施の形態によれば、半導体装置の電気的試験の信頼性を向上させることができる。
【図面の簡単な説明】
【0008】
【図1】一実施の形態の半導体装置の断面図である。
【図2】一実施の形態の試験装置の構成を模式的に示す説明図ある。
【図5】一実施の形態のプローブピンの側面図である。
【図6】一実施の形態のプローブピンの側面図である。
【図7】一実施の形態のプローブピンの側面図である。
【図8】一実施の形態のプローブピンの側面図である。
【図9】一実施の形態のプローブピンの側面図である。
【図10】一実施の形態のプローブピンの側面図である。
【図11】一実施の形態のプローブピンの断面図である。
【図12】一実施の形態のプローブピンの断面図である。
【図13】一実施の形態のプローブピンの断面図である。
【図14】一実施の形態のプローブピンの断面図である。
【図15】一実施の形態のプローブピンの断面図である。
【図16】検討例の試験装置の部分拡大断面図である。
【図17】検討例のプローブピンの断面図である。
【図18】検討例のプローブピンの断面図である。
【図19】第１変形例のプローブピンの断面図である。
【図20】第１変形例のプローブピンの断面図である。
【図21】プローブピンを構成する複数のプランジャの先端部を示す平面図である。
【図22】プローブピンを構成する複数のプランジャの先端部を示す平面図である。
【図23】プローブピンを構成する複数のプランジャの先端部を示す平面図である。
【図24】プローブピンを構成する複数のプランジャの先端部を示す平面図である。
【図25】プローブピンを構成する複数のプランジャの先端部を示す平面図である。
【図26】プローブピンを構成する複数のプランジャの先端部を示す平面図である。
【図27】他の実施の形態のプローブピンの断面図である。
【図28】他の実施の形態のプローブピンの断面図である。
【図29】他の実施の形態のプローブピンの断面図である。
【図30】他の実施の形態のプローブピンの断面図である。
【図31】他の実施の形態のプローブピンの断面図である。
【図32】他の実施の形態のプローブピンの断面図である。
【発明を実施するための形態】
【0009】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0010】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0011】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0012】
【0013】
図１に示されるように、本実施の形態の半導体装置ＰＫＧは、半導体チップＣＰと、半導体チップＣＰを搭載するダイパッド（チップ搭載部）ＤＰと、導電体によって形成された複数のリード（リード部）ＬＤと、これらを封止する封止部ＭＲとを有している。
【0014】
封止部（封止樹脂部）ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。
【0015】
複数のリードＬＤは、導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。複数のリードＬＤのそれぞれは、一部が封止部ＭＲ内に封止され、他の一部が封止部ＭＲの側面から封止部ＭＲの外部に突出している。以下では、リードＬＤのうちの封止部ＭＲ内に位置する部分をインナリード部と呼び、リードＬＤのうちの封止部ＭＲ外に位置する部分をアウタリード部と呼ぶものとする。
【0016】
なお、本実施の形態の半導体装置ＰＫＧは、各リードＬＤの一部（アウタリード部）が封止部ＭＲの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではなく、例えば、封止部ＭＲの側面から各リードＬＤがほとんど突出せず、かつ封止部ＭＲの下面で各リードＬＤの一部が露出した構成（ＱＦＮ型の構成）などを採用することもできる。
【0017】
複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面から封止部ＭＲ外に突出している。各リードＬＤのアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲの下面とほぼ同一平面上に位置するように折り曲げ加工されている。リードＬＤのアウタリード部は、半導体装置ＰＫＧの外部接続用端子部（外部端子）として機能する。
【0018】
ダイパッドＤＰは導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。ダイパッドＤＰの上面上には、半導体チップＣＰが、その表面を上に向け、かつ、その裏面をダイパッドＤＰに向けた状態で搭載されている。半導体チップＣＰ１（の裏面）は、接着層（接合材）ＤＢを介してダイパッドＤＰに接着されて固定されている。半導体チップＣＰは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
【0019】
半導体チップＣＰは、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。
【0020】
半導体チップＣＰの表面には、複数のパッド電極ＰＤが形成されている。半導体チップＣＰ複数のパッド電極ＰＤは、複数のリードＬＤ（のインナリード部）とボンディングワイヤＢＷを介して電気的に接続されている。すなわち、各ボンディングワイヤＢＷの両端のうち、一方の端部は半導体チップＣＰのパッド電極ＰＤに接続され、他方の端部は、リードＬＤのインナリード部に接続されている。ボンディングワイヤＢＷは、導電性を有しており、好ましくは金（Ａｕ）線または銅（Ｃｕ）線またはアルミニウム（Ａｌ）線などの金属細線からなる。ボンディングワイヤＢＷは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
【0021】
＜半導体装置の製造工程＞
本実施の形態の半導体装置の製造工程は、上記図１に示される半導体装置（被検査体）ＰＫＧを準備する工程と、上記図１に示される半導体装置（被検査体）ＰＫＧに電気的試験を実施する工程（検査工程）と、を有する。
本実施の形態の半導体装置の製造工程は、上記図１に示される半導体装置（被検査体）ＰＫＧを準備する工程と、上記図１に示される半導体装置（被検査体）ＰＫＧに電気的試験を実施する工程（検査工程）と、を有する。
【0022】
半導体装置ＫＧを準備する工程は、リードフレームのダイパッドＤＰ上に半導体チップＣＰを搭載する工程（ダイボンディング工程）と、半導体チップＣＰの複数のパッド電極ＰＤとリードフレームの複数のリードＬＤ（のインナリード部）とを複数のボンディングワイヤＢＷを介して電気的に接続する工程（ワイヤボンディング工程）と、を含む。半導体装置ＫＧを準備する工程は、半導体チップＣＰ、ダイパッドＤＰ、複数のボンディングワイヤＢＷおよび複数のリードＬＤ（のインナリード部）を封止部ＭＲで封止する工程（モールド工程）と、リードフレームから複数のリードＬＤを切断する工程と、複数のリードＬＤを折り曲げ加工する工程と、を更に含む。
【0023】
半導体装置ＰＫＧに電気的試験を実施する工程（検査工程）では、以下に説明する試験装置ＴＳを用いて、半導体装置ＰＫＧに対して電気的試験を行う。この工程を、電気的試験工程またはテスト工程と呼ぶ。
【0024】
＜試験装置＞
図２は、半導体装置ＰＫＧに対して電気的試験を行うための試験装置（電気的試験装置、検査装置、テスタ）ＴＳの構成を模式的に示す説明図ある。図３は、図２に示される試験装置ＴＳのソケットＳＫ周辺を拡大して示す要部拡大断面図である。図４は、図３の一部を拡大して示す部分拡大断面図であり、図３に示されるプローブピンＰＢとリードＬＤとの接続部分の周辺を拡大して示してある。図５～図１０は、プローブピンＰＢの側面図であり、図１１～図１５は、プローブピンＰＢの断面図である。
図２は、半導体装置ＰＫＧに対して電気的試験を行うための試験装置（電気的試験装置、検査装置、テスタ）ＴＳの構成を模式的に示す説明図ある。図３は、図２に示される試験装置ＴＳのソケットＳＫ周辺を拡大して示す要部拡大断面図である。図４は、図３の一部を拡大して示す部分拡大断面図であり、図３に示されるプローブピンＰＢとリードＬＤとの接続部分の周辺を拡大して示してある。図５～図１０は、プローブピンＰＢの側面図であり、図１１～図１５は、プローブピンＰＢの断面図である。
【0025】
なお、図５と図７と図９とは、プローブピンＰＢを見る方向が相違している。図１１および図１２に示される矢印ＹＧ１の方向からプローブピンＰＢを見た場合が、図５に対応し、図１１および図１２に示される矢印ＹＧ２の方向からプローブピンＰＢを見た場合が、図７に対応し、図１１および図１２に示される矢印ＹＧ３の方向からプローブピンＰＢを見た場合が、図９に対応している。また、図６は、図５のプローブピンＰＢにおいてバネＳＰを透視（省略）した場合に対応し、図８は、図７のプローブピンＰＢにおいてバネＳＰを透視（省略）した場合に対応し、図１０は、図９のプローブピンＰＢにおいてバネＳＰを透視（省略）した場合に対応している。また、図１１は、図６に示されるＡ１－Ａ１線の位置での断面図に対応し、図１２は、図６に示されるＡ２－Ａ２線の位置での断面図に対応している。また、図１３は、図１１および図１２に示されるＢ１－Ｂ１線の位置での断面図に対応し、図１４は、図１１および図１２に示されるＢ２－Ｂ２線の位置での断面図に対応し、図１５は、図１１および図１２に示されるＢ３－Ｂ３線の位置での断面図に対応している。また、図１２～図１５の断面図では、簡略化のために、バネＳＰの図示は省略してある。
【0026】
図２に示されるように、本実施の形態の試験装置ＴＳは、半導体装置ＰＫＧを収容するソケット（収容部）ＳＫ、ソケットＳＫを介して半導体装置ＰＫＧと電気的に接続されるテスト基板（試験基板、配線基板、パフォーマンスボード）ＴＢ、およびテスト基板ＴＢと電気的に接続されるテストヘッドＨＥを備える。テストヘッドＨＥには、半導体装置ＰＫＧとの間で信号や試験電圧の入出力を行うテスト回路が形成され、テスト基板ＴＢおよびソケットＳＫを介して半導体装置ＰＫＧと電気的に接続される。
【0027】
また、本実施の形態では、テストヘッドＨＥの隣には制御部（テスタ本体）ＣＬが配置され、制御部ＣＬはテストヘッドＨＥと電気的に接続されている。制御部ＣＬには、電気的試験工程を制御する制御回路が形成されており、制御部ＣＬにより、例えば、テストヘッドＨＥと半導体装置ＰＫＧの相対位置の制御や、あるいは、複数の半導体装置ＰＫＧを連続的に試験するための制御などが行われる。他の形態として、テストヘッドＨＥの内部に制御回路を形成することもできる。
【0028】
図３に示されるように、テスト基板ＴＢは、テストヘッドＨＥの上面上に固定されている。また、テスト基板ＴＢは、テストヘッドＨＥの上面上に配置された、複数のコネクタ端子（端子）ＣＴを介してテストヘッドＨＥに形成されたテスト回路と電気的に接続されている。
【0029】
また、テスト基板ＴＢは、ソケットＳＫが搭載される上面ＴＢａ、および上面ＴＢａの反対側に位置する下面（裏面）ＴＢｂを有する配線基板である。テスト基板ＴＢの上面ＴＢａおよび下面ＴＢｂには、それぞれ複数の配線ＷＲからなる配線パターンが形成されている。
【0030】
テスト基板ＴＢの上面ＴＢａ側に形成された複数の配線ＷＲとテスト基板ＴＢの下面ＴＢｂ側に形成された複数の配線ＷＲとは、テスト基板ＴＢの上面ＴＢａから下面ＴＢｂまで貫通するビア配線（ビア導体部）ＶＡを介してそれぞれ電気的に接続されている。また、テスト基板ＴＢにはコンデンサやコイルなどの複数の電子部品ＥＣが実装され、上面ＴＢａ側に搭載されたソケットＳＫと、配線ＷＲを介して電気的に接続されている。図３の場合は、複数の電子部品ＥＣはテスト基板ＴＢの下面ＴＢｂに実装されている。
【0031】
また、テスト基板ＴＢは、下面ＴＢｂがテストヘッドＨＥの上面と対向するように、テストヘッドＨＥと離間してテストヘッドＨＥ上に固定されている。テスト基板ＴＢの固定方法は限定されないが、図３の場合は、テストヘッドＨＥの上面に隔壁ＷＬが配置され、テスト基板ＴＢは隔壁ＷＬ上に例えばネジ（図示せず）により固定されている。
【0032】
また、半導体装置ＰＫＧを固定するソケットＳＫは、テスト基板ＴＢの上面ＴＢａ上のソケット固定領域に固定されている。ソケットＳＫの固定方法は特に限定されないが、例えばネジ（図示せず）により固定されている。
【0033】
ソケットＳＫは、主として、例えば樹脂などの絶縁材料からなる。ソケットＳＫは、半導体装置ＰＫＧを固定する面である上面（半導体装置固定面）ＳＫａと、上面ＳＫａの反対側に位置する下面（テスト基板実装面）ＳＫｂと、を備えている。半導体装置ＰＫＧは、ソケットＳＫの上面ＳＫａ上に配置されて固定される。
【0034】
ソケットＳＫには、半導体装置ＰＫＧの複数のリードＬＤと電気的に接続する複数のプローブピン（テスト端子、ポゴピン、接触端子、コンタクタ）ＰＢが収容されている。複数のプローブピンＰＢは、ソケットＳＫに設けられた複数の貫通孔（プローブ孔）ＴＨにそれぞれ挿入（収容）され、テスト基板ＴＢの上面ＴＢａに形成された複数の電極（パッド電極、端子、基板端子）ＥＬとそれぞれ電気的に接続されている。プローブピンＰＢは、半導体装置ＰＫＧのリードＬＤとテスト基板ＴＢの電極ＥＬとをプローブピンＰＢを介して電気的に接続するために、設けられている。
【0035】
また、ソケットＳＫ上には、押圧治具（図示せず）を配置することもできる。押圧治具（図示せず）は、半導体装置ＰＫＧの封止部ＭＲの上面を押圧することにより、半導体装置ＰＫＧをソケットＳＫの上面ＳＫａに押し付けることができる。あるいは、押圧治具（図示せず）は、半導体装置ＰＫＧの複数のリードＬＤ（のアウタリード部）に押圧力を印加することもできる。押圧治具（図示せず）が半導体装置ＰＫＧの封止部ＭＲまたは複数のリードＬＤ（のアウタリード部）に押圧力を印加することにより、半導体装置ＰＫＧの複数のリードＬＤ（のアウタリード部）がプローブピンＰＢに向かって押し付けられ、複数のプローブピンＰＢと複数のリードＬＤ（のアウタリード部）とがそれぞれ接触し、電気的に接続することができる。テスト工程において、複数のプローブピンＰＢは複数のリードＬＤのアウタリード部の下面に接続される。
【0036】
【0037】
図４～図１５に示されるように、プローブピンＰＢは、半導体装置の外部端子（ここではリードＬＤ）に接触させるための複数のプランジャ（プランジャ部）ＰＲ１と、テスト基板ＴＢの電極ＥＬに接触させるためのプランジャ（プランジャ部）ＰＲ２と、複数のプランジャＰＲ１とプランジャＰＲ２との間に配置される弾性体としてのバネ（バネ部、スプリング）ＳＰとを備えている。プローブピンＰＢは、全体として細長い棒状（針状）の形状を有している。プローブピンＰＢにおいて、複数のプランジャＰＲ１とプランジャＰＲ２とは、弾性体部（ここではバネＳＰ）を介して互いに対向するように配置されている。
【0038】
図４～図１５には、プローブピンＰＢを構成するプランジャＰＲ１の数が２つである場合が示されている。プローブピンＰＢを構成する２つのプランジャＰＲ１のうちの一方をプランジャＰＲ１ａと称し、他方をプランジャＰＲ１ｂと称することとする。他の形態として、プローブピンＰＢを構成するプランジャＰＲ１の数が３つ以上の場合もあり得る。
【0039】
各プランジャＰＲ１は、半導体装置の外部端子（ここではリードＬＤ）に接触させる側の端部（すなわちリードＬＤに対向する側の端部）である先端部ＳＴ１と、先端部ＳＴ１とは反対側の端部である端部ＥＴ１と、を備えている。ここで、プランジャＰＲ１ａの先端部ＳＴ１を先端部ＳＴ１ａと称し、プランジャＰＲ１ａの端部ＥＴ１を端部ＥＴ１ａと称することとする。また、プランジャＰＲ１ｂの先端部ＳＴ１を先端部ＳＴ１ｂと称し、プランジャＰＲ１ｂの端部ＥＴ１を端部ＥＴ１ｂと称することとする。また、プランジャＰＲ２は、テスト基板ＴＢの電極ＥＬに接触させる側の端部（すなわち電極ＥＬに対向する側の端部）である先端部ＳＴ２と、先端部ＳＴ２とは反対側の端部である端部ＥＴ２と、を備えている。プランジャＰＲ１，ＰＲ２は、導電性を有しており、それぞれ金属材料からなる。また、図４の場合は、バネＳＰは、コイルバネ（コイル状のバネ）である。バネＳＰは、導電性を有しており、例えば金属材料からなる。
【0040】
プランジャＰＲ２の端部ＥＴ２には、孔部ＰＨが設けられており、この孔部ＰＨに、複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）のそれぞれの一部が挿入されている。すなわち、プランジャＰＲ２の端部ＥＴ２に設けられた一つの（共通の）孔部ＰＨに、複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）の端部ＥＴ１（ＥＴ１ａ，ＥＴ１ｂ）が挿入されている。すなわち、プランジャＰＲ２の一部（端部ＥＴ２）が、複数のプランジャＰＲ１のそれぞれの一部（端部ＥＴ１）を包んでいる。これにより、プランジャＰＲ２と複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）とは孔部ＰＨ内において互いに接触した状態になるため、プローブピンＰＢを構成するプランジャＰＲ２と複数のプランジャＰＲ１とは、電気的に接続される。また、バネＳＰが導電性を有する場合は、このバネＳＰがプランジャＰＲ２と複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）との両方に接触することによっても、プランジャＰＲ２と複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）とが電気的に接続され得る。
【0041】
プランジャＰＲ１，ＰＲ２のうち、プランジャＰＲ１が上側（リードＬＤ側）で、プランジャＰＲ２が下側（テスト基板ＴＢ側）となるような向きで、プローブピンＰＢ（プランジャＰＲ１，ＰＲ２およびバネＳＰ）がソケットＳＫの貫通孔ＴＨに収容（挿入）されている。このため、ソケットＳＫの貫通孔ＴＨに収容（挿入）されたプローブＰＢにおいて、各プランジャＰＲ１の先端部ＳＴ１は、上方（リードＬＤ側）を向き、プランジャＰＲ２の先端部ＳＴ２は、下方（テスト基板ＴＢ側）を向いている。
【0042】
プローブピンＰＢ（プランジャＰＲ１，ＰＲ２およびバネＳＰ）は、ソケットＳＫの貫通孔ＴＨに収容（挿入）されているが、プローブピンＰＢを構成する各プランジャＰＲ１の先端部ＳＴ１は、ソケットＳＫの上面ＳＫａから突出していてもよい。
【0043】
プローブピンＰＢを構成する複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）の先端部ＳＴ１（ＳＴ１ａ，ＳＴ１ｂ）は、半導体装置ＰＫＧのリードＬＤ（のアウタリード部）と接触し、それによって、複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）と半導体装置ＰＫＧのリードＬＤとが電気的に接続される。
【0044】
テスト基板ＴＢの上面ＴＢａにおいて、プローブピンＰＢと整合する位置に電極ＥＬが設けられている。プローブピンＰＢを構成するプランジャＰＲ２の先端部ＳＴ２は、テスト基板ＴＢの電極ＥＬと接触し、それによって、プランジャＰＲ２とテスト基板ＴＢの電極ＥＬとが電気的に接続される。
【0045】
従って、プローブピンＰＢを構成する複数のプランジャＰＲ１の先端部ＳＴ１がリードＬＤ（のアウタリード部）と接触し、プローブピンＰＢを構成するプランジャＰＲ２の先端部ＳＴ２がテスト基板ＴＢの電極ＥＬと接触することにより、リードＬＤがプローブピンＰＢを介してテスト基板ＴＢの電極ＥＬと電気的に接続される。これにより、半導体装置ＰＫＧの複数のリードＬＤは、複数のプローブピンＰＢ、テスト基板ＴＢの導体部（電極ＥＬ、配線ＷＲおよびビア配線ＶＡを含む）、および複数のコネクタ端子ＣＴを介して、テストヘッドＨＥに形成されたテスト回路と電気的に接続される。プローブピンＰＢは、テスト基板ＴＢの電極ＥＬから入力された信号や電位を半導体装置ＰＫＧのリードＬＤに伝送する伝送経路として利用される。
【0046】
テスト工程では、試験装置ＴＳを用いて半導体装置ＰＫＧの電気的試験が行われる。この際、ソケットＳＫに収容されている複数のプローブピンＰＢのプランジャＰＲ１の先端部ＳＴ１を、半導体装置ＰＫＧの複数のリードＬＤとそれぞれ接触させ、かつ、ソケットＳＫに収容されている複数のプローブピンＰＢのプランジャＰＲ２の先端部ＳＴ２を、テスト基板ＴＢの複数の電極ＥＬとそれぞれ接触させる。これにより、半導体装置ＰＫＧの複数のリードＬＤとテスト基板ＴＢの複数の電極ＥＬとが、複数のプローブピンＰＢを介して電気的に接続された状態となる。この状態で、テストヘッドＨＥに形成されたテスト回路から複数のコネクタ端子ＣＴ、テスト基板ＴＢおよび複数のプローブピンＰＢを介して半導体装置ＰＫＧ（の半導体チップＣＰ）に所定の電気信号が送信されて、半導体装置ＰＫＧの電気的特性が測定される。これにより、半導体装置ＰＫＧの電気的特性の良否が検査される。
【0047】
【0048】
プランジャＰＲ２の外形は、略円柱状であるが、プランジャＰＲ２の先端部ＳＴ２が円錐型の形状を有している場合を例示している。この場合、円錐型の先端部ＳＴ２の頂点が、テスト基板ＴＢの電極ＥＬと接触する。また、プランジャＰＲ２の端部ＥＴ２には１つの孔部ＰＨが設けられているが、この孔部ＰＨは、円形状の孔部である。このため、プランジャＰＲ２の端部ＥＴ２は、円筒状の形状を有している。ここでは、孔部ＰＨがプランジャＰＲ２を貫通していない場合を例示している。
【0049】
また、プランジャＰＲ２は、フランジ部（張り出し部、段差部）ＦＧ２を有している。フランジ部ＦＧ２は、プランジャＰＲ２において、先端部ＳＴ２と端部ＥＴ２との間の位置に設けられている。プランジャＰＲ２において、フランジ部ＦＧ２は、外側に向かって環状に張り出しいる（すなわち直径が大きくなる方向に張り出している）。すなわち、プランジャＰＲ２は略円柱状の外形を有しているが、フランジ部ＦＧ２の直径は、プランジャＰＲ２におけるフランジ部ＦＧ２よりも端部ＥＴ２側の部分の直径よりも大きく、また、プランジャＰＲ２におけるフランジ部ＦＧ２よりも先端部ＳＴ２側の部分の直径よりも大きくなっている。
【0050】
プローブピンＰＢを構成する複数のプランジャＰＲ１のそれぞれは、一方向に延在する略棒状の形状を有しているが、延在方向の途中にフランジ部（張り出し部、段差部）ＦＧ１を有している。フランジ部ＦＧ１は、プランジャＰＲ１において、先端部ＳＴ１と端部ＥＴ１との間の位置に設けられている。プランジャＰＲ１において、フランジ部ＦＧ１は、横方向（プランジャＰＲ１の延在方向に略垂直な一方向）に張り出しいる。すなわち、プランジャＰＲ１は略棒状の形状を有しているが、フランジ部ＦＧ１において横方向の寸法が局所的に大きくなっている。フランジ部ＦＧ１の寸法（横方向の寸法）は、プランジャＰＲ１におけるフランジ部ＦＧ１よりも端部ＥＴ１側の部分の寸法よりも大きく、また、プランジャＰＲ１におけるフランジ部ＦＧ１よりも先端部ＳＴ１側の部分の寸法よりも大きくなっている。
【0051】
プローブピンＰＢを構成するプランジャＰＲ２におけるフランジ部ＦＧ２よりも端部ＥＴ２側の部分は、コイル状のバネＳＰに挿入されており、バネＳＰの一方の端部が、フランジ部ＦＧ２に接触している。また、プローブピンＰＢを構成する複数のプランジャＰＲ１におけるフランジ部ＦＧ１よりも端部ＥＴ１側の部分は、バネＳＰに挿入されており、バネＳＰの他方の端部が、フランジ部ＦＧ１に接触している。このため、バネＳＰは、プランジャＰＲ２のフランジ部ＦＧ２とプランジャＰＲ１のフランジ部ＦＧ１との間に介在した状態になっている。半導体装置ＰＫＧのリードＬＤとテスト基板ＴＢの電極ＥＬとをプローブピンＰＢを介して電気的に接続する際には、リードＬＤを、プローブピンＰＢを構成する複数のプランジャＰＲ１の先端部ＳＴ１に押し当てる。このとき、バネＳＰの伸縮力によって、バネＳＰの一方の端部がフランジ部ＦＧ１を押す押圧力が生じることにより、プランジャＰＲ１の先端部ＳＴ１がリードＬＤに押し付けられ、また、バネＳＰの他方の端部がフランジ部ＦＧ２を押す押圧力が生じることにより、プランジャＰＲ２の先端部ＳＴ２が電極ＥＬに押し付けられる。これにより、プランジャＰＲ１の先端部ＳＴ１とリードＬＤとの接触と、プランジャＰＲ２の先端部ＳＴ２と電極ＥＬとの接触を的確に確保することができ、半導体装置ＰＫＧのリードＬＤとテスト基板ＴＢの電極ＥＬとをプローブピンＰＢを介して的確に電気的に接続することができる。
【0052】
プローブピンＰＢを構成する複数のプランジャＰＲ１は、互いに独立した部材であり、完全に固定されているわけではない。このため、プローブピンＰＢを構成する複数のプランジャＰＲ１は、それぞれのフランジ部ＦＧ１がバネ部ＳＰに接触しており、互いに独立して動く（より特定的には上下に動く）ことが可能である。このため、プローブピンＰＢを構成する複数のプランジャＰＲ１の先端部ＳＴ１にリードＬＤを押し当てた際に、それら複数のプランジャＰＲ１の先端部ＳＴ１が独立して動く（摺動する）ことができるため、プローブピンＰＢを構成する複数のプランジャＰＲ１のそれぞれが、リードＬＤと接触することができる。これにより、プローブピンＰＢを構成する複数のプランジャＰＲ１とリードＬＤとの接触箇所（接触点）の数を増やすことができる。また、各プランジャＰＲ１の先端部ＳＴ１は、尖った部分（突出部、先鋭部）を複数（好ましくは３つ以上）有しており、この尖った部分の先端ＳＢ１がリードＬＤ（より具体的にはリードＬＤのメッキ膜）に食い込むことにより、リードＬＤ表面の酸化膜を破り、リードＬＤとプランジャＰＲ１との接触抵抗を低減することができる。
【0053】
プローブピンＰＢを構成する複数のプランジャＰＲ１は、互いに同じ形状および寸法を有している。このため、プローブピンＰＢを構成する複数のプランジャＰＲ１は、延在方向の長さ（先端部ＳＴ１の頂点から端部ＥＴ１の頂点までの距離）やフランジ部ＦＧ１の位置については、互いに同じである。また、プローブピンＰＢを構成する複数のプランジャＰＲ１の断面形状（延在方向に略垂直な断面形状）は、互いに同じである。なお、本願において、プランジャＰＲ１の断面形状に言及する場合、プランジャＰＲ１の延在方向に略垂直な断面の形状を意味する。プランジャＰＲ１，ＰＲ２の延在方向は、図４～図１０および図１３～図１５における上下方向に対応している。図１１および図１２には、プランジャＰＲ１，ＰＲ２の延在方向に略垂直な断面が示されている。
【0054】
具体的には、図１１および図１２の場合は、フランジ部ＦＧ１以外において、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれの断面形状は、半円形状である。このため、プランジャＰＲ１ａ，ＰＲ１ｂの先端部ＳＴ１ａ，ＳＴ１ｂおよび端部ＥＴ１ａ，ＥＴ１ｂのそれぞれの断面形状は、半円形状である。プランジャＰＲ１ａの断面形状は半円形状であり、プランジャＰＲ１ｂの断面形状は半円形状であるため、プランジャＰＲ１ａの断面形状とプランジャＰＲ１ｂの断面形状とを合わせると、円形状となり得る。プランジャＰＲ１ａ，ＰＲ１ｂの断面形状を構成する半円の中心角は、概ね１８０°であることが好ましい。フランジ部ＦＧ１以外において、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれの断面形状の外周は、円弧と円弧の両端を結ぶ直線の辺とで構成され、この形状が半円形状となる。
【0055】
なお、「半円形状」とは、完全な半円が最も好ましいが、完全な半円には限定されず、円弧状の曲線（中心角は１８０°に限定されない）と、この円弧状の曲線の両端を結ぶ直線の辺とで構成された略円弧状の形状も含むものとする。
【0056】
プランジャＰＲ１ａとプランジャＰＲ１ｂとは、互いに隣り合っている。但し、本実施の形態では、プランジャＰＲ１ａの断面形状を構成する半円の円弧と、プランジャＰＲ１ｂの断面形状を構成する半円の円弧とが、互いに対向するように、プランジャＰＲ１ａとプランジャＰＲ１ｂとが隣り合っている。言い換えると、プランジャＰＲ１ａの断面形状を構成する半円の直線の辺と、プランジャＰＲ１ｂの断面形状を構成する半円の直線の辺とが、互いに反対側（対向しない側）に位置するように、プランジャＰＲ１ａとプランジャＰＲ１ｂとが隣り合っている。
【0057】
なお、後述の実施の形態３の図３０の場合は、プランジャＰＲ１ａの断面形状を構成する半円の直線の辺と、プランジャＰＲ１ｂの断面形状を構成する半円の直線の辺とが互いに対向し、プランジャＰＲ１ａの断面形状を構成する半円の円弧と、プランジャＰＲ１ｂの断面形状を構成する半円の円弧とが互いに反対側に位置するように、プランジャＰＲ１ａとプランジャＰＲ１ｂとが隣り合っている。
【0058】
プローブピンＰＢを構成する複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）の端部ＥＴ１（ＥＴ１ａ，ＥＴ１ｂ）は、プランジャＰＲ２の孔部ＰＨに挿入されている。各プランジャＰＲ１ａ，ＰＲ１ｂにおいて、プランジャＰＲ２の孔部ＰＨ内に位置する部分も、断面形状は半円状である。プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ａの断面形状を構成する半円の円弧と、プランジャＰＲ１ｂの断面形状を構成する半円の円弧とが、互いに対向するように、プランジャＰＲ１ａとプランジャＰＲ１ｂとが隣り合っている。
【0059】
プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ａは孔部ＰＨの内壁に接触しているが、プランジャＰＲ１ａと孔部ＰＨの内壁との接触箇所は、２か所以上、確保することができる。すなわち、プランジャＰＲ１ａの断面形状を構成する半円の２つの角部（円弧と直線の辺とが交わる２つの角部）が、プランジャＰＲ２の孔部ＰＨの内壁と接触することができる。
【0060】
同様に、プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ｂは孔部ＰＨの内壁に接触しているが、プランジャＰＲ１ｂと孔部ＰＨの内壁との接触箇所は、２か所以上、確保することができる。すなわち、プランジャＰＲ１ｂの断面形状を構成する半円の２つの角部（円弧と直線の辺とが交わる２つの角部）が、プランジャＰＲ２の孔部ＰＨの内壁と接触することができる。プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ａ，ＰＲ１ｂが孔部ＰＨの内壁とそれぞれ接触することにより、プランジャＰＲ２とプランジャＰＲ１ａ，ＰＲ１ｂとを電気的に接続することができる。これにより、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれをプランジャＰＲ２と電気的に接続するとともに、プランジャＰＲ１ａとプランジャＰＲ１ｂとをプランジャＰＲ２を介して電気的に接続することができる。
【0061】
また、プランジャＰＲ１ａ，ＰＲ１ｂ同士は、プランジャＰＲ２を介して電気的に接続され得るが、プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ａとプランジャＰＲ１ｂとが互いに接触することによっても、電気的に接続され得る。具体的には、プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ａの断面形状を構成する半円の円弧と、プランジャＰＲ１ｂの断面形状を構成する半円の円弧とが互いに接触することによっても、プランジャＰＲ１ａとプランジャＰＲ１ｂとが電気的に接続され得る。
【0062】
＜検討例について＞
次に、本発明者が検討した検討例の試験装置について、図１６～図１８を参照して説明する。図１６は、本発明者が検討した検討例の試験装置ＴＳ１０１の部分拡大断面図であり、上記図４に相当する断面が示されている。図１７および図１８は、検討例の試験装置ＴＳ１０１で用いられているプローブＰＢ１０１の断面図であるが、簡略化のために、バネＳＰ１０１の図示は省略してある。図１７のＣ１－Ｃ１線の位置での断面図が、図１８に対応している。
次に、本発明者が検討した検討例の試験装置について、図１６～図１８を参照して説明する。図１６は、本発明者が検討した検討例の試験装置ＴＳ１０１の部分拡大断面図であり、上記図４に相当する断面が示されている。図１７および図１８は、検討例の試験装置ＴＳ１０１で用いられているプローブＰＢ１０１の断面図であるが、簡略化のために、バネＳＰ１０１の図示は省略してある。図１７のＣ１－Ｃ１線の位置での断面図が、図１８に対応している。
【0063】
図１６に示される検討例の試験装置ＴＳ１０１においては、ソケットＳＫ１０１の貫通孔ＴＨ１０１にプローブピンＰＢ１０１が収容されており、このプローブピンＰＢ１０１を介して、テスト基板ＴＢ１０１の上面の電極ＥＬ１０１と半導体装置ＰＫＧ１０１のリードＬＤ１０１とが電気的に接続されている。
【0064】
図１６～図１８に示されるように、プローブピンＰＢ１０１は、バネＳＰ１０１と、バネＳＰ１０１を介して対向するように配置された一対のプランジャＰＲ１０１，ＰＲ１０２と、を有している。プランジャＰＲ１０１の先端部ＳＴ１０１が、リードＬＤ１０１と接触し、プランジャＰＲ１０２の先端部ＳＴ１０２が、テスト基板ＴＢ１０１の上面の電極ＥＬ１０１と接触している。プローブピンＰＢ１０１において、リードＬＤ１０１側のプランジャＰＲ１０１の数は１つであり、電極ＥＬ１０１側のプランジャＰＲ１０２の数も１つである。
【0065】
プランジャＰＲ１０２の端部（先端部ＳＴ１０２とは反対側の端部）には、孔部ＰＨ１０２が設けられており、この孔部ＰＨ１０２に、プランジャＰＲ１０１の端部側（先端部ＳＴ１０１とは反対側の端部側）に設けられた細い円柱状の軸部ＡＸ１０１が挿入されている。プランジャＰＲ１０２の孔部ＰＨ１０２内において、プランジャＰＲ１０１の軸部ＡＸ１０１が孔部ＰＨ１０２の内壁と接触することにより、プローブピンＰＢ１０１を構成するプランジャＰＲ１０１とプランジャＰＲ１０２とが電気的に接続される。
【0066】
プローブピンＰＢ１０１を構成するプランジャＰＲ１０１の先端部ＳＴ１０１がリードＬＤ１０１と接触し、プローブピンＰＢ１０１を構成するプランジャＰＲ１０２の先端部ＳＴ１０２がテスト基板ＴＢ１０１の電極ＥＬ１０１と接触することにより、リードＬＤ１０１がプローブピンＰＢ１０１を介してテスト基板ＴＢ１の電極ＥＬ１０１と電気的な接続される。テスト回路からテスト基板ＴＢ１０１および複数のプローブピンＰＢ１０１を介して半導体装置ＰＫＧ１０１に所定の電気信号が送信されて、半導体装置ＰＫＧ１０１の電気的特性が測定される。
【0067】
プローブピンＰＢ１０１を構成するプランジャＰＲ１０１の先端部ＳＴ１０１は、尖った部分（突出部、先鋭部）を複数有しており、この尖った部分の先端ＳＢ１０１がリードＬＤ１０１（より具体的にはリードＬＤ１０１のメッキ膜）に食い込むことにより、リードＬＤ１０１とプランジャＰＲ１０１との接触抵抗を低減することができる。これにより、リードＬＤ１０１をプローブピンＰＢ１０１を介してテスト基板ＴＢ１の電極ＥＬ１０１と低抵抗で接続することができるようになる。
【0068】
しかしながら、プランジャＰＲ１０１の先端部ＳＴ１０１が有する複数の尖った部分の先端ＳＴ１０１うち、一部だけしかリードＬＤ１０１と接触できない場合がある。例えば、リードＬＤ１０１の下面が傾斜していると、プランジャＰＲ１０１の先端部ＳＴ１０１が有する複数の尖った部分の先端ＳＢ１０１には、リードＬＤ１０１に接触できるものと、リードＬＤ１０１に接触できないものとが発生する。これにより、プランジャＰＲ１０１の先端部ＳＴ１０１とリードＬＤ１０１との接触箇所（接触点）の数が少なくなるため、リードＬＤ１０１とプランジャＰＲ１０１との接触抵抗が増加してしまう。これは、リードＬＤ１０１とプローブピンＰＢ１０１との接続抵抗の変動要因となり、半導体装置の電気的試験の信頼性を低下させる原因となり得る。
【0069】
また、プローブピンＰＢ１０１においては、プランジャＰＲ１０２の円形状の孔部ＰＨ１０２に、プランジャＰＲ１０１の円柱状の軸部ＡＸ１０１が挿入されている。この軸部ＡＸ１０１の断面形状（延在方向に略垂直な断面形状）は、円形状である（図１８参照）。プランジャＰＲ１０２の孔部ＰＨ１０２に、プランジャＰＲ１０１の軸部ＡＸ１０１を挿入可能とするために、軸部ＡＸ１０１の直径は、孔部ＰＨ１０２の直径よりも小さい。このため、プランジャＰＲ１０２の孔部ＰＨ１０２内において、プランジャＰＲ１０１の軸部ＡＸ１０１が孔部ＰＨ１０２の内壁に接触しているが、プランジャＰＲ１０１の軸部ＡＸ１０１と孔部ＰＨ１０２の内壁との接触箇所は、１か所のみとなる。すなわち、軸部ＡＸ１０１の断面形状を構成する円の外周の一点のみが、孔部ＰＨ１０２の内壁と接触することができる。このため、プランジャＰＲ１０２の孔部ＰＨ１０２内における、プランジャＰＲ１０１の軸部ＡＸ１０１と孔部ＰＨ１０２の内壁との接触箇所が少なくなり、その結果、プランジャＰＲ１０２とプランジャＰＲ１０１との接続抵抗が大きくなる懸念があるが、これは、半導体装置の電気的試験の信頼性を低下させる原因となり得る。
【0070】
＜主要な特徴と効果について＞
本実施の形態のプローブピンＰＢは、半導体装置の電気的試験を行うために用いられるプローブピンである。プローブピンＰＢを介して半導体装置ＰＫＧの外部端子（ここではリードＬＤ）をテスト基板ＴＢの電極ＥＬに電気的に接続することにより、半導体装置ＰＫＧの電気的試験を行うことができる。
本実施の形態のプローブピンＰＢは、半導体装置の電気的試験を行うために用いられるプローブピンである。プローブピンＰＢを介して半導体装置ＰＫＧの外部端子（ここではリードＬＤ）をテスト基板ＴＢの電極ＥＬに電気的に接続することにより、半導体装置ＰＫＧの電気的試験を行うことができる。
【0071】
本実施の形態のプローブピンＰＢは、弾性体部（ここではバネＳＰ）と、該弾性体部（バネＳＰ）を介して互いに対向するように配置されたプランジャＰＲ２および複数のプランジャＰＲ１と、を有している。
【0072】
本実施の形態のプローブピンＰＢの主要な特徴のうちの一つは、プローブピンＰＢは、半導体装置ＰＫＧの外部端子（ここではリードＬＤ）に接触させるためのプランジャＰＲ１を複数有し、それら複数のプランジャＰＲ１が、テスト基板ＴＢの電極ＥＬに接触させるためのプランジャＰＲ２の孔部ＰＨに挿入されていることである。そして、プローブピンＰＢを構成する複数のプランジャＰＲ１の先端部ＳＴ１を半導体装置ＰＫＧの外部端子（ここではリードＬＤ）に接触させ、プローブピンＰＢを構成するプランジャＰＲ２の先端部ＳＴ２をテスト基板ＴＢの電極ＥＬに接触させることにより、半導体装置ＰＫＧの外部端子（ここではリードＬＤ）とテスト基板ＴＢの電極ＥＬとをプローブピンＰＢを介して電気的に接続する。
【0073】
上記検討例（図１６～図１８）に関連して説明したように、プローブピンＰＢ１０１において、半導体装置の外部端子（リードＬＤ１０１）に接触させるプランジャＰＲ１０１が１つの場合には、プランジャＰＲ１０１の先端部ＳＴ１０１が有する複数の尖った部分の先端ＳＢ１０１うち、一部だけしかリードＬＤ１０１と接触できない場合がある。例えば、リードＬＤ１０１の下面が傾斜していると、プランジャＰＲ１０１の先端部ＳＴ１０１が有する複数の尖った部分の先端ＳＢ１０１には、リードＬＤ１０１に接触できるものと、リードＬＤ１０１に接触できないものとが発生する。
【0074】
それに対して本実施の形態では、プローブピンＰＢは、半導体装置の外部端子（ここではリードＬＤ）に接触させるプランジャＰＲ１０１を複数有している。このため、プローブピンＰＢを構成する複数のプランジャＰＲ１の先端部ＳＴ１に半導体装置の外部端子（リードＬＤ）を押し当てた際に、それら複数のプランジャＰＲ１の先端部ＳＴ１が独立して動く（摺動する）ことができるため、プローブピンＰＢを構成する複数のプランジャＰＲ１のそれぞれが、半導体装置の外部端子（リードＬＤ）と接触することができる。例えば、リードＬＤの下面（プローブＰＢを接触させる面）が傾斜していない場合だけでなく、リードＬＤの下面（プローブＰＢを接触させる面）が傾斜している場合でも、プローブピンＰＢを構成する複数のプランジャＰＲ１の先端部ＳＴ１が独立して動く（摺動する）ことができることから、それら複数のプランジャＰＲ１のそれぞれが、リードＬＤの下面と接触することができる。これにより、プローブピンＰＢを構成する複数のプランジャＰＲ１と半導体装置の外部端子（リードＬＤ）との接触箇所（接触点）の数を増やすことができるため、半導体装置の外部端子（リードＬＤ）とプローブピンＰＢとを低抵抗で的確に接続することができ、半導体装置の外部端子（リードＬＤ）とプローブピンＰＢとの接続抵抗が安定する。これにより、半導体装置の電気的試験の信頼性を向上させることができる。
【0075】
また、本実施の形態では、プローブピンＰＢを構成する複数のプランジャＰＲ１の端部ＥＴ１は、プランジャＰＲ２の孔部ＰＨに挿入されている。これは、複数のプランジャＰＲ１とプランジャＰＲ２との電気的接続を安定させるためである。
【0076】
本実施の形態とは異なり、テスト基板側のプランジャＰＲ２に孔部ＰＨを設けず、従って半導体装置の外部端子側の複数のプランジャＰＲ１をテスト基板側のプランジャＰＲ２の孔部に挿入した構成をとらない場合を仮定する。この場合、テスト基板側のプランジャ（プランジャＰＲ２に相当）と半導体装置の外部端子側の複数のプランジャ（プランジャＰＲ１に相当）とを重ね合わせることにより、それらのプランジャ同士を電気的に接続することができる。しかしながら、この場合は、プランジャ間の接触が不安定となるため、プランジャ同士の電気的接続の信頼性が低下する懸念があるが、これは、半導体装置の電気的試験の信頼性を低下させる原因となり得る。
【0077】
それに対して、本実施の形態では、プローブピンＰＢを構成する複数のプランジャＰＲ１の端部ＥＴ１は、プランジャＰＲ２の孔部ＰＨに挿入されている。これにより、プランジャＰＲ２の孔部ＰＨ内において、複数のプランジャＰＲ１をプランジャＰＲ２と接触させることができるため、複数のプランジャＰＲ１とプランジャＰＲ２との接触を安定させることができる。このため、プローブピンＰＢにおける複数のプランジャＰＲ１とプランジャＰＲ２との電気的接続の信頼性を向上させることができる。従って、半導体装置の電気的試験の信頼性を向上させることができる。
【0078】
本実施の形態の他の特徴について更に説明する。
【0079】
本実施の形態では、プローブピンＰＢを構成するプランジャＰＲ１の数を２つとし、孔部ＰＨ内において、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれの断面形状は、半円形状としている。そして、プランジャＰＲ１ａ，ＰＲ１ｂは、断面形状を構成する半円の円弧同士が互いに対向するように、隣り合っている。すなわち、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれは、側面として曲面と平坦面とを有しているが、その曲面同士が対向するように、プランジャＰＲ１ａ，ＰＲ１ｂは隣り合っている。これにより、プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ａと孔部ＰＨの内壁との接触箇所は２か所以上、確保することができ、また、プランジャＰＲ１ｂと孔部ＰＨの内壁との接触箇所は２か所以上、確保することができる。すなわち、プランジャＰＲ１ａの断面形状を構成する半円の２つの角部が、プランジャＰＲ２の孔部ＰＨの内壁と接触することができ、また、プランジャＰＲ１ｂの断面形状を構成する半円の２つの角部が、プランジャＰＲ２の孔部ＰＨの内壁と接触することができる。本実施の形態とは異なり、孔部ＰＨ内において、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれの断面形状が円形状である場合には、孔部ＰＨ内において、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれと孔部ＰＨの内壁と接触箇所は、１か所ずつとなる。本実施の形態では、孔部ＰＨ内において、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれと孔部ＰＨの内壁と接触箇所は、２か所以上ずつ確保できるため、孔部ＰＨ内におけるプランジャＰＲ１ａ，ＰＲ１ｂと孔部ＰＨの内壁との接触箇所を多くすることができるため、プランジャＰＲ１ａ，ＰＲ１ｂとプランジャＰＲ２との接続抵抗を小さくすることができる。また、プランジャＰＲ１ａ，ＰＲ１ｂとプランジャＰＲ２との電気的接続の信頼性を向上させることができる。これにより、半導体装置の電気的試験の信頼性を向上させることができる。
【0080】
また、本実施の形態とは異なり、プランジャＰＲ１ａ，ＰＲ１ｂが平坦な薄板状の形状を有している場合を仮定する。この場合、プランジャＰＲ１ａ，ＰＲ１ｂの強度が低くなり、半導体装置の外部端子（リードＬＤ）と接触させたときに、プランジャＰＲ１ａ，ＰＲ１ｂの先端部が曲がり（撓み）やすくなるが、これは、半導体装置の外部端子（リードＬＤ）とプランジャＰＲ１ａ，ＰＲ１ｂの先端部ＳＴ１ａ，ＳＴ１ｂとの安定した接続の阻害要因となる懸念がある。それに対して、本実施の形態では、プローブピンＰＢを構成するプランジャＰＲ１ａ，ＰＲ１ｂの断面形状は半円状であるため、平坦な薄板状である場合に比べて、プランジャＰＲ１ａ，ＰＲ１ｂの強度を高めることができ、半導体装置の外部端子（リードＬＤ）と接触させたときに、プランジャＰＲ１ａ，ＰＲ１ｂの先端部が曲がり（撓み）にくくなる。これにより、半導体装置の外部端子（リードＬＤ）とプランジャＰＲ１ａ，ＰＲ１ｂの先端部ＳＴ１ａ，ＳＴ１ｂとの接続を安定させることができるため、半導体装置の電気的試験の信頼性を向上させることができる。
【0081】
また、本実施の形態では、プローブピンＰＢを構成するプランジャＰＲ１ａ，ＰＲ１ｂの断面形状は半円状とし、その半円の円弧同士が互いに対向するようにプランジャＰＲ１ａ，ＰＲ１ｂが隣り合っている。これにより、半導体装置の外部端子（リードＬＤ）をプローブピンＰＢと接触させる際に、半導体装置の外部端子（リードＬＤ）の位置が目標位置から多少ずれた場合に、そのずれの方向がどの方向であっても、プランジャＰＲ１ａ，ＰＲ１ｂが有する複数の尖った部分（突出部、先鋭部）の先端ＳＢ１のいずれかを、半導体装置の外部端子（リードＬＤ）と接触させることができる。このため、半導体装置の外部端子（リードＬＤ）に対するプローブピンＰＢの接触位置のマージン（許容範囲）を大きくすることができるため、プローブピンＰＢとリードＬＤとの接続不良に起因したテスト不良を抑制でき、歩留り低下を抑制することができる。
【0082】
＜変形例＞
次に、本実施の形態の変形例について説明する。図１９および図２０は、本実施の形態の第１変形例のプローブピンＰＢを示す断面図である。図１９は、上記図１１に対応するものであり、図２０は、上記図１２に対応するものである。ここで、図１９および図２０に示される第１変形例のプローブピンＰＢを、符号ＰＢ１を付してプローブピンＰＢ１と称することとする。
次に、本実施の形態の変形例について説明する。図１９および図２０は、本実施の形態の第１変形例のプローブピンＰＢを示す断面図である。図１９は、上記図１１に対応するものであり、図２０は、上記図１２に対応するものである。ここで、図１９および図２０に示される第１変形例のプローブピンＰＢを、符号ＰＢ１を付してプローブピンＰＢ１と称することとする。
【0083】
【0084】
【0085】
すなわち、フランジ部ＦＧ１以外において、プローブピンＰＢ１を構成する複数のプランジャＰＲ１（ここではプランジャＰＲ１ａ，ＰＲ１ｂ）のそれぞれの断面形状は、円弧状に曲がった板形状である。言い換えると、各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）は、断面（延在方向に略垂直な方向の断面）が円弧状の曲面を有する板状部材（厚みがほぼ均一の部材）である。
【0086】
プランジャＰＲ１ａとプランジャＰＲ１ｂとは、互いに隣り合っている。具体的には、図１９および図２０に示されるように、プランジャＰＲ１ａとプランジャＰＲ１ｂとは、断面形状を構成する円弧の外面ＳＦ１同士が互いに対向するように、隣り合っている。これは、孔部ＰＨ内においても成り立っている。
【0087】
ここで、プランジャＰＲ１の断面形状を構成する円弧の外面ＳＦ１とは、その円弧の中心（中心点）が位置する側とは反対側の面に対応している。また、断面形状を構成する円弧の内面ＳＦ２とは、その円弧の中心（中心）が位置する側の面に対応している。なお、円弧の中心（中心点）とは、その円弧を含む円の中心（中心点）に対応している。外面ＳＦ１と内面ＳＦ２とは、それぞれプランジャＰＲ１の側面を構成しているが、互いに反対側に位置している。外面ＳＦ１と内面ＳＦ２とは、それぞれ曲面であるが、プランジャＰＲ１の延在方向に略垂直な断面においては、外面ＳＦ１と内面ＳＦ２とは、それぞれ円弧状である。
【0088】
プローブピンＰＢ１においても、プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ａは孔部ＰＨの内壁に接触しているが、プランジャＰＲ１ａと孔部ＰＨの内壁との接触箇所は、２か所以上、確保することができる。すなわち、プランジャＰＲ１ａの断面形状を構成する円弧状に曲がった板形状の両端（図２０の場合は外面ＳＦ１の両端）が、プランジャＰＲ２の孔部ＰＨの内壁と接触することができる。同様に、プランジャＰＲ２の孔部ＰＨ内において、プランジャＰＲ１ｂは孔部ＰＨの内壁に接触しているが、プランジャＰＲ１ｂと孔部ＰＨの内壁との接触箇所は、２か所以上、確保することができる。すなわち、プランジャＰＲ１ｂの断面形状を構成する円弧状に曲がった板形状の両端（図２０の場合は外面ＳＦ１の両端）が、プランジャＰＲ２の孔部ＰＨの内壁と接触することができる。これにより、プランジャＰＲ１ａ，ＰＲ１ｂのそれぞれをプランジャＰＲ２と電気的に接続するとともに、プランジャＰＲ１ａとプランジャＰＲ１ｂとをプランジャＰＲ２を介して電気的に接続することができる。
【0089】
【0090】
【0091】
また、上述したように、本実施の形態とは異なり、プランジャＰＲ１ａ，ＰＲ１ｂが平坦な薄板状の形状を有している場合には、プランジャＰＲ１ａ，ＰＲ１ｂの強度が低くなり、半導体装置の外部端子（リードＬＤ）と接触させたときに、プランジャＰＲ１ａ，ＰＲ１ｂの先端部が曲がり（撓み）やすくなる。それに対して、本実施の形態では、プローブピンＰＢを構成するプランジャＰＲ１ａ，ＰＲ１ｂの断面形状は、円弧状に曲がった板形状であるため、平坦な薄板状である場合に比べて、プランジャＰＲ１ａ，ＰＲ１ｂの強度を高めることができ、半導体装置の外部端子（リードＬＤ）と接触させたときに、プランジャＰＲ１ａ，ＰＲ１ｂの先端部が曲がり（撓み）にくくなる。これにより、半導体装置の外部端子（リードＬＤ）とプランジャＰＲ１ａ，ＰＲ１ｂの先端部ＳＴ１ａ，ＳＴ１ｂとの接続を安定させることができるため、半導体装置の電気的試験の信頼性を向上させることができる。
【0092】
また、上記実施の形態１、上記第１変形例および後述の実施の形態２，３において、プランジャＰＲ１の先端部ＳＴ１の形状は、接触させるべき半導体装置の外部端子の形状などに応じて、種々変更可能である。
【0093】
図２１～図２６は、プローブピンＰＢを構成する複数のプランジャＰＲ１の先端部ＳＴ１を示す平面図であり、リードＬＤ側からプランジャＰＲ１の先端部ＳＴ１を見た場合の平面図が示されている。また、図２１～図２６には、プランジャＰＲ１の先端部ＳＴ１が有する尖った部分の先端ＳＢ１の位置も示してある。
【0094】
例えば、プランジャＰＲ１の先端部ＳＴ１は、尖った部分を複数（好ましくは３つ以上）有しており、この尖った部分の先端ＳＢ１がリードＬＤ（より具体的にはリードＬＤのメッキ膜）に食い込むことにより、リードＬＤとプランジャＰＲ１との接触抵抗を低減することができるが、この尖った部分の先端ＳＢ１の位置は、種々変更可能である。例えば、図２１～図２５の各図に示されるような位置に、先端ＳＢ１を配置することができる。
【0095】
（実施の形態２）
図２７～図２９は、本実施の形態２のプローブピンＰＢを示す断面図であり、上記図１３～図１５にそれぞれ対応するものである。ここで、本実施の形態２のプローブピンＰＢを、符号ＰＢ２を付して、プローブピンＰＢ２と称することとする。
図２７～図２９は、本実施の形態２のプローブピンＰＢを示す断面図であり、上記図１３～図１５にそれぞれ対応するものである。ここで、本実施の形態２のプローブピンＰＢを、符号ＰＢ２を付して、プローブピンＰＢ２と称することとする。
【0096】
【0097】
すなわち、上記実施の形態１のプローブピンＰＢでは、プランジャＰＲ２の孔部ＰＨの側面は、プランジャＰＲ２の延在方向に略平行である。それに対して、本実施の形態２のプローブピンＰＢ２では、図２７～図２９に示されるように、プランジャＰＲ２の孔部ＰＨは、テーパ形状を有しており、プランジャＰＲ２の孔部ＰＨの側面は、プランジャＰＲ２の延在方向に対して傾斜している。このため、図２７～図２９に示される本実施の形態２のプローブピンＰＢ２では、プランジャＰＲ２の孔部ＰＨの直径は、孔部ＰＨの底部側に進むにしたがって、徐々に小さくなっている。
【0098】
【0099】
本実施の形態２では、プローブピンＰＢ２を構成するプランジャＰＲ２の孔部ＰＨは、テーパ形状を有している。これにより、プランジャＰＲ２の孔部ＰＨに挿入されている複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）を、孔部ＰＨの内壁に確実に接触させることができる。このため、プローブピンＰＢ２を構成する複数のプランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）とプランジャＰＲ２とを確実に電気的に接続することができる。従って、半導体装置の電気的試験の信頼性を、更に向上させることができる。
【0100】
また、本実施の形態２は、上記実施の形態１、上記第１変形例および後述の実施の形態３のそれぞれと組み合わせることができる。
【0101】
（実施の形態３）
図３０～図３２は、本実施の形態３のプローブピンＰＢを示す断面図であり、いずれも、上記図１２に対応するものである。ここで、図３０に示されるプローブピンＰＢを、符号ＰＢ３を付して、プローブピンＰＢ３と称することとする。また、図３１に示されるプローブピンＰＢを、符号ＰＢ４を付して、プローブピンＰＢ４と称することとする。また、図３２に示されるプローブピンＰＢを、符号ＰＢ５を付して、プローブピンＰＢ５と称することとする。
図３０～図３２は、本実施の形態３のプローブピンＰＢを示す断面図であり、いずれも、上記図１２に対応するものである。ここで、図３０に示されるプローブピンＰＢを、符号ＰＢ３を付して、プローブピンＰＢ３と称することとする。また、図３１に示されるプローブピンＰＢを、符号ＰＢ４を付して、プローブピンＰＢ４と称することとする。また、図３２に示されるプローブピンＰＢを、符号ＰＢ５を付して、プローブピンＰＢ５と称することとする。
【0102】
【0103】
すなわち、図３０に示されるプローブピンＰＢ３においては、プランジャＰＲ１ａとプランジャＰＲ１ｂとは、断面形状を構成する半円の直線の辺同士が互いに対向するように、隣り合っている。言い換えると、プランジャＰＲ１ａの断面形状を構成する半円の直線の辺と、プランジャＰＲ１ｂの断面形状を構成する半円の直線の辺とが互いに対向し、プランジャＰＲ１ａの断面形状を構成する半円の円弧と、プランジャＰＲ１ｂの断面形状を構成する半円の円弧とが互いに反対側（対向しない側）に位置するように、プランジャＰＲ１ａとプランジャＰＲ１ｂとが隣り合っている。図３０に示されるプローブピンＰＢ３の他の構成は、上記図４～図１５に示されるプローブピンＰＢとほぼ同様であるので、ここではその繰り返しの説明は省略する。
【0104】
【0105】
すなわち、図３１に示されるプローブピンＰＢ４においては、プローブピンＰＢ４を構成する複数のプランジャＰＲ１の断面形状は、それぞれ扇形形状であり、具体的には、円を４等分した扇形形状である。また、図３１の場合、プローブピンＰＢ４を構成するプランジャＰＲ１の数は、４つである。図３１に示されるプローブピンＰＢ４の他の構成は、上記図３０に示されるプローブピンＰＢ４とほぼ同様であるので、ここではその繰り返しの説明は省略する。
【0106】
【0107】
すなわち、図３２に示されるプローブピンＰＢ５においては、プランジャＰＲ１ａとプランジャＰＲ１ｂとは、断面形状を構成する円弧の内面ＳＦ２同士が互いに対向するように、隣り合っている。
【0108】
【0109】
本実施の形態のプローブピンＰＢ３，ＰＢ４，ＰＢ５の場合も、上記実施の形態１とほぼ同様の効果を得ることができる。
【0110】
但し、上記実施の形態１（上記第１変形例を含む）は、本実施の形態３に比べて、以下のような利点を有している。
【0111】
すなわち、上記実施の形態１（上記第１変形例を含む）の場合は、プランジャＰＲ２の孔部ＰＨ内において、各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）は孔部ＰＨの内壁に接触しているが、各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）と孔部ＰＨの内壁との接触箇所は、それぞれ２か所以上、確保することができる。一方、本実施の形態３の場合は、プランジャＰＲ２の孔部ＰＨ内において、各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）は孔部ＰＨの内壁に接触しているが、各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）と孔部ＰＨの内壁との接触箇所は、それぞれ１か所となる。
【0112】
このため、上記実施の形態１（上記第１変形例を含む）では、孔部ＰＨ内における各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）と孔部ＰＨの内壁との接触箇所を多くすることができるため、各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）とプランジャＰＲ２との接続抵抗を小さくすることができる。また、各プランジャＰＲ１（ＰＲ１ａ，ＰＲ１ｂ）とプランジャＰＲ２との電気的接続の信頼性を向上させることができる。これにより、半導体装置の電気的試験の信頼性を、より向上させることができる。
【0113】
一方、本実施の形態３の場合は、各プランジャＰＲ１と孔部ＰＨの内壁との接触箇所は、それぞれ１か所となるが、複数のプランジャＰＲ１間の異物の挟み込みを許容しやすい。このため、プローブピンの取り扱いが容易になり、テスト工程を行いやすくなる利点がある。
【0114】
また、上記実施の形態１，２および本実施の形態３では、プローブピンＰＢを接触させる半導体装置の外部端子として、リードを適用した場合を例に挙げて説明した。他の形態として、プローブピンＰＢを接触させる半導体装置の外部端子として、リード以外、例えば半田ボール（半田バンプ）などのボール電極（バンプ電極）を適用することもできる。
【0115】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0116】
ＡＸ１０１ 軸部
ＢＷ ボンディングワイヤ
ＣＬ 制御部
ＣＰ 半導体チップ
ＣＴ コネクタ端子
ＤＢ 接着層
ＤＰ ダイパッド
ＥＣ 電子部品
ＥＬ，ＥＬ１０１ 電極
ＥＴ１，ＥＴ１ａ，ＥＴ１ｂ，ＥＴ２ 端部
ＦＧ１，ＦＧ２ フランジ部
ＨＥ テストヘッド
ＬＤ，ＬＤ１０１ リード
ＭＲ 封止部
ＰＢ，ＰＢ１，ＰＢ２，ＰＢ３，ＰＢ４，ＰＢ５，ＰＢ１０１ プローブピン
ＰＤ パッド電極
ＰＨ，ＰＨ１０２ 孔部
ＰＫＧ，ＰＫＧ１０１ 半導体装置
ＰＲ１，ＰＲ１ａ，ＰＲ１ｂ，ＰＲ２，ＰＲ１０１，ＰＲ１０２ プランジャ
ＳＢ１，ＳＢ１０１ 先端
ＳＦ１ 外面
ＳＦ２ 内面
ＳＫ，ＳＫ１０１ ソケット
ＳＫａ 上面
ＳＫｂ 下面
ＳＰ，ＳＰ１０１ バネ
ＳＴ１，ＳＴ１ａ，ＳＴ１ｂ，ＳＴ２，ＳＴ１０１，ＳＴ１０２ 先端部
ＴＢ テスト基板
ＴＢａ 上面
ＴＢｂ 下面
ＴＨ，ＴＨ１０１ 貫通孔
ＴＳ，ＴＳ１０１ 試験装置
ＶＡ ビア配線
ＷＬ 隔壁
ＷＲ 配線
ＢＷ ボンディングワイヤ
ＣＬ 制御部
ＣＰ 半導体チップ
ＣＴ コネクタ端子
ＤＢ 接着層
ＤＰ ダイパッド
ＥＣ 電子部品
ＥＬ，ＥＬ１０１ 電極
ＥＴ１，ＥＴ１ａ，ＥＴ１ｂ，ＥＴ２ 端部
ＦＧ１，ＦＧ２ フランジ部
ＨＥ テストヘッド
ＬＤ，ＬＤ１０１ リード
ＭＲ 封止部
ＰＢ，ＰＢ１，ＰＢ２，ＰＢ３，ＰＢ４，ＰＢ５，ＰＢ１０１ プローブピン
ＰＤ パッド電極
ＰＨ，ＰＨ１０２ 孔部
ＰＫＧ，ＰＫＧ１０１ 半導体装置
ＰＲ１，ＰＲ１ａ，ＰＲ１ｂ，ＰＲ２，ＰＲ１０１，ＰＲ１０２ プランジャ
ＳＢ１，ＳＢ１０１ 先端
ＳＦ１ 外面
ＳＦ２ 内面
ＳＫ，ＳＫ１０１ ソケット
ＳＫａ 上面
ＳＫｂ 下面
ＳＰ，ＳＰ１０１ バネ
ＳＴ１，ＳＴ１ａ，ＳＴ１ｂ，ＳＴ２，ＳＴ１０１，ＳＴ１０２ 先端部
ＴＢ テスト基板
ＴＢａ 上面
ＴＢｂ 下面
ＴＨ，ＴＨ１０１ 貫通孔
ＴＳ，ＴＳ１０１ 試験装置
ＶＡ ビア配線
ＷＬ 隔壁
ＷＲ 配線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】