(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022065682
(43)【公開日】2022-04-28
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 21/768 20060101AFI20220421BHJP
H01L 21/822 20060101ALI20220421BHJP
H01L 21/3205 20060101ALI20220421BHJP
【ＦＩ】
H01L21/90 A
H01L27/04 P
H01L21/88 Q
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2020174303
(22)【出願日】2020-10-16
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】特許業務法人筒井国際特許事務所
(72)【発明者】
【氏名】満生 彰
【テーマコード（参考）】
5F033
5F038
【Ｆターム（参考）】
5F033HH26
5F033JJ18
5F033JJ19
5F033JJ21
5F033JJ32
5F033JJ33
5F033KK11
5F033KK26
5F033KK33
5F033MM01
5F033MM15
5F033MM17
5F033NN06
5F033NN07
5F033NN12
5F033NN15
5F033NN32
5F033PP06
5F033PP15
5F033QQ09
5F033QQ16
5F033QQ25
5F033QQ34
5F033QQ37
5F033QQ48
5F033RR04
5F033RR06
5F033RR08
5F033SS11
5F033TT02
5F033TT07
5F033VV09
5F033WW00
5F033XX02
5F038AR06
5F038AR08
5F038AR16
(57)【要約】
【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体基板ＳＵＢ上に、層間絶縁膜３と、層間絶縁膜３を介して互いに離間する一対の導電性層４とが形成されている。ここで、一対の導電性層４の各々の上面の位置は、層間絶縁膜３の上面の位置と異なり、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間には、絶縁膜５が形成されている。絶縁膜５は、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａを有する。抵抗素子７ｂは、一対の導電性層４の各々に接続され、絶縁膜５を覆うように、傾斜面５ａに沿って形成されている。
【選択図】図５
【解決手段】半導体基板ＳＵＢ上に、層間絶縁膜３と、層間絶縁膜３を介して互いに離間する一対の導電性層４とが形成されている。ここで、一対の導電性層４の各々の上面の位置は、層間絶縁膜３の上面の位置と異なり、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間には、絶縁膜５が形成されている。絶縁膜５は、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａを有する。抵抗素子７ｂは、一対の導電性層４の各々に接続され、絶縁膜５を覆うように、傾斜面５ａに沿って形成されている。
【選択図】図５
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記半導体基板上に形成され、且つ、前記層間絶縁膜を介して互いに離間する一対の導電性層と、
前記一対の導電性層の各々に接続されるように、前記一対の導電性層および前記層間絶縁膜の各々の上面上に形成された抵抗素子と、
を備え、
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置と異なり、
前記一対の導電性層の各々の上面と前記層間絶縁膜の上面との間には、前記一対の導電性層および前記層間絶縁膜の各々の上面に対して傾斜している傾斜面を有する第１絶縁膜が形成され、
前記抵抗素子は、前記第１絶縁膜を覆うように、前記傾斜面に沿って形成されている、半導体装置。
前記半導体基板上に形成された層間絶縁膜と、
前記半導体基板上に形成され、且つ、前記層間絶縁膜を介して互いに離間する一対の導電性層と、
前記一対の導電性層の各々に接続されるように、前記一対の導電性層および前記層間絶縁膜の各々の上面上に形成された抵抗素子と、
を備え、
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置と異なり、
前記一対の導電性層の各々の上面と前記層間絶縁膜の上面との間には、前記一対の導電性層および前記層間絶縁膜の各々の上面に対して傾斜している傾斜面を有する第１絶縁膜が形成され、
前記抵抗素子は、前記第１絶縁膜を覆うように、前記傾斜面に沿って形成されている、半導体装置。
【請求項2】
請求項１に記載の半導体装置において、
前記一対の導電性層の各々は、前記層間絶縁膜中に形成された第１孔の内部に埋め込まれている、半導体装置。
前記一対の導電性層の各々は、前記層間絶縁膜中に形成された第１孔の内部に埋め込まれている、半導体装置。
【請求項3】
請求項２に記載の半導体装置において、
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも低く、
前記第１絶縁膜は、少なくとも前記一対の導電性層の各々の上面の一部を覆うように形成され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置。
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも低く、
前記第１絶縁膜は、少なくとも前記一対の導電性層の各々の上面の一部を覆うように形成され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置。
【請求項4】
請求項２に記載の半導体装置において、
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高く、
前記第１絶縁膜は、前記一対の導電性層の各々の上面の一部と、前記層間絶縁膜の上面とを覆うように形成され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置。
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高く、
前記第１絶縁膜は、前記一対の導電性層の各々の上面の一部と、前記層間絶縁膜の上面とを覆うように形成され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置。
【請求項5】
請求項１に記載の半導体装置において、
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高く、
前記第１絶縁膜は、前記層間絶縁膜の上面の一部を覆うように形成され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって低くなるように傾斜している、半導体装置。
前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高く、
前記第１絶縁膜は、前記層間絶縁膜の上面の一部を覆うように形成され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって低くなるように傾斜している、半導体装置。
【請求項6】
請求項１に記載の半導体装置において、
前記傾斜面と前記一対の導電性層の各々の上面とが成す角度、または、前記傾斜面と前記層間絶縁膜の上面とが成す角度は、４０～５０度の範囲内である、半導体装置。
前記傾斜面と前記一対の導電性層の各々の上面とが成す角度、または、前記傾斜面と前記層間絶縁膜の上面とが成す角度は、４０～５０度の範囲内である、半導体装置。
【請求項7】
請求項１に記載の半導体装置において、
前記抵抗素子は、ＳｉＣｒからなる、半導体装置。
前記抵抗素子は、ＳｉＣｒからなる、半導体装置。
【請求項8】
（ａ）半導体基板上に、層間絶縁膜と、前記層間絶縁膜を介して互いに離間する一対の導電性層とを形成する工程、
（ｂ）前記（ａ）工程後、前記一対の導電性層および前記層間絶縁膜の各々の上面上に、第１絶縁膜を形成する工程、
（ｃ）前記（ｂ）工程後、前記第１絶縁膜に対して異方性エッチング処理を行うことで、少なくとも前記一対の導電性層の各々の上面の一部を露出させる工程、
（ｄ）前記（ｃ）工程後、前記一対の導電性層および前記層間絶縁膜の各々の上面上に、スパッタリング法によって抵抗材料膜を形成する工程、
（ｅ）前記（ｄ）工程後、前記抵抗材料膜を選択的にパターニングすることで、前記一対の導電性層の各々に接続される抵抗素子を形成する工程、
を備え、
前記（ａ）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置と異なり、
前記（ｃ）工程によって、前記第１絶縁膜が、前記一対の導電性層の各々の上面と前記層間絶縁膜の上面との間に残され、前記一対の導電性層および前記層間絶縁膜の各々の上面に対して傾斜している傾斜面が、前記第１絶縁膜に設けられ、
前記（ｅ）工程において、前記抵抗素子は、前記第１絶縁膜を覆うように、前記傾斜面に沿って形成される、半導体装置の製造方法。
（ｂ）前記（ａ）工程後、前記一対の導電性層および前記層間絶縁膜の各々の上面上に、第１絶縁膜を形成する工程、
（ｃ）前記（ｂ）工程後、前記第１絶縁膜に対して異方性エッチング処理を行うことで、少なくとも前記一対の導電性層の各々の上面の一部を露出させる工程、
（ｄ）前記（ｃ）工程後、前記一対の導電性層および前記層間絶縁膜の各々の上面上に、スパッタリング法によって抵抗材料膜を形成する工程、
（ｅ）前記（ｄ）工程後、前記抵抗材料膜を選択的にパターニングすることで、前記一対の導電性層の各々に接続される抵抗素子を形成する工程、
を備え、
前記（ａ）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置と異なり、
前記（ｃ）工程によって、前記第１絶縁膜が、前記一対の導電性層の各々の上面と前記層間絶縁膜の上面との間に残され、前記一対の導電性層および前記層間絶縁膜の各々の上面に対して傾斜している傾斜面が、前記第１絶縁膜に設けられ、
前記（ｅ）工程において、前記抵抗素子は、前記第１絶縁膜を覆うように、前記傾斜面に沿って形成される、半導体装置の製造方法。
【請求項9】
請求項８に記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板上に前記層間絶縁膜を形成する工程、
（ａ２）前記（ａ１）工程後、前記層間絶縁膜中に、互いに離間する一対の第１孔を形成する工程、
（ａ３）前記（ａ２）工程後、前記一対の第１孔の各々の内部に、前記導電性層を埋め込む工程、
を有する、半導体装置の製造方法。
前記（ａ）工程は、
（ａ１）前記半導体基板上に前記層間絶縁膜を形成する工程、
（ａ２）前記（ａ１）工程後、前記層間絶縁膜中に、互いに離間する一対の第１孔を形成する工程、
（ａ３）前記（ａ２）工程後、前記一対の第１孔の各々の内部に、前記導電性層を埋め込む工程、
を有する、半導体装置の製造方法。
【請求項10】
請求項９に記載の半導体装置の製造方法において、
前記（ａ３）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも低くなり、
前記（ｃ）工程において、前記第１絶縁膜は、少なくとも前記一対の導電性層の各々の上面の一部を覆うように残され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置の製造方法。
前記（ａ３）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも低くなり、
前記（ｃ）工程において、前記第１絶縁膜は、少なくとも前記一対の導電性層の各々の上面の一部を覆うように残され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置の製造方法。
【請求項11】
請求項９に記載の半導体装置の製造方法において、
前記（ａ３）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高くなり、
前記（ｃ）工程において、前記第１絶縁膜は、前記一対の導電性層の各々の上面の一部と、前記層間絶縁膜の上面とを覆うように残され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置の製造方法。
前記（ａ３）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高くなり、
前記（ｃ）工程において、前記第１絶縁膜は、前記一対の導電性層の各々の上面の一部と、前記層間絶縁膜の上面とを覆うように残され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって高くなるように傾斜している、半導体装置の製造方法。
【請求項12】
請求項９に記載の半導体装置の製造方法において、
（ｆ）前記（ｂ）工程と前記（ｃ）工程との間に、前記第１絶縁膜上に、前記第１絶縁膜を構成する材料と異なる材料からなる第２絶縁膜を形成する工程、
を更に備え、
前記（ｃ）工程は、
（ｃ１）平面視において前記一対の導電性層に重なるように、前記第２絶縁膜中に一対の第２孔を形成する工程、
（ｃ２）前記（ｃ１）工程後、前記第１絶縁膜上に形成されていた前記第２絶縁膜が除去され、前記第１絶縁膜が露出されるまで、前記第２絶縁膜および前記第１絶縁膜に対して異方性エッチング処理を行う工程、
を有する、半導体装置の製造方法。
（ｆ）前記（ｂ）工程と前記（ｃ）工程との間に、前記第１絶縁膜上に、前記第１絶縁膜を構成する材料と異なる材料からなる第２絶縁膜を形成する工程、
を更に備え、
前記（ｃ）工程は、
（ｃ１）平面視において前記一対の導電性層に重なるように、前記第２絶縁膜中に一対の第２孔を形成する工程、
（ｃ２）前記（ｃ１）工程後、前記第１絶縁膜上に形成されていた前記第２絶縁膜が除去され、前記第１絶縁膜が露出されるまで、前記第２絶縁膜および前記第１絶縁膜に対して異方性エッチング処理を行う工程、
を有する、半導体装置の製造方法。
【請求項13】
請求項１２に記載の半導体装置の製造方法において、
前記一対の第２孔の各々の口径は、前記一対の第１孔の各々の口径よりも小さい、半導体装置の製造方法。
前記一対の第２孔の各々の口径は、前記一対の第１孔の各々の口径よりも小さい、半導体装置の製造方法。
【請求項14】
請求項８に記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ４）前記半導体基板上に前記層間絶縁膜を形成する工程、
（ａ５）前記（ａ４）工程後、前記層間絶縁膜の上面上に、前記一対の導電性層を形成する工程、
を有する、半導体装置の製造方法。
前記（ａ）工程は、
（ａ４）前記半導体基板上に前記層間絶縁膜を形成する工程、
（ａ５）前記（ａ４）工程後、前記層間絶縁膜の上面上に、前記一対の導電性層を形成する工程、
を有する、半導体装置の製造方法。
【請求項15】
請求項１４に記載の半導体装置の製造方法において、
前記（ａ５）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高くなり、
前記（ｃ）工程において、前記第１絶縁膜は、前記層間絶縁膜の上面の一部を覆うように残され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって低くなるように傾斜している、半導体装置の製造方法。
前記（ａ５）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置よりも高くなり、
前記（ｃ）工程において、前記第１絶縁膜は、前記層間絶縁膜の上面の一部を覆うように残され、
前記傾斜面は、前記一対の導電性層の各々から前記層間絶縁膜へ向かって低くなるように傾斜している、半導体装置の製造方法。
【請求項16】
請求項１５に記載の半導体装置の製造方法において、
（ｇ）前記（ｂ）工程と前記（ｃ）工程との間に、前記第１絶縁膜上に、前記第１絶縁膜を構成する材料と異なる材料からなる第２絶縁膜を形成する工程、
を更に備え、
前記（ｃ）工程は、
（ｃ３）前記一対の導電性層の間に位置する前記第２絶縁膜中に、第３孔を形成する工程、
（ｃ４）前記（ｃ３）工程後、前記一対の導電性層の各々の上面上に形成されていた前記第２絶縁膜および前記第１絶縁膜が除去され、前記一対の導電性層の各々の上面が露出されるまで、前記第２絶縁膜および前記第１絶縁膜に対して異方性エッチング処理を行う工程、
を有する、半導体装置の製造方法。
（ｇ）前記（ｂ）工程と前記（ｃ）工程との間に、前記第１絶縁膜上に、前記第１絶縁膜を構成する材料と異なる材料からなる第２絶縁膜を形成する工程、
を更に備え、
前記（ｃ）工程は、
（ｃ３）前記一対の導電性層の間に位置する前記第２絶縁膜中に、第３孔を形成する工程、
（ｃ４）前記（ｃ３）工程後、前記一対の導電性層の各々の上面上に形成されていた前記第２絶縁膜および前記第１絶縁膜が除去され、前記一対の導電性層の各々の上面が露出されるまで、前記第２絶縁膜および前記第１絶縁膜に対して異方性エッチング処理を行う工程、
を有する、半導体装置の製造方法。
【請求項17】
請求項８に記載の半導体装置の製造方法において、
前記傾斜面と前記一対の導電性層の各々の上面とが成す角度、または、前記傾斜面と前記層間絶縁膜の上面とが成す角度は、４０～５０度の範囲内である、半導体装置の製造方法。
前記傾斜面と前記一対の導電性層の各々の上面とが成す角度、または、前記傾斜面と前記層間絶縁膜の上面とが成す角度は、４０～５０度の範囲内である、半導体装置の製造方法。
【請求項18】
請求項８に記載の半導体装置の製造方法において、
前記抵抗材料膜は、ＳｉＣｒからなる、半導体装置の製造方法。
前記抵抗材料膜は、ＳｉＣｒからなる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、例えば、層間絶縁膜上に形成された抵抗素子を有する半導体装置およびその製造方法に関する。
【背景技術】
【0002】
近年、デバイスのアナログ性能を向上させるために、シート抵抗が大きく、且つ、温度特性の小さい抵抗素子が必要となっている。このような抵抗素子として、例えばＳｉＣｒのような抵抗材料が用いられる。
【0003】
例えば、特許文献１には、半導体基板上に形成された層間絶縁膜と、層間絶縁膜中に形成された一対のプラグ層と、これらのプラグ層に接続されるように、層間絶縁膜上に形成された抵抗素子とが開示されている。
【0004】
また、特許文献２には、半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に形成された一対の配線と、これらの配線に接続されるように、層間絶縁膜上に形成された抵抗素子とが開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１４－１６５４５８号公報
【特許文献2】特開２０１５－１１５４０８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ＳｉＣｒのような抵抗材料を、例えばスパッタリング法によって成膜させる場合、高抵抗を得るために、抵抗材料が薄膜である必要がある。しかし、抵抗材料の下地の状態によっては、成膜された抵抗材料が途切れるという問題があることが、本願発明者の検討によって明らかになった。
【0007】
【0008】
図１に示されるように、半導体基板ＳＵＢ上に層間絶縁膜１が形成され、層間絶縁膜１中に配線のような導電性層２が形成されている。また、層間絶縁膜１上に層間絶縁膜３が形成され、層間絶縁膜３中に孔ＣＨ１が形成されている。孔ＣＨ１の内部には、導電性層２に接続するためのプラグとして、導電性層４が埋め込まれている。
【0009】
孔ＣＨ１の内部に導電性層４を埋め込む際には、例えばＣＭＰ法による研磨処理が行われるが、この研磨処理によって導電性層４の上面が層間絶縁膜３の上面よりも後退する場合がある。例えば、導電性層４と層間絶縁膜３との境界において、導電性層４の上面と層間絶縁膜３の上面との間に、段差が発生している場合がある。
【0010】
次に、図２に示されるように、層間絶縁膜３および導電性層４の各々の上面上に、スパッタリング法によって、例えばＳｉＣｒからなる抵抗材料膜７ａを形成する。次に、図３に示されるように、抵抗材料膜７ａ上にレジストパターンＲＰ１を形成する。次に、図４に示されるように、レジストパターンＲＰ１をマスクとして抵抗材料膜７ａをパターニングすることで、一対の導電性層４の各々に接続される抵抗素子７ｂが形成される。
【0011】
抵抗材料膜７ａは、抵抗素子７ｂが高抵抗となるように薄膜として形成され、例えば３～１０ｎｍの厚さを有する。また、抵抗材料膜７ａはスパッタリング法によって形成されるが、上記段差の高低差が大きい場合、段差の垂直部分において抵抗材料膜７ａの厚さが薄くなり易い。それ故、抵抗素子７ｂの抵抗値がばらつくという問題があり、最悪の場合、抵抗素子７ｂが断線するという問題がある。従って、半導体装置の信頼性が低下する恐れがある。
【0012】
本願の主な目的は、上記段差が発生している箇所において抵抗材料膜７ａの厚さを維持し、抵抗素子７ｂの抵抗値のばらつき、または、抵抗素子７ｂの断線を抑制することで、半導体装置の信頼性を向上させることにある。その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになる。
【課題を解決するための手段】
【0013】
一実施の形態によれば、半導体装置は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記半導体基板上に形成された一対の導電性層と、前記一対の導電性層の各々に接続された抵抗素子と、を備える。ここで、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置と異なり、前記一対の導電性層の各々の上面と前記層間絶縁膜の上面との間には、前記一対の導電性層および前記層間絶縁膜の各々の上面に対して傾斜している傾斜面を有する第１絶縁膜が形成され、前記抵抗素子は、前記第１絶縁膜を覆うように、前記傾斜面に沿って形成されている。
【0014】
また、一実施の形態によれば、半導体装置の製造方法は、（ａ）半導体基板上に、層間絶縁膜と、一対の導電性層とを形成する工程、（ｂ）前記一対の導電性層および前記層間絶縁膜の各々の上面上に、第１絶縁膜を形成する工程、（ｃ）前記第１絶縁膜に対して異方性エッチング処理を行うことで、少なくとも前記一対の導電性層の各々の上面の一部を露出させる工程、（ｄ）前記一対の導電性層および前記層間絶縁膜の各々の上面上に、抵抗材料膜を形成する工程、（ｅ）前記抵抗材料膜を選択的にパターニングすることで、前記一対の導電性層の各々に接続される抵抗素子を形成する工程、を備える。ここで、前記（ａ）工程において、前記一対の導電性層の各々の上面の位置は、前記層間絶縁膜の上面の位置と異なり、前記（ｃ）工程によって、前記第１絶縁膜が、前記一対の導電性層の各々の上面と前記層間絶縁膜の上面との間に残され、前記一対の導電性層および前記層間絶縁膜の各々の上面に対して傾斜している傾斜面が、前記第１絶縁膜に設けられ、前記（ｅ）工程において、前記抵抗素子は、前記第１絶縁膜を覆うように、前記傾斜面に沿って形成される。
【発明の効果】
【0015】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【0016】
【図1】検討例における半導体装置の製造工程を示す断面図である。
【図5】実施の形態１における半導体装置を示す断面図である。
【図6】実施の形態１における半導体装置を示す平面図である。
【図7】実施の形態１における半導体装置の製造工程を示す断面図である。
【図15】実施の形態２における半導体装置を示す断面図である。
【図16】実施の形態２における半導体装置の製造工程を示す断面図である。
【図24】実施の形態３における半導体装置を示す断面図である。
【図25】実施の形態３における半導体装置の製造工程を示す断面図である。
【図32】実施の形態４における半導体装置を示す断面図である。
【図33】実施の形態４における半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【0017】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0018】
また、本願で用いられる図面では、図面を見易くするために、断面図であってもハッチングが省略されている場合があり、平面図であってもハッチングが付されている場合がある。
【0019】
また、本願で説明されるＸ方向、Ｙ方向およびＺ方向は、互いに交差し、互いに直交している。本願では、Ｚ方向をある構造体の上下方向、高さ方向または厚さ方向として説明する。また、本願で用いられる「平面視」という表現は、Ｘ方向およびＹ方向によって構成される面を、Ｚ方向から見ることを意味する。
【0020】
【0021】
【0022】
図５に示されるように、実施の形態１における半導体装置は、半導体基板ＳＵＢと、層間絶縁膜１と、複数の導電性層２と、層間絶縁膜３と、複数の導電性層４と、絶縁膜５と、抵抗素子７ｂとを備える。
【0023】
半導体基板ＳＵＢは、好ましくは１～１０Ωｃｍ程度の比抵抗を有する単結晶シリコン（Ｓｉ）からなり、例えばｐ型の単結晶シリコンからなる。図示はしないが、半導体基板ＳＵＢには、電界効果トランジスタなどの半導体素子が形成されている。
【0024】
半導体基板ＳＵＢ上には、例えば酸化シリコン（ＳｉＯ２）からなる層間絶縁膜１が形成されている。層間絶縁膜１中には、複数の導電性層２が形成されている。導電性層２は、例えばダマシン技術によって形成された配線である。ここでは、１層分の層間絶縁膜１および導電性層２が図示されているが、このような層間絶縁膜１および導電性層２が複数層に渡って形成されることで、多層配線層が形成されていてもよい。
【0025】
層間絶縁膜１上には、例えば酸化シリコン（ＳｉＯ２）からなる層間絶縁膜３と、複数の導電性層４とが形成されている。ここでは、複数の導電性層４のうち、それぞれ下層の導電性層２に接続され、層間絶縁膜３を介して互いに離間する一対の導電性層４が図示されている。
【0026】
実施の形態１における導電性層４は、層間絶縁膜３中に形成された孔ＣＨ１の内部に埋め込まれている。また、導電性層４は、以下に示すバリアメタル膜および導電性膜を含んでいる。上記バリアメタル膜は、孔ＣＨ１の側面および底面に形成され、例えばチタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）若しくは窒化タンタル（ＴａＮ）、または、これらを適宜積層させた積層膜である。上記導電性膜は、上記バリアメタル膜を介して孔ＣＨ１の内部に埋め込まれ、例えばタングステン（Ｗ）からなる。
【0027】
一対の導電性層４の各々の上面と層間絶縁膜３の上面との間には、段差が発生している。すなわち、一対の導電性層４の各々の上面の位置は、層間絶縁膜３の上面の位置と異なり、層間絶縁膜３の上面の位置よりも低くなっている。
【0028】
また、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間には、絶縁膜５が形成されている。絶縁膜５は、例えば酸窒化シリコン（ＳｉＯＮ）または窒化シリコン（ＳｉＮ）からなる。
【0029】
実施の形態１において、絶縁膜５は、一対の導電性層４の各々の上面の一部を覆うように形成されている箇所と、層間絶縁膜３の上面を覆うように形成されている箇所とを含む。これらの箇所の絶縁膜５は、互いに分離されていてもよいが、一体化していてもよい。少なくとも段差が発生している箇所に、絶縁膜５が形成されていることが重要となる。
【0030】
一対の導電性層４の各々の上面上と、絶縁膜５を介した層間絶縁膜３の上面上とには、抵抗素子７ｂが形成されている。抵抗素子７ｂは、後述するような抵抗材料膜７ａからなり、抵抗材料膜７ａは、好ましくは導電性層２または導電性層４を構成する材料よりも高いシート抵抗を有する金属材料からなり、例えばシリコンクロム（ＳｉＣｒ）からなる。
【0031】
抵抗素子７ｂは、一対の導電性層４の各々に接続されている。これにより抵抗素子７ｂの下層に形成されている導電性層４および導電性層２を介して、抵抗素子７ｂと、半導体基板ＳＵＢの他の領域に形成されている半導体素子などとを電気的に接続させることができる。なお、図６の平面図に示されるように、平面視において、一対の導電性層４は、抵抗素子７ｂに重なるように設けられ、抵抗素子７ｂに内包されるように設けられている。
【0032】
また、絶縁膜５は、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａを有する。傾斜面５ａと導電性層４の上面とが成す角度、または、傾斜面５ａと層間絶縁膜３の上面とが成す角度は、４０～５０度の範囲内であり、好ましくは４５度である。
【0033】
また、段差が発生している箇所（一対の導電性層４の各々の上面と層間絶縁膜３の上面との間）において、抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ａに沿って形成されている。実施の形態１では、傾斜面５ａは、一対の導電性層４の各々から層間絶縁膜３へ向かって高くなるように傾斜している。
【0034】
上述の図１～図４で説明したように、検討例では、段差が発生している箇所おいて、抵抗材料膜７ａの厚さが薄くなり易いという問題があった。それ故、抵抗素子７ｂの抵抗値がばらつくという問題、または、抵抗素子７ｂが断線するという問題があった。
【0035】
実施の形態１では、段差が発生している箇所に、傾斜面５ａを有する絶縁膜５が形成されている。これにより、段差の高低差が大きい場合でも、抵抗素子７ｂの基になる抵抗材料膜７ａをスパッタリング法によって形成した際、抵抗材料膜７ａの厚さが維持される。このため、検討例で発生する問題を解消することができる。従って、半導体装置の信頼性を向上させることができる。
【0036】
【0037】
まず、図７に示されるように、半導体基板ＳＵＢを用意する。次に、図示はしないが、半導体基板ＳＵＢに電界効果トランジスタなどの半導体素子を形成する。
【0038】
次に、上記半導体素子を覆うように、半導体基板ＳＵＢ上に、例えばＣＶＤ（Chemical Vapor Deposition）法によって、層間絶縁膜１を形成する。次に、層間絶縁膜１中に複数の導電性層２を形成する。層間絶縁膜１内に溝を形成し、この溝の内部に、銅を主体とする導電性膜を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、溝外の余分な上記導電性膜を除去することで、導電性層２が形成される。
【0039】
次に、複数の導電性層２を覆うように、層間絶縁膜１上に、例えばＣＶＤ法によって、層間絶縁膜３を形成する。次に、フォトリソグラフィ技術およびエッチング処理によって、層間絶縁膜３中に、複数の導電性層２に達し、且つ、互いに離間する複数の孔ＣＨ１を形成する。次に、複数の孔ＣＨ１内に、それぞれ導電性層４を埋め込む。
【0040】
導電性層４は、以下のようにして形成される。まず、層間絶縁膜３の上面上および孔ＣＨ１の内部に、例えばＣＶＤ法またはスパッタリング法によって、バリアメタル膜を形成する。次に、孔ＣＨ１内を埋め込むように、上記バリアメタル膜上に、例えばＣＶＤ法によって、導電性膜を形成する。次に、ＣＭＰ法による研磨処理を行うことで、孔ＣＨ１の外部に形成されている上記導電性膜および上記バリアメタル膜を除去する。このようにして、孔ＣＨ１の内部に、上記導電性膜および上記バリアメタル膜を含む導電性層４が埋め込まれる。
【0041】
ここで、孔ＣＨ１の外部の層間絶縁膜３の上面上に、上記導電性膜および上記バリアメタル膜が残されていると、各導電性層４の間にリークパスが形成される恐れがある。それ故、実施の形態１では、層間絶縁膜３に対して導電性層４のエッチングレートが高い条件で、若干オーバーエッチングとなるように、上記研磨処理を行っている。
【0042】
上記研磨処理によって、導電性層４の上面の位置が、層間絶縁膜３の上面の位置と異なっており、層間絶縁膜３の上面の位置よりも低くなる。すなわち、導電性層４の上面と層間絶縁膜３の上面との間に、段差が発生する。
【0043】
次に、図８に示されるように、上記段差を覆うように、一対の導電性層４および層間絶縁膜３の各々の上面上に、例えばＣＶＤ法によって絶縁膜５を形成する。この時点での絶縁膜５の厚さは、例えば１０～５０ｎｍである。
【0044】
次に、絶縁膜５上に、例えばＣＶＤ法によって絶縁膜６を形成する。絶縁膜６は、絶縁膜５を構成する材料と異なる材料からなり、例えば酸化シリコン（ＳｉＯ２）からなる。また、この時点での絶縁膜５の厚さは、例えば３０～１００ｎｍである。
【0045】
なお、実施の形態１では、絶縁膜５として酸窒化シリコン（ＳｉＯＮ）または窒化シリコン（ＳｉＮ）を例示し、絶縁膜６として酸化シリコン（ＳｉＯ２）を例示した。しかし、絶縁膜５および絶縁膜６の各々の材料は、これらに限られず、互いに異なる材料であればよい。
【0046】
次に、図９に示されるように、絶縁膜６上に、一対の導電性層４の各々の上面の一部を開口するパターンを有するレジストパターンＲＰ２を形成する。
【0047】
次に、図１０に示されるように、レジストパターンＲＰ２をマスクとして異方性エッチング処理を行うことで、絶縁膜６中に一対の孔ＣＨ２を形成する。その後、アッシング処理によって、レジストパターンＲＰ２を除去する。
【0048】
この異方性エッチング処理は、絶縁膜５がエッチングされ難く、絶縁膜６がエッチングされ易い条件で行われる。すなわち、絶縁膜６のエッチング処理中に、絶縁膜５がエッチングストッパとして機能する。
【0049】
図１１は、図１０の製造工程時における半導体装置の平面図を示している。図１１に示されるように、図１０のようにして形成された一対の孔ＣＨ２は、それぞれ平面視において孔ＣＨ１（導電性層４）に重なるように形成され、それぞれ平面視において孔ＣＨ１（導電性層４）に内包されている。言い換えれば、一対の孔ＣＨ２は、それぞれ断面視において孔ＣＨ１（導電性層４）の直上に形成される。
【0050】
また、孔ＣＨ２の口径は、孔ＣＨ１の口径よりも小さくなっている。仮に、孔ＣＨ２の口径が孔ＣＨ１の口径よりも大きいと、後の製造工程において、段差が発生している箇所に絶縁膜５を残すことが困難になってしまう。
【0051】
次に、図１２に示されるように、絶縁膜５および絶縁膜６に対して、異方性エッチング処理を行う。この異方性エッチング処理は、絶縁膜５および絶縁膜６のエッチングレートがほぼ同じ条件で行われる。また、上記異方性エッチング処理は、終点検出（ＥＰＤ：End Point Detector）技術を用いて行われ、エッチング装置が、絶縁膜６の成分から絶縁膜５の成分への変化を検出できる。すなわち、絶縁膜５上に形成されていた絶縁膜６が除去され、絶縁膜５が露出されるまで、上記異方性エッチング処理が行われる。
【0052】
また、この異方性エッチング処理によって、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間に、絶縁膜５が残される。実施の形態１では、絶縁膜５は、少なくとも一対の導電性層４の各々の上面の一部を覆うように残され、層間絶縁膜３の上面も覆うように残される。そして、絶縁膜５によって覆われていない箇所において、導電性層４の上面の一部が露出される。
【0053】
また、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間に残された絶縁膜５には、上記異方性エッチング処理によって、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａが設けられる。
【0054】
次に、図１３に示されるように、一対の導電性層４の各々の上面上と、層間絶縁膜３の上面上に形成されている絶縁膜５の上面上に、スパッタリング法によって抵抗材料膜７ａを形成する。この時点での抵抗材料膜７ａの厚さは、例えば３～１０ｎｍである。
【0055】
次に、図１４に示されるように、抵抗材料膜７ａ上に、少なくとも一対の導電性層４の上面と、一対の導電性層４の間とを覆うようなパターンを有するレジストパターンＲＰ３を形成する。
【0056】
次に、レジストパターンＲＰ３をマスクとして異方性エッチング処理を行うことで、抵抗材料膜７ａを選択的にパターニングする。これにより、図５および図６に示されるように、一対の導電性層４に接続される抵抗素子７ｂが形成される。抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ａに沿って形成される。その後、アッシング処理によって、レジストパターンＲＰ３を除去する。
【0057】
その後、図示はしないが、抵抗素子７ｂ上に、上層の配線構造として、層間絶縁膜と、プラグおよび配線などの導電性層とが形成され、実施の形態１における半導体装置が製造される。
【0058】
（実施の形態２）
以下に図１５～図２３を用いて、実施の形態２における半導体装置およびその製造方法について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点についての説明を省略する。
以下に図１５～図２３を用いて、実施の形態２における半導体装置およびその製造方法について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点についての説明を省略する。
【0059】
＜実施の形態２における半導体装置の構造＞
実施の形態１では、一対の導電性層４が層間絶縁膜３中に形成されていた。実施の形態２では、図１５に示されるように、層間絶縁膜３を介して互いに離間する一対の導電性層８が、層間絶縁膜３の上面上に形成されている。一対の導電性層８は、抵抗素子７ｂを上層の配線に接続させるためのローカル配線であり、例えば窒化チタン（ＴｉＮ）からなる。
実施の形態１では、一対の導電性層４が層間絶縁膜３中に形成されていた。実施の形態２では、図１５に示されるように、層間絶縁膜３を介して互いに離間する一対の導電性層８が、層間絶縁膜３の上面上に形成されている。一対の導電性層８は、抵抗素子７ｂを上層の配線に接続させるためのローカル配線であり、例えば窒化チタン（ＴｉＮ）からなる。
【0060】
抵抗素子７ｂおよび一対の導電性層８を覆うように、層間絶縁膜３の上面上には、例えば酸化シリコン（ＳｉＯ２）からなる層間絶縁膜９が形成されている。層間絶縁膜９中には、一対の導電性層８に達する孔ＣＨ４が形成され、孔ＣＨ４の内部には、導電性層８に接続するためのプラグとして、導電性層１０が埋め込まれている。導電性層１０を構成する材料は、実施の形態１の導電性層３と同様である。
【0061】
実施の形態２においても、一対の導電性層８の各々の上面と層間絶縁膜３の上面との間には、段差が発生している。すなわち、一対の導電性層８の各々の上面の位置は、層間絶縁膜３の上面の位置と異なり、層間絶縁膜３の上面の位置よりも高くなっている。
【0062】
そして、段差が発生している箇所には、絶縁膜５が形成されている。絶縁膜５は、層間絶縁膜３の上面の一部を覆うように形成され、一対の導電性層８および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａを有する。
【0063】
実施の形態２では、傾斜面５ａは、一対の導電性層８の各々から層間絶縁膜３へ向かって低くなるように傾斜している。傾斜面５ａと導電性層８の上面とが成す角度、または、傾斜面５ａと層間絶縁膜３の上面とが成す角度は、実施の形態１と同様であり、４０～５０度の範囲内であり、好ましくは４５度である。
【0064】
抵抗素子７ｂは、一対の導電性層８の各々に接続されるように、一対の導電性層８および層間絶縁膜３の各々の上面上に形成されている。また、段差が発生している箇所において、抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ａに沿って形成されている。このため、実施の形態２においても、検討例で発生する問題を解消することができ、半導体装置の信頼性を向上させることができる。
【0065】
＜実施の形態２における半導体装置の製造方法＞
まず、図１６に示されるように、半導体基板ＳＵＢ上に層間絶縁膜１および層間絶縁膜３を形成する。層間絶縁膜１および層間絶縁膜３の製造工程は、実施の形態１と同様である。
まず、図１６に示されるように、半導体基板ＳＵＢ上に層間絶縁膜１および層間絶縁膜３を形成する。層間絶縁膜１および層間絶縁膜３の製造工程は、実施の形態１と同様である。
【0066】
次に、層間絶縁膜３の上面上に、例えばＣＶＤ法によって、窒化チタン（ＴｉＮ）のような導電性膜を形成する。この時点での上記導電性膜の厚さは、例えば２０～４０ｎｍである。次に、フォトリソグラフィ技術およびエッチング処理によって、上記導電性膜を選択的にパターニングすることで、一対の導電性層８が形成される。
【0067】
なお、上記パターニング時には、層間絶縁膜３の上面上に上記導電性膜を残さないようにするため、オーバーエッチングが行われるので、導電性層８に覆われていない層間絶縁膜３の上面が、若干後退する。
【0068】
このように、図１６の製造工程によって、一対の導電性層８の各々の上面と層間絶縁膜３の上面との間に、段差が発生する。すなわち、一対の導電性層８の各々の上面の位置は、層間絶縁膜３の上面の位置と異なり、層間絶縁膜３の上面の位置よりも高くなる。
【0069】
次に、図１７に示されるように、上記段差を覆うように、一対の導電性層８および層間絶縁膜３の各々の上面上に絶縁膜５を形成し、絶縁膜５上に絶縁膜６を形成する。
【0070】
次に、図１８に示されるように、絶縁膜６上に、一対の導電性層４の間を開口するパターンを有するレジストパターンＲＰ４を形成する。
【0071】
次に、図１９に示されるように、レジストパターンＲＰ４をマスクとして異方性エッチング処理を行うことで、一対の導電性層４の間に位置する絶縁膜６中に孔ＣＨ３を形成する。その後、アッシング処理によって、レジストパターンＲＰ４を除去する。
【0072】
次に、図２０に示されるように、絶縁膜５および絶縁膜６に対して、異方性エッチング処理を行う。この異方性エッチング処理は、絶縁膜５および絶縁膜６のエッチングレートがほぼ同じ条件で行われる。また、上記異方性エッチング処理は、終点検出（ＥＰＤ）技術を用いて行われる。すなわち、一対の導電性層８の各々の上面上に形成されていた絶縁膜６および絶縁膜５が除去され、一対の導電性層８の各々の上面が露出されるまで、上記異方性エッチング処理が行われる。
【0073】
また、この異方性エッチング処理によって、一対の導電性層８の各々の上面と層間絶縁膜３の上面との間に、絶縁膜５が残される。実施の形態２では、絶縁膜５は、層間絶縁膜３の上面の一部を覆うように残される。
【0074】
また、残された絶縁膜５には、上記異方性エッチング処理によって、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａが設けられる。
【0075】
次に、図２１に示されるように、絶縁膜５を覆うように、一対の導電性層８および層間絶縁膜３の各々の上面上に、スパッタリング法によって抵抗材料膜７ａを形成する。
【0076】
次に、図２２に示されるように、抵抗材料膜７ａ上に、一対の導電性層４の上面の一部と、一対の導電性層４の間とを覆うようなパターンを有するレジストパターンＲＰ５を形成する。
【0077】
次に、図２３に示されるように、レジストパターンＲＰ５をマスクとして異方性エッチング処理を行うことで、抵抗材料膜７ａを選択的にパターニングする。これにより、一対の導電性層８に接続される抵抗素子７ｂが形成される。抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ａに沿って形成される。その後、アッシング処理によって、レジストパターンＲＰ５を除去する。
【0078】
その後、以下の製造工程を経て、図１５に示される半導体装置が製造される。抵抗素子７ｂおよび一対の導電性層８を覆うように、層間絶縁膜３の上面上に、例えばＣＶＤ法によって層間絶縁膜９を形成する。次に、フォトリソグラフィ技術およびエッチング処理によって、層間絶縁膜９中に、一対の導電性層８に達する孔ＣＨ４を形成する。次に、実施の形態１の導電性層３と同様の製造工程によって、孔ＣＨ４の内部に、導電性層１０を埋め込む。
【0079】
（実施の形態３）
以下に図２４～図３１を用いて、実施の形態３における半導体装置およびその製造方法について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点についての説明を省略する。
以下に図２４～図３１を用いて、実施の形態３における半導体装置およびその製造方法について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点についての説明を省略する。
【0080】
＜実施の形態３における半導体装置の構造＞
実施の形態１では、導電性膜４の上面が層間絶縁膜３の上面よりも後退していた。実施の形態３では、図２４に示されるように、導電性膜４の一部が層間絶縁膜３の上面から突出している。
実施の形態１では、導電性膜４の上面が層間絶縁膜３の上面よりも後退していた。実施の形態３では、図２４に示されるように、導電性膜４の一部が層間絶縁膜３の上面から突出している。
【0081】
実施の形態３においても、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間には、段差が発生している。すなわち、一対の導電性層４の各々の上面の位置は、層間絶縁膜３の上面の位置と異なり、層間絶縁膜３の上面の位置よりも高くなっている。
【0082】
そして、段差が発生している箇所には、絶縁膜５が形成されている。絶縁膜５は、一対の導電性層４の各々の上面の一部と、層間絶縁膜３の上面とを覆うように形成され、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａを有する。
【0083】
実施の形態３では、傾斜面５ａは、一対の導電性層４の各々から層間絶縁膜３へ向かって高くなるように傾斜している。傾斜面５ａと導電性層４の上面とが成す角度、または、傾斜面５ａと層間絶縁膜３の上面とが成す角度は、実施の形態１と同様であり、４０～５０度の範囲内であり、好ましくは４５度である。
【0084】
抵抗素子７ｂは、一対の導電性層４の各々に接続されるように、一対の導電性層４の各々の上面上と、層間絶縁膜３の上面上に形成された絶縁膜５の上面上に形成されている。また、段差が発生している箇所において、抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ａに沿って形成されている。このため、実施の形態３においても、検討例で発生する問題を解消することができ、半導体装置の信頼性を向上させることができる。
【0085】
＜実施の形態３における半導体装置の製造方法＞
まず、図２５に示されるように、半導体基板ＳＵＢ上に層間絶縁膜１、導電性層２、層間絶縁膜３および導電性層４を形成する。これらの製造工程は、実施の形態１と同様である。ただし、実施の形態３では、導電性層４に対して層間絶縁膜３のエッチングレートが高い条件で、若干オーバーエッチングとなるように、ＣＭＰ法による研磨処理が行われている。
まず、図２５に示されるように、半導体基板ＳＵＢ上に層間絶縁膜１、導電性層２、層間絶縁膜３および導電性層４を形成する。これらの製造工程は、実施の形態１と同様である。ただし、実施の形態３では、導電性層４に対して層間絶縁膜３のエッチングレートが高い条件で、若干オーバーエッチングとなるように、ＣＭＰ法による研磨処理が行われている。
【0086】
上記研磨処理によって、導電性層４の上面の位置が、層間絶縁膜３の上面の位置と異なっており、層間絶縁膜３の上面の位置よりも高くなる。すなわち、導電性層４の上面と層間絶縁膜３の上面との間に、段差が発生する。
【0087】
次に、図２６に示されるように、上記段差を覆うように、一対の導電性層４および層間絶縁膜３の各々の上面上に絶縁膜５を形成し、絶縁膜５上に絶縁膜６を形成する。
【0088】
次に、図２７に示されるように、絶縁膜６上に、一対の導電性層４の各々の上面の一部を開口するパターンを有するレジストパターンＲＰ２を形成する。
【0089】
次に、図２８に示されるように、レジストパターンＲＰ２をマスクとして異方性エッチング処理を行うことで、絶縁膜６中に一対の孔ＣＨ２を形成する。その後、アッシング処理によって、レジストパターンＲＰ２を除去する。
【0090】
次に、図２９に示されるように、絶縁膜５および絶縁膜６に対して、異方性エッチング処理を行う。この異方性エッチング処理は、絶縁膜５および絶縁膜６のエッチングレートがほぼ同じ条件で行われる。また、上記異方性エッチング処理は、終点検出（ＥＰＤ）技術を用いて行われる。すなわち、絶縁膜５上に形成されていた絶縁膜６が除去され、絶縁膜５が露出されるまで、上記異方性エッチング処理が行われる。
【0091】
また、この異方性エッチング処理によって、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間に、絶縁膜５が残される。実施の形態３では、絶縁膜５は、一対の導電性層４の各々の上面の一部と、層間絶縁膜３の上面とを覆うように残される。そして、絶縁膜５によって覆われていない箇所において、導電性層４の上面の一部が露出される。
【0092】
また、上記異方性エッチング処理によって、絶縁膜５には、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ａが設けられる。
【0093】
次に、図３０に示されるように、一対の導電性層４の各々の上面上と、層間絶縁膜３の上面上に形成されている絶縁膜５の上面上に、スパッタリング法によって抵抗材料膜７ａを形成する。
【0094】
次に、図３１に示されるように、抵抗材料膜７ａ上に、少なくとも一対の導電性層４の上面と、一対の導電性層４の間とを覆うようなパターンを有するレジストパターンＲＰ３を形成する。
【0095】
次に、レジストパターンＲＰ３をマスクとして異方性エッチング処理を行うことで、抵抗材料膜７ａを選択的にパターニングする。これにより、図２４に示されるように、一対の導電性層４に接続される抵抗素子７ｂが形成される。抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ａに沿って形成される。その後、アッシング処理によって、レジストパターンＲＰ３を除去する。
【0096】
（実施の形態４）
以下に図３２～図３６を用いて、実施の形態４における半導体装置およびその製造方法について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点についての説明を省略する。
以下に図３２～図３６を用いて、実施の形態４における半導体装置およびその製造方法について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点についての説明を省略する。
【0097】
＜実施の形態４における半導体装置の構造＞
実施の形態１では、絶縁膜５および絶縁膜６を使用する製造工程によって、最終的に、段差が発生している箇所に絶縁膜５を設けていた。実施の形態４では、絶縁膜５のみが使用される。
実施の形態１では、絶縁膜５および絶縁膜６を使用する製造工程によって、最終的に、段差が発生している箇所に絶縁膜５を設けていた。実施の形態４では、絶縁膜５のみが使用される。
【0098】
図３２に示されるように、実施の形態４においても、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間には、段差が発生している。すなわち、一対の導電性層４の各々の上面の位置は、層間絶縁膜３の上面の位置と異なり、層間絶縁膜３の上面の位置よりも高くなっている。
【0099】
そして、段差が発生している箇所には、絶縁膜５が形成されている。絶縁膜５は、一対の導電性層４の各々の上面の一部を覆うように形成され、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ｂを有する。
【0100】
抵抗素子７ｂは、一対の導電性層４の各々に接続されるように、一対の導電性層４の各々の上面上と、層間絶縁膜３の上面上に形成された絶縁膜５の上面上に形成されている。また、段差が発生している箇所において、抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ｂに沿って形成されている。
【0101】
傾斜面５ｂは、一対の導電性層４の各々から層間絶縁膜３へ向かって高くなるように傾斜している。この点については、傾斜面５ｂは、傾斜面５ａと同様である。このため、実施の形態４でも実施の形態１と同様に、検討例と比較して、段差の高低差が大きい場合でも、抵抗素子７ｂの抵抗値がばらつくという問題、または、抵抗素子７ｂが断線するという問題を解消することができる。従って、実施の形態４においても、半導体装置の信頼性を向上させることができる。
【0102】
ここで、実施の形態１の傾斜面５ａは、例えば４０～５０度の範囲内で直線的に傾斜していたが、実施の形態４の傾斜面５ｂは、サイドウォールスペーサ状に加工されている。すなわち、実施の形態４の傾斜面５ｂは、曲面を成し、導電性層４に近い箇所ではほぼ垂直であり、層間絶縁膜３に近づくに連れて水平に近づく。
【0103】
それ故、導電性層４に近い箇所のように、傾斜面５ｂは、傾斜面５ａと比較して、抵抗材料膜７ａの厚さが薄くなり易い箇所を含む。従って、半導体装置の信頼性を向上させるという点においては、実施の形態１の方が実施の形態４よりも優れている。
【0104】
しかしながら、実施の形態４では、半導体装置の製造工程数およびマスク枚数などが、実施の形態１よりも少ないので、製造コストを抑制できるという効果を有する。以下に、実施の形態４における半導体装置の製造方法について説明する。
【0105】
＜実施の形態４における半導体装置の製造方法＞
図３３は、実施の形態１の図５に続く製造工程を示している。まず、図３３に示されるように、導電性層４の上面と層間絶縁膜３の上面との間に発生している段差を覆うように、一対の導電性層４および層間絶縁膜３の各々の上面上に、絶縁膜５を形成する。
図３３は、実施の形態１の図５に続く製造工程を示している。まず、図３３に示されるように、導電性層４の上面と層間絶縁膜３の上面との間に発生している段差を覆うように、一対の導電性層４および層間絶縁膜３の各々の上面上に、絶縁膜５を形成する。
【0106】
次に、図３４に示されるように、絶縁膜５に対して、異方性エッチング処理を行うことで、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間に、サイドウォールスペーサ状の絶縁膜５が残される。実施の形態４では、絶縁膜５は、一対の導電性層４の各々の上面の一部を覆うように残される。そして、絶縁膜５によって覆われていない箇所において、導電性層４の上面の一部が露出される。
【0107】
また、上記異方性エッチング処理によって、絶縁膜５には、一対の導電性層４および層間絶縁膜３の各々の上面に対して傾斜している傾斜面５ｂが設けられる。
【0108】
次に、図３５に示されるように、一対の導電性層４の各々の上面上と、層間絶縁膜３の上面上に形成されている絶縁膜５の上面上に、スパッタリング法によって抵抗材料膜７ａを形成する。
【0109】
次に、図３６に示されるように、抵抗材料膜７ａ上に、少なくとも一対の導電性層４の上面と、一対の導電性層４の間とを覆うようなパターンを有するレジストパターンＲＰ３を形成する。
【0110】
次に、レジストパターンＲＰ３をマスクとして異方性エッチング処理を行うことで、抵抗材料膜７ａを選択的にパターニングする。これにより、図３２に示されるように、一対の導電性層４に接続される抵抗素子７ｂが形成される。抵抗素子７ｂは、絶縁膜５を覆うように、傾斜面５ｂに沿って形成される。その後、アッシング処理によって、レジストパターンＲＰ３を除去する。
【0111】
このように、実施の形態４では、実施の形態１で説明した絶縁膜６、レジストパターンＲＰ２および孔ＣＨ２を形成する工程が無い分、これらに関連する製造コストを抑制することができる。
【0112】
なお、実施の形態４で開示した技術を、実施の形態２に適用することもできる。その場合、傾斜面５ｂを有する絶縁膜５は、一対の導電性層８の各々の上面と層間絶縁膜３の上面との間に形成され、層間絶縁膜３の上面の一部を覆うように形成される。そして、その場合、傾斜面５ｂは、一対の導電性層８の各々から層間絶縁膜３へ向かって低くなるように傾斜する。
【0113】
また、実施の形態４で開示した技術を、実施の形態３に適用することもできる。その場合、傾斜面５ｂを有する絶縁膜５は、一対の導電性層４の各々の上面と層間絶縁膜３の上面との間に形成され、層間絶縁膜３の上面の一部を覆うように形成される。そして、その場合、傾斜面５ｂは、一対の導電性層４の各々から層間絶縁膜３へ向かって低くなるように傾斜する。
【0114】
以上、本発明を実施の形態に基づいて具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【0115】
１ 層間絶縁膜
２ 導電性層
３ 層間絶縁膜
４ 導電性層
５ 絶縁膜
５ａ、５ｂ 傾斜面
６ 絶縁膜
７ａ 抵抗材料膜
７ｂ 抵抗素子
８ 導電性層
９ 層間絶縁膜
１０ 導電性層
ＣＨ１～ＣＨ４ 孔
ＲＰ１～ＲＰ５ レジストパターン
２ 導電性層
３ 層間絶縁膜
４ 導電性層
５ 絶縁膜
５ａ、５ｂ 傾斜面
６ 絶縁膜
７ａ 抵抗材料膜
７ｂ 抵抗素子
８ 導電性層
９ 層間絶縁膜
１０ 導電性層
ＣＨ１～ＣＨ４ 孔
ＲＰ１～ＲＰ５ レジストパターン
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】