(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022070567
(43)【公開日】2022-05-13
(54)【発明の名称】半導体リレー装置
(51)【国際特許分類】
H03K 17/691 20060101AFI20220506BHJP
H03K 17/687 20060101ALI20220506BHJP
H03K 17/00 20060101ALI20220506BHJP
【ＦＩ】
H03K17/691
H03K17/687 G
H03K17/00 D
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2020179695
(22)【出願日】2020-10-27
(71)【出願人】
【識別番号】390022471
【氏名又は名称】アオイ電子株式会社
(74)【代理人】
【識別番号】100102314
【弁理士】
【氏名又は名称】須藤 阿佐子
(74)【代理人】
【識別番号】100123984
【弁理士】
【氏名又は名称】須藤 晃伸
(72)【発明者】
【氏名】相沢 吉昭
(72)【発明者】
【氏名】有岡 真一
【テーマコード（参考）】
5J055
【Ｆターム（参考）】
5J055AX21
5J055BX05
5J055DX22
5J055DX72
5J055DX83
5J055EX29
5J055EY01
5J055EY07
5J055EY10
5J055EY12
5J055EY21
5J055EZ15
5J055EZ28
5J055FX12
5J055GX02
5J055GX04
5J055GX07
(57)【要約】
【課題】スイッチングを適切に行うことが可能な半導体リレー装置を提供する。
【解決手段】半導体リレー装置は、入力される信号に基づいて発振信号を出力する発振部と、磁気的に結合する第１インダクタ及び第２インダクタと、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、前記第２インダクタにより出力される信号を整流する整流部と、前記整流部により整流された信号に基づいて、第１端子と第２端子とを電気的に接続又は遮断する接続部と、を備える。
【選択図】図１
【解決手段】半導体リレー装置は、入力される信号に基づいて発振信号を出力する発振部と、磁気的に結合する第１インダクタ及び第２インダクタと、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、前記第２インダクタにより出力される信号を整流する整流部と、前記整流部により整流された信号に基づいて、第１端子と第２端子とを電気的に接続又は遮断する接続部と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力される信号に基づいて発振信号を出力する発振部と、
磁気的に結合する第１インダクタ及び第２インダクタと、
前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、
前記第２インダクタにより出力される信号を整流する整流部と、
前記整流部により整流された信号に基づいて、第１端子と第２端子とを電気的に接続又は遮断する接続部と、
を備える半導体リレー装置。
磁気的に結合する第１インダクタ及び第２インダクタと、
前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、
前記第２インダクタにより出力される信号を整流する整流部と、
前記整流部により整流された信号に基づいて、第１端子と第２端子とを電気的に接続又は遮断する接続部と、
を備える半導体リレー装置。
【請求項2】
請求項１に記載の半導体リレー装置において、
前記駆動部は、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタに供給する電力を絶縁して、前記第２インダクタに昇圧または降圧、もしくは同じ電圧にて伝送する半導体リレー装置。
前記駆動部は、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタに供給する電力を絶縁して、前記第２インダクタに昇圧または降圧、もしくは同じ電圧にて伝送する半導体リレー装置。
【請求項3】
請求項１または請求項２に記載の半導体リレー装置において、
前記駆動部は、前記第１インダクタに電流を供給する供給部と、前記発振信号に基づいて前記供給部による前記電流の供給を制御する制御部とを有する半導体リレー装置。
前記駆動部は、前記第１インダクタに電流を供給する供給部と、前記発振信号に基づいて前記供給部による前記電流の供給を制御する制御部とを有する半導体リレー装置。
【請求項4】
請求項３に記載の半導体リレー装置において、
複数の前記第１インダクタを有し、
前記供給部は、複数の前記第１インダクタのうちの一部の前記第１インダクタに接続される第１トランジスタと、複数の前記第１インダクタのうちの他の前記第１インダクタに接続される第２トランジスタとを有する半導体リレー装置。
複数の前記第１インダクタを有し、
前記供給部は、複数の前記第１インダクタのうちの一部の前記第１インダクタに接続される第１トランジスタと、複数の前記第１インダクタのうちの他の前記第１インダクタに接続される第２トランジスタとを有する半導体リレー装置。
【請求項5】
請求項４に記載の半導体リレー装置において、
前記制御部は、前記第１トランジスタにより前記第１インダクタに電流を供給する制御と、前記第２トランジスタにより前記第２インダクタに電流を供給する制御とを行う半導体リレー装置。
前記制御部は、前記第１トランジスタにより前記第１インダクタに電流を供給する制御と、前記第２トランジスタにより前記第２インダクタに電流を供給する制御とを行う半導体リレー装置。
【請求項6】
請求項１から請求項５までのいずれか一項に記載の半導体リレー装置において、
計時部を有し、
前記発振部は、前記計時部による計時結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
計時部を有し、
前記発振部は、前記計時部による計時結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
【請求項7】
請求項１から請求項６までのいずれか一項に記載の半導体リレー装置において、
前記第１インダクタに供給される電流、または前記第１インダクタに供給される電流に基づく電圧を検出する検出部と、
前記発振部は、前記検出部による検出結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
前記第１インダクタに供給される電流、または前記第１インダクタに供給される電流に基づく電圧を検出する検出部と、
前記発振部は、前記検出部による検出結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
【請求項8】
請求項１から請求項７までのいずれか一項に記載の半導体リレー装置において、
前記整流部により整流された信号を平滑する平滑部を有する半導体リレー装置。
前記整流部により整流された信号を平滑する平滑部を有する半導体リレー装置。
【請求項9】
請求項８に記載の半導体リレー装置において、
前記接続部は、前記第１端子と前記第２端子とを電気的に接続するための第３トランジスタを有し、
前記整流部により整流された信号に基づいて、前記第３トランジスタのゲートを充電または放電する充放電部を有する半導体リレー装置。
前記接続部は、前記第１端子と前記第２端子とを電気的に接続するための第３トランジスタを有し、
前記整流部により整流された信号に基づいて、前記第３トランジスタのゲートを充電または放電する充放電部を有する半導体リレー装置。
【請求項10】
請求項９に記載の半導体リレー装置において、
前記第１インダクタを含む第１の配線層と、前記第２インダクタを含む第２の配線層とが、絶縁層を介して積層されている、半導体リレー装置。
前記第１インダクタを含む第１の配線層と、前記第２インダクタを含む第２の配線層とが、絶縁層を介して積層されている、半導体リレー装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体リレー装置に関する。
【背景技術】
【0002】
入力信号により発振する発振回路と、発振回路からの発信信号を電磁信号に変換するインダクタ部と、インダクタ部からの出力信号を整流する整流回路と、整流回路で整流された信号を充放電する充放電回路と、充放電回路の両端に発生する電位差によりスイッチングされる出力ＭＯＳＦＥＴとを備える半導体リレー装置が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００７－１２４５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の半導体リレー装置では、発振回路からの発信信号が発振回路の負荷となるインダクタ部に直接に流れて電磁信号に変換されるため、十分な電流をインダクタ部に供給できず、出力ＭＯＳＦＥＴのスイッチングを適切に行うことができないおそれがある。
【課題を解決するための手段】
【0005】
本発明の第１の態様によると、半導体リレー装置は、入力される信号に基づいて発振信号を出力する発振部と、磁気的に結合する第１インダクタ及び第２インダクタと、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、前記第２インダクタにより出力される信号を整流する整流部と、前記整流部により整流された信号に基づいて、第１端子と第２端子とを電気的に接続又は遮断する接続部と、を備える。
【発明の効果】
【0006】
本発明によれば、スイッチングを適切に行うことができる。
【図面の簡単な説明】
【0007】
【図1】実施の形態に係る半導体リレー装置の構成例を示す図である。
【図2】実施の形態に係る半導体リレー装置の回路構成の一例を示す図である。
【図3】実施の形態に係る半導体リレー装置の動作例を示すタイミングチャートである。
【図4】変形例１に係る半導体リレー装置の構成の一例を示す図である。
【図5】変形例１に係る半導体リレー装置の構成の別の例を示す図である。
【図6】変形例２に係る半導体リレー装置の構成例を示す図である。
【図7】変形例３に係る半導体リレー装置の構成の一例を示す図である。
【図8】変形例３に係る半導体リレー装置の構成の別の例を示す図である。
【図9】変形例４に係る半導体リレー装置の構成例を示す図である。
【発明を実施するための形態】
【0008】
（実施の形態）
図１は、実施の形態に係る半導体リレー装置の構成例を示す図である。半導体リレー装置１は、第１端子１１、第２端子１２、第３端子１３、及び第４端子１４を有する半導体リレーである。半導体リレー装置１は、発振部２０と、駆動部３０と、インダクタ部４０と、整流部５０と、平滑／充放電部６０と、接続部９０とを備える。半導体リレー装置１は、第１端子１１及び第２端子１２に入力される信号に応じて、第３端子１３と第４端子１４との間の電気的な接続及び遮断を切り替える。
図１は、実施の形態に係る半導体リレー装置の構成例を示す図である。半導体リレー装置１は、第１端子１１、第２端子１２、第３端子１３、及び第４端子１４を有する半導体リレーである。半導体リレー装置１は、発振部２０と、駆動部３０と、インダクタ部４０と、整流部５０と、平滑／充放電部６０と、接続部９０とを備える。半導体リレー装置１は、第１端子１１及び第２端子１２に入力される信号に応じて、第３端子１３と第４端子１４との間の電気的な接続及び遮断を切り替える。
【0009】
第１端子１１及び第２端子１２は、半導体リレー装置１の外部から電気信号を入力可能な入力部である。半導体リレー装置１では、第１端子１１及び第２端子１２を介して供給される信号Ｖｉｎにより、半導体リレー装置１の各部（発振部２０、駆動部３０等）が動作する。
【0010】
第３端子１３及び第４端子１４は、半導体リレー装置１の外部に電気信号を出力可能な出力部である。半導体リレー装置１では、信号Ｖｉｎに応じてスイッチングが行われ、信号Ｖｉｎに応じた電気信号が第３端子１３及び第４端子１４によって外部に伝送（伝達）される。
【0011】
発振部２０は、発振回路（ＯＳＣ）により構成され、第１端子１１を介して入力される信号Ｖｉｎに基づいて、所定の周波数、周期の信号（以下、発振信号ＣＬＫと称する）を生成する。発振部２０は、第１端子１１から供給される信号Ｖｉｎの信号レベルがローレベル（例えば接地電圧、基準電圧）からハイレベル（例えば電源電圧）に変化すると、発振信号ＣＬＫを生成し、発振信号ＣＬＫの出力を開始する。発振部２０は、信号Ｖｉｎがイネーブル状態（ハイレベル）になると発振するともいえる。発振部２０は、生成した発振信号ＣＬＫを駆動部３０に出力する。
【0012】
インダクタ部４０は、磁気的に結合する複数のインダクタ（コイル）を有し、エネルギーの伝達を行うトランスとしての機能を有する。インダクタ部（トランス）４０は、電圧を変圧する変圧部４０でもある。なお、１次側から２次側へのエネルギー伝達の方式は、フライバック方式であってもよいし、フォワード方式であってもよい。即ち、インダクタ部４０は、フライバックトランスであってもよいし、フォワードトランスであってもよい。また、インダクタ部４０は、コア（例えば鉄心）を有していてもよい。
【0013】
駆動部３０は、発振部２０により出力される発振信号ＣＬＫに基づいて、インダクタ部４０を駆動する。駆動部３０は、信号Ｖｉｎの信号レベルがハイレベルとなり、発振部２０から発振信号ＣＬＫが入力されると、第１端子１１からインダクタ部４０の１次側のインダクタへの電力の供給を開始する。駆動部３０は、増幅部３０であり、発振部２０からの発振信号ＣＬＫをインダクタ部４０に直接に入力する場合と比較して、インダクタ部４０に供給される電流及び電圧を大きく（増幅）する。
【0014】
整流部５０は、整流素子を有し、交流を直流に変換する機能を有する。整流部５０は、インダクタ部４０の２次側のインダクタに電気的に接続され、インダクタ部４０の２次側インダクタに誘起される交流電圧を直流電圧に整流する。整流部５０は、整流して得られる信号Ｖ１を、平滑／充放電部６０に出力する。
【0015】
平滑／充放電部６０は、整流部５０により整流された信号Ｖ１が入力され、信号Ｖ１を平滑する。また、平滑／充放電部６０は、整流及び平滑された信号Ｖ１に基づいて接続部９０に対する充電又は放電を行い、接続部９０に信号Ｖ２を供給する。接続部９０に与えられる信号Ｖ２の信号レベルは、信号Ｖ１の信号レベルに応じて変化する。
【0016】
接続部９０は、信号Ｖ２により制御されるトランジスタを有し、第３端子１３及び第４端子１４を電気的に接続又は遮断する。信号Ｖｉｎがハイレベルとなり、信号Ｖ２の信号レベルがハイレベルになると、接続部（スイッチ部）９０がオン状態となり、第３端子１３と第４端子１４とが電気的に接続される。信号Ｖｉｎがローレベルとなり、信号Ｖ２の信号レベルがローレベルとなった場合は、接続部９０がオフ状態となり、第３端子１３と第４端子１４とが電気的に遮断される。以下では、図２を参照して、本実施の形態に係る半導体リレー装置１について、さらに説明する。
【0017】
図２は、実施の形態に係る半導体リレー装置の回路構成の一例を示す図である。一例として、インダクタ部４０は、図２に示すように、インダクタＬ１ａ、インダクタＬ１ｂ、インダクタＬ２ａ、及びインダクタＬ２ｂを有する。インダクタＬ１ａ、Ｌ１ｂは、１次側のインダクタであり、インダクタＬ２ａ、Ｌ２ｂは、２次側のインダクタである。１次側のインダクタ、２次側のインダクタは、それぞれ、１次側の巻線（１次巻線）、２次側の巻線（２次巻線）とも呼ばれる。１次側インダクタと２次側インダクタは、互いに電気的に絶縁されつつ、１次側から２次側へのエネルギーの伝達を行う。１次側インダクタと２次側インダクタとは、電磁気的に接続されているともいえる。
【0018】
インダクタＬ１ａは、インダクタＬ２ａに対して設けられ、インダクタＬ２ａと磁気的に結合される。インダクタＬ１ｂは、インダクタＬ２ｂに対して設けられ、インダクタＬ２ｂと磁気的に結合される。インダクタＬ１ａ及びインダクタＬ１ｂの各々の一端は、第１端子１１と電気的に接続され、信号Ｖｉｎが与えられる。インダクタＬ１ａ及びインダクタＬ１ｂの各々の他端は、駆動部３０に接続される。
【0019】
インダクタＬ２ａ及びインダクタＬ２ｂの各々の一端は、整流部５０に接続される。インダクタＬ２ａ及びインダクタＬ２ｂの各々の他端は、図２に示す配線１０２に接続される。配線１０２の電位は、信号Ｖ１及び信号Ｖ２に対する基準電位（例えば接地電位）となる。
【0020】
１次側インダクタＬ１（Ｌ１ａ、Ｌ１ｂ）に電流が供給されると磁束が生じ、１次側インダクタＬ１に生じた磁束が２次側インダクタＬ２（Ｌ２ａ、Ｌ２ｂ）に伝わることによって、２次側インダクタＬ２に起電力が誘起される。インダクタ部４０では、１次側インダクタＬ１に入力される電流に応じて電磁誘導が生じ、２次側インダクタＬ２に電力を供給することができる。
【0021】
２次側インダクタＬ２に誘起される電圧の大きさは、１次側インダクタＬ１の巻き数と２次側インダクタＬ２の巻き数との比によって変化し得る。１次側インダクタＬ１の巻き数を２次側インダクタＬ２の巻き数よりも少なくし、１次側インダクタＬ１に入力される電圧よりも高い電圧が２次側インダクタＬ２に生じるようにしてもよい。巻線比を逆、即ち１次側インダクタＬ１の巻き数を２次側インダクタＬ２の巻き数よりも多くし、１次側インダクタＬ１に入力される電圧よりも低い電圧が２次側インダクタＬ２に生じるようにしてもよい。また、１次側インダクタＬ１と２次側インダクタＬ２とで、同電圧が生じるようにしてもよい。
【0022】
駆動部３０は、制御部３１及び供給部３５を有し、インダクタ部４０への電力の供給を制御し、インダクタ部４０の動作を制御する。図２に示す例では、供給部３５は、制御部３１により制御されるトランジスタ３６ａ及びトランジスタ３６ｂを有する。トランジスタ３６ａ及びトランジスタ３６ｂは、それぞれ、ゲート、ソース、ドレインの端子を有するＭＯＳトランジスタ（ＭＯＳＦＥＴ）である。なお、供給部３５を、バイポーラトランジスタを用いて構成してもよい。
【0023】
トランジスタ３６ａ及びトランジスタ３６ｂの各々のゲートは、制御部３１に接続される。トランジスタ３６ａのドレインは、インダクタＬ１ａの一端に接続される。トランジスタ３６ｂのドレインは、インダクタＬ１ｂの一端に接続される。トランジスタ３６ａ及びトランジスタ３６ｂの各々のソースは、図２に示すように、配線１０１を介して第２端子１２に電気的に接続される。配線１０１には、第２端子１２によって、第１端子１１の信号Ｖｉｎに対する基準電位（例えば接地電位）が与えられる。
【0024】
制御部３１は、例えばバッファ回路及びインバータ回路等を含んで構成され、発振部２０から出力される発振信号ＣＬＫに基づき、供給部３５を制御する信号を生成する。制御部３１は、供給部３５を制御する信号を供給部３５に供給して、供給部３５の各トランジスタ（図２では、トランジスタ３６ａ及びトランジスタ３６ｂ）の動作を制御する。制御部３１は、供給部３５の各トランジスタのゲートに信号を供給して、トランジスタをオン状態（接続状態、導通状態、短絡状態）又はオフ状態（切断状態、非導通状態、開放状態、遮断状態）とする。
【0025】
制御部３１は、供給部３５を制御する信号を供給部３５に出力して、供給部３５のトランジスタ３６ａ及びトランジスタ３６ｂのオンオフ制御を行うことにより、インダクタ部４０への電流の供給を開始及び停止する。制御部３１は、トランジスタ３６ａによりインダクタＬ１ａに電流を供給する制御と、トランジスタ３６ｂによりインダクタＬ１ｂに電流を供給する制御とを行い得る。なお、駆動部３０は、発振部２０を含んで構成されてもよい。
【0026】
整流部５０は、ダイオード５１ａ及びダイオード５１ｂを有する整流回路により構成される。ダイオード５１ａのアノード（端子）は、インダクタＬ２ａに接続される。ダイオード５１ａのカソード（端子）は、平滑／充放電部６０に接続される。また、ダイオード５１ｂのアノードは、インダクタＬ２ｂに接続される。ダイオード５１ｂのカソードは、平滑／充放電部６０に接続される。
【0027】
供給部３５のトランジスタ３６ａがオン状態、トランジスタ３６ｂがオフ状態にされると、インダクタＬ１ａが第２端子１２と電気的に接続された状態となる。このとき、インダクタＬ１ａには、第１端子１１及び第２端子１２による端子間の電圧に応じた電圧が与えられ、第１端子１１からインダクタＬ１ａに電流が流れる。インダクタＬ１ａを流れる電流による磁束に起因して、インダクタＬ２ａに電力が供給される。この場合、整流部５０のダイオード５１ａが、オン状態となり、インダクタＬ２ａからの電流を平滑／充放電部６０に供給する。
【0028】
供給部３５のトランジスタ３６ａがオフ状態、トランジスタ３６ｂがオン状態にされると、インダクタＬ１ｂが第２端子１２と電気的に接続された状態となる。このとき、インダクタＬ１ｂには、第１端子１１及び第２端子１２による端子間の電圧に応じた電圧が与えられ、第１端子１１からインダクタＬ１ｂに電流が流れる。インダクタＬ１ｂを流れる電流による磁束に起因して、インダクタＬ２ｂに電力が供給される。この場合、整流部５０のダイオード５１ｂが、オン状態となり、インダクタＬ２ｂからの電流を平滑／充放電部６０に供給する。
【0029】
このように、インダクタ部４０は、駆動部３０により制御され、インダクタＬ１ａとインダクタＬ１ｂとに交互に電力が供給される。このため、インダクタ部４０は、１次側インダクタＬ１から２次側インダクタＬ２へ効率良く電力を伝達することができる。整流部５０は、インダクタＬ２ａとインダクタＬ２ｂとによって生じる交流出力を整流して、平滑／充放電部６０に出力する。
【0030】
平滑／充放電部６０は、平滑部７０と、充放電部８０とを有する。図２に示す例では、平滑部７０は、コンデンサＣにより構成される。図２に示すように、コンデンサＣの一端は、整流部５０と充放電部８０とに接続される。コンデンサＣの他端は、基準電位となる配線１０２に接続される。
【0031】
コンデンサＣには、インダクタＬ２ａ及びインダクタＬ２ｂから整流部５０を介して、信号Ｖ１が入力される。コンデンサＣは、信号Ｖ１の電圧に応じた電荷を蓄積する。コンデンサＣは、信号Ｖ１の電圧の変動を抑制する。後段の回路、特に接続部９０のトランジスタ９１ａ、９１ｂの入力ゲートに安定したレベルの信号を供給することが可能となる。
【0032】
充放電部８０は、複数のダイオード８１（図２ではダイオード８１ａ～８１ｃ）と、抵抗８２と、トランジスタ８３とを有する。ダイオード８１ａとダイオード８１ｂとダイオード８１ｃは、直列に接続される。抵抗８２は、ダイオード８１ａ～８１ｃに並列に接続される。トランジスタ８３は、ゲートに信号Ｖ１が入力される。充放電部８０は、整流部５０から平滑部７０を介して信号Ｖ１が入力され、信号Ｖ１の電圧に基づく信号Ｖ２を接続部９０に出力する。
【0033】
信号Ｖ１の電圧が大きく（高く）なると、ダイオード８１ａ～８１ｃは、オン状態となり、接続部９０に対する充電を行い、接続部９０に入力される信号Ｖ２の電圧が大きくなる。信号Ｖ１の電圧が小さく（低く）なると、ダイオード８１ａ～８１ｃがオフ状態となり、トランジスタ８３がオン状態となる。この場合、トランジスタ８３は、接続部９０に対する放電を行い、接続部９０に入力される信号Ｖ２の電圧を急速に低下させる。
【0034】
接続部９０は、図２に示すように、トランジスタ９１ａ及びトランジスタ９１ｂを有する。トランジスタ９１ａ及びトランジスタ９１ｂは、それぞれ、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）であり、ゲート、ソース、ドレインの端子を有する。なお、接続部９０を、バイポーラトランジスタを用いて構成してもよい。
【0035】
トランジスタ９１ａ及びトランジスタ９１ｂの各々のゲートは、充放電部８０に接続され、信号Ｖ２が入力される。トランジスタ９１ａのドレイン及びトランジスタ９１ｂのドレインは、それぞれ、第３端子１３、第４端子１４に接続される。トランジスタ９１ａ及びトランジスタ９１ｂの各々のソースは、配線１０２に接続される。
【0036】
トランジスタ９１ａ及びトランジスタ９１ｂは、信号Ｖｉｎに応じて信号レベルが変化する信号Ｖ２によってスイッチングされる。トランジスタ９１ａ及びトランジスタ９１ｂは、入力される信号Ｖ２に応じて、第３端子１３と第４端子１４とを電気的に接続又は遮断する。
【0037】
信号Ｖ２がローレベルになると、トランジスタ９１ａ及びトランジスタ９１ｂが共にオフ状態になる。この場合、第３端子１３及び第４端子１４間が、トランジスタ９１ａ及びトランジスタ９１ｂにより電気的に遮断される。
【0038】
信号Ｖ２がハイレベルになると、トランジスタ９１ａ及びトランジスタ９１ｂが共にオン状態になる。この場合、第３端子１３及び第４端子１４間が、トランジスタ９１ａ及びトランジスタ９１ｂにより電気的に接続される。また、第３端子１３及び第４端子１４が共に配線１０２に電気的に接続され、基準電位に応じた電位が第３端子１３及び第４端子１４に与えられる。接続部９０は、基準電位となる電気信号を、第３端子１３及び第４端子１４から外部に出力する。
【0039】
上述のように、本実施の形態に係る半導体リレー装置１では、駆動部３０によってインダクタ部４０の１次側インダクタＬ１から２次側インダクタＬ２への電力伝送が制御される。１次側インダクタＬ１と２次側インダクタＬ２とを電気的に絶縁した状態にて、２次側インダクタＬ２に電力を伝送し、２次側インダクタＬ２の電圧を、１次側インダクタＬ１の電圧を昇圧または降圧した電圧、もしくは１次側インダクタＬ１と同電圧とすることが可能となる。接続部９０のスイッチングに必要な電圧となる信号Ｖ２を接続部９０に適切に供給することができ、信号Ｖｉｎに応じてスイッチングを適切に行うことが可能となる。
【0040】
接続部９０に電流容量が大きく、従ってゲートの静電容量が大きなトランジスタを用いる場合であっても、そのゲートの静電容量を短時間で充電可能な大電力の信号Ｖ２を供給することができる。従って、スイッチングの遅延、誤動作が生じることを防ぐことができる。
【0041】
図３は、実施の形態に係る半導体リレー装置の動作例を示すタイミングチャートである。図３に示すタイミングチャートでは、同一の時間軸に、信号Ｖｉｎ、発振信号ＣＬＫ、トランジスタ３６ａのゲート電圧Ｖｇ１、トランジスタ３６ａのドレイン電圧Ｖｄ１、インダクタＬ１ａを流れる電流Ｉｄ１、トランジスタ３６ｂのゲート電圧Ｖｇ２、トランジスタ３６ｂのドレイン電圧Ｖｄ２、インダクタＬ１ｂを流れる電流Ｉｄ２、及び信号Ｖ２を示している。
【0042】
図３に示す時刻ｔ１において、信号Ｖｉｎがハイレベルになり、発振信号ＣＬＫの出力が開始される。また、時刻ｔ１では、トランジスタ３６ａのゲート電圧Ｖｇ１がローレベルであり、トランジスタ３６ｂのゲート電圧Ｖｇ２がハイレベルとなる。トランジスタ３６ｂのゲート電圧Ｖｇ２がハイレベルとなることで、トランジスタ３６ｂがオン状態となり、インダクタＬ１ｂに電流が供給され電力が蓄積される。
【0043】
時刻ｔ２では、トランジスタ３６ａのゲート電圧Ｖｇ１がハイレベルとなり、トランジスタ３６ｂのゲート電圧Ｖｇ２がローレベルとなる。トランジスタ３６ａのゲート電圧Ｖｇ１がハイレベルとなることで、トランジスタ３６ａがオン状態となり、インダクタＬ１ａに電流が供給される。インダクタＬ１ａを流れる電流による磁束によって２次側インダクタＬ２にエネルギーが供給され、信号Ｖ１の電圧が上昇すると共に、信号Ｖ２の電圧が上昇する。
【0044】
時刻ｔ３以降の期間では、時刻ｔ１から時刻ｔ３までの期間の場合と同様にして、インダクタＬ１ｂから２次側インダクタＬ２へのエネルギーの供給と、インダクタＬ１ａから２次側インダクタＬ２へのエネルギーの供給とが順次行われる。このように、信号Ｖｉｎがローレベルからハイレベルに変化すると、信号Ｖ２の電圧が上昇する。これにより、接続部９０のトランジスタがオフ状態からオン状態となり、第３端子１３と第４端子１４とが電気的に接続される。
【0045】
上述した実施の形態によれば、次の作用効果が得られる。
（１）半導体リレー装置１は、入力される信号Ｖｉｎに基づいて、発振信号ＣＬＫを出力する発振部２０と、磁気的に結合する第１インダクタ及び第２インダクタ（例えばインダクタＬ１ａ及びインダクタＬ２ａ）と、発振部２０から出力される発振信号ＣＬＫに基づいて、第１インダクタを駆動する駆動部３０と、第２インダクタにより出力される信号を整流する整流部５０と、整流部５０により整流された信号に基づいて、第１端子と第２端子（第３端子１３と第４端子１４）とを電気的に接続又は遮断する接続部９０と、を備える。本実施の形態では、発振部２０からの発振信号ＣＬＫが駆動部３０に入力され、駆動部３０によってインダクタ部４０への電力の供給が制御される。１次側と２次側とを互いに電気的に絶縁した状態で、インダクタ部４０は、１次側インダクタＬ１ａから２次側インダクタＬ２ａへと、１次側インダクタＬ１ｂから２次側インダクタＬ２ｂへとの電力の伝送を行う。本構成により、接続部９０のスイッチングに必要な電圧となる信号Ｖ２を接続部９０に供給することができる。信号Ｖｉｎに応じてスイッチングを適切に行うことが可能となる。
（１）半導体リレー装置１は、入力される信号Ｖｉｎに基づいて、発振信号ＣＬＫを出力する発振部２０と、磁気的に結合する第１インダクタ及び第２インダクタ（例えばインダクタＬ１ａ及びインダクタＬ２ａ）と、発振部２０から出力される発振信号ＣＬＫに基づいて、第１インダクタを駆動する駆動部３０と、第２インダクタにより出力される信号を整流する整流部５０と、整流部５０により整流された信号に基づいて、第１端子と第２端子（第３端子１３と第４端子１４）とを電気的に接続又は遮断する接続部９０と、を備える。本実施の形態では、発振部２０からの発振信号ＣＬＫが駆動部３０に入力され、駆動部３０によってインダクタ部４０への電力の供給が制御される。１次側と２次側とを互いに電気的に絶縁した状態で、インダクタ部４０は、１次側インダクタＬ１ａから２次側インダクタＬ２ａへと、１次側インダクタＬ１ｂから２次側インダクタＬ２ｂへとの電力の伝送を行う。本構成により、接続部９０のスイッチングに必要な電圧となる信号Ｖ２を接続部９０に供給することができる。信号Ｖｉｎに応じてスイッチングを適切に行うことが可能となる。
【0046】
（２）本実施の形態では、接続部９０に電流容量の大きいトランジスタを用いる場合であっても、そのトランジスタを駆動するための大きな電圧を得ることができる。また、スイッチングの遅延、誤動作が生じることを抑制することができる。
【0047】
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
【0048】
（変形例１）
図４は、変形例１に係る半導体リレー装置の構成の一例を示す図である。図４に示す例では、半導体リレー装置１は、検出部２２を有する。検出部２２は、インダクタ部４０の１次側に供給される電流を検出し、検出結果を示す信号を発振部２０に出力する。なお、検出部２２は、インダクタ部４０の１次側に供給される電流に基づく電圧を検出し、検出結果を示す信号を発振部２０に出力してもよい。
図４は、変形例１に係る半導体リレー装置の構成の一例を示す図である。図４に示す例では、半導体リレー装置１は、検出部２２を有する。検出部２２は、インダクタ部４０の１次側に供給される電流を検出し、検出結果を示す信号を発振部２０に出力する。なお、検出部２２は、インダクタ部４０の１次側に供給される電流に基づく電圧を検出し、検出結果を示す信号を発振部２０に出力してもよい。
【0049】
発振部２０は、検出部２２から検出される信号を用いて、インダクタ部４０の１次側に流れる電流の大きさを把握し、発振信号ＣＬＫの周波数を変更する。例えば、発振部２０は、インダクタ部４０の１次側に流れる電流が所定の基準レベル（閾値）以上の場合、第１周波数の発振信号ＣＬＫを生成して出力する。発振部２０は、インダクタ部４０の１次側に流れる電流が所定の基準レベル未満に低下した場合、第１周波数よりも低い第２周波数の発振信号ＣＬＫを生成して出力する。この場合、接続部９０がオン状態を維持できるように、第２周波数の値を調整してもよい。
【0050】
図５は、変形例１に係る半導体リレー装置の構成の他の例を示す図である。図５に示す例では、検出部２２は、第１端子１１から半導体リレー装置１の各部に流れる電流、図５では発振部２０と駆動部３０とインダクタ部４０の１次側インダクタＬ１とに供給される電流を検出し、検出結果を示す信号を発振部２０に出力する。なお、検出部２２は、第１端子１１から供給される電流に基づく電圧を検出し、検出結果を示す信号を発振部２０に出力してもよい。図５に示す例の場合も、発振部２０は、検出部２２による検出結果に応じて、発振信号ＣＬＫの周波数を変更し得る。
【0051】
このように、本変形例に係る半導体リレー装置１は、半導体リレー装置１を流れる電流に応じて、発振信号ＣＬＫの周波数を切り替える。接続部９０がオフ状態からオン状態に変わり、１次側インダクタを流れる電流が低下した場合に、発振信号ＣＬＫの周波数を低下させることが可能となる。このため、半導体リレー装置１の動作に起因して生じる電磁放射ノイズを低減することができる。また、半導体リレー装置１の消費電力を低減することができる。
【0052】
（変形例２）
図６は、変形例２に係る半導体リレー装置の構成例を示す図である。本変形例では、半導体リレー装置１は、計時部（ＴＩＭＥＲ）２５を有する。計時部（計測部）２５は、例えば、信号Ｖｉｎがローレベルからハイレベルに変化すると計時を開始し、計時結果を示す信号を発振部２０に出力する。
図６は、変形例２に係る半導体リレー装置の構成例を示す図である。本変形例では、半導体リレー装置１は、計時部（ＴＩＭＥＲ）２５を有する。計時部（計測部）２５は、例えば、信号Ｖｉｎがローレベルからハイレベルに変化すると計時を開始し、計時結果を示す信号を発振部２０に出力する。
【0053】
発振部２０は、計時部２５から入力される信号に応じて、発振信号ＣＬＫの周波数を変更する。発振部２０は、信号Ｖｉｎがローレベルからハイレベルに変化して所定期間が経過した場合、発振信号ＣＬＫの周波数を低下させる。なお、計時部２５は、発振部２０により発振信号ＣＬＫの出力が開始されると計時を開始し、計時結果を示す信号を発振部２０に出力してもよい。この場合、発振部２０は、発振信号ＣＬＫの出力を開始して所定期間が経過すると、発振信号ＣＬＫの周波数を低下させてもよい。
【0054】
本変形例に係る半導体リレー装置１は、計時部２５による計時結果に応じて、発振信号ＣＬＫの周波数を切り替える。このため、発振信号ＣＬＫの周波数を低下させて、放射ノイズを低減することが可能となる。また、半導体リレー装置１の消費電力を低減することができる。
【0055】
（変形例３）
上述した実施の形態および変形例では、インダクタ部４０及び駆動部３０の構成例について説明したが、あくまでも一例であって、例えばインダクタ部４０のインダクタの数及び配置と駆動部３０のトランジスタの数及び配置は、上述した例に限られない。図７に示すように、１次側インダクタＬ１として４つのインダクタＬ１ａ～Ｌ１ｄを配置し、４つのインダクタの各々を制御する４つのトランジスタ３６ａ～３６ｄを配置してもよい。また、制御部３１は、計時部２５による計時結果に応じて、供給部３５によるインダクタ部４０の制御を変更してもよい。
上述した実施の形態および変形例では、インダクタ部４０及び駆動部３０の構成例について説明したが、あくまでも一例であって、例えばインダクタ部４０のインダクタの数及び配置と駆動部３０のトランジスタの数及び配置は、上述した例に限られない。図７に示すように、１次側インダクタＬ１として４つのインダクタＬ１ａ～Ｌ１ｄを配置し、４つのインダクタの各々を制御する４つのトランジスタ３６ａ～３６ｄを配置してもよい。また、制御部３１は、計時部２５による計時結果に応じて、供給部３５によるインダクタ部４０の制御を変更してもよい。
【0056】
制御部３１は、信号Ｖｉｎがローレベルからハイレベルに変化した場合に、第１の期間の間、４つのトランジスタのうちトランジスタ３６ａ及びトランジスタ３６ｄのみオン状態として、トランジスタ３６ａによるインダクタＬ１ａ、Ｌ１ｂへの電力の供給とトランジスタ３６ｄによるインダクタＬ１ｃ、Ｌ１ｄへの電力の供給とを行うようにしてもよい。この第１の期間では、４つの１次側インダクタＬ１が駆動されることで、２次側に十分な電流が供給され、接続部９０のトランジスタのゲートを高速に充電してオン状態とすることができる。信号Ｖｉｎがハイレベルに変化してから、接続部９０がオン状態となるまでの時間を短縮することができる。
【0057】
制御部３１は、第１の期間に続く第２の期間では、４つのトランジスタのうちトランジスタ３６ｂ及びトランジスタ３６ｃのみオン状態として、トランジスタ３６ｂによるインダクタＬ１ｂへの電力の供給とトランジスタ３６ｃによるインダクタＬ１ｃへの電力の供給とを行ってもよい。この第２の期間では、２つの１次側インダクタＬ１によって２つの２次側インダクタＬ２への電力の供給を行うため、第１の期間の場合よりも２次側に高い電圧を生じさせることができ、より高い電圧が接続部９０のトランジスタのゲートに印加される。このため、接続部９０のトランジスタのオン抵抗を下げると共に、オン状態を安定して維持することが可能となる。
【0058】
なお、図８に示すように、１次側インダクタＬ１として２つのインダクタＬ１ａ、Ｌ１ｄを配置し、トランジスタ３６がオン状態の場合に１次側インダクタＬ１へのエネルギーの蓄積を行い、トランジスタ３６をオフ状態の場合に２次側インダクタＬ２へのエネルギーの伝達を行うようにしてもよい。図８に示す例の場合、インダクタ部４０は、フライバックトランスとして機能し得る。
【0059】
（変形例４）
図９は、変形例４に係る半導体リレー装置の構成例を示す図である。半導体リレー装置１は、封止部１１０と、配線層１２０とを含んで構成される。封止部（封止層）１１０は、配線層１２０に接し、第１半導体素子２０１及び第２半導体素子２０２の各々の少なくとも一部を覆うように設けられる。第１半導体素子２０１は、例えば、発振部２０及び駆動部３０が設けられる半導体チップである。第２半導体素子２０２は、例えば、平滑部７０及び充放電部８０が設けられる半導体チップである。
図９は、変形例４に係る半導体リレー装置の構成例を示す図である。半導体リレー装置１は、封止部１１０と、配線層１２０とを含んで構成される。封止部（封止層）１１０は、配線層１２０に接し、第１半導体素子２０１及び第２半導体素子２０２の各々の少なくとも一部を覆うように設けられる。第１半導体素子２０１は、例えば、発振部２０及び駆動部３０が設けられる半導体チップである。第２半導体素子２０２は、例えば、平滑部７０及び充放電部８０が設けられる半導体チップである。
【0060】
配線層１２０は、インダクタ部４０の１次側インダクタＬ１が設けられる第１の配線層１１４と、絶縁層１１５と、インダクタ部４０の２次側インダクタＬ２が設けられる第２の配線層１１６とを含む。第１の配線層１１４と第２の配線層１１６とは、絶縁層１１５を介して積層されている。
【0061】
１次側インダクタＬ１と２次側インダクタＬ２は、スパイラルインダクタ（コイル）であってもよい。図９に示す例では、インダクタ部４０は、いわゆるコアレストランスとして機能する。１次側インダクタＬ１及び２次側インダクタＬ２は、第１半導体素子２０１及び第２半導体素子２０２を実装する際の配線工程において形成することができ、半導体リレー装置１を小型化することが可能となる。また、インダクタ部４０は磁性体を用いた構成でも機能する。
【0062】
上記では、種々の実施形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【0063】
１…半導体リレー装置、１１…第１端子、１２…第２端子、１３…第３端子、１４…第４端子、２０…発振部、３０…駆動部、３１…制御部、３５…供給部、４０…インダクタ部、５０…整流部、６０…平滑／充放電部、７０…平滑部、８０…充放電部、９０…接続部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【手続補正書】
【提出日】2022-03-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
入力される信号に基づいて発振信号を出力する発振部と、
磁気的に結合する第１インダクタ及び第２インダクタと、
前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、
前記第２インダクタにより出力される信号を整流する整流部と、
前記整流部により整流された信号に基づいて、外部に電気信号を出力する２つの端子を電気的に接続又は遮断する接続部と、
を備え、
さらに、前記第１インダクタを含む第１の配線層と、前記第２インダクタを含む第２の配線層とが、絶縁層を介して積層されてなる配線層を備え、
前記発振部及び前記駆動部を有する半導体素子が、前記配線層上に配置されている半導体リレー装置。
磁気的に結合する第１インダクタ及び第２インダクタと、
前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、
前記第２インダクタにより出力される信号を整流する整流部と、
前記整流部により整流された信号に基づいて、外部に電気信号を出力する２つの端子を電気的に接続又は遮断する接続部と、
を備え、
さらに、前記第１インダクタを含む第１の配線層と、前記第２インダクタを含む第２の配線層とが、絶縁層を介して積層されてなる配線層を備え、
前記発振部及び前記駆動部を有する半導体素子が、前記配線層上に配置されている半導体リレー装置。
【請求項2】
請求項１に記載の半導体リレー装置において、
前記駆動部は、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタに供給する電力を絶縁して、前記第２インダクタに昇圧または降圧、もしくは同じ電圧にて伝送する半導体リレー装置。
前記駆動部は、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタに供給する電力を絶縁して、前記第２インダクタに昇圧または降圧、もしくは同じ電圧にて伝送する半導体リレー装置。
【請求項3】
請求項１または請求項２に記載の半導体リレー装置において、
前記駆動部は、前記第１インダクタに電流を供給する供給部と、前記発振信号に基づいて前記供給部による前記電流の供給を制御する制御部とを有する半導体リレー装置。
前記駆動部は、前記第１インダクタに電流を供給する供給部と、前記発振信号に基づいて前記供給部による前記電流の供給を制御する制御部とを有する半導体リレー装置。
【請求項4】
請求項３に記載の半導体リレー装置において、
複数の前記第１インダクタを有し、
前記供給部は、複数の前記第１インダクタのうちの一部の前記第１インダクタに接続される第１トランジスタと、複数の前記第１インダクタのうちの他の前記第１インダクタに接続される第２トランジスタとを有する半導体リレー装置。
複数の前記第１インダクタを有し、
前記供給部は、複数の前記第１インダクタのうちの一部の前記第１インダクタに接続される第１トランジスタと、複数の前記第１インダクタのうちの他の前記第１インダクタに接続される第２トランジスタとを有する半導体リレー装置。
【請求項5】
請求項４に記載の半導体リレー装置において、
前記制御部は、前記第１トランジスタにより前記第１インダクタに電流を供給する制御と、前記第２トランジスタにより前記第２インダクタに電流を供給する制御とを行う半導体リレー装置。
前記制御部は、前記第１トランジスタにより前記第１インダクタに電流を供給する制御と、前記第２トランジスタにより前記第２インダクタに電流を供給する制御とを行う半導体リレー装置。
【請求項6】
請求項１から請求項５までのいずれか一項に記載の半導体リレー装置において、
計時部を有し、
前記発振部は、前記計時部による計時結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
計時部を有し、
前記発振部は、前記計時部による計時結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
【請求項7】
請求項１から請求項６までのいずれか一項に記載の半導体リレー装置において、
前記第１インダクタに供給される電流、または前記第１インダクタに供給される電流に基づく電圧を検出する検出部と、
前記発振部は、前記検出部による検出結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
前記第１インダクタに供給される電流、または前記第１インダクタに供給される電流に基づく電圧を検出する検出部と、
前記発振部は、前記検出部による検出結果に基づいて、前記発振信号の周波数を変更する半導体リレー装置。
【請求項8】
請求項１から請求項７までのいずれか一項に記載の半導体リレー装置において、
前記整流部により整流された信号を平滑する平滑部を有する半導体リレー装置。
前記整流部により整流された信号を平滑する平滑部を有する半導体リレー装置。
【請求項9】
請求項８に記載の半導体リレー装置において、
前記接続部は、前記２つの端子を電気的に接続するための第３トランジスタを有し、
前記整流部により整流された信号に基づいて、前記第３トランジスタのゲートを充電または放電する充放電部を有する半導体リレー装置。
前記接続部は、前記２つの端子を電気的に接続するための第３トランジスタを有し、
前記整流部により整流された信号に基づいて、前記第３トランジスタのゲートを充電または放電する充放電部を有する半導体リレー装置。
【請求項10】
請求項９に記載の半導体リレー装置において、
前記平滑部及び前記充放電部が、前記配線層上に配置されている、半導体リレー装置。
前記平滑部及び前記充放電部が、前記配線層上に配置されている、半導体リレー装置。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【0005】
本発明の第１の態様によると、半導体リレー装置は、入力される信号に基づいて発振信号を出力する発振部と、磁気的に結合する第１インダクタ及び第２インダクタと、前記発振部から出力される前記発振信号に基づいて、前記第１インダクタを駆動する駆動部と、前記第２インダクタにより出力される信号を整流する整流部と、前記整流部により整流された信号に基づいて、外部に電気信号を出力する２つの端子を電気的に接続又は遮断する接続部と、を備え、さらに、前記第１インダクタを含む第１の配線層と、前記第２インダクタを含む第２の配線層とが、絶縁層を介して積層されてなる配線層を備え、前記発振部及び前記駆動部を有する半導体素子が、前記配線層上に配置されている。