知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022071538
(43)【公開日】2022-05-16
(54)【発明の名称】距離画像撮像素子及び距離画像撮像装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20220509BHJP
G01S 7/481 20060101ALI20220509BHJP
G01S 7/4863 20200101ALI20220509BHJP
【ＦＩ】
H01L27/146 A
H01L27/146 D
G01S7/481 A
G01S7/4863
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2020180563
(22)【出願日】2020-10-28
(71)【出願人】
【識別番号】000003193
【氏名又は名称】凸版印刷株式会社
(74)【代理人】
【識別番号】100149548
【弁理士】
【氏名又は名称】松沼 泰史
(74)【代理人】
【識別番号】100139686
【弁理士】
【氏名又は名称】鈴木 史朗
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100147267
【弁理士】
【氏名又は名称】大槻 真紀子
(72)【発明者】
【氏名】大久保 優
(72)【発明者】
【氏名】中込 友洋
【テーマコード（参考）】
4M118
5J084
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118AB03
4M118BA14
4M118CA04
4M118DD04
4M118FA06
4M118FA38
4M118GA02
4M118GD03
4M118GD04
5J084AA05
5J084AD01
5J084BA20
5J084BA36
5J084BB01
5J084CA03
5J084CA65
(57)【要約】
【課題】光電変換素子から電荷蓄積部に電荷を転送する転送トランジスタの特性を同様とし、光電変換素子が発生した電荷を同様の転送効率で電荷蓄積部に転送し、電荷蓄積部に蓄積される電荷から求まる距離の精度を向上させる距離画像撮像素子を提供する。
【解決手段】本発明は、入射光に応じた電荷を発生する光電変換素子と、電荷を蓄積する電荷蓄積部と、電荷を電荷蓄積部に転送する転送ＭＯＳトランジスタ（以下、ＴＲ）と、光電変換素子から電荷を排出する電荷排出ＴＲとを備える画素回路が半導体基板上に形成された距離画像撮像素子であり、光電変換素子の形状が長方形であり、転送ＴＲが２Ｍ（Ｍは整数であり、Ｍ≧２）個、電荷排出ＴＲが２Ｎ（Ｍは整数であり、Ｎ≧１）個設けられ、光電変換素子の長辺に平行で、光電変換素子の中心を通るｘ軸に対して線対称に、当該長辺の各々にＭ個の転送ＴＲが対向して形成され、電荷排出ＴＲが短辺に設けられている。
【選択図】図１
【解決手段】本発明は、入射光に応じた電荷を発生する光電変換素子と、電荷を蓄積する電荷蓄積部と、電荷を電荷蓄積部に転送する転送ＭＯＳトランジスタ（以下、ＴＲ）と、光電変換素子から電荷を排出する電荷排出ＴＲとを備える画素回路が半導体基板上に形成された距離画像撮像素子であり、光電変換素子の形状が長方形であり、転送ＴＲが２Ｍ（Ｍは整数であり、Ｍ≧２）個、電荷排出ＴＲが２Ｎ（Ｍは整数であり、Ｎ≧１）個設けられ、光電変換素子の長辺に平行で、光電変換素子の中心を通るｘ軸に対して線対称に、当該長辺の各々にＭ個の転送ＴＲが対向して形成され、電荷排出ＴＲが短辺に設けられている。
【選択図】図１
【特許請求の範囲】
【請求項1】
測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送ＭＯＳトランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出ＭＯＳトランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、
前記光電変換素子の表面における平面視の形状が長方形であり、
前記転送ＭＯＳトランジスタが２Ｍ（Ｍは整数であり、Ｍ≧２）個、前記電荷排出ＭＯＳトランジスタが２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、
前記光電変換素子の長辺に平行で、当該光電変換素子の中心を通るｘ軸に対して線対称の位置に、当該長辺の各々にＭ個の前記転送ＭＯＳトランジスタがそれぞれ対向して形成され、前記電荷排出ＭＯＳトランジスタが前記光電変換素子の短辺に設けられている
ことを特徴とする距離画像撮像素子。
前記光電変換素子の表面における平面視の形状が長方形であり、
前記転送ＭＯＳトランジスタが２Ｍ（Ｍは整数であり、Ｍ≧２）個、前記電荷排出ＭＯＳトランジスタが２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、
前記光電変換素子の長辺に平行で、当該光電変換素子の中心を通るｘ軸に対して線対称の位置に、当該長辺の各々にＭ個の前記転送ＭＯＳトランジスタがそれぞれ対向して形成され、前記電荷排出ＭＯＳトランジスタが前記光電変換素子の短辺に設けられている
ことを特徴とする距離画像撮像素子。
【請求項2】
前記転送ＭＯＳトランジスタが、前記短辺に平行で、前記光電変換素子の中心を通るｙ軸に対して線対称の位置に形成されている
ことを特徴とする請求項１に記載の距離画像撮像素子。
ことを特徴とする請求項１に記載の距離画像撮像素子。
【請求項3】
前記電荷蓄積部が、前記ｘ軸に対して線対称に形成されている
ことを特徴とする請求項１または請求項２に記載の距離画像撮像素子。
ことを特徴とする請求項１または請求項２に記載の距離画像撮像素子。
【請求項4】
前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通する
ことを特徴とする請求項１から請求項３のいずれか一項に記載の距離画像撮像素子。
ことを特徴とする請求項１から請求項３のいずれか一項に記載の距離画像撮像素子。
【請求項5】
請求項１から請求項４のいずれか一項に記載の距離画像撮像素子が備えられた受光部と、
前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部と
を備えることを特徴とする距離画像撮像装置。
前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部と
を備えることを特徴とする距離画像撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、距離画像撮像素子及び距離画像撮像装置に関する。
【背景技術】
【0002】
従来から、光の速度が既知であることを利用し、空間（測定空間）における光の飛行時間に基づいて測定器と対象物との距離を測定する、タイム・オブ・フライト（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ、以下「ＴＯＦ」という）方式の距離画像センサが実現されている。ＴＯＦ方式の距離画像センサでは、測定対象に光（例えば、近赤外光など）パルスを照射し、光パルスを照射した時間と、測定空間における対象物によって反射した光パルス（反射光）が戻ってくる時間との差、つまり、測定器と対象物との間における光の飛行時間に基づいて、測定器と対象物との距離を測定している（例えば、特許文献１参照）。
【0003】
このような距離画像撮像装置を用いて、所定の距離にある物体までの距離を精度良く測定しようとする場合、上記画素から被写体からの反射光により発生した電荷量を、複数のゲートにより振り替えて精度良く読み出す必要がある。
ＴＯＦ方式の距離画像センサは、光電変換素子が入射される光の光量を電荷に変換し、変換した電荷を電荷蓄積部に蓄積し、ＡＤ変換器により蓄積された電荷の電荷量に対応したアナログ電圧をデジタル値に変換している。
また、ＴＯＦ方式の距離画像センサは、電荷量に対応したアナログ電圧や、デジタル値に含まれる、測定器と対象物との間における光の飛行時間の情報により、測定器と対象物との距離を求めている。
ＴＯＦ方式の距離画像センサは、光電変換素子が入射される光の光量を電荷に変換し、変換した電荷を電荷蓄積部に蓄積し、ＡＤ変換器により蓄積された電荷の電荷量に対応したアナログ電圧をデジタル値に変換している。
また、ＴＯＦ方式の距離画像センサは、電荷量に対応したアナログ電圧や、デジタル値に含まれる、測定器と対象物との間における光の飛行時間の情報により、測定器と対象物との距離を求めている。
【0004】
ここで、距離画像撮像装置においては、光パルスを照射した時点から、被写体で反射した光パルスが戻ってくるまでの遅延時間を、光電変換素子が発生した電荷を、所定の周期毎に電荷蓄積部の各々に蓄積し、それぞれの電荷蓄積部に蓄積された電荷量によって求めている。そして、上記遅延時間と光速とを用いて、距離撮像画像装置から被写体までの距離を求めている。
そのため、光電変換素子から電荷蓄積部へ電荷を転送するため、光電変換素子と電荷蓄積部の各々とには電荷を転送する転送ゲート（トランジスタ）が設けられている。
そのため、光電変換素子から電荷蓄積部へ電荷を転送するため、光電変換素子と電荷蓄積部の各々とには電荷を転送する転送ゲート（トランジスタ）が設けられている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第４２３５７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、光電変換素子と電荷蓄積部との間に設けられる転送ゲートの転送特性が、レイアウトに起因して異なる場合、正確な距離の測定が行えない。
すなわち、転送ゲートの転送特性にばらつきが存在する場合、光電変換素子が同一の電荷量の電荷を発生しても、それぞれの転送ゲートから各電荷蓄積部に振り替える際、電荷蓄積部の各々に蓄積される電荷量が異なってしまう。
これにより、転送ゲートの各々の転送特性にばらつきが存在することにより、光電変換素子に発生した電荷が同様の転送効率により電荷蓄積部の各々に転送されず、測定される距離の精度が低減してしまう。
すなわち、転送ゲートの転送特性にばらつきが存在する場合、光電変換素子が同一の電荷量の電荷を発生しても、それぞれの転送ゲートから各電荷蓄積部に振り替える際、電荷蓄積部の各々に蓄積される電荷量が異なってしまう。
これにより、転送ゲートの各々の転送特性にばらつきが存在することにより、光電変換素子に発生した電荷が同様の転送効率により電荷蓄積部の各々に転送されず、測定される距離の精度が低減してしまう。
【0007】
本発明は、このような状況に鑑みてなされたもので、光電変換素子から電荷蓄積部の各々に電荷を転送する転送ゲートの転送特性を同様とし、光電変換素子が発生した電荷を同様の転送効率により電荷蓄積部に転送し、電荷蓄積部に蓄積される電荷から測定される距離の精度を向上させる離画像撮像素子及び距離画像撮像装置を提供する。
【課題を解決するための手段】
【0008】
上述した課題を解決するために、本発明の距離画像撮像素子は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送ＭＯＳトランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出ＭＯＳトランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、前記光電変換素子の表面における平面視の形状が長方形であり、前記転送ＭＯＳトランジスタが２Ｍ（Ｍは整数であり、Ｍ≧２）個、前記電荷排出ＭＯＳトランジスタが２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、前記光電変換素子の長辺に平行で、当該光電変換素子の中心を通るｘ軸に対して線対称の位置に、当該長辺の各々にＭ個の前記転送ＭＯＳトランジスタがそれぞれ対向して形成され、前記電荷排出ＭＯＳトランジスタが前記光電変換素子の短辺に設けられていることを特徴とする。
【0009】
本発明の距離画像撮像素子は、前記転送ＭＯＳトランジスタが、前記短辺に平行で、前記光電変換素子の中心を通るｙ軸に対して線対称の位置に形成されていることを特徴とする。
【0010】
本発明の距離画像撮像素子は、前記電荷蓄積部が、前記ｘ軸に対して線対称に形成されていることを特徴とする。
【0011】
本発明の距離画像撮像素子は、前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通することを特徴とする。
【0012】
本発明の距離画像撮像装置は、上記距離画像撮像素子のいずれかの距離画像撮像素子が備えられた受光部と、前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部とを備えることを特徴とする。
【発明の効果】
【0013】
以上説明したように、本発明によれば、光電変換素子から電荷蓄積部の各々に電荷を転送する転送ゲートの転送特性を同様とし、光電変換素子が発生した電荷を同様の転送効率により電荷蓄積部に転送し、電荷蓄積部に蓄積される電荷から測定される距離の精度を向上させる距離画像撮像素子及び距離画像撮像装置を提供することができる。
【図面の簡単な説明】
【0014】
【図2】本発明の第１の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。
【図3】本発明の第１の実施形態の距離画像撮像装置１に用いられる個体撮像素子である距離画像センサ３２（距離画像撮像素子）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。
【図4】第１の実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
【図6】転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
【図7】ドレインゲートトランジスタＧＤによる光電変換素子ＰＤから電源ＶＤＤへの電荷の排出について説明する図である。
【図8】第２の実施形態における画素回路３２１における、光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
【図9】第３の実施形態における画素回路３２１のフォトダイオードＰＤとマイクロレンズＭＬとの位置関係を示す図である。
【図10】複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。
【発明を実施するための形態】
【0015】
＜第１の実施形態＞
以下、本発明の第１の実施形態について、図面を参照して説明する。
図１は、本発明の第１の実施形態の距離画像撮像装置の概略構成を示したブロック図である。図１に示した構成の距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とを備える。なお、図１には、距離画像撮像装置１において距離を測定する対象物である被写体Ｓも併せて示している。距離画像撮像素子は、例えば、受光部３における距離画像センサ３２（後述）である。
以下、本発明の第１の実施形態について、図面を参照して説明する。
図１は、本発明の第１の実施形態の距離画像撮像装置の概略構成を示したブロック図である。図１に示した構成の距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とを備える。なお、図１には、距離画像撮像装置１において距離を測定する対象物である被写体Ｓも併せて示している。距離画像撮像素子は、例えば、受光部３における距離画像センサ３２（後述）である。
【0016】
光源部２は、距離画像処理部４からの制御に従って、距離画像撮像装置１において距離を測定する対象の被写体Ｓが存在する撮影対象の空間に光パルスＰＯを照射する。光源部２は、例えば、垂直共振器面発光レーザー（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）などの面発光型の半導体レーザーモジュールである。光源部２は、光源装置２１と、拡散板２２とを備える。
【0017】
光源装置２１は、被写体Ｓに照射する光パルスＰＯとなる近赤外の波長帯域（例えば、波長が８５０ｎｍ～９４０ｎｍの波長帯域）のレーザー光を発光する光源である。光源装置２１は、例えば、半導体レーザー発光素子である。光源装置２１は、タイミング制御部４１からの制御に応じて、パルス状のレーザー光を発光する。
拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓに照射する面の広さに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして出射され、被写体Ｓに照射される。
拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓに照射する面の広さに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして出射され、被写体Ｓに照射される。
【0018】
受光部３は、距離画像撮像装置１において距離を測定する対象の被写体Ｓによって反射された光パルスＰＯの反射光ＲＬを受光し、受光した反射光ＲＬに応じた画素信号を出力する。受光部３は、レンズ３１と、距離画像センサ３２とを備える。
レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域に備えた画素回路に受光（入射）させる。
レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域に備えた画素回路に受光（入射）させる。
【0019】
距離画像センサ３２は、距離画像撮像装置１に用いられる撮像素子である。距離画像センサ３２は、二次元の受光領域に複数の画素を備える。距離画像センサ３２のそれぞれの画素回路（画素回路３２１）の中に、１つの光電変換素子と、この１つの光電変換素子に対応する複数の電荷蓄積部と、それぞれの電荷蓄積部に電荷を振り分ける構成要素とが設けられる。
【0020】
距離画像センサ３２は、タイミング制御部４１からの制御に応じて、光電変換素子が発生した電荷をそれぞれの電荷蓄積部に振り分ける。また、距離画像センサ３２は、電荷蓄積部に振り分けられた電荷量に応じた画素信号を出力する。距離画像センサ３２には、複数の画素回路が二次元の行列状に配置されており、それぞれの画素回路の対応する１フレーム分の画素信号を出力する。
【0021】
距離画像処理部４は、距離画像撮像装置１を制御し、被写体Ｓまでの距離を演算する。
距離画像処理部４は、タイミング制御部４１と、距離演算部４２とを備える。
タイミング制御部４１は、距離の測定に要する様々な制御信号を出力するタイミングを制御する。ここでの様々な制御信号とは、例えば、光パルスＰＯの照射を制御する信号や、反射光ＲＬを複数の電荷蓄積部に振り分ける信号、１フレームあたりの振り分け回数を制御する信号などである。振り分け回数とは、電荷蓄積部ＣＳ（図３参照）に電荷を振り分ける処理を繰返す回数である。
距離画像処理部４は、タイミング制御部４１と、距離演算部４２とを備える。
タイミング制御部４１は、距離の測定に要する様々な制御信号を出力するタイミングを制御する。ここでの様々な制御信号とは、例えば、光パルスＰＯの照射を制御する信号や、反射光ＲＬを複数の電荷蓄積部に振り分ける信号、１フレームあたりの振り分け回数を制御する信号などである。振り分け回数とは、電荷蓄積部ＣＳ（図３参照）に電荷を振り分ける処理を繰返す回数である。
【0022】
距離演算部４２は、距離画像センサ３２から出力された画素信号に基づいて、被写体Ｓまでの距離を演算した距離情報を出力する。距離演算部４２は、複数の電荷蓄積部ＣＳに蓄積された電荷量に基づいて、光パルスＰＯを照射してから反射光ＲＬを受光するまでの遅延時間Ｔｄを算出する。距離演算部４２は、算出した遅延時間Ｔｄに応じて、距離画像撮像装置１から被写体Ｓまでの距離を演算する。
【0023】
このような構成によって、距離画像撮像装置１では、光源部２が被写体Ｓに照射した近赤外の波長帯域の光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光部３が受光し、距離画像処理部４が、被写体Ｓと距離画像撮像装置１との距離を測定した距離情報を出力する。
なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。
なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。
【0024】
次に、距離画像撮像装置１において撮像素子として用いられる距離画像センサ３２の構成について説明する。図２は、本発明の第１の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。
図２に示すように、距離画像センサ３２は、例えば、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、振り分け動作を有した垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５とを備える。
図２に示すように、距離画像センサ３２は、例えば、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、振り分け動作を有した垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５とを備える。
【0025】
受光領域３２０は、複数の画素回路３２１が配置された領域であって、図２では、８行８列に二次元の行列状に配置された例を示している。画素回路３２１は、受光した光量に相当する電荷を蓄積する。制御回路３２２は、例えば、距離画像処理部４のタイミング制御部４１からの指示に応じて、距離画像センサ３２の構成要素の動作を制御する。
【0026】
垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光領域３２０に配置された画素回路３２１を行ごとに制御する回路である。垂直走査回路３２３は、画素回路３２１の電荷蓄積部ＣＳそれぞれに蓄積された電荷量に応じた電圧信号を画素信号処理回路３２５に出力させる。
【0027】
画素信号処理回路３２５は、制御回路３２２からの制御に応じて、それぞれの列の画素回路３２１から出力された電圧信号に対して、予め定めた信号処理（例えば、ノイズ抑圧処理やＡ／Ｄ変換処理など）を行う。
水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から出力される信号を、順次、時系列に出力させる回路である。これにより、１フレーム分蓄積された電荷量に相当する画素信号が、距離画像処理部４に順次出力される。以下の説明においては、画素信号処理回路３２５がＡ／Ｄ変換処理を行い、画素信号がデジタル信号であるものとして説明する。
水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から出力される信号を、順次、時系列に出力させる回路である。これにより、１フレーム分蓄積された電荷量に相当する画素信号が、距離画像処理部４に順次出力される。以下の説明においては、画素信号処理回路３２５がＡ／Ｄ変換処理を行い、画素信号がデジタル信号であるものとして説明する。
【0028】
ここで、距離画像センサ３２に備える受光領域３２０内に配置された画素回路３２１の構成について説明する。図３は、本発明の第１の実施形態の距離画像撮像装置１に用いられる個体撮像素子である距離画像センサ３２（距離画像撮像素子）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。図３の画素回路３２１は、４つの画素信号読み出し部を備えた構成例である。
【0029】
画素回路３２１は、１つの光電変換素子ＰＤと、電荷排出トランジスタＧＤ（後述するＧＤ１、ＧＤ２）と、対応する出力端子Ｏから電圧信号を出力する４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）とを備える。画素信号読み出し部ＲＵのそれぞれは、転送トランジスタＧと、フローティングディフュージョンＦＤと、電荷蓄積容量Ｃと、リセットトランジスタＲＴと、ソースフォロアトランジスタＳＦと、選択トランジスタＳＬとを備える。フローティングディフュージョンＦＤと電荷蓄積容量Ｃとは、電荷蓄積部ＣＳを構成している。
【0030】
図３に示した画素回路３２１において、出力端子Ｏ１から電圧信号を出力する画素信号読み出し部ＲＵ１は、転送トランジスタＧ１（転送ＭＯＳトランジスタ）と、フローティングディフュージョンＦＤ１と、電荷蓄積容量Ｃ１と、リセットトランジスタＲＴ１と、ソースフォロアトランジスタＳＦ１と、選択トランジスタＳＬ１とを備える。画素信号読み出し部ＲＵ１では、フローティングディフュージョンＦＤ１と電荷蓄積容量Ｃ１とによって電荷蓄積部ＣＳ１が構成されている。画素信号読み出し部ＲＵ２、ＲＵ３及びＲＵ４も同様の構成である。
【0031】
光電変換素子ＰＤは、入射した光を光電変換して、入射した光（入射光）に応じた電荷を発生させ、発生させた電荷を蓄積する埋め込み型のフォトダイオードである。本実施形態においては、入射光は測定対象の空間から入射される。
画素回路３２１では、光電変換素子ＰＤが入射光を光電変換して発生させた電荷を４つの電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。
また、距離画像センサ３２に配置される画素回路の構成は、図３に示したような、４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）を備えた構成に限定されるものではなく、画素信号読み出し部ＲＵが２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の複数の画素信号読み出し部ＲＵを備えた構成の画素回路でもよい。すなわち、２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の転送トランジスタＧが備えられた構成の画素回路でもよい。
画素回路３２１では、光電変換素子ＰＤが入射光を光電変換して発生させた電荷を４つの電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。
また、距離画像センサ３２に配置される画素回路の構成は、図３に示したような、４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）を備えた構成に限定されるものではなく、画素信号読み出し部ＲＵが２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の複数の画素信号読み出し部ＲＵを備えた構成の画素回路でもよい。すなわち、２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の転送トランジスタＧが備えられた構成の画素回路でもよい。
【0032】
上記距離画像撮像装置１の画素回路３２１の駆動において、光パルスＰＯが照射時間Ｔｏで照射され、遅延時間Ｔｄ遅れて反射光ＲＬが距離画像センサ３２に受光される。垂直走査回路３２３は、光パルスＰＯの照射に同期させて、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の順に、光電変換素子ＰＤに発生する電荷を振り替えて、それぞれに蓄積させる。
このとき、垂直走査回路３２３は、光電変換素子ＰＤから電荷を電荷蓄積部ＣＳ１に転送する転送経路上に設けられた転送トランジスタＧ１をオン状態にする。これにより、光電変換素子ＰＤにより光電変換された電荷が、転送トランジスタＧ１を介して電荷蓄積部ＣＳ１に蓄積される。その後、垂直走査回路３２３は、転送トランジスタＧ１をオフ状態にする。これにより、電荷蓄積部ＣＳ１への電荷の転送が停止される。このようにして、垂直走査回路３２３は、電荷蓄積部ＣＳ１に電荷を蓄積させる。他の電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４においても同様である。
このとき、垂直走査回路３２３は、光電変換素子ＰＤから電荷を電荷蓄積部ＣＳ１に転送する転送経路上に設けられた転送トランジスタＧ１をオン状態にする。これにより、光電変換素子ＰＤにより光電変換された電荷が、転送トランジスタＧ１を介して電荷蓄積部ＣＳ１に蓄積される。その後、垂直走査回路３２３は、転送トランジスタＧ１をオフ状態にする。これにより、電荷蓄積部ＣＳ１への電荷の転送が停止される。このようにして、垂直走査回路３２３は、電荷蓄積部ＣＳ１に電荷を蓄積させる。他の電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４においても同様である。
【0033】
このとき、電荷蓄積部ＣＳに電荷の振り分けを行なう電荷蓄積期間において、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４の各々が、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４それぞれに供給される蓄積周期が繰返される。
そして、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々を介して、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに、光電変換素子ＰＤから入射光に対応した電荷が転送される。電荷蓄積期間に複数の蓄積周期が繰返される。
これにより、電荷蓄積期間における電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期毎に、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに電荷が蓄積される。
そして、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々を介して、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに、光電変換素子ＰＤから入射光に対応した電荷が転送される。電荷蓄積期間に複数の蓄積周期が繰返される。
これにより、電荷蓄積期間における電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期毎に、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに電荷が蓄積される。
【0034】
また、垂直走査回路３２３は、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期を繰返す際、電荷蓄積部ＣＳ４に対する電荷の転送（振替）が終了した後、光電変換素子ＰＤから電荷を排出する排出経路上に設けられた電荷排出トランジスタＧＤをオンさせる。
これにより、電荷排出トランジスタＧＤは、電荷蓄積部ＣＳ１に対する蓄積周期が開始される前に、直前の電荷蓄積部ＣＳ４の蓄積周期の後に光電変換素子ＰＤに発生した電荷を破棄する（すなわち、光電変換素子ＰＤをリセットさせる）。
これにより、電荷排出トランジスタＧＤは、電荷蓄積部ＣＳ１に対する蓄積周期が開始される前に、直前の電荷蓄積部ＣＳ４の蓄積周期の後に光電変換素子ＰＤに発生した電荷を破棄する（すなわち、光電変換素子ＰＤをリセットさせる）。
【0035】
そして、垂直走査回路３２３は、受光画素部３２０内に配置された全ての画素回路３２１の各々から、それぞれ電圧信号を画素信号処理回路３２５に、画素回路３２１の行（横方向の配列）単位で順次出力させる。
そして、画素信号処理回路３２５は、入力される電圧信号の各々に対してＡ／Ｄ変換処理などの信号処理を行ない、水平走査回路３２４に対して出力する。
水平走査回路３２４は、信号処理を行った後の電圧信号を、受光画素部３２０の列の順番に、順次、距離算出部４２出力させる。
そして、画素信号処理回路３２５は、入力される電圧信号の各々に対してＡ／Ｄ変換処理などの信号処理を行ない、水平走査回路３２４に対して出力する。
水平走査回路３２４は、信号処理を行った後の電圧信号を、受光画素部３２０の列の順番に、順次、距離算出部４２出力させる。
【0036】
上述したような、垂直走査回路３２３による電荷蓄積部ＣＳへ電荷の蓄積と光電変換素子ＰＤが光電変換した電荷の破棄とが、１フレームに渡って繰り返し行われる。これにより、所定の時間区間に距離画像撮像装置１に受光された光量に相当する電荷が、電荷蓄積部ＣＳのそれぞれに蓄積される。水平走査回路３２４は、電荷蓄積部ＣＳのそれぞれに蓄積された、１フレーム分の電荷量に相当する電気信号を、距離演算部４２に出力する。
【0037】
光パルスＰＯを照射するタイミングと、電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに電荷を蓄積させるタイミングとの関係から、電荷蓄積部ＣＳ１には、光パルスＰＯを照射する前の背景光などの外光成分に相当する電荷量が保持される。また、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４には、反射光ＲＬ、及び外光成分に相当する電荷量が振り分けられて保持される。電荷蓄積部ＣＳ２及びＣＳ３、あるいは電荷蓄積部ＣＳ３及びＣＳ４に振り分けられる電荷量の配分（振り分け比率）は、光パルスＰＯが被写体Ｓに反射して距離画像撮像装置１に入射されるまでの遅延時間Ｔｄに応じた比率となる。
【0038】
距離演算部４２は、この原理を利用して、以下の（１）あるいは（２）式により、遅延時間Ｔｄを算出する。
Ｔｄ＝Ｔｏ×（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２×Ｑ１） …（１）
Ｔｄ＝Ｔｏ＋Ｔｏ×（Ｑ４－Ｑ１）／（Ｑ３＋Ｑ４－２×Ｑ１） …（２）
ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ２は電荷蓄積部ＣＳ２に蓄積された電荷量、Ｑ３は電荷蓄積部ＣＳ３に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量を示す。距離演算部４２は、例えば、Ｑ４＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、一方、Ｑ２＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出する。
Ｔｄ＝Ｔｏ×（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２×Ｑ１） …（１）
Ｔｄ＝Ｔｏ＋Ｔｏ×（Ｑ４－Ｑ１）／（Ｑ３＋Ｑ４－２×Ｑ１） …（２）
ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ２は電荷蓄積部ＣＳ２に蓄積された電荷量、Ｑ３は電荷蓄積部ＣＳ３に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量を示す。距離演算部４２は、例えば、Ｑ４＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、一方、Ｑ２＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出する。
【0039】
（１）式においては、電荷蓄積部ＣＳ２及びＣＳ３には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ４には蓄積されない。一方、（２）式においては、電荷蓄積部ＣＳ３及びＣＳ４には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ２には蓄積されない。
なお、（１）式あるいは（２）式では、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４に蓄積される電荷量のうち、外光成分に相当する成分が、電荷蓄積部ＣＳ１に蓄積された電荷量と同量であることを前提とする。
なお、（１）式あるいは（２）式では、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４に蓄積される電荷量のうち、外光成分に相当する成分が、電荷蓄積部ＣＳ１に蓄積された電荷量と同量であることを前提とする。
【0040】
距離演算部４２は、（１）式あるいは（２）式で求めた遅延時間に、光速（速度）を乗算させることにより、被写体Ｓまでの往復の距離を算出する。
そして、距離演算部４２は、上記で算出した往復の距離を１／２とすることにより、被写体Ｓまでの距離を求める。
そして、距離演算部４２は、上記で算出した往復の距離を１／２とすることにより、被写体Ｓまでの距離を求める。
【0041】
図４は、本実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
この図４のレイアウトパターンは、図３の画素回路３２１（すなわち、図２の画素回路３２１）のレイアウトパターンを示している。
また、図４においては、 転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ１及びＧＤ２と、光電変換素子ＰＤとの各々のパターンの配置が示されている。上述したトランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
この図４のレイアウトパターンは、図３の画素回路３２１（すなわち、図２の画素回路３２１）のレイアウトパターンを示している。
また、図４においては、 転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ１及びＧＤ２と、光電変換素子ＰＤとの各々のパターンの配置が示されている。上述したトランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
【0042】
例えば、リセットトランジスタＲＴ１は、ｐ型の半導体基板上において、ドレインＲＴ１＿Ｄ（ｎ拡散層（ｎ型不純物の拡散層））と、ソースＲＴ１＿Ｓ（ｎ拡散層）とゲートＲＴ１＿Ｇとの各々で構成されている。
また。コンタクトＲＴ１＿Ｃは、リセットトランジスタＲＴ１のドレインＲＴ１＿Ｄ（ｎ拡散層）と、ソースＲＴ１＿Ｓ（ｎ拡散層）との各々の拡散層に設けられた、不図示の配線と接続するコンタクトを示すパターンである。他の転送トランジスタＧ１からＧ４、ソースフォロアトランジスタＳＦ１からＳＦ４、選択トランジスタＳＬ１からＳＬ４、リセットトランジスタＲＴ２からＲＴ４、電荷排出トランジスタＧＤ１及びＧＤ２も同様の構成をしている。
また。コンタクトＲＴ１＿Ｃは、リセットトランジスタＲＴ１のドレインＲＴ１＿Ｄ（ｎ拡散層）と、ソースＲＴ１＿Ｓ（ｎ拡散層）との各々の拡散層に設けられた、不図示の配線と接続するコンタクトを示すパターンである。他の転送トランジスタＧ１からＧ４、ソースフォロアトランジスタＳＦ１からＳＦ４、選択トランジスタＳＬ１からＳＬ４、リセットトランジスタＲＴ２からＲＴ４、電荷排出トランジスタＧＤ１及びＧＤ２も同様の構成をしている。
【0043】
光電変換素子ＰＤは、長方形の形状で形成されており、長辺ＰＤＬ１と、長辺ＰＤＬ１に平行に対向するＰＤＬ２と、短辺ＰＤＳ１と、短辺ＰＤＳ１に平行に対向するＰＤＳ２とから成る。
また、特に、転送トランジスタＧ１からＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との構成については後述する。
また、特に、転送トランジスタＧ１からＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との構成については後述する。
【0044】
また、転送トランジスタＧ１は、ドレインとしてのフローティングディフュージョンＦ１と、ゲートＧ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ここで、フローティングディフュージョンＦＤ１は、転送トランジスタＧ１のドレインとしての拡散層（ｎ拡散層）であり、光電変換素子ＰＤからの電荷を蓄積する。
また、ドレインＧ１＿Ｄは、コンタクトＧ１＿Ｃにより不図示の配線を介して、ソースフォロアトランジスタＳＦ１のゲートＳＦ１＿Ｇ、及びリセットトランジスタＲＴ１のソースＲＴ１＿Ｓの各々に接続されている。他の転送トランジスタＧ２、Ｇ３及びＧ４の各々も転送トランジスタＧ１と同様の構成である。
図４においては、画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、配線パターン及び電荷蓄積容量（Ｃ１からＣ４）の各々は省いて示されている。したがって、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。
また、ドレインＧ１＿Ｄは、コンタクトＧ１＿Ｃにより不図示の配線を介して、ソースフォロアトランジスタＳＦ１のゲートＳＦ１＿Ｇ、及びリセットトランジスタＲＴ１のソースＲＴ１＿Ｓの各々に接続されている。他の転送トランジスタＧ２、Ｇ３及びＧ４の各々も転送トランジスタＧ１と同様の構成である。
図４においては、画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、配線パターン及び電荷蓄積容量（Ｃ１からＣ４）の各々は省いて示されている。したがって、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。
【0045】
ここで、フローティングディフュージョンＦＤ１及びＦＤ２の各々は、フローティングディフュージョンＦＤ３、ＦＤ４それぞれと、ｘ軸に対して線対称に配置されている。
上記ｘ軸は、光電変換素子ＰＤの長方形のパターンにおいて、当該長方形の短辺ＰＤＳ１（及びＰＤＳ２）に対して直交し（すなわち、長方形の長辺ＰＤＬ１、ＰＤＬ２に平行であり）、長方形の中心Ｏを通る軸である。また、ｙ軸は、ｘ軸に直交し、すなわち長方形の長辺ＰＤＬ１（及びＰＤＬ２）に直交し（長方形の短辺ＰＤＳ１、ＰＤＳ２に平行であり）、長方形の中心Ｏを通る軸である。
また、リセットトランジスタＲＴ１及びＲＴ２の各々は、リセットトランジスタＲＴ３、ＲＴ４それぞれと、ｘ軸に対して線対称に配置されている。
また、ソースフォロアトランジスタＳＦ１及びＳＦ２の各々は、ソースフォロアトランジスタＳＦ３及びＳＦ４それぞれと、ｘ軸に対して線対称に配置されている。
また、選択トランジスタＳＬ１及びＳＬ２の各々は、選択トランジスタＳＬ３及びＳＬ４それぞれと、ｘ軸に対して線対称に配置されている。
上記ｘ軸は、光電変換素子ＰＤの長方形のパターンにおいて、当該長方形の短辺ＰＤＳ１（及びＰＤＳ２）に対して直交し（すなわち、長方形の長辺ＰＤＬ１、ＰＤＬ２に平行であり）、長方形の中心Ｏを通る軸である。また、ｙ軸は、ｘ軸に直交し、すなわち長方形の長辺ＰＤＬ１（及びＰＤＬ２）に直交し（長方形の短辺ＰＤＳ１、ＰＤＳ２に平行であり）、長方形の中心Ｏを通る軸である。
また、リセットトランジスタＲＴ１及びＲＴ２の各々は、リセットトランジスタＲＴ３、ＲＴ４それぞれと、ｘ軸に対して線対称に配置されている。
また、ソースフォロアトランジスタＳＦ１及びＳＦ２の各々は、ソースフォロアトランジスタＳＦ３及びＳＦ４それぞれと、ｘ軸に対して線対称に配置されている。
また、選択トランジスタＳＬ１及びＳＬ２の各々は、選択トランジスタＳＬ３及びＳＬ４それぞれと、ｘ軸に対して線対称に配置されている。
【0046】
図５は、図４における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
この図５は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との配置の位置関係を示している。
転送トランジスタＧ１及びＧ２の各々は、光電変換素子ＰＤの長辺ＰＤＬ１側において、フローティングディフュージョンＦＤ１、ＦＤ２それぞれをドレインとし、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
また、転送トランジスタＧ３及びＧ４の各々は、光電変換素子ＰＤの長辺ＰＤＬ２側において、フローティングディフュージョンＦＤ３、ＦＤ４それぞれをドレインとし、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
この図５は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との配置の位置関係を示している。
転送トランジスタＧ１及びＧ２の各々は、光電変換素子ＰＤの長辺ＰＤＬ１側において、フローティングディフュージョンＦＤ１、ＦＤ２それぞれをドレインとし、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
また、転送トランジスタＧ３及びＧ４の各々は、光電変換素子ＰＤの長辺ＰＤＬ２側において、フローティングディフュージョンＦＤ３、ＦＤ４それぞれをドレインとし、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
【0047】
ここで、転送トランジスタＧ１及びＧ３は、ｘ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ１及びＧ３の各々のゲートは、上記ｘ軸に対して、線対称の位置に配置されている。
同様に、転送トランジスタＧ２及びＧ４は、ｘ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ２及びＧ４の各々のゲートは、ｘ軸に対して、線対称の位置に配置されている。
同様に、転送トランジスタＧ２及びＧ４は、ｘ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ２及びＧ４の各々のゲートは、ｘ軸に対して、線対称の位置に配置されている。
【0048】
また、転送トランジスタＧ１及びＧ２は、ｙ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ１及びＧ２の各々のゲートは、上記ｙ軸に対して、線対称の位置に配置されている。
同様に、転送トランジスタＧ３及びＧ４は、ｙ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ３及びＧ４の各々のゲートは、ｙ軸に対して、線対称の位置に配置されている。
上述したように、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々は、それぞれｘ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
転送トランジスタＧ１からＧ４の各々は、同一のサイズ（チャネル長及びチャネル幅が同一）であり、同様のトランジスタ特性を有している。
同様に、転送トランジスタＧ３及びＧ４は、ｙ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ３及びＧ４の各々のゲートは、ｙ軸に対して、線対称の位置に配置されている。
上述したように、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々は、それぞれｘ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
転送トランジスタＧ１からＧ４の各々は、同一のサイズ（チャネル長及びチャネル幅が同一）であり、同様のトランジスタ特性を有している。
【0049】
また、電荷排出トランジスタＧＤ１は、短辺ＰＤＳ１側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
同様に、電荷排出トランジスタＧＤ２は、短辺ＰＤＳ２側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
ここで、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸に対して線対称の位置に配置されている。すなわち、電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートは、ｙ軸に対して、線対称の位置に配置されている。
上述したように、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、それぞれｙ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
電荷排出トランジスタＧＤ１及びＧＤ２の各々は、同一のサイズであり、同様のトランジスタ特性を有していてもよいし、トランジスタ特性が異なっていてもよい。
同様に、電荷排出トランジスタＧＤ２は、短辺ＰＤＳ２側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
ここで、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸に対して線対称の位置に配置されている。すなわち、電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートは、ｙ軸に対して、線対称の位置に配置されている。
上述したように、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、それぞれｙ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
電荷排出トランジスタＧＤ１及びＧＤ２の各々は、同一のサイズであり、同様のトランジスタ特性を有していてもよいし、トランジスタ特性が異なっていてもよい。
【0050】
図６は、転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
図６（ａ）は 図５の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。
光電変換素子ＰＤは、例えば、表面にｐ＋拡散層（ｐ型不純物の拡散層）の表面保護層が設けられた埋め込み型のフォトダイオードである。
図６（ａ）は 図５の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。
光電変換素子ＰＤは、例えば、表面にｐ＋拡散層（ｐ型不純物の拡散層）の表面保護層が設けられた埋め込み型のフォトダイオードである。
【0051】
転送トランジスタＧ１は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ１のｎ＋拡散層をドレインとして形成されている。
フローティングディフュージョンＦＤ１のｎ＋拡散層には、当該ｎ＋拡散層からの電荷の流出（放電）を抑制する（漏れ電流阻止）ためのＳＴＩ（Shallow trench isolation）及びｐｗｅｌｌ（ｐ拡散層）が隣接して設けられている。
転送トランジスタＧ３は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ３のｎ＋拡散層をドレインとして形成されている。
フローティングディフュージョンＦＤ３のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
フローティングディフュージョンＦＤ１のｎ＋拡散層には、当該ｎ＋拡散層からの電荷の流出（放電）を抑制する（漏れ電流阻止）ためのＳＴＩ（Shallow trench isolation）及びｐｗｅｌｌ（ｐ拡散層）が隣接して設けられている。
転送トランジスタＧ３は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ３のｎ＋拡散層をドレインとして形成されている。
フローティングディフュージョンＦＤ３のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
【0052】
そして、転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ１に転送する。そして、フローティングディフュージョンＦＤ１は、転送トランジスタＧ１から転送された電荷を蓄積する。
同様に、転送トランジスタＧ３は、ゲートＧ３＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ３に転送する。そして、フローティングディフュージョンＦＤ３は、転送トランジスタＧ３から転送された電荷を蓄積する。
同様に、転送トランジスタＧ３は、ゲートＧ３＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ３に転送する。そして、フローティングディフュージョンＦＤ３は、転送トランジスタＧ３から転送された電荷を蓄積する。
【0053】
図６（ｂ）は、図６（ａ）に示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図６（ｂ）は、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
図６（ｂ）においては、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
図６（ｂ）においては、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
【0054】
転送トランジスタＧ３のゲートＧ３＿Ｇが「Ｌ」レベルのため、ゲートＧ３＿Ｇの領域にはポテンシャルバリアＰＢが形成されていて、光電変換素子ＰＤから転送トランジスタＧ３のドレインであるフローティングディフュージョンＦＤ３に電荷が転送されない（ドレインに電子が流れ込まない）。
一方、転送トランジスタＧ１のゲートＧ１＿Ｇが「Ｈ」レベルのため、ゲートＧ１＿Ｇの領域はポテンシャル（電位）が上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから転送トランジスタＧ１のドレインであるフローティングディフュージョンＦＤ１に電荷が転送される（ドレインに電子が流れ込む）。
一方、転送トランジスタＧ１のゲートＧ１＿Ｇが「Ｈ」レベルのため、ゲートＧ１＿Ｇの領域はポテンシャル（電位）が上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから転送トランジスタＧ１のドレインであるフローティングディフュージョンＦＤ１に電荷が転送される（ドレインに電子が流れ込む）。
【0055】
図７は、電荷排出トランジスタＧＤによる光電変換素子ＰＤから電源ＶＤＤへの電荷の排出について説明する図である。
図７（ａ）は、図５の画素回路３２１が形成された半導体のｘ軸における断面構造を示している。
電荷排出トランジスタＧＤ１は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ＋拡散層をドレインＧＤ１＿Ｄとして形成されている。
ドレインＧＤ１＿Ｄのｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
電荷排出トランジスタＧＤ２は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ＋拡散層をドレインＧＤ２＿Ｄとして形成されている。
ドレインＧＤ１＿Ｄのｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
図７（ａ）は、図５の画素回路３２１が形成された半導体のｘ軸における断面構造を示している。
電荷排出トランジスタＧＤ１は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ＋拡散層をドレインＧＤ１＿Ｄとして形成されている。
ドレインＧＤ１＿Ｄのｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
電荷排出トランジスタＧＤ２は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ＋拡散層をドレインＧＤ２＿Ｄとして形成されている。
ドレインＧＤ１＿Ｄのｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
【0056】
電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する（光電変換素子ＰＤの電荷を電源ＶＤＤに排出する）。
同様に、電荷排出トランジスタＧＤ２は、ゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷を、ドレインＧＤ２＿Ｄに転送する。
同様に、電荷排出トランジスタＧＤ２は、ゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷を、ドレインＧＤ２＿Ｄに転送する。
【0057】
図７（ｂ）は、図７（ａ）に示す電荷排出トランジスタＧＤ１、光電変換素子ＰＤ及び読み出し電荷排出トランジスタＧＤ２の各々の領域におけるポテンシャルの状態を示している。図７（ｂ）は、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
図７（ｂ）においては、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、同様に、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
図７（ｂ）においては、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、同様に、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
【0058】
電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇが「Ｈ」レベルのため、ゲートＧＤ１＿Ｇの領域はポテンシャルが上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される（ドレインＧＤ１＿Ｄに接続された電源ＶＤＤに電子が排出される）。
一方、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇが「Ｈ」レベルのため、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇと同様に、ゲートＧＤ２＿Ｇの領域にはポテンシャルバリアが形成されず、光電変換素子ＰＤから電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される。
一方、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇが「Ｈ」レベルのため、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇと同様に、ゲートＧＤ２＿Ｇの領域にはポテンシャルバリアが形成されず、光電変換素子ＰＤから電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される。
【0059】
図６（ｂ）及び図７（ｂ）の各々のポテンシャルの状態を比較した場合、転送トランジスタＧ１及びＧ３の各々のゲートＧ１＿Ｇ、Ｇ３＿Ｇそれぞれの領域におけるポテンシャルの上昇の形状（ポテンシャルの傾き）が、電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートＧＤ１＿Ｇ、ＧＤ２＿Ｇそれぞれの領域におけるポテンシャルの上昇の形状に比較して急峻となっている。
この要因としては、転送トランジスタＧ１及びＧ３の各々が長辺側に形成されていることにより、光電変換素子ＰＤの中心Ｏからの距離が短辺側に形成された電荷排出トランジスタＧＤ１及びＧＤ２の各々より短いためである。
この要因としては、転送トランジスタＧ１及びＧ３の各々が長辺側に形成されていることにより、光電変換素子ＰＤの中心Ｏからの距離が短辺側に形成された電荷排出トランジスタＧＤ１及びＧＤ２の各々より短いためである。
【0060】
すなわち、光電変換素子ＰＤのｙ軸方向における拡散層の幅が短くなり、転送トランジスタＧ１及びＧ３の各々から光電変換素子ＰＤの中心Ｏ方向に対して拡散層内に延びる電界の強度が、電荷排出トランジスタＧＤ１、ＧＤ２それぞれから光電変換素子ＰＤの中心Ｏ方向に対して拡散層内に延びる電界の強度に比較して高くなる。
この拡散層内の電界の強度の違いのため、ゲートＧ１＿Ｇ及びＧ３＿Ｇの各々の領域におけるポテンシャルの上昇の形状が、ゲートＧＤ１＿Ｇ、ＧＤ２＿Ｇそれぞれのポテンシャルの上昇の形状に比較して急峻となる。
また、転送トランジスタＧ２及びＧ４の各々も短辺側に形成されているため、転送トランジスタＧ１及びＧ３と同様に、電荷排出トランジスタＧＤ１、ＧＤ２それぞれに比較して、ゲートＧ２＿Ｇ及びＧ４＿Ｇの領域におけるポテンシャルの上昇が急峻となる。
この拡散層内の電界の強度の違いのため、ゲートＧ１＿Ｇ及びＧ３＿Ｇの各々の領域におけるポテンシャルの上昇の形状が、ゲートＧＤ１＿Ｇ、ＧＤ２＿Ｇそれぞれのポテンシャルの上昇の形状に比較して急峻となる。
また、転送トランジスタＧ２及びＧ４の各々も短辺側に形成されているため、転送トランジスタＧ１及びＧ３と同様に、電荷排出トランジスタＧＤ１、ＧＤ２それぞれに比較して、ゲートＧ２＿Ｇ及びＧ４＿Ｇの領域におけるポテンシャルの上昇が急峻となる。
【0061】
この結果、本実施形態によれば、電荷排出トランジスタＧＤに比較してポテンシャルの上昇の形状が急峻のため、光電変換素子ＰＤが生成した電荷がより移動しやすいため、転送トランジスタＧが電荷をフローティングディフュージョンＦＤへ高速に転送させることができる。
また、電荷排出トランジスタＧＤは、転送トランジスタＧに比較して十分に長い時間をかけて、２個（ＧＤ１、ＧＤ２）により電荷をドレインＧＤ＿Ｄに転送するため、ポテンシャルの上昇の形状が転送トランジスタＧに比較して緩やかであっても、排出する処理に問題はない。
また、電荷排出トランジスタＧＤは、転送トランジスタＧに比較して十分に長い時間をかけて、２個（ＧＤ１、ＧＤ２）により電荷をドレインＧＤ＿Ｄに転送するため、ポテンシャルの上昇の形状が転送トランジスタＧに比較して緩やかであっても、排出する処理に問題はない。
【0062】
また、本実施形態によれば、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇそれぞれから、光電変換素子ＰＤの中心Ｏまでの距離が同一であるため、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ及びＧ４＿Ｇの各々のポテンシャルの変化形状（ポテンシャルの上昇の形状）が同様となり、転送効率を揃えて転送の特性を同一にすることが可能となる。これにより、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々から、光電変換素子ＰＤに生成された電荷を、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれへ高い精度で転送させることができる。
【0063】
すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々が、例えば、光電変換素子ＰＤから同一の電荷量の電荷をフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれに転送した場合、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３及びＦＤ４に蓄積される電荷量は同一となる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置（距離画像撮像素子）との間の距離を高い精度で求めることができる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置（距離画像撮像素子）との間の距離を高い精度で求めることができる。
【0064】
＜第２の実施形態＞
以下、本発明の第２の実施形態について、図面を参照して説明する。
第２の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図３における構成の画素信号読み出し部ＲＵ１からＲＵ４に加えて、画素信号読み出し部ＲＵ５及びＲＵ６の各々が追加された構成となっている。
このため、第１の実施形態の構成に対して、フローティングディフュージョンＦＤ５及びＦＤ６と、転送トランジスタＧ５及びＧ６と、電荷排出トランジスタＧＤ５及びＧＤ６と、リセットトランジスタＲＴ５及びＲＴ６と、ソースフォロアトランジスタＳＦ５及びＳＦ６と、選択トランジスタＳＬ５及びＳＬ６とが追加されている。
以下、本発明の第２の実施形態について、図面を参照して説明する。
第２の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図３における構成の画素信号読み出し部ＲＵ１からＲＵ４に加えて、画素信号読み出し部ＲＵ５及びＲＵ６の各々が追加された構成となっている。
このため、第１の実施形態の構成に対して、フローティングディフュージョンＦＤ５及びＦＤ６と、転送トランジスタＧ５及びＧ６と、電荷排出トランジスタＧＤ５及びＧＤ６と、リセットトランジスタＲＴ５及びＲＴ６と、ソースフォロアトランジスタＳＦ５及びＳＦ６と、選択トランジスタＳＬ５及びＳＬ６とが追加されている。
【0065】
電荷蓄積部ＣＳ１からＣＳ６それぞれに蓄積された電荷量を用いて、被写体と距離画像撮像装置との間の距離を求める動作については同様である。
ただし、距離演算部４２は、上述した（１）式及び（２）式に加えて、遅延時間Ｔｄを以下の（３）式、（４）式も用いて算出する。
Ｔｄ＝２×Ｔｏ＋Ｔｏ×（Ｑ５－Ｑ１）／（Ｑ４＋Ｑ５－２×Ｑ１） …（３）
Ｔｄ＝３×Ｔｏ＋Ｔｏ×（Ｑ６－Ｑ１）／（Ｑ５＋Ｑ６－２×Ｑ１） …（４）
ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量、Ｑ５は電荷蓄積部ＣＳ５に蓄積された電荷量、Ｑ６は電荷蓄積部ＣＳ６に蓄積された電荷量、を示す。
ここで、距離演算部４２は、例えば、Ｑ４＝Ｑ５＝Ｑ６＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、Ｑ２＝Ｑ５＝Ｑ６＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出し、Ｑ２＝Ｑ３＝Ｑ６＝Ｑ１である場合、（３）式で遅延時間Ｔｄを算出し、Ｑ２＝Ｑ３＝Ｑ４＝Ｑ１である場合、（４）式で遅延時間Ｔｄを算出する。
ただし、距離演算部４２は、上述した（１）式及び（２）式に加えて、遅延時間Ｔｄを以下の（３）式、（４）式も用いて算出する。
Ｔｄ＝２×Ｔｏ＋Ｔｏ×（Ｑ５－Ｑ１）／（Ｑ４＋Ｑ５－２×Ｑ１） …（３）
Ｔｄ＝３×Ｔｏ＋Ｔｏ×（Ｑ６－Ｑ１）／（Ｑ５＋Ｑ６－２×Ｑ１） …（４）
ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量、Ｑ５は電荷蓄積部ＣＳ５に蓄積された電荷量、Ｑ６は電荷蓄積部ＣＳ６に蓄積された電荷量、を示す。
ここで、距離演算部４２は、例えば、Ｑ４＝Ｑ５＝Ｑ６＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、Ｑ２＝Ｑ５＝Ｑ６＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出し、Ｑ２＝Ｑ３＝Ｑ６＝Ｑ１である場合、（３）式で遅延時間Ｔｄを算出し、Ｑ２＝Ｑ３＝Ｑ４＝Ｑ１である場合、（４）式で遅延時間Ｔｄを算出する。
【0066】
図８は、本実施形態における画素回路３２１における、光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
この図８は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６と、電荷排出トランジスタＧＤ１及びＧＤ２との配置の位置関係を示している。
また、 転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５及びＳＦ６と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５及びＳＬ６と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４、ＲＴ５及びＲＴ６と、電荷排出トランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
この図８は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６と、電荷排出トランジスタＧＤ１及びＧＤ２との配置の位置関係を示している。
また、 転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５及びＳＦ６と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５及びＳＬ６と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４、ＲＴ５及びＲＴ６と、電荷排出トランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
【0067】
図示はしないが、第１の実施形態と同様に フローティングディフュージョンＦＤ１、ＦＤ２及びＦＤ３の各々は、フローティングディフュージョンＦＤ４、ＦＤ５、ＦＤ６それぞれと、ｘ軸に対して線対称に配置されている。
また、リセットトランジスタＲＴ１、ＲＴ２及びＲＴ３の各々は、リセットトランジスタＲＴ４、ＲＴ５、ＲＴ６それぞれと、ｘ軸に対して線対称に配置されている。
また、リセットトランジスタＲＴ１、ＲＴ２及びＲＴ３の各々は、リセットトランジスタＲＴ４、ＲＴ５、ＲＴ６それぞれと、ｘ軸に対して線対称に配置されている。
【0068】
また、ソースフォロアトランジスタＳＦ１、ＳＦ２及びＳＦ３の各々は、ソースフォロアトランジスタＳＦ４、ＳＦ５、ＳＦ６それぞれと、ｘ軸に対して線対称に配置されている。
また、選択トランジスタＳＬ１、ＳＬ２及びＳＬ３の各々は、選択トランジスタＳＬ４、ＳＬ５、ＳＬ６それぞれと、ｘ軸に対して線対称に配置されている。
また、光電変換素子ＰＤは、第１の実施形態と同様に、長方形の形状で形成されており、長辺ＰＤＬ１と、長辺ＰＤＬ１に平行に対向するＰＤＬ２と、短辺ＰＤＳ１と、短辺ＰＤＳ１に平行に対向するＰＤＳ２とから成る。
また、選択トランジスタＳＬ１、ＳＬ２及びＳＬ３の各々は、選択トランジスタＳＬ４、ＳＬ５、ＳＬ６それぞれと、ｘ軸に対して線対称に配置されている。
また、光電変換素子ＰＤは、第１の実施形態と同様に、長方形の形状で形成されており、長辺ＰＤＬ１と、長辺ＰＤＬ１に平行に対向するＰＤＬ２と、短辺ＰＤＳ１と、短辺ＰＤＳ１に平行に対向するＰＤＳ２とから成る。
【0069】
転送トランジスタＧ１、Ｇ２及びＧ３の各々は、長辺ＰＤＬ１側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
また、転送トランジスタＧ４、Ｇ５及びＧ６の各々は、長辺ＰＤＬ２側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
ここで、転送トランジスタＧ１及びＧ４は、光電変換素子ＰＤの中心Ｏを通るｘ軸（第１の実施形態におけるｘ軸と同様）に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ１及びＧ４の各々のゲートは、上記ｘ軸に対して、線対称の位置に配置されている。
また、転送トランジスタＧ４、Ｇ５及びＧ６の各々は、長辺ＰＤＬ２側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
ここで、転送トランジスタＧ１及びＧ４は、光電変換素子ＰＤの中心Ｏを通るｘ軸（第１の実施形態におけるｘ軸と同様）に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ１及びＧ４の各々のゲートは、上記ｘ軸に対して、線対称の位置に配置されている。
【0070】
同様に、転送トランジスタＧ２及びＧ５は、上記ｘ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ２及びＧ５の各々のゲートは、上記ｘ軸に対して、線対称の位置に配置されている。
また、転送トランジスタＧ３及びＧ６は、上記ｘ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ３及びＧ６の各々のゲートは、上記ｘ軸に対して、線対称の位置に配置されている。
転送トランジスタＧ１からＧ６の各々は、同一のサイズ（チャネル長及びチャネル幅が同一）であり、同様のトランジスタ特性を有している。
また、転送トランジスタＧ３及びＧ６は、上記ｘ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ３及びＧ６の各々のゲートは、上記ｘ軸に対して、線対称の位置に配置されている。
転送トランジスタＧ１からＧ６の各々は、同一のサイズ（チャネル長及びチャネル幅が同一）であり、同様のトランジスタ特性を有している。
【0071】
また、転送トランジスタＧ１及びＧ３は、光電変換素子ＰＤの中心Ｏを通るｙ軸（第１の実施形態におけるｙ軸と同様）に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ１及びＧ３の各々のゲートは、上記ｙ軸に対して、線対称の位置に配置されている。
同様に、転送トランジスタＧ４及びＧ６は、上記ｙ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ４及びＧ６の各々のゲートは、上記ｙ軸に対して、線対称の位置に配置されている。
同様に、転送トランジスタＧ４及びＧ６は、上記ｙ軸に対して、線対称の位置に配置されている。すなわち、転送トランジスタＧ４及びＧ６の各々のゲートは、上記ｙ軸に対して、線対称の位置に配置されている。
【0072】
また、転送トランジスタＧ１及びＧ３の各々は、それぞれの短辺ＰＤＳ１（ＰＤＳ２）に平行な中心軸がとなる位置に形成されている。
これにより、転送トランジスタＧ１とＧ２との間隔と、転送トランジスタＧ３とＧ２との間隔と、転送トランジスタＧ４とＧ５との間隔と、転送トランジスタＧ６とＧ５との間隔との各々が同一である。
また、上述したように、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６の各々は、それぞれｘ軸から同一の距離に配置されている。
また、転送トランジスタＧ１、Ｇ３、Ｇ４及びＧ６の各々は、光電変換素子ＰＤの中心Ｏから同一距離に配置されている。
これにより、転送トランジスタＧ１とＧ２との間隔と、転送トランジスタＧ３とＧ２との間隔と、転送トランジスタＧ４とＧ５との間隔と、転送トランジスタＧ６とＧ５との間隔との各々が同一である。
また、上述したように、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６の各々は、それぞれｘ軸から同一の距離に配置されている。
また、転送トランジスタＧ１、Ｇ３、Ｇ４及びＧ６の各々は、光電変換素子ＰＤの中心Ｏから同一距離に配置されている。
【0073】
また、電荷排出トランジスタＧＤ１は、短辺ＰＤＳ１側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
同様に、電荷排出トランジスタＧＤ２は、短辺ＰＤＳ２側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
ここで、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸に対して線対称の位置に配置されている。すなわち、電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートは、ｙ軸に対して、線対称の位置に配置されている。
電荷排出トランジスタＧＤ１及びＧＤ２の各々は、同一のサイズであり、同様のトランジスタ特性を有していてもよいし、トランジスタ特性が異なっていてもよい。
上述したように、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、それぞれｙ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
同様に、電荷排出トランジスタＧＤ２は、短辺ＰＤＳ２側において、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
ここで、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸に対して線対称の位置に配置されている。すなわち、電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートは、ｙ軸に対して、線対称の位置に配置されている。
電荷排出トランジスタＧＤ１及びＧＤ２の各々は、同一のサイズであり、同様のトランジスタ特性を有していてもよいし、トランジスタ特性が異なっていてもよい。
上述したように、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、それぞれｙ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
【0074】
上述したように、第１の実施形態と同様の構成のため、転送トランジスタＧ１からＧ６の各々が長辺側に形成されていることにより、光電変換素子ＰＤの中心Ｏからの距離が短辺側に形成された電荷排出トランジスタＧＤ１及びＧＤ２の各々より短い。
これにより、光電変換素子ＰＤのｙ軸方向の拡散層の幅が短くなり、転送トランジスタＧ１からＧ６の各々から光電変換素子ＰＤの拡散層内に延びる電界の強度が、電荷排出トランジスタＧＤ１、ＧＤ２それぞれから光電変換素子ＰＤの拡散層内に延びる電界の強度に比較して高くなる。
これにより、光電変換素子ＰＤのｙ軸方向の拡散層の幅が短くなり、転送トランジスタＧ１からＧ６の各々から光電変換素子ＰＤの拡散層内に延びる電界の強度が、電荷排出トランジスタＧＤ１、ＧＤ２それぞれから光電変換素子ＰＤの拡散層内に延びる電界の強度に比較して高くなる。
【0075】
このため、第１の実施形態と同様に、拡散層内の電界の強度の違いのため、転送トランジスタＧ１のゲートＧ１＿Ｇから転送トランジスタＧ６のゲートＧ６＿Ｇの各々の領域におけるポテンシャルの上昇の形状が、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇ、ＧＤ２のゲートＧＤ２＿Ｇそれぞれのポテンシャルの上昇の形状に比較して急峻となる。
【0076】
この結果、本実施形態によれば、第１の実施形態と同様に電荷排出トランジスタＧＤに比較してポテンシャルの上昇の形状が急峻のため、光電変換素子ＰＤが生成した電荷がより移動しやすいため、転送トランジスタＧが電荷をフローティングディフュージョンＦＤへ高速に転送させることができる。
また、電荷排出トランジスタＧＤも、第１の実施形態と同様に、転送トランジスタＧに比較して十分に長い時間をかけて、２個（ＧＤ１、ＧＤ２）により電荷をドレインＧＤ＿Ｄに転送するため、ポテンシャルの上昇の形状が転送トランジスタＧに比較して緩やかであっても、排出する処理に問題はない。
また、電荷排出トランジスタＧＤも、第１の実施形態と同様に、転送トランジスタＧに比較して十分に長い時間をかけて、２個（ＧＤ１、ＧＤ２）により電荷をドレインＧＤ＿Ｄに転送するため、ポテンシャルの上昇の形状が転送トランジスタＧに比較して緩やかであっても、排出する処理に問題はない。
【0077】
また、本実施形態によれば、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇ、Ｇ５＿Ｇ、Ｇ６＿Ｇそれぞれから、光電変換素子ＰＤの中心Ｏを通るｘ軸までの距離が同一である。このため、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇ、Ｇ５＿Ｇ及びＧ６＿Ｇの各々に電圧を印加することによるポテンシャルの変化形状（ポテンシャルの上昇の形状）が同様となり、転送効率を揃えて転送の特性を同一にすることが可能となる。これにより、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６の各々から、光電変換素子ＰＤに生成された電荷を、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４、ＦＤ５、ＦＤ６それぞれへ高い精度で転送させることができる。
【0078】
すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５及びＧ６の各々が、例えば、光電変換素子ＰＤから同一の電荷量の電荷をフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４、ＦＤ５、ＦＤ６それぞれに転送した場合、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４、ＦＤ５及びＦＤ６の各々に蓄積される電荷量は同一となる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ６の各々に転送して蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ６それぞれに蓄積された電荷量を用いて、（１）式から（４）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ６の各々に転送して蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ６それぞれに蓄積された電荷量を用いて、（１）式から（４）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
【0079】
また、図８に示す配置の場合、例えば、転送トランジスタＧ１及びＧ３の各々の光電変換素子ＰＤ（フォトダイオード）の短辺ＰＤＳ１、ＰＤＳ２それぞれとの距離は同一である。一方、転送トランジスタＧ２は、フォトダイオードＰＤの短辺ＰＤＳ１、ＰＤＳ２それぞれとの距離が、転送トランジスタＧ１及びＧ３の各々の距離と異なっている。
このため、転送トランジスタＧ１及びＧ３の各々の光電変換素子ＰＤの短辺ＰＤＳ１、ＰＤＳ２それぞれとの距離によっては、ゲートに電圧が印加された際、生成される電界の形状が転送トランジスタＧ１及びＧ３の各々と、転送トランジスタＧ２が異なる場合がある。
そして、電界の形状が異なることにより、同様にポテンシャルの変化形状が異なり、転送トランジスタＧ１及びＧ３の各々と、転送トランジスタＧ２との電荷の転送効率が同一でなくなってしまう。
このため、転送トランジスタＧ１及びＧ３の各々の光電変換素子ＰＤの短辺ＰＤＳ１、ＰＤＳ２それぞれとの距離によっては、ゲートに電圧が印加された際、生成される電界の形状が転送トランジスタＧ１及びＧ３の各々と、転送トランジスタＧ２が異なる場合がある。
そして、電界の形状が異なることにより、同様にポテンシャルの変化形状が異なり、転送トランジスタＧ１及びＧ３の各々と、転送トランジスタＧ２との電荷の転送効率が同一でなくなってしまう。
【0080】
しかしながら、転送トランジスタＧ１及びＧ３の各々の転送効率に合わせて、転送トランジスタＧ２が転送した電荷量（電荷蓄積部ＣＳに蓄積された電荷量）に調整係数を乗算することにより、容易に転送トランジスタＧ１、Ｇ２及びＧ３の各々の転送効率を揃えて転送の特性を見かけ上、同一にすることが可能となる。上述した調整係数は、同一の電荷を発生させて調整係数を求める処理から容易に求めることができる。このため、転送トランジスタＧ１及びＧ３の転送効率に対して、転送トランジスタＧ３の転送効率を合わせることは容易に行うことができる。
これにより、電荷蓄積部ＣＳ１からＣＳ６の各々に同一の特性により電荷を蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ６それぞれに蓄積された電荷量を用いて、（１）式から（４）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
これにより、電荷蓄積部ＣＳ１からＣＳ６の各々に同一の特性により電荷を蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ６それぞれに蓄積された電荷量を用いて、（１）式から（４）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
【0081】
＜第３の実施形態＞
以下、本発明の第３の実施形態について、図面を参照して説明する。
第３の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図４に示す画素回路３２１の各々に対して、集光用のマイクロレンズが設けられた構成となっている。
図９は、画素回路３２１のフォトダイオードＰＤとマイクロレンズＭＬとの位置関係を示す図である。
マイクロレンズＭＬは、所定の樹脂材料を熱変形することにより生成されており、平面視において、画素回路３２１の配置領域に対して重なる位置に形成されている。
また、マイクロレンズＭＬは、光軸（マイクロレンズＭＬの中心）が、フォトダイオードＰＤの中心Ｏと平面視において重なる位置に、画素回路３２１の各々に設けられている。
以下、本発明の第３の実施形態について、図面を参照して説明する。
第３の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図４に示す画素回路３２１の各々に対して、集光用のマイクロレンズが設けられた構成となっている。
図９は、画素回路３２１のフォトダイオードＰＤとマイクロレンズＭＬとの位置関係を示す図である。
マイクロレンズＭＬは、所定の樹脂材料を熱変形することにより生成されており、平面視において、画素回路３２１の配置領域に対して重なる位置に形成されている。
また、マイクロレンズＭＬは、光軸（マイクロレンズＭＬの中心）が、フォトダイオードＰＤの中心Ｏと平面視において重なる位置に、画素回路３２１の各々に設けられている。
【0082】
図１０は、複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。
受光領域３２０における３×３の一部分におけるマイクロレンズＭＬがレンズアレイとして作成された、画素回路３２１とマイクロレンズＭＬとの配置関係を示している。
ここで、マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸は、平面視においてそれぞれが重なる画素回路３２１の中心Ｏと重なっている。
受光領域３２０における３×３の一部分におけるマイクロレンズＭＬがレンズアレイとして作成された、画素回路３２１とマイクロレンズＭＬとの配置関係を示している。
ここで、マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸は、平面視においてそれぞれが重なる画素回路３２１の中心Ｏと重なっている。
【0083】
図１１は、図１０におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
この図１１は、図１０における線分Ｂ－Ｂ’における画素回路３２１のアレイの断面の形状を示している。また、図１１における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された面から光を入射するＦＳＩ（Front Side Illumination：表面照射）型である。
この図１１は、図１０における線分Ｂ－Ｂ’における画素回路３２１のアレイの断面の形状を示している。また、図１１における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された面から光を入射するＦＳＩ（Front Side Illumination：表面照射）型である。
【0084】
そして、半導体層５０１の上部に、絶縁層により絶縁された配線層５０２があり、当該配線層５０２の上部にパッシベーションである誘電体層５０３が形成されている。そして、上記マイクロレンズＭＬのレンズアレイ（マイクロレンズアレイ）は、誘電体層５０３の上部に形成されている。
マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
【0085】
図１２は、図１０におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
この図１２は、図１０における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１２における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された裏面から光を入射するＢＳＩ（Back Side Illumination：表面照射）型である。
この図１２は、図１０における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１２における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された裏面から光を入射するＢＳＩ（Back Side Illumination：表面照射）型である。
【0086】
そして、半導体層５０１の上部に絶縁層により絶縁された配線層５０２が形成されており、当該半導体層５０１の下部にパッシベーションである誘電体層５０４が形成されている。そして、上記マイクロレンズＭＬのレンズアレイは、誘電体層５０４の下部に形成されている。
レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
【0087】
上述した構成により、本実施形態によれば、マイクロレンズＭＬにより、画素回路３２１に入射される光が集光され、光電変換素子ＰＤに照射されるため、画素回路３２１に入射される光を効率的に光電変換することが可能となり、入射する光に対する感度を向上させることができる。
本実施形態においては、第１の実施形態の画素回路３２１に対するマイクロレンズＭＬの配置を説明したが、第２の実施形態の画素回路３２１に対しても、同様に配置することにより、第２の実施形態の画素回路３２１においても、入射する光に対する感度を向上させることができる。
本実施形態においては、第１の実施形態の画素回路３２１に対するマイクロレンズＭＬの配置を説明したが、第２の実施形態の画素回路３２１に対しても、同様に配置することにより、第２の実施形態の画素回路３２１においても、入射する光に対する感度を向上させることができる。
【符号の説明】
【0088】
１…距離画像撮像装置
２…光源部
３…受光部
３１…レンズ
３２…距離画像センサ（距離画像撮像素子）
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
４…距離画像処理部
４１…タイミング制御部
４２…距離演算部
ＣＳ…電荷蓄積部
ＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４，ＦＤ５，ＦＤ６…フローティングディフュージョン
Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６…転送トランジスタ
ＧＤ１，ＧＤ２…電荷排出トランジスタ
ＭＬ…マイクロレンズ
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４，ＲＴ５，ＲＴ６…リセットトランジスタ
Ｓ…被写体
ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６…ソースフォロアトランジスタ
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６…選択トランジスタ
２…光源部
３…受光部
３１…レンズ
３２…距離画像センサ（距離画像撮像素子）
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
４…距離画像処理部
４１…タイミング制御部
４２…距離演算部
ＣＳ…電荷蓄積部
ＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４，ＦＤ５，ＦＤ６…フローティングディフュージョン
Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６…転送トランジスタ
ＧＤ１，ＧＤ２…電荷排出トランジスタ
ＭＬ…マイクロレンズ
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４，ＲＴ５，ＲＴ６…リセットトランジスタ
Ｓ…被写体
ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６…ソースフォロアトランジスタ
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６…選択トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】