知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022071539
(43)【公開日】2022-05-16
(54)【発明の名称】距離画像撮像素子及び距離画像撮像装置
(51)【国際特許分類】
G01S 7/4863 20200101AFI20220509BHJP
H01L 27/146 20060101ALI20220509BHJP
G01C 3/06 20060101ALI20220509BHJP
G01S 17/894 20200101ALI20220509BHJP
【ＦＩ】
G01S7/4863
H01L27/146 A
G01C3/06 120Q
G01S17/894
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2020180564
(22)【出願日】2020-10-28
(71)【出願人】
【識別番号】000003193
【氏名又は名称】凸版印刷株式会社
(74)【代理人】
【識別番号】100149548
【弁理士】
【氏名又は名称】松沼 泰史
(74)【代理人】
【識別番号】100139686
【弁理士】
【氏名又は名称】鈴木 史朗
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100147267
【弁理士】
【氏名又は名称】大槻 真紀子
(72)【発明者】
【氏名】大久保 優
(72)【発明者】
【氏名】中込 友洋
【テーマコード（参考）】
2F112
4M118
5J084
【Ｆターム（参考）】
2F112AD01
2F112BA06
2F112CA12
2F112DA28
2F112EA05
2F112FA03
2F112FA07
2F112FA21
2F112FA35
2F112FA45
4M118AA10
4M118AB03
4M118BA14
4M118CA02
4M118DD04
4M118DD12
4M118FA06
4M118FA33
4M118GA02
4M118GD04
4M118GD07
5J084AA05
5J084AD01
5J084AD05
5J084BA04
5J084BA20
5J084BA34
5J084BA40
5J084BB02
5J084CA03
5J084CA49
5J084CA70
5J084EA04
(57)【要約】
【課題】電荷蓄積部に蓄積される電荷から測定される距離の精度を向上する距離画像撮像素子を提供する。
【解決手段】本発明は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、電荷を蓄積する電荷蓄積部と、光電変換素子から電荷を電荷蓄積部に転送する転送経路上に設けられた転送ＭＯＳトランジスタ（以下、ＴＲ）と、光電変換素子から電荷を排出する排出経路上に設けられた電荷排出ＴＲとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、光電変換素子が平面視においてＮ角形（Ｎは、５以上の整数）の形状で半導体基板上に形成されており、転送ＴＲと電荷排出ＴＲとの総和がＮ個以上であり、光電変換素子の辺において、電荷排出ＭＯＳトランジスタが設けられた第１辺を除く他の第２辺に、転送ＴＲが１個ずつ設けられている。
【選択図】図１
【解決手段】本発明は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、電荷を蓄積する電荷蓄積部と、光電変換素子から電荷を電荷蓄積部に転送する転送経路上に設けられた転送ＭＯＳトランジスタ（以下、ＴＲ）と、光電変換素子から電荷を排出する排出経路上に設けられた電荷排出ＴＲとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、光電変換素子が平面視においてＮ角形（Ｎは、５以上の整数）の形状で半導体基板上に形成されており、転送ＴＲと電荷排出ＴＲとの総和がＮ個以上であり、光電変換素子の辺において、電荷排出ＭＯＳトランジスタが設けられた第１辺を除く他の第２辺に、転送ＴＲが１個ずつ設けられている。
【選択図】図１
【特許請求の範囲】
【請求項1】
測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送ＭＯＳトランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出ＭＯＳトランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、
前記光電変換素子が平面視においてＮ角形（Ｎは、５以上の整数）の形状で前記半導体基板上に形成されており、前記転送ＭＯＳトランジスタと前記電荷排出トランジスタとの総和がＮ個以上であり、
前記光電変換素子の辺において、前記電荷排出ＭＯＳトランジスタが設けられた第１辺を除く他の第２辺の各々に、前記転送ＭＯＳトランジスタがそれぞれ１個ずつ設けられている
ことを特徴とする距離画像撮像素子。
前記光電変換素子が平面視においてＮ角形（Ｎは、５以上の整数）の形状で前記半導体基板上に形成されており、前記転送ＭＯＳトランジスタと前記電荷排出トランジスタとの総和がＮ個以上であり、
前記光電変換素子の辺において、前記電荷排出ＭＯＳトランジスタが設けられた第１辺を除く他の第２辺の各々に、前記転送ＭＯＳトランジスタがそれぞれ１個ずつ設けられている
ことを特徴とする距離画像撮像素子。
【請求項2】
前記転送ＭＯＳトランジスタが、前記Ｎ角形のいずれかの辺に垂直で、かつ当該Ｎ角形の中心を通る軸に対して、線対称な位置に配置されている
ことを特徴とする請求項１に記載の距離画像撮像素子。
ことを特徴とする請求項１に記載の距離画像撮像素子。
【請求項3】
前記Ｎ角形のいずれかの辺が、前記電荷排出トランジスタが配置されている前記第１辺である
ことを特徴とする請求項２に記載の距離画像撮像素子。
ことを特徴とする請求項２に記載の距離画像撮像素子。
【請求項4】
前記電荷蓄積部が前記軸に対して線対称の位置に配置されている
ことを特徴とする請求項２または請求項３に記載の距離画像撮像素子。
ことを特徴とする請求項２または請求項３に記載の距離画像撮像素子。
【請求項5】
前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通する
ことを特徴とする請求項１から請求項４のいずれか一項に記載の距離画像撮像素子。
ことを特徴とする請求項１から請求項４のいずれか一項に記載の距離画像撮像素子。
【請求項6】
請求項１から請求項５のいずれか一項に記載の距離画像撮像素子が備えられた受光部と、
前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部と
を備えることを特徴とする距離画像撮像装置。
前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部と
を備えることを特徴とする距離画像撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、距離画像撮像素子及び距離画像撮像装置に関する。
【背景技術】
【0002】
従来から、光の速度が既知であることを利用し、空間（測定空間）における光の飛行時間に基づいて測定器と対象物との距離を測定する、タイム・オブ・フライト（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ、以下「ＴＯＦ」という）方式の距離画像センサが実現されている。ＴＯＦ方式の距離画像センサでは、測定対象に光（例えば、近赤外光など）パルスを照射し、光パルスを照射した時間と、測定空間における対象物によって反射した光パルス（反射光）が戻ってくる時間との差、つまり、測定器と対象物との間における光の飛行時間に基づいて、測定器と対象物との距離を測定している（例えば、特許文献１参照）。
【0003】
このような距離画像撮像装置を用いて、所定の距離にある物体までの距離を精度良く測定しようとする場合、上記画素から被写体からの反射光により発生した電荷量を、複数のゲートにより振り替えて精度良く読み出す必要がある。
ＴＯＦ方式の距離画像センサは、光電変換素子が入射される光の光量を電荷に変換し、変換した電荷を電荷蓄積部に蓄積し、ＡＤ変換器により蓄積された電荷の電荷量に対応したアナログ電圧をデジタル値に変換している。
また、ＴＯＦ方式の距離画像センサは、電荷量に対応したアナログ電圧や、デジタル値に含まれる、測定器と対象物との間における光の飛行時間の情報により、測定器と対象物との距離を求めている。
ＴＯＦ方式の距離画像センサは、光電変換素子が入射される光の光量を電荷に変換し、変換した電荷を電荷蓄積部に蓄積し、ＡＤ変換器により蓄積された電荷の電荷量に対応したアナログ電圧をデジタル値に変換している。
また、ＴＯＦ方式の距離画像センサは、電荷量に対応したアナログ電圧や、デジタル値に含まれる、測定器と対象物との間における光の飛行時間の情報により、測定器と対象物との距離を求めている。
【0004】
ここで、距離画像撮像装置においては、光パルスを照射した時点から、被写体で反射した光パルスが戻ってくるまでの遅延時間を、光電変換素子が発生した電荷を、所定の周期毎に電荷蓄積部の各々に蓄積し、それぞれの電荷蓄積部に蓄積された電荷量によって求めている。そして、上記遅延時間と光速とを用いて、距離撮像画像装置から被写体までの距離を求めている。
そのため、光電変換素子から電荷蓄積部へ電荷を転送するため、光電変換素子と電荷蓄積部の各々とには電荷を転送する転送ゲート（トランジスタ）が設けられている。
そのため、光電変換素子から電荷蓄積部へ電荷を転送するため、光電変換素子と電荷蓄積部の各々とには電荷を転送する転送ゲート（トランジスタ）が設けられている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第４２３５７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、光電変換素子と電荷蓄積部との間に設けられる転送ゲートの転送特性が、レイアウトに起因して異なる場合、正確な距離の測定が行えない。
すなわち、転送ゲートの転送特性にばらつきが存在する場合、光電変換素子が同一の電荷量の電荷を発生しても、それぞれの転送ゲートから各電荷蓄積部に振り替える際、電荷蓄積部の各々に蓄積される電荷量が異なってしまう。
これにより、転送ゲートの転送特性にばらつきが存在することにより、光電変換素子に発生した電荷が正しく電荷蓄積部の各々に転送されず、測定される距離の精度が低減してしまう。
すなわち、転送ゲートの転送特性にばらつきが存在する場合、光電変換素子が同一の電荷量の電荷を発生しても、それぞれの転送ゲートから各電荷蓄積部に振り替える際、電荷蓄積部の各々に蓄積される電荷量が異なってしまう。
これにより、転送ゲートの転送特性にばらつきが存在することにより、光電変換素子に発生した電荷が正しく電荷蓄積部の各々に転送されず、測定される距離の精度が低減してしまう。
【0007】
本発明は、このような状況に鑑みてなされたもので、光電変換素子から電荷蓄積部の各々に電荷を転送する転送ゲートの転送特性を同様とし、光電変換素子が発生した電荷を同一の転送効率により電荷蓄積部に転送し、電荷蓄積部に蓄積される電荷から測定される距離の精度を向上させる距離画像撮像素子及び距離画像撮像装置を提供する。
【課題を解決するための手段】
【0008】
上述した課題を解決するために、本発明の距離画像撮像装置は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送ＭＯＳトランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出ＭＯＳトランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、前記光電変換素子が平面視においてＮ角形（Ｎは、５以上の整数）の形状で前記半導体基板上に形成されており、前記転送ＭＯＳトランジスタと前記電荷排出トランジスタとの総和がＮ個以上であり、前記光電変換素子の辺において、前記電荷排出ＭＯＳトランジスタが設けられた第１辺を除く他の第２辺の各々に、前記転送ＭＯＳトランジスタがそれぞれ１個ずつ設けられていることを特徴とする。
【0009】
本発明の距離画像撮像素子は、前記転送ＭＯＳトランジスタが、前記Ｎ角形のいずれかの辺に垂直で、かつ当該Ｎ角形の中心を通る軸に対して、線対称な位置に配置されていることを特徴とする。
【0010】
本発明の距離画像撮像素子は、前記Ｎ角形のいずれかの辺が、前記電荷排出トランジスタが配置されている前記第１辺であることを特徴とする。
【0011】
本発明の距離画像撮像素子は、前記電荷蓄積部が前記軸に対して線対称の位置に配置されていることを特徴とする。
【0012】
本発明の距離画像撮像素子は、前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通することを特徴とする。
【0013】
本発明の距離画像撮像装置は、上記距離画像撮像素子のいずれかの距離画像撮像素子が備えられた受光部と、前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部とを備えることを特徴とする。
【発明の効果】
【0014】
以上説明したように、本発明によれば、光電変換素子から電荷蓄積部の各々に電荷を転送する転送ゲートの転送特性を同様とし、光電変換素子が発生した電荷を同一の転送効率により電荷蓄積部に転送し、電荷蓄積部に蓄積される電荷から測定される距離の精度を向上させる距離画像撮像素子及び距離画像撮像装置を提供することができる。
【図面の簡単な説明】
【0015】
【図1】本発明の第１の実施形態の距離画像撮像装置の概略構成を示したブロック図である。
【図2】本発明の第１の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。
【図3】本発明の第１の実施形態の距離画像撮像装置１に用いられる固体撮像素子である距離画像センサ３２（距離画像撮像素子）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。
【図4】第１の実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
【図6】転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
【図7】転送トランジスタＧ１及び電荷排出トランジスタＧＤによる光電変換素子ＰＤからの電荷の転送について説明する図である。
【図8】第２の実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
【図10】画素回路３２１の光電変換素子ＰＤとマイクロレンズＭＬとの位置関係を示す図である。
【図11】複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。
【発明を実施するための形態】
【0016】
＜第１の実施形態＞
以下、本発明の第１の実施形態について、図面を参照して説明する。
図１は、本発明の第１の実施形態の距離画像撮像素子を用いた距離画像撮像装置の概略構成を示したブロック図である。図１に示した構成の距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とを備える。なお、図１には、距離画像撮像装置１において距離を測定する対象物である被写体Ｓも併せて示している。距離画像撮像素子は、例えば、受光部３における距離画像センサ３２（後述）である。
以下、本発明の第１の実施形態について、図面を参照して説明する。
図１は、本発明の第１の実施形態の距離画像撮像素子を用いた距離画像撮像装置の概略構成を示したブロック図である。図１に示した構成の距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とを備える。なお、図１には、距離画像撮像装置１において距離を測定する対象物である被写体Ｓも併せて示している。距離画像撮像素子は、例えば、受光部３における距離画像センサ３２（後述）である。
【0017】
光源部２は、距離画像処理部４からの制御に従って、距離画像撮像装置１において距離を測定する対象の被写体Ｓが存在する撮影対象の空間に光パルスＰＯを照射する。光源部２は、例えば、垂直共振器面発光レーザー（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）などの面発光型の半導体レーザーモジュールである。光源部２は、光源装置２１と、拡散板２２とを備える。
【0018】
光源装置２１は、被写体Ｓに照射する光パルスＰＯとなる近赤外の波長帯域（例えば、波長が８５０ｎｍ～９４０ｎｍの波長帯域）のレーザー光を発光する光源である。光源装置２１は、例えば、半導体レーザー発光素子である。光源装置２１は、タイミング制御部４１からの制御に応じて、パルス状のレーザー光を発光する。
拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓに照射する面の広さに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして出射され、被写体Ｓに照射される。
拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓに照射する面の広さに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして出射され、被写体Ｓに照射される。
【0019】
受光部３は、距離画像撮像装置１において距離を測定する対象の被写体Ｓによって反射された光パルスＰＯの反射光ＲＬを受光し、受光した反射光ＲＬに応じた画素信号を出力する。受光部３は、レンズ３１と、距離画像センサ３２（距離画像撮像素子の一例）とを備える。
レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域が備えた各画素回路に受光（入射）させる。
レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域が備えた各画素回路に受光（入射）させる。
【0020】
距離画像センサ３２は、距離画像撮像装置１に用いられる撮像素子である。距離画像センサ３２は、二次元の受光領域に複数の画素回路を備える。距離画像センサ３２のそれぞれの画素回路（画素回路３２１）の中に、１つの光電変換素子と、この１つの光電変換素子に対応する複数の電荷蓄積部と、それぞれの電荷蓄積部に電荷を振り分ける構成要素とが設けられている。
【0021】
距離画像センサ３２は、タイミング制御部４１からの制御に応じて、光電変換素子が発生した電荷をそれぞれの電荷蓄積部に振り分ける。また、距離画像センサ３２は、電荷蓄積部に振り分けられた電荷量に応じた画素信号を出力する。距離画像センサ３２には、複数の画素回路が二次元の行列状に配置されており、それぞれの画素回路の対応する１フレーム分の画素信号を出力する。
【0022】
距離画像処理部４は、距離画像撮像装置１を制御し、被写体Ｓまでの距離を演算する。
距離画像処理部４は、タイミング制御部４１と、距離演算部４２とを備える。
タイミング制御部４１は、距離の測定に要する様々な制御信号を出力するタイミングを制御する。ここでの様々な制御信号とは、例えば、光パルスＰＯの照射を制御する信号や、反射光ＲＬを複数の電荷蓄積部に振り分ける信号、１フレームあたりの振り分け回数を制御する信号などである。振り分け回数とは、電荷蓄積部ＣＳ（図３参照）に電荷を振り分ける処理を繰返す回数である。
距離画像処理部４は、タイミング制御部４１と、距離演算部４２とを備える。
タイミング制御部４１は、距離の測定に要する様々な制御信号を出力するタイミングを制御する。ここでの様々な制御信号とは、例えば、光パルスＰＯの照射を制御する信号や、反射光ＲＬを複数の電荷蓄積部に振り分ける信号、１フレームあたりの振り分け回数を制御する信号などである。振り分け回数とは、電荷蓄積部ＣＳ（図３参照）に電荷を振り分ける処理を繰返す回数である。
【0023】
距離演算部４２は、距離画像センサ３２から出力された画素信号に基づいて、被写体Ｓまでの距離を演算した距離情報を出力する。距離演算部４２は、複数の電荷蓄積部ＣＳに蓄積された電荷量に基づいて、光パルスＰＯを照射してから反射光ＲＬを受光するまでの遅延時間Ｔｄを算出する。距離演算部４２は、算出した遅延時間Ｔｄに応じて被写体Ｓまでの距離を演算する。
【0024】
このような構成によって、距離画像撮像装置１では、光源部２が被写体Ｓに照射した近赤外の波長帯域の光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光部３が受光し、距離画像処理部４が、被写体Ｓと距離画像撮像装置１との距離を測定した距離情報を出力する。
なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。
なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。
【0025】
次に、距離画像撮像装置１において撮像素子として用いられる距離画像センサ３２の構成について説明する。図２は、本発明の第１の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。
図２に示すように、距離画像センサ３２は、例えば、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、振り分け動作を有した垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５とを備える。
図２に示すように、距離画像センサ３２は、例えば、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、振り分け動作を有した垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５とを備える。
【0026】
受光領域３２０は、複数の画素回路３２１が配置された領域であって、図２では、８行８列に二次元の行列状に配置された例を示している。画素回路３２１は、受光した光量に相当する電荷を蓄積する。制御回路３２２は、例えば、距離画像処理部４のタイミング制御部４１からの指示に応じて、距離画像センサ３２の各部の動作を制御する。
【0027】
垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光領域３２０に配置された画素回路３２１を行ごとに制御する回路である。垂直走査回路３２３は、画素回路３２１の電荷蓄積部ＣＳそれぞれに蓄積された電荷量に応じた電圧信号を画素信号処理回路３２５に出力させる。
【0028】
画素信号処理回路３２５は、制御回路３２２からの制御に応じて、それぞれの列の画素回路３２１から対応する垂直信号線に出力された電圧信号に対して、予め定めた信号処理（例えば、ノイズ抑圧処理やＡ／Ｄ変換処理など）を行う。
水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から出力される信号を、順次、時系列に出力させる回路である。これにより、１フレーム分蓄積された電荷量に相当する画素信号が、距離画像処理部４に順次出力される。以下の説明においては、画素信号処理回路３２５がＡ／Ｄ変換処理を行い、画素信号がデジタル信号であるものとして説明する。
水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から出力される信号を、順次、時系列に出力させる回路である。これにより、１フレーム分蓄積された電荷量に相当する画素信号が、距離画像処理部４に順次出力される。以下の説明においては、画素信号処理回路３２５がＡ／Ｄ変換処理を行い、画素信号がデジタル信号であるものとして説明する。
【0029】
ここで、距離画像センサ３２に備える受光領域３２０内に配置された画素回路３２１の構成について説明する。図３は、本発明の第１の実施形態の距離画像撮像装置１に用いられる個体撮像素子である距離画像センサ３２（距離画像撮像素子）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。図３の画素回路３２１は、４つの画素信号読み出し部を備えた構成例である。
【0030】
画素回路３２１は、１つの光電変換素子ＰＤと、電荷排出トランジスタＧＤ（後述するＧＤ１、ＧＤ２）と、対応する出力端子Ｏから電圧信号を出力する４つの画素信号読み出し部ＲＵ（ＲＵ１、ＲＵ２、ＲＵ３、ＲＵ４）とを備える。画素信号読み出し部ＲＵのそれぞれは、転送トランジスタＧと、フローティングディフュージョンＦＤと、電荷蓄積容量Ｃと、リセットトランジスタＲＴと、ソースフォロアトランジスタＳＦと、選択トランジスタＳＬとを備える。フローティングディフュージョンＦＤと電荷蓄積容量Ｃとは、電荷蓄積部ＣＳを構成している。
【0031】
図３に示した画素回路３２１において、出力端子Ｏ１から電圧信号を出力する画素信号読み出し部ＲＵ１は、転送トランジスタＧ１（転送ＭＯＳトランジスタ）と、フローティングディフュージョンＦＤ１と、電荷蓄積容量Ｃ１と、リセットトランジスタＲＴ１と、ソースフォロアトランジスタＳＦ１と、選択トランジスタＳＬ１とを備える。画素信号読み出し部ＲＵ１では、フローティングディフュージョンＦＤ１と電荷蓄積容量Ｃ１とによって電荷蓄積部ＣＳ１が構成されている。画素信号読み出し部ＲＵ２、ＲＵ３及びＲＵ４も同様の構成である。
【0032】
光電変換素子ＰＤは、入射した光を光電変換して、入射した光（入射光）に応じた電荷を発生させ、発生させた電荷を蓄積する埋め込み型のフォトダイオードである。本実施形態においては、入射光は測定対象の空間から入射される。
画素回路３２１では、光電変換素子ＰＤが入射光を光電変換して発生させた電荷を４つの電荷蓄積部ＣＳ（ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４）のそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。
また、距離画像センサ３２に配置される画素回路の構成は、図３に示したような、４つの画素信号読み出し部ＲＵ（ＲＵ１、ＲＵ２、ＲＵ３、ＲＵ４）を備えた構成に限定されるものではなく、４個以上の複数の画素信号読み出し部ＲＵを備えた構成の画素回路でもよい。
画素回路３２１では、光電変換素子ＰＤが入射光を光電変換して発生させた電荷を４つの電荷蓄積部ＣＳ（ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４）のそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。
また、距離画像センサ３２に配置される画素回路の構成は、図３に示したような、４つの画素信号読み出し部ＲＵ（ＲＵ１、ＲＵ２、ＲＵ３、ＲＵ４）を備えた構成に限定されるものではなく、４個以上の複数の画素信号読み出し部ＲＵを備えた構成の画素回路でもよい。
【0033】
上記距離画像撮像装置１の画素回路３２１の駆動において、光パルスＰＯが照射時間Ｔｏで照射され、遅延時間Ｔｄ遅れて反射光ＲＬが距離画像センサ３２に受光される。垂直走査回路３２３は、光パルスＰＯの照射に同期させて、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の順に、光電変換素子ＰＤに発生する電荷を振り替えて、それぞれに蓄積させる。
このとき、垂直走査回路３２３は、光電変換素子ＰＤから電荷を電荷蓄積部ＣＳ１に転送する転送経路上に設けられた転送トランジスタＧ１をオン状態にする。これにより、光電変換素子ＰＤにより光電変換された電荷が、転送トランジスタＧ１を介して電荷蓄積部ＣＳ１に蓄積される。その後、垂直走査回路３２３は、転送トランジスタＧ１をオフ状態にする。これにより、電荷蓄積部ＣＳ１への電荷の転送が停止される。このようにして、垂直走査回路３２３は、電荷蓄積部ＣＳ１に電荷を蓄積させる。他の電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４においても同様である。
このとき、垂直走査回路３２３は、光電変換素子ＰＤから電荷を電荷蓄積部ＣＳ１に転送する転送経路上に設けられた転送トランジスタＧ１をオン状態にする。これにより、光電変換素子ＰＤにより光電変換された電荷が、転送トランジスタＧ１を介して電荷蓄積部ＣＳ１に蓄積される。その後、垂直走査回路３２３は、転送トランジスタＧ１をオフ状態にする。これにより、電荷蓄積部ＣＳ１への電荷の転送が停止される。このようにして、垂直走査回路３２３は、電荷蓄積部ＣＳ１に電荷を蓄積させる。他の電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４においても同様である。
【0034】
このとき、電荷蓄積部ＣＳに電荷の振り分けを行なう電荷蓄積期間において、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４の各々が、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４それぞれに供給される蓄積周期が繰返される。
そして、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々を介して、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに、光電変換素子ＰＤから入射光に対応した電荷が転送される。電荷蓄積期間に複数の蓄積周期が繰返される。
これにより、電荷蓄積期間における電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期毎に、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに電荷が蓄積される。
そして、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々を介して、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに、光電変換素子ＰＤから入射光に対応した電荷が転送される。電荷蓄積期間に複数の蓄積周期が繰返される。
これにより、電荷蓄積期間における電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期毎に、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに電荷が蓄積される。
【0035】
また、垂直走査回路３２３は、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期を繰返す際、電荷蓄積部ＣＳ４に対する電荷の転送（振替）が終了した後、光電変換素子ＰＤから電荷を排出する排出経路上に設けられた電荷排出トランジスタＧＤ１、ＧＤ２をオンさせる。
これにより、電荷排出トランジスタＧＤ１、ＧＤ２は、電荷蓄積部ＣＳ１に対する蓄積周期が開始される前に、直前の電荷蓄積部ＣＳ４の蓄積周期の後に光電変換素子ＰＤに発生した電荷を破棄する（すなわち、光電変換素子ＰＤをリセットさせる）。
これにより、電荷排出トランジスタＧＤ１、ＧＤ２は、電荷蓄積部ＣＳ１に対する蓄積周期が開始される前に、直前の電荷蓄積部ＣＳ４の蓄積周期の後に光電変換素子ＰＤに発生した電荷を破棄する（すなわち、光電変換素子ＰＤをリセットさせる）。
【0036】
そして、垂直走査回路３２３は、受光画素部３２０内に配置された全ての画素回路３２１の各々から、それぞれ電圧信号を画素信号処理回路３２５に、画素回路３２１の行（横方向の配列）単位で順次出力させる。
そして、画素信号処理回路３２５は、入力される電圧信号の各々に対してＡ／Ｄ変換処理などの信号処理を行ない、水平走査回路３２４に対して出力する。
水平走査回路３２４は、信号処理を行った後の電圧信号を、受光画素部３２０の列の順番に、順次、距離算出部４２出力させる。
そして、画素信号処理回路３２５は、入力される電圧信号の各々に対してＡ／Ｄ変換処理などの信号処理を行ない、水平走査回路３２４に対して出力する。
水平走査回路３２４は、信号処理を行った後の電圧信号を、受光画素部３２０の列の順番に、順次、距離算出部４２出力させる。
【0037】
上述したような、垂直走査回路３２３による電荷蓄積部ＣＳ（ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４）へ電荷の蓄積と光電変換素子ＰＤが光電変換した電荷の破棄とが、１フレームに渡って繰り返し行われる。これにより、所定の時間区間に距離画像撮像装置１に受光された光量に相当する電荷が、電荷蓄積部ＣＳのそれぞれに蓄積される。水平走査回路３２４は、電荷蓄積部ＣＳのそれぞれに蓄積された、１フレーム分の電荷量に相当する電気信号を、距離演算部４２に出力する。
【0038】
光パルスＰＯを照射するタイミングと、電荷蓄積部ＣＳ（ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４）のそれぞれに電荷を蓄積させるタイミングとの関係から、電荷蓄積部ＣＳ１には、光パルスＰＯを照射する前の背景光などの外光成分に相当する電荷量が保持される。また、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４には、反射光ＲＬ、及び外光成分に相当する電荷量が振り分けられて保持される。電荷蓄積部ＣＳ２及びＣＳ３、あるいは電荷蓄積部ＣＳ３及びＣＳ４に振り分けられる電荷量の配分（振り分け比率）は、光パルスＰＯが被写体Ｓに反射して距離画像撮像装置１（距離画像センサ３２）に入射されるまでの遅延時間Ｔｄに応じた比率となる。
【0039】
距離演算部４２は、この原理を利用して、以下の（１）あるいは（２）式により、遅延時間Ｔｄを算出する。
Ｔｄ＝Ｔｏ×（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２×Ｑ１） …（１）
Ｔｄ＝Ｔｏ＋Ｔｏ×（Ｑ４－Ｑ１）／（Ｑ３＋Ｑ４－２×Ｑ１） …（２）
ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ２は電荷蓄積部ＣＳ２に蓄積された電荷量、Ｑ３は電荷蓄積部ＣＳ３に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量を示す。距離演算部４２は、例えば、Ｑ４＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、一方、Ｑ２＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出する。
Ｔｄ＝Ｔｏ×（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２×Ｑ１） …（１）
Ｔｄ＝Ｔｏ＋Ｔｏ×（Ｑ４－Ｑ１）／（Ｑ３＋Ｑ４－２×Ｑ１） …（２）
ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ２は電荷蓄積部ＣＳ２に蓄積された電荷量、Ｑ３は電荷蓄積部ＣＳ３に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量を示す。距離演算部４２は、例えば、Ｑ４＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、一方、Ｑ２＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出する。
【0040】
（１）式においては、電荷蓄積部ＣＳ２及びＣＳ３には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ４には蓄積されない。一方、（２）式においては、電荷蓄積部ＣＳ３及びＣＳ４には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ２には蓄積されない。
なお、（１）式あるいは（２）式では、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４に蓄積される電荷量のうち、外光成分に相当する成分が、電荷蓄積部ＣＳ１に蓄積された電荷量と同量であることを前提とする。
なお、（１）式あるいは（２）式では、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４に蓄積される電荷量のうち、外光成分に相当する成分が、電荷蓄積部ＣＳ１に蓄積された電荷量と同量であることを前提とする。
【0041】
距離演算部４２は、（１）式あるいは（２）式で求めた遅延時間Ｔｄに、光速（速度）を乗算させることにより、距離画像センサ３２から被写体Ｓまでの往復の距離を算出する。
そして、距離演算部４２は、上記で算出した往復の距離を１／２とすることにより、距離画像センサ３２から被写体Ｓまでの距離を求める。
そして、距離演算部４２は、上記で算出した往復の距離を１／２とすることにより、距離画像センサ３２から被写体Ｓまでの距離を求める。
【0042】
図４は、本実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
この図４のレイアウトパターンは、図３の画素回路３２１（すなわち、図２の画素回路３２１）のレイアウトパターンを示している。
すなわち、図４は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２（図３における電荷排出トランジスタＧＤに相当）との配置の位置関係を示している。
また、図４においては、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ１及びＧＤ２と、光電変換素子ＰＤとの各々のパターンの配置が示されている。上述したトランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
この図４のレイアウトパターンは、図３の画素回路３２１（すなわち、図２の画素回路３２１）のレイアウトパターンを示している。
すなわち、図４は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２（図３における電荷排出トランジスタＧＤに相当）との配置の位置関係を示している。
また、図４においては、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ１及びＧＤ２と、光電変換素子ＰＤとの各々のパターンの配置が示されている。上述したトランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
【0043】
例えば、リセットトランジスタＲＴ１は、ｐ型の半導体基板上において、ドレインＲＴ１＿Ｄ（ｎ拡散層（ｎ型不純物の拡散層））と、ソースＲＴ１＿Ｓ（ｎ拡散層）とゲートＲＴ１＿Ｇとの各々で構成されている。
また。コンタクトＲＴ１＿Ｃは、リセットトランジスタＲＴ１のドレインＲＴ１＿Ｄ（ｎ拡散層）と、ソースＲＴ１＿Ｓ（ｎ拡散層）との各々の拡散層に設けられた、不図示の配線と接続するコンタクトを示すパターンである。他の転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４、ソースフォロアトランジスタＳＦ１、ＳＦ３及びＳＦ４、選択トランジスタＳＬ１からＳＬ３、リセットトランジスタＲＴ２、ＲＴ３びＲＴ４、電荷排出トランジスタＧＤ１及びＧＤ２も同様の構成をしている。
また、特に、転送トランジスタＧ１、ＧＤ２、Ｇ３及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との構成については後述する。
また。コンタクトＲＴ１＿Ｃは、リセットトランジスタＲＴ１のドレインＲＴ１＿Ｄ（ｎ拡散層）と、ソースＲＴ１＿Ｓ（ｎ拡散層）との各々の拡散層に設けられた、不図示の配線と接続するコンタクトを示すパターンである。他の転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４、ソースフォロアトランジスタＳＦ１、ＳＦ３及びＳＦ４、選択トランジスタＳＬ１からＳＬ３、リセットトランジスタＲＴ２、ＲＴ３びＲＴ４、電荷排出トランジスタＧＤ１及びＧＤ２も同様の構成をしている。
また、特に、転送トランジスタＧ１、ＧＤ２、Ｇ３及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との構成については後述する。
【0044】
また、転送トランジスタＧ１は、ドレインとしてのフローティングディフュージョンＦＤ１と、ゲートＧ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ここで、フローティングディフュージョンＦＤ１は、転送トランジスタＧ１のドレインとしての拡散層（ｎ拡散層）であり、光電変換素子ＰＤからの電荷を蓄積する。
また、ドレインＧ１＿Ｄは、コンタクトＧ１＿Ｃにより不図示の配線を介して、ソースフォロアトランジスタＳＦ１のゲートＳＦ１＿Ｇ、及びリセットトランジスタＲＴ１のソースＲＴ１＿Ｓの各々に接続されている。他の転送トランジスタＧ２、Ｇ３及びＧ４の各々も転送トランジスタＧ１と同様の構成である。
図４においては、画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、図３における配線の配線パターン及び電荷蓄積容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の各々は省いて示されている。したがって、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。
また、ドレインＧ１＿Ｄは、コンタクトＧ１＿Ｃにより不図示の配線を介して、ソースフォロアトランジスタＳＦ１のゲートＳＦ１＿Ｇ、及びリセットトランジスタＲＴ１のソースＲＴ１＿Ｓの各々に接続されている。他の転送トランジスタＧ２、Ｇ３及びＧ４の各々も転送トランジスタＧ１と同様の構成である。
図４においては、画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、図３における配線の配線パターン及び電荷蓄積容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の各々は省いて示されている。したがって、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。
【0045】
本実施形態において、光電変換素子ＰＤは半導体基板上に平面視で、多角形（Ｎ角形であり、Ｎは整数で５以上、すなわち五角形以上）の一例である六角形（Ｎ角形のＮ＝６の例、望ましくは正六角形）の形状で形成されている。
上述したように、本発明においては多角形として五角形以上であり、多角形の各々の辺にそれぞれ転送トランジスタＧあるいは電荷排出トランジスタＧＤが１個ずつ形成され、転送トランジスタＧが４個以上、電荷排出トランジスタが１個以上である。本実施形態においては、光電変換素子ＰＤは六角形であり、６個の辺に対して、転送トランジスタＧが４個の辺にそれぞれ１個配置されて合計４個、電荷排出トランジスタＣＤが２個の変位それぞれ１個配置されて合計２個の構成となっている。
上述したように、本発明においては多角形として五角形以上であり、多角形の各々の辺にそれぞれ転送トランジスタＧあるいは電荷排出トランジスタＧＤが１個ずつ形成され、転送トランジスタＧが４個以上、電荷排出トランジスタが１個以上である。本実施形態においては、光電変換素子ＰＤは六角形であり、６個の辺に対して、転送トランジスタＧが４個の辺にそれぞれ１個配置されて合計４個、電荷排出トランジスタＣＤが２個の変位それぞれ１個配置されて合計２個の構成となっている。
【0046】
ここで、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４は、それぞれゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇをゲートとし、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４（ｎ拡散層）をドレインとし、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
図４において、転送トランジスタＧ１及びＧ４の各々は、六角形の光電変換素子ＰＤの対向する辺に設けられている。同様に、転送トランジスタＧ２及びＧ３の各々は、六角形の光電変換素子ＰＤの対向する辺に設けられている。
また、電荷排出トランジスタＧＤ１及びＧＤ２の配置されている、六角形の形状の光電変換素子ＰＤの辺が平行に形成されており、当該辺の各々に対して直交する軸をｙ軸とする。かつ、このｙ軸は、光電変換素子ＰＤの中心Ｏを通る。
また、上記ｙ軸に直交し、光電変換素子ＰＤの中心Ｏを通る軸をｘ軸とする。
図４において、転送トランジスタＧ１及びＧ４の各々は、六角形の光電変換素子ＰＤの対向する辺に設けられている。同様に、転送トランジスタＧ２及びＧ３の各々は、六角形の光電変換素子ＰＤの対向する辺に設けられている。
また、電荷排出トランジスタＧＤ１及びＧＤ２の配置されている、六角形の形状の光電変換素子ＰＤの辺が平行に形成されており、当該辺の各々に対して直交する軸をｙ軸とする。かつ、このｙ軸は、光電変換素子ＰＤの中心Ｏを通る。
また、上記ｙ軸に直交し、光電変換素子ＰＤの中心Ｏを通る軸をｘ軸とする。
【0047】
ここで、フローティングディフュージョンＦＤ１及びＦＤ２の各々は、ｙ軸に対して線対称の位置に配置されている。
同様に、フローティングディフュージョンＦＤ３及びＦＤ４の各々は、ｙ軸に対して線対称の位置に配置されている。
また、リセットトランジスタＲＴ１及びＲＴ２の各々も、上記ｙ軸に対して線対称の位置に配置されている。
同様に、リセットトランジスタＲＴ３及びＲＴ４の各々も、上記ｙ軸に対して線対称の位置に配置されている。
同様に、フローティングディフュージョンＦＤ３及びＦＤ４の各々は、ｙ軸に対して線対称の位置に配置されている。
また、リセットトランジスタＲＴ１及びＲＴ２の各々も、上記ｙ軸に対して線対称の位置に配置されている。
同様に、リセットトランジスタＲＴ３及びＲＴ４の各々も、上記ｙ軸に対して線対称の位置に配置されている。
【0048】
また、ソースフォロアトランジスタＳＦ１及びＳＦ２の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、ソースフォロアトランジスタＳＦ３及びＳＦ４の各々も、ｙ軸に対して線対称の位置に配置されている。
また、選択トランジスタＳＬ１及びＳＬ２の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、選択トランジスタＳＬ３及びＳＬ４の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、ソースフォロアトランジスタＳＦ３及びＳＦ４の各々も、ｙ軸に対して線対称の位置に配置されている。
また、選択トランジスタＳＬ１及びＳＬ２の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、選択トランジスタＳＬ３及びＳＬ４の各々も、ｙ軸に対して線対称の位置に配置されている。
【0049】
図５は、図４における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
この図５は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々と、電荷排出トランジスタＧＤ１、ＧＤ２との配置の位置関係を示している。
光電変換素子ＰＤは、図４で説明したように、多角形の一種である六角形の形状で形成されており、辺の各々において、それぞれ転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４、電荷排出トランジスタＧＤ１、ＧＤ２が設けられている。
この図５は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々と、電荷排出トランジスタＧＤ１、ＧＤ２との配置の位置関係を示している。
光電変換素子ＰＤは、図４で説明したように、多角形の一種である六角形の形状で形成されており、辺の各々において、それぞれ転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４、電荷排出トランジスタＧＤ１、ＧＤ２が設けられている。
【0050】
すなわち、光電変換素子ＰＤは、例えば、多角形の一例である六角形の形状で形成されており、辺ＰＤＥ１と、辺ＰＤＥ２、辺ＰＤＥ３と、辺ＰＤＥ４と、辺ＰＤＥ５と、辺ＰＤＥ６とを備えている。
辺ＰＤＥ１及び辺ＰＤＥ２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
同様に、辺ＰＤＥ３及び辺ＰＤＥ４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
一方、辺ＰＤＥ５及び辺ＰＤＥ６の各々は、ｘ軸に対して線対称の位置及び線対称の形状で合ってもよいし、それぞれが異なった構成（辺の長さなど）でもよい。
辺ＰＤＥ１及び辺ＰＤＥ２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
同様に、辺ＰＤＥ３及び辺ＰＤＥ４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
一方、辺ＰＤＥ５及び辺ＰＤＥ６の各々は、ｘ軸に対して線対称の位置及び線対称の形状で合ってもよいし、それぞれが異なった構成（辺の長さなど）でもよい。
【0051】
転送トランジスタＧ１は、辺ＰＤＥ１に形成されている。
転送トランジスタＧ２は、辺ＰＤＥ２に形成されている。
そして、転送トランジスタＧ１及びＧ２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ１、辺ＰＤＥ２それぞれに形成されている。すなわち、転送トランジスタＧ１及びＧ２の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
転送トランジスタＧ２は、辺ＰＤＥ２に形成されている。
そして、転送トランジスタＧ１及びＧ２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ１、辺ＰＤＥ２それぞれに形成されている。すなわち、転送トランジスタＧ１及びＧ２の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
【0052】
また、転送トランジスタＧ３は、辺ＰＤＥ３に形成されている。
転送トランジスタＧ４は、辺ＰＤＥ４に形成されている。
そして、転送トランジスタＧ３及びＧ４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ３、辺ＰＤＥ４それぞれに形成されている。すなわち、転送トランジスタＧ３及びＧ４の各々のゲートＧ３＿Ｇ、Ｇ４＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
また、転送トランジスタＧ１からＧ４の各々は、同一のサイズのトランジスタ、すなわち、チャネル長及びチャネル幅が同一である。
転送トランジスタＧ４は、辺ＰＤＥ４に形成されている。
そして、転送トランジスタＧ３及びＧ４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ３、辺ＰＤＥ４それぞれに形成されている。すなわち、転送トランジスタＧ３及びＧ４の各々のゲートＧ３＿Ｇ、Ｇ４＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
また、転送トランジスタＧ１からＧ４の各々は、同一のサイズのトランジスタ、すなわち、チャネル長及びチャネル幅が同一である。
【0053】
電荷排出トランジスタＧＤ１及びＧＤ２の各々は、辺ＰＤＥ５、ＰＤＥ６それぞれに形成されている。
また、電荷排出トランジスタＧＤ１及びＧＤ２は、転送トランジスタＧ１からＧ４の各々と同一のサイズのトランジスタであっても、また異なるサイズのトランジスタであってもよい。電荷排出トランジスタＧＤ１及びＧＤ２は、同一のサイズのトランジスタであっても、あるいは同一のサイズでなくともよい。
また、電荷排出トランジスタＧＤ１及びＧＤ２は、転送トランジスタＧ１からＧ４の各々と同一のサイズのトランジスタであっても、また異なるサイズのトランジスタであってもよい。電荷排出トランジスタＧＤ１及びＧＤ２は、同一のサイズのトランジスタであっても、あるいは同一のサイズでなくともよい。
【0054】
図６は、転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
図６（ａ）は 図５の画素回路３２１が形成された半導体のＡ－Ａ’（図４参照）における断面構造を示している。
光電変換素子ＰＤは、例えば、表面にｐ＋拡散層（ｐ型不純物の拡散層）の表面保護層が設けられた埋め込み型のフォトダイオードである。
転送トランジスタＧ２は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ２のｎ＋拡散層をドレインとして形成されている。
図６（ａ）は 図５の画素回路３２１が形成された半導体のＡ－Ａ’（図４参照）における断面構造を示している。
光電変換素子ＰＤは、例えば、表面にｐ＋拡散層（ｐ型不純物の拡散層）の表面保護層が設けられた埋め込み型のフォトダイオードである。
転送トランジスタＧ２は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ２のｎ＋拡散層をドレインとして形成されている。
【0055】
上記フローティングディフュージョンＦＤ２のｎ＋拡散層には、当該ｎ＋拡散層からの電荷の流出（放電）を抑制する（漏れ電流阻止）ためのＳＴＩ（Shallow trench isolation）及びｐｗｅｌｌ（ｐ型のウェル、ｐ拡散層）が隣接して設けられている。
転送トランジスタＧ３は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ３のｎ＋拡散層をドレインとして形成されている。
フローティングディフュージョンＦＤ３のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
転送トランジスタＧ３は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ３のｎ＋拡散層をドレインとして形成されている。
フローティングディフュージョンＦＤ３のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
【0056】
そして、転送トランジスタＧ２は、ゲートＧ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ２に転送する。そして、フローティングディフュージョンＦＤ２は、転送トランジスタＧ２から転送された電荷を蓄積する。
同様に、転送トランジスタＧ３は、ゲートＧ３＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ３に転送する。そして、フローティングディフュージョンＦＤ３は、転送トランジスタＧ３から転送された電荷を蓄積する。
同様に、転送トランジスタＧ３は、ゲートＧ３＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ３に転送する。そして、フローティングディフュージョンＦＤ３は、転送トランジスタＧ３から転送された電荷を蓄積する。
【0057】
図６（ｂ）は、図６（ａ）に示す転送トランジスタＧ２、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図６（ｂ）は、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
図６（ｂ）においては、転送トランジスタＧ２のゲートＧ２＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
図６（ｂ）においては、転送トランジスタＧ２のゲートＧ２＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
【0058】
転送トランジスタＧ３のゲートＧ３＿Ｇが「Ｌ」レベルのため、ゲートＧ３＿Ｇの領域にはポテンシャルバリアＰＢが形成されていて、光電変換素子ＰＤから転送トランジスタＧ３のドレインであるフローティングディフュージョンＦＤ３に電荷が転送されない（ドレインに電子が流れ込まない）。
一方、転送トランジスタＧ２のゲートＧ２＿Ｇが「Ｈ」レベルのため、ゲートＧ２＿Ｇの領域はポテンシャル（電位）が上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから転送トランジスタＧ２のドレインであるフローティングディフュージョンＦＤ２に電荷が転送される（ドレインに電子が流れ込む）。
一方、転送トランジスタＧ２のゲートＧ２＿Ｇが「Ｈ」レベルのため、ゲートＧ２＿Ｇの領域はポテンシャル（電位）が上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから転送トランジスタＧ２のドレインであるフローティングディフュージョンＦＤ２に電荷が転送される（ドレインに電子が流れ込む）。
【0059】
図７は、転送トランジスタＧ１及び電荷排出トランジスタＧＤによる光電変換素子ＰＤからの電荷の転送について説明する図である。
図７（ａ）は 図５の画素回路３２１が形成された半導体のｙ軸における断面構造を示している。
転送トランジスタＧ１は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ１のｎ＋拡散層をドレインとして形成されている。
フローティングディフュージョンＦＤ１のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
そして、転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ１に転送する。そして、フローティングディフュージョンＦＤ１は、転送トランジスタＧ１から転送された電荷を蓄積する。
図７（ａ）は 図５の画素回路３２１が形成された半導体のｙ軸における断面構造を示している。
転送トランジスタＧ１は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ１のｎ＋拡散層をドレインとして形成されている。
フローティングディフュージョンＦＤ１のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
そして、転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ１に転送する。そして、フローティングディフュージョンＦＤ１は、転送トランジスタＧ１から転送された電荷を蓄積する。
【0060】
電荷排出トランジスタＧＤ１（あるいはＧＤ２）は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ＋拡散層をドレインＧＤ＿Ｄとして形成されている。
ドレインＧＤ２＿Ｄのｎ＋拡散層には、漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する（光電変換素子ＰＤの電荷を電源ＶＤＤに排出する）。
ドレインＧＤ２＿Ｄのｎ＋拡散層には、漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する（光電変換素子ＰＤの電荷を電源ＶＤＤに排出する）。
【0061】
図７（ｂ）は、図７（ａ）に示す電荷排出トランジスタＧＤ１、光電変換素子ＰＤ及び電荷排出トランジスタＧＤ２の各々の領域におけるポテンシャルの状態を示している。図７（ｂ）は、横軸が領域における位置を示し、縦軸がポテンシャルの高さを示している（下に行くほどポテンシャル（電位）が高い）。
図７（ｂ）においては、ポテンシャルの形状の説明のため、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇと、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇとの各々に「Ｈ」レベルのゲート電圧を印加した状態を示している。
図７（ｂ）においては、ポテンシャルの形状の説明のため、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇと、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇとの各々に「Ｈ」レベルのゲート電圧を印加した状態を示している。
【0062】
電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇが「Ｈ」レベルのため、ゲートＧＤ１＿Ｇの領域はポテンシャルが低下し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから電荷排出トランジスタＧＤ１を介して電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される（電源ＶＤＤに電荷が排出される）。
同様に、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇが「Ｈ」レベルのため、ゲートＧＤ２＿Ｇの領域にはポテンシャルバリアが形成されず、光電変換素子ＰＤから電荷排出トランジスタＧＤ２のドレインＧＤ２＿Ｄに電荷が転送される（電源ＶＤＤに電荷が排出される）。
同様に、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇが「Ｈ」レベルのため、ゲートＧＤ２＿Ｇの領域にはポテンシャルバリアが形成されず、光電変換素子ＰＤから電荷排出トランジスタＧＤ２のドレインＧＤ２＿Ｄに電荷が転送される（電源ＶＤＤに電荷が排出される）。
【0063】
図６（ｂ）及び図７（ｂ）の各々のポテンシャルの状態を比較した場合、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇそれぞれの領域におけるポテンシャルの低下の形状（ポテンシャルの傾き）と、電荷排出トランジスタＧＤ１、ＧＤ２のゲートＧＤ１＿Ｇ、ＧＤ２＿Ｇそれぞれの領域におけるポテンシャルの低下の形状とが同様に急峻となっている。
この要因としては、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々と、電荷排出トランジスタＧＤ１、ＧＤ２の各々が、光電変換素子ＰＤの中心Ｏからの距離が同様に配置されているためである。
この要因としては、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々と、電荷排出トランジスタＧＤ１、ＧＤ２の各々が、光電変換素子ＰＤの中心Ｏからの距離が同様に配置されているためである。
【0064】
すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々と、電荷排出トランジスタＧＤ１、ＧＤ２とから光電変換素子ＰＤの中心Ｏまでの距離が同様である場合、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々と、電荷排出トランジスタＧＤ１、ＧＤ２とから光電変換素子ＰＤの中心Ｏ方向に対して拡散層内に延びる電界の強度が同様となっている。
この拡散層内の電界の強度が同様となるため、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇ、ＧＤ１＿Ｇ、ＧＤ２＿Ｇの各々の領域におけるポテンシャルの低下の形状が同様に急峻となる。
この拡散層内の電界の強度が同様となるため、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇ、ＧＤ１＿Ｇ、ＧＤ２＿Ｇの各々の領域におけるポテンシャルの低下の形状が同様に急峻となる。
【0065】
本実施形態によれば、転送トランジスタＧ２及びＧ３の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
また、転送トランジスタＧ１及びＧ４の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
一方、転送トランジスタＧ２及びＧ３の各々と、転送トランジスタＧ１及びＧ４の各々とが、光電変換素子ＰＤの中心Ｏからの距離が異なっている場合において、ゲートに電圧が印加された際、生成される電界の形状が転送トランジスタＧ２及びＧ３の各々と、転送トランジスタＧ１及びＧ４の各々とが異なる。
また、転送トランジスタＧ１及びＧ４の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
一方、転送トランジスタＧ２及びＧ３の各々と、転送トランジスタＧ１及びＧ４の各々とが、光電変換素子ＰＤの中心Ｏからの距離が異なっている場合において、ゲートに電圧が印加された際、生成される電界の形状が転送トランジスタＧ２及びＧ３の各々と、転送トランジスタＧ１及びＧ４の各々とが異なる。
【0066】
そして、電界の形状が異なることにより、同様にポテンシャル形状も異なり、転送トランジスタＧ２及びＧ３の各々と、転送トランジスタＧ１、Ｇ４それぞれと、の電荷の転送効率が同一でなくなってしまう。
しかしながら、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４の各々が同一のトランジスタサイズであるため、転送トランジスタＧ１及びＧ４と、転送トランジスタＧ２及びＧ３とのいずれか一方の組の転送効率に他方の組の転送効率を合わせるため、他方の組に対応する電荷蓄積部ＣＳにおける電荷の蓄積量に対して所定の調整係数を乗算し、転送効率を見かけ上において同一とすることが容易に行える。
しかしながら、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４の各々が同一のトランジスタサイズであるため、転送トランジスタＧ１及びＧ４と、転送トランジスタＧ２及びＧ３とのいずれか一方の組の転送効率に他方の組の転送効率を合わせるため、他方の組に対応する電荷蓄積部ＣＳにおける電荷の蓄積量に対して所定の調整係数を乗算し、転送効率を見かけ上において同一とすることが容易に行える。
【0067】
例えば、転送トランジスタＧ１及びＧ４の各々の転送効率に合わせて、転送トランジスタＧ２及びＧ３が転送した電荷量に調整係数を乗算することにより、容易に転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々の転送効率を揃えて転送の特性を見かけ上、同一にすることが可能となる。
これにより、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４の各々に同一の特性により電荷を転送して蓄積させることが可能となるため、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに転送して蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
これにより、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４の各々に同一の特性により電荷を転送して蓄積させることが可能となるため、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに転送して蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
【0068】
また、本実施形態によれば、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇそれぞれから、光電変換素子ＰＤの中心Ｏまでの距離を同一とした構成の場合、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ及びＧ４＿Ｇの各々のポテンシャルの低下形状が同様となり、電荷の転送効率を揃えて転送の特性を同一にすることが可能となる。これにより、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々から、光電変換素子ＰＤに生成された電荷を、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３及びＦＤ４それぞれへ高い精度で転送させることができる。
【0069】
この場合、転送トランジスタＧ１及びＧ２の各々と、転送トランジスタＧ３及びＧ４の各々とがｙ軸に対して線対称であることに加えて、転送トランジスタＧ１及びＧ３の各々はｘ軸に対して線対称の位置及び線対称の形状で形成されており、転送トランジスタＧ２及びＧ４の各々もｘ軸に対して線対称の位置及び線対称の形状で形成されている。
また、光電変換素子ＰＤを表面視で正六角形に作成することにより、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇそれぞれから、光電変換素子ＰＤの中心Ｏまでの距離を容易に同一とすることができる。
また、光電変換素子ＰＤを表面視で正六角形に作成することにより、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇそれぞれから、光電変換素子ＰＤの中心Ｏまでの距離を容易に同一とすることができる。
【0070】
すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々が、例えば、光電変換素子ＰＤから同一の電荷量の電荷をフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれに転送した場合、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３及びＦＤ４に蓄積される電荷量は同一となる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式あるいは（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式あるいは（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
【0071】
＜第２の実施形態＞
以下、本発明の第２の実施形態について、図面を参照して説明する。
第２の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図３における構成と同様に、画素信号読み出し部ＲＵ１、ＲＵ２、ＲＵ３及びＲＵ４の各々を有する構成となっている。
このため、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置との間の距離を求める動作については同様である。
以下、本発明の第２の実施形態について、図面を参照して説明する。
第２の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図３における構成と同様に、画素信号読み出し部ＲＵ１、ＲＵ２、ＲＵ３及びＲＵ４の各々を有する構成となっている。
このため、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置との間の距離を求める動作については同様である。
【0072】
図８は、実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
この図８のパターンは、図３に示す画素回路３２１のレイアウトパターンを示している。
すなわち、図８は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４と、電荷排出トランジスタＧＤとの配置の位置関係を示している。
この図８のパターンは、図３に示す画素回路３２１のレイアウトパターンを示している。
すなわち、図８は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４と、電荷排出トランジスタＧＤとの配置の位置関係を示している。
【0073】
また、 転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ（第１の実施形態における電荷排出トランジスタＧＤと同様）との各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
【0074】
本実施形態において、光電変換素子ＰＤは半導体基板上に平面視で、多角形の一例である五角形（Ｎ角形のＮ＝５の例、望ましくは正五角形）の形状で形成されている。
ここで、転送トランジスタＧ４は、転送トランジスタＧ１からＧ３と同様に、ゲートＧ４＿Ｇをゲートとし、フローティングディフュージョンＦＤ４をドレインとし、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
図８において、電荷排出トランジスタＧＤの配置されている、五角形の形状の光電変換素子ＰＤの辺が平行に形成されており、当該辺に対して直交する軸をｙ軸とする。かつ、このｙ軸は、光電変換素子ＰＤの中心Ｏを通る。
また、上記ｙ軸に直交し、光電変換素子ＰＤの中心Ｏを通る軸をｘ軸とする。
ここで、転送トランジスタＧ４は、転送トランジスタＧ１からＧ３と同様に、ゲートＧ４＿Ｇをゲートとし、フローティングディフュージョンＦＤ４をドレインとし、光電変換素子ＰＤのｎ拡散層をソースとして形成されている。
図８において、電荷排出トランジスタＧＤの配置されている、五角形の形状の光電変換素子ＰＤの辺が平行に形成されており、当該辺に対して直交する軸をｙ軸とする。かつ、このｙ軸は、光電変換素子ＰＤの中心Ｏを通る。
また、上記ｙ軸に直交し、光電変換素子ＰＤの中心Ｏを通る軸をｘ軸とする。
【0075】
図８においては、第２の実施形態における画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、第１の実施形態と同様に、配線パターン及び電荷蓄積容量（Ｃ１からＣ４）の各々は省いて示されている。したがって、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。
【0076】
ここで、フローティングディフュージョンＦＤ１及びＦＤ２の各々は、ｙ軸に対して線対称の位置に配置されている。
同様に、フローティングディフュージョンＦＤ３及びＦＤ４の各々は、ｙ軸に対して線対称の位置に配置されている。
また、リセットトランジスタＲＴ１及びＲＴ２の各々も、上記ｙ軸に対して線対称の位置に配置されている。
同様に、リセットトランジスタＲＴ３及びＲＴ４の各々も、上記ｙ軸に対して線対称の位置に配置されている。
同様に、フローティングディフュージョンＦＤ３及びＦＤ４の各々は、ｙ軸に対して線対称の位置に配置されている。
また、リセットトランジスタＲＴ１及びＲＴ２の各々も、上記ｙ軸に対して線対称の位置に配置されている。
同様に、リセットトランジスタＲＴ３及びＲＴ４の各々も、上記ｙ軸に対して線対称の位置に配置されている。
【0077】
また、ソースフォロアトランジスタＳＦ１及びＳＦ２の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、ソースフォロアトランジスタＳＦ３及びＳＦ４の各々も、ｙ軸に対して線対称の位置に配置されている。
また、選択トランジスタＳＬ１及びＳＬ２の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、選択トランジスタＳＬ３及びＳＬ４の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、ソースフォロアトランジスタＳＦ３及びＳＦ４の各々も、ｙ軸に対して線対称の位置に配置されている。
また、選択トランジスタＳＬ１及びＳＬ２の各々も、ｙ軸に対して線対称の位置に配置されている。
同様に、選択トランジスタＳＬ３及びＳＬ４の各々も、ｙ軸に対して線対称の位置に配置されている。
【0078】
図９は、図８における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
光電変換素子ＰＤは、例えば、多角形の一例である五角形の形状で形成されており、辺ＰＤＥ１１と、辺ＰＤＥ１２、辺ＰＤＥ１３と、辺ＰＤＥ１４と、辺ＰＤＥ１５とを備えている。
辺ＰＤＥ１１及び辺ＰＤＥ１２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
同様に、辺ＰＤＥ１３及び辺ＰＤＥ１４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
一方、辺ＰＤＥ１５は、辺ＰＤＥ１１及び辺ＰＤＥ１２と、辺ＰＤＥ１３及び辺ＰＤＥ１４との各々と異なる長さでもよい。
光電変換素子ＰＤは、例えば、多角形の一例である五角形の形状で形成されており、辺ＰＤＥ１１と、辺ＰＤＥ１２、辺ＰＤＥ１３と、辺ＰＤＥ１４と、辺ＰＤＥ１５とを備えている。
辺ＰＤＥ１１及び辺ＰＤＥ１２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
同様に、辺ＰＤＥ１３及び辺ＰＤＥ１４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により形成されている。
一方、辺ＰＤＥ１５は、辺ＰＤＥ１１及び辺ＰＤＥ１２と、辺ＰＤＥ１３及び辺ＰＤＥ１４との各々と異なる長さでもよい。
【0079】
転送トランジスタＧ１は、辺ＰＤＥ１１に形成されている。
転送トランジスタＧ２は、辺ＰＤＥ１２に形成されている。
そして、転送トランジスタＧ１及びＧ２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ１１、辺ＰＤＥ１２それぞれに形成されている。すなわち、転送トランジスタＧ１及びＧ２の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
転送トランジスタＧ２は、辺ＰＤＥ１２に形成されている。
そして、転送トランジスタＧ１及びＧ２の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ１１、辺ＰＤＥ１２それぞれに形成されている。すなわち、転送トランジスタＧ１及びＧ２の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
【0080】
また、転送トランジスタＧ３は、辺ＰＤＥ１３に形成されている。
転送トランジスタＧ４は、辺ＰＤＥ１４に形成されている。
そして、転送トランジスタＧ３及びＧ４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ１３、辺ＰＤＥ１４それぞれに形成されている。すなわち、転送トランジスタＧ３及びＧ４の各々のゲートＧ３＿Ｇ、Ｇ４＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
また、転送トランジスタＧ１からＧ４の各々は、同一のサイズのトランジスタ、すなわち、チャネル長及びチャネル幅が同一である。
転送トランジスタＧ４は、辺ＰＤＥ１４に形成されている。
そして、転送トランジスタＧ３及びＧ４の各々は、ｙ軸に対して線対称の位置及び線対称の形状により、辺ＰＤＥ１３、辺ＰＤＥ１４それぞれに形成されている。すなわち、転送トランジスタＧ３及びＧ４の各々のゲートＧ３＿Ｇ、Ｇ４＿Ｇそれぞれは、上記ｙ軸に対して、線対称の位置に配置されている。
また、転送トランジスタＧ１からＧ４の各々は、同一のサイズのトランジスタ、すなわち、チャネル長及びチャネル幅が同一である。
【0081】
電荷排出トランジスタＧＤは、辺ＰＤＥ１５に形成されている。
また、電荷排出トランジスタＧＤは、転送トランジスタＧ１からＧ４の各々と同一のサイズのトランジスタであっても、また異なるサイズのトランジスタであってもよい。
また、電荷排出トランジスタＧＤは、転送トランジスタＧ１からＧ４の各々と同一のサイズのトランジスタであっても、また異なるサイズのトランジスタであってもよい。
【0082】
本実施形態によれば、転送トランジスタＧ１及びＧ２の各々が同一のトランジスタサイズであり、転送トランジスタＧ１及びＧ２の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
また、転送トランジスタＧ３及びＧ４の各々が同一のトランジスタサイズであり、転送トランジスタＧ３及びＧ４の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
一方、転送トランジスタＧ１及びＧ２の各々と、転送トランジスタＧ３及びＧ４の各々とが、光電変換素子ＰＤの中心Ｏからの距離が異なっている場合、ゲートに電圧が印加された際、生成される電界の形状が転送トランジスタＧ１及びＧ２の各々と、転送トランジスタＧ３及びＧ４の各々とが異なる。
また、転送トランジスタＧ３及びＧ４の各々が同一のトランジスタサイズであり、転送トランジスタＧ３及びＧ４の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
一方、転送トランジスタＧ１及びＧ２の各々と、転送トランジスタＧ３及びＧ４の各々とが、光電変換素子ＰＤの中心Ｏからの距離が異なっている場合、ゲートに電圧が印加された際、生成される電界の形状が転送トランジスタＧ１及びＧ２の各々と、転送トランジスタＧ３及びＧ４の各々とが異なる。
【0083】
そして、電界の形状が異なることにより、同様にポテンシャル形状が異なり、電荷の転送効率が同一でなくなってしまう。
しかしながら、転送トランジスタＧ１からＧ４の各々が同一のトランジスタサイズであるため、転送トランジスタＧ１及びＧ２と、転送トランジスタＧ３及びＧ４とのいずれか一方の組の転送効率に他方の組の転送効率を合わせるため、他方の組に対応する電荷蓄積部ＣＳにおける電荷の蓄積量に対して所定の調整係数を乗算し、転送効率を見かけ上において同一とすることが容易に行える。
しかしながら、転送トランジスタＧ１からＧ４の各々が同一のトランジスタサイズであるため、転送トランジスタＧ１及びＧ２と、転送トランジスタＧ３及びＧ４とのいずれか一方の組の転送効率に他方の組の転送効率を合わせるため、他方の組に対応する電荷蓄積部ＣＳにおける電荷の蓄積量に対して所定の調整係数を乗算し、転送効率を見かけ上において同一とすることが容易に行える。
【0084】
例えば、転送トランジスタＧ１及びＧ２の各々の転送効率に合わせて、転送トランジスタＧ３及びＧ４が転送した電荷量（電荷蓄積部ＣＳに蓄積された電荷量）に調整係数を乗算することにより、容易に転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々の転送効率を揃えて転送の特性を見かけ上、同一にすることが可能となる。
これにより、電荷蓄積部ＣＳ１からＣＳ４の各々に同一の特性により電荷を蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
これにより、電荷蓄積部ＣＳ１からＣＳ４の各々に同一の特性により電荷を蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式及び（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
【0085】
また、本実施形態によれば、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇそれぞれから、光電変換素子ＰＤの中心Ｏまでの距離を同一とした構成の場合、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ及びＧ４＿Ｇの各々のポテンシャルの低下形状が同様となり、電荷の転送効率を揃えて転送の特性を同一にすることが可能となる。これにより、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々から、光電変換素子ＰＤに生成された電荷を、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３及びＦＤ４それぞれへ高い精度で転送させることができる。
【0086】
この場合、転送トランジスタＧ１及びＧ２の各々と、転送トランジスタＧ３及びＧ４の各々とがｙ軸に対して線対称であることに加えて、光電変換素子ＰＤを表面視で正五角形に作成することにより、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇそれぞれから、光電変換素子ＰＤの中心Ｏまでの距離を容易に同一とすることができる。
【0087】
すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々が、例えば、光電変換素子ＰＤから同一の電荷量の電荷をフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれに転送した場合、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３及びＦＤ４に蓄積される電荷量は同一となる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式あるいは（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式あるいは（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
【0088】
＜第３の実施形態＞
以下、本発明の第３の実施形態について、図面を参照して説明する。
第３の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図４に示す画素回路３２１の各々に対して、集光用のマイクロレンズが設けられた構成となっている。
図１０は、画素回路３２１の光電変換素子ＰＤとマイクロレンズＭＬとの位置関係を示す図である。
マイクロレンズＭＬは、所定の樹脂材料を熱変形することにより生成されており、平面視において、画素回路３２１の配置領域に対して重なる位置に形成されている。
また、マイクロレンズＭＬは、光軸（マイクロレンズＭＬの中心）が、光電変換素子ＰＤの中心Ｏと平面視において重なる位置に、画素回路３２１の各々に設けられている。
以下、本発明の第３の実施形態について、図面を参照して説明する。
第３の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図４に示す画素回路３２１の各々に対して、集光用のマイクロレンズが設けられた構成となっている。
図１０は、画素回路３２１の光電変換素子ＰＤとマイクロレンズＭＬとの位置関係を示す図である。
マイクロレンズＭＬは、所定の樹脂材料を熱変形することにより生成されており、平面視において、画素回路３２１の配置領域に対して重なる位置に形成されている。
また、マイクロレンズＭＬは、光軸（マイクロレンズＭＬの中心）が、光電変換素子ＰＤの中心Ｏと平面視において重なる位置に、画素回路３２１の各々に設けられている。
【0089】
図１１は、複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。
受光領域３２０における３×３の一部分におけるマイクロレンズＭＬがレンズアレイ（マイクロレンズアレイ）として作成された、画素回路３２１とマイクロレンズＭＬとの配置関係を示している。
ここで、レンズアレイにおけるマイクロレンズＭＬの各々の光軸は、平面視においてそれぞれが重なる画素回路３２１の中心Ｏと重なっている。
受光領域３２０における３×３の一部分におけるマイクロレンズＭＬがレンズアレイ（マイクロレンズアレイ）として作成された、画素回路３２１とマイクロレンズＭＬとの配置関係を示している。
ここで、レンズアレイにおけるマイクロレンズＭＬの各々の光軸は、平面視においてそれぞれが重なる画素回路３２１の中心Ｏと重なっている。
【0090】
図１２は、図１３におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
この図１２は、図１１における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１２における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された面から光を入射するＦＳＩ（Front Side Illumination：表面照射）型である。
この図１２は、図１１における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１２における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された面から光を入射するＦＳＩ（Front Side Illumination：表面照射）型である。
【0091】
そして、半導体層５０１の上部に、絶縁層により絶縁された配線層５０２があり、当該配線層５０２の上部にパッシベーションである誘電体層５０３が形成されている。そして、上記マイクロレンズＭＬのレンズアレイは、誘電体層５０３の上部に形成されている。
レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
【0092】
図１３は、図１１におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
この図１３は、図１１における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１０における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された裏面から光を入射するＢＳＩ（Back Side Illumination：表面照射）型である。
この図１３は、図１１における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１０における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された裏面から光を入射するＢＳＩ（Back Side Illumination：表面照射）型である。
【0093】
そして、半導体層５０１の上部に絶縁層により絶縁された配線層５０２が形成されており、当該半導体層５０１の下部にパッシベーションである誘電体層５０４が形成されている。そして、上記マイクロレンズＭＬのレンズアレイは、誘電体層５０４の下部に形成されている。
レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
【0094】
上述した構成により、本実施形態によれば、マイクロレンズＭＬにより、画素回路３２１に入射される光が集光され、光電変換素子ＰＤに照射されるため、画素回路３２１に入射される光を効率的に光電変換することが可能となり、入射する光に対する感度を向上させることができる。
本実施形態においては、第１の実施形態の画素回路３２１に対するマイクロレンズＭＬの配置を説明したが、第２の実施形態の画素回路３２１に対しても、同様に配置することにより、第２の実施形態の画素回路３２１においても、入射する光に対する感度を向上させることができる。
本実施形態においては、第１の実施形態の画素回路３２１に対するマイクロレンズＭＬの配置を説明したが、第２の実施形態の画素回路３２１に対しても、同様に配置することにより、第２の実施形態の画素回路３２１においても、入射する光に対する感度を向上させることができる。
【符号の説明】
【0095】
１…距離画像撮像装置
２…光源部
３…受光部
３１…レンズ
３２…距離画像センサ（距離画像撮像素子）
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
４…距離画像処理部
４１…タイミング制御部
４２…距離演算部
ＣＳ…電荷蓄積部
ＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４…フローティングディフュージョン
Ｇ１，Ｇ２，Ｇ３，Ｇ４…転送トランジスタ
ＧＤ，ＧＤ１，ＧＤ２…電荷排出トランジスタ
ＭＬ…マイクロレンズ
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４…リセットトランジスタ
ＲＵ１，ＲＵ２，ＲＵ３，ＲＵ４…画素信号読出し部
Ｓ…被写体
ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４…ソースフォロアトランジスタ
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４…選択トランジスタ
２…光源部
３…受光部
３１…レンズ
３２…距離画像センサ（距離画像撮像素子）
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
４…距離画像処理部
４１…タイミング制御部
４２…距離演算部
ＣＳ…電荷蓄積部
ＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４…フローティングディフュージョン
Ｇ１，Ｇ２，Ｇ３，Ｇ４…転送トランジスタ
ＧＤ，ＧＤ１，ＧＤ２…電荷排出トランジスタ
ＭＬ…マイクロレンズ
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４…リセットトランジスタ
ＲＵ１，ＲＵ２，ＲＵ３，ＲＵ４…画素信号読出し部
Ｓ…被写体
ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４…ソースフォロアトランジスタ
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４…選択トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】